DE112021005475T5 - Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden - Google Patents

Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden Download PDF

Info

Publication number
DE112021005475T5
DE112021005475T5 DE112021005475.9T DE112021005475T DE112021005475T5 DE 112021005475 T5 DE112021005475 T5 DE 112021005475T5 DE 112021005475 T DE112021005475 T DE 112021005475T DE 112021005475 T5 DE112021005475 T5 DE 112021005475T5
Authority
DE
Germany
Prior art keywords
microelectronic
interposer
metal contacts
coupled
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021005475.9T
Other languages
English (en)
Inventor
Adel A. Elsherbini
Gerald S. Pasdast
Kimin Jun
Zhiguo Qian
Johanna M. Swan
Aleksandar Aleksov
Shawna M. Liff
Mohammad Enamul Kabir
Feras Eid
Kevin P. O'Brien
Han Wui Then
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112021005475T5 publication Critical patent/DE112021005475T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/552Protection against radiation, e.g. light or electromagnetic waves
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6616Vertical connections, e.g. vias
    • H01L2223/6622Coaxial feed-throughs in active or passive substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6638Differential pair signal lines
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05149Manganese [Mn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05157Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0516Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05181Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/05186Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649Manganese [Mn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05657Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/0566Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05681Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/05686Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601Structure
    • H01L2224/0603Bonding areas having different sizes, e.g. different heights or widths
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605Shape
    • H01L2224/06051Bonding areas having different shapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651Function
    • H01L2224/06515Bonding areas having different functions
    • H01L2224/06517Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081Disposition
    • H01L2224/0812Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091Disposition
    • H01L2224/0918Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/293Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80417Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/80424Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80439Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80449Manganese [Mn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80455Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80457Cobalt [Co] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/8046Iron [Fe] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80464Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80466Titanium [Ti] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/804Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80481Tantalum [Ta] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399Material
    • H01L2224/80486Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808Bonding techniques
    • H01L2224/80894Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/83486Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/83487Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/07Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Mikroelektronische Baugruppen und zugehörige Vorrichtungen und Verfahren sind hier offenbart. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe Folgendes beinhalten: eine erste mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein erstes Direktbondgebiet auf der zweiten Oberfläche mit ersten Metallkontakten und einem ersten dielektrischen Material zwischen angrenzenden der ersten Metallkontakte beinhaltet; eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein zweites Direktbondgebiet auf der ersten Oberfläche mit zweiten Metallkontakten und einem zweiten dielektrischen Material zwischen angrenzenden der zweiten Metallkontakte beinhaltet; wobei die zweite mikroelektronische Komponente durch das erste und das zweite Direktbondgebiet mit der ersten mikroelektronischen Komponente gekoppelt ist; und eine Abschirmungsstruktur in dem ersten dielektrischen Direktbondmaterial, die den einen oder die mehreren der ersten Metallkontakte wenigstens teilweise umgibt.

Description

  • Querverweis auf verwandte Anmeldung(en)
  • Diese Anmeldung beansprucht den Nutzen und die Priorität von der nichtvorläufigen US-Patentanmeldung mit der Seriennummer 17/127,382 mit dem Titel „SHIELD STRUCTURES IN MICROELECTRONIC ASSEMBLIES HAVING DIRECT BONDING“, eingereicht am 18. Dezember 2020, die hiermit durch Bezugnahme in ihrer Gesamtheit aufgenommen wird.
  • Hintergrund
  • Integrierte-Schaltung(IC)-Dies werden durch Direktbonden für ein verbessertes Zwischenverbindungsrastermaß und eine reduzierte z-Höhe miteinander gekoppelt. Das kleinere Zwischenverbindungsrastermaß und die kleinere z-Höhe, die durch Direktbonden erreichbar sind, erhöhen das Signalnebensprechen und verringern die Signalleistungsfähigkeit.
  • Figurenliste
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung bezeichnen gleiche Bezugsziffern gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • 1 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe einschließlich einer Abschirmungsstruktur in einem Direktbondgebiet gemäß verschiedenen Ausführungsformen.
    • 2 ist eine Seitenquerschnittsexplosionsansicht eines Teils de mikroelektronischen Baugruppe aus 1 gemäß verschiedenen Ausführungsformen.
    • 3 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe einschließlich einer Abschirmungsstruktur in einem Direktbondgebiet gemäß verschiedenen Ausführungsformen.
    • 4A-4D sind Draufsichten beispielhafter Direktbondgrenzflächen einer mikroelektronischen Komponente gemäß verschiedenen Ausführungsformen.
    • 5A -5B sind vergrößerte dreidimensionale perspektivische Ansichten beispielhafter Anordnungen von Abschirmungsstrukturen, die Direktbondzwischenverbindungen in einer mikroelektronischen Baugruppe umgeben, gemäß verschiedenen Ausführungsformen.
    • 6A-6G sind Draufsichtdiagramme, die beispielhafte Anordnungen von abgeschirmten Direktbondzwischenverbindungen in einer mikroelektronischen Baugruppe zeigen, gemäß verschiedenen Ausführungsformen.
    • 7A-7D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 3 gemäß verschiedenen Ausführungsformen.
    • 8 ist eine Draufsicht eines Wafers und von Dies, die in einer mikroelektronischen Baugruppe enthalten sein können, gemäß einer beliebigen der hier offenbarten Ausführungsformen.
    • 9 ist eine Querschnittsseitenansicht einer IC-Vorrichtung, die in einer mikroelektronischen Baugruppe enthalten sein kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 10 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 11 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Mikroelektronische Baugruppen und zugehörige Vorrichtungen und Verfahren sind hier offenbart. Zum Beispiel kann eine mikroelektronische Baugruppe bei manchen Ausführungsformen Folgendes beinhalten: eine erste mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein erstes Direktbondgebiet auf der zweiten Oberfläche mit ersten Metallkontakten und einem ersten dielektrischen Material zwischen angrenzenden der ersten Metallkontakte beinhaltet; eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein zweites Direktbondgebiet auf der ersten Oberfläche mit zweiten Metallkontakten und einem zweiten dielektrischen Material zwischen angrenzenden der zweiten Metallkontakte beinhaltet; wobei die zweite mikroelektronische Komponente durch das erste und das zweite Direktbondgebiet mit der ersten mikroelektronischen Komponente gekoppelt ist; und eine Abschirmungsstruktur in dem ersten dielektrischen Direktbondmaterial, die den einen oder die mehreren der ersten Metallkontakte wenigstens teilweise umgibt.
  • Das Kommunizieren einer großen Anzahl an Signalen zwischen zwei oder mehr Dies, die über Direktbonden in einem Mehrfach-Die-IC-Gehäuse gekoppelt sind, ist unter anderem aufgrund der zunehmend kleinen Größe derartiger Dies und der reduzierten Dicke der Bondgrenzfläche zwischen Dies (z. B. z-Höhe einer Die-zu-Die-Beabstandung) herausfordernd. Dies wird schwieriger zum Stapeln von Dies mit unterschiedlichen Betriebsspannungen und -frequenzen und zum Stapeln von Mischsignal-Dies (z. B. Stapeln eines Hochfrequenz(HF)-Dies mit einem Digital-Die). Herkömmliche Ansätze versuchen, Signalnebensprechen, Signalkopplung und Einfügedämpfung zu reduzieren, indem das Verhältnis von Masseverbindungen zu Signalverbindungen erhöht wird, was wahrscheinlich die Bandbreitendichte verringert, die Die-Fläche erhöht wird und Latenz aufgrund der erhöhten Signalentfernung hinzufügt. Andere herkömmliche Ansätze beinhalten das Hinzufügen einer zusätzlichen Isolationsmasseschicht auf einem Die, was die Kosten, die Größe und die Ausbeute des Die erhöht, oder Erhöhen der z-Höhe der Die-zu-Die-Beabstandung, was die Kosten erhöht und das Zwischenverbindungsrastermaß begrenzt. Obwohl alle Kombinationen gestapelter Dies für eine Leistungsfähigkeit modelliert werden können, ist die große Anzahl möglicher Kombinationen zeit- und kostenprohibitiv. Verschiedene der hier offenbarten mikroelektronischen Baugruppen können eine bessere Signalleistungsfähigkeit und ein geringeres Nebensprechen aufweisen, während die Größe des Gehäuses relativ zu herkömmlichen Ansätzen reduziert wird, indem eine Isolationsmasseebene bereitgestellt wird, um eine Die-zu-Die-Signalkopplung zu unterdrücken. Die hier offenbarten mikroelektronischen Baugruppen können besonders vorteilhaft für Klein- und Niedrigprofilanwendungen in Computern, Tablets, Industrierobotern und Unterhaltungselektronik (z. B. Wearable-Vorrichtungen) sein.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Ziffern durchweg gleiche Teile kennzeichnen, und in denen durch beispielhafte Veranschaulichung Ausführungsformen gezeigt werden, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Verschiedene Vorgänge können als mehrere diskrete Aktionen oder Vorgänge der Reihe nach auf eine Weise beschrieben werden, die beim Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass impliziert wird, dass diese Vorgänge notwendigerweise abhängig von der Reihenfolge sind. Insbesondere werden diese Vorgänge möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt werden. Beschriebene Vorgänge können in einer von der beschriebenen Ausführungsform verschiedenen Reihenfolge durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können bei zusätzlichen Ausführungsformen weggelassen werden.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obgleich viele der Zeichnungen geradlinige Strukturen mit flachen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der Vereinfachung der Veranschaulichung, und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken gefertigt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale aufweisen.
  • Die Beschreibung verwendet die Formulierungen „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die sich jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen beziehen können. Darüber hinaus sind die Ausdrücke „umfassend“, „beinhaltend“, „aufweisend“, und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend. Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen repräsentiert die Formulierung „zwischen X und Y“ einen Bereich, der X und Y einschließt. Die Begriffe „oben“, „unten“ usw. können hier verwendet werden, um verschiedene Merkmale der Zeichnungen zu erklären, jedoch dienen diese Begriffe lediglich der Einfachheit der Erörterung und implizieren keine gewünschte oder erforderliche Orientierung. Wie hier verwendet, bezieht sich der Begriff „Dicke“ auf eine Abmessung eines gewissen Elements oder einer gewissen Schicht wie entlang der z-Achse gemessen, bezieht sich der Begriff „Breite“ auf eine Abmessung eines gewissen Elements oder einer gewissen Schicht wie entlang der y-Achse gemessen, während sich der Begriff „Länge“ auf eine Abmessung eines gewissen Elements oder einer gewissen Schicht wie entlang der x-Achse gemessen bezieht. Obwohl hier auf bestimmte Elemente im Singular Bezug genommen werden kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein dielektrisches Material“ ein oder mehrere dielektrische Materialien beinhalten. Wie hier verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Teil von leitfähigem Material (z. B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können vertieft sein in, bündig sein mit oder sich weg erstrecken von einer Oberfläche einer Komponente und können eine beliebige geeignete Form (z. B. ein leitfähiges Pad oder ein leitfähiger Sockel oder ein Teil einer leitfähigen Leitung oder eines leitfähigen Via) annehmen. Der Einfachheit der Erörterung halber können die Zeichnungen aus 4A-4D hier als „4“ bezeichnet werden und können die Zeichnungen aus 5A-5B hier als „5“ bezeichnet werden usw.
  • 1 ist eine Seitenquerschnittsansicht einer mikroelektronischen Baugruppe 100 einschließlich einer Abschirmungsstruktur in dem Direktbondgebiet gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann einen Interposer 150 mit einem organischen Material 106, eine erste mikroelektronische Komponente 102-1, die über ein erstes Direktbondgebiet 130-1 mit dem Interposer 150 gekoppelt ist, eine zweite mikroelektronische Komponente 102-2, die über ein zweites Direktbondgebiet 130-2 mit dem Interposer 150 gekoppelt ist, eine dritte mikroelektronische Komponente 102-3, die über ein Direktbondgebiet 130-3, das eine Abschirmungsstruktur 115-1 aufweist, mit der ersten mikroelektronischen Komponente 102-1 gekoppelt ist, und eine vierte mikroelektronische Komponente 102-4, die über ein Direktbondgebiet 130-4, die ien Abschirmungsstruktur 115-2 aufweist, mit der zweiten mikroelektronischen Komponente 102-2 gekoppelt ist, beinhaltet. Die mikroelektronische Baugruppe 100 kann ferner ein Vergussmaterial 126, eine Stützkomponente 182, ein Unterfüllungsmaterial 138, eine Wärmetransferstruktur 152 und ein Wärmeleitmaterial (TIM: Thermal Interface Material) 154 beinhalten. Eine Anzahl an Elementen ist in 1 wie in der mikroelektronischen Baugruppe 100 enthalten, aber eine Anzahl dieser Elemente ist möglicherweise nicht in einer mikroelektronischen Baugruppe 100 vorhanden. Zum Beispiel sind bei verschiedenen Ausführungsformen das Vergussmaterial 126, das Unterfüllungsmaterial 138, die Stützkomponente 182, das Unterfüllungsmaterial 138, die Wärmetransferstruktur 152 und/oder das Wärmeleitmaterial (TIM) 154 möglicherweise nicht enthalten. Ferner veranschaulicht 1 eine Anzahl an Elementen, die zur Vereinfachung der Veranschaulichung in nachfolgenden Zeichnungen weggelassen sind, aber in einer beliebigen der hier offenbarten mikroelektronischen Baugruppen 100 enthalten sein können. Beispiel für solche Elementen beinhalten das Vergussmaterial 126, das Unterfüllungsmaterial 138, die Stützkomponente 182, das Unterfüllungsmaterial 138, die Wärmetransferstruktur 152 und/oder das Wärmeleitmaterial (TIM) 154. Viele der Elemente der mikroelektronischen Baugruppe 100 aus 1 sind in anderen der begleitenden Zeichnungen enthalten; die Erörterung dieser Elemente wird nicht wiederholt, wenn diese Zeichnungen erörtert werden, und beliebige dieser Elemente können beliebige der hier offenbarten Formen annehmen. Bei manchen Ausführungsformen können einzelne der hier offenbarten mikroelektronischen Baugruppen 100 als ein System-in-Package (SiP - System-in-Gehäuse) dienen, in dem mehrere mikroelektronische Komponenten 102 mit unterschiedlicher Funktionalität enthalten sind. Bei solchen Ausführungsformen kann die mikroelektronische Baugruppe 100 als ein SiP bezeichnet werden.
  • Die mikroelektronische Baugruppe 100 kann einen Interposer 150 beinhalten, der durch ein Direktbond(DB)-Gebiet 130-1 mit einer mikroelektronischen Komponente 102-1 gekoppelt ist. Insbesondere kann, wie in 2 veranschaulicht, das DB-Gebiet 130-1 eine DB-Grenzfläche 180-1A auf der oberen Oberfläche des Interposers 150 beinhalten, wobei die DB-Grenzfläche 180-1A einen Satz leitfähiger DB-Kontakte 110 und ein DB-Dielektrikum 108 um die DB-Kontakte 110 der DB-Grenzfläche 180-1A herum beinhaltet. Das DB-Gebiet 130-1 kann auch eine DB-Grenzfläche 180-1B auf der unteren Oberfläche der mikroelektronischen Komponente 102-1 beinhalten, wobei die DB-Grenzfläche 180-1B einen Satz von DB-Kontakten 110 und ein DB-Dielektrikum 108 um die DB-Kontakte 110 der DB-Grenzfläche 180-1B herum beinhaltet. Die DB-Kontakte 110 der DB-Grenzfläche 180-1A des Interposers 150 können mit den DB-Kontakten 110 der DB-Grenzfläche 180-1B der mikroelektronischen Komponente 102-1 ausgerichtet sein, sodass sich in der mikroelektronischen Baugruppe 100 die DB-Kontakte 110 der mikroelektronischen Komponente 102-1 in Kontakt mit den DB-Kontakten 110 des Interposers 150 befinden. In der mikroelektronischen Baugruppe 100 aus 1 kann die DB-Grenzfläche 180-1A des Interposers 150 mit der DB-Grenzfläche 180-1B der mikroelektronischen Komponente 102-1 gebondet sein (z. B. elektrisch und mechanisch), um das DB-Gebiet 130-1 zu bilden, das den Interposer 150 und die mikroelektronische Komponente 102-1 koppelt, wie weiter unten besprochen ist. Allgemeiner können die hier offenbarten DB-Gebiete 130 zwei komplementäre DB-Grenzflächen 180 beinhalten, die aneinander gebondet sind; zur einfachen Veranschaulichung können viele der nachfolgenden Zeichnungen die Identifikation der DB-Grenzflächen 180 weglassen, um die Klarheit der Zeichnungen zu verbessern.
  • Wie hier verwendet, wird der Begriff „Direktbonden“ so verwendet, dass er Metall-zu-Metall-Bondtechniken (z. B. Kupfer-zu-Kupfer-Bonden oder andere Techniken, bei denen die DB-Kontakte 110 gegenüberliegender DB-Grenzflächen 180 zuerst in Kontakt gebracht werden, dann Wärme und/oder Kompression ausgesetzt werden) und Hybridbondtechniken (z. B. Techniken, bei denen die DB-Dielektrika 108 gegenüberliegender DB-Grenzflächen 180 zuerst in Kontakt gebracht wird, dann Wärme und manchmal Kompression ausgesetzt werden, oder Techniken, bei denen die DB-Kontakte 110 und die DB-Dielektrika 108 gegenüberliegender DB-Grenzflächen 180 im Wesentlichen gleichzeitig in Kontakt gebracht werden, dann Wärme und Kompression ausgesetzt werden) beinhaltet. Bei solchen Techniken werden die DB-Kontakte 110 und das DB-Dielektrikum 108 an einer DB-Grenzfläche 180 mit den DB-Kontakten 110 bzw. dem DB-Dielektrikum 108 an einer anderen DB-Grenzfläche 180 in Kontakt gebracht und es können erhöhte Drücke und/oder Temperaturen angewandt werden, um zu bewirken, dass die sich berührenden DB-Kontakte 110 und/oder die sich berührenden DB-Dielektrika 108 gebondet werden. Bei manchen Ausführungsformen kann dieses Bonden ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material erzielt werden, während bei manchen anderen Ausführungsformen eine dünne Lotkappe in einer DB-Zwischenverbindung verwendet werden kann, um für Planarität zu sorgen, und dieses Lot kann während der Verarbeitung zu einer intermetallischen Verbindung (IMC) in dem DB-Gebiet 130 werden. DB-Zwischenverbindungen können dazu in der Lage sein, zuverlässig einen höheren Strom als andere Arten von Zwischenverbindungen zu leiten; zum Beispiel können manche herkömmlichen Lotzwischenverbindungen bei Stromfluss große Volumina spröder IMCs bilden, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann begrenzt werden, um mechanische Fehler abzuschwächen. Obwohl 1 und 2 das DB-Dielektrikum 108 als sich vollständig entlang der gesamten zweiten Oberfläche 151-2 des Interposers 150 erstreckend zeigen, erstreckt sich bei manchen Ausführungsformen das DB-Dielektrikum 108 möglicherweise nur entlang eines Teils der zweiten Oberfläche 151-2 des Interposers 150, so dass sich das DB-Dielektrikum 108 nur innerhalb des DB-Gebiets 130 befindet.
  • Ein DB-Dielektrikum 108 kann ein oder mehrere dielektrische Materialien, wie etwa ein oder mehrere anorganische dielektrische Materialien, beinhalten. Zum Beispiel kann ein DB-Dielektrikum 108 Folgendes beinhalten: Silicium und Stickstoff (z. B. in der Form von Siliciumnitrid); Silicium und Sauerstoff (z. B. in der Form von Siliciumoxid); Silicium, Kohlenstoff und Stickstoff (z. B. in der Form von Siliciumcarbonitrid); Kohlenstoff und Sauerstoff (z. B. in der Form eines kohlenstoffdotierten Oxids); Silicium, Sauerstoff und Stickstoff (z. B. in der Form von Siliciumoxinitrid); Aluminium und Sauerstoff (z. B. in der Form von Aluminiumoxid); Titan und Sauerstoff (z. B. in der Form von Titanoxid); Hafnium und Sauerstoff (z. B. in der Form von Hafniumoxid); Silicium, Sauerstoff, Kohlenstoff und Wasserstoff (z. B. in der Form von Tetraethylorthosilicat (TEOS)); Zirconium und Sauerstoff (z. B. in der Form von Zirconiumoxid); Niob und Sauerstoff (z. B. in der Form von Nioboxid); Tantal und Sauerstoff (z. B. in der Form von Tantaloxid); und Kombinationen davon.
  • Ein DB-Kontakt 110 kann eine Säule, ein Pad oder eine andere Struktur beinhalten. Die DB-Kontakte 110 können, obwohl sie in den begleitenden Zeichnungen auf die gleiche Weise an beiden DB-Grenzflächen 180 eines DB-Gebiets 130 dargestellt sind, eine gleiche Struktur an beiden DB-Grenzflächen 180 aufweisen oder die DB-Kontakte 110 an unterschiedlichen DB-Grenzflächen 180 können unterschiedliche Strukturen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen ein DB-Kontakt 110 in einer DB-Grenzfläche 180 eine Metallsäule (z. B. eine Kupfersäule) beinhalten und kann ein komplementärer DB-Kontakt 110 in einer komplementären DB-Grenzfläche 180 ein Metallpad (z. B. ein Kupferpad) beinhalten, das in einem Dielektrikum versenkt ist. Ein DB-Kontakt 110 kann ein oder mehrere beliebige leitfähige Materialien beinhalten, wie etwa Kupfer, Mangan, Titan, Gold, Silber, Palladium, Nickel, Kupfer und Aluminium (z. B. in der Form einer Kupferaluminiumlegierung), Tantal (z. B. Tantalmetall, oder Tantal und Stickstoff in der Form von Tantalnitrid), Kobalt, Kobalt und Eisen (z. B. in der Form einer Kobalt-Eisen-Legierung) oder beliebige Legierungen von beliebigen der Vorhergehenden (z. B. Kupfer, Mangan und Nickel in der Form von Manganin). Bei manchen Ausführungsformen können das DB-Dielektrikum 108 und die DB-Kontakte 110 einer DB-Grenzfläche 180 unter Verwendung von Niedertemperaturabscheidungstechniken (z. B. Techniken, bei denen eine Abscheidung bei Temperaturen unterhalb von 250 Grad Celsius oder unterhalb von 200 Grad Celsius stattfindet), wie etwa plasmaunterstützte Niedertemperaturgasphasenabscheidung (PECVD), hergestellt werden.
  • 1 und 2 veranschaulichen auch die mikroelektronische Komponente 102-2, die durch ein DB-Gebiet 130-2 (über die DB-Grenzflächen 180-2A und 180-2B, wie in 2 gezeigt) mit dem Interposer 150 gekoppelt ist. 1 veranschaulicht ferner die mikroelektronische Komponente 102-3, die durch ein DB-Gebiet 130-3 mit der mikroelektronischen Komponente 102-1 gekoppelt ist, und die mikroelektronische Komponente 102-4, die durch ein DB-Gebiet 130-4 mit der mikroelektronischen Komponente 102-2 gekoppelt ist, welche ähnliche DB-Grenzflächen (nicht beschriftet) beinhalten. Obwohl 1 eine spezielle Anzahl an mikroelektronischen Komponenten 102 darstellt, die durch DB-Gebiete 130 mit dem Interposer 150 und mit anderen mikroelektronischen Komponenten 102 gekoppelt sind, sind diese Anzahl und Anordnung lediglich veranschaulichend, und eine mikroelektronische Baugruppe 100 kann eine beliebige gewünschte Anzahl und Anordnung von mikroelektronischen Komponenten 102 beinhalten, die durch DB-Gebiete 130 mit einem Interposer 150 und mit anderen mikroelektronischen Komponenten 102 gekoppelt sind. Obwohl eine einzige Bezugsziffer „108“ verwendet wird, um auf die DB-Dielektrika mehrerer unterschiedlicher DB-Grenzflächen 180 (und unterschiedlicher DB-Gebiete 130) zu verweisen, dient dies lediglich der einfachen Veranschaulichung, und das DB-Dielektrikum 108 unterschiedlicher DB-Grenzflächen 180 (selbst innerhalb eines einzigen DB-Gebiets 130) kann unterschiedliche Materialien und/oder Strukturen aufweisen. Obwohl eine einzige Bezugsziffer „110“ verwendet wird, um auf die DB-Kontakte mehrerer unterschiedlicher DB-Grenzflächen 180 (und unterschiedlicher DB-Gebiete 130) zu verweisen, dient dies gleichermaßen lediglich der einfachen Veranschaulichung, und die DB-Kontakte 110 unterschiedlicher DB-Grenzflächen 180 (selbst innerhalb eines einzigen DB-Gebiets 130) können unterschiedliche Materialien und/oder Strukturen aufweisen.
  • 1 veranschaulicht die mikroelektronische Baugruppe 100 mit zwei Abschirmungsstrukturen 115 innerhalb eines einzigen DB-Bondgebiets 130 (z. B. einer Abschirmungsstruktur 115-1A auf einer mikroelektronischen Komponente 102-1 und einer Abschirmungsstruktur 115-1B auf einer mikroelektronischen Komponente 102-3 innerhalb des DB-Bondgebiets 130-3 und einer Abschirmungsstruktur 115-2A auf einer mikroelektronischen Komponente 102-2 und einer Abschirmungsstruktur 115-2B auf einer mikroelektronischen Komponente 102-4 innerhalb des DB-Bondgebiets 130-4), aber ein DB-Bondgebiet 130 kann eine einzige Abschirmungsstruktur 115 (z. B. entweder die Abschirmungsstruktur 115-1A oder 115-1B oder die Abschirmungsstruktur 115-2A oder 115-2B) beinhalten. Die Abschirmungsstruktur 115 kann aus einem beliebigen geeigneten leitfähigen Material, wie etwa zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium oder anderen Metallen oder Legierungen, gebildet sein. Die Abschirmungsstruktur 115 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel des unter Bezugnahme auf 7 beschriebenen Prozesses. Eine Abschirmungsstruktur 115 kann so gebildet werden, dass sie einen DB-Kontakt 110 wenigstens teilweise umgibt. Bei manchen Ausführungsformen kann die Abschirmungsstruktur 115 so gebildet werden, dass sie einen einzelnen DB-Kontakt 110 vollständig umgibt. Wie nachfolgend unter Bezugnahme auf 6 ausführlich beschrieben, kann die Abschirmungsstruktur 115 eine kontinuierliche Struktur oder eine nichtkontinuierliche Struktur sein. Die Abschirmungsstruktur 115 kann mit einer Masseverbindung auf einer mikroelektronischen Komponente 102 (z. B. mit einem DB-Kontakt 110, der mit einer Masseverbindung auf einer mikroelektronischen Komponente 102 gekoppelt ist) gekoppelt sein. Die Abschirmungsstruktur 115 kann beliebige geeignete Abmessungen und eine beliebige geeignete Form aufweisen, um den DB-Kontakt 110 abzuschirmen, um Einfügedämpfung und/oder Nebensprechen zwischen den Signalen, die über die mikroelektronischen Komponenten 102 übertragen werden, zu reduzieren, und kann eine Verschlechterung der Signalleistungsfähigkeit reduzieren. Bei manchen Ausführungsformen können die mikroelektronischen Komponenten 102 mit Hochgeschwindigkeitssignalisierungsfrequenzen (z. B. Hochgeschwindigkeitssignalisierungsfrequenzen von 50 GHz oder mehr oder Superhochgeschwindigkeitssignalisierungsfrequenzen von 100 GHz oder mehr) arbeiten. Die Hochgeschwindigkeitssignalisierung kann anfälliger für Signalkopplung und Nebensprechen sein, was durch eine Masseabschirmung reduziert werden kann. Obwohl 1 zwei Abschirmungsstrukturen veranschaulicht, kann eine mikroelektronische Baugruppe 100 eine oder mehrere Abschirmungsstrukturen innerhalb eines DB-Bondgebiets beinhalten.
  • Der Interposer 150 kann ein Isolationsmaterial 106 (z. B. ein oder mehrere dielektrische Materialien, die in mehreren Schichten gebildet sind, wie in der Technik bekannt ist) und einen oder mehrere leitfähige Pfade 112 durch das Isolationsmaterial 106 (z. B. einschließlich leitfähiger Leitungen 114 und/oder leitfähige Vias 116, wie gezeigt) beinhalten. Bei manchen Ausführungsformen beinhaltet das Isolationsmaterial 106 des Interposers 150 Folgendes: ein anorganisches dielektrisches Material, wie etwa Silicium und Stickstoff (z. B. in der Form von Siliciumnitrid); Silicium und Sauerstoff (z. B. in der Form von Siliciumoxid); Silicium und Kohlenstoff (z. B. in der Form von Siliciumcarbid); Silicium, Kohlenstoff und Sauerstoff (z. B. in der Form von Siliciumoxicarbid); Silicium, Kohlenstoff und Stickstoff (z. B. in der Form von Siliciumcarbonitrid); Kohlenstoff und Sauerstoff (z. B. in der Form eines kohlenstoffdotierten Oxids); Silicium, Sauerstoff und Stickstoff (z. B. in der Form von Siliciumoxinitrid); oder Silicium, Sauerstoff, Kohlenstoff und Wasserstoff (z. B. in der Form von Tetraethylorthosilicat (TEOS); und Kombinationen davon. Bei manchen Ausführungsformen beinhaltet das Isolationsmaterial 106 des Interposers 150 Folgendes: ein isolierendes Metalloxid, wie etwa Aluminium und Sauerstoff (z. B. in der Form von Aluminiumoxid); Titan und Sauerstoff (z. B. in der Form von Titanoxid); Hafnium und Sauerstoff (z. B. in der Form von Hafniumoxid); Zirconium und Sauerstoff (z. B. in der Form von Zirconiumoxid); Niob und Sauerstoff (z. B. in der Form von Nioboxid); oder Tantal und Sauerstoff (z. B. in der Form von Tantaloxid); und Kombinationen davon. Bei manchen Ausführungsformen kann der Interposer 150 halbleiterbasiert (z. B. siliciumbasiert) oder glasbasiert sein. Bei manchen Ausführungsformen ist der Interposer 150 ein Siliciumwafer oder -Die. Bei manchen Ausführungsformen kann der Interposer 150 ein Silicium-auf-Isolator (SOI) sein und kann ferner unter anderem Schichten aus Silicium und Germanium (z. B. in der Form von Siliciumgermanium), Gallium und Stickstoff (z. B. in der Form von Galliumnitrid), Indium und Phosphor (z. B. in der Form von Indiumphosphid) beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial 106 des Interposers 150 ein organisches Material, wie etwa Polyimid oder Polybenzoxazol, sein oder kann eine organische Polymermatrix (z. B. Epoxid) mit einem Füllstoffmaterial (das anorganisch sein kann, wie etwa Siliciumnitrid, Siliciumoxid oder Aluminiumoxid) beinhalten. Bei manchen solchen Ausführungsformen kann der Interposer 150 als ein „organischer Interposer“ bezeichnet werden. Bei manchen Ausführungsformen kann das Isolationsmaterial 106 eines Interposers 150 in mehreren Schichten eines organischen Aufbaufilms bereitgestellt sein. Organische Interposer 150 können in der Herstellung kostengünstiger als halbleiter- oder glasbasierte Interposer sein und können aufgrund der niedrigen Dielektrizitätskonstanten organischer Isolationsmaterialien 106 und der dickeren Leitungen, die verwendet werden können, elektrische Leistungsfähigkeitsvorteile aufweisen (was eine verbesserte Leistungslieferung, Signalisierung und potenzielle thermische Vorteile ermöglicht). Organische Interposer 150 können auch größere Grundflächen als jene aufweisen, die für halbleiterbasierte Interposer erreicht werden können, die durch die Größe der zum Strukturieren verwendeten Fotomaske begrenzt sind. Ferner können organische Interposer 150 weniger beschränkenden Gestaltungsregeln als jene unterliegen, die halbleiter- oder glasbasierte Interposer einschränken, was die Verwendung von Gestaltungsmerkmalen, wie etwa Non-Manhattan-Routing (z. B. keine Beschränkung darauf, eine Schicht für horizontale Zwischenverbindungen und eine andere Schicht für vertikale Zwischenverbindungen zu verwenden) und die Vermeidung von Substratdurchkontaktierungen (TSVs: Through-Substrate Vias), wie etwa Siliciumdurchkontaktierungen oder Glasdurchkontaktierungen (deren erreichbares Rastermaß beschränkt sein kann und die zu weniger wünschenswerter Leistungslieferung und Signalisierungsleistungsfähigkeit führen können) ermöglicht. Herkömmliche Integrierte-Schaltung-Gehäuse, die einen organischen Interposer beinhalten, sind auf lotbasierte Befestigungstechnologien beschränkt gewesen, die eine untere Grenze des erreichbaren Rastermaßes aufweisen können, die die Verwendung herkömmlicher lotbasierter Zwischenverbindungen zum Erreichen der für Vorrichtungen der nächsten Generation erwünschten feinen Rastermaße ausschließt. Das Nutzen eines organischen Interposers 150 in einer mikroelektronischen Baugruppe 100 mit Direktbonden, wie hier offenbart, kann diese Vorteile organischer Interposer in Kombination mit dem ultrafeinen Rastermaß (z. B. dem nachfolgend besprochenen Rastermaß 128), das durch Direktbonden erreichbar ist (und bisher nur unter Verwendung halbleiterbasierter Interposer erreichbar war) ausgenutzt werden und kann somit die Gestaltung und Fertigung großer und aufwändiger Die-Komplexe unterstützen, die eine Wettbewerbsleistungsfähigkeit von Gehäusesystemen und Fähigkeiten erreichen können, die durch herkömmliche Ansätze nicht ermöglicht werden.
  • Bei anderen Ausführungsformen kann das Isolationsmaterial 106 des Interposers 150 ein flammenhemmendes Material der Klasse 4 (FR-4), ein Bismaleimidtriazin(BT)-Harz oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika und poröse Dielektrika) beinhalten. Wenn der Interposer 150 unter Verwendung von Standard-Leiterplatten(PCB: Printed Circuit Board)-Prozessen gebildet wird, kann das Isolationsmaterial 106 FR-4 beinhalten und können die leitfähigen Pfade 112 in dem Interposer 150 durch strukturierte Lagen aus Kupfer gebildet werden, die durch Aufbauschichten aus dem FR-4 getrennt sind. Bei manchen solchen Ausführungsformen kann der Interposer 150 als ein „Gehäusesubstrat“ oder eine „Leiterplatte“ bezeichnet werden.
  • Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen einem leitfähigen Kontakt auf der oberen Oberfläche des Interposers 150 (z. B. einem der DB-Kontakte 110) und einem leitfähigen Kontakt 118 auf der unteren Oberfläche des Interposers 150 erstrecken. Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen unterschiedlichen leitfähigen Kontakten auf der oberen Oberfläche des Interposers 150 (z. B. zwischen unterschiedlichen DB-Kontakten 110 potentiell in unterschiedlichen DB-Gebieten 130, wie nachfolgend weiter besprochen) erstrecken. Bei manchen Ausführungsformen können sich einer oder mehrere der leitfähigen Pfade 112 in dem Interposer 150 zwischen unterschiedlichen leitfähigen Kontakten 118 auf der unteren Oberfläche des Interposers 150 erstrecken.
  • Bei manchen Ausführungsformen beinhaltet ein Interposer 150 möglicherweise nur leitfähige Pfade 112 und beinhaltet möglicherweise keine aktive oder passive Schaltungsanordnung. Bei anderen Ausführungsformen kann ein Interposer 150 eine aktive oder passive Schaltungsanordnung (unter anderem z. B. Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann ein Interposer 150 eine oder mehrere Vorrichtungsschichten beinhalten, die Transistoren beinhalten.
  • Obwohl 1 und 2 (und andere der begleitenden Zeichnungen) eine spezielle Anzahl und Anordnung von leitfähigen Pfaden 112 in dem Interposer 150 veranschaulichen, sind diese lediglich veranschaulichend und es können eine beliebige geeignete Anzahl und Anordnung verwendet werden. Die hier offenbarten leitfähigen Pfade 112 (z. B. einschließlich Leitungen 114 und/oder Vias 116) können aus einem beliebigen geeigneten leitfähigen Material, wie etwa zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium, anderen Metallen oder Legierungen oder Kombinationen von Materialien gebildet sein.
  • Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 einen IC-Die (gekapselt oder ungekapselt) oder einen Stapel von IC-Dies (z. B. einen Stapel von Speicher-Dies mit hoher Bandbreite) beinhalten. Bei manchen solchen Ausführungsformen kann das Isolationsmaterial einer mikroelektronischen Komponente 102 Siliciumdioxid, Siliciumnitrid, Oxinitrid, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, fotoabbildbare Dielektrika und/oder benzocyclobutenbasierte Polymere) beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial einer mikroelektronischen Komponente 102 ein Halbleitermaterial, wie etwa Silicium, Germanium oder ein III-V-Material (z. B. Galliumnitrid), und ein oder mehrere zusätzliche Materialien beinhalten. Zum Beispiel kann ein Isolationsmaterial einer mikroelektronischen Komponente 102 Siliciumoxid oder Siliciumnitrid beinhalten. Die leitfähigen Pfade in einer mikroelektronischen Komponente 102 können leitfähige Leitungen und/oder leitfähige Vias beinhalten und können beliebige der leitfähigen Kontakte in der mikroelektronischen Komponente 102 auf eine beliebige geeignete Weise verbinden (z. B. Verbinden mehrerer leitfähiger Kontakte auf einer gleichen Oberfläche oder auf unterschiedlichen Oberflächen der mikroelektronischen Komponente 102). Beispielhafte Strukturen, die in der hier offenbarten mikroelektronischen Komponente 102 enthalten sein können, werden nachfolgend unter Bezugnahme auf 9 besprochen. Insbesondere kann eine mikroelektronische Komponente 102 eine aktive und/oder passive Schaltungsanordnung (z. B. unter anderem Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 eine oder mehrere Vorrichtungsschichten beinhalten, die Transistoren beinhalten. Wenn eine mikroelektronische Komponente 102 eine aktive Schaltungsanordnung beinhaltet, können Leistungs- und/oder Massesignale durch den Interposer 150 und zu/von einer mikroelektronischen Komponente 102 durch ein DB-Gebiet 130 (und weiter durch dazwischenliegende mikroelektronische Komponenten 102) geführt werden. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 die Form einer beliebigen der Ausführungsformen des Interposers 150 hierin annehmen. Obwohl die mikroelektronischen Komponenten 102 der mikroelektronischen Baugruppe 100 aus 1 einseitige Komponenten sind (in dem Sinne, dass eine einzelne mikroelektronische Komponente 102 nur auf einer einzigen Oberfläche der einzelnen mikroelektronischen Komponente 102 leitfähige Kontakte (z. B. DB-Kontakte 110) aufweist), kann eine mikroelektronische Komponente 102 bei manchen Ausführungsformen eine doppelseitige (oder „Mehrebenen-“ oder „omnidirektionale“) Komponente mit leitfähigen Kontakten auf mehreren Oberflächen der Komponente (z. B. mikroelektronischen Komponenten 102-1, 102-2 aus 1) sein.
  • Zusätzliche Komponenten (nicht gezeigt), wie etwa oberflächenmontierte Widerstände, Kondensatoren und/oder Induktivitäten, können auf der oberen Oberfläche oder der unteren Oberfläche des Interposers 150 angeordnet oder in dem Interposer 150 eingebettet sein. Die mikroelektronische Baugruppe 100 aus 1 beinhaltet auch eine Stützkomponente 182, die mit dem Interposer 150 gekoppelt ist. Bei der speziellen Ausführungsform aus 1 beinhaltet die Stützkomponente 182 leitfähige Kontakte 118, die durch dazwischenliegendes Lot 120 (z. B. Lötkugeln in einer Kugelgitterarray(BGA)-Anordnung) elektrisch mit komplementären leitfähigen Kontakten 118 des Interposers 150 gekoppelt sind, aber beliebige geeignete Zwischenverbindungsstrukturen können verwendet werden (z. B. Stifte in einer Stiftgitterarray-Anordnung, Kontaktflecken in einer Kontaktfleckgitterarray-Anordnung, Säulen, Pads und Säulen usw.). Das Lot 120, das in den hier offenbarten mikroelektronischen Baugruppen 100 verwendet wird, kann beliebige geeignete Materialien beinhalten, wie etwa Blei/Zinn, Zinn/Bismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer, Zinn/Nickel/Kupfer, Zinn/Bismut/Kupfer, Zinn/Indium/Kupfer, Zinn/Zink/Indium/Bismut oder andere Legierungen. Bei manchen Ausführungsformen können die Kopplungen zwischen dem Interposer 150 und der Stützkomponente 182 als Zweitebenen-Zwischenverbindungen (SLI: Second-Level Interconnects) oder Mehrebenen-Zwischenverbindungen (MLI: Multi-Level Interconnects) bezeichnet werden.
  • Bei manchen Ausführungsformen kann die Stützkomponente 182 ein Gehäusesubstrat sein (kann z. B. unter Verwendung von PCB-Prozessen hergestellt werden, wie zuvor besprochen). Bei manchen Ausführungsformen kann die Stützkomponente 182 eine Leiterplatte (z. B. eine Hauptplatine) sein und kann andere daran angebrachte Komponenten aufweisen (nicht gezeigt). Die Stützkomponente 182 kann leitfähige Pfade und andere leitfähige Kontakte (nicht gezeigt) zum Leiten von Leistung, Masse und Signalen durch die Stützkomponente 182 beinhalten, wie in der Technik bekannt ist. Bei manchen Ausführungsformen kann die Stützkomponente 182 ein anderes IC-Gehäuse, einen Interposer oder eine beliebige andere geeignete Komponente beinhalten. Ein Unterfüllungsmaterial 138 kann um das Lot 120 herum angeordnet sein, das den Interposer 150 mit der Stützkomponente 182 koppelt. Bei manchen Ausführungsformen kann das Unterfüllmaterial 138 ein Epoxidmaterial beinhalten.
  • Bei manchen Ausführungsformen kann die Stützkomponente 182 eine Komponente mit niedrigerer Dichte sein, während der Interposer 150 und/oder die mikroelektronischen Komponenten 102 Komponenten mit höherer Dichte sein können. Wie hier verwendet, sind der Begriff „niedrigere Dichte“ und „höhere Dichte“ relative Begriffe, die angeben, dass die leitfähigen Pfade (z. B. einschließlich leitfähiger Leitungen und leitfähiger Vias) in einer Komponente mit niedrigerer Dichte größer sind und/oder ein größeres Rastermaß als die leitfähigen Pfade in einer Komponente mit höherer Dichte aufweisen. Bei manchen Ausführungsformen kann eine mikroelektronische Komponente 102 eine Komponente mit höherer Dichte sein und kann ein Interposer 150 eine Komponente mit niedrigerer Dichte sein. Bei manchen Ausführungsformen kann eine Komponente mit höherer Dichte unter Verwendung eines Dual-Damascene- oder Single-Damascene-Prozesses hergestellt werden (z. B., wenn die Komponente mit höherer Dichte ein Die ist), während eine Komponente mit niedrigerer Dichte unter Verwendung eines semiadditiven oder modifizierten semiadditiven Prozesses (mit kleinen vertikalen Zwischenverbindungsmerkmalen, die durch fortschrittliche Laser- oder Lithografieprozesse gebildet werden) hergestellt werden kann (z. B., wenn die Komponente mit niedrigerer Dichte ein Gehäusesubstrat oder ein Interposer ist). Bei manchen anderen Ausführungsformen kann eine Komponente mit höherer Dichte unter Verwendung eines semiadditiven oder modifizierten semiadditiven Prozesses hergestellt werden (z. B., wenn die Komponente mit höherer Dichte ein Gehäusesubstrat oder ein Interposer ist), während eine Komponente mit niedrigerer Dichte unter Verwendung eines semiadditiven oder eines subtraktiven Prozesses (unter Verwendung einer Ätzchemie zum Entfernen von Bereichen aus unerwünschtem Metall und mit groben vertikalen Zwischenverbindungsmerkmalen, die durch einen Standardlaserprozess gebildet werden) hergestellt werden kann (z. B., wenn die Komponente mit niedrigerer Dichte eine PCB ist).
  • Die mikroelektronische Baugruppe 100 aus 1 kann auch ein Vergussmaterial 126 beinhalten. Das Vergussmaterial 126 kann sich um eine oder mehrere der mikroelektronischen Komponenten 102 auf dem Interposer 150 herum erstrecken. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 zwischen mehreren mikroelektronischen Komponenten 102 auf dem Interposer 150 und um die DB-Gebiete 130 herum erstrecken. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 oberhalb einer oder mehrerer der mikroelektronischen Komponenten 102 auf einem Interposer 150 (nicht gezeigt) erstrecken. Das Vergussmaterial 126 kann ein Isolationsmaterial sein, wie etwa ein geeignetes Epoxidmaterial. Das Vergussmaterial 126 kann so gewählt werden, dass es einen Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) aufweist, der die mechanische Spannung zwischen den mikroelektronischen Komponenten 102 und dem Interposer 150, die von einer ungleichmäßigen Wärmeausdehnung in der mikroelektronischen Baugruppe 100 herrührt, abschwächen oder minimieren kann. Bei manchen Ausführungsformen kann der CTE des Vergussmaterials 126 einen Wert aufweisen, der zwischen dem CTE des Interposers 150 (z. B. dem CTE des Isolationsmaterials 106 des Interposers 150) und einem CTE der mikroelektronischen Komponenten 102 liegt. Bei manchen Ausführungsformen kann das Vergussmaterial 126, das in einer mikroelektronischen Baugruppe 100 verwendet wird, wenigstens teilweise aufgrund seiner thermischen Eigenschaften ausgewählt werden. Zum Beispiel können ein oder mehrere Vergussmaterialien 126, die in einer mikroelektronischen Baugruppe 100 verwendet werden, eine niedrige Wärmeleitfähigkeit aufweisen (z. B. herkömmliche Vergussmassen), um einen Wärmetransfer zu verzögern, oder können eine hohe Wärmeleitfähigkeit aufweisen (z. B. Vergussmaterialien, die Metall- oder Keramikteilchen mit hoher Wärmeleitfähigkeit beinhalten, wie etwa unter anderem Kupfer, Silber, Diamant, Siliciumcarbid, Aluminiumnitrid und Bornitrid), um einen Wärmetransfer zu fördern. Beliebige der hier genannten Vergussmaterialien 126 können ein oder mehrere unterschiedliche Materialien mit unterschiedlichen Materialzusammensetzungen beinhalten.
  • Die mikroelektronische Baugruppe 100 aus 1 kann auch ein TIM 154 beinhalten. Das TIM 154 kann ein wärmeleitfähiges Material (z. B. Metallteilchen) in einem Polymer oder einem anderen Bindemittel beinhalten. Das TIM 154 kann eine Wärmeleitungsmaterialpaste oder ein wärmeleitfähiges Epoxid sein (das beim Auftragen fluid sein kann und sich beim Aushärten verfestigen kann, wie in der Technik bekannt). Das TIM 154 kann einen Pfad dafür bereitstellen, dass Wärme, die durch die mikroelektronischen Komponenten 102 erzeugt wird, leicht zu der Wärmetransferstruktur 152 fließt, wo sie verteilt und/oder dissipiert werden kann. Manche Ausführungsformen der mikroelektronischen Baugruppe 100 aus 1 können eine gesputterte Metallisierung (nicht gezeigt) über die oberen Oberflächen des Vergussmaterials 126 und die mikroelektronischen Komponenten 102 hinweg beinhalten; das TIM 154 (z. B. ein Lot-TIM) kann auf dieser Metallisierung angeordnet sein.
  • Die mikroelektronische Baugruppe 100 aus 1 kann auch eine Wärmetransferstruktur 152 beinhalten. Die Wärmetransferstruktur 152 kann dazu verwendet werden, Wärme von einer oder mehreren der mikroelektronischen Komponenten 102 weg zu bewegen (z. B. so, dass die Wärme leichter dissipiert werden kann). Die Wärmetransferstruktur 152 kann ein beliebiges geeignetes wärmeleitfähiges Material (z. B. Metall, geeignete Keramiken usw.) beinhalten und kann beliebige geeignete Merkmale (z. B. einen Wärmespreizer, einen Kühlkörper, der Rippen aufweist, eine Kühlplatte usw.) beinhalten. Bei manchen Ausführungsformen kann eine Wärmetransferstruktur 152 ein integrierter Wärmespreizer (IHS: Integrated Heat Spreader) sein oder diesen beinhalten.
  • Die Elemente einer mikroelektronischen Baugruppe 100 können beliebige geeignete Abmessungen aufweisen. Nur eine Teilmenge der begleitenden Zeichnungen ist mit Bezugsziffern bezeichnet, die Abmessungen darstellen, aber dies dient lediglich der Klarheit der Veranschaulichung, und beliebige der hier offenbarten mikroelektronischen Baugruppen 100 können Komponenten mit den hier besprochenen Abmessungen aufweisen. Bei manchen Ausführungsformen kann die Dicke 184 des Interposers 150 zwischen 20 Mikrometer und 200 Mikrometer betragen. Bei manchen Ausführungsformen kann die Dicke 188 eines DB-Gebiets 130 zwischen 50 Nanometer und 5 Mikrometer betragen. Bei manchen Ausführungsformen kann eine Dicke 190 einer mikroelektronischen Komponente 102 zwischen 5 Mikrometer und 800 Mikrometer betragen. Bei manchen Ausführungsformen kann ein Rastermaß 128 der DB-Kontakte 110 in einem DB-Gebiet 130 weniger als 20 Mikrometer (z. B. zwischen 0,1 Mikrometer und 20 Mikrometer) betragen.
  • 3 ist eine Seitenquerschnittsansicht einer mikroelektronischen Baugruppe 100 einschließlich einer Abschirmungsstruktur in dem Direktbondgebiet gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann einen Interposer 150 mit einem organischen Material 106, eine erste mikroelektronische Komponente 102-1, die über ein erstes Direktbondgebiet 130-1, das eine Abschirmungsstruktur 115-3 aufweist, mit dem Interposer 150 gekoppelt ist, und eine zweite mikroelektronische Komponente 102-2 beinhalten, die über ein zweites Direktbondgebiet 130-2, das eine Abschirmungsstruktur 115 bis 4 aufweist, mit dem Interposer 150 gekoppelt ist. Die Abschirmungsstruktur 115 kann mit einer Masseverbindung in der mikroelektronischen Komponente 102 gekoppelt sein (nicht gezeigt) oder kann mit einer Masseverbindung in dem Interposer 150 gekoppelt sein (wie z. B. mit Bezug auf die Abschirmungsstruktur 115-4 gezeigt ist). Obwohl 3 eine Abschirmungsstruktur 115 in den DB-Grenzflächen des Interposers 150 und der mikroelektronischen Komponenten 102 (z. B. den DB-Grenzflächen 180-1A und 180-1B und den DB-Grenzflächen 180-2A und 180-2B, wie in 2 gezeigt) zeigt, kann sich bei manchen Ausführungsformen die Abschirmungsstruktur 115 in einer einzigen DB-Grenzfläche (z. B. der DB-Grenzfläche 180-1A oder 180-1B und der DB-Grenzfläche 180-2A oder 180-2B, wie in 2 gezeigt) befinden, wie nachfolgend unter Bezugnahme auf 6 gezeigt ist.
  • Die Grundflächen der DB-Kontakte 110 in einer DB-Grenzfläche 180 können eine beliebige gewünschte Form aufweisen, und mehrere DB-Kontakte 110 können innerhalb einer DB-Grenzfläche 180 auf eine beliebige gewünschte Weise angeordnet sein (z. B. durch die Verwendung lithografischer Strukturierungstechniken, um die DB-Kontakte 110 zu bilden). Zum Beispiel sind 4A-4D Draufsichten verschiedener Anordnungen von DB-Kontakten 110 in einem DB-Dielektrikum 108 einer DB-Grenzfläche 180. Bei der Ausführungsform aus 4A weisen die DB-Kontakte 110 rechteckige (z. B. quadratische) Grundflächen auf und sind in einem rechteckigen Array angeordnet. Bei der Ausführungsform aus 4B weisen die DB-Kontakte 110 kreuzförmige Grundflächen auf und sind in einem dreieckigen Array angeordnet. Bei der Ausführungsform aus 4C sind die DB-Kontakte 110 in einem rechteckigen Array angeordnet und Zeilen der DB-Kontakte 110 weisen abwechselnd kreuzförmige Grundflächen und dreieckige Grundflächen auf. Bei der Ausführungsform aus 4D sind die DB-Kontakte 110 in einem rechteckigen Array angeordnet, weisen die DB-Kontakte 110 kreisförmige Grundflächen auf und variieren die Durchmesser der Grundflächen der DB-Kontakte 110 in einem Schachbrettmuster. Die DB-Kontakte 110, die in einer DB-Grenzfläche 180 enthalten sind, können eine beliebige geeignete Kombination dieser und anderer Grundflächenformen, -größen und -anordnungen aufweisen (z. B. hexagonale Arrays, ovale Grundflächen usw.). Bei manchen bestimmten Ausführungsformen können die DB-Kontakte 110 in einer DB-Grenzfläche 180 Grundflächen aufweisen, die als konvexe Polygone (z. B. Quadrate, Rechtecke, Achtecke, Kreuzformen usw.) oder Kreise geformt sind.
  • 5A ist eine vergrößerte dreidimensionale perspektivische Ansicht eines Teils einer beispielhaften Abschirmungsstruktur in einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. 5A zeigt erste DB-Kontakte 110A-1, 110A-2 einer ersten mikroelektronischen Komponente (z. B. der mikroelektronischen Komponente 102-1 aus 1) (nicht gezeigt), die mit zweiten DB-Kontakten 110B-1, 110B-2 einer zweiten mikroelektronischen Komponente (z. B. der mikroelektronischen Komponente 102-3 aus 1) (nicht gezeigt) gekoppelt sind, wobei die Abschirmungsstruktur 115 die ersten DB-Kontakte 110A-1, 110A-2 wenigstens teilweise umgibt. Wie in 5A gezeigt, ist die Abschirmungsstruktur 115 durch den Abschirmungsstrukturteil 158 mit dem ersten DB-Kontakt 110A-2 gekoppelt. Bei manchen Ausführungsformen ist der erste DB-Kontakt 110A-2 mit einer Masseverbindung auf der ersten mikroelektronischen Komponente gekoppelt. Bei manchen Ausführungsformen ist der erste DB-Kontakt 110A-2 über den zweiten DB-Kontakt 110B-2 mit einer Masseverbindung auf der zweiten mikroelektronischen Komponente gekoppelt. Bei manchen Ausführungsformen kann die Abschirmungsstruktur 115 über mehrere erste DB-Kontakte 110A mit mehreren Masseverbindungen (nicht gezeigt) auf der ersten mikroelektronischen Komponente 102 gekoppelt sein. Wie zuvor unter Bezugnahme auf 1 beschrieben, kann die Abschirmungsstruktur 115 aus einem beliebigen geeigneten leitfähigen Material gebildet sein und kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden. Die Abschirmungsstruktur 115 kann beliebige geeignete Abmessungen und eine beliebige geeignete Form aufweisen. Wie nachfolgend unter Bezugnahme auf 6 ausführlich beschrieben, kann die Abschirmungsstruktur 115 eine kontinuierliche Struktur sein, wie etwa eine Netz- oder Gewebestruktur, oder kann eine nichtkontinuierliche Struktur sein, wie etwa eine Wand, die zum Beispiel planar, zickzackförmig oder L-förmig sein kann. Zum Beispiel kann die Abschirmungsstruktur 115 gitterförmig mit einer Höhe (z-Abmessung, hier auch als z-Höhe oder Dicke bezeichnet) zwischen 50 Nanometer und 5 Mikrometer sein, und kann bei manchen Ausführungsformen die gleiche z-Höhe wie der DB-Kontakt 110 sein (kann sich z. B. für die Höhe des DB-Kontakts erstrecken). Obwohl 5 eine Dicke (z. B. z-Abmessung) der Abschirmungsstrukturen 115 mit einer gleichen Dicke (z. B. z-Abmessung) wie die DB-Kontakte 110 darstellt, kann eine Dicke der Abschirmungsstrukturen 115 kleiner als eine Dicke der DB-Kontakte 110 sein. Die Abschirmungsstruktur 115 kann eine beliebige geeignete Breite (x-Abmessung) aufweisen, zum Beispiel eine Breite zwischen 0,05 Mikrometer und 5 Mikrometer. Die Abschirmungsstruktur 115 kann eine Beabstandung zu dem DB-Kontakt 110 (s-Abmessung) aufweisen, die basierend auf einer charakteristischen Impedanz und/oder einer verfügbaren Beabstandung variieren kann. Die Beabstandung der Abschirmungsstruktur 115 zu dem DB-Kontakt 110 kann ferner von dem DB-Kontaktdurchmesser (x-Abmessung) abhängen. Zum Beispiel kann ein kleinerer Durchmesser des DB-Kontakts 110 zu einer höheren charakteristischen Impedanz für dieselbe Abschirmungsstrukturbeabstandung führen.
  • 5B ist eine vergrößerte dreidimensionale perspektivische Ansicht eines Teils einer beispielhaften Abschirmungsstruktur in einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. 5B zeigt erste DB-Kontakte 110A-1, 110A-2 einer ersten mikroelektronischen Komponente (z. B. der mikroelektronischen Komponente 102-1 aus 1) (nicht gezeigt), die mit zweiten DB-Kontakten 110B-1, 110B-2 einer zweiten mikroelektronischen Komponente (z. B. der mikroelektronischen Komponente 102-3 aus 1) (nicht gezeigt) gekoppelt sind, wobei eine erste Abschirmungsstruktur 115A die ersten DB-Kontakte 110A-1, 110A-2 wenigstens teilweise umgibt und eine zweite Abschirmungsstruktur 115B die zweiten DB-Kontakte 110B-1, 110B-2 wenigstens teilweise umgibt und wobei die erste Abschirmungsstruktur 115A mit der zweiten Abschirmungsstruktur 115B gekoppelt ist. Wie in 5B gezeigt, ist die zweite Abschirmungsstruktur 115B durch den Abschirmungsstrukturteil 158 mit dem zweiten DB-Kontakt 110B-2 gekoppelt. Bei manchen Ausführungsformen kann die erste Abschirmungsstruktur 115A einen Abschirmungsstrukturteil 158 beinhalten, der mit dem DB-Kontakt 110A-2 koppelt (z. B., wenn sich der Abschirmungsstrukturteil 158 entlang der DB-Kontakte 110A-2 und 110B-2 erstreckt) (nicht gezeigt). Bei manchen Ausführungsformen ist der zweite DB-Kontakt 110B-2 mit einer Masseverbindung auf der zweiten mikroelektronischen Komponente gekoppelt. Bei manchen Ausführungsformen ist der zweite DB-Kontakt 110B-2 über den ersten DB-Kontakt 110A-2 mit einer Masseverbindung auf der ersten mikroelektronischen Komponente gekoppelt. Bei manchen Ausführungsformen können die erste und die zweite Abschirmungsstruktur 115A, 115B über mehrere erste und/oder zweite DB-Kontakte 110A, 110B mit mehreren Masseverbindungen (nicht gezeigt) auf der ersten und/oder zweiten mikroelektronischen Komponente 102 gekoppelt sein. Obwohl der erste und zweite DB-Kontakt 110A, 110B und die erste und zweite Abschirmungsstruktur 115A, 115B als perfekt an der Kopplungsgrenzfläche ausgerichtet dargestellt sind, sind bei manchen Ausführungsformen der erste und zweite DB-Kontakt 110A, 110B und/oder die erste und zweite Abschirmungsstruktur 115A, 115B möglicherweise an der Kopplungsgrenzfläche fehlausgerichtet oder versetzt.
  • 6A-6F sind Draufsichtdiagramme, die beispielhafte Anordnungen von DB-Kontakten 110 und Abschirmungsstrukturen 115 zeigen, die in der mikroelektronischen Baugruppe 100 aus 1 enthalten sein können, aber diese Anordnungen sind lediglich beispielhaft und beliebige geeignete Anordnungen können verwendet werden. 6A ist eine Draufsicht von DB-Kontakten 110 mit einer rechteckigen Form und einschließlich Signalzwischenverbindungen 652A und Massezwischenverbindungen 653A, die durch eine Abschirmungsstruktur 115A umgeben sind. Obwohl die Abschirmungsstruktur 115A als eine kontinuierliche Gitterstruktur mit mehreren Verbindungen zu den Masse-DB-Kontakten 653A gezeigt ist, kann die Abschirmungsstruktur 115A eine beliebige geeignete geometrische Form (z. B. kreisförmig, dreieckig, rechteckig, hexagonal, oktogonal usw.) aufweisen. Obwohl 6A die DB-Kontakte 110 (z. B. Signalzwischenverbindungen 652A und Massezwischenverbindungen 653A) als in einem rechteckigen Array angeordnet veranschaulicht, können die DB-Kontakte 110 in einem beliebigen geeigneten Muster (z. B. dreieckig, hexagonal, rechteckig usw.) angeordnet sein. Obwohl 6A ein 9:1-Verhältnis von Signalverbindungen-zu-Masseverbindungen zeigt, kann ein beliebiges geeignetes Signal-zu-MasseVerhältnis verwendet werden, um eine gute Masseverbindungsleistungsfähigkeit in Abhängigkeit von der Betriebsfrequenz und der gewünschten Leistungsfähigkeit des gesamten Zwischenverbindungskanals beizubehalten.
  • 6B zeigt DB-Kontakte 110 mit einer kreisförmigen Grundfläche und einschließlich Signalzwischenverbindungen 652B und Massezwischenverbindungen 653B, die in einem Versatzgitter mit einer kontinuierlichen Abschirmungsstruktur 115B angeordnet sind. Die Abschirmungsstruktur 115B umgibt jeden einzelnen DB-Kontakt 110 (z. B. Signalzwischenverbindungen 652B und Massezwischenverbindungen 653B) in einer Rautenform und ist mit drei Massezwischenverbindungen 653B gekoppelt.
  • 6C zeigt eine Abschirmungsstrukturanordnung für differentielle Signalisierung, wobei die DB-Kontakte 110 positive Anschlüsse 652C-1 und negative Anschlüsse 652C-2 beinhalten und eine Abschirmungsstruktur 115C gemeinsam nutzen. Die Abschirmungsstruktur 115C kann sowohl die positiv geladenen 652C-1- als auch die negativ geladenen 652C-2-Anschlüsse umgeben und kann die Massezwischenverbindung 653C umgeben und mit dieser gekoppelt sein.
  • 6D zeigt eine Abschirmungsstruktur für DB-Kontakte 110 einschließlich Signalzwischenverbindungen 652D und Massezwischenverbindungen 653D, wobei eine Gruppe von Signalzwischenverbindungen 652D eine Abschirmungsstruktur 115D gemeinsam nutzt (z. B. sind mehrere Signalzwischenverbindungen 652D durch die Abschirmungsstruktur 115D umgeben), um beliebige Fehlausrichtungstoleranzen an der DB-Grenzfläche (z. B. der DB-Grenzfläche 180 in 2) einfacher zu berücksichtigen.
  • 6E zeigt eine nichtkontinuierliche oder perforierte Abschirmungsstruktur 115E, die die DB-Kontakte 110 mit Signalzwischenverbindungen 652E und Massezwischenverbindungen 653E umgibt. Die Abschirmungsstruktur 115E weist Öffnungen 109 auf, die eine kontinuierliche Grenzfläche des DB-Dielektrikums 108 für das DB-Bondgebiet 130 (z. B. DB-Grenzfläche 180 aus 2) bereitstellen können. Wie zuvor unter Bezugnahme auf 1 und 5 beschrieben, kann, obwohl 6A-6E eine einzige Abschirmungsstruktur 115 veranschaulichen, ein DB-Bondgebiet 130 mehr als eine Abschirmungsstruktur 115 beinhalten. Die Abschirmung kann eine elektrische Kontinuität durch Verbindungen unterhalb der Bondgrenzfläche (z. B. durch Vias zu den unteren Schichten) aufrechterhalten.
  • 6F veranschaulicht eine beispielhafte Implementierung einer Doppelreferenzabschirmungsstruktur 115F, die zwei isolierte Netzformen (z. B. eine erste Abschirmungsstruktur 115F-1 und eine zweite Abschirmungsstruktur 115F-2) beinhaltet, wobei die erste Abschirmungsstruktur 115F-1 mit einem Masseanschluss 653F verbunden ist und die zweite Abschirmungsstruktur 115F-2 mit einer Referenzspannungsverbindung oder einem Leistungsversorgungsanschluss 655F (z. B. einem Hochspannungsanschluss) verbunden ist. Die Doppelreferenzabschirmungsstruktur 115F kann für Routing und Leistungsintegrität sowie für Signalintegrität hilfreich sein und kann ferner bei manchen Die-zu-Die-Zwischenverbindungsschaltungsgestaltungen hilfreich sein.
  • 6G veranschaulicht eine verschachtelte Abschirmungsstruktur 115G, die DB-Kontakte (z. B. Signalzwischenverbindungen 652G und eine Massezwischenverbindung 653G) umgibt. Die verschachtelte Abschirmungsstruktur 115G beinhaltet einen ersten Abschirmungsstrukturteil 115G-1 (wie z. B. durch die vertikalen Linien dargestellt) auf einer ersten mikroelektronischen Komponente (nicht gezeigt) und einen zweiten Abschirmungsstrukturteil 115G-2 (wie z. B. durch die horizontalen Linien dargestellt) auf einer zweiten mikroelektronischen Komponente (nicht gezeigt), wobei der erste und der zweite Abschirmungsstrukturteil 115G-1, 115G-2 mit der Massezwischenverbindung 653G gekoppelt sind.
  • Beliebige geeignete Techniken können verwendet werden, um die hier offenbarten mikroelektronischen Baugruppen herzustellen. 7A-7D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 3 gemäß verschiedenen Ausführungsformen. Obwohl die unten unter Bezugnahme auf 7A-7D (und andere der begleitenden Zeichnungen, die Herstellungsprozesse repräsentieren) besprochenen Vorgänge in einer bestimmten Reihenfolge veranschaulicht sind, können diese Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt werden. 7A veranschaulicht eine Baugruppe, die einen Interposer 150 beinhaltet, der auf einem Träger 104 montiert ist. Der Interposer 150 beinhaltet zwei freigelegte DB-Grenzflächen 180-1 und 180-2 einschließlich DB-Kontakten 110 und jeweiliger Abschirmungsstrukturen 115-1 und 115-2. Der Träger 104 kann ein beliebiges geeignetes Material beinhalten und kann bei manchen Ausführungsformen einen Halbleiterwafer (z. B. einen Siliciumwafer) oder Glas (z. B. eine Glasplatte) beinhalten. Wenn der Interposer 150 ein organischer Interposer ist, kann der Interposer 150 vorteilhaft auf dem Träger 104 hergestellt werden, der eine mechanisch stabile Oberfläche bereitstellen kann, auf der die Schichten des Interposers 150 gebildet werden können.
  • 7B veranschaulicht eine Anordnung anschließend an das Direktbonden mikroelektronischer Komponenten 102-1 und 102-2 an den Interposer 150/Träger 104 aus 7A. Insbesondere können (nicht beschriftete) DB-Grenzflächen 180 der mikroelektronischen Komponenten 102 mit den DB-Grenzflächen 180 des Interposers 150 in Kontakt gebracht werden und können Wärme und/oder Druck angewandt werden, um die sich berührenden DB-Grenzflächen 180 zu bonden, um DB-Gebiete 130 zu bilden (wobei DB-Gebiete 130-1 und 130-2 den DB-Grenzflächen 180-1 bzw. 180-2 entsprechen), wobei die DB-Gebiete 130-1 und 130-2 Abschirmungsstrukturen 115-1 bzw. 115-2 beinhalten.
  • 7C veranschaulicht eine Baugruppe anschließend an das Bereitstellen eines Vergussmaterials 126 um die mikroelektronischen Komponenten 102 herum und auf der Oberfläche des Interposers 150 der Baugruppe aus 7B. Bei manchen Ausführungsformen kann sich das Vergussmaterial 126 oberhalb der mikroelektronischen Komponenten 102 erstrecken und dort dieser verbleiben, während bei anderen Ausführungsformen das Vergussmaterial 126 zurückpoliert werden kann, um die oberen Oberflächen der mikroelektronischen Komponenten 102 freizulegen, wie gezeigt ist.
  • 7D veranschaulicht eine Baugruppe anschließend an das Entfernen des Trägers 104 von der Baugruppe aus 7C und Bereitstellen von Lot 120 auf den neu freigelegten leitfähigen Kontakten 118. Die Baugruppe aus 7D kann selbst eine mikroelektronische Baugruppe 100 sein, wie gezeigt ist. Weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 aus 7D durchgeführt werden, um andere mikroelektronische Baugruppen 100 zu bilden; zum Beispiel kann das Lot 120 verwendet werden, um die mikroelektronische Baugruppe 100 aus 7D mit einer Stützkomponente 182 zu koppeln und es können ein TIM 154 und eine Wärmetransferstruktur 152 auf der oberen Oberfläche der mikroelektronischen Baugruppe 100 aus 7D bereitgestellt werden, ähnlich der mikroelektronischen Baugruppe 100 aus 1.
  • Mikroelektronische Baugruppen 100 einschließlich mehrerer Ebenen mikroelektronischer Komponenten 102 können auf eine zuvor unter Bezugnahme auf 7A-7D beschriebene Weise gebildet werden, wobei die zusätzlichen Ebenen mikroelektronischer Komponenten 102 (z. B. mikroelektronische Komponenten 102-3, 102-4 aus 1) vor der Abscheidung des Vergussmaterials 126 mit den vorhergehenden Baugruppen gekoppelt werden. Bei manchen anderen Ausführungsformen kann eine mikroelektronische Baugruppe 100 einschließlich mehrerer Ebenen mikroelektronischer Komponenten 102 gebildet werden, indem zuerst die Ebenen mikroelektronischer Komponenten 102 zusammengesetzt werden und dann die zusammengesetzten Ebenen mit einem Interposer 150 gekoppelt werden, wie zuvor unter Bezugnahme auf 7B besprochen. Eine mikroelektronische Baugruppe 100 ist möglicherweise nicht auf zwei Ebenen mikroelektronischer Komponenten 102 beschränkt, sondern kann, wie gewünscht, drei oder mehr Ebenen beinhalten. Obwohl die mikroelektronischen Komponenten 102 in einer einzelnen Ebene in 1 als eine gleiche Höhe aufweisend dargestellt sind, dient dies ferner lediglich der einfachen Veranschaulichung, und mikroelektronische Komponenten 102 können in einer beliebigen einzelnen Ebene in einer mikroelektronischen Baugruppe 100 unterschiedliche Höhen aufweisen. Ferner ist möglicherweise nicht jede mikroelektronische Komponente 102 in einer mikroelektronischen Baugruppe 100 Teil eines Stapels aus mehreren mikroelektronischen Komponenten 102; zum Beispiel ist bei manchen Varianten der mikroelektronischen Baugruppe 100 aus 1 möglicherweise keine mikroelektronische Komponente 102-4 auf der mikroelektronischen Komponente 102-2 vorhanden.
  • Die hier offenbarten mikroelektronischen Komponenten 102 und mikroelektronischen Baugruppen 100 können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 8-11 veranschaulichen verschiedene Beispiele für Einrichtungen, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und mikroelektronischen Baugruppen 100 beinhalten können oder wie geeignet darin enthalten sein können.
  • 8 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die in einer beliebigen der hier offenbarten mikroelektronischen Komponenten 102 enthalten sein können. Zum Beispiel kann ein Die 1502 als eine mikroelektronische Komponente 102 dienen oder kann in einer mikroelektronischen Komponente 102 enthalten sein. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 mit IC-Strukturen beinhalten, die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC enthält. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einen Vereinzelungsprozess durchlaufen, in dem die Dies 1502 voneinander separiert werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann einen oder mehrere Transistoren (z. B. manche der unten besprochenen Transistoren 1640 aus 9) und/oder eine Hilfsschaltungsanordnung, um elektrische Signale zu den Transistoren zu routen, sowie beliebige andere IC-Komponenten beinhalten. Bei manchen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z. B. eine Direktzugriffsspeicher(RAM)-Vorrichtung, wie etwa eine Statischer-RAM(SRAM)-Vorrichtung, eine Magnetischer-RAM(MRAM)-Vorrichtung, eine Resistiver-RAM(RRAM)-Vorrichtung, eine Conductive-Bridging-RAM-Vorrichtung (CBRAM) usw.), eine Logikvorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltungselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Die 1502 kombiniert sein. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildetes Speicherarray auf einem gleichen Die 1502 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 aus 11) oder eine andere Logik gebildet sein, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Befehle auszuführen.
  • 9 ist eine Seitenquerschnittsansicht einer IC-Vorrichtung 1600, die in einer beliebigen der hier offenbarten mikroelektronischen Komponenten 102 enthalten sein kann. Zum Beispiel kann eine IC-Vorrichtung 1600 (z. B. als Teil eines Die 1502, wie zuvor unter Bezugnahme auf 8 besprochen) als eine mikroelektronische Komponente 102 dienen oder kann in einer mikroelektronischen Komponente 102 enthalten sein. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 (8) enthalten sein. Die IC-Vorrichtung 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 aus 8) gebildet sein und kann in einem Die (z. B. dem Die 1502 aus 8) enthalten sein. Das Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die zum Beispiel n-Typ-oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Substrat 1602 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung von Volumensilicium oder einer Silicium-auf-Isolator(SOI: Silicon-On-Insulator)-Unterstruktur gebildet ist. Bei manchen Ausführungsformen kann das Substrat 1602 unter Verwendung alternativer Materialien gebildet sein, die mit Silicium kombiniert sein können oder nicht und die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können ebenfalls verwendet werden, um das Substrat 1602 zu bilden. Obwohl hier einige wenige Beispiele für Materialien, aus denen das Substrat 1602 gebildet werden kann, beschrieben sind, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Substrat 1602 kann Teil eines vereinzelten Die (z. B. der Dies 1502 aus 8) oder eines Wafers (z. B. des Wafers 1500 aus 8) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 beinhalten, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs: Metal Oxide Semiconductor Field-Effect Transistors)) beinhalten, die auf dem Substrat 1602 gebildet sind. Die Vorrichtungsschicht 1604 kann zum Beispiel ein oder mehrere Source- und/oder Drain-Bereiche(S/D-Gebiete) 1620, ein Gate 1622 zum Steuern eines Stromflusses in den Transistor 1640 zwischen den S/D-Gebieten 1620 und einen oder mehrere S/D-Kontakte 1624 zum Führen elektrischer Signale zu/von den S/D-Gebieten 1620 beinhalten. Die Transistoren 1640 können zusätzliche Merkmale beinhalten, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsgebiete, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf den/die in 9 dargestellte(n) Typ und Konfiguration beschränkt und können eine große Vielfalt von anderen Typen und Konfigurationen beinhalten, wie etwa, zum Beispiel, planare Transistoren, nichtplanare Transistoren oder eine Kombination aus beiden. Planare Transistoren können Bipolartransistoren (BJT), Heteroübergang-Bipolartransistoren (HBT) oder Transistoren mit hoher Elektronenmobilität (HEMT) einschließen. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoband- und Nanodrahttransistoren, einschließen.
  • Jeder Transistor 1640 kann ein Gate 1622 beinhalten, das aus wenigstens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode, gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel aus Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder ein High-k-Dielektrikum-Material beinhalten. Das High-k-Dielektrikum-Material kann Elemente, wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, beinhalten. Beispiele für High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, beinhalten unter anderem Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei manchen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um seine Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann in Abhängigkeit davon, ob der Transistor 1640 ein p-Typ-Metall-Oxid-Halbleiter(PMOS)- oder ein n-Typ-Metall-Oxid-Halbleiter(NMOS)-Transistor sein soll, wenigstens ein p-Typ-Austrittsarbeit-Metall oder n-Typ-Austrittsarbeit-Metall beinhalten. Bei manchen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können zu anderen Zwecken enthalten sein, wie etwa eine Barriereschicht. Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor besprochenen Metalle (z. B. für Austrittsarbeitsabstimmung). Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor besprochenen Metalle (z. B. zur Austrittsarbeitsabstimmung).
  • Bei manchen Ausführungsformen kann, bei Betrachtung als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung, die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Teil, der im Wesentlichen parallel zu der Oberfläche des Substrats ist, und zwei Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei anderen Ausführungsformen kann wenigstens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht-U-förmigen Schichten gebildet sind.
  • Bei manchen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien, wie etwa Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid, gebildet werden. Prozesse zum Bilden von Seitenwandabstandshaltern sind in der Technik wohl bekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei manchen Ausführungsformen können mehrere Abstandshalterpaare verwendet werden; beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Gebiete 1620 können innerhalb des Substrats 1602 angrenzend an das Gate 1622 jedes Transistors 1640 gebildet sein. Die S/D-Gebiete 1620 können zum Beispiel unter Verwendung eines Implantation/Diffusion-Prozesses oder eines Ätz-/Abscheidung-Prozesses gebildet werden. Bei dem erstgenannten Prozess können Dotierungsstoffe, wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Substrat 1602 ionenimplantiert werden, um die S/D-Bereiche 1620 zu bilden. Ein Temperprozess, der die Dotierungsstoffe aktiviert und bewirkt, dass sie weiter in das Substrat 1602 hinein diffundieren, kann auf den lonenimplantationsprozess folgen. In dem letztgenannten Prozess kann das Substrat 1602 zuerst geätzt werden, um Vertiefungen an den Orten der S/D-Bereiche 1620 zu bilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit einem Material zu füllen, das zum Fertigen der S/D-Gebiete 1620 verwendet wird. Bei manchen Implementierungen können die S/D-Gebiete 1620 unter Verwendung einer Siliciumlegierung, wie etwa Siliciumgermanium oder Siliciumcarbid, gefertigt werden. Bei manchen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen, wie etwa Bor, Arsen oder Phosphor, dotiert werden. Bei manchen Ausführungsformen können die S/D-Gebiete 1620 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie etwa Germanium oder eines/einer Gruppe-III-V-Materials oder -Legierung, gebildet werden. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Gebiete 1620 zu bilden.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingabe-/Ausgabe(E/A)-Signale, können an und/oder von den Vorrichtungen (z. B. den Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 1604 (veranschaulicht in 9 als Zwischenverbindungsschichten 1606-1610) angeordnet sind. Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. des Gates 1622 und der S/D-Kontakte 1624) elektrisch mit den Zwischenverbindungsstrukturen 1628 der Zwischenverbindungsschichten 1606-1610 gekoppelt sein. Die eine oder die mehreren Zwischenverbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch als „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 bilden.
  • Die Zwischenverbindungsstrukturen 1628 können innerhalb der Zwischenverbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Designs zu routen (insbesondere ist die Anordnung nicht auf die in 9 dargestellte spezielle Konfiguration von Zwischenverbindungsstrukturen 1628 beschränkt). Obwohl eine spezielle Anzahl an Zwischenverbindungsschichten 1606-1610 in 9 dargestellt ist, beinhalten Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Zwischenverbindungsschichten als dargestellt.
  • Bei manchen Ausführungsformen können die Zwischenverbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b beinhalten, die mit einem elektrisch leitfähigen Material, wie etwa einem Metall, gefüllt sind. Die Leitungen 1628a können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene routen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die Seite hinein und aus der Seite heraus von der Perspektive in 9 aus gesehen routen. Die Vias 1628b können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene routen, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Bei manchen Ausführungsformen können die Vias 1628b Leitungen 1628a unterschiedlicher Zwischenverbindungsschichten 1606-1610 elektrisch miteinander koppeln.
  • Die Zwischenverbindungsschichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Zwischenverbindungsstrukturen 1628 angeordnet ist, wie in 9 gezeigt ist. Bei manchen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 1628 in unterschiedlichen der Zwischenverbindungsschichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen unterschiedlichen Zwischenverbindungsschichten 1606-1610 gleich sein.
  • Eine erste Zwischenverbindungsschicht 1606 kann oberhalb der Vorrichtungsschicht 1604 gebildet sein. Bei manchen Ausführungsformen kann die erste Zwischenverbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b beinhalten, wie gezeigt ist. Die Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Zwischenverbindungsschicht 1608 kann oberhalb der ersten Zwischenverbindungsschicht 1606 gebildet werden. Bei manchen Ausführungsformen kann die zweite Zwischenverbindungsschicht 1608 Vias 1628b beinhalten, um die Leitungen 1628a der zweiten Zwischenverbindungsschicht 1608 mit den Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b der Klarheit halber mit einer Linie innerhalb jeder Zwischenverbindungsschicht (z. B. innerhalb der zweiten Zwischenverbindungsschicht 1608) strukturell umrissen sind, können die Leitungen 1628a und die Vias 1628b bei manchen Ausführungsformen strukturell und/oder materiell zusammenhängend sein (z. B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Eine dritte Zwischenverbindungsschicht 1610 (und bei Bedarf zusätzliche Zwischenverbindungsschichten) kann in Folge auf der zweiten Zwischenverbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen, die in Verbindung mit der zweiten Zwischenverbindungsschicht 1608 oder der ersten Zwischenverbindungsschicht 1606 beschrieben sind, gebildet werden. Bei manchen Ausführungsformen können die Zwischenverbindungsschichten, die sich „weiter oben“ in dem Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 befinden (d. h. weiter von der Vorrichtungsschicht 1604 entfernt sind), dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 beinhalten (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 beinhalten, die auf den Zwischenverbindungsschichten 1606-1610 gebildet sind. In 9 sind die leitfähigen Kontakte 1636 als die Form von Bondpads annehmend veranschaulicht. Die leitfähigen Kontakte 1636 können elektrisch mit den Zwischenverbindungsstrukturen 1628 gekoppelt und dazu ausgebildet sein, die elektrischen Signale des (der) Transistors (Transistoren) 1640 zu anderen externen Vorrichtungen zu führen. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötbondungen gebildet sein, um einen Chip, der die IC-Vorrichtung 1600 beinhaltet, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen beinhalten, um die elektrischen Signale aus den Zwischenverbindungsschichten 1606-1610 zu führen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Pfosten) beinhalten, die die elektrischen Signale zu externen Komponenten führen.
  • 10 ist eine Seitenquerschnittsansicht einer IC-Vorrichtungsbaugruppe 1700, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und/oder mikroelektronischen Baugruppen 100 beinhalten kann. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Anzahl an Komponenten, die auf einer Leiterplatte 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet Komponenten, die auf einer ersten Fläche 1740 der Leiterplatte 1702 und auf einer gegenüberliegenden zweiten Fläche 1742 der Leiterplatte 1702 angeordnet sind; allgemein können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Beliebige der nachfolgend unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 1700 besprochenen IC-Gehäuse können beliebige der Ausführungsformen der hier offenbarten mikroelektronischen Baugruppen 100 beinhalten (können z. B. mehrere mikroelektronische Komponenten 102 beinhalten, die durch Direktbonden miteinander gekoppelt sind).
  • Bei manchen Ausführungsformen kann die Leiterplatte 1702 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1702 gekoppelten Komponenten zu führen. Bei manchen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein.
  • Die in 10 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Interposer-Struktur 1736, die durch Kopplungskomponenten 1716 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1716 können die Gehäuse-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 10 gezeigt), männliche und weibliche Teile eines Sockels, einen Klebstoffstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 1736 kann ein IC-Gehäuse 1720 beinhalten, das durch Kopplungskomponenten 1718 mit einem Gehäuse-Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 1716 besprochenen Formen. Obwohl ein einziges IC-Gehäuse 1720 in 10 gezeigt ist, können mehrere IC-Gehäuse mit dem Gehäuse-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Gehäuse-Interposer 1704 gekoppelt sein. Der Gehäuse-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das eine Brücke zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1720 bildet. Das IC-Gehäuse 1720 kann zum Beispiel ein Die (der Die 1502 aus 8), eine IC-Vorrichtung (z. B. die IC-Vorrichtung 1600 aus 9) oder eine beliebige andere geeignete Komponente sein oder diese(n) beinhalten. Allgemein kann der Gehäuse-Interposer 1704 eine Verbindung auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Gehäuse-Interposer 1704 das IC-Gehäuse 1720 (z. B. einen Die) mit einem Satz von leitfähigen BGA-Kontakten der Kopplungskomponenten 1716 zur Kopplung mit der Leiterplatte 1702 koppeln. Bei der in 10 veranschaulichten Ausführungsform sind das IC-Gehäuse 1720 und die Leiterplatte 1702 auf gegenüberliegenden Seiten des Gehäuse-Interposers 1704 angebracht; bei anderen Ausführungsformen können das IC-Gehäuse 1720 und die Leiterplatte 1702 auf einer gleichen Seite des Gehäuse-Interposers 1704 angebracht sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Gehäuse-Interposers 1704 miteinander verbunden sein.
  • Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 als eine PCB gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei manchen Ausführungsformen kann der Gehäuse-Interposer 1704 aus alternativen starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Gehäuse-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 beinhalten, einschließlich unter anderem TSVs 1706. Der Gehäuse-Interposer 1704 kann ferner eingebettete Vorrichtungen 1714 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladung(ESD)-Vorrichtungen und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie etwa Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System(MEMS)-Vorrichtungen, können auch auf dem Gehäuse-Interposer 1704 gebildet werden. Die Gehäuse-auf-Interposer-Struktur 1736 kann die Form beliebiger der in der Technik bekannten Gehäuse-auf-Interposer-Strukturen annehmen.
  • Die IC-Vorrichtungsbaugruppe 1700 kann ein IC-Gehäuse 1724 beinhalten, das durch Kopplungskomponenten 1722 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 1716 besprochenen Ausführungsformen annehmen und das IC-Gehäuse 1724 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 1720 besprochenen Ausführungsformen annehmen.
  • Die in 10 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Gehäuse-Struktur 1734, die durch Kopplungskomponenten 1728 mit der zweiten Fläche 1742 der Leiterplatte 1702 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann ein IC-Gehäuse 1726 und ein IC-Gehäuse 1732 beinhalten, die durch Kopplungskomponenten 1730 so miteinander gekoppelt sind, dass das IC-Gehäuse 1726 zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form beliebiger Ausführungsformen der oben besprochenen Kopplungskomponenten 1716 annehmen und die IC-Gehäuse 1726 und 1732 können die Form beliebiger Ausführungsformen des oben besprochenen IC-Gehäuses 1720 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann gemäß beliebiger in der Technik bekannter Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 11 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die beliebige der hier offenbarten mikroelektronischen Komponenten 102 und/oder mikroelektronischen Baugruppen 100 beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1800 ein oder mehrere der hier offenbarten IC-Vorrichtungsbaugruppen 1700, IC-Vorrichtungen 1600 oder Dies 1502 beinhalten. Eine Reihe von Komponenten ist in 11 als in der elektrischen Vorrichtung 1800 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten weggelassen oder dupliziert werden, wie für die Anwendung geeignet. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 enthalten sind, an einer oder mehreren Hauptplatinen befestigt sein. Bei manchen Ausführungsformen können manche oder alle dieser Komponenten auf einem einzigen System-auf-Chip(SoC: System-on-Chip)-Die gefertigt sein.
  • Zusätzlich dazu beinhaltet die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsformen möglicherweise nicht eine oder mehrere der in 11 veranschaulichten Komponenten, jedoch kann die elektrische Vorrichtung 1800 eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltungsanordnung) beinhalten, mit der eine Anzeigevorrichtung 1806 gekoppelt werden kann. In einem anderen Satz von Beispielen beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Audioeingabevorrichtung 1824 oder Audioausgabevorrichtung 1808, aber kann eine Audioeingabe- oder - ausgabevorrichtungsschnittstellenschaltungsanordnung (z. B. Verbinder und eine Unterstützungsschaltungsanordnung) beinhalten, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt werden kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hier verwendet, kann der Ausdruck „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere Digitalsignalprozessoren (DSPs), anwendungsspezifische integrierte Schaltungen (ASICs: Application-Specific Integrated Circuits), zentrale Verarbeitungseinheiten (CPUs: Central Processing Units), Grafikverarbeitungseinheiten (GPUs: Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 beinhalten, welcher selbst eine oder mehrere Speichervorrichtungen beinhalten kann, wie etwa flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM)), nichtflüchtigen Speicher (z. B. Nur-Lese-Speicher (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. Bei manchen Ausführungsformen kann der Speicher 1804 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM) oder einen magnetischen Spintransferdrehmoment-Direktzugriffsspeicher (STT-MRAM) beinhalten.
  • Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 1812 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 ausgebildet sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei manchen Ausführungsformen diese nicht enthalten können.
  • Der Kommunikationschip 1812 kann beliebige einer Reihe von Drahtlosstandards oder -protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Amendment), Long-Term-Evolution(LTE)-Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced-LTE-Project, Ultra-Mobile-Broadband(UMB)-Projekt (auch als „3GPP2“ bezeichnet) usw.). IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netze werden allgemein als WiMAX-Netze bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was eine Zertifikationsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMTS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder um andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei manchen Ausführungsformen kann der Kommunikationschip 1812 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa WiFi oder Bluetooth, und kann ein zweiter Kommunikationschip 1812 für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 1812 drahtlosen Kommunikationen dediziert sein und ein zweiter Kommunikationschip 1812 kann drahtgebundenen Kommunikationen dediziert sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltungsanordnung 1814 beinhalten. Die Batterie-/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltungsanordnung zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 mit einer von der elektrischen Vorrichtung 1800 separaten Energiequelle (z. B. der AC-Netzversorgung) beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Anzeigevorrichtung 1806 kann beliebige visuelle Indikatoren beinhalten, wie etwa ein Heads-Up-Display, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung beinhalten, die einen akustischen Indikator erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonarrays oder digitale Instrumente (z. B. Instrumente mit einem Musical-Instrument-Digital-Interface(MIDI)-Ausgang).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Liefern von Informationen an andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Stift, ein Berührungsfeld, ein Strichcodelesegerät, ein Quick-Response(QR)-Code-Lesegerät, einen beliebigen Sensor oder ein Hochfrequenzidentifikation(RFID)-Lesegerät beinhalten.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen gewünschten Formfaktor aufweisen, wie etwa eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musik-Player, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer usw.), eine elektrische Desktop-Vorrichtung, eine Servervorrichtung oder eine andere vernetzte Rechenkomponente, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, ein digitaler Videorekorder oder eine elektrische Wearable-Vorrichtung. Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • Die folgenden Absätze stellen verschiedene Beispiele für die hier offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: eine erste mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein erstes Direktbondgebiet auf der zweiten Oberfläche mit ersten Metallkontakten und einem ersten dielektrischen Material zwischen angrenzenden der ersten Metallkontakte beinhaltet; eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein zweites Direktbondgebiet auf der ersten Oberfläche mit zweiten Metallkontakten und einem zweiten dielektrischen Material zwischen angrenzenden der zweiten Metallkontakte beinhaltet; wobei die zweite mikroelektronische Komponente durch das erste und das zweite Direktbondgebiet mit der ersten mikroelektronischen Komponente gekoppelt ist; und eine Abschirmungsstruktur in dem ersten dielektrischen Material, die den einen oder die mehreren der ersten Metallkontakte wenigstens teilweise umgibt.
  • Beispiel 2 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur mit einer Masseverbindung auf der ersten oder zweiten mikroelektronischen Komponente gekoppelt ist.
  • Beispiel 3 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur mit einer Referenzspannungsverbindung oder einem Leistungsversorgungsanschluss an der ersten oder zweiten mikroelektronischen Komponente gekoppelt ist.
  • Beispiel 4 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die ersten Metallkontakte einen positiven Anschluss einer Differenzsignalisierungszwischenverbindung und einen negativen Anschluss der Differenzsignalisierungszwischenverbindung beinhalten und wobei die Abschirmungsstruktur den positiven und den negativen Anschluss umgibt.
  • Beispiel 5 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur einen Querschnitt aufweist, der ein Rechteck um einen oder mehrere der ersten Metallkontakte herum bildet.
  • Beispiel 6 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass eine Dicke der Abschirmungsstruktur geringer als eine Dicke der ersten Metallkontakte ist.
  • Beispiel 7 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur eine erste Abschirmungsstruktur ist, und die ferner Folgendes beinhalten kann: eine zweite Abschirmungsstruktur in dem zweiten dielektrischen Material, die einen oder mehrere der zweiten Metallkontakte wenigstens teilweise umgibt.
  • Beispiel 8 kann den Gegenstand aus Beispiel 7 beinhalten und kann ferner spezifizieren, dass wenigstens ein Teil der ersten Abschirmungsstruktur mit wenigstens einem Teil der zweiten Abschirmungsstruktur gekoppelt ist.
  • Beispiel 9 kann den Gegenstand aus Beispiel 7 beinhalten und kann ferner spezifizieren, dass die erste Abschirmungsstruktur mit einer Masseverbindung auf der ersten mikroelektronischen Komponente gekoppelt ist und die zweite Abschirmungsstruktur mit einer Referenzspannungsverbindung oder einem Leistungsversorgungsanschluss auf der zweiten mikroelektronischen Komponente gekoppelt ist.
  • Beispiel 10 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: einen Interposer; und eine mikroelektronische Komponente, die durch ein Direktbondgebiet mit dem Interposer gekoppelt ist, wobei das Direktbondgebiet Metallkontakte, ein dielektrisches Direktbondmaterial zwischen angrenzenden der Metallkontakte beinhaltet und eine Abschirmungsstruktur in dem dielektrischen Direktbondmaterial einen oder mehrere der Metallkontakte wenigstens teilweise umgibt.
  • Beispiel 11 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur mit einer Masseverbindung auf der mikroelektronischen Komponente gekoppelt ist.
  • Beispiel 12 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass die Abschirmungsstruktur mit einer Masseverbindung auf dem Interposer gekoppelt ist.
  • Beispiel 13 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass die Metallkontakte einen positiven Anschluss einer Differenzsignalisierungszwischenverbindung und einen negativen Anschluss der Differenzsignalisierungszwischenverbindung beinhalten und wobei die Abschirmungsstruktur den positiven und den negativen Anschluss umgibt.
  • Beispiel 14 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass sich wenigstens ein Teil der Abschirmungsstruktur in Kontakt mit einem einzelnen Metallkontakt befindet.
  • Beispiel 15 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass wenigstens ein Teil der Abschirmungsstruktur drei oder mehr Metallkontakte umgibt.
  • Beispiel 16 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass eine Dicke der Abschirmungsstruktur geringer als eine Dicke der Metallkontakte ist.
  • Beispiel 17 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: einen Interposer; eine erste mikroelektronische Komponente; und eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche durch ein erstes Direktbondgebiet mit dem Interposer auf der ersten Oberfläche gekoppelt ist und durch ein zweites Direktbondgebiet mit der ersten mikroelektronischen Komponente auf der zweiten Oberfläche gekoppelt ist, wobei das erste Direktbondgebiet erste Metallkontakte, ein erstes dielektrisches Material zwischen angrenzenden der ersten Metallkontakte und eine erste Abschirmungsstruktur in dem ersten dielektrischen Material beinhaltet, die einen oder mehrere der ersten Metallkontakte wenigstens teilweise umgibt, und wobei das zweite Direktbondgebiet zweite Metallkontakte, ein zweites dielektrisches Material zwischen angrenzenden der zweiten Metallkontakte und eine zweite Abschirmungsstruktur in dem zweiten dielektrischen Material beinhaltet, die einen oder mehrere der zweiten Metallkontakte wenigstens teilweise umgibt.
  • Beispiel 18 kann den Gegenstand aus Beispiel 17 beinhalten und kann ferner spezifizieren, dass die erste mikroelektronische Komponente ein Hochfrequenz(HF)-Die ist und die zweite mikroelektronische Komponente ein Digital-Die ist.
  • Beispiel 19 kann den Gegenstand aus Beispiel 17 beinhalten und kann ferner spezifizieren, dass der Interposer ein Gehäusesubstrat ist.
  • Beispiel 20 kann den Gegenstand aus Beispiel 17 beinhalten und kann ferner spezifizieren, dass der Interposer eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist und die zweite mikroelektronische Komponente mit der zweiten Oberfläche des Interposers gekoppelt ist, und kann ferner Folgendes beinhalten: eine Leiterplatte, die mit der ersten Oberfläche des Interposers gekoppelt ist.

Claims (20)

  1. Mikroelektronische Baugruppe, die Folgendes umfasst: eine erste mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein erstes Direktbondgebiet auf der zweiten Oberfläche mit ersten Metallkontakten und einem ersten dielektrischen Material zwischen angrenzenden der ersten Metallkontakte beinhaltet; eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche ein zweites Direktbondgebiet auf der ersten Oberfläche mit zweiten Metallkontakten und einem zweiten dielektrischen Material zwischen angrenzenden der zweiten Metallkontakte beinhaltet; wobei die zweite mikroelektronische Komponente durch das erste und das zweite Direktbondgebiet mit der ersten mikroelektronischen Komponente gekoppelt ist; und eine Abschirmungsstruktur in dem ersten dielektrischen Material, die den einen oder die mehreren der ersten Metallkontakte wenigstens teilweise umgibt.
  2. Mikroelektronische Baugruppe nach Anspruch 1, wobei die Abschirmungsstruktur mit einer Masseverbindung auf der ersten oder zweiten mikroelektronischen Komponente gekoppelt ist.
  3. Mikroelektronische Baugruppe nach Anspruch 1, wobei die Abschirmungsstruktur mit einer Referenzspannungsverbindung oder einem Leistungsversorgungsanschluss an der ersten oder zweiten mikroelektronischen Komponente gekoppelt ist.
  4. Mikroelektronische Baugruppe nach Anspruch 1, wobei die ersten Metallkontakte einen positiven Anschluss einer Differenzsignalisierungszwischenverbindung und einen negativen Anschluss der Differenzsignalisierungszwischenverbindung beinhalten und wobei die Abschirmungsstruktur den positiven und den negativen Anschluss umgibt.
  5. Mikroelektronische Baugruppe nach einem der Ansprüche 1-4, wobei die Abschirmungsstruktur einen Querschnitt aufweist, der ein Rechteck um einen oder mehrere der ersten Metallkontakte herum bildet.
  6. Mikroelektronische Baugruppe nach einem der Ansprüche 1-4, wobei eine Dicke der Abschirmungsstruktur geringer als eine Dicke der ersten Metallkontakte ist.
  7. Mikroelektronische Baugruppe nach einem der Ansprüche 1-4, wobei die Abschirmungsstruktur eine erste Abschirmungsstruktur ist, und die ferner Folgendes umfasst: eine zweite Abschirmungsstruktur in dem zweiten dielektrischen Material, die einen oder mehrere der zweiten Metallkontakte wenigstens teilweise umgibt.
  8. Mikroelektronische Baugruppe nach Anspruch 7, wobei wenigstens ein Teil der ersten Abschirmungsstruktur mit wenigstens einem Teil der zweiten Abschirmungsstruktur gekoppelt ist.
  9. Mikroelektronische Baugruppe nach Anspruch 7, wobei die erste Abschirmungsstruktur mit einer Masseverbindung auf der ersten mikroelektronischen Komponente gekoppelt ist und die zweite Abschirmungsstruktur mit einer Referenzspannungsverbindung oder einem Leistungsversorgungsanschluss auf der zweiten mikroelektronischen Komponente gekoppelt ist.
  10. Mikroelektronische Baugruppe, die Folgendes umfasst: einen Interposer; und eine mikroelektronische Komponente, die durch ein Direktbondgebiet mit dem Interposer gekoppelt ist, wobei das Direktbondgebiet Metallkontakte, ein dielektrisches Direktbondmaterial zwischen angrenzenden der Metallkontakte beinhaltet und eine Abschirmungsstruktur in dem dielektrischen Direktbondmaterial einen oder mehrere der Metallkontakte wenigstens teilweise umgibt.
  11. Mikroelektronische Baugruppe nach Anspruch 10, wobei die Abschirmungsstruktur mit einer Masseverbindung auf der mikroelektronischen Komponente gekoppelt ist.
  12. Mikroelektronische Baugruppe nach Anspruch 10, wobei die Abschirmungsstruktur mit einer Masseverbindung auf dem Interposer gekoppelt ist.
  13. Mikroelektronische Baugruppe nach Anspruch 10, wobei die Metallkontakte einen positiven Anschluss einer Differenzsignalisierungszwischenverbindung und einen negativen Anschluss der Differenzsignalisierungszwischenverbindung beinhalten und wobei die Abschirmungsstruktur den positiven und den negativen Anschluss umgibt.
  14. Mikroelektronische Baugruppe nach einem der Ansprüche 10-12, wobei sich wenigstens ein Teil der Abschirmungsstruktur in Kontakt mit einem einzelnen Metallkontakt befindet.
  15. Mikroelektronische Baugruppe nach einem der Ansprüche 10-12, wobei wenigstens ein Teil der Abschirmungsstruktur drei oder mehr Metallkontakte umgibt.
  16. Mikroelektronische Baugruppe nach einem der Ansprüche 10-13, wobei eine Dicke der Abschirmungsstruktur geringer als eine Dicke der Metallkontakte ist.
  17. Mikroelektronische Baugruppe, die Folgendes umfasst: einen Interposer; eine erste mikroelektronische Komponente; und eine zweite mikroelektronische Komponente mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, welche durch ein erstes Direktbondgebiet mit dem Interposer auf der ersten Oberfläche gekoppelt ist und durch ein zweites Direktbondgebiet mit der ersten mikroelektronischen Komponente auf der zweiten Oberfläche gekoppelt ist, wobei das erste Direktbondgebiet erste Metallkontakte, ein erstes dielektrisches Material zwischen angrenzenden der ersten Metallkontakte und eine erste Abschirmungsstruktur in dem ersten dielektrischen Material beinhaltet, die einen oder mehrere der ersten Metallkontakte wenigstens teilweise umgibt, und wobei das zweite Direktbondgebiet zweite Metallkontakte, ein zweites dielektrisches Material zwischen angrenzenden der zweiten Metallkontakte und eine zweite Abschirmungsstruktur in dem zweiten dielektrischen Material beinhaltet, die einen oder mehrere der zweiten Metallkontakte wenigstens teilweise umgibt.
  18. Mikroelektronische Baugruppe nach Anspruch 17, wobei die erste mikroelektronische Komponente ein Hochfrequenz(HF)-Die ist und die zweite mikroelektronische Komponente ein Digital-Die ist.
  19. Mikroelektronische Baugruppe nach Anspruch 17 oder 18, wobei der Interposer ein Gehäusesubstrat ist.
  20. Mikroelektronische Baugruppe nach Anspruch 17 oder 18, wobei der Interposer eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist und die zweite mikroelektronische Komponente mit der zweiten Oberfläche des Interposers gekoppelt ist, und ferner Folgendes umfassend: eine Leiterplatte, die mit der ersten Oberfläche des Interposers gekoppelt ist.
DE112021005475.9T 2020-12-18 2021-09-24 Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden Pending DE112021005475T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/127,382 US20220199546A1 (en) 2020-12-18 2020-12-18 Shield structures in microelectronic assemblies having direct bonding
US17/127,382 2020-12-18
PCT/US2021/051899 WO2022132272A1 (en) 2020-12-18 2021-09-24 Shield structures in microelectronic assemblies having direct bonding

Publications (1)

Publication Number Publication Date
DE112021005475T5 true DE112021005475T5 (de) 2023-08-17

Family

ID=82022369

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021005475.9T Pending DE112021005475T5 (de) 2020-12-18 2021-09-24 Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden

Country Status (6)

Country Link
US (1) US20220199546A1 (de)
CN (1) CN116457936A (de)
DE (1) DE112021005475T5 (de)
NL (1) NL2029741B1 (de)
TW (1) TW202226509A (de)
WO (1) WO2022132272A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11990448B2 (en) * 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
US11978697B2 (en) * 2021-07-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11881461B2 (en) * 2021-09-30 2024-01-23 Texas Instruments Incorporated Electric field control for bond pads in semiconductor device package
CN117673003A (zh) * 2022-08-24 2024-03-08 达尔科技股份有限公司 电子组件封装件及其制造方法
TWI828491B (zh) * 2022-12-23 2024-01-01 創意電子股份有限公司 中介層裝置及半導體封裝結構

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006908B2 (en) * 2012-08-01 2015-04-14 Marvell Israel (M.I.S.L) Ltd. Integrated circuit interposer and method of manufacturing the same
JP2016533646A (ja) * 2013-10-16 2016-10-27 インテル・コーポレーション 集積回路パッケージ基板
US9224709B2 (en) * 2014-02-13 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including an embedded surface mount device and method of forming the same
US10276548B2 (en) * 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US10070525B2 (en) * 2016-12-28 2018-09-04 Intel Corporation Internal to internal coaxial via transition structures in package substrates
US10535636B2 (en) * 2017-11-15 2020-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating passive devices in package structures
KR102309462B1 (ko) * 2018-06-28 2021-10-06 양쯔 메모리 테크놀로지스 씨오., 엘티디. 차폐층을 가진 3차원 메모리 장치 및 3차원 메모리 장치를 형성하기 위한 방법
US11984439B2 (en) * 2018-09-14 2024-05-14 Intel Corporation Microelectronic assemblies
KR102541564B1 (ko) * 2018-10-04 2023-06-08 삼성전자주식회사 반도체 패키지
WO2020101572A1 (en) * 2018-11-12 2020-05-22 Agency For Science, Technology And Research Multi-chip system and method of forming the same

Also Published As

Publication number Publication date
TW202226509A (zh) 2022-07-01
NL2029741A (en) 2022-07-13
NL2029741B1 (en) 2023-06-16
CN116457936A (zh) 2023-07-18
US20220199546A1 (en) 2022-06-23
WO2022132272A1 (en) 2022-06-23

Similar Documents

Publication Publication Date Title
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE102018120665A1 (de) Abschirmen in elektronischen baugruppen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102020129665A1 (de) Dreidimensionale nanobandbasierte Logik
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE102021121681A1 (de) Vereinzelung mikroelektronischer komponenten mit direktbondgrenzflächen
US20220189880A1 (en) Microelectronic structures including glass cores
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen

Legal Events

Date Code Title Description
R081 Change of applicant/patentee

Owner name: INTEL CORPORATION, SANTA CLARA, US

Free format text: FORMER OWNER: INTEL CORP., SANTA CLARA, CA, US

R083 Amendment of/additions to inventor(s)