DE112022001616T5 - Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen - Google Patents

Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen Download PDF

Info

Publication number
DE112022001616T5
DE112022001616T5 DE112022001616.7T DE112022001616T DE112022001616T5 DE 112022001616 T5 DE112022001616 T5 DE 112022001616T5 DE 112022001616 T DE112022001616 T DE 112022001616T DE 112022001616 T5 DE112022001616 T5 DE 112022001616T5
Authority
DE
Germany
Prior art keywords
die
layer
substrate
metallization stack
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001616.7T
Other languages
English (en)
Inventor
Adel Elsherbini
Kimin Jun
Johanna Swan
Shawna Liff
Han Wui Then
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112022001616T5 publication Critical patent/DE112022001616T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Mikroelektronische Baugruppen, zugehörige Vorrichtungen und Verfahren sind hierin offenbart. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht und der einen ersten Metallisierungsstapel an der ersten Oberfläche; eine Vorrichtungsschicht auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Zwischenverbindung auf der ersten Oberfläche des Die, die elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist, beinhaltet; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht beinhalten, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der leitfähigen Säule und mit der zweiten Oberfläche des ersten Die gekoppelt ist.

Description

  • Querverweis auf verwandte Anmeldung(en)
  • Die vorliegende Anmeldung beansprucht die Priorität der nichtvorläufigen US-Patentanmeldung Nr. 17/470,189 , eingereicht am 9. September 2021, mit dem Titel „MICROELECTRONIC ASSEMBLIES HAVING BACKSIDE DIE-TO-PACKAGE INTERCONNECTS“, deren Inhalt hiermit durch Bezugnahme in seiner Gesamtheit für alle Zwecke aufgenommen wird.
  • Hintergrund
  • Um einen zuverlässigen Betrieb von integrierten Schaltkreis(IC)-Gehäusen sowie höhere Ausbeuten bei der Herstellung von Baugruppen und reduzierte Kosten zu erzielen, können IC-Dies und Unterbaugruppen vor dem Koppeln mit einem Gehäusesubstrat oder miteinander geprüft werden, sodass nur erwiesenermaßen fehlerfreie Dies und Unterbaugruppen verwendet werden.
  • Kurzbeschreibung der Zeichnungen
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung kennzeichnen gleiche Bezugszeichen gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der begleitenden Zeichnung veranschaulicht.
    • 1 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 2 ist eine Seitenquerschnittsexplosionsansicht eines Teils der mikroelektronischen Baugruppe aus 1 gemäß verschiedenen Ausführungsformen.
    • 3 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 4 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 5 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 6 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 7 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 8A-8J sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 3 gemäß verschiedenen Ausführungsformen.
    • 9A-9D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 1 gemäß verschiedenen Ausführungsformen.
    • 10A-10G sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 5 gemäß verschiedenen Ausführungsformen.
    • 11A-11D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 7 gemäß verschiedenen Ausführungsformen.
    • 12 ist eine Draufsicht eines Wafers und von Dies, die in einer mikroelektronischen Baugruppe enthalten sein können, gemäß beliebigen der hierin offenbarten Ausführungsformen.
    • 13 ist eine Querschnittsseitenansicht einer IC-Vorrichtung, die in einer mikroelektronischen Baugruppe enthalten sein kann, gemäß beliebigen der hierin offenbarten Ausführungsformen.
    • 14 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hierin offenbarten Ausführungsformen.
    • 15 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hierin offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Mikroelektronische Baugruppen, zugehörige Vorrichtungen und Verfahren sind hierin offenbart. Zum Beispiel kann eine mikroelektronische Baugruppe bei manchen Ausführungsformen einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht und der einen ersten Metallisierungsstapel an der ersten Oberfläche; eine Vorrichtungsschicht auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Die-zu-Gehäuse-Zwischenverbindung auf der ersten Oberfläche des Die, die elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist, beinhaltet; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht beinhalten, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der leitfähigen Säule und mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Das Koppeln von zwei oder mehr Komponenten durch Direktbonden in einem Mehrfach-Die-IC-Gehäuse ist unter anderem aufgrund der zunehmend kleinen Größe und Dicke solcher Komponenten, des feineren Rastermaßes von Zwischenverbindungen und der reduzierten Dicke der Bondschnittstelle zwischen Komponenten (z. B. einer z-Höhe einer Die-zu-Die-Beabstandung) eine Herausforderung. Herkömmliche Verfahren zum Prüfen der Funktionalität von Dies (z. B. um erwiesenermaßen fehlerfreie Dies (KGD, Known Good Dies) während der Herstellung zu identifizieren) beinhalten das Verwenden von standardmäßigen Messsondentechniken, die mit Die-Pads in Kontakt gebracht werden. Sobald die Dies jedoch in Unterbaugruppen integriert sind, sind die Die-Pads jedoch erst wieder für eine Prüfung zugänglich, nachdem die Unterbaugruppe in ein IC-Gehäuse integriert wurde und dicke Metallschichten (z. B. rückseitige Verbindungen) zum Verbinden mit einer Leiterplatte gebildet wurden. In einem Beispiel können ein oberer Wafer und ein unterer Wafer bis zu den Bondschichten mit feinem Rastermaß hergestellt werden, wobei die Bondschichten mit feinem Rastermaß des oberen und des unteren Wafers unter Verwendung von Wafer-zu-Wafer-Bondtechniken angebracht werden können, dann kann die Rückseite des unteren Wafers verdünnt werden, um TSVs in dem unteren Die freizulegen, und dicke Metallschichten können gebildet und elektrisch mit den TSVs gekoppelt werden, was eine Funktionalitätsprüfung ermöglicht. In einem anderen Beispiel können die Bondschichten mit feinem Rastermaß eines oberen Die und eines unteren Wafers unter Verwendung von Die-zu-Wafer-Bondtechniken angebracht werden, dann kann die Rückseite des unteren Wafers verdünnt werden, um TSVs in dem unteren Die freizulegen, und dicke Metallschichten können gebildet und elektrisch mit den TSVs gekoppelt werden, was eine Funktionalitätsprüfung ermöglicht. In vielen solchen Fällen, wenn eine fehlerhafte oder nicht funktionierende Unterbaugruppe an einem Gehäuse angebracht wird, werden die fehlerhaften Einheiten bei der Herstellung und die Kosten gesteigert. Verschiedene der hierin offenbarten mikroelektronischen Baugruppen können im Vergleich zu herkömmlichen Ansätzen bessere Baugruppenausbeuten während der Herstellung und eine verbesserte Leistungsfähigkeit und Zuverlässigkeit während der Verwendung aufweisen, indem integrierte Zwischenverbindungen zu einer Rückseite eines Die bereitgestellt werden, die zum Prüfen der Funktionalität des Die in Unterbaugruppen verwendet werden können. Zum Beispiel können die hierin offenbarten mikroelektronischen Baugruppen ein Abstimmen von Hochleistungs-Basis-Dies mit oberen Hochleistungs-Dies, um die bestmögliche Leistungsfähigkeit zu erreichen, ein individuelles Anpassen des rückseitigen Leistungsnetzes bei jedem Basis-Die, um die Kosten zu reduzieren oder die Leistungsfähigkeit zu verbessern, und ein Trennen der Anforderungen an die Signalleitungs-Vias des Basis-Die (z. B. Vias von der Rückseite zur Vorderseite) von den Leistungsversorgungs-Vias des Basis-Die, um die Leistungsfähigkeit zu optimieren, ermöglichen.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchweg gleiche Teile kennzeichnen, und in denen durch beispielhafte Veranschaulichung Ausführungsformen gezeigt werden, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Verschiedene Vorgänge können als mehrere diskrete Aktionen oder Vorgänge der Reihe nach auf eine Weise beschrieben werden, die zum Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung ist jedoch nicht so zu verstehen, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere werden diese Vorgänge möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt. Beschriebene Vorgänge können in einer von der beschriebenen Ausführungsform unterschiedlichen Reihenfolge durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können bei zusätzlichen Ausführungsformen weggelassen werden.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obwohl viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der einfachen Veranschaulichung und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken gefertigt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale aufweisen.
  • Die Beschreibung verwendet die Ausdrücke „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen verweisen können. Darüber hinaus sind die Begriffe „umfassend“, „beinhaltend“, „aufweisend“ und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend. Wie hierin verwendet, sind ein „Gehäuse“ und ein „IC-Gehäuse“ synonym, genauso wie ein „Die“ und ein „IC-Die“. Die Begriffe „oben“ und „unten“ können hierin verwendet werden, um verschiedene Merkmale der Zeichnungen zu erklären, jedoch dienen diese Begriffe lediglich der Einfachheit der Erörterung und deuten keine gewünschte oder erforderliche Ausrichtung an. Wie hierin verwendet, bedeutet der Begriff „isolierend“ „elektrisch isolierend“, sofern nichts anderes angegeben ist. In der gesamten Beschreibung und in den Ansprüchen bedeutet der Begriff „gekoppelt“ eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive Zwischenvorrichtungen. Die Bedeutung von „ein“, „eine“, „der“, „die“ und „das“ beinhaltet auch die Pluralbezüge. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Wenn er zum Beschreiben eines Abmessungsbereichs verwendet wird, stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y einschließt. Der Einfachheit halber kann der Ausdruck „8“ verwendet werden, um auf die Sammlung von Zeichnungen von 8A-8J zu verweisen, der Ausdruck „9“ kann verwendet werden, um auf die Sammlung von Zeichnungen von 9A-9D zu verweisen, usw. Obwohl hierin auf bestimmte Elemente im Singular Bezug genommen sein kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein Isolationsmaterial“ ein oder mehrere Isolationsmaterialien beinhalten.
  • 1 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 mit integrierten rückseitigen Die-zu-Gehäuse(DTP)-Zwischenverbindungen 150 beinhalten. Wie hierin verwendet, kann der Begriff „Mehrschicht-Die-Unterbaugruppe“ 104 auf einen Verbund-Die verweisen, der zwei oder mehr gestapelte dielektrische Schichten mit einem oder mehreren Dies in jeder Schicht und leitfähige Zwischenverbindungen und/oder leitfähige Pfade, die den einen oder die mehreren Dies verbinden, einschließlich Dies in nichtangrenzenden Schichten, aufweist. Wie hierin verwendet, können die Begriffe „Mehrschicht-Die-Unterbaugruppe“ und „Verbund-Die“ austauschbar verwendet werden. Wie in 1 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-1 und leitfähigen Säulen 152 und eine zweite Schicht 104-2 mit einem Die 114-2 und einem Die 114-3 beinhalten. Die erste Schicht 104-1 kann eine erste Oberfläche 170-1 und eine gegenüberliegende zweite Oberfläche 170-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 einen ersten Die 114-1 in einer ersten dielektrischen Schicht 104-1, einen zweiten Die 114-2 in einer zweiten dielektrischen Schicht 104-2, der durch ein erstes Hybridbondgebiet 130-1 mit dem ersten Die 114-1 gekoppelt ist, und einen dritten Die 114-3 in der zweiten dielektrischen Schicht 104-2, der durch ein zweites Hybridbondgebiet 130-2 mit dem ersten Die 114-1 gekoppelt ist, beinhalten. Der Die 114-1 kann einen ersten Metallisierungsstapel 126 an einer ersten Oberfläche 170-1, eine Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) und DTP-Zwischenverbindungen 150 an der ersten Oberfläche 170-1 des Die 114-1, die mit dem ersten Metallisierungsstapel 126 gekoppelt sind, beinhalten. Der erste und der zweite Metallisierungsstapel 126, 122 können mehrere Schichten beinhalten, die ein Isolationsmaterial, das in mehreren Schichten gebildet ist, und mehrere leitfähige Pfade, die durch das Isolationsmaterial gebildet sind, beinhalten. Die leitfähigen Pfade in dem ersten und zweiten Metallisierungsstapel 126, 122 können Leiterbahnen und/oder leitfähige Vias beinhalten. Der erste Metallisierungsstapel 126 kann hierin als „rückseitige Metallschichten“, „dicke Metallisierungsschichten“ oder mit anderen ähnlichen Begriffen bezeichnet sein, und der zweite Metallisierungsstapel 122 kann hierin als „aktive seitliche Metallschichten“ oder „dünne Metallisierungsschichten“ oder mit anderen ähnlichen Begriffen bezeichnet sein, wobei die leitfähigen Strukturen des ersten Metallisierungsstapels 126 dicker als die leitfähigen Strukturen des zweiten Metallisierungsstapels 122 sein können. Die Vorrichtungsschicht 124 kann aktive und passive Vorrichtungen (z. B. unter anderem Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann die Vorrichtungsschicht 124 eine oder mehrere Vorrichtungsschichten beinhalten, die Transistoren beinhalten (z. B. wie unten unter Bezugnahme auf 13 erörtert). Zum Beispiel kann die Vorrichtungsschicht 124 einen ersten und einen zweiten Transistor beinhalten, wobei der erste Transistor ein p-Typ-Metalloxid-Halbleiter (PMOS) sein kann und der zweite Transistor ein n-Typ-Metalloxid-Halbleiter (NMOS) sein kann. Die Substratschicht 120 kann Mikro-Silicium-Vias (µTSVs) 123 beinhalten. Die µTSVs 123 können den ersten Metallisierungsstapel 126 durch den zweiten Metallisierungsstapel 122 mit Vorrichtungen 125 in der Vorrichtungsschicht 124 verbinden. Bei manchen Ausführungsformen weisen die µTSVs 123 ein Rastermaß zwischen 0,01 Mikrometer und 0,5 Mikrometer auf. Bei manchen Ausführungsformen kann die Substratschicht 120 weggelassen sein.
  • Der Die 114-1 kann durch die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein. Wie hierin verwendet, kann der Begriff „rückseitige DTP-Zwischenverbindungen“ oder „DTP-Zwischenverbindungen“ leitfähige Kontakte 132 auf der Mehrschicht-Die-Unterbaugruppe 104 an der ersten Oberfläche 170-1 des Die 114-1 beinhalten, die mit einem ersten Metallisierungsstapel 126 (z. B. rückseitigen Metallisierungsschichten) eines Die 114-1 gekoppelt sind, und kann ferner Lot 134 oder andere Zwischenverbindungsstrukturen beinhalten, und kann ferner leitfähige Kontakte 136 auf einer Oberfläche eines Substrats (z. B. eines Silicium- oder Glas-Interposers, eines Gehäusesubstrats 102 oder einer Leiterplatte (nicht gezeigt) in Abwesenheit eines Gehäusesubstrats 102 zwischen der Mehrschicht-Die-Unterbaugruppe 104 und der Leiterplatte) beinhalten. Wie hierin verwendet, kann ein „leitfähiger Kontakt“ auf einen Teil eines leitfähigen Materials (z. B. Metalls) verweisen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Zwischenverbindungen können in eine Oberfläche einer Komponente vertieft, bündig mit dieser sein oder sich von dieser weg erstrecken und können eine beliebige geeignete Form (z. B. eines leitfähigen Pads oder einer leitfähigen Buchse oder eines Teils einer leitfähigen Leitung oder eines leitfähigen Via) annehmen. Die leitfähigen Kontakte 132 auf der Oberfläche des Die 114-1 können ferner mit leitfähigen Pfaden in dem Die 114-1 gekoppelt (z. B. mit Vorrichtungen 125 in der Vorrichtungsschicht 124 durch die µTSVs 123 in der Substratschicht 120 und/oder durch den zweiten Metallisierungsstapel 122 gekoppelt) sein. Die DTP-Zwischenverbindungen 150 können dazu konfiguriert sein, Leistung oder Signale zu und von den Dies 114 in der Mehrschicht-Die-Unterbaugruppe 104 durch die leitfähigen Kontakte 132, die leitfähigen Säulen 152 und/oder den ersten Metallisierungsstapel 126 in dem Die 114-1 zu leiten.
  • Die Dies 114-2, 114-3 in der zweiten Schicht 104-2 können durch die leitfähigen Säulen 152 mit dem Gehäusesubstrat 102 gekoppelt sein, um Mehrebenen(ML)-Zwischenverbindungen zu bilden. Insbesondere können die Dies 114-2, 114-3 durch die leitfähigen Säulen 152, die leitfähigen Kontakte 132 auf der Mehrschicht-Die-Unterbaugruppe 104 (z. B. an der ersten Oberfläche 170-1), das Lot 134 und die leitfähigen Kontakte 136 auf dem Gehäusesubstrat 102 mit dem Gehäusesubstrat 102 gekoppelt sein. Die ML-Zwischenverbindungen können Leistungsversorgungszwischenverbindungen oder Hochgeschwindigkeitssignalzwischenverbindungen sein. Wie hierin verwendet, kann der Begriff „ML-Zwischenverbindung“ auf eine Zwischenverbindung verweisen, die eine leitfähige Säule zwischen einer ersten Komponente und einer zweiten Komponente beinhaltet, wobei sich die erste Komponente und die zweite Komponente nicht in angrenzenden Schichten befinden, oder kann auf eine Zwischenverbindung verweisen, die eine oder mehrere Schichten überspannt (z. B. eine Zwischenverbindung zwischen einem ersten Die in einer ersten Schicht und einem zweiten Die in einer dritten Schicht oder eine Zwischenverbindung zwischen einem Gehäusesubstrat und einem Die in einer zweiten Schicht). Die Dies 114 können andere leitfähige Pfade (z. B. einschließlich Leitungen und Vias) und/oder zu einer anderen Schaltung (nicht gezeigt) beinhalten, die mit den jeweiligen leitfähigen Kontakten (z. B. den leitfähigen Kontakten 132 auf dem Die 114-1 und/oder den leitfähigen Kontakten 110 auf den Dies 114-1, 114-2, 114-3) gekoppelt sind.
  • Die mikroelektronische Baugruppe 100 kann einen zweiten Die 114-2 beinhalten, der durch ein Hybridbond(HB)-Gebiet 130-1 mit einem ersten Die 114-1 gekoppelt ist. Insbesondere kann, wie in 2 veranschaulicht, das HB-Gebiet 130-1 eine HB-Schnittstelle 180-1A an der oberen Oberfläche des ersten Die 114-1 beinhalten, wobei die HB-Schnittstelle 180-1A einen Satz leitfähiger HB-Kontakte 110 und ein HB-Dielektrikum 108 um die HB-Kontakte 110 der HB-Schnittstelle 180-1A herum beinhaltet. Das HB-Gebiet 130-1 kann auch eine HB-Schnittstelle 180-1B an der unteren Oberfläche des Die 114-2 beinhalten, wobei die HB-Schnittstelle 180-1B einen Satz von HB-Kontakten 110 und ein HB-Dielektrikum 108 um die HB-Kontakte 110 der HB-Schnittstelle 180-1B herum beinhaltet. Die HB-Kontakte 110 der HB-Schnittstelle 180-1A des Die 114-1 können mit den HB-Kontakten 110 der HB-Schnittstelle 180-1B des Die 114-2 ausgerichtet sein, so dass in der mikroelektronischen Baugruppe 100 sich die HB-Kontakte 110 des Die 114-2 in Kontakt mit den HB-Kontakten 110 des Die 114-1 befinden. In der mikroelektronischen Baugruppe 100 aus 1 kann die HB-Schnittstelle 180-1A des Die 114-1 mit der HB-Schnittstelle 180-1B des Die 114-2 (z. B. elektrisch und mechanisch) gebondet sein, um das HB-Gebiet 130-1 zu bilden, das den Die 114-1 und den Die 114-2 koppelt. Der zweite Die 114-2 kann ferner durch das HB-Gebiet 130-1 mit einer leitfähigen Säule 152 gekoppelt sein.
  • Die mikroelektronische Baugruppe 100 kann ferner einen dritten Die 114-3 beinhalten, der durch ein Hybridbond(DB)-Gebiet 130-2 mit einem ersten Die 114-1 gekoppelt ist. Insbesondere kann, wie in 2 veranschaulicht, das HB-Gebiet 130-2 eine HB-Schnittstelle 180-2A an der oberen Oberfläche des ersten Die 114-1 beinhalten, wobei die HB-Schnittstelle 180-2A einen Satz leitfähiger HB-Kontakte 110 und ein HB-Dielektrikum 108 um die HB-Kontakte 110 der HB-Schnittstelle 180-2A herum beinhaltet. Das HB-Gebiet 130-3 kann auch eine HB-Schnittstelle 180-2B an der unteren Oberfläche des Die 114-3 beinhalten, wobei die HB-Schnittstelle 180-2B einen Satz von HB-Kontakten 110 und ein HB-Dielektrikum 108 um die HB-Kontakte 110 der HB-Schnittstelle 180-2B herum beinhaltet. Die HB-Kontakte 110 der HB-Schnittstelle 180-2A des Die 114-1 können mit den HB-Kontakten 110 der HB-Schnittstelle 180-2B des Die 114-3 ausgerichtet sein, so dass in der mikroelektronischen Baugruppe 100 sich die HB-Kontakte 110 des Die 114-3 in Kontakt mit den HB-Kontakten 110 des Die 114-1 befinden. In der mikroelektronischen Baugruppe 100 aus 1 kann die HB-Schnittstelle 180-2A des Die 114-1 mit der HB-Schnittstelle 180-2B des Die 114-3 (z. B. elektrisch und mechanisch) gebondet sein, um das HB-Gebiet 130-2 zu bilden, das den Die 114-1 und den Die 114-3 koppelt. Allgemeiner ausgedrückt, können die hierin offenbarten HB-Gebiete 130 zwei komplementäre HB-Schnittstellen 180 beinhalten, die miteinander gebondet sind; zur einfachen Veranschaulichung kann in vielen der nachfolgenden Zeichnungen die Kennzeichnung der HB-Schnittstellen 180 weglassen sein, um die Übersichtlichkeit der Zeichnungen zu verbessern. Der dritte Die 114-3 kann ferner durch das HB-Gebiet 130-2 mit einer leitfähigen Säule 152 gekoppelt sein. Bei manchen Ausführungsformen sind der zweite Die 114-2 und/oder der dritte Die 114-3 möglicherweise nicht durch ein HB-Gebiet mit einer leitfähigen Säule gekoppelt. In solchen Fällen können der zweite Die 114-2 und/oder der dritte Die 114-3 durch andere Zwischenverbindungen, wie etwa Metall-zu-Metall, mit einer leitfähigen Säule gekoppelt sein.
  • Wie hierin verwendet, wird der Begriff „Hybridbonden“ so verwendet, dass er Techniken, bei denen das HB-Dielektrikum 108 gegenüberliegender HB-Schnittstellen 180 zuerst in Kontakt gebracht, dann Wärme und manchmal Druck ausgesetzt wird, oder Techniken, bei denen die HB-Kontakte 110 und das HB-Dielektrikum 108 gegenüberliegender HB-Schnittstellen 180 im Wesentlichen gleichzeitig in Kontakt gebracht, dann Wärme und Druck ausgesetzt werden, beinhaltet. Bei solchen Techniken werden die HB-Kontakte 110 und das HB-Dielektrikum 108 an einer HB-Schnittstelle 180 in Kontakt mit den HB-Kontakten 110 bzw. dem HB-Dielektrikum 108 an einer anderen HB-Schnittstelle 180 gebracht, und erhöhte Drücke und/oder Temperaturen können angewendet werden, um zu bewirken, dass die sich berührenden HB-Kontakte 110 und/oder die sich berührenden HB-Dielektrika 108 gebondet werden. HB-Zwischenverbindungen können dazu in der Lage sein, zuverlässig einen höheren Strom als andere Arten von Zwischenverbindungen zu leiten; zum Beispiel können einige herkömmliche Lotzwischenverbindungen große Volumina spröder IMCs bilden, wenn Strom fließt, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann begrenzt werden, um mechanisches Versagen abzumildern. Obwohl 1 und 2 zeigen, dass sich das HB-Dielektrikum 108 vollständig entlang der gesamten oberen Oberfläche der ersten dielektrischen Schicht 104-1 erstreckt, kann sich das HB-Dielektrikum 108 entlang nur eines Teils der unteren Oberflächen des zweiten und dritten Dies 114-2, 114-3 erstrecken, wobei der zweite und der dritte Die 114-2, 114-3 den ersten Die 114-1 überlappen.
  • Ein HB-Dielektrikum 108 kann ein oder mehrere dielektrische Materialien, wie etwa ein oder mehrere anorganische dielektrische Materialien, beinhalten. Zum Beispiel kann ein HB-Dielektrikum 108 Silicium und Stickstoff (z. B. in Form von Siliciumnitrid); Silicium und Sauerstoff (z. B. in Form von Siliciumoxid); Silicium, Kohlenstoff und Stickstoff (z. B. in Form von Siliciumcarbonnitrid); Silicium, Kohlenstoff und Sauerstoff (z. B. in Form eines mit Kohlenstoff dotierten Siliciumoxids); Silicium, Sauerstoff und Stickstoff (z. B. in Form von Siliciumoxinitrid); Aluminium und Sauerstoff (z. B. in Form von Aluminiumoxid); Titan und Sauerstoff (z. B. in Form von Titanoxid); Hafnium und Sauerstoff (z. B. in Form von Hafniumoxid); Silicium, Sauerstoff, Kohlenstoff und Wasserstoff (z. B. in Form von Tetraethylorthosilicat (TEOS)); Zirconium und Sauerstoff (z. B. in Form von Zirconiumoxid); Niob und Sauerstoff (z. B. in Form von Nioboxid); Tantal und Sauerstoff (z. B. in Form von Tantaloxid); und Kombinationen davon beinhalten.
  • Ein HB-Kontakt 110 kann eine Säule, ein Pad oder eine andere Struktur beinhalten. Die HB-Kontakte 110 können, obwohl sie in den begleitenden Zeichnungen an beiden HB-Schnittstellen 180 eines HB-Gebiets 130 auf die gleiche Weise dargestellt sind, eine gleiche Struktur an beiden HB-Schnittstellen 180 aufweisen oder die HB-Kontakte 110 an unterschiedlichen HB-Schnittstellen 180 können unterschiedliche Strukturen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen ein HB-Kontakt 110 in einer HB-Schnittstelle 180 eine Metallsäule (z. B. eine Kupfersäule) beinhalten, und ein komplementärer HB-Kontakt 110 in einer komplementären HB-Schnittstelle 180 kann ein Metallpad (z. B. ein Kupferpad) beinhalten, das in ein Dielektrikum vertieft ist. Die HB-Pads können auch unterschiedliche Formen aufweisen (z. B. ein größeres regelmäßiges Polygon auf einer HB-Schnittstelle und ein kleines regelmäßiges Polygon auf einer komplementären HB-Schnittstelle). Ein HB-Kontakt 110 kann ein oder mehrere beliebige leitfähige Materialien beinhalten, wie etwa Kupfer, Mangan, Titan, Gold, Silber, Palladium, Nickel, Kupfer und Aluminium (z. B. in Form einer Kupferaluminiumlegierung), Tantal (z. B. Tantalmetall oder Tantal und Stickstoff in Form von Tantalnitrid), Kobalt, Kobalt und Eisen (z. B. in Form einer Kobalt-Eisenlegierung) oder beliebige Legierungen aus einem der oben Genannten (z. B. Kupfer, Mangan und Nickel in Form von Manganin). Die Pad-Struktur kann auch mehrere Metalle beinhalten (kann z. B. ein Metall mit hoher Leitfähigkeit, wie etwa Kupfer oder Aluminium, beinhalten, das mit einem korrosionsbeständigen Metall, wie etwa Titan oder Gold, oder einer korrosionsbeständigen Legierung, wie etwa Manganin, bedeckt ist). Bei manchen Ausführungsformen können das HB-Dielektrikum 108 und die HB-Kontakte 110 einer HB-Schnittstelle 180 unter Verwendung von Niedertemperaturabscheidungstechniken (z. B. Techniken, bei denen eine Abscheidung bei Temperaturen unterhalb von 250 Grad Celsius oder unterhalb von 200 Grad Celsius stattfindet), wie etwa einer plasmaunterstützten Niedertemperaturgasphasenabscheidung (PECVD), hergestellt werden.
  • 1 veranschaulicht auch den Die 114-1, der durch rückseitige DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt ist. Obwohl 1 eine bestimmte Anzahl von Dies 114 darstellt, die durch HB-Gebiete 130 mit dem Gehäusesubstrat 102 und mit anderen Dies 114 gekoppelt sind, sind diese Anzahl und die Anordnung lediglich veranschaulichend, und eine mikroelektronische Baugruppe 100 kann eine beliebige gewünschte Anzahl und Anordnung von Dies 114 beinhalten, die durch HB-Gebiete 130 mit einem Gehäusesubstrat 102 und mit anderen Dies 114 gekoppelt sind. Obwohl ein einziges Bezugszeichen „108“ verwendet wird, um auf die HB-Dielektrika mehrerer unterschiedlicher HB-Schnittstellen 180 (und unterschiedlicher HB-Gebiete 130) zu verweisen, dient dies lediglich der einfachen Veranschaulichung, und das HB-Dielektrikum 108 unterschiedlicher HB-Schnittstellen 180 (selbst innerhalb eines einzigen HB-Gebiets 130) kann unterschiedliche Materialien und/oder Strukturen aufweisen. Obwohl ein einziges Bezugszeichen „110“ verwendet wird, um auf die HB-Kontakte mehrerer unterschiedlicher HB-Schnittstellen 180 (und unterschiedlicher HB-Gebiete 130) zu verweisen, dient dies lediglich der einfachen Veranschaulichung, und die HB-Kontakte 110 unterschiedlicher HB-Schnittstellen 180 (selbst innerhalb eines einzigen HB-Gebiets 130) können unterschiedliche Materialien und/oder Strukturen aufweisen.
  • Der hierin offenbarte Die 114 kann ein Isolationsmaterial (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt ist) und mehrere leitfähige Pfade, die durch das Isoliermaterial gebildet sind, beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial eines Die 114 ein dielektrisches Material beinhalten, wie etwa Siliciumdioxid, Siliciumnitrid, Oxinitrid, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, fotostrukturierbare Dielektrika und/oder Polymere auf Benzocyclobutenbasis). Bei manchen Ausführungsformen kann das Isolationsmaterial eines Die 114 ein Halbleitermaterial, wie etwa Silicium, Germanium oder ein III-V-Material (z. B. Galliumnitrid), und ein oder mehrere zusätzliche Materialien beinhalten. Zum Beispiel kann ein Isolationsmaterial Siliciumoxid oder Siliciumnitrid beinhalten. Die leitfähigen Pfade in einem Die 114 können leitfähige Bahnen und/oder leitfähige Vias beinhalten und können beliebige der leitfähigen Kontakte in dem Die 114 auf eine beliebige geeignete Weise verbinden (z. B. mehrere leitfähige Kontakte auf einer gleichen Oberfläche oder auf unterschiedlichen Oberflächen des Die 114 verbinden). Beispielhafte Strukturen, die in den hierin offenbarten Dies 114 beinhaltet sein können, werden nachfolgend unter Bezugnahme auf 13 erörtert. Die leitfähigen Pfade in den Dies 114 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein. Bei manchen Ausführungsformen ist der Die 114 ein Wafer. Bei manchen Ausführungsformen ist der Die 114 ein monolithisches Silicium, ein Fan-Out- oder Fan-In-Gehäuse-Die oder ein Die-Stapel (z. B. gestapelter Wafer, gestapelter Die oder gestapelter Mehrschicht-Die).
  • Bei manchen Ausführungsformen kann der Die 114 leitfähige Pfade beinhalten, um Leistung, Masse und/oder Signale zu/von anderen Dies 114, die in der mikroelektronischen Baugruppe 100 enthalten sind, zu leiten. Zum Beispiel kann der Die 114-1 TSVs, einschließlich eines Via aus leitfähigem Material, wie etwa eines Metall-Via, der durch ein Barriereoxid von dem umgebenden Silicium oder einem anderen Halbleitermaterial isoliert ist, oder andere leitfähige Pfade, durch die Leistung, Masse und/oder Signale zwischen dem Gehäusesubstrat 102 und einem oder mehreren Dies 114 „auf“ dem Die 114-1 (z. B. bei der Ausführungsform von 1 den Dies 114-2 und/oder 114-3) übertragen werden können, beinhalten. Bei manchen Ausführungsformen leitet der Die 114-1 möglicherweise keine Leistung und/oder Masse zu den Dies 114-2 und 114-3; stattdessen können die Dies 114-2, 114-3 durch ML-Zwischenverbindungen (z. B. durch leitfähige Kontakte 132 und leitfähige Säulen 152) direkt mit Leistungs- und/oder Masseleitungen in dem Gehäusesubstrat 102 gekoppelt sein. Bei manchen Ausführungsformen kann der Die 114-1 in der ersten Schicht 104-1, der hierin auch als „Basis-Die“, „Interposer-Die“ oder „Brücken-Die“ bezeichnet ist, dicker als die Dies 114-2, 114-3 in der zweiten Schicht 104-2 sein. Bei manchen Ausführungsformen kann ein Die 114 mehrere Schichten der Mehrschicht-Die-Unterbaugruppe 104 überspannen (kann z. B. die erste und die zweite Schicht 104-1, 104-2 überspannen). Der Die 114-1 der mikroelektronischen Baugruppe 100 kann ein einseitiger Die sein (in dem Sinn, dass der Die 114-1 nur leitfähige Kontakte auf einer einzigen Oberfläche aufweist) oder kann, wie gezeigt, ein doppelseitiger Die sein (in dem Sinn, dass der Die 114-1 leitfähige Kontakte auf zwei Oberflächen (z. B. einer oberen Oberfläche und einer unteren Oberfläche) aufweist) und kann ein Die mit gemischtem Rastermaß sein (in dem Sinn, dass der Die 114-1 Sätze leitfähiger Kontakte mit unterschiedlichen Rastermaßen aufweist). Bei manchen Ausführungsformen beinhalten die Dies 114-2 und/oder 114-3 möglicherweise keine aktiven Vorrichtungen oder Verdrahtung und stellen möglicherweise lediglich eine thermische und/oder mechanische Unterstützung bereit. Bei einer solchen Ausführungsform beinhalten die HB-Gebiete 130-1 und/oder 130-2 möglicherweise keine HB-Kontakte 110. Bei manchen Ausführungsformen können die Dies 114-2, 114-3 die Elemente des Die 114-1 beinhalten (z. B. einen ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 und einen zweiten Metallisierungsstapel 122). Bei manchen Ausführungsformen kann der Die 114-1 eine Speichervorrichtung (wie z. B. unten unter Bezugnahme auf den Die 1502 aus 12 beschrieben), ein Hochfrequenz-Serialisierer und -Deserialisierer (SerDes), wie etwa ein Peripheral-Component-Interconnect(PCI)-Express, sein. Bei manchen Ausführungsformen kann der Die 114-1 ein Verarbeitungs-Die, ein Hochfrequenzchip, ein Leistungswandler, ein Netzwerkprozessor, ein Arbeitslastbeschleuniger oder ein Sicherheitsverschlüsseler sein. Bei manchen Ausführungsformen können der Die 114-2 und/oder der Die 114-3 ein Verarbeitungs-Die sein.
  • Die Mehrschicht-Die-Unterbaugruppe 104 kann ein Isolationsmaterial 133 (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt) beinhalten, um die mehreren Schichten zu bilden und einen oder mehrere Dies in eine Schicht einzubetten. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein feuerhemmendes Material der Klasse 4 (FR-4), ein Bismaleimid-Triazin(BT)-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- und Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). Bei manchen Ausführungsformen kann der Die 114 in ein inhomogenes Dielektrikum eingebettet sein, wie etwa gestapelte dielektrische Schichten (z. B. alternierende Schichten unterschiedlicher anorganischer Dielektrika). Bei manchen Ausführungsformen kann das Isolationsmaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein Vergussmaterial, wie etwa ein organisches Polymer mit anorganischen Siliciumdioxidteilchen, sein. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine oder mehrere ML-Zwischenverbindungen durch das dielektrische Material (z. B. einschließlich leitfähiger Vias und/oder leitfähiger Säulen, wie gezeigt) beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann beliebige geeignete Abmessungen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen eine Dicke der Mehrschicht-Die-Unterbaugruppe 104 zwischen 100 µm und 2000 µm betragen. Bei manchen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 ein Verbund-Die, wie etwa gestapelte Dies, sein. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine beliebige geeignete Anzahl von Schichten, eine beliebige geeignete Anzahl von Dies und eine beliebige geeignete Die-Anordnung aufweisen. Zum Beispiel kann die Mehrschicht-Die-Unterbaugruppe 104 bei manchen Ausführungsformen zwischen 3 und 20 Schichten von Dies aufweisen. Bei manchen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 eine Schicht beinhalten, die zwischen 2 und 50 Dies aufweist.
  • Das Gehäusesubstrat 102 kann ein Isolationsmaterial (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt ist) und einen oder mehrere leitfähige Pfade zum Leiten von Leistung, Masse und Signalen durch das dielektrische Material (z. B. einschließlich Leiterbahnen und/oder leitfähigen Vias, wie gezeigt) beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial des Gehäusesubstrats 102 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein feuerhemmendes Material der Klasse 4 (FR-4), ein BT-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien, organische Dielektrika mit anorganischen Füllstoffen oder ein Low-k- und Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). Wenn das Gehäusesubstrat 102 unter Verwendung von standardmäßigen Prozessen für gedruckte Leiterplatten (PCB, Printed Circuit Board) gebildet wird, kann das Gehäusesubstrat 102 FR-4 beinhalten und die leitfähigen Pfade in dem Gehäusesubstrat 102 können durch strukturierte Kupferplatten gebildet werden, die durch Aufbauschichten des FR-4 getrennt sind. Die leitfähigen Pfade in dem Gehäusesubstrat 102 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Sperrschichtauskleidungen, begrenzt sein. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 unter Verwendung eines lithografisch definierten Via-Kapselungsprozesses gebildet werden. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 unter Verwendung von standardmäßigen Herstellungsprozessen für organische Gehäuse hergestellt werden, und dementsprechend kann das Gehäusesubstrat 102 die Form eines organischen Gehäuses annehmen. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 ein Satz von Umverteilungsschichten sein, die auf einem Panelträger durch Laminieren oder Aufschleudern eines dielektrischen Materials und Erzeugen leitfähiger Durchkontaktierungen und Leitungen durch Laserbohren und Plattieren gebildet werden. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 auf einem entfernbaren Träger unter Verwendung einer beliebigen geeigneten Technik, wie etwa einer Umverteilungsschichttechnik, gebildet werden. Ein beliebiges in der Technik bekanntes Verfahren zur Fertigung des Gehäusesubstrats 102 kann verwendet werden, und der Kürze halber werden solche Verfahren hierin nicht ausführlicher erörtert.
  • Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 ein Medium mit niedrigerer Dichte sein und kann der Die 114 ein Medium mit höherer Dichte sein oder einen Bereich mit einem Medium mit höherer Dichte aufweisen. Wie hierin verwendet, sind der Begriff „niedrigere Dichte“ und „höhere Dichte“ relative Begriffe, die angeben, dass die leitfähigen Pfade (z. B. einschließlich leitfähiger Zwischenverbindungen, leitfähiger Leitungen und leitfähiger Vias) in einem Medium mit niedrigerer Dichte größer sind und/oder ein größeres Rastermaß aufweisen als die leitfähigen Pfade in einem Medium mit höherer Dichte. Bei manchen Ausführungsformen kann ein Medium mit höherer Dichte unter Verwendung eines modifizierten semiadditiven Prozesses oder eines semiadditiven Aufbauprozesses mit fortgeschrittener Lithografie (mit kleinen vertikalen Zwischenverbindungsmerkmalen, die durch fortgeschrittene Laser- oder Lithografieprozesse gebildet werden) hergestellt werden, während ein Medium mit niedrigerer Dichte eine PCB sein kann, die unter Verwendung eines standardmäßigen PCB-Prozesses (z. B. eines standardmäßigen subtraktiven Prozesses unter Verwendung von Ätzchemie zum Entfernen von Bereichen von unerwünschtem Kupfer und mit groben vertikalen Zwischenverbindungsmerkmalen, die durch einen standardmäßigen Laserprozess gebildet werden) hergestellt wird. Bei anderen Ausführungsformen kann das Medium mit höherer Dichte unter Verwendung eines Halbleiterfertigungsprozesses, wie etwa eines Single-Damascene-Prozesses oder eines Dual-Damascene-Prozesses, hergestellt werden. Bei manchen Ausführungsformen können zusätzliche Dies auf der oberen Oberfläche der Dies 114-2, 114-3 angeordnet sein. Bei manchen Ausführungsformen können zusätzliche Komponenten auf der oberen Oberfläche der Dies 114-2, 114-3 angeordnet sein. Zusätzliche passive Komponenten, wie etwa oberflächenmontierte Widerstände, Kondensatoren und/oder Induktivitäten, können auf der oberen Oberfläche oder der unteren Oberfläche des Gehäusesubstrats 102 angeordnet oder in das Gehäusesubstrat 102 eingebettet sein.
  • Die hierin offenbarten rückseitigen DTP-Zwischenverbindungen 150 können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen können die rückseitigen DTP-Zwischenverbindungen 150 Lot 134 (z. B. Lötkontakthügel oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die Zwischenverbindungen zu bilden) beinhalten, wie gezeigt. Bei manchen Ausführungsformen können die rückseitigen DTP-Zwischenverbindungen 150 ein anisotropes leitfähiges Material, wie etwa einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste, beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nicht leitfähigen Material dispergiert sind. Die DTP-Zwischenverbindungen 150 können ein direkter Metall-an-Metall-Bond, wie etwa ein Kupfer-an-Kupfer-Bond, sein. Bei manchen Ausführungsformen, zum Beispiel wenn das Gehäuse ein Silicium-Interposer ist, können die DTP-Zwischenverbindungen 150 einen Hybridbond beinhalten.
  • Die mikroelektronische Anordnung 100 aus 1 kann auch ein Unterfüllungsmaterial 127 beinhalten. Bei manchen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen dem Die 114-1 und dem Gehäusesubstrat 102 um die assoziierten rückseitigen DTP-Zwischenverbindungen 150 herum erstrecken. Das Unterfüllungsmaterial 127 kann ein Isolationsmaterial, wie etwa ein geeignetes Epoxidmaterial, sein. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 127 eine Kapillarunterfüllung, einen nichtleitfähigen Film (NCF, Non-Conductive Film) oder eine vergossene Unterfüllung beinhalten. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 127 ein Epoxidflussmittel beinhalten, das während des Bildens der rückseitigen DTP-Zwischenverbindungen 150 beim Löten des Die 114-1 an das Gehäusesubstrat 102 hilft und dann die rückseitigen DTP-Zwischenverbindungen 150 polymerisiert und verkapselt. Das Unterfüllungsmaterial 127 kann so ausgewählt werden, dass es einen Wärmeausdehnungskoeffizienten (CTE, Coefficient of Thermal Expansion) aufweist, der die Spannung zwischen der Mehrschicht-Die-Unterbaugruppe 104 und dem Gehäusesubstrat 102, die aus einer ungleichmäßigen Wärmeausdehnung in der mikroelektronischen Baugruppe 100 entsteht, abschwächen oder minimieren kann. Bei manchen Ausführungsformen kann der CTE des Unterfüllungsmaterials 127 einen Wert aufweisen, der zwischen dem CTE des Gehäusesubstrats 102 (z. B. dem CTE des dielektrischen Materials des Gehäusesubstrats 102) und einem CTE der Mehrschicht-Die-Unterbaugruppe 104 liegt.
  • Die mikroelektronische Baugruppe 100 aus 1 kann auch eine Leiterplatte (nicht gezeigt) beinhalten. Das Gehäusesubstrat 102 kann durch Zwischenverbindungen zweiter Ebene auf der unteren Oberfläche des Gehäusesubstrats 102 mit der Leiterplatte gekoppelt sein. Die Zwischenverbindungen zweiter Ebene können beliebige geeignete Zwischenverbindungen zweiter Ebene sein, einschließlich Lötkugeln für eine Kugelgitterarrayanordnung, Stifte in einer Stiftgitterarrayanordnung oder Kontaktflecken in einer Kontaktfleckgitterarrayanordnung. Die Leiterplatte kann zum Beispiel eine Hauptplatine sein und kann andere an ihr angebrachte Komponenten aufweisen. Die Leiterplatte kann leitfähige Pfade und andere leitfähige Kontakte zum Leiten von Leistung, Masse und Signalen durch die Leiterplatte beinhalten, wie in der Technik bekannt ist. Bei manchen Ausführungsformen koppeln die Zwischenverbindungen zweiter Ebene möglicherweise das Gehäusesubstrat 102 nicht mit einer Leiterplatte, sondern können stattdessen das Gehäusesubstrat 102 mit einem anderen IC-Gehäuse, einem Interposer oder einer beliebigen anderen geeigneten Komponente koppeln. Bei manchen Ausführungsformen ist die Mehrschicht-Die-Unterbaugruppe 104 möglicherweise nicht mit einem Gehäusesubstrat 102 gekoppelt, sondern kann stattdessen mit einer Leiterplatte, wie etwa einer PCB, gekoppelt sein.
  • Viele der Elemente der mikroelektronischen Baugruppe 100 aus 1 sind in anderen der begleitenden Zeichnungen enthalten; die Erörterung dieser Elemente wird nicht wiederholt, wenn diese Zeichnungen erörtert werden, und beliebige dieser Elemente können beliebige der hierin offenbarten Formen annehmen. Ferner ist eine Anzahl an Elementen in 1 als in der mikroelektronischen Baugruppe 100 enthalten dargestellt, jedoch kann eine Anzahl dieser Elemente in einer mikroelektronischen Baugruppe 100 nicht vorhanden sein. Zum Beispiel können bei verschiedenen Ausführungsformen das Unterfüllungsmaterial 127 und das Gehäusesubstrat 102 nicht beinhaltet sein. Bei manchen Ausführungsformen können einzelne der hierin offenbarten mikroelektronischen Baugruppen 100 als ein System-in-Package (SiP) dienen, in dem mehrere Dies 114 mit unterschiedlicher Funktionalität enthalten sind. Bei solchen Ausführungsformen kann die mikroelektronische Baugruppe 100 als ein SiP bezeichnet werden.
  • 3 ist eine Seitenquerschnittsansicht einer anderen beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 mit integrierten rückseitigen DTP-Zwischenverbindungen 150 beinhalten. Wie in 3 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-1 und leitfähigen Säulen 152 und eine zweite Schicht 104-2 mit einem Die 114-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 einen ersten Die 114-1 in einer ersten dielektrischen Schicht 104-1 und einen zweiten Die 114-2 in einer zweiten dielektrischen Schicht 104-2 beinhalten, der durch ein erstes Hybridbondgebiet 130 mit dem ersten Die 114-1 gekoppelt ist. Der Die 114-1 kann einen ersten Metallisierungsstapel 126 an einer ersten Oberfläche 170-1, eine Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) und DTP-Zwischenverbindungen 150 an der ersten Oberfläche 170-1 des Die 114-1, die mit dem ersten Metallisierungsstapel 126 gekoppelt sind, beinhalten. Bei manchen Ausführungsformen kann die Substratschicht 120 weggelassen sein. Der Die 114-1 kann durch die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und der Die 114-2 in der zweiten Schicht 104-2 kann durch ML-Zwischenverbindungen mit dem Gehäusesubstrat 102 gekoppelt sein.
  • 4 ist eine Seitenquerschnittsansicht einer anderen beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 beinhalten, die an einer ersten Oberfläche 170-1 mit einem Die 114-3 gekoppelt ist und integrierte rückseitige DTP-Zwischenverbindungen 150 aufweist. Wie in 4 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-1 und leitfähigen Säulen 152 und eine zweite Schicht 104-2 mit einem Die 114-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 einen ersten Die 114-1 in einer ersten dielektrischen Schicht 104-1, einen zweiten Die 114-2 in einer zweiten dielektrischen Schicht 104-2, der durch ein erstes Hybridbondgebiet 130-1 mit dem ersten Die 114-1 gekoppelt ist, und einen dritten Die 114-3, der durch ein zweites Hybridbondgebiet 130-2 mit DTP-Zwischenverbindungen 150 an einer unteren Oberfläche des Die 114-3 mit einer ersten Oberfläche 170-1 der ersten dielektrischen Schicht 104-1 gekoppelt ist, beinhalten. Der Die 114-1 kann einen ersten Metallisierungsstapel 126 an einer ersten Oberfläche 170-1, eine Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) beinhalten. Bei manchen Ausführungsformen kann die Substratschicht 120 weggelassen sein. Der Die 114-3 kann ein doppelseitiger Die sein und kann TSVs 121 und/oder andere leitfähige Pfade (nicht gezeigt) zum Koppeln mit dem Gehäusesubstrat 102 und der Mehrschicht-Die-Unterbaugruppe 104 beinhalten. Die DTP-Zwischenverbindungen 150 an der unteren Oberfläche des Die 114-3 können durch leitfähige Pfade (z. B. TSVs 121) in dem Die 114-3 mit dem ersten Metallisierungsstapel 126 in dem Die 114-1 gekoppelt sein. Der Die 114-1 kann durch den Die 114-3 und die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und der Die 114-2 in der zweiten Schicht 104-2 kann durch die leitfähigen Säulen 152 mit dem Gehäusesubstrat 102 gekoppelt sein, um ML-Zwischenverbindungen und leitfähige Pfade in dem Die 114-3 zu bilden. Bei manchen Ausführungsformen weist der Die 114-2 möglicherweise keine Funktion auf und stellt möglicherweise eine mechanische und/oder thermische Unterstützung bereit. Bei einer solchen Ausführungsform beinhaltet das erste Hybridbondgebiet 130-1 möglicherweise keine HB-Kontakte 110. Ferner kann der Die 114-3 ein passiver Die sein, der eine Durchleitungs- und Umverteilungsverdrahtung beinhaltet.
  • 5 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 mit integrierten rückseitigen DTP-Zwischenverbindungen 150 beinhalten. Wie in 5 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-1 und leitfähigen Säulen 152 und eine zweite Schicht 104-2 mit einem Die 114-2 und einem Die 114-3 beinhalten. Die erste Schicht 104-1 kann eine erste Oberfläche 170-1 und eine gegenüberliegende zweite Oberfläche 170-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 einen ersten Die 114-1 in einer ersten dielektrischen Schicht 104-1, einen zweiten Die 114-2 in einer zweiten dielektrischen Schicht 104-2, der durch ein erstes Hybridbondgebiet 130-1 mit dem ersten Die 114-1 gekoppelt ist, und einen dritten Die 114-3 in der zweiten dielektrischen Schicht 104-2, der durch ein zweites Hybridbondgebiet 130-2 mit dem ersten Die 114-1 gekoppelt ist, beinhalten. Der Die 114-1 kann eine erste Substratschicht 128 an einer ersten Oberfläche 170-1 mit TSVs 118, einen ersten Metallisierungsstapel 126 auf der ersten Substratschicht 128, eine zweite Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) und DTP-Zwischenverbindungen 150 an der ersten Oberfläche 170-1, die durch die TSVs 118 in der ersten Substratschicht 128 mit dem ersten Metallisierungsstapel 126 in dem ersten Die 114-1 gekoppelt sind, beinhalten. Bei manchen Ausführungsformen können die TSVs 118 in der ersten Substratschicht 128 ein Rastermaß zwischen 5 Mikrometer und 100 Mikrometer aufweisen. Bei manchen Ausführungsformen kann die zweite Substratschicht 120 weggelassen sein. Der Die 114-1 kann durch die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und die Dies 114-2, 114-3 in der zweiten Schicht 104-2 können durch die ML-Zwischenverbindungen mit dem Gehäusesubstrat 102 gekoppelt sein.
  • 6 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 mit integrierten rückseitigen DTP-Zwischenverbindungen 150 beinhalten. Wie in 6 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-1 und leitfähigen Säulen 152 und eine zweite Schicht 104-2 mit einem Die 114-2 beinhalten. Die erste Schicht 104-1 kann eine erste Oberfläche 170-1 und eine gegenüberliegende zweite Oberfläche 170-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 einen ersten Die 114-1 in einer ersten dielektrischen Schicht 104-1 und einen zweiten Die 114-2 in einer zweiten dielektrischen Schicht 104-2 beinhalten, der durch ein Hybridbondgebiet 130 mit dem ersten Die 114-1 gekoppelt ist. Der Die 114-1 kann eine erste Substratschicht 128 an einer ersten Oberfläche 170-1 mit TSVs 118, einen ersten Metallisierungsstapel 126 auf der ersten Substratschicht 128, eine zweite Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) und DTP-Zwischenverbindungen 150 an der ersten Oberfläche 170-1, die durch die TSVs 118 in der ersten Substratschicht 128 mit dem ersten Metallisierungsstapel 126 in dem ersten Die 114-1 gekoppelt sind, beinhalten. Bei manchen Ausführungsformen kann die zweite Substratschicht 120 weggelassen sein. Der Die 114-1 kann durch die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und der Die 114-2 in der zweiten Schicht 104-2 kann durch die ML-Zwischenverbindungen mit dem Gehäusesubstrat 102 gekoppelt sein.
  • 7 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann eine Mehrschicht-Die-Unterbaugruppe 104 mit integrierten rückseitigen DTP-Zwischenverbindungen 150 beinhalten. Wie in 7 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine Umverteilungsschicht (RDL, Redistribution Layer) 148 mit DTP-Zwischenverbindungen 150 auf einer unteren Oberfläche, eine erste Schicht 104-1 auf der oberen Oberfläche der RDL 148 und eine zweite Schicht 104-2 auf der ersten Schicht 104-1 beinhalten. Die erste Schicht 104-1 kann eine erste Oberfläche 170-1 und eine gegenüberliegende zweite Oberfläche 170-2 beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste dielektrische Schicht 104-1, die RDL 148, die mit der ersten Oberfläche 170-1 der ersten Schicht 104-1 gekoppelt ist, und die zweite dielektrische Schicht 104-2, die mit der zweiten Oberfläche 170-2 der ersten dielektrischen Schicht 104-1 gekoppelt ist, beinhalten. Die erste dielektrische Schicht 104-1 kann einen ersten Die 114-1, einen zweiten Die 114-2 und darin eingebettete leitfähige Säulen 152 beinhalten und die zweite dielektrische Schicht 104-2 kann einen darin eingebetteten dritten Die 114-3 beinhalten, der durch ein Hybridbondgebiet 130 mit dem ersten Die 114-1 und dem zweiten Die 114-2 gekoppelt ist. Die Dies 114-1, 114-2 können eine erste Substratschicht 128 an einer ersten Oberfläche 170-1 mit TSVs 118, einen ersten Metallisierungsstapel 126 auf der ersten Substratschicht 128, eine zweite Substratschicht 120 auf dem ersten Metallisierungsstapel 126, eine Vorrichtungsschicht 124 mit Vorrichtungen 125 auf der Substratschicht 120, einen zweiten Metallisierungsstapel 122 auf der Vorrichtungsschicht (z. B. an einer zweiten Oberfläche 170-2) beinhalten. Bei manchen Ausführungsformen kann die zweite Substratschicht 120 weggelassen sein. Die ersten Metallisierungsstapel 126 in den jeweiligen Dies 114-1, 114-2 können durch die TSVs 118 in der ersten Substratschicht 128 und leitfähige Pfade in der RDL 148 mit den DTP-Zwischenverbindungen 150 auf der unteren Oberfläche der RDL 148 gekoppelt sein. Die Dies 114-1, 114-2 können durch die rückseitigen DTP-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und der Die 114-3 in der zweiten Schicht 104-2 kann durch die DTP-Zwischenverbindungen 150 durch die leitfähigen Säulen 152 der ML-Zwischenverbindungen mit dem Gehäusesubstrat 102 gekoppelt sein. Obwohl 7 eine bestimmte Anzahl und Anordnung einer mikroelektronischen Baugruppe 100 zeigt, die mehrere eingebettete erste, zweite und dritte Dies 114 und eine einzelne RDL 148 beinhaltet, kann eine mikroelektronische Baugruppe 100 eine beliebige Anzahl und Anordnung von Dies 114 und RDLs 148 beinhalten, einschließlich zwei oder mehr RDLs 148 und einschließlich einer RDL 148 an der zweiten Oberfläche 170-2 der ersten dielektrischen Schicht 104-1.
  • Beliebige geeignete Techniken können verwendet werden, um die hierin offenbarten mikroelektronischen Baugruppen 100 herzustellen. Zum Beispiel sind 8A-8J Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe 100 von 3 gemäß verschiedenen Ausführungsformen. Obwohl die unten unter Bezugnahme auf 8A-8J (und andere der begleitenden Zeichnungen, die Herstellungsprozesse darstellen) erörterten Vorgänge in einer speziellen Reihenfolge veranschaulicht sind, können diese Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt werden.
  • 8A veranschaulicht eine Baugruppe nach dem Platzieren eines ersten Die 114-1 auf einem ersten Träger 105-1, wobei eine aktive Oberfläche (z. B. ein Metallisierungsstapel 122) zu dem ersten Träger 105-1 zeigt. Der erste Die 114-1 kann einen aktiven seitlichen Metallisierungsstapel 122, eine Vorrichtungsschicht 124 mit einer Vorrichtung 125 und ein Substrat 120 mit einem µTSV 123 (z. B. an einer der aktiven Oberfläche gegenüberliegenden rückseitigen Oberfläche) beinhalten, wobei das Substrat 120 ein nichtelektrisches Material auf und über dem µTSV 123 beinhaltet. Das nichtelektrische Material, das ein inaktiver Teil des Die 114-1 ist, kann neben anderen Materialien Silicium, Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Galliumantimonid, weitere Materialien, die als Gruppe III-V klassifiziert sind, oder ein Isolationsmaterial, wie etwa Siliciumdioxid (Glas), Keramik oder Quarz beinhalten. Ein Träger 105 kann ein beliebiges geeignetes Material beinhalten und kann bei manchen Ausführungsformen einen Halbleiterwafer (z. B. einen Siliciumwafer) oder Glas (z. B. eine Glasplatte) beinhalten. Der erste Die 114-1 kann unter Verwendung einer beliebigen geeigneten Technik, einschließlich einer temporären Haftstoffschicht oder eines Die-Befestigungsfilms (DAF, Die Attach Film), an dem ersten Träger 105-1 angebracht werden.
  • 8B veranschaulicht eine Baugruppe nach dem Entfernen des nichtelektrischen Materials von der oberen Oberfläche des Substrats 120 und dem Freilegen der oberen Oberfläche des µTSV 123. Das nichtelektrische Material kann unter Verwendung einer beliebigen geeigneten Technik entfernt werden, einschließlich zum Beispiel Schleifen, Ätzen, wie etwa reaktives lonenätzen (RIE, Reactive Ion Etching) oder chemisches Ätzen. Bei manchen Ausführungsformen kann die obere Oberfläche des Substrats 120 poliert werden, um die obere Oberfläche des µTSV 123 freizulegen. Bei manchen Ausführungsformen, wenn der µTSV 123 nicht in der Baugruppe aus 8A beinhaltet ist, kann der µTSV 123 in dem Substratmaterial 120 nach dem Verdünnen des nichtelektrischen Materials an der oberen Oberfläche des Substrats 120 gebildet werden. Bei manchen Ausführungsformen kann der erste Die 114-1 auf Waferebene verarbeitet und anschließend vereinzelt werden.
  • 8C veranschaulicht eine Baugruppe nach dem Bilden eines rückseitigen Metallisierungsstapels 126 auf der oberen Oberfläche der Baugruppe aus 8B, dem elektrischen Koppeln des rückseitigen Metallisierungsstapels 126 und des aktiven seitlichen Metallisierungsstapels 122 durch die µTSV 123 in dem Substrat 120 und dem Bilden von leitfähigen Pads 142 auf der oberen Oberfläche des rückseitigen Metallisierungsstapels 126. Der Die 114-1 kann unter Verwendung der leitfähigen Pads 142 oder der oberen Metallschicht in dem Stapel 126 auf seine Funktion geprüft werden, um zu bestimmen, dass der Die 114-1 ein KGD ist, bevor eine weitere Verarbeitung durchgeführt wird.
  • 8D veranschaulicht eine Baugruppe nach dem Montieren eines zweiten Trägers 105-2 an der oberen Oberfläche der Baugruppe aus 8C.
  • 8E veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 8D und dem Entfernen des ersten Trägers 105-1.
  • 8F veranschaulicht eine Baugruppe nach dem Bilden einer freigelegten HB-Schnittstelle 180 auf einer oberen Oberfläche der Baugruppe aus 8E (z. B. auf dem aktiven seitlichen Metallisierungsstapel 122), wobei die HB-Schnittstelle 180 HB-Kontakte 110 beinhaltet, die von HB-Dielektrikum 108 umgeben sind.
  • 8G veranschaulicht eine Baugruppe nach dem Hybridbonden eines zweiten Die 114-2 an die obere Oberfläche der Baugruppe aus 8F. Insbesondere kann die HB-Schnittstelle 180 (nicht gekennzeichnet) des zweiten Die 114-2 in Kontakt mit der HB-Schnittstelle des ersten Die 114-1 gebracht werden, und Wärme und/oder Druck können angewendet werden, um die sich berührenden HB-Schnittstellen 180 zu bonden, um ein HB-Gebiet 130 zu bilden.
  • 8H veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 8G und dem Entfernen des zweiten Trägers 105-2.
  • 8I veranschaulicht eine Baugruppe nach dem Bilden leitfähiger Säulen 152, dem Abscheiden eines Isolationsmaterials 133 auf und um den ersten Die 114-1 und die leitfähigen Säulen 152 herum und dem Bilden leitfähiger Kontakte 132 für DTP-Zwischenverbindungen auf den oberen Oberflächen des ersten Die 114-1 und der leitfähigen Säulen 152. Die leitfähigen Säulen 152 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, zum Beispiel eines lithografischen Prozesses oder eines additiven Prozesses, wie etwa Kaltsprühen oder 3-dimensionales Drucken. Zum Beispiel können die leitfähigen Säulen 152 durch Abscheiden, Belichten und Entwickeln einer Fotolackschicht auf der oberen Oberfläche des Die 114-2 gebildet werden. Die Fotolackschicht kann strukturiert sein, um Hohlräume in Form der leitfähigen Säulen zu bilden. Leitfähiges Material, wie etwa Kupfer, kann in die Öffnungen in der strukturierten Fotolackschicht abgeschieden werden, um die leitfähigen Säulen 152 zu bilden. Das leitfähige Material kann unter Verwendung eines beliebigen geeigneten Prozesses, wie etwa Elektroplattieren, Sputtern oder stromloses Plattieren, abgeschieden werden. Der Fotolack kann entfernt werden, um die leitfähigen Säulen 152 freizulegen. Bei einem anderen Beispiel kann ein fotostrukturierbares Dielektrikum verwendet werden, um die leitfähigen Säulen 152 zu bilden. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 anfänglich auf die und über den oberen Oberflächen des ersten Die 114-1 und der leitfähigen Säulen 152 abgeschieden und dann zurückpoliert werden, um die obere Oberfläche des ersten Die 114-1 und der leitfähigen Säulen 152 freizulegen. Das Isolationsmaterial 133 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärten. Falls das Isolationsmaterial 133 so gebildet wird, dass es den ersten Die 114-1 und die leitfähigen Säulen 152 vollständig bedeckt, kann das Isolationsmaterial 133 unter Verwendung einer beliebigen geeigneten Technik entfernt werden, einschließlich Schleifen oder Ätzen, wie etwa einer Nassätzung, einer Trockenätzung (z. B. einer Plasmaätzung), eines Nassabstrahlens oder einer Laserablation (z. B. unter Verwendung eines Excimer-Lasers). Bei manchen Ausführungsformen kann die Dicke des Isolationsmaterials 133 minimiert werden, um die erforderliche Ätzzeit zu reduzieren. Der Die 114-1 und/oder der Die 114-2 können unter Verwendung der leitfähigen Kontakte 132 auf ihre Funktion geprüft werden, um zu bestimmen, dass die Dies 114-1, 114-2 KGDs sind, bevor eine weitere Verarbeitung durchgeführt wird.
  • 8J veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 8I. Die Baugruppe aus 8J kann eine mikroelektronische Baugruppe 100 sein, wie gezeigt, oder weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 aus 8J zum Bilden anderer mikroelektronischer Baugruppen 100 durchgeführt werden, wie zum Beispiel in 3 gezeigt ist. Zum Beispiel kann die Baugruppe aus 8J durch Drucken einer Lötpaste auf die leitfähigen Kontakte 132, Platzieren der Baugruppe aus 8J auf einem Gehäusesubstrat unter Verwendung eines Pick-n-Place-Werkzeugs, Unterziehen der Lötpaste einem thermischen Wiederaufschmelzen und Reinigen durch DTP-Zwischenverbindungen elektrisch mit einem Gehäusesubstrat gekoppelt werden.
  • 9A-9D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 1 gemäß verschiedenen Ausführungsformen. 9A veranschaulicht die Baugruppe aus 8E nach dem Durchführen der Prozesse wie oben unter Bezugnahme auf 8A-8E beschrieben.
  • 9B veranschaulicht eine Baugruppe nach dem Bilden leitfähiger Säulen 152 auf dem zweiten Träger 105-2, dem Abscheiden eines Isolationsmaterials 133 auf und um den ersten Die 114-1 und die leitfähigen Säulen 152 herum und dem Bilden einer freigelegten HB-Schnittstelle 180 auf einer oberen Oberfläche des Isolationsmaterials 133, der leitfähigen Säulen 152 und des Die 114-1 (z. B. auf dem aktiven seitlichen Metallisierungsstapel 122), wobei die HB-Schnittstelle 180 HB-Kontakte 110 beinhaltet, die von HB-Dielektrikum 108 umgeben sind. Die leitfähigen Säulen 152 und das Isolationsmaterial 133 können wie oben unter Bezugnahme auf 8I beschrieben ausgebildet sein.
  • 9C veranschaulicht eine Baugruppe nach dem Hybridbonden eines zweiten Die 114-2 und eines dritten Die 114-3 an die obere Oberfläche der Baugruppe aus 9B und dem Abscheiden eines Isolationsmaterials 133 auf und um den zweiten und den dritten Die 114-2, 114-3 herum. Insbesondere kann die HB-Schnittstelle 180 (nicht gekennzeichnet) des zweiten Die 114-2 und des dritten Die 114-3 in Kontakt mit der HB-Schnittstelle des ersten Die 114-1 gebracht werden, und Wärme und/oder Druck können angewendet werden, um die sich berührenden HB-Schnittstellen 180 zu bonden, um HB-Gebiete 130-1 bzw. 130-2 zu bilden. Das Isolationsmaterial 133 kann wie oben unter Bezugnahme auf 8I abgeschieden werden. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 auf und um den zweiten und den dritten Die 114-2, 114-3 herum weggelassen sein. Bei einer solchen Ausführungsform können der zweite und der dritte Die 114-2, 114-3 von der darunterliegenden Struktur (z. B. der Baugruppe aus 9B) gestützt sein. Bei manchen Ausführungsformen kann ein mechanisches Stützsubstrat, wie etwa ein permanenter Träger (nicht gezeigt), an der oberen Oberfläche der Baugruppe aus 9C (z. B. der oberen Oberflächen des zweiten und dritten Die 114-2, 114-3) angebracht sein, um eine weitere mechanische Unterstützung bereitzustellen.
  • 9D veranschaulicht eine Baugruppe nach dem Entfernen des zweiten Trägers 105-2 und dem Bilden leitfähiger Kontakte 132 für DTP-Zwischenverbindungen auf einer unteren Oberfläche der Baugruppe aus 9C. Die Dies 114-1, 114-2, 114-3 können unter Verwendung der leitfähigen Kontakte 132 auf ihre Funktion geprüft werden, um zu bestimmen, dass die Dies 114-1, 114-2, 114-3 KGDs sind, bevor eine weitere Verarbeitung durchgeführt wird. Die Baugruppe aus 9D kann eine mikroelektronische Baugruppe 100 sein, wie gezeigt, oder weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 aus 9D zum Bilden anderer mikroelektronischer Baugruppen 100 durchgeführt werden, wie zum Beispiel in 1 gezeigt ist. Zum Beispiel kann die Baugruppe aus 9D durch Drucken einer Lötpaste auf die leitfähigen Kontakte 132, Platzieren der Baugruppe aus 9D auf einem Gehäusesubstrat unter Verwendung eines Pick-n-Place-Werkzeugs, Unterziehen der Lötpaste einem thermischen Wiederaufschmelzen und Reinigen durch DTP-Zwischenverbindungen elektrisch mit einem Gehäusesubstrat gekoppelt werden.
  • 10A-10G sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 5 gemäß verschiedenen Ausführungsformen. 10A veranschaulicht eine Baugruppe aus 8D nach dem Durchführen der Prozesse wie oben unter Bezugnahme auf 8A-8D beschrieben, wobei der zweite Träger 105-2, der an der oberen Oberfläche montiert ist, ein Substrat 128 und TSVs 118 beinhaltet (z. B. wird der zweite Träger 105-2 zu einem permanenten Teil der mikroelektronischen Baugruppe 100 aus 5).
  • 10B veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 10A, dem Entfernen des ersten Trägers 105-1 und dem Bilden einer freigelegten HB-Schnittstelle 180 auf einer oberen Oberfläche des Die 114-1 (z. B. auf dem aktiven seitlichen Metallisierungsstapel 122), wobei die HB-Schnittstelle 180 HB-Kontakte 110 beinhaltet, die von HB-Dielektrikum 108 umgeben sind.
  • 10C veranschaulicht eine Baugruppe nach dem Platzieren eines zweiten Die 114-2 und eines dritten Die 114-3 auf einem dritten Träger 105-3, wobei eine Rückseite (z. B. eine nicht aktive Seite) zu dem dritten Träger 105-3 zeigt. Die oberen Oberflächen des zweiten und dritten Die 114-2, 114-3 können jeweils eine freigelegte HB-Schnittstelle 180-1, 180-2 beinhalten, wobei die HB-Schnittstelle 180 HB-Kontakte 110 beinhaltet, die von HB-Dielektrikum 108 umgeben sind. Bei manchen Ausführungsformen kann ein Isolationsmaterial 133 (nicht gezeigt) auf und um den zweiten und dritten Die 114-2, 114-3 herum abgeschieden werden, wie oben unter Bezugnahme auf 8I beschrieben.
  • 10D veranschaulicht eine Baugruppe nach dem Hybridbonden des ersten Die 114-1 (z. B. Umdrehen der Baugruppe aus 10B) an den zweiten Die 114-2 und den dritten Die 114-3 (z. B. an die obere Oberfläche der Baugruppe aus 10C). Insbesondere kann die HB-Schnittstelle 180 (nicht gekennzeichnet) des ersten Die 114-1 in Kontakt mit der HB-Schnittstelle des zweiten Die 114-2 und des dritten Die 114-3 gebracht werden, und Wärme und/oder Druck können angewendet werden, um die sich berührenden HB-Schnittstellen 180 zu bonden, um HB-Gebiete 130-1 bzw. 130-2 zu bilden.
  • 10E veranschaulicht eine Baugruppe nach dem Entfernen von nichtelektrischem Material von der Rückseite (z. B. der oberen Oberfläche) des Substrats 128 und dem Freilegen der oberen Oberfläche der TSVs 118. Das nichtelektrische Material kann unter Verwendung einer beliebigen geeigneten Technik entfernt werden, einschließlich zum Beispiel wie oben unter Bezugnahme auf 8B beschrieben.
  • 10F veranschaulicht eine Baugruppe nach dem Bilden leitfähiger Säulen 152 auf dem zweiten und dritten Die 114-2, 114-3, dem Abscheiden eines Isolationsmaterials 133 auf und um den ersten Die 114-1 und die leitfähigen Säulen 152 herum und dem Bilden leitfähiger Kontakte 132 für DTP-Zwischenverbindungen auf der oberen Oberfläche zu der Baugruppe. Die Dies 114-1, 114-2, 114-3 können unter Verwendung der leitfähigen Kontakte 132 auf ihre Funktion geprüft werden, um zu bestimmen, dass die Dies 114-1, 114-2, 114-3 KGDs sind, bevor eine weitere Verarbeitung durchgeführt wird. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 auf und um den zweiten und dritten Die 114-2, 114-3 herum abgeschieden werden.
  • 10G veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 10F und dem Entfernen des dritten Trägers 105-3. Die Baugruppe aus 10G kann eine mikroelektronische Baugruppe 100 sein, wie gezeigt, oder weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 aus 10G zum Bilden anderer mikroelektronischer Baugruppen 100 durchgeführt werden, wie zum Beispiel in 5 gezeigt ist. Zum Beispiel kann die Baugruppe aus 10G durch Drucken einer Lötpaste auf die leitfähigen Kontakte 132, Platzieren der Baugruppe aus 10G auf einem Gehäusesubstrat unter Verwendung eines Pick-n-Place-Werkzeugs, Unterziehen der Lötpaste einem thermischen Wiederaufschmelzen und Reinigen durch DTP-Zwischenverbindungen elektrisch mit einem Gehäusesubstrat gekoppelt werden.
  • 11A-11D sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe aus 7 gemäß verschiedenen Ausführungsformen.
  • 11A ist eine Baugruppe nach dem Durchführen der oben unter Bezugnahme auf 10A-10B beschriebenen Prozesse an dem ersten und zweiten Die 114-1, 114-2 und dem Hybridbonden des ersten und zweiten Die 114-1, 114-2 an einen dritten Die 114-3. Insbesondere kann die HB-Schnittstelle 180 (nicht gekennzeichnet) des ersten Die 114-1 und des zweiten Die 114-2 in Kontakt mit der HB-Schnittstelle des dritten Die 114-3 gebracht werden, und Wärme und/oder Druck können angewendet werden, um die sich berührenden HB-Schnittstellen 180 zu bonden, um HB-Gebiete 130-1 bzw. 130-2 zu bilden.
  • 11B veranschaulicht eine Baugruppe nach dem Entfernen des nichtelektrischen Materials von der oberen Oberfläche (z. B. Rückseite) des Substrats 128 des ersten und zweiten Die 114-1, 114-2, um die oberen Oberflächen der TSVs 118 freizulegen, dem Bilden leitfähiger Säulen 152 auf der oberen Oberfläche des dritten Dies 114-3 und dem Abscheiden eines Isolationsmaterials 133 auf und um den ersten Die 114-1, den zweiten Die 114-2 und die leitfähigen Säulen 152 herum. Bei manchen Ausführungsformen kann das nichtelektrische Material von der oberen Oberfläche des Substrats 128 des ersten und zweiten Die 114-1, 114-2 mit dem Isolationsmaterial 133 entfernt werden. Die leitfähigen Säulen 152 und das Isolationsmaterial 133 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich wie oben unter Bezugnahme auf 8I beschrieben. Das Isolationsmaterial 133 kann unter Verwendung einer beliebigen geeigneten Technik entfernt werden, einschließlich wie oben unter Bezugnahme auf 8I beschrieben. Das nichtelektrische Material des Substrats 128 kann unter Verwendung einer beliebigen geeigneten Technik entfernt werden, einschließlich wie oben unter Bezugnahme auf 8B beschrieben.
  • 11C veranschaulicht eine Baugruppe nach dem Bilden einer RDL 148 auf der oberen Oberfläche der Baugruppe aus 11B. Die RDL 148 kann leitfähige Kontakte auf einer unteren Oberfläche, die durch die TSVs 118 in dem Substrat 128 mit dem ersten und zweiten Die 114-1, 114-2 gekoppelt sind, und leitfähige Kontakte 132 auf der oberen Oberfläche zum Koppeln mit einem Gehäusesubstrat durch DTP-Zwischenverbindungen beinhalten. Die RDL 148 kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik, einer Umverteilungsschichttechnik oder einer Damascene-Verarbeitung.
  • 11D veranschaulicht eine Baugruppe nach dem Umdrehen der Baugruppe aus 11C. Die Baugruppe aus 11D kann selbst eine mikroelektronische Baugruppe 100 sein, wie gezeigt. Weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 aus 11D zum Bilden anderer mikroelektronischer Baugruppen 100 durchgeführt werden, wie etwa in 7 gezeigt. Zum Beispiel kann eine weitere Verarbeitung Abscheiden einer Lötstoppschicht, Anbringen von Lötkugeln und elektrisches Koppeln eines Gehäusesubstrats 102 mit der unteren Oberfläche der Baugruppe aus 11D durch DTP-Zwischenverbindungen 150 beinhalten. Die Dies 114-1, 114-2, 114-3 können unter Verwendung der leitfähigen Kontakte 132 auf ihre Funktion geprüft werden, um zu bestimmen, dass die Dies 114-1, 114-2, 114-3 KGDs sind, bevor eine weitere Verarbeitung durchgeführt wird.
  • Die hierin offenbarten mikroelektronischen Baugruppen 100 können für eine beliebige geeignete Anwendung verwendet werden. Bei manchen Ausführungsformen kann zum Beispiel eine mikroelektronische Baugruppe 100 verwendet werden, um eine Spannungsregelung mit sehr kleinem Formfaktor für ein feldprogrammierbares Gatterarray (FPGA, Field Programmable Gate Array) oder Verarbeitungseinheiten (z. B. eine zentrale Verarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, einen Anwendungsprozessor usw.), insbesondere in Mobilvorrichtungen und Vorrichtungen mit kleinem Formfaktor, zu ermöglichen. In einem anderen Beispiel kann der Die 114 in einer mikroelektronischen Baugruppe 100 eine Verarbeitungsvorrichtung (z. B. eine zentrale Verarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, ein Anwendungsprozessor usw.) sein.
  • Die hierin offenbarten mikroelektronischen Baugruppen 100 können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 12-15 veranschaulichen verschiedene Beispiele für Einrichtungen, die beliebige der hierin offenbarten mikroelektronischen Baugruppen 100 beinhalten oder in diesen beinhaltet sein können.
  • 12 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die in beliebigen der hierin offenbarten mikroelektronischen Baugruppen 100 (z. B. als beliebige geeignete der Dies 114) enthalten sein können. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 mit IC-Strukturen beinhalten, die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC enthält. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einen Vereinzelungsprozess durchlaufen, in dem die Dies 1502 voneinander separiert werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann ein beliebiger der hierin offenbarten Dies 114 sein. Der Die 1502 kann einen oder mehrere Transistoren (z. B. einige der unten erörterten Transistoren 1640 aus 13), eine Unterstützungsschaltung zum Leiten elektrischer Signale zu den Transistoren, passive Komponenten (z. B. Signalbahnen, Widerstände, Kondensatoren oder Induktivitäten) und/oder beliebige andere IC-Komponenten beinhalten. Bei manchen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z. B. eine Direktzugriffsspeichervorrichtung (RAM, Random Access Memory), wie etwa eine statische RAM-Vorrichtung (SRAM, Static RAM), eine magnetische RAM-Vorrichtung (MRAM, Magnetic RAM), eine resistive RAM-Vorrichtung (RRAM, Resistive RAM), eine leitfähige Brücken-RAM-Vorrichtung (CBRAM, Conductive-Bridging RAM) usw.), eine Logikvorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltkreiselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Die 1502 kombiniert sein. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildetes Speicherarray auf einem gleichen Die 1502 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 aus 15) oder eine andere Logik gebildet sein, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Anweisungen auszuführen. Bei manchen Ausführungsformen kann ein Die 1502 (z. B. ein Die 114) eine zentrale Verarbeitungseinheit, ein Hochfrequenzchip, ein Leistungswandler oder ein Netzwerkprozessor sein. Verschiedene der hierin offenbarten mikroelektronischen Baugruppen 100 können unter Verwendung einer Die-zu-Wafer-Montagetechnik hergestellt werden, bei der manche Dies 114 an einem Wafer 1500 angebracht werden, die andere der Dies 114 beinhalten, und der Wafer 1500 anschließend vereinzelt wird.
  • 13 ist eine Querschnittsseitenansicht einer IC-Vorrichtung 1600, die in einer beliebigen der hierin offenbarten mikroelektronischen Baugruppen 100 (z. B. in einem beliebigen der Dies 114) enthalten sein kann. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 (12) enthalten sein. Die IC-Vorrichtung 1600 kann auf einem Die-Substrat 1602 (z. B. dem Wafer 1500 aus 12) gebildet sein und kann in einem Die (z. B. dem Die 1502 aus 12) beinhaltet sein. Das Die-Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Die-Substrat 1602 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung eines Bulk-Siliciums oder einer Silicium-auf-Isolator-Unterstruktur (SOI, Silicon-On-Insulator) gebildet ist. Bei manchen Ausführungsformen kann das Die-Substrat 1602 unter Verwendung alternativer Materialien gebildet sein, die mit Silicium kombiniert sein können oder nicht, die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können auch verwendet werden, um das Die-Substrat 1602 zu bilden. Obgleich hierin einige Beispiele für Materialien beschrieben sind, aus denen das Die-Substrat 1602 gebildet sein kann, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Die-Substrat 1602 kann Teil eines vereinzelten Die (z. B. der Dies 1502 aus 12) oder eines Wafers (z. B. des Wafers 1500 aus 12) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 beinhalten, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field-Effect Transistors)) beinhalten, die auf dem Die-Substrat 1602 gebildet sind. Die Vorrichtungsschicht 1604 kann zum Beispiel ein oder mehrere Source- und/oder Drain(S/D)-Bereiche 1620, ein Gate 1622 zum Steuern eines Stromflusses in den Transistoren 1640 zwischen den S/D-Bereichen 1620 und einen oder mehrere S/D-Kontakte 1624 zum Leiten elektrischer Signale zu/von den S/D-Bereichen 1620 beinhalten. Die Transistoren 1640 können zusätzliche Merkmale beinhalten, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsbereiche, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf die in 13 dargestellte Art und Konfiguration beschränkt und können eine breite Vielfalt anderer Arten und Konfigurationen beinhalten, wie zum Beispiel planare Transistoren, nichtplanare Transistoren oder eine Kombination von beidem. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoband- und Nanodrahttransistoren, beinhalten.
  • Jeder Transistor 1640 kann ein Gate 1622 beinhalten, das aus mindestens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder ein High-k-Dielektrikumsmaterial beinhalten. Das High-k-Dielektrikumsmaterial kann Elemente wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink beinhalten. Beispiele für High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, beinhalten unter anderem Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei einigen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann in Abhängigkeit davon, ob der Transistor 1640 ein PMOS- oder ein NMOS-Transistor sein soll, mindestens ein p-Typ-Austrittsarbeitsmetall oder ein n-Typ-Austrittsarbeitsmetall beinhalten. Bei manchen Implementierungen kann die Gate-Elektrode aus einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und mindestens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können für andere Zwecke enthalten sein, wie etwa eine Sperrschicht. Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z. B. zur Austrittsarbeitsabstimmung). Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor erörterten Metalle (z. B. zur Austrittsarbeitsabstimmung).
  • Bei einigen Ausführungsformen kann die Gate-Elektrode bei Betrachtung als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung aus einer U-förmigen Struktur bestehen, die einen unteren Teil, der im Wesentlichen parallel zu der Oberfläche des Die-Substrats 1602 ist, und zwei Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann mindestens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Die-Substrats 1602 ist und keine Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und ebenen, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht-U-förmigen Schichten gebildet sind.
  • Bei einigen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien, wie etwa Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid, gebildet sein. Prozesse zum Bilden von Seitenwandabstandshaltern sind in der Technik wohlbekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei manchen Ausführungsformen können mehrere Abstandshalterpaare verwendet werden; zum Beispiel können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Gebiete 1620 können innerhalb des Die-Substrats 1602 angrenzend an das Gate 1622 jedes Transistors 1640 gebildet sein. Die S/D-Gebiete 1620 können zum Beispiel unter Verwendung eines Implantations-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses gebildet sein. Bei dem erstgenannten Prozess können Dotierungsstoffe wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen in das Die-Substrat 1602 ionenimplantiert werden, um die S/D-Gebiete 1620 zu bilden. Ein Temperprozess, der die Dotierungsstoffe aktiviert und bewirkt, dass sie weiter in das Die-Substrat 1602 diffundieren, kann auf den lonenimplantationsprozess folgen. In dem letztgenannten Prozess kann das Die-Substrat 1602 zunächst geätzt werden, um Vertiefungen an den Stellen der S/D-Gebiete 1620 zu bilden. Dann kann ein epitaktischer Abscheidungsprozess ausgeführt werden, um die Vertiefungen mit Material zu füllen, das zum Fertigen der S/D-Gebiete 1620 verwendet wird. Bei manchen Implementierungen können die S/D-Gebiete 1620 unter Verwendung einer Siliciumlegierung wie zum Beispiel Siliciumgermanium oder Siliciumcarbid gefertigt sein. Bei einigen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen wie etwa Bor, Arsen oder Phosphor, dotiert sein. Bei einigen Ausführungsformen können die S/D-Gebiete 1620 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie etwa Germanium oder eines Gruppe-III-V-Materials oder einer Legierung, gebildet sein. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Gebiete 1620 zu bilden.
  • Elektrische Signale, wie zum Beispiel Leistungs- und/oder Eingabe-/Ausgabesignale (E/A-Signale), können an und/oder von den Vorrichtungen (z. B. den Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 1604 angeordnet sind (in 13 als Zwischenverbindungsschichten 1606 bis 1610 veranschaulicht). Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. das Gate 1622 und die S/D-Kontakte 1624) mit den Zwischenverbindungsstrukturen 1628 der Zwischenverbindungsschichten 1606-1610 elektrisch gekoppelt sein. Die eine oder die mehreren Zwischenverbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch als „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 bilden.
  • Die Zwischenverbindungsstrukturen 1628 können innerhalb der Zwischenverbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Designs zu leiten; insbesondere ist die Anordnung nicht auf die in 13 dargestellte spezielle Konfiguration von Zwischenverbindungsstrukturen 1628 beschränkt. Obwohl eine spezielle Anzahl von Zwischenverbindungsschichten 1606-1610 in 13 dargestellt ist, beinhalten Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Zwischenverbindungsschichten als dargestellt.
  • Bei einigen Ausführungsformen können die Zwischenverbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b beinhalten, die mit einem elektrisch leitfähigen Material, wie etwa einem Metall, gefüllt sind. Die Leitungen 1628a können so angeordnet sein, dass sie elektrische Signale in eine Richtung einer Ebene leiten, die im Wesentlichen parallel zu einer Oberfläche des Die-Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a aus der Perspektive von 13 elektrische Signale in eine Richtung in die Seite hinein und aus der Seite heraus leiten. Die Durchkontaktierungen 1628b können so angeordnet sein, dass sie elektrische Signale in eine Richtung einer Ebene leiten, die im Wesentlichen senkrecht zu der Oberfläche des Die-Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Bei manchen Ausführungsformen können die Durchkontaktierungen 1628b Leitungen 1628a unterschiedlicher Zwischenverbindungsschichten 1606-1610 elektrisch miteinander koppeln.
  • Die Zwischenverbindungsschichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Zwischenverbindungsstrukturen 1628 angeordnet ist, wie in 13 gezeigt. Bei einigen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 1628 in unterschiedlichen der Zwischenverbindungsschichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 in unterschiedlichen Zwischenverbindungsschichten 1606-1610 gleich sein.
  • Eine erste Zwischenverbindungsschicht 1606 (als Metall 1 oder „M1“ bezeichnet) kann direkt auf der Vorrichtungsschicht 1604 gebildet sein. Bei einigen Ausführungsformen kann die erste Zwischenverbindungsschicht 1606, wie gezeigt, die Leitungen 1628a und/oder die Vias 1628b beinhalten. Die Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Zwischenverbindungsschicht 1608 (als Metall 2 oder „M2“ bezeichnet) kann direkt auf der ersten Zwischenverbindungsschicht 1606 gebildet sein. Bei manchen Ausführungsformen kann die zweite Zwischenverbindungsschicht 1608 Vias 1628b beinhalten, um die Leitungen 1628a der zweiten Zwischenverbindungsschicht 1608 mit den Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b der Klarheit halber mit einer Linie innerhalb jeder Zwischenverbindungsschicht (z. B. innerhalb der zweiten Zwischenverbindungsschicht 1608) strukturell abgegrenzt sind, können die Leitungen 1628a und die Vias 1628b bei manchen Ausführungsformen strukturell und/oder materiell zusammenhängen (z. B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Eine dritte Zwischenverbindungsschicht 1610 (als Metall 3 oder „M3“ bezeichnet) (und bei Bedarf zusätzliche Zwischenverbindungsschichten) kann in Folge auf der zweiten Zwischenverbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet sein, die in Verbindung mit der zweiten Zwischenverbindungsschicht 1608 oder der ersten Zwischenverbindungsschicht 1606 beschrieben sind. Bei einigen Ausführungsformen können die Zwischenverbindungsschichten, die „weiter oben“ in dem Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 (d. h. weiter von der Vorrichtungsschicht 1604 entfernt) sind, dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 beinhalten, die auf den Zwischenverbindungsschichten 1606-1610 gebildet sind. In 13 sind die leitfähigen Kontakte 1636 so veranschaulicht, dass sie die Form von Bond-Pads annehmen. Die leitfähigen Kontakte 1636 können mit den Zwischenverbindungsstrukturen 1628 elektrisch gekoppelt und dazu konfiguriert sein, die elektrischen Signale des/der Transistor(en) 1640 zu anderen externen Vorrichtungen zu leiten. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötbonds gebildet sein, um einen Chip, der die IC-Vorrichtung 1600 beinhaltet, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen beinhalten, um die elektrischen Signale von den Zwischenverbindungsschichten 1606-1610 zu leiten; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Stifte) beinhalten, die die elektrischen Signale zu externen Komponenten leiten.
  • Bei manchen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z. B. wie der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen anderen Metallisierungsstapel (nicht gezeigt) auf der gegenüberliegenden Seite der Vorrichtungsschicht(en) 1604 beinhalten. Dieser Metallisierungsstapel kann mehrere Zwischenverbindungsschichten beinhalten, wie weiter oben unter Bezugnahme auf die Zwischenverbindungsschichten 1606-1610 erörtert, um leitfähige Pfade (z. B. einschließlich leitfähiger Leitungen und Vias) zwischen der/den Vorrichtungsschicht(en) 1604 und zusätzlichen leitfähigen Kontakten (nicht gezeigt) auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitzustellen.
  • Bei anderen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z. B. wie der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen oder mehrere TSVs durch das Die-Substrat 1602 beinhalten; diese TSVs können einen Kontakt mit der/den Vorrichtungsschicht(en) 1604 herstellen und können leitfähige Pfade zwischen der/den Vorrichtungsschicht(en) 1604 und zusätzlichen leitfähigen Kontakten (nicht gezeigt) auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitstellen.
  • 14 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe 1700, die eine beliebige der hierin offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 1700 eine mikroelektronische Baugruppe 100 sein. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Anzahl von Komponenten, die auf einer Leiterplatte 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet Komponenten, die auf einer ersten Fläche 1740 der Leiterplatte 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Leiterplatte 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Beliebige der unten unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 1700 erörterten IC-Gehäuse können die Form beliebiger geeigneter der Ausführungsformen der hierin offenbarten mikroelektronischen Baugruppen 100 annehmen.
  • Bei manchen Ausführungsformen kann die Leiterplatte 1702 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einer gewünschten Schaltkreisstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1702 gekoppelten Komponenten zu leiten. Bei manchen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein. Bei manchen Ausführungsformen kann die Leiterplatte 1702 zum Beispiel eine Leiterplatte sein.
  • Die in 14 veranschaulichte IC-Vorrichtungsanordnung 1700 beinhaltet eine Gehäuse-auf-Interposer-Struktur 1736, die durch Kopplungskomponenten 1716 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1716 können die Gehäuse-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 14 gezeigt), Stecker und Buchsen eines Sockels, einen Haftstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 1736 kann ein IC-Gehäuse 1720 beinhalten, das durch Kopplungskomponenten 1718 mit einem Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Formen. Obwohl ein einziges IC-Gehäuse 1720 in 14 gezeigt ist, können mehrere IC-Gehäuse mit dem Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 1704 gekoppelt sein. Der Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Leiterplatte 1702 und das IC-Gehäuse 1720 zu überbrücken. Das IC-Gehäuse 1720 kann zum Beispiel ein Die (der Die 1502 aus 12), eine IC-Vorrichtung (z. B. die IC-Vorrichtung 1600 aus 13) oder eine beliebige andere geeignete Komponente sein oder diese bzw. diesen beinhalten. Allgemein kann der Interposer 1704 eine Verbindung auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Interposer 1704 das IC-Gehäuse 1720 (z. B. einen Die) mit einer Gruppe von leitfähigen Kugelgitterarray-Kontakten (BGA, Ball Grid Array) der Kopplungskomponenten 1716 zum Koppeln mit der Leiterplatte 1702 koppeln. Bei der in 14 veranschaulichten Ausführungsform sind das IC-Gehäuse 1720 und die Leiterplatte 1702 auf gegenüberliegenden Seiten des Interposers 1704 angebracht; bei anderen Ausführungsformen können das IC-Gehäuse 1720 und die Leiterplatte 1702 auf einer gleichen Seite des Interposers 1704 angebracht sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Interposers 1704 miteinander verbunden sein.
  • Bei manchen Ausführungsformen kann der Interposer 1704 als eine PCB gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus einem dielektrischen Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Bei manchen Ausführungsformen kann der Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie zum Beispiel Polyimid, gebildet sein. Bei manchen Ausführungsformen kann der Interposer 1704 aus abwechselnd starren oder flexiblen Materialien gebildet sein, welche die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 1704 kann Metallzwischenverbindungen 1708 und Vias 1710 beinhalten, einschließlich unter anderem TSVs 1706. Der Interposer 1704 kann ferner eingebettete Vorrichtungen 1714 beinhalten, einschließlich sowohl passiver als auch aktiver Vorrichtungen. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, elektrostatische Entladungsvorrichtungen (ESD, Electrostatic Discharge) und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie beispielsweise Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Vorrichtungen mikroelektromechanischer Systeme (MEMS, Microelectromechanical Systems), können auch auf dem Interposer 1704 gebildet sein. Die Gehäuse-auf-Interposer-Struktur 1736 kann die Form beliebiger in der Technik bekannter Gehäuse-auf-Interposer-Strukturen annehmen.
  • Die IC-Vorrichtungsanordnung 1700 kann ein IC-Gehäuse 1724 beinhalten, das durch Kopplungskomponenten 1722 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen und das IC-Gehäuse 1724 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 1720 erörterten Ausführungsformen annehmen.
  • Die in 14 veranschaulichte IC-Vorrichtungsanordnung 1700 beinhaltet eine Gehäuse-auf-Gehäuse-Struktur 1734, die durch Kopplungskomponenten 1728 mit der zweiten zweite Fläche 1742 der Leiterplatte 1702 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann ein IC-Gehäuse 1726 und ein IC-Gehäuse 1732 beinhalten, die durch Kopplungskomponenten 1730 so miteinander gekoppelt sind, dass das IC-Gehäuse 1726 zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form einer beliebigen der Ausführungsformen der oben erörterten Kopplungskomponenten 1716 annehmen, und die IC-Gehäuse 1726 und 1732 können die Form einer beliebigen der Ausführungsformen des oben erörterten IC-Gehäuses 1720 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann gemäß beliebiger in der Technik bekannter Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 15 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere der hierin offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Vorrichtungsbaugruppen 1700, IC-Vorrichtungen 1600 oder Dies 1502 beinhalten und können in beliebigen der hierin offenbarten mikroelektronischen Baugruppen 100 angeordnet sein. Eine Anzahl von Komponenten ist in 15 als in der elektrischen Vorrichtung 1800 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten wie für die Anwendung geeignet weggelassen oder dupliziert werden. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 beinhaltet sind, an einer oder mehreren Hauptplatinen angebracht sein. Bei manchen Ausführungsformen sind manche oder alle dieser Komponenten auf einem einzelnen System-on-Chip(SoC)-Die gefertigt.
  • Zusätzlich enthält die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsformen möglicherweise keine der einen oder mehreren in 15 veranschaulichten Komponenten, sondern die elektrische Vorrichtung 1800 kann eine Schnittstellenschaltung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungsschnittstellenschaltung (z. B. einen Verbinder und eine Treiberschaltung) beinhalten, mit der eine Anzeigevorrichtung 1806 gekoppelt werden kann. In einem anderen Satz von Beispielen beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Audioeingabevorrichtung 1824 oder Audioausgabevorrichtung 1808, sondern kann eine Audioeingabe- oder - ausgabevorrichtungsschnittstellenschaltung (z. B. Verbinder und eine Unterstützungsschaltung) beinhalten, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt werden kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hierin verwendet, kann der Begriff „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere Digitalsignalprozessoren (DSPs, Digital Signal Processors), anwendungsspezifische ICs (ASICs, Application-Specific Integrated Circuits), zentrale Verarbeitungseinheiten (CPUs, Central Processing Units), Grafikverarbeitungseinheiten (GPUs, Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 beinhalten, der selbst eine oder mehrere Speichervorrichtungen beinhalten kann, wie etwa flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM, Dynamic Random Access Memory)), nichtflüchtigen Speicher (z. B. Nur-Lese-Speicher (ROM, Read-Only Memory)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. Bei manchen Ausführungsformen kann der Speicher 1804 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM, embedded Dynamic Random Access Memory) oder einen magnetischen Spintransferdrehmoment-Direktzugriffsspeicher (STT-MRAM, Spin Transfer Torque Magnetic Random Access Memory) beinhalten.
  • Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 1812 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 konfiguriert sein. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei manchen Ausführungsformen diese möglicherweise nicht enthalten.
  • Der Kommunikationschip 1812 kann beliebige einer Reihe von Drahtlosstandards oder - protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Amendment), Long-Term-Evolution(LTE)-Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced-LTE-Project, Ultra-Mobile-Broadband(UMB)-Project (auch als „3GPP2“ bezeichnet) usw.). Mit IEEE 802.16 kompatible Netzwerke mit drahtlosem Breitbandzugang (BWA, Broadband Wireless Access) werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, das ein Zertifizierungszeichen für Produkte ist, die Konformitäts- und Interoperabilitätsprüfungen für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMLS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder um andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei manchen Ausführungsformen kann der Kommunikationschip 1812 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa WiFi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen dediziert sein und ein zweiter Kommunikationschip 1812 kann für drahtgebundene Kommunikationen dediziert sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltung 1814 beinhalten. Die Batterie-/Leistungsschaltung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltung zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 mit einer von der elektrischen Vorrichtung 1800 separaten Energiequelle (z. B. der AC-Netzversorgung) beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert) beinhalten. Die Anzeigevorrichtung 1806 kann beliebige visuelle Indikatoren beinhalten, wie etwa ein Heads-Up-Display, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD, Liquid Crystal Display), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung beinhalten, die einen hörbaren Indikator erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonanordnungen oder digitale Instrumente (z. B. Instrumente mit einem Musical-Instrument-Digital-Interface(MIDI)-Ausgang).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Beispiele für die andere Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen zu anderen Vorrichtungen oder eine zusätzliche Speichervorrichtung beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Beispiele für die andere Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Abtaststift, ein Touchpad, ein Strichcodelesegerät, ein Quick-Response(QR)-Codelesegerät, einen beliebigen Sensor oder ein Funkfrequenzidentifikations-Lesegerät (RFID, Radio Frequency Identification) beinhalten.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen gewünschten Formfaktor aufweisen, wie etwa eine Rechenvorrichtung oder eine handgehaltene, tragbare oder mobile Rechenvorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musik-Player, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistenten (PDA, Personal Digital Assistant), einen ultramobilen PersonalComputer usw.), eine elektrische Desktop-Vorrichtung, einen Server oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine Wearable-Rechenvorrichtung. In manchen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die folgenden Absätze stellen verschiedene Beispiele für die hierin offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine mikroelektronische Baugruppe, die einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht, wobei der erste Die einen ersten Metallisierungsstapel an der ersten Oberfläche; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Zwischenverbindung an der ersten Oberfläche, die elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist, beinhaltet; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht beinhaltet, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der zweiten Oberfläche des ersten Die gekoppelt ist und mit der leitfähigen Säule gekoppelt ist.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 beinhalten und kann ferner spezifizieren, dass das Hybridbondgebiet ein erstes Hybridbondgebiet ist, und kann ferner einen dritten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der zweiten Schicht beinhalten, wobei die erste Oberfläche des dritten Die durch ein zweites Hybridbondgebiet mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Beispiel 3 kann den Gegenstand von Beispiel 1 oder 2 beinhalten und kann ferner spezifizieren, dass die Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  • Beispiel 4 kann den Gegenstand eines der Beispiele 1-3 beinhalten und kann ferner eine Substratschicht beinhalten, die einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet.
  • Beispiel 5 kann den Gegenstand von Beispiel 4 beinhalten und kann ferner spezifizieren, dass der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  • Beispiel 6 kann den Gegenstand eines der Beispiele 1-5 beinhalten und kann ferner ein Gehäusesubstrat beinhalten, das durch die Zwischenverbindung elektrisch mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  • Beispiel 7 kann den Gegenstand eines der Beispiele 1-6 beinhalten und kann ferner spezifizieren, dass die Zwischenverbindung eine erste Zwischenverbindung ist, und kann ferner einen dritten Die mit einer ersten Oberfläche mit einer zweiten Zwischenverbindung und einer gegenüberliegenden zweiten Oberfläche beinhalten, der elektrisch durch die erste Zwischenverbindung mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  • Beispiel 8 kann den Gegenstand von Beispiel 7 beinhalten und kann ferner spezifizieren, dass die zweite Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  • Beispiel 9 kann den Gegenstand von Beispiel 7 beinhalten und kann ferner ein Gehäusesubstrat beinhalten, das durch die zweite Zwischenverbindung elektrisch mit der ersten Oberfläche des dritten Die gekoppelt ist.
  • Beispiel 10 kann den Gegenstand eines der Beispiele 1-9 beinhalten und kann ferner spezifizieren, dass leitfähige Strukturen des ersten Metallisierungsstapels dicker als leitfähige Strukturen des zweiten Metallisierungsstapels sind.
  • Beispiel 11 ist eine mikroelektronische Baugruppe, die einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht, wobei der erste Die ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Zwischenverbindung an der ersten Oberfläche, die durch den TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist, beinhaltet; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht beinhaltet, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der leitfähigen Säule und mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Beispiel 12 kann den Gegenstand von Beispiel 11 beinhalten und kann ferner spezifizieren, dass das Hybridbondgebiet ein erstes Hybridbondgebiet ist, und kann ferner einen dritten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der zweiten Schicht beinhalten, wobei die erste Oberfläche des dritten Die durch ein zweites Hybridbondgebiet mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Beispiel 13 kann den Gegenstand von Beispiel 11 oder 12 beinhalten und kann ferner spezifizieren, dass die Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  • Beispiel 14 kann den Gegenstand eines der Beispiele 11-13 beinhalten und kann ferner spezifizieren, dass das Substrat ein erstes Substrat ist, und kann ferner ein zweites Substrat beinhalten, das einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet.
  • Beispiel 15 kann den Gegenstand von Beispiel 14 beinhalten und kann ferner spezifizieren, dass der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  • Beispiel 16 kann den Gegenstand eines der Beispiele 11-15 beinhalten, und kann ferner ein Gehäusesubstrat beinhalten, das durch die Zwischenverbindung elektrisch mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  • Beispiel 17 kann den Gegenstand eines der Beispiele 11-16 beinhalten und kann ferner spezifizieren, dass die Zwischenverbindung eine erste Zwischenverbindung ist, und kann ferner einen dritten Die mit einer ersten Oberfläche mit einer zweiten Zwischenverbindung und einer gegenüberliegenden zweiten Oberfläche beinhalten, der elektrisch durch die erste Zwischenverbindung mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  • Beispiel 18 kann den Gegenstand von Beispiel 17 beinhalten und kann ferner spezifizieren, dass die zweite Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  • Beispiel 19 kann den Gegenstand von Beispiel 17 beinhalten und kann ferner ein Gehäusesubstrat beinhalten, das durch die zweite Zwischenverbindung elektrisch mit der ersten Oberfläche des dritten Die gekoppelt ist.
  • Beispiel 20 kann den Gegenstand eines der Beispiele 11-19 beinhalten und kann ferner spezifizieren, dass leitfähige Strukturen des ersten Metallisierungsstapels dicker als leitfähige Strukturen des zweiten Metallisierungsstapels sind.
  • Beispiel 21 ist eine mikroelektronische Baugruppe, die einen ersten Die in einer ersten dielektrischen Schicht, wobei die erste dielektrische Schicht eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist, und wobei der erste Die ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und erste Zwischenverbindungen an der ersten Oberfläche, die durch den TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt sind, beinhaltet; einen zweiten Die in der ersten dielektrischen Schicht, wobei der zweite Die ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und zweite Zwischenverbindungen an der ersten Oberfläche, die durch den TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt sind, beinhaltet; eine leitfähige Säule in der ersten dielektrischen Schicht; einen dritten Die in einer zweiten dielektrischen Schicht auf der zweiten Oberfläche der ersten dielektrischen Schicht, der elektrisch mit der leitfähigen Säule gekoppelt ist, elektrisch mit dem ersten Die durch ein erstes Hybridbondgebiet an der zweiten Oberfläche der ersten dielektrischen Schicht gekoppelt ist und elektrisch mit dem zweiten Die durch ein zweites Hybridbondgebiet an der zweiten Oberfläche der ersten dielektrischen Schicht gekoppelt ist; und eine Umverteilungsschicht (RDL) mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche an der ersten Oberfläche der ersten dielektrischen Schicht beinhaltet, wobei die zweite Oberfläche der RDL elektrisch mit der ersten Oberfläche der ersten dielektrischen Schicht gekoppelt ist, und wobei die erste Oberfläche der RDL dritte Zwischenverbindungen beinhaltet, die durch leitfähige Pfade in der RDL elektrisch mit der leitfähigen Säule, den ersten Zwischenverbindungen und den zweiten Zwischenverbindungen gekoppelt sind.
  • Beispiel 22 kann den Gegenstand von Beispiel 21 beinhalten und kann ferner spezifizieren, dass die ersten Zwischenverbindungen, die zweiten Zwischenverbindungen und die dritten Zwischenverbindungen Teil eines Leistungsversorgungsnetzwerks sind.
  • Beispiel 23 kann den Gegenstand von Beispiel 21 oder 22 beinhalten und kann ferner spezifizieren, dass das Substrat des ersten Die ein erstes Substrat ist, und kann ferner ein zweites Substrat beinhalten, das einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet, wobei der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  • Beispiel 24 kann den Gegenstand eines der Beispiele 21-23 beinhalten und kann ferner spezifizieren, dass das Substrat des zweiten Die ein erstes Substrat ist, und kann ferner ein zweites Substrat beinhalten, das einen µTSV zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet, wobei der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  • Beispiel 25 kann den Gegenstand eines der Beispiele 21-24 beinhalten und kann ferner ein Gehäusesubstrat beinhalten, das durch die dritten Zwischenverbindungen elektrisch mit der ersten Oberfläche der RDL gekoppelt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 17/470189 [0001]

Claims (20)

  1. Mikroelektronische Baugruppe, die Folgendes umfasst: einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht, wobei der erste Die Folgendes beinhaltet: einen ersten Metallisierungsstapel an der ersten Oberfläche; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Zwischenverbindung an der ersten Oberfläche, die elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der zweiten Oberfläche des ersten Die gekoppelt ist und mit der leitfähigen Säule gekoppelt ist.
  2. Mikroelektronische Baugruppe nach Anspruch 1, wobei das Hybridbondgebiet ein erstes Hybridbondgebiet ist, und die ferner Folgendes umfasst: einen dritten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der zweiten Schicht, wobei die erste Oberfläche des dritten Die durch ein zweites Hybridbondgebiet mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  3. Mikroelektronische Baugruppe nach Anspruch 1, wobei die Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  4. Mikroelektronische Baugruppe nach Anspruch 1, die ferner Folgendes umfasst: eine Substratschicht, die einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet.
  5. Mikroelektronische Baugruppe nach Anspruch 4, wobei der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  6. Mikroelektronische Baugruppe nach Anspruch 1, die ferner Folgendes umfasst: ein Gehäusesubstrat, das durch die Zwischenverbindung elektrisch mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  7. Mikroelektronische Baugruppe nach Anspruch 1, wobei leitfähige Strukturen des ersten Metallisierungsstapels dicker als leitfähige Strukturen des zweiten Metallisierungsstapels sind.
  8. Mikroelektronische Baugruppe, die Folgendes umfasst: einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten Schicht, wobei der erste Die Folgendes beinhaltet: ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und eine Zwischenverbindung an der ersten Oberfläche, die durch den TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt ist; eine leitfähige Säule in der ersten Schicht; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten Schicht auf der ersten Schicht, wobei die erste Oberfläche des zweiten Die durch ein Hybridbondgebiet mit der leitfähigen Säule und mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  9. Mikroelektronische Baugruppe nach Anspruch 8, wobei die Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  10. Mikroelektronische Baugruppe nach Anspruch 8, wobei das Substrat ein erstes Substrat ist, und die ferner Folgendes umfasst: ein zweites Substrat, das einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet.
  11. Mikroelektronische Baugruppe nach Anspruch 10, wobei der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  12. Mikroelektronische Baugruppe nach Anspruch 8, die ferner Folgendes umfasst: ein Gehäusesubstrat, das durch die Zwischenverbindung elektrisch mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  13. Mikroelektronische Baugruppe nach Anspruch 8, die ferner Folgendes umfasst: einen dritten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei die zweite Oberfläche des dritten Die durch die Zwischenverbindung elektrisch mit der ersten Oberfläche des ersten Die gekoppelt und durch die leitfähige Säule elektrisch mit der ersten Oberfläche des zweiten Die gekoppelt ist.
  14. Mikroelektronische Baugruppe nach Anspruch 13, wobei die erste Oberfläche des dritten Die ferner eine zweite Zwischenverbindung beinhaltet, und wobei die mikroelektronische Baugruppe ferner Folgendes umfasst: ein Gehäusesubstrat, das durch die zweite Zwischenverbindung elektrisch mit der ersten Oberfläche des dritten Die gekoppelt ist.
  15. Mikroelektronische Baugruppe nach Anspruch 14, wobei die zweite Zwischenverbindung Teil eines Leistungsversorgungsnetzwerks ist.
  16. Mikroelektronische Baugruppe nach Anspruch 8, wobei leitfähige Strukturen des ersten Metallisierungsstapels dicker als leitfähige Strukturen des zweiten Metallisierungsstapels sind.
  17. Mikroelektronische Baugruppe, die Folgendes umfasst: einen ersten Die in einer ersten dielektrischen Schicht, wobei die erste dielektrische Schicht eine erste Oberfläche und eine gegenüberliegende zweite Oberfläche aufweist, und wobei der erste Die Folgendes beinhaltet: ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und erste Zwischenverbindungen an der ersten Oberfläche, die durch die TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt sind; einen zweiten Die in der ersten dielektrischen Schicht, wobei der zweite Die Folgendes beinhaltet: ein Substrat, das einen Substrat-Via (TSV) an der ersten Oberfläche beinhaltet; einen ersten Metallisierungsstapel auf dem Substrat; eine Vorrichtungsschicht mit einer Vorrichtung auf dem ersten Metallisierungsstapel; einen zweiten Metallisierungsstapel auf der Vorrichtungsschicht; und zweite Zwischenverbindungen an der ersten Oberfläche, die durch die TSV in dem Substrat elektrisch mit dem ersten Metallisierungsstapel gekoppelt sind; eine leitfähige Säule in der ersten dielektrischen Schicht; einen dritten Die in einer zweiten dielektrischen Schicht auf der zweiten Oberfläche der ersten dielektrischen Schicht, der elektrisch mit der leitfähigen Säule gekoppelt, elektrisch mit dem ersten Die durch ein erstes Hybridbondgebiet an der zweiten Oberfläche der ersten dielektrischen Schicht gekoppelt, und elektrisch mit dem zweiten Die durch ein zweites Hybridbondgebiet an der zweiten Oberfläche der ersten dielektrischen Schicht gekoppelt ist; und eine Umverteilungsschicht (RDL) mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche an der ersten Oberfläche der ersten dielektrischen Schicht, wobei die zweite Oberfläche der RDL elektrisch mit der ersten Oberfläche der ersten dielektrischen Schicht gekoppelt ist, und wobei die erste Oberfläche der RDL dritte Zwischenverbindungen beinhaltet, die elektrisch mit der leitfähigen Säule, den ersten Zwischenverbindungen und den zweiten Zwischenverbindungen durch leitfähige Pfade in der RDL gekoppelt sind.
  18. Mikroelektronische Baugruppe nach Anspruch 17, wobei die ersten Zwischenverbindungen, die zweiten Zwischenverbindungen und die dritten Zwischenverbindungen Teil eines Leistungsversorgungsnetzwerks sind.
  19. Mikroelektronische Baugruppe nach Anspruch 17, wobei das Substrat des ersten Die ein erstes Substrat ist, und die ferner Folgendes umfasst: ein zweites Substrat, das einen Mikro-Silicium-Via (µTSV) zwischen dem ersten Metallisierungsstapel und der Vorrichtungsschicht beinhaltet, wobei der µTSV die Vorrichtung in der Vorrichtungsschicht elektrisch mit dem ersten Metallisierungsstapel koppelt.
  20. Mikroelektronische Baugruppe nach Anspruch 17, die ferner Folgendes umfasst: ein Gehäusesubstrat, das durch die dritten Zwischenverbindungen elektrisch mit der ersten Oberfläche der RDL gekoppelt ist.
DE112022001616.7T 2021-09-09 2022-08-18 Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen Pending DE112022001616T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/470,189 2021-09-09
US17/470,189 US20230073026A1 (en) 2021-09-09 2021-09-09 Microelectronic assemblies having backside die-to-package interconnects
PCT/US2022/040822 WO2023038774A1 (en) 2021-09-09 2022-08-18 Microelectronic assemblies having backside die-to-package interconnects

Publications (1)

Publication Number Publication Date
DE112022001616T5 true DE112022001616T5 (de) 2024-01-18

Family

ID=85386172

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001616.7T Pending DE112022001616T5 (de) 2021-09-09 2022-08-18 Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen

Country Status (6)

Country Link
US (1) US20230073026A1 (de)
KR (1) KR20240053562A (de)
CN (1) CN117561599A (de)
DE (1) DE112022001616T5 (de)
TW (1) TW202314964A (de)
WO (1) WO2023038774A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11862609B2 (en) * 2021-03-18 2024-01-02 Taiwan Semiconductor Manufacturing Company Limited Semiconductor die including fuse structure and methods for forming the same
US11791320B2 (en) * 2021-11-22 2023-10-17 Qualcomm Incorporated Integrated circuit (IC) packages employing a package substrate with a double side embedded trace substrate (ETS), and related fabrication methods

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101672622B1 (ko) * 2015-02-09 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
WO2019132958A1 (en) * 2017-12-29 2019-07-04 Intel Corporation Microelectronic assemblies
US11984439B2 (en) * 2018-09-14 2024-05-14 Intel Corporation Microelectronic assemblies
US11257763B2 (en) * 2019-12-03 2022-02-22 Advanced Semiconductor Engineering, Inc. Electronic device package and method for manufacturing the same
US11594498B2 (en) * 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method

Also Published As

Publication number Publication date
KR20240053562A (ko) 2024-04-24
CN117561599A (zh) 2024-02-13
US20230073026A1 (en) 2023-03-09
WO2023038774A1 (en) 2023-03-16
TW202314964A (zh) 2023-04-01

Similar Documents

Publication Publication Date Title
US11462480B2 (en) Microelectronic assemblies having interposers
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
US11769751B2 (en) Microelectronic assemblies
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
EP3430646A1 (de) Stairstep-zwischenstücke mit integrierter abschirmung für elektronikgehäuse
DE112019000890T5 (de) Antennenmodule und Kommunikationsvorrichtungen
DE112016006900B4 (de) Gehäuse einer integrierten Schaltung, Rechenvorrichtung, Verfahren zum Herstellen eines Substrats für ein Gehäuse einer integrierten Schaltung sowie Verfahren zum Betreiben eines Gehäuses einer integrierten Schaltung
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
DE102021132253A1 (de) Hybride Herstellung für integrierte Schaltkreisvorrichtungen und -baugruppen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
US20220093515A1 (en) Embedded multi-die interconnect bridge having a molded region with through-mold vias
US20220189880A1 (en) Microelectronic structures including glass cores
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
US20230088170A1 (en) Microelectronic assemblies including solder and non-solder interconnects
DE102022133839A1 (de) Mikroelektronische baugruppen mit siliciumnitridmehrfachschicht
US20230082706A1 (en) Microelectronic assemblies with direct attach to circuit boards
US20240079337A1 (en) Microelectronic assemblies having power delivery routed through a bridge die