DE102022105027A1 - Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten - Google Patents

Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten Download PDF

Info

Publication number
DE102022105027A1
DE102022105027A1 DE102022105027.0A DE102022105027A DE102022105027A1 DE 102022105027 A1 DE102022105027 A1 DE 102022105027A1 DE 102022105027 A DE102022105027 A DE 102022105027A DE 102022105027 A1 DE102022105027 A1 DE 102022105027A1
Authority
DE
Germany
Prior art keywords
die
conductive
conductive pillar
magnetic core
microelectronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022105027.0A
Other languages
English (en)
Inventor
Kristof Kuwawi Darmawikarta
Benjamin T. Duong
Srinivas V. Pietambaram
Tarek A. Ibrahim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102022105027A1 publication Critical patent/DE102022105027A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F3/00—Cores, Yokes, or armatures
    • H01F3/10—Composite arrangements of magnetic circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H01F2017/002—Details of via holes for interconnecting the layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/067—Core with two or more holes to lead through conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Mikroelektronische Baugruppen, zugehörige Vorrichtungen und Verfahren werden hier offenbart. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe Folgendes beinhalten: einen ersten Die in einer ersten dielektrischen Schicht; eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der ersten dielektrischen Schicht, einschließlich einer ersten leitfähigen Säule mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche, wenigstens teilweise von einem Magnetmaterial umgeben, das sich wenigstens teilweise von dem zweiten Ende entlang einer Dicke der ersten leitfähigen Säule erstreckt und sich zu dem ersten Ende hin verjüngt; und eine zweite leitfähige Säule, die mit der ersten leitfähigen Säule gekoppelt ist; und einen zweiten Die in einer zweiten dielektrischen Schicht auf der ersten dielektrischen Schicht, welcher mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.

Description

  • Hintergrund
  • Integrierter-Schaltkreis (IC) -Gehäuse können integrierte Spannungsregler (IVRs) zum Verwalten einer Leistungsabgabe an IC-Dies beinhalten. Manche IVRs können Magnetkerninduktivitätsstrukturen beinhalten.
  • Figurenliste
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung bezeichnen gleiche Bezugsziffern gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht einschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • 1A ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 1B-1C sind vergrößerte Teile aus 1A gemäß verschiedenen Ausführungsformen.
    • 2A ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 2B-2C sind Draufsichtschaubilder, die eine integrierte Magnetkerninduktivität in der mikroelektronischen Baugruppe aus 2A zeigen, gemäß verschiedenen Ausführungsformen.
    • 3 ist eine Seitenquerschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 4 ist ein Draufsichtschaubild, das eine beispielhafte integrierte Magnetkerninduktivität gemäß verschiedenen Ausführungsformen zeigt.
    • 5A-5G sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zur Herstellung einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 6 ist eine Draufsicht eines Wafers und von Dies, die in einer mikroelektronischen Baugruppe enthalten sein können, gemäß einer beliebigen der hier offenbarten Ausführungsformen.
    • 7 ist eine Querschnittsseitenansicht einer IC-Vorrichtung, die in einer mikroelektronischen Baugruppe enthalten sein kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 8 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
    • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der hier offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Mikroelektronische Baugruppen und zugehörige Vorrichtungen und Verfahren sind hier offenbart. Zum Beispiel kann eine mikroelektronische Baugruppe bei manchen Ausführungsformen Folgendes beinhalten: einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht; eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der ersten dielektrischen Schicht, wobei die Magnetkerninduktivität Folgendes beinhaltet: eine erste leitfähige Säule, mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, wobei die erste leitfähige Säule wenigstens teilweise von einem magnetischen Material umgeben ist, das sich wenigstens teilweise entlang einer Dicke der ersten leitfähigen Säule von dem zweiten Ende erstreckt und sich zu dem ersten Ende hin verjüngt; und eine zweite leitfähige Säule mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, welche mit der ersten leitfähigen Säule gekoppelt ist; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des zweiten Die mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  • Das Kommunizieren großer Anzahlen an Signalen zwischen zwei oder mehr Dies in einem Multi-Die-IC-Gehäuse ist unter anderem aufgrund der zunehmend kleinen Größe solcher Dies, thermischer Einschränkungen und Leistungsliefereinschränkungen herausfordernd. Ein Spannungsreglerschaltkreis, der Leistung an die Dies liefert, beinhaltet allgemein Induktivitäten. Typischerweise werden Induktivitäten durch Integrieren von ihnen in oder durch Montieren von ihnen auf einem Gehäusesubstrat eingebunden, was Komplexität aufgrund erhöhter Substratschichten und Latenz aufgrund der erhöhten elektrischen Pfaddistanz hinzufügt. Zum Beispiel sind Luftkerninduktivitäten in einem Gehäusesubstrat integriert und stellen eine kleine Induktivitätsdichte bereit, erfordern aber, dass eine signifikante Anzahl an Schichten zu dem Gehäusesubstrat hinzugefügt wird. Eine andere herkömmliche Lösung beinhaltet das Einbinden von On-Die-Induktivitäten, die aufgrund der zusätzlichen Komplexität und höherer Ausbeuteverluste teuer und unzuverlässig sind. Verschiedene der hier offenbarten Ausführungsformen können dabei helfen, eine zuverlässige Befestigung mehrerer IC-Dies mit geringeren Kosten, mit verbesserter Leistungseffizienz und mit größerer Gestaltungsflexibilität zu erreichen, während Induktivitätsdichte und Effizienz relativ zu herkömmlichen Ansätzen erhöht werden. Die hier offenbarten mikroelektronischen Baugruppen können besonders vorteilhaft für Klein- und Niedrigprofilanwendungen in Computern, Tablets, Industrierobotern und Unterhaltungselektronik (z. B. Wearable-Vorrichtungen) sein.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Ziffern durchweg gleiche Teile kennzeichnen, und in denen durch beispielhafte Veranschaulichung Ausführungsformen gezeigt werden, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Verschiedene Vorgänge können als mehrere diskrete Aktionen oder Vorgänge der Reihe nach auf eine Weise beschrieben werden, die beim Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung sollte jedoch nicht so ausgelegt werden, dass impliziert wird, dass diese Vorgänge notwendigerweise abhängig von der Reihenfolge sind. Insbesondere werden diese Vorgänge möglicherweise nicht in der Reihenfolge der Darstellung durchgeführt werden. Beschriebene Vorgänge können in einer von der beschriebenen Ausführungsform verschiedenen Reihenfolge durchgeführt werden. Verschiedene zusätzliche Vorgänge können durchgeführt werden und/oder beschriebene Vorgänge können bei zusätzlichen Ausführungsformen weggelassen werden.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obwohl viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der einfachen Veranschaulichung und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken gefertigt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale aufweisen.
  • Die Beschreibung verwendet die Formulierungen „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die sich jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen beziehen können. Darüber hinaus sind die Begriffe „umfassend“, „beinhaltend“, „aufweisend“, und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend. Wie hier verwendet, sind ein „Gehäuse“ und ein „IC-Gehäuse“ synonym, genauso wie ein „Die“ und ein „IC-Die“. Die Begriffe „oben“ und „unten“ können hier verwendet werden, um verschiedene Merkmale der Zeichnungen zu erklären, jedoch dienen diese Begriffe lediglich der Einfachheit der Erörterung und implizieren keine gewünschte oder erforderliche Orientierung. Wie hier verwendet, bedeutet der Begriff „isolierend“ „elektrisch isolierend“, sofern nichts anderes angegeben ist. In der gesamten Beschreibung und in den Ansprüchen bedeutet der Begriff „gekoppelt“ eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung, zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung über eine oder mehrere passive oder aktive Zwischenvorrichtungen. Die Bedeutung von „ein/e“ und „der/die/das“ schließt Pluralreferenzen ein. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen repräsentiert die Formulierung „zwischen X und Y“ einen Bereich, der X und Y einschließt. Der Einfachheit halber kann der Ausdruck „1“ verwendet werden, um auf die Sammlung von Zeichnungen der 1A-1C zu verweisen, kann der Ausdruck „5“ verwendet werden, um die Sammlung von Zeichnungen der 5A-5G zu verweisen, usw. Obwohl hier auf bestimmte Elemente im Singular Bezug genommen werden kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein Isolationsmaterial“ ein oder mehrere Isolationsmaterialien beinhalten. Wie hier verwendet, kann sich ein „leitfähiger Kontakt“ auf einen Teil von leitfähigem Material (z. B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können vertieft sein in, bündig sein mit oder sich weg erstrecken von einer Oberfläche einer Komponente und können eine beliebige geeignete Form (z. B. ein leitfähiges Pad oder ein leitfähiger Sockel oder ein Teil einer leitfähigen Leitung oder eines leitfähigen Via) annehmen.
  • 1A ist eine Seitenquerschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann ein Gehäusesubstrat 102 beinhalten, das mit einer Mehrschicht-Die-Unterbaugruppe 104 mit integrierten Magnetkerninduktivitäten („MCI“: Magnetic Core Inductor) 190 A, 190B gekoppelt ist.
  • 1B-1C sind vergrößerte Teile aus 1A gemäß verschiedenen Ausführungsformen. Insbesondere kann, wie in 1B gezeigt, die MCI 190A eine erste leitfähige Säule 192-B1, die wenigstens teilweise von einem magnetischen Material 194 umgeben ist, und eine zweite leitfähige Säule 192-B2 beinhalten. Die MCI 190A kann eine erste Oberfläche 170-1 und eine zweite Oberfläche 170-2 aufweisen. Die erste und zweite leitfähige Säule 192-B1, 192-B2 können ein erstes oder unteres Ende (z. B. auf der ersten Oberfläche 170-1 der MCI 190A) und ein zweites oder oberes Ende (z. B. auf der zweiten Oberfläche 170-2 der MCI 190A) beinhalten. Das magnetische Material 194 erstreckt sich wenigstens teilweise entlang einer Dicke (z. B. z-Höhe) der ersten leitfähigen Säule 192-B1 und verjüngt sich von dem zweiten Ende zu dem ersten Ende hin (z. B. ist ein Durchmesser des magnetischen Materials näher an dem ersten Ende kleiner als ein Durchmesser des magnetischen Materials näher an dem zweiten Ende). Die erste leitfähige Säule 192-B1 kann über einen leitfähigen Pfad 196A in der Mehrschicht-Die-Unterbaugruppe 104 (z. B. auf der ersten Oberfläche 170-1 der MCI 190A) elektrisch mit der zweiten leitfähigen Säule 192-B2 gekoppelt sein und die erste und zweite leitfähige Säule 192-B1, 192-B2 können elektrisch mit einem Die 114-3 auf der zweiten Oberfläche 170-2 der MCI 190A gekoppelt sein. Bei manchen Ausführungsformen sind sowohl die erste als auch die zweite leitfähige Säule 192-B1, 192-B2 von einem magnetischen Material 194 umgeben. Bei manchen Ausführungsformen können die erste und die zweite leitfähige Säule 192-B1, 192-B2 über einen leitfähigen Pfad in dem Gehäusesubstrat 102 elektrisch gekoppelt sein.
  • Wie in 1C gezeigt, kann die MCI 190B vier leitfähige Säulen, eine erste leitfähige Säule 192-C1, eine zweite leitfähige Säule 192-C2, eine dritte leitfähige Säule 192-C3 und eine vierte leitfähige Säule 192-C4, beinhalten. Die vier leitfähigen Säulen 192-C1, 192-C2, 192-C3, 192-C4 können wenigstens teilweise von einem magnetischen Material 194 umgeben sein. Die MCI 190B kann eine erste Oberfläche 170-1 und eine zweite Oberfläche 170-2 aufweisen. Die vier leitfähigen Säulen 192-C1, 192-C2, 192-C3, 192-C4 können ein erstes oder unteres Ende (z. B. auf der ersten Oberfläche 170-1 der MCI 190B) und ein zweites oder oberes Ende (z. B. auf der zweiten Oberfläche 170-2 der MCI 190B) beinhalten. Das magnetische Material 194 kann sich wenigstens teilweise entlang einer Dicke (z. B. z-Höhe) der einzelnen vier leitfähigen Säulen 192-C1-C4 erstrecken und verjüngt sich von dem zweiten Ende zu dem ersten Ende hin (z. B. ist ein Durchmesser des magnetischen Materials näher an dem ersten Ende kleiner als ein Durchmesser des magnetischen Materials näher an dem zweiten Ende). Obwohl 1C vier leitfähige Säulen zeigt, die von dem magnetischen Material umgeben sind, kann eine beliebige Anzahl an leitfähigen Säulen von dem magnetischen Material umgeben sein (z. B. können eine oder mehr leitfähige Säulen von magnetischem Material umgeben sein). Wie in 1C gezeigt, kann die erste leitfähige Säule 192-C1 an einem ersten Ende (z. B. auf der ersten Oberfläche 170-1) über einen leitfähigen Pfad 196B in dem Gehäusesubstrat 102 elektrisch mit der zweiten leitfähigen Säule 192-C2 gekoppelt sein, kann die zweite leitfähige Säule 192-C2 an einem zweiten Ende (z. B. auf der zweiten Oberfläche 170-2) über einen leitfähigen Pfad 196C in der Mehrschicht-Die-Unterbaugruppe 104 elektrisch mit der drittenleitfähigen Säule 192-C3 gekoppelt sein, und kann die dritte leitfähige Säule 192-C3 kann an einem ersten Ende (z. B. auf der ersten Oberfläche 170-1) über einen leitfähigen Pfad 196D in dem Gehäusesubstrat 102 elektrisch mit der vierten leitfähigen Säule 192-C4 gekoppelt sein. Bei manchen Ausführungsformen können die leitfähigen Pfade 196B, 196D an dem ersten Ende (z. B. auf der ersten Oberfläche 170-1) über einen leitfähigen Pfad in der Mehrschicht-Die-Unterbaugruppe 104 elektrisch gekoppelt sein.
  • Die Mehrschicht-Die-Unterbaugruppe 104 kann mehrere Zwischenverbindungen beinhalten. Wie hier verwendet, kann der Ausdruck eine „Mehrschicht-Die-Unterbaugruppe“ 104 auf einen Verbund-Die verweisen, der zwei oder mehr gestapelte dielektrische Schichten mit einem oder mehreren Dies in jeder Schicht und leitfähige Zwischenverbindungen und/oder leitfähige Pfade, die den einen oder die mehreren Dies verbinden, einschließlich Dies in nichtangrenzenden Schichten, aufweist. Wie hier verwendet, können die Begriffe „Mehrschicht-Die-Unterbaugruppe“ und „Verbund-Die“ austauschbar verwendet werden. Wie hier verwendet, kann sich der Begriff „Mehrebenenzwischenverbindung“ 152 auf eine Zwischenverbindung beziehen, die eine leitfähige Säule zwischen einer ersten Komponente und einer zweiten Komponente beinhaltet, wobei sich die erste Komponente und die zweite Komponente nicht in angrenzenden Schichten befinden, oder kann sich auf eine Zwischenverbindung beziehen, die eine oder mehrere Schichten überspannt (z. B. eine Zwischenverbindung zwischen einem ersten Die in einer ersten Schicht und einem zweiten Die in einer dritten Schicht oder eine Zwischenverbindung zwischen einem Gehäusesubstrat und einem Die in einer zweiten Schicht). Wie in 1 gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 zwei Schichten beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 eine erste Schicht 104-1 mit einem Die 114-2 und eine zweite Schicht 104-2 mit einem Die 114-3 und einem Die 114-5 beinhalten. Der Die 114-2 in der ersten Schicht 104-1 kann durch Die-zu-Gehäusesubstrat(DTPS: Die-To-Package Substrate)-Zwischenverbindungen 150 mit dem Gehäusesubstrat 102 gekoppelt sein und kann durch Die-zu-Die(DTD: Die-To-Die)-Zwischenverbindungen 130 mit den Dies 114-3, 114-5 in der zweiten Schicht 104-2 gekoppelt sein. Der Die 114-3 in der zweiten Schicht 104-2 kann durch Mehrebenen(ML: Multi-Level)-Zwischenverbindungen 152 mit dem Gehäusesubstrat gekoppelt sein. Die ML-Zwischenverbindungen 152 können Leistungslieferungszwischenverbindungen oder Hochgeschwindigkeitssignalzwischenverbindungen sein. Insbesondere kann die obere Oberfläche des Gehäusesubstrat 102 einen Satz leitfähiger Kontakte 146 beinhalten. Der Die 114-2 kann einen Satz leitfähiger Kontakte 122 auf der unteren Oberfläche des Die und einen Satz leitfähiger Kontakte 124 auf der oberen Oberfläche des Die beinhalten. Die Dies 114-3, 114-5 können einen Satz leitfähiger Kontakte 122 auf der unteren Oberfläche des Die beinhalten. Wie für den Die 114-2 gezeigt, können die leitfähigen Kontakte 122 auf der unteren Oberfläche des Die 114-2 durch DTPS-Zwischenverbindungen 150 elektrisch und mechanisch mit den leitfähigen Kontakten 146 auf der oberen Oberfläche des Gehäusesubstrat 102 gekoppelt sein und können die leitfähigen Kontakte 124 auf der oberen Oberfläche des Die 114-2 durch DTD-Zwischenverbindungen 130 elektrisch und mechanisch mit den leitfähigen Kontakten 122 auf der unteren Oberfläche der Dies 114-3, 114-5 gekoppelt sein. Wie für die Dies 114-3, 114-5 gezeigt, können die leitfähigen Kontakte 122 auf der unteren Oberfläche der Dies durch ML-Zwischenverbindungen 152 elektrisch und mechanisch mit den leitfähigen Kontakten 146 auf der oberen Oberfläche des Gehäusesubstrat gekoppelt sein.
  • Die leitfähigen Säulen 192 können aus einem beliebigen geeigneten leitfähigen Material, wie etwa zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium oder anderen Metallen oder Legierungen, gebildet sein. Die leitfähigen Säulen 192 der MCI 190 können unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel eines lithografischen Prozesses oder eines additiven Prozesses, wie etwa Kaltsprühen oder 3-dimensionales Drucken. Bei manchen Ausführungsformen können die hier offenbarten leitfähigen Säulen 192 ein Rastermaß zwischen 100 Mikrometer und 500 Mikrometer aufweisen. Wie hier verwendet, wird das Rastermaß von Mitte zu Mitte (z. B. von einer Mitte einer leitfähigen Säule zu einer Mitte einer angrenzenden leitfähigen Säule) gemessen. Die MCI 190 kann die Leistungsfähigkeit der mikroelektronischen Baugruppe verbessern, indem Leistung effizienter an den einen oder die mehreren Dies 114 geliefert wird. Die leitfähigen Säulen 192 der MCI 190 können eine beliebige geeignete Größe und Form aufweisen. Bei manchen Ausführungsformen können die leitfähigen Säulen 192 einen kreisförmigen, rechteckigen oder anderen geformten Querschnitt aufweisen.
  • Das magnetische Material 194, das die leitfähige Säule 192 umgibt, kann aus einem beliebigen geeigneten magnetischen Material, wie etwa einem ferromagnetischen Material, gebildet sein. Bei manchen Ausführungsformen kann ein magnetisches Material eine Paste mit hoher magnetischer Permeabilität beinhalten, zum Beispiel eine epoxidbasierte Paste mit Ferritfüllstoffen. Bei manchen Ausführungsformen können geeignete magnetische Materialien Eisen, Nickel, Kobalt oder Nickel-EisenLegierungen (z. B. MU-Metalle und/oder Permalloys) beinhalten. Bei manchen Ausführungsformen können geeignete magnetische Materialien Lanthanoid- und/oder Actinoidelemente, Kobalt-Zirconium-Tantal(CZT) -Legierung, halbleitende oder halbmetallische Heusler-Verbindungen und nichtleitende (keramische) Ferrite beinhalten. Bei manchen Ausführungsformen können geeignete Ferritmaterialien beliebige von Nickel-, Mangan-, Zink- und/oder Kobaltkationen zusätzlich zu Eisen beinhalten. Bei manchen Ausführungsformen können Ferritmaterialien Barium - und/oder Strontiumkationen beinhalten. Bei manchen Ausführungsformen können geeignete Heusler-Verbindungen beliebige von Mangan, Eisen, Kobalt, Molybdän, Nickel, Kupfer, Vanadium, Indium, Aluminium, Gallium, Silicium, Germanium, Zinn und/oder Antimon beinhalten. Bei manchen Ausführungsformen können geeignete magnetische Materialien ei-Granat (YIG) beinhalten, wobei die Heusler-Legierung ein Material ist, das eines oder mehrere von Folgendem beinhaltet: Cu, Mn, AI, In, Sn, Ni, Sb, Ga, Co, Fe, Si, Pd, Sb, V, Ru, Cu2MnAl, Cu2Mnln, Cu2MnSn, Ni2MnAl, Ni2Mnln, Ni2MnSn, Ni2MnSb, Ni2MnGa Co2MnAl, Co2MnSi, Co2MnGa, Co2MnGe, Pd2MnAl, Pd2Mnln, Pd2MnSn, Pd2MnSb, Co2FeSi, Co2FeAl, Fe2VAl, Mn2VGa, Co2FeGe, MnGa, MnGaRu oder Mn3X, wobei „X‟ eines von Ga oder Ge ist. Bei manchen Ausführungsformen können geeignete magnetische Materialien Pt, Pd, W, Ce, AI, Li, Mg, Na, Cr2O3, CoO, Dy, Dy2O, Er, Er2O3, Eu, Eu2O3, Gd, Gd2O3, FeO, Fe2O3, Nd, Nd2O3, KO2, Pr, Sm, Sm2O3, Tb, Tb2O3, Tm, Tm2O3, V, V2O3 oder Epoxidmaterial mit Teilchen einer magnetischen Legierung beinhalten. Bei manchen Ausführungsformen kann eine magnetische Legierung eine Legierung sein, die aus einem oder mehreren von Folgendem gebildet ist: Pt, Pd, W, Ce, AI, Li, Mg, Na, Cr, Co, Dy, Er, Eu, Gd, Fe, Nd, K, Pr, Sm, Tb, Tm oder V. Bei manchen Ausführungsformen kann ein magnetisches Material aus einem Dielektrikum mit magnetischen Teilchen oder Flocken gebildet sein. Zum Beispiel kann ein nichtleitfähiges organisches oder anorganisches Material magnetische Teilchen oder Flocken, wie etwa Eisen, Nickel, Kobalt und ihre Legierungen, aufweisen, wobei die magnetischen Teilchen einen Durchmesser zwischen 5 Nanometer und 500 Nanometer aufweisen und durch das dielektrische Material hindurch verteilt sind. Bei manchen Ausführungsformen kann das verwendete magnetische Material von den gewünschten Charakteristiken für eine spezielle MCI abhängen. Zum Beispiel kann bei manchen Ausführungsformen ein magnetisches Material mit hoher Permeabilität, das bei relativ geringen Lasten gesättigt werden kann, verwendet werden, um MCIs für IVRs zu erzeugen, die geringe Lasten bei hoher Effizienz liefern. Bei manchen Ausführungsformen kann ein magnetisches Material mit einer niedrigeren Permeabilität mit einem hohen Sättigungspunkt verwendet werden, um MCIs für IVRs zu erzeugen, die schwerere Lasten liefern. Bei manchen Ausführungsformen kann ein magnetisches Material 194 eine Kombination aus magnetischen Materialien beinhalten, zum Beispiel ein Dünnfilmdielektrikum mit magnetischen Teilchen und eine epoxidbasierte magnetische Paste.
  • Das magnetische Material 194 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel des unten unter Bezugnahme auf 5 beschriebenen Prozesses. Ein magnetisches Material 194 kann so gebildet sein, dass es eine leitfähige Säule 192 wenigstens teilweise umgibt. Bei manchen Ausführungsformen kann das magnetische Material 194 so gebildet sein, dass es eine leitfähige Säule 192 vollständig umgibt, so dass das magnetische Material 194 eine Hülle um die leitfähige Säule 192 herum bildet. Wie hier verwendet, kann „von einem magnetischen Material umgeben“ sowohl auf teilweise umgeben als auch vollständig umgeben verweisen. Zum Beispiel kann bei manchen Ausführungsformen „von einem magnetischen Material umgeben“ auf eine leitfähige Säule verweisen, die vollständig von einem magnetischen Material um einen Durchmesser herum umgeben ist und teilweise von einem magnetischen Material entlang einer Höhe (z. B. z-Höhe oder Dicke) umgeben ist. Bei manchen Ausführungsformen kann „von einem magnetischen Material umgeben“ auf eine leitfähige Säule verweisen, die vollständig von einem magnetischen Material entlang einer Höhe umgeben ist und teilweise von einem magnetischen Material um einen Durchmesser herum umgeben ist (wie z. B. unten in 2C gezeigt ist). Bei manchen Ausführungsformen kann „von einem magnetischen Material umgeben“ auf eine leitfähige Säule verweisen, die teilweise von einem magnetischen Material entlang einer Höhe umgeben ist und teilweise von einem magnetischen Material um einen Durchmesser herum umgeben ist. Bei manchen Ausführungsformen kann „von einem magnetischen Material umgeben“ auf eine leitfähige Säule verweisen, die vollständig von einem magnetischen Material entlang einer Höhe umgeben ist und vollständig von einem magnetischen Material um einen Durchmesser herum umgeben ist. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 unter Verwendung eines lithografisch definierten Via-Kapselungsprozesses gebildet werden. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 unter Verwendung von Standardherstellungsprozessen für organische Gehäuse hergestellt werden und dementsprechend kann das Gehäusesubstrat 102 die Form eines organischen Gehäuses annehmen. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 ein Satz von Umverteilungsschichten sein, die auf einem Panelträger durch Laminieren oder Aufschleudern eines dielektrischen Materials und Erzeugen leitfähiger Vias und Leitungen durch Laserbohren oder Ablation und Plattieren gebildet werden. Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 auf einem entfernbaren Träger unter Verwendung einer beliebigen geeigneten Technik, wie etwa einer Umverteilungsschichttechnik, gebildet werden. Ein beliebiges in der Technik bekanntes Verfahren zur Fertigung des Gehäusesubstrat 102 kann verwendet werden und aus Gründen der Knappheit werden solche Verfahren hier nicht ausführlicher besprochen.
  • Bei manchen Ausführungsformen kann das Gehäusesubstrat 102 ein Medium mit niedrigerer Dichte sein und kann der Die 114 (z. B. der Die 114-2) ein Medium mit höherer Dichte sein oder einen Bereich mit einem Medium mit höherer Dichte aufweisen. Wie hier verwendet, sind der Begriff „niedrigere Dichte“ und „höhere Dichte“ relative Begriffe, die angeben, dass die leitfähigen Pfade (z. B. einschließlich leitfähiger Zwischenverbindungen, leitfähiger Leitungen und leitfähiger Vias) in einem Medium mit niedrigerer Dichte größer sind und/oder ein größeres Rastermaß als die leitfähigen Pfade in einem Medium mit höherer Dichte aufweisen. Bei manchen Ausführungsformen kann ein Medium mit höherer Dichte unter Verwendung eines modifizierten semiadditiven Prozesses oder eines semiadditiven Aufbauprozesses mit fortgeschrittener Lithografie (mit kleinen vertikalen Zwischenverbindungsmerkmalen, die durch fortgeschrittene Laser- oder Lithografieprozesse gebildet werden) hergestellt werden, obwohl ein Medium mit niedrigerer Dichte ein Leiterplatte (PCB: Printed Circuit Board) sein kann, die unter Verwendung eines Standard-PCB-Prozesses (z. B. eines subtraktiven Standardprozesses unter Verwendung von Ätzchemie, um Bereiche aus unerwünschtem Kupfer zu entfernen, und mit groben vertikalen Zwischenverbindungsmerkmalen, die durch einen Standardlaserprozess gebildet werden) hergestellt wird. Bei anderen Ausführungsformen kann das Medium mit höherer Dichte unter Verwendung eines Halbleiterfertigungsprozesses, wie etwa eines Single-Damascene-Prozesses oder eines Dual-Damascene-Prozesses, hergestellt werden.
  • Bei manchen Ausführungsformen, wie auf dem Die 114-2 gezeigt, können die DTPS-Zwischenverbindungen 150 ein gleiches Rastermaß auf demselben Die aufweisen. Bei manchen Ausführungsformen können die DTPS-Zwischenverbindungen 150 ein anderes Rastermaß auf demselben Die aufweisen (nicht gezeigt). Bei einem anderen Beispiel kann der Die 114-2 auf der oberen Oberfläche DTD-Zwischenverbindungen 130 aufweisen, die ein gleiches Rastermaß auf derselben Oberfläche aufweisen können. Bei manchen Ausführungsformen kann der Die 114-2 auf der oberen Oberfläche DTD-Zwischenverbindungen 130 aufweisen, die ein anderes Rastermaß auf derselben Oberfläche aufweisen können (nicht gezeigt). Ein Die 114, der Zwischenverbindungen 130 mit unterschiedlichen Rastermaßen auf einer gleichen Oberfläche aufweist, kann als ein Die mit gemischtem Rastermaß bezeichnet werden. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen ein Rastermaß zwischen 5 Mikrometer und 200 Mikrometer (z. B. zwischen 5 Mikrometer und 100 Mikrometer) aufweisen. Bei manchen Ausführungsformen können die DTPS-Zwischenverbindungen ein Rastermaß zwischen 50 Mikrometer und 800 Mikrometer (z. B. zwischen 100 Mikrometer und 500 Mikrometer) aufweisen.
  • Obwohl 1A den Die 114-2 als einen doppelseitigen Die und die Dies 114-3, 114-5 als einseitige Dies zeigt, können die Dies 114 ein einseitiger oder ein doppelseitiger Die sein und können ein Die mit Einzelrastermaß oder ein Die mit gemischtem Rastermaß sein. In diesem Zusammenhang verweist ein doppelseitiger Die auf einen Die, der Verbindungen auf beiden Oberflächen aufweist. Bei manchen Ausführungsformen kann ein doppelseitiger Die Siliciumdurchkontaktierungen (TSVs: Through-Silicon Vias) beinhalten, um Verbindungen auf beiden Oberflächen zu bilden. Die aktive Oberfläche eines doppelseitigen Die, die die Oberfläche ist, die eine oder mehrere aktive Vorrichtungen und einen Großteil von Zwischenverbindungen enthält, kann in Abhängigkeit von der Gestaltung und den elektrischen Anforderungen in beide Richtungen zeigen. Bei manchen Ausführungsformen ist der Die 114-2 ein Interposer- oder Brücken-Die. Bei manchen Ausführungsformen können zusätzliche Dies auf der oberen Oberfläche des Die 114-2 angeordnet sein. Bei manchen Ausführungsformen können zusätzliche Komponenten auf der oberen Oberfläche der Dies 114-3, 114-5 angeordnet sein. Zusätzliche passive Komponenten, wie etwa oberflächenmontierte Widerstände, Kondensatoren und/oder Induktivitäten, können auf der oberen Oberfläche oder der unteren Oberfläche des Gehäusesubstrats 102 angeordnet oder in dem Gehäusesubstrat 102 eingebettet sein.
  • Das Platzieren von Dies in separaten Schichten, so dass sich die Dies wenigstens teilweise überschneiden, kann eine Leitungsführungsüberlastung reduzieren und kann eine Nutzung der Dies verbessern, indem ermöglicht wird, dass ein Die in einer nichtangrenzenden Schicht durch beliebige der hier offenbarten ML-Zwischenverbindungen mit einem Gehäusesubstrat verbunden wird. Bei manchen Ausführungsformen kann ein erster Die mit einem zweiten Die in einer nichtangrenzenden Schicht durch beliebige der hier offenbarten ML-Zwischenverbindungen verbunden sein.
  • Obwohl 1A die Dies 114 in einer speziellen Anordnung zeigt, können sich die Dies 114 in einer beliebigen geeigneten Anordnung befinden. Zum Beispiel kann sich ein Die 114-3 um einen Überlappungsabstand 191 über einen Die 114-2 erstrecken und kann sich ein Die 114-5 um einen Überlappungsabstand 193 über einen Die 114-2 erstrecken. Die Überlappungsabstände 191, 193 können ein beliebiger geeigneter Abstand sein. Bei manchen Ausführungsformen kann der Überlappungsabstand 191, 193 zwischen 0,5 Millimeter und 50 Millimeter (z. B. zwischen 0,75 Millimeter und 20 Millimeter oder ungefähr 10 Millimeter) betragen. Bei manchen Ausführungsformen kann der Überlappungsabstand 191, 193 zwischen 0,25 Millimeter und 25 Millimeter betragen. Bei manchen Ausführungsformen kann der Überlappungsabstand 191, 193 zwischen 0,25 Millimeter und 5 Millimeter betragen.
  • Bei der Ausführungsform aus 1 kann der Die 114-2 eine hochdichte Zwischenverbindungsführung in einem lokalisierten Bereich der mikroelektronischen Baugruppe 100 bereitstellen. Bei manchen Ausführungsformen kann die Anwesenheit des Die 114-2 eine direkte Chipanbringung von (nicht gezeigten) Halbleiter-Dies mit feinem Rastermaß unterstützen, die nicht vollständig direkt an dem Gehäusesubstrat 102 angebracht werden können. Insbesondere kann, wie oben besprochen, der Die 114-2 Leiterbahnbreiten und -beabstandungen unterstützen, die in dem Gehäusesubstrat 102 nicht erreichbar sind. Die Verbreitung von Wearable und Mobilelektronik sowie von loT(loT: Internet of Things - Internet der Dinge)-Anwendungen treibt Reduzierungen der Größe elektronischer Systeme voran, aber Einschränkungen des PCB-Herstellungsprozesses und der mechanischen Folgen einer thermischen Ausdehnungen während der Verwendung haben dazu geführt, dass Chips, die ein feines Zwischenverbindungsrastermaß aufweisen, nicht direkt auf eine PCB montiert werden können. Verschiedene Ausführungsformen der hier offenbarten mikroelektronischen Baugruppen 100 können dazu in der Lage sein, Chips mit Zwischenverbindungen mit hoher Dichte und Chips mit Zwischenverbindungen mit geringer Dichte zu unterstützen, ohne Leistungsfähigkeit oder Herstellbarkeit zu opfern.
  • Die mikroelektronische Baugruppe 100 aus 1A kann auch eine (nicht gezeigte) Leiterplatte beinhalten. Der Gehäusesubstrat 102 kann durch Zwischenverbindungen zweiter Ebene auf der unteren Oberfläche des Gehäusesubstrat 102 mit der Leiterplatte gekoppelt sein. Die Zwischenverbindungen zweiter Ebene können beliebige geeignete Zwischenverbindungen zweiter Ebene sein, einschließlich Lötkugeln für eine Kugelgitterarrayanordnung, Stifte in einer Stiftgitterarrayanordnung oder Kontaktflecken in einer Kontaktfleckgitterarrayanordnung. Die Leiterplatte kann zum Beispiel eine Hauptplatine sein und kann andere an ihr angebrachte Komponenten aufweisen. Die Leiterplatte kann leitfähige Pfade und andere leitfähige Kontakte zum Leiten von Leistung, Masse und Signalen durch die Leiterplatte beinhalten, wie in der Technik bekannt ist. Bei manchen Ausführungsformen koppeln die Zwischenverbindungen zweiter Ebene möglicherweise das Gehäusesubstrat 102 nicht mit einer Leiterplatte, sondern können stattdessen das Gehäusesubstrat 102 mit einem anderen IC-Gehäuse, einem Interposer oder einer beliebigen anderen geeigneten Komponente koppeln. Bei manchen Ausführungsformen ist die Mehrschicht-Die-Unterbaugruppe möglicherweise nicht mit einem Gehäusesubstrat 102 gekoppelt, sondern kann stattdessen mit einer Leiterplatte, wie etwa einer PCB, gekoppelt sein.
  • Die mikroelektronische Baugruppe 100 aus 1A kann auch ein Unterfüllungsmaterial 127 beinhalten. Bei manchen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen einem oder mehreren der Dies und den integrierten MCIs 190 erstrecken. Bei manchen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen einem oder mehreren der Dies 114 und dem Gehäusesubstrat 102 um die assoziierten DTPS-Zwischenverbindungen 150 herum erstrecken. Bei manchen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen verschiedenen der Dies 114 um die assoziierten DTD-Zwischenverbindungen 130 herum erstrecken. Das Unterfüllmaterial 127 kann ein Isolationsmaterial, wie etwa ein geeignetes Epoxidmaterial, sein. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 127 eine Kapillarunterfüllung, einen nichtleitfähigen Film (NCF) oder eine vergossene Unterfüllung beinhalten. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 127 ein Epoxidflussmittel beinhalten, das beim Löten des Die 114-2 an das Gehäusesubstrat 102 hilft, wenn die DTPS-Zwischenverbindungen 150 gebildet werden, und dann die DTPS-Zwischenverbindungen 150 polymerisiert und verkapselt. Das Unterfüllungsmaterial 127 kann so ausgewählt werden, dass es einen Wärmeausdehnungskoeffizienten (CTE: Coefficient of Thermal Expansion) aufweist, der die Spannung zwischen den Dies 114 und dem Gehäusesubstrat 102, die aus einer ungleichmäßigen Wärmeausdehnung der mikroelektronischen Baugruppe 100 entsteht, abschwächen oder minimieren kann. Bei manchen Ausführungsformen kann der CTE des Unterfüllungsmaterials 127 einen Wert aufweisen, der zwischen dem CTE des Gehäusesubstrat 102 (z. B. dem CTE des dielektrischen Materials des Gehäusesubstrat 102) und einem CTE der Dies 114 liegt.
  • Die hier offenbarten DTPS-Zwischenverbindungen 150 können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen 150 ein Lot (z. B. Löthügel oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die DTPS-Zwischenverbindungen 150 zu bilden) beinhalten. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen 150 ein anisotropes leitfähiges Material, wie etwa einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste, beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nichtleitfähigen Material dispergiert sind.
  • Die hier offenbarten DTD-Zwischenverbindungen 130 können eine beliebige geeignete Form annehmen. Die DTD-Zwischenverbindungen 130 können ein feineres Rastermaß als die DTPS-Zwischenverbindungen 150 in einer mikroelektronischen Baugruppe aufweisen. Bei manchen Ausführungsformen können die Dies 114 auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen 130 ungekapselte Dies sein und/oder können die DTD-Zwischenverbindungen 130 kleine leitfähige Kontakthügel (z. B. Kupferkontakthügel) beinhalten, die durch Lot an den leitfähigen Kontakten 124 angebracht sind. Die DTD-Zwischenverbindungen 130 können ein zu feines Rastermaß aufweisen, um direkt mit dem Gehäusesubstrat 102 gekoppelt zu werden (z. B. zu fein, um als DTPS-Zwischenverbindungen 150 zu dienen). Bei manchen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen 130 ein Lot beinhalten. Bei manchen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen 130 ein anisotropes leitfähiges Material, wie etwa ein beliebiges der oben besprochenen Materialien, beinhalten. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen 130 als Datentransferspuren verwendet werden, während die DTPS-Zwischenverbindungen 150 unter anderem für Leistungs- und Masseleitungen verwendet werden können. Bei manchen Ausführungsformen können manche oder alle der DTD-Zwischenverbindungen 130 in einer mikroelektronischen Baugruppe 100 Metall-zu-Metall-Zwischenverbindungen (z. B. Kupferzu-Kupfer-Zwischenverbindungen oder plattierte Zwischenverbindungen) sein. Bei diesen Ausführungsformen können die leitfähigen Kontakte 122, 124 auf beiden Seiten der DTD-Zwischenverbindung 130 ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material aneinander gebondet werden (z. B. unter erhöhtem Druck und/oder erhöhter Temperatur). Beliebige der hier offenbarten leitfähigen Kontakte (z. B. die leitfähigen Kontakte 122, 124 und/oder 146) können zum Beispiel Bondpads, Löthügel, leitfähige Pfosten oder einen beliebigen anderen geeigneten leitfähigen Kontakt beinhalten. Bei manchen Ausführungsformen können manche oder alle der DTD-Zwischenverbindungen 130 in einer mikroelektronischen Baugruppe 100 Lotzwischenverbindungen sein, die ein Lot mit einem höheren Schmelzpunkt als ein Lot beinhalten, das in manchen oder allen der DTPS-Zwischenverbindungen 150 enthalten ist. Wenn zum Beispiel die DTD-Zwischenverbindungen 130 in einer mikroelektronischen Baugruppe 100 gebildet werden, bevor die DTPS-Zwischenverbindungen 150 gebildet werden, können lotbasierte DTD-Zwischenverbindungen 130 ein Lot für höhere Temperatur (z. B. mit einem Schmelzpunkt oberhalb von 200 Grad Celsius) verwenden, während die DTPS-Zwischenverbindungen 150 ein Lot für niedrigere Temperatur (z. B. mit einem Schmelzpunkt unterhalb von 200 Grad Celsius) verwenden können. Bei manchen Ausführungsformen kann ein Lot für höhere Temperatur Folgendes beinhalten: Zinn; Zinn und Gold; oder Zinn, Silber und Kupfer (z. B. 96,5 % Zinn, 3 % Silber und 0,5 % Kupfer). Bei manchen Ausführungsformen kann ein Lot für niedrigere Temperatur Zinn und Bismut (z. B. eutektisches Zinnbismut) oder Zinn, Silber und Bismut beinhalten. Bei manchen Ausführungsformen kann ein Lot für niedrigere Temperatur Indium, Indium und Zinn oder Gallium beinhalten.
  • bei den hier offenbarten mikroelektronischen Baugruppen 100 können manche oder alle der DTPS-Zwischenverbindungen 150 ein größeres Rastermaß als manche oder alle der DTD-Zwischenverbindungen 130 aufweisen. Die DTD-Zwischenverbindungen 130 können ein kleineres Rastermaß als die DTPS-Zwischenverbindungen 150 aufgrund der größeren Ähnlichkeit von Materialien in den unterschiedlichen Dies 114 auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen 130 als zwischen dem Die 114 und dem Gehäusesubstrat 102 auf beiden Seiten eines Satzes von DTPS-Zwischenverbindungen 150 aufweisen. Insbesondere können die Unterschiede der Materialzusammensetzung eines Die 114 und eines Gehäusesubstrats 102 zu einer differenziellen Ausdehnung und Kontraktion des Die 114 und des Gehäusesubstrats 102 aufgrund von Wärme führen, die während des Betriebs erzeugt wird (sowie der Wärme, die während verschiedener Herstellungsvorgänge angewandt wird). Um Schäden abzumildern, die durch diese differenzielle Ausdehnung und Kontraktion verursacht werden (z. B. Rissbildung, Lötüberbrückungen usw.), können die DTPS-Zwischenverbindungen 150 größer und weiter entfernt als DTD-Zwischenverbindungen 130 gebildet werden, die aufgrund der größeren Materialähnlichkeit des Paares von Dies 114 auf beiden Seiten der DTD-Zwischenverbindungen weniger thermischen Spannung unterliegen können. Bei manchen Ausführungsformen können die hier offenbarten DTPS-Zwischenverbindungen 150 ein Rastermaß zwischen 80 Mikrometer und 300 Mikrometer aufweisen, während die hier offenbarten DTD-Zwischenverbindungen 130 ein Rastermaß zwischen 7 Mikrometer und 100 Mikrometer aufweisen können.
  • Die Mehrschicht-Die-Unterbaugruppe 104 kann ein Isolationsmaterial 133 (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt) beinhalten, um die mehreren Schichten zu bilden und einen oder mehrere Dies in einer Schicht einzubetten. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein Fire-Retardant-4-Material (FR-4), ein Bismaleimid-Triazin(BT)-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- und Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). Bei manchen Ausführungsformen kann das Isolationsmaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein Vergussmaterial, wie etwa ein organisches Polymer mit anorganischen Siliciumdioxidteilchen, sein. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine oder mehrere ML-Zwischenverbindungen durch das dielektrische Material (z. B. einschließlich leitfähiger Vias und/oder leitfähiger Säulen, wie gezeigt) beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann beliebige geeignete Abmessungen aufweisen. Zum Beispiel kann bei manchen Ausführungsformen eine Dicke der Mehrschicht-Die-Unterbaugruppe 104 zwischen 100 µm und 2000 µm betragen. Bei manchen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 ein Verbund-Die, wie etwa gestapelte Dies, sein. Die mehrschichtige Die-Unterbaugruppe 104 kann eine beliebige geeignete Anzahl an Schichten, eine beliebige geeignete Anzahl an Dies und eine beliebige geeignete Die-Anordnung aufweisen. Zum Beispiel kann die Mehrschicht-Die-Unterbaugruppe 104 bei manchen Ausführungsformen zwischen 3 und 20 Schichten von Dies aufweisen. Bei manchen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 eine Schicht mit zwischen 2 und 10 Dies beinhalten.
  • Das Gehäusesubstrat 102 kann ein Isolationsmaterial (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt ist) und einen oder mehrere leitfähige Pfade zum Führen von Leistung, Masse und Signalen durch das dielektrische Material (z. B. einschließlich Leiterbahnen und/oder leitfähigen Vias, wie gezeigt) beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial 133 des Gehäusesubstrats 102 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein Fire-Retardant-4-Material (FR-4), ein BT-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien, organische Dielektrika mit anorganischen Füllstoffen oder ein Low-k- und Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). Insbesondere kann, wenn der Gehäusesubstrat 102 unter Verwendung von Standard-PCB-Prozessen gebildet wird, das Gehäusesubstrat 102 FR-4 beinhalten und können die leitfähigen Pfade in dem Gehäusesubstrat 102 durch strukturierte Lagen aus Kupfer gebildet werden, die durch Aufbauschichten aus dem FR-4 separiert sind. Die leitfähigen Pfade in dem Gehäusesubstrat 102 können je nach Eignung durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein.
  • Die hier offenbarten Dies 114 können ein Isolationsmaterial (z. B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie in der Technik bekannt ist) und mehrere leitfähige Pfade, die durch das Isolationsmaterial gebildet sind, beinhalten. Bei manchen Ausführungsformen kann das Isolationsmaterial eines Die 114 ein dielektrisches Material beinhalten, wie etwa Siliciumdioxid, Siliciumnitrid, Oxinitrid, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, fotoabbildbare Dielektrika und/oder Polymere auf Benzocyclobutenbasis). Bei manchen Ausführungsformen kann das Isolationsmaterial eines Die 114 ein Halbleitermaterial, wie etwa Silicium, Germanium oder ein III-V-Material (z. B. Galliumnitrid), und ein oder mehrere zusätzliche Materialien beinhalten. Zum Beispiel kann ein Isolationsmaterial Siliciumoxid oder Siliciumnitrid beinhalten. Die leitfähigen Pfade in einem Die 114 können Leiterbahnen und/oder leitfähige Vias beinhalten und können beliebige der leitfähigen Kontakte in dem Die 114 auf eine beliebige geeignete Weise (z. B. Verbinden mehrerer leitfähiger Kontakte auf einer gleichen Oberfläche oder auf unterschiedlichen Oberflächen des Die 114) verbinden. Beispielhafte Strukturen, die in den hier offenbarten Dies 114 enthalten sein können, werden nachfolgend unter Bezugnahme auf 7 besprochen. Die leitfähigen Pfade in den Dies 114 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein.
  • Bei manchen Ausführungsformen kann der Die 114 leitfähige Pfade beinhalten, um Leistung, Masse und/oder Signale zu/von anderen Dies 114, die in der mikroelektronischen Baugruppe 100 enthalten sind, zu führen. Zum Beispiel kann der Die 114-2 TSVs beinhalten, einschließlich eines Via aus leitfähigem Material, wie etwa eines Metall-Via, der durch ein Barriereoxid von dem umgebenden Silicium oder einem anderen Halbleitermaterial isoliert ist), oder andere leitfähige Pfade, durch die Leistung, Masse und/oder Signale zwischen dem Gehäusesubstrat 102 und einem oder mehreren Dies 114 „auf“ dem Die 114-2 (z. B. bei der Ausführungsform aus 1A den Dies 114-3 und/oder 114-5) übertragen werden können. Bei manchen Ausführungsformen führt der Die 114-2 möglicherweise keine Leistung und/oder Masse zu den Dies 114-3 und 114-5; stattdessen können die Dies 114-3, 114-5 durch ML-Zwischenverbindungen 152 direkt mit Leistungs- und/oder Masseleitungen in dem Gehäusesubstrat 102 koppeln. Indem ermöglicht wird, dass die Dies 114-3 und 114-5 über ML-Zwischenverbindungen 152 direkt mit Leistungs- und/oder Masseleitungen in dem Gehäusesubstrat 102 gekoppelt werden, müssen solche Leistungs- und/oder Masseleitungen nicht durch den Die 114-2 geführt werden, wodurch ermöglicht wird, dass der Die 114-2 kleiner gemacht wird oder eine aktivere Schaltungsanordnung oder Signalpfade beinhaltet. Bei manchen Ausführungsformen beinhaltet der Die 114-2 möglicherweise nur leitfähige Pfade und enthält möglicherweise keine aktive oder passive Schaltungsanordnung. Bei anderen Ausführungsformen kann der Die 114-2 eine aktive oder passive Schaltungsanordnung (unter anderem z. B. Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. Bei manchen Ausführungsformen kann der Die 114-2 eine oder mehrere Vorrichtungsschichten einschließlich Transistoren (z. B. wie unten unter Bezugnahme auf 7 besprochen) beinhalten. Wenn der Die 114-2 eine aktive Schaltungsanordnung beinhaltet, können Leistungs- und/oder Massesignale durch das Gehäusesubstrat 102 und durch die leitfähigen Kontakte 122 auf der unteren Oberfläche des Die 114-2 zu dem Die 114-2 geführt werden. Bei manchen Ausführungsformen kann der Die 114-2 in der ersten Schicht 104-1, der hier auch als „Basis-Die“, „Interposer-Die“ oder „Brücken-Die“ bezeichnet wird, dicker als die Dies 114-3, 114-5 in der zweiten Schicht 104-2 sein. Der Die 114-2 der mikroelektronischen Baugruppe 100 kann ein einseitiger Die sein (in dem Sinn, dass der Die 114-2 nur leitfähige Kontakte auf einer einzigen Oberfläche aufweist) oder kann, wie gezeigt, ein doppelseitiger Die sein (in dem Sinn, dass der Die 114-2 leitfähige Kontakte 122, 124 auf zwei Oberflächen (z. B. einer oberen Oberfläche und einer unteren Oberfläche) aufweist) und kann ein Die mit gemischtem Rastermaß sein (in dem Sinn, dass der Die 114-2 Sätze leitfähiger Kontakte 122, 124 mit unterschiedlichen Rastermaßen aufweist).
  • Die Elemente der mikroelektronischen Baugruppe 100 können beliebige geeignete Abmessungen aufweisen. Nur eine Teilmenge der begleitenden Figuren ist mit Bezugsziffern bezeichnet, die Abmessungen darstellen, aber dies dient lediglich der Klarheit der Veranschaulichung, und beliebige der hier offenbarten mikroelektronischen Baugruppen 100 können Komponenten mit den hier besprochenen Abmessungen aufweisen. Bei manchen Ausführungsformen kann eine Dicke 164 des Gehäusesubstrat 102 (z. B. Höhe oder z-Höhe) zwischen 0,1 Millimeter und 3 Millimeter (z. B. zwischen 0,3 Millimeter und 2 Millimeter, zwischen 0,25 Millimeter und 0,8 Millimeter oder näherungsweise 1 Millimeter) betragen.
  • Viele der Elemente der mikroelektronischen Baugruppe 100 aus 1A sind in anderen der begleitenden Figuren enthalten; die Erörterung dieser Elemente wird nicht wiederholt, wenn diese Figuren erörtert werden, und beliebige dieser Elemente können beliebige der hier offenbarten Formen annehmen. Bei manchen Ausführungsformen können einzelne der hier offenbarten mikroelektronischen Baugruppen 100 als ein System-in-Package (SiP - System-in-Gehäuse) dienen, in dem mehrere Dies 114 mit unterschiedlicher Funktionalität enthalten sind. Bei solchen Ausführungsformen kann die mikroelektronische Baugruppe 100 als ein SiP bezeichnet werden.
  • 2A ist eine Seitenquerschnittsansicht einer anderen beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Bei den hier offenbarten mikroelektronischen Baugruppen 100 kann die Mehrschicht-Die-Unterbaugruppe 104 eine Umverteilungsschicht (RDL: Redistribution Layer) 148 beinhalten. Zum Beispiel veranschaulicht 2A eine Ausführungsform einer mikroelektronischen Baugruppe 100, bei der eine Mehrschicht-Die-Unterbaugruppe 104 eine RDL 148 unterhalb der ersten Schicht 104-1 aufweist. Die mikroelektronische Baugruppe 100 kann eine MCI 190 beinhalten. Die MCI 190 kann zwei Anschlüsse (z. B. eine erste leitfähige Säule 192-1 und eine zweite leitfähige Säule 192-2) beinhalten, wobei sowohl die erste als auch die zweite leitfähige Säule von dem magnetischen Material 194 umgeben sind, wie oben unter Bezugnahme auf 1 beschrieben ist. Die erste und zweite leitfähige Säule 192 der MCI 190 können über einen leitfähigen Pfad 196 in der RDL 148 elektrisch gekoppelt sein.
  • Obwohl 2A eine spezielle Anordnung einer mikroelektronischen Baugruppe 100 einschließlich einer einzigen MCI 190 und drei Dies 114 zeigt, kann eine mikroelektronische Baugruppe 100 eine beliebige Anzahl und Anordnung von MCIs 190 und eine beliebige Anzahl und Anordnung von Dies 114 beinhalten. Zum Beispiel kann eine mikroelektronische Baugruppe 100 zwei oder mehr MCIs beinhalten. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe 100 dreißig oder mehr MCIs beinhalten. Bei manchen Ausführungsformen kann eine mikroelektronische Baugruppe einhundert oder mehr MCIs beinhalten. Wie in 2A gezeigt, ist die MCI 190 eine MCI mit zwei Anschlüssen, die eine erste leitfähige Säule und eine zweite leitfähige Säule beinhaltet, die von magnetischem Material umgeben und über einen leitfähigen Pfad gekoppelt sind. Bei manchen Ausführungsformen können zwei oder mehr MCIs mit zwei Anschlüssen durch leitfähige Pfade elektrisch gekoppelt sein.
  • 2B ist ein Draufsichtschaubild, das die integrierte MCI in der mikroelektronischen Baugruppe aus 2A zeigt, gemäß verschiedenen Ausführungsformen. 2B ist ein Draufsichtschaubild der MCI 190, das erste und die zweite leitfähige Säule 192-1, 192-2 zeigt, die von dem magnetischen Material 194 umgeben und durch einen leitfähigen Pfad 196 in der RDL 148 auf der unteren Oberfläche der leitfähigen Säulen (z. B. auf einer ersten Oberfläche 170-1) elektrisch gekoppelt sind, was durch die gestrichelten Linien dargestellt ist.
  • 2C ist ein Draufsichtschaubild, das die integrierte MCI in der mikroelektronischen Baugruppe aus 2A zeigt, gemäß verschiedenen Ausführungsformen. 2C ist ein Draufsichtschaubild der MCI 190, das die erste und die zweite leitfähige Säule 192-1, 192-2 zeigt, die teilweise durch das magnetische Material 194 entlang eines Durchmessers (z. B. Querschnitts) der leitfähigen Säulen 192-1, 192-2 umgeben sind.
  • 3 ist eine Seitenquerschnittsansicht einer anderen beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Bei den hier offenbarten mikroelektronischen Baugruppen 100 kann die Mehrschicht-Die-Unterbaugruppe 104 eine RDL 148 zwischen der ersten Schicht 104-1 und der zweiten Schicht 104-2 beinhalten. Die mikroelektronische Baugruppe 100 kann MCIs 190C, 190D beinhalten. Die MCI 190C kann drei Anschlüsse (z. B. eine erste leitfähige Säule 192-1, eine zweite leitfähige Säule 192-2 und eine dritte leitfähige Säule 192-3) beinhalten, wobei die erste und zweite leitfähige Säule von einem magnetischen Material 194 umgeben sind, wie oben unter Bezugnahme auf 1 beschrieben ist. Die erste und zweite leitfähige Säule 192-1, 192-2 der MCI 190C können über einen leitfähigen Pfad 196-1 in der RDL 148 elektrisch gekoppelt sein und die zweite und dritte leitfähige Säule 192-2, 192-3 können über einen leitfähigen Pfad 196-2 auf der ersten Oberfläche 170-1 der MCI 190C elektrisch gekoppelt sein. Die MCI 190D kann einen einzigen Anschluss (z. B. eine leitfähige Säule 192-4) beinhalten, der von einem magnetischen Material 194 umgeben ist. Obwohl 2 und 3 eine mikroelektronische Baugruppe 100 zeigen, die eine einzige RDL 148 beinhaltet, kann eine mikroelektronische Baugruppe 100 eine beliebige Anzahl und Anordnung von RDLs 148 beinhalten.
  • 4 ist ein Draufsichtschaubild einer beispielhaften integrierten MCI 190 gemäß verschiedenen Ausführungsformen. Wie in 4 gezeigt, beinhaltet die integrierte MCI 190 vier leitfähige Säulen 192-1, 192-2, 192-3, 192-4 und jede einzelne leitfähige Säule ist von einem magnetischen Material 194 umgeben. Die erste leitfähige Säule 192-1 ist elektrisch mit der zweiten leitfähigen Säule 192-2 gekoppelt und die dritte leitfähige Säule 192-3 ist über leitfähige Pfade 196-1 bzw. 196-3 an dem unteren Ende (z. B. der ersten Oberfläche 170-1 aus 1) der leitfähigen Säulen, wie durch die gepunkteten Linien dargestellt, elektrisch mit der vierten leitfähigen Säule 192-4 gekoppelt und die zweite leitfähige Säule 192-2 ist über einen leitfähigen Pfad 196-2 an dem oberen Ende der leitfähigen Säulen (z. B. die zweite Oberfläche 170-2 aus 1), wie durch die durchgezogenen Linien dargestellt, elektrisch mit der dritten leitfähigen Säule 192-3 gekoppelt. Bei manchen Ausführungsformen kann die zweite leitfähige Säule 192-2 über einen leitfähigen Pfad in der Mehrschicht-Die-Unterbaugruppe 104 auf der oberen Oberfläche der leitfähigen Säulen (z. B. die RDL 148 aus 3) elektrisch mit der dritten leitfähigen Säule 192-3 gekoppelt sein. Bei manchen Ausführungsformen befinden sich die unteren leitfähigen Pfade 196-1, 196-3 in einer RDL (z. B. der RDL 148 aus 2). Bei manchen Ausführungsformen befinden sich die unteren leitfähigen Pfade 196-1, 196-3 in dem Gehäusesubstrat (z. B. dem Gehäusesubstrat 102 aus 1). Obwohl 4 alle vier leitfähigen Säulen 192 zeigt, die von dem magnetischen Material 194 umgeben sind, kann eine beliebige Anzahl, einschließlich einer oder mehr, leitfähiger Säulen von dem magnetischen Material umgeben sein.
  • 5A-5G sind Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zur Herstellung einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Beliebige geeignete Techniken können verwendet werden, um die hier offenbarten mikroelektronischen Baugruppen herzustellen. Zum Beispiel sind 5A-5G Seitenquerschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe 100 aus 1 gemäß verschiedenen Ausführungsformen. Obwohl die unten unter Bezugnahme auf 5A-5G besprochenen Vorgänge in einer bestimmten Reihenfolge veranschaulicht sind, können diese Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt werden. Obwohl spezielle Baugruppen in 5A-5G veranschaulicht sind, können die unten unter Bezugnahme auf 5A-5G besprochenen Vorgänge verwendet werden, um beliebige geeignete Baugruppen zu bilden. Bei der Ausführungsform aus 5A-5G werden die MCIs 190A, 190B zuerst zu einem Verbund-Die 104 zusammengebaut und dann kann der Verbund-Die 104 mit dem Gehäusesubstrat 102 gekoppelt werden. Dieser Ansatz kann strengere Toleranzen ermöglichen und kann insbesondere zum Integrieren mehrerer MCIs 190 für relativ kleine Dies 114 und für einen Verbund-Die mit drei oder mehr Schichten wünschenswert sein.
  • 5A veranschaulicht eine Baugruppe 500A anschließend an das Bilden leitfähiger Säulen 534 (z. B. leitfähiger Säulen 192 aus 1), Platzieren eines Die 114-2 und Bereitstellen eines Isolationsmaterials 533 um den Die 114-2 und die leitfähigen Säulen 534 herum auf der oberen Oberfläche eines Trägers 502. Der Träger 502 kann ein beliebiges geeignetes Material zum Bereitstellen einer mechanischen Stabilität während Herstellungsvorgängen, wie etwa Glas, beinhalten. Die leitfähigen Säulen 534 können die Form einer beliebigen der hier offenbarten Ausführungsformen annehmen und können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, zum Beispiel eines lithografischen Prozesses oder eines additiven Prozesses, wie etwa Kaltsprühen oder 3-dimensionales Drucken. Zum Beispiel können die leitfähigen Säulen 534 durch Abscheiden, Belichten und Entwickeln einer Fotolackschicht auf der oberen Oberfläche des Trägers 502 gebildet werden. Die Fotolackschicht kann strukturiert werden, um Hohlräume in der Form der leitfähigen Säulen zu bilden. Leitfähiges Material, wie etwa Kupfer, kann in den Öffnungen in der strukturierten Fotolackschicht abgeschieden werden, um die leitfähigen Säulen 534 zu bilden. Das leitfähige Material kann unter Verwendung eines beliebigen geeigneten Prozesses abgeschieden werden, wie etwa Elektroplattieren, Sputtern oder stromloses Plattieren. Der Fotolack kann entfernt werden, um die leitfähigen Säulen 534 freizulegen. Bei einem anderen Beispiel kann ein fotoabbildbares Dielektrikum verwendet werden, um die leitfähigen Säulen 534 zu bilden. Bei manchen Ausführungsformen kann eine (nicht gezeigte) Keimschicht auf der oberen Oberfläche des Trägers 502 gebildet werden, bevor das Fotolackmaterial und das leitfähige Material abgeschieden werden. Die Keimschicht kann ein beliebiges geeignetes leitfähiges Material sein, einschließlich Kupfer. Die Keimschicht kann nach dem Entfernen der Fotolackschicht unter Verwendung eines beliebigen geeigneten Prozesses, einschließlich unter anderem chemischen Ätzens, entfernt werden. Bei manchen Ausführungsformen kann die Keimschicht weggelassen werden.
  • Die leitfähigen Säulen können beliebige geeignete Abmessungen aufweisen und können eine oder mehrere Schichten überspannen. Zum Beispiel kann bei manchen Ausführungsformen eine einzelne leitfähige Säule ein Aspektverhältnis (Höhe:Durchmesser) zwischen 1:1 und 4:1 (z. B. zwischen 1:1 und 3:1) aufweisen. Bei manchen Ausführungsformen kann eine einzelne leitfähige Säule einen Durchmesser (z. B. Querschnitt) zwischen 10 Mikrometer und 1000 Mikrometer aufweisen. Zum Beispiel kann eine einzelne leitfähige Säule einen Durchmesser zwischen 50 Mikrometer und 400 Mikrometer aufweisen. Bei manchen Ausführungsformen kann eine einzelne leitfähige Säule eine Höhe (z. B. z-Höhe oder Dicke) zwischen 50 und 500 Mikrometer aufweisen. Die leitfähigen Säulen können eine beliebige geeignete Querschnittsform aufweisen, zum Beispiel unter anderem quadratisch, dreieckig und oval.
  • Das Isolationsmaterial 533 kann ein Vergussmaterial sein, wie etwa ein organisches Polymer mit anorganischen Siliciumdioxidteilchen, ein Epoxidmaterial oder ein Silicium-und-Stickstoff-Material (z. B. in Form von Siliciumnitrid). Bei manchen Ausführungsformen ist das Isolationsmaterial 533 ein dielektrisches Material. Bei manchen Ausführungsformen kann das dielektrische Material ein organisches dielektrisches Material, ein Fire-Retardant-4-Material (FR-4), ein BT-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- und Ultra-Low-k-Dielektrikum (z. B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika) sein. Das dielektrische Material kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärtung. Falls die dielektrische Schicht so gebildet wird, dass sie die leitfähigen Säulen 534 und den Die 114-2 vollständig bedeckt, kann die dielektrische Schicht unter Verwendung einer beliebigen geeigneten Technik, einschließlich Schleifen oder Ätzen, wie etwa einer Nassätzung, einer Trockenätzung (z. B. einer Plasmaätzung), von Nassstrahlen oder einer Laserablation (z. B. unter Verwendung von Excimer-Laser), entfernt werden, um die leitfähigen Kontakte 124 auf der oberen Oberfläche des Die 114-2 und die oberen Oberflächen der leitfähigen Säulen 534 freizulegen. Bei manchen Ausführungsformen kann die Dicke des Isolationsmaterials 533 minimiert werden, um die erforderliche Ätzzeit zu reduzieren.
  • 5B veranschaulicht eine Baugruppe 500B anschließend an das Bilden von Öffnungen 531 in dem Isolationsmaterial 533 um eine oder mehrere leitfähige Säulen 534 herum. Die Öffnungen können unter Verwendung einer beliebigen geeigneten Technik, wie etwa Laserbohren oder mechanisches Bohren, gebildet werden. Laserbohrtechniken bilden allgemein Öffnungen mit einem konischen Profil, wobei die Öffnung zu der Bohrseite hin größer ist.
  • 5C veranschaulicht eine Baugruppe 500C anschließend an das Bereitstellen eines magnetischen Materials 594 in den Öffnungen 531, die in dem Isolationsmaterial 533 gebildet sind. Das magnetische Material 594 kann unter Verwendung einer beliebigen geeigneten Technik abgeschieden werden, wie etwa Schablonendruck, schablonenloser Druck, Elektroplattieren oder Sputtern. Bei manchen Ausführungsformen wird das magnetische Material anschließend an die Abscheidung ausgehärtet. Bei manchen Ausführungsformen ist das magnetische Material 594 eine magnetische Paste mit hoher Permeabilität. Die Technik, die zum Abscheiden des magnetischen Materials verwendet wird, kann von der Art des verwendeten magnetischen Materials abhängen. Bei manchen Ausführungsformen kann das gleiche magnetische Material verwendet werden, um die leitfähigen Säulen zu umgeben oder zu beschichten. Bei manchen Ausführungsformen können unterschiedliche magnetische Materialien verwendet werden, um die leitfähigen Säulen zu umgeben oder zu beschichten, und das verwendete magnetische Material kann von den gewünschten Charakteristiken für eine spezielle MCI abhängen. Das magnetische Material 594 kann ein beliebiges geeignetes magnetisches Material sein, wie oben unter Bezugnahme auf 1 beschrieben ist.
  • 5D veranschaulicht eine Baugruppe 500D anschließend an Polieren und Planarisieren des Isolationsmaterials 533 und des magnetischen Materials 594, um die leitfähigen Kontakte 124 auf der oberen Oberfläche des Die 114-2 und die oberen Oberflächen der leitfähigen Säulen 534 freizulegen. Das Isolationsmaterial 533 und das magnetische Material 594 können unter Verwendung einer beliebigen geeigneten Technik, einschließlich Schleifen oder Ätzen, wie etwa einer Nassätzung, einer Trockenätzung (z. B. einer Plasmaätzung), von Nassstrahlen oder einer Laserablation (z. B. unter Verwendung von Excimer-Laser), entfernt werden, um die leitfähigen Kontakte 124 auf der oberen Oberfläche des Die 114-2 und die oberen Oberflächen der leitfähigen Säulen 534 freizulegen. Bei manchen Ausführungsformen kann die Dicke des Isolationsmaterials 533 minimiert werden, um die erforderliche Ätzzeit zu reduzieren. Bei manchen Ausführungsformen kann das Isolationsmaterial 533 vor dem Bilden der Öffnung 531 und/oder Abscheiden des magnetischen Materials 594 planarisiert werden. Bei solchen Ausführungsformen wird das magnetische Material 594 als ein separater Prozess planarisiert.
  • 5E veranschaulicht eine Baugruppe 500E anschließend an das Bilden eines leitfähigen Pfades 196C zwischen zwei leitfähigen Säulen der Baugruppe 500D (5D), das Bilden leitfähiger Zwischenverbindungen 130, das Platzieren und Koppeln von Dies 114-3, 114-5 und das Bereitstellen eines Isolationsmaterials 533 um die Dies 114-3, 114-5 herum. Die Dies 114-3, 114-5 können durch DTD-Zwischenverbindungen 130 mit dem Die 114-2 gekoppelt sein. Die Dies 114-3, 114-5 können jeweils mit den leitfähigen Säulen 534 der MCI 190A, 190B gekoppelt sein und der Die 114-3 kann ferner mit den leitfähigen Säulen 534 gekoppelt sein, um die ML-Zwischenverbindungen 152 zu bilden, wie in 1 gezeigt ist. Die Dies 114-3, 114-5 können unter Verwendung einer beliebigen geeigneten Technik platziert werden, wie etwa durch Pick-and-Place-Werkzeuge. Bei manchen Ausführungsformen kann das Isolationsmaterial 533 anfänglich auf und über den Oberseiten der Dies 114-3, 114-5 abgeschieden und dann zu den oberen Oberflächen der Dies 114-3, 114-5 zurückpoliert werden. Der leitfähige Pfad 196C kann unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich Bilden einer (nicht gezeigten) RDL auf der oberen Oberfläche der Baugruppe 500D. Die RDL kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer Umverteilungsschichttechnik.
  • 5F veranschaulicht eine Baugruppe 500F anschließend an die Entfernung des Trägers 502 und das Bilden eines leitfähigen Pfades 196A und leitfähiger Kontakte 596 zum Koppeln mit einem Gehäusesubstrat. Der leitfähige Pfad 196A und die leitfähigen Kontakte 596 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich Bilden einer (nicht gezeigten) RDL auf der unteren Oberfläche der Baugruppe 500E. Die RDL kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer Umverteilungsschichttechnik. Bei manchen Ausführungsformen können der leitfähige Pfad 196A und die leitfähigen Kontakte 596 auf dem Glasträger 502 gebildet werden, bevor die leitfähigen Säulen 534 gebildet werden.
  • 5G veranschaulicht eine Baugruppe 500G anschließend an das Koppeln mit einem Gehäusesubstrat 102. Die leitfähigen Säulen der MCI 190B, wie oben unter Bezugnahme auf 1 beschrieben, können über leitfähige Pfade 196B, 196D in dem Gehäusesubstrat gekoppelt sein. Falls mehrere Verbund-Dies zusammen hergestellt werden, können die Verbund-Dies nach dem Entfernen des Trägers 502 vereinzelt werden. Weitere Vorgänge können entweder vor oder nach dem Vereinzeln nach Bedarf durchgeführt werden (z. B. Abscheiden eines Vergussmaterials, Anbringen eines Wärmespreizers, Abscheiden einer Lötstoppschicht, Anbringen von Lötkugeln zum Koppeln mit einem Gehäusesubstrat oder mit einer Leiterplatte usw.). Bei manchen Ausführungsformen können die Dies 114-3 und/oder 114-5 leitfähige Kontakte auf einer oberen Oberfläche beinhalten und kann die MCI 190 innerhalb des Verbund-Die eingebettet sein, so dass die Baugruppe invertiert oder „umgedreht“ und über Zwischenverbindungen auf der oberen Oberfläche der Dies 114-3 und/oder 114-5 mit einem Gehäusesubstrat oder einer Leiterplatte gekoppelt werden kann.
  • Obwohl die hier offenbarten mikroelektronischen Baugruppen 100 eine bestimmte Anzahl und Anordnung von MCIs, Dies und Zwischenverbindungen zeigen, kann eine beliebige Anzahl und Anordnung von MCIs, Dies und Zwischenverbindungen verwendet werden, und können ferner eine oder mehrere RDLs und Gehäusesubstratteile beinhalten. Obwohl die hier offenbarten mikroelektronischen Baugruppen 100 eine bestimmte Anordnung von MCIs zeigen, kann ferner eine MCI eine beliebige Anzahl und Anordnung gekoppelter leitfähiger Säulen sowie eine beliebige Anzahl und Anordnung gekoppelter leitfähiger Säulen, die von magnetischem Material umgeben sind, aufweisen.
  • Die hier offenbarten mikroelektronischen Baugruppen 100 können für eine beliebige geeignete Anwendung verwendet werden. Zum Beispiel kann bei manchen Ausführungsformen eine mikroelektronische Baugruppe 100 verwendet werden, um eine Zwischenverbindung mit ultraniedriger Dichte und hoher Bandbreite für feldprogrammierbare Gatterarray(FPGA)-Sendeempfänger und III-V-Verstärker bereitzustellen. Allgemeiner können die hier offenbarten mikroelektronischen Baugruppen 100 ermöglichen, dass „Blöcke“ unterschiedlicher Arten von Funktionsschaltkreisen in unterschiedliche der Dies 114 verteilt werden, anstatt dass gemäß manchen herkömmlichen Ansätzen alle der Schaltkreise in einem einzigen großen Die enthalten sind. Bei manchen solchen herkömmlichen Ansätzen würde ein einziger großer Die alle diese unterschiedlichen Schaltkreise beinhalten, um eine Kommunikation mit hoher Bandbreite und geringem Verlust zwischen den Schaltkreisen zu erreichen, und manche oder alle dieser Schaltkreise können selektiv deaktiviert werden, um die Fähigkeiten des großen Die anzupassen. Weil die ML-Zwischenverbindungen 152 und/oder die DTD-Zwischenverbindungen 130 der mikroelektronischen Baugruppen 100 eine Kommunikation mit hoher Bandbreite und geringem Verlust zwischen unterschiedlichen der Dies 114 und unterschiedlichen der Dies 114 und dem Gehäusesubstrat 102 ermöglichen können, können jedoch unterschiedliche Schaltkreise in unterschiedliche Dies 114 verteilt werden, wodurch die Gesamtherstellungskosten reduziert werden, eine Ausbeute verbessert wird und eine Gestaltungsflexibilität erhöht wird, indem ermöglicht wird, dass unterschiedliche Dies 114 (z. B. Dies 114, die unter Verwendung unterschiedlicher Fertigungstechnologien gebildet werden) leicht ausgetauscht werden, um eine unterschiedliche Funktionalität zu erreichen.
  • Bei einem anderen Beispiel kann ein Die 114-2, der eine aktive Schaltungsanordnung in einer mikroelektronischen Baugruppe 100 beinhaltet, verwendet werden, um eine „aktive“ Brücke zwischen anderen Dies 114 (z. B. zwischen den Dies 114-3 und 114-5) bereitzustellen. Bei einem anderen Beispiel kann der Die 114-2 in einer mikroelektronischen Baugruppe 100 eine Verarbeitungsvorrichtung (z. B. eine Zentralverarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, ein Anwendungsprozessor usw.) sein, und können die Dies 114-3 und/oder 114-5 einen Speicher mit hoher Bandbreite, eine Sendeempfängerschaltungsanordnung und/oder Eingabe/Ausgabe-Schaltungsanordnung (z. B. Double-Data-Rate-Transferschaltungsanordnung, Peripheral-Component-Interconnect-Express-Schaltungsanordnung usw.) beinhalten. Der bestimmte Speicher-Die mit hoher Bandbreite, Eingabe/Ausgabe-Schaltungsanordnung-Die usw. können für die vorliegende Anwendung ausgewählt werden.
  • Bei einem anderen Beispiel kann der Die 114-2 in einer mikroelektronischen Baugruppe 100 ein Cachespeicher (z. B. ein Third-Level-Cachespeicher) sein und können ein oder mehrere Dies 114-3 und/oder 114-5 Verarbeitungsvorrichtungen (z. B. eine Zentralverarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, ein Anwendungsprozessor usw.) sein, die den Cachespeicher des Die 114-2 gemeinsam nutzen.
  • Bei einem anderen Beispiel kann ein Die 114 ein einziges Siliciumsubstrat sein oder kann ein Verbund-Die, wie etwa ein Speicherstapel, sein.
  • Die hier offenbarten mikroelektronischen Baugruppen 100 können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 6-9 veranschaulichen verschiedene Beispiele für Einrichtungen, die beliebige der hier offenbarten mikroelektronischen Baugruppen 100 beinhalten oder in diesen enthalten sein können.
  • 6 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die in beliebigen der hier offenbarten mikroelektronischen Baugruppen 100 (z. B. als beliebige geeignete der Dies 114) enthalten sein können. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 mit IC-Strukturen beinhalten, die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das einen beliebigen geeigneten IC enthält. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einen Vereinzelungsprozess durchlaufen, in dem die Dies 1502 voneinander separiert werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann ein beliebiger der hier offenbarten Dies 114 sein. Der Die 1502 kann einen oder mehrere Transistoren (z. B. manche der unten besprochenen Transistoren 1640 aus 7), eine Unterstützungsschaltungsanordnung zum Führen elektrischer Signale zu den Transistoren, passive Komponenten (z. B. Signalleiterbahnen, Widerstände, Kondensatoren oder Induktivitäten) und/oder beliebige andere IC-Komponenten beinhalten. Bei manchen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z. B. eine Direktzugriffsspeicher(RAM)-Vorrichtung, wie etwa eine Statischer-RAM(SRAM)-Vorrichtung, eine Magnetischer-RAM(MRAM)-Vorrichtung, eine Resistiver-RAM(RRAM)-Vorrichtung, eine Conductive-Bridging-RAM-Vorrichtung (CBRAM) usw.), eine Logikvorrichtung (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltungselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Chip 1502 kombiniert sein. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildetes Speicherarray auf einem gleichen Chip 1502 wie eine Verarbeitungsvorrichtung (z. B. die Verarbeitungsvorrichtung 1802 aus 9) oder eine andere Logik gebildet sein, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Befehle auszuführen. Bei manchen Ausführungsformen kann ein Die 1502 (z. B. ein Die 114) eine Zentralverarbeitungseinheit, ein Hochfrequenzchip, ein Leistungswandler oder ein Netzwerkprozessor sein. Verschiedene der hier offenbarten mikroelektronischen Baugruppen 100 können unter Verwendung einer Die-zu-Wafer-Montagetechnik hergestellt werden, bei der manche Dies 114 an einem Wafer 1500 angebracht werden, der andere der Dies 114 beinhaltet, und der Wafer 1500 anschließend vereinzelt wird.
  • 7 ist eine Querschnittsseitenansicht einer IC-Vorrichtung 1600, die in einer beliebigen der hier offenbarten mikroelektronischen Baugruppen 100 (z. B. in einem beliebigen der Dies 114) enthalten sein kann. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 (6) enthalten sein. Die IC-Vorrichtung 1600 kann auf einem Die-Substrat 1602 (z. B. dem Wafer 1500 aus 6) gebildet sein und kann in einem Die (z. B. dem Die 1502 aus 6) enthalten sein. Das Die-Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Die-Substrat 1602 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung von Volumensilicium oder einer Silicium-auf-Isolator(SOI: Silicon-On-Insulator)-Unterstruktur gebildet ist. Bei manchen Ausführungsformen kann das Die-Substrat 1602 unter Verwendung alternativer Materialien gebildet sein, die mit Silicium kombiniert sein können oder nicht und die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können ebenfalls verwendet werden, um das Die-Substrat 1602 zu bilden. Obwohl hier einige wenige Beispiele für Materialien, aus denen das Die-Substrat 1602 gebildet werden kann, beschrieben sind, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Die-Substrat 1602 kann Teil eines vereinzelten Die (z. B. der Dies 1502 aus 6) oder eines Wafers (z. B. des Wafers 1500 aus 6) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 beinhalten, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs: Metal Oxide Semiconductor Field-Effect Transistors)) beinhalten, die auf dem Die-Substrat 1602 gebildet sind. Die Vorrichtungsschicht 1604 kann zum Beispiel ein oder mehrere Source- und/oder Drain-Bereiche(S/D-Gebiete) 1620, ein Gate 1622 zum Steuern eines Stromflusses in den Transistor 1640 zwischen den S/D-Gebieten 1620 und einen oder mehrere S/D-Kontakte 1624 zum Führen elektrischer Signale zu/von den S/D-Gebieten 1620 beinhalten. Die Transistoren 1640 können zusätzliche Merkmale beinhalten, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsgebiete, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf den/die in 7 dargestellte(n) Typ und Konfiguration beschränkt und können eine große Vielfalt von anderen Typen und Konfigurationen beinhalten, wie etwa, zum Beispiel, planare Transistoren, nichtplanare Transistoren oder eine Kombination aus beiden. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoband- und Nanodrahttransistoren, einschließen.
  • Jeder Transistor 1640 kann ein Gate 1622 beinhalten, das aus wenigstens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode, gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel aus Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder ein High-k-Dielektrikum-Material beinhalten. Das High-k-Dielektrikum-Material kann Elemente, wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink, beinhalten. Beispiele für High-k-Materialien, die in dem Gate-Dielektrikum verwendet werden können, beinhalten unter anderem Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei manchen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um seine Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann in Abhängigkeit davon, ob der Transistor 1640 ein p-Typ-Metall-Oxid-Halbleiter(PMOS)- oder ein n-Typ-Metall-Oxid-Halbleiter(NMOS)-Transistor sein soll, wenigstens ein p-Typ-Austrittsarbeit-Metall oder n-Typ-Austrittsarbeit-Metall beinhalten. Bei manchen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können zu anderen Zwecken enthalten sein, wie etwa eine Barriereschicht. Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid) und beliebige der unten unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z. B. für Austrittsarbeitsabstimmung). Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der oben unter Bezugnahme auf einen PMOS-Transistor erörterten Metalle (z. B. zur Austrittsarbeitsabstimmung).
  • Bei manchen Ausführungsformen kann, bei Betrachtung als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung, die Gate-Elektrode aus einer U-förmigen Struktur bestehen, die einen unteren Teil, der im Wesentlichen parallel zu der Oberfläche des Die-Substrats 1602 ist, und zwei Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann wenigstens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Die-Substrats 1602 ist und keine Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und planaren, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht-U-förmigen Schichten gebildet sind.
  • Bei manchen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien, wie etwa Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid, gebildet werden. Prozesse zum Bilden von Seitenwandabstandshaltern sind in der Technik wohl bekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. Bei manchen Ausführungsformen können mehrere Abstandshalterpaare verwendet werden; beispielsweise können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Gebiete 1620 können innerhalb des Die-Substrats 1602 angrenzend an das Gate 1622 jedes Transistors 1640 gebildet sein. Die S/D-Gebiete 1620 können zum Beispiel unter Verwendung eines Implantation/Diffusion-Prozesses oder eines Ätz-/Abscheidung-Prozesses gebildet werden. Bei dem erstgenannten Prozess können Dotierungsstoffe, wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen, in das Die-Substrat 1602 ionenimplantiert werden, um die S/D-Gebiete 1620 zu bilden. Ein Temperprozess, der die Dotierungsstoffe aktiviert und bewirkt, dass sie weiter in das Die-Substrat 1602 hinein diffundieren, kann auf den Ionenimplantationsprozess folgen. In dem letztgenannten Prozess kann das Die-Substrat 1602 zuerst geätzt werden, um Vertiefungen an den Orten der S/D-Gebiete 1620 zu bilden. Ein epitaktischer Abscheidungsprozess kann dann ausgeführt werden, um die Vertiefungen mit einem Material zu füllen, das zum Fertigen der S/D-Gebiete 1620 verwendet wird. Bei manchen Implementierungen können die S/D-Gebiete 1620 unter Verwendung einer Siliciumlegierung, wie etwa Siliciumgermanium oder Siliciumcarbid, gefertigt werden. Bei manchen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen, wie etwa Bor, Arsen oder Phosphor, dotiert werden. Bei manchen Ausführungsformen können die S/D-Gebiete 1620 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie etwa Germanium oder eines/einer Gruppe-III-V-Materials oder -Legierung, gebildet werden. Bei weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Gebiete 1620 zu bilden.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingabe-/Ausgabe(E/A)-Signale, können an und/oder von den Vorrichtungen (z. B. Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Zwischenverbindungsschichten geleitet werden, die auf der Vorrichtungsschicht 1604 (veranschaulicht in 7 als Zwischenverbindungsschichten 1606-1610) angeordnet sind. Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z. B. des Gates 1622 und der S/D-Kontakte 1624) elektrisch mit den Zwischenverbindungsstrukturen 1628 der Zwischenverbindungsschichten 1606-1610 gekoppelt sein. Die eine oder die mehreren Zwischenverbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch als „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 bilden.
  • Die Zwischenverbindungsstrukturen 1628 können innerhalb der Zwischenverbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Designs zu führen; insbesondere ist die Anordnung nicht auf die in 7 dargestellte spezielle Konfiguration von Zwischenverbindungsstrukturen 1628 beschränkt. Obwohl eine spezielle Anzahl von Zwischenverbindungsschichten 1606-1610 in 7 dargestellt ist, beinhalten Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Zwischenverbindungsschichten als dargestellt.
  • Bei manchen Ausführungsformen können die Zwischenverbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b beinhalten, die mit einem elektrisch leitfähigen Material, wie etwa einem Metall, gefüllt sind. Die Leitungen 1628a können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene führen, die im Wesentlichen parallel zu einer Oberfläche des Die-Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die Seite hinein und aus der Seite heraus von der Perspektive in 7 aus gesehen führen. Die Vias 1628b können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene führen, die im Wesentlichen senkrecht zu der Oberfläche des Die-Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Bei manchen Ausführungsformen können die Vias 1628b Leitungen 1628a unterschiedlicher Zwischenverbindungsschichten 1606-1610 elektrisch miteinander koppeln.
  • Die Zwischenverbindungsschichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Zwischenverbindungsstrukturen 1628 angeordnet ist, wie in 7 gezeigt ist. Bei manchen Ausführungsformen kann das zwischen den Zwischenverbindungsstrukturen 1628 in unterschiedlichen der Zwischenverbindungsschichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen unterschiedlichen Zwischenverbindungsschichten 1606-1610 gleich sein.
  • Eine erste Zwischenverbindungsschicht 1606 (als Metall 1 oder „M1“ bezeichnet) kann direkt auf der Vorrichtungsschicht 1604 gebildet werden. Bei manchen Ausführungsformen kann die erste Zwischenverbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b beinhalten, wie gezeigt ist. Die Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Zwischenverbindungsschicht 1608 (als Metall 2 oder „M2“ bezeichnet) kann direkt auf der ersten Zwischenverbindungsschicht 1606 gebildet werden. Bei manchen Ausführungsformen kann die zweite Zwischenverbindungsschicht 1608 Vias 1628b beinhalten, um die Leitungen 1628a der zweiten Zwischenverbindungsschicht 1608 mit den Leitungen 1628a der ersten Zwischenverbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b der Klarheit halber mit einer Linie innerhalb jeder Zwischenverbindungsschicht (z. B. innerhalb der zweiten Zwischenverbindungsschicht 1608) strukturell umrissen sind, können die Leitungen 1628a und die Vias 1628b bei manchen Ausführungsformen strukturell und/oder materiell zusammenhängend sein (z. B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Eine dritte Zwischenverbindungsschicht 1610 (als Metall 3 oder „M3“ bezeichnet) (und bei Bedarf zusätzliche Zwischenverbindungsschichten) kann in Folge auf der zweiten Zwischenverbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen, die in Verbindung mit der zweiten Zwischenverbindungsschicht 1608 oder der ersten Zwischenverbindungsschicht 1606 beschrieben sind, gebildet werden. Bei manchen Ausführungsformen können die Zwischenverbindungsschichten, die sich „weiter oben“ in dem Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 befinden (d. h. weiter von der Vorrichtungsschicht 1604 entfernt sind), dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 beinhalten (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 beinhalten, die auf den Zwischenverbindungsschichten 1606-1610 gebildet sind. In 7 sind die leitfähigen Kontakte 1636 als die Form von Bondpads annehmend veranschaulicht. Die leitfähigen Kontakte 1636 können elektrisch mit den Zwischenverbindungsstrukturen 1628 gekoppelt und dazu ausgebildet sein, die elektrischen Signale des (der) Transistors (Transistoren) 1640 zu anderen externen Vorrichtungen zu führen. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötbondungen gebildet sein, um einen Chip, der die IC-Vorrichtung 1600 beinhaltet, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen beinhalten, um die elektrischen Signale aus den Zwischenverbindungsschichten 1606-1610 zu führen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Pfosten) beinhalten, die die elektrischen Signale zu externen Komponenten führen. Die leitfähigen Kontakte 1636 können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • Bei manchen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z. B. wie etwa der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen (nicht gezeigten) anderen Metallisierungsstapel auf der gegenüberliegenden Seite der Vorrichtungsschicht(en) 1604 beinhalten. Dieser Metallisierungsstapel kann mehrere Zwischenverbindungsschichten beinhalten, wie weiter oben unter Bezugnahme auf die Zwischenverbindungsschichten 1606 bis 1610 besprochen, um leitfähige Pfade (z. B. einschließlich leitfähiger Leitungen und Vias) zwischen der (den) Vorrichtungsschicht(en) 1604 und (nicht gezeigten) zusätzlichen leitfähigen Kontakten auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitzustellen. Diese zusätzlichen leitfähigen Kontakte können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • Bei anderen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z. B. wie der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen oder mehrere TSVs durch das Die-Substrat 1602 beinhalten; diese TSVs können einen Kontakt mit der(den) Vorrichtungsschicht(en) 1604 herstellen und können leitfähige Pfade zwischen der (den) Vorrichtungsschicht(en) 1604 und (nicht gezeigten) zusätzlichen leitfähigen Kontakten auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitstellen. Diese zusätzlichen leitfähigen Kontakte können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • 8 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe 1700, die eine beliebige der hier offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 1700 eine mikroelektronische Baugruppe 100 sein. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Anzahl an Komponenten, die auf einer Leiterplatte 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet Komponenten, die auf einer ersten Fläche 1740 der Leiterplatte 1702 und auf einer gegenüberliegenden zweiten Fläche 1742 der Leiterplatte 1702 angeordnet sind; allgemein können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Beliebige der unten unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 1700 besprochenen IC-Gehäuse können die Form beliebiger geeigneter der Ausführungsformen der hier offenbarten mikroelektronischen Baugruppen 100 annehmen.
  • Bei manchen Ausführungsformen kann die Leiterplatte 1702 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1702 gekoppelten Komponenten zu führen. Bei manchen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein. Bei manchen Ausführungsformen kann die Leiterplatte 1702 zum Beispiel eine Leiterplatte sein.
  • Die in 8 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Interposer-Struktur 1736, die durch Kopplungskomponenten 1716 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1716 können die Gehäuse-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 8 gezeigt), männliche und weibliche Teile eines Sockels, einen Klebstoffstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 1736 kann ein IC-Gehäuse 1720 beinhalten, das durch Kopplungskomponenten 1718 mit einem Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 1716 besprochenen Formen. Obwohl ein einziges IC-Gehäuse 1720 in 8 gezeigt ist, können mehrere IC-Gehäuse mit dem Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 1704 gekoppelt sein. Der Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das eine Brücke zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1720 bildet. Das IC-Gehäuse 1720 kann zum Beispiel ein Die (der Die 1502 aus 6), eine IC-Vorrichtung (z. B. die IC-Vorrichtung 1600 aus 7) oder eine beliebige andere geeignete Komponente sein oder diese(n) beinhalten. Allgemein kann der Interposer 1704 eine Verbindung auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Gehäuse-Interposer 1704 das IC-Gehäuse 1720 (z. B. einen Die) mit einem Satz von leitfähigen Kugelgitteranordnung(BGA)-Kontakten der Kopplungskomponenten 1716 zur Kopplung mit der Leiterplatte 1702 koppeln. Bei der in 8 veranschaulichten Ausführungsform sind das IC-Gehäuse 1720 und die Leiterplatte 1702 an gegenüberliegenden Seiten des Interposers 1704 angebracht; bei anderen Ausführungsformen können das IC-Gehäuse 1720 und die Leiterplatte 1702 an einer gleichen Seite des Interposers 1704 angebracht sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Interposers 1704 miteinander verbunden sein.
  • Bei manchen Ausführungsformen kann der Interposer 1704 als eine PCB gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Bei manchen Ausführungsformen kann der Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei manchen Ausführungsformen kann der Interposer 1704 aus alternativen starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 1704 kann Metallzwischenverbindungen 1708 und Vias 1710 beinhalten, einschließlich unter anderem TSVs 1706. Der Interposer 1704 kann ferner eingebettete Vorrichtungen 1714 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladung(ESD)-Vorrichtungen und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie etwa Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System(MEMS)-Vorrichtungen, können auch auf dem Interposer 1704 gebildet werden. Die Gehäuse-auf-Interposer-Struktur 1736 kann die Form beliebiger der in der Technik bekannten Gehäuse-auf-Interposer-Strukturen annehmen.
  • Die IC-Vorrichtungsbaugruppe 1700 kann ein IC-Gehäuse 1724 beinhalten, das durch Kopplungskomponenten 1722 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen und das IC-Gehäuse 1724 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 1720 erörterten Ausführungsformen annehmen.
  • Die in 8 veranschaulichte IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Gehäuse-auf-Gehäuse-Struktur 1734, die durch Kopplungskomponenten 1728 mit der zweiten Fläche 1742 der Leiterplatte 1702 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann ein IC-Gehäuse 1726 und ein IC-Gehäuse 1732 beinhalten, die durch Kopplungskomponenten 1730 so miteinander gekoppelt sind, dass das IC-Gehäuse 1726 zwischen der Leiterplatte 1702 und dem IC-Gehäuse 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form beliebiger Ausführungsformen der oben besprochenen Kopplungskomponenten 1716 annehmen und die IC-Gehäuse 1726 und 1732 können die Form beliebiger Ausführungsformen des oben besprochenen IC-Gehäuses 1720 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 1734 kann gemäß beliebiger in der Technik bekannter Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere der hier offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hier offenbarten IC-Vorrichtungsbaugruppen 1700, IC-Vorrichtungen 1600 oder Dies 1502 beinhalten und können in beliebigen der hier offenbarten mikroelektronischen Baugruppen 100 angeordnet sein. Eine Reihe von Komponenten ist in 9 als in der elektrischen Vorrichtung 1800 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten weggelassen oder dupliziert werden, wie für die Anwendung geeignet. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 enthalten sind, an einer oder mehreren Hauptplatinen befestigt sein. Bei manchen Ausführungsformen können manche oder alle dieser Komponenten auf einem einzigen System-auf-Chip(SoC: System-on-Chip)-Die gefertigt sein.
  • Zusätzlich dazu beinhaltet die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsformen möglicherweise nicht eine oder mehrere der in 9 veranschaulichten Komponenten, jedoch kann die elektrische Vorrichtung 1800 eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiberschaltungsanordnung) beinhalten, mit der eine Anzeigevorrichtung 1806 gekoppelt werden kann. In einem anderen Satz von Beispielen beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Audioeingabevorrichtung 1824 oder Audioausgabevorrichtung 1808, aber kann eine Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltungsanordnung (z. B. Verbinder und eine Unterstützungsschaltungsanordnung) beinhalten, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt werden kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z. B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hier verwendet, kann der Ausdruck „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere Digitalsignalprozessoren (DSPs), anwendungsspezifische ICs (ASICs: Application-Specific Integrated Circuits), zentrale Verarbeitungseinheiten (CPUs: Central Processing Units), Grafikverarbeitungseinheiten (GPUs: Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 aufweisen, der selbst eine oder mehrere Speichervorrichtungen aufweisen kann, wie etwa flüchtigen Speicher (z. B. dynamischen RAM (DRAM)), nichtflüchtigen Speicher (z. B. Nurlesespeicher (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. Bei manchen Ausführungsformen kann der Speicher 1804 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann z. B. einen eingebetteten dynamischen RAM (eDRAM) oder einen magnetischen Spintransferdrehmoment-RAM (STT-MRAM) beinhalten.
  • Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 1812 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 ausgebildet sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei manchen Ausführungsformen diese nicht enthalten können.
  • Der Kommunikationschip 1812 kann beliebige einer Reihe von Drahtlosstandards oder-protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Amendment), Long-Term-Evolution(LTE)-Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced-LTE-Project, Ultra-Mobile-Broadband(UMB)-Projekt (auch als „3GPP2“ bezeichnet) usw.). IEEE-802.16-kompatible Broadband-Wireless-Access(BWA)-Netze werden allgemein als WiMAX-Netze bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was eine Zertifikationsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMLS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder um andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei manchen Ausführungsformen kann der Kommunikationschip 1812 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z. B. das Ethernet). Wie oben erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa WiFi oder Bluetooth, und kann ein zweiter Kommunikationschip 1812 für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 1812 drahtlosen Kommunikationen dediziert sein und ein zweiter Kommunikationschip 1812 kann drahtgebundenen Kommunikationen dediziert sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltungsanordnung 1814 beinhalten. Die Batterie-/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder eine Schaltungsanordnung zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 mit einer von der elektrischen Vorrichtung 1800 separaten Energiequelle (z. B. der AC-Netzversorgung) beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Anzeigevorrichtung 1806 kann beliebige visuelle Indikatoren beinhalten, wie etwa ein Heads-Up-Display, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung beinhalten, die einen akustischen Indikator erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonarrays oder digitale Instrumente (z. B. Instrumente mit einem Musical-Instrument-Digital-Interface(MIDI)-Ausgang).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Liefern von Informationen an andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben besprochen) beinhalten. Beispiele für die andere Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Stift, ein Berührungsfeld, ein Strichcodelesegerät, ein Quick-Response(QR)-Code-Lesegerät, einen beliebigen Sensor oder ein Hochfrequenzidentifikation(RFID)-Lesegerät beinhalten.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen gewünschten Formfaktor aufweisen, wie etwa eine Rechenvorrichtung oder eine handgehaltene, portable oder mobile Rechenvorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musik-Player, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer usw.), eine elektrische Desktop-Vorrichtung, ein Server oder eine andere vernetzte Rechenkomponente, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, ein digitaler Videorekorder oder eine Wearable-Rechenvorrichtung. Bei manchen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • Die folgenden Absätze stellen verschiedene Beispiele für die hier offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht; eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der ersten dielektrischen Schicht, wobei die Magnetkerninduktivität Folgendes beinhaltet: eine erste leitfähige Säule, mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, welche wenigstens teilweise von einem magnetischen Material umgeben ist, das sich wenigstens teilweise entlang einer Dicke der ersten leitfähigen Säule von dem zweiten Ende erstreckt und sich zu dem ersten Ende hin verjüngt; und eine zweite leitfähige Säule mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, welche mit der ersten leitfähigen Säule gekoppelt ist; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des zweiten Die mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  • Beispiel 2 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die zweite leitfähige Säule der Magnetkerninduktivität wenigstens teilweise von einem Magnetmaterial umgeben ist, das sich wenigstens teilweise von dem zweiten Ende entlang einer Dicke der ersten leitfähigen Säule erstreckt und sich zu dem ersten Ende hin verjüngt.
  • Beispiel 3 kann den Gegenstand aus Beispielen 1 und 2 beinhalten und kann ferner spezifizieren, dass die zweite leitfähige Säule über einen leitfähigen Pfad mit der ersten leitfähigen Säule auf der ersten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  • Beispiel 4 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die erste Oberfläche der Magnetkerninduktivität mit einem Gehäusesubstrat gekoppelt ist.
  • Beispiel 5 kann den Gegenstand aus Beispiel 4 beinhalten und kann ferner spezifizieren, dass die zweite leitfähige Säule über einen leitfähigen Pfad in dem Gehäusesubstrat mit der ersten leitfähigen Säule gekoppelt ist.
  • Beispiel 6 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass die erste Oberfläche des zweiten Die ferner mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Beispiel 7 kann den Gegenstand aus Beispiel 1 beinhalten und kann ferner spezifizieren, dass das magnetische Material eines oder mehrere von Folgendem umfasst: Eisen, Nickel, Kobalt, Ferrit, eine Heusler-Legierung, ein Permalloy, ein Mu-Metall, eine Kobalt-Zirconium-Tantal-Legierung und ein Dielektrikum mit magnetischen Teilchen oder Flocken.
  • Beispiel 8 ist eine mikroelektronische Baugruppe, die Folgendes beinhaltet: eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht, wobei die Magnetkerninduktivität eine erste leitfähige Säule, die wenigstens teilweise von einem magnetischen Material umgeben ist, das sich entlang einer Höhe der ersten leitfähigen Säule verjüngt, und eine zweite leitfähige Säule, die mit der ersten leitfähigen Säule gekoppelt ist, beinhaltet; und einen Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des Die mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  • Beispiel 9 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner spezifizieren, dass die zweite leitfähige Säule mit der ersten leitfähigen Säule auf der ersten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  • Beispiel 10 kann den Gegenstand aus Beispielen 8 und 9 beinhalten und kann ferner Folgendes beinhalten: ein Gehäusesubstrat, und wobei die erste Oberfläche der Magnetkerninduktivität mit dem Gehäusesubstrat gekoppelt ist.
  • Beispiel 11 kann den Gegenstand aus Beispiel 10 beinhalten und kann ferner spezifizieren, dass die zweite leitfähige Säule über einen leitfähigen Pfad in dem Gehäusesubstrat mit der ersten leitfähigen Säule gekoppelt ist.
  • Beispiel 12 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner spezifizieren, dass das magnetische Material eines oder mehrere von Folgendem umfasst: Eisen, Nickel, Kobalt, Ferrit, eine Heusler-Legierung, ein Permalloy, ein Mu-Metall, eine Kobalt-Zirconium-Tantal-Legierung und ein Dielektrikum mit magnetischen Teilchen oder Flocken.
  • Beispiel 13 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner Folgendes beinhalten: einen Umverteilungsschicht auf der ersten Oberfläche der Magnetkerninduktivität.
  • Beispiel 14 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner Folgendes beinhalten: einen Umverteilungsschicht auf der zweiten Oberfläche der Magnetkerninduktivität.
  • Beispiel 15 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner spezifizieren, dass eine Höhe der ersten leitfähigen Säule zwischen 50 Mikrometer und 500 Mikrometer beträgt.
  • Beispiel 16 kann den Gegenstand aus Beispiel 8 beinhalten und kann ferner spezifizieren, dass die erste leitfähige Säule Kupfer beinhaltet.
  • Beispiel 17 ist ein Verfahren zum Herstellens einer mikroelektronischen Baugruppe, das Folgendes beinhaltet: Bilden einer Öffnung um eine erste leitfähige Säule herum in einer ersten dielektrischen Schicht, wobei die erste dielektrische Schicht einen ersten Die und mehrere leitfähige Säulen beinhaltet und wobei die Öffnung konisch geformt ist; Abscheiden eines magnetischen Materials in der Öffnung; Planarisieren des magnetischen Materials, um eine obere Oberfläche der ersten leitfähigen Säule freizulegen; Bilden einer ersten Zwischenverbindung zwischen der oberen Oberfläche der ersten leitfähigen Säule und einem zweiten Die; und Bilden einer zweiten Zwischenverbindung zwischen dem ersten Die und dem zweiten Die.
  • Beispiel 18 kann den Gegenstand aus Beispiel 17 beinhalten und kann ferner Folgendes beinhalten: Bilden eines leitfähigen Pfades zwischen der ersten leitfähigen Säule und einer zweiten leitfähigen Säule der mehreren leitfähigen Säulen.
  • Beispiel 19 kann den Gegenstand aus Beispiel 18 beinhalten und kann ferner Folgendes beinhalten: Koppeln der ersten leitfähigen Säule und der zweiten leitfähigen Säule mit einem Gehäusesubstrat, wobei sich der leitfähige Pfad in einem Gehäusesubstrat befindet.
  • Beispiel 20 kann den Gegenstand aus Beispiel 18 beinhalten und kann ferner Folgendes beinhalten: Bilden einer Umverteilungsschicht, wobei sich der leitfähige Pfad in der Umverteilungsschicht befindet.
  • Beispiel 21 kann den Gegenstand aus Beispiel 17 beinhalten und kann ferner Folgendes beinhalten: Einbetten des zweiten Die in einer zweiten dielektrischen Schicht.
  • Beispiel 22 ist eine Rechenvorrichtung, die Folgendes beinhaltet: ein Gehäusesubstrat mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche; einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht, und wobei die erste Oberfläche des ersten Die mit der zweiten Oberfläche des Gehäusesubstrats gekoppelt ist; eine Induktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche, wobei sich die erste Induktivität in der ersten dielektrischen Schicht befindet, wobei die Induktivität eine leitfähige Säule, die wenigstens teilweise von einem magnetischen Material umgeben ist, das sich entlang einer Höhe der leitfähigen Säule verjüngt, beinhaltet; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des zweiten Die mit der zweiten Oberfläche der Induktivität und mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  • Beispiel 23 kann den Gegenstand aus Beispiel 22 beinhalten und kann ferner spezifizieren, dass die leitfähige Säule eine erste leitfähige Säule ist, und wobei die Induktivität ferner eine zweite leitfähige Säule beinhaltet, die der ersten leitfähigen Säule auf der ersten Oberfläche der Induktivität gekoppelt ist.
  • Beispiel 24 kann den Gegenstand aus Beispiel 22 beinhalten und kann ferner spezifizieren, dass die leitfähige Säule eine erste leitfähige Säule ist, und wobei die Induktivität ferner eine zweite leitfähige Säule beinhaltet, die mit der ersten leitfähigen Säule über einen leitfähigen Pfad in einem Gehäusesubstrat gekoppelt ist.
  • Beispiel 25 kann den Gegenstand aus Beispiel 22 beinhalten und kann ferner spezifizieren, dass der erste Die oder der zweite Die eine Zentralverarbeitungseinheit, ein Hochfrequenzchip, ein Leistungswandler oder ein Netzwerkprozessor ist.

Claims (20)

  1. Mikroelektronische Baugruppe, die Folgendes umfasst: einen ersten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht; eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in der ersten dielektrischen Schicht, wobei die Magnetkerninduktivität Folgendes beinhaltet: eine erste leitfähige Säule, mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, welche wenigstens teilweise von einem magnetischen Material umgeben ist, das sich wenigstens teilweise entlang einer Dicke der ersten leitfähigen Säule von dem zweiten Ende erstreckt und sich zu dem ersten Ende hin verjüngt; und eine zweite leitfähige Säule mit einem ersten Ende auf der ersten Oberfläche der Magnetkerninduktivität und einem gegenüberliegenden zweiten Ende auf der zweiten Oberfläche der Magnetkerninduktivität, welche mit der ersten leitfähigen Säule gekoppelt ist; und einen zweiten Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des zweiten Die mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  2. Mikroelektronische Baugruppe nach Anspruch 1, wobei die zweite leitfähige Säule der Magnetkerninduktivität wenigstens teilweise von einem Magnetmaterial umgeben ist, das sich wenigstens teilweise von dem zweiten Ende entlang einer Dicke der ersten leitfähigen Säule erstreckt und sich zu dem ersten Ende hin verjüngt.
  3. Mikroelektronische Baugruppe nach Anspruch 1 oder 2, wobei die zweite leitfähige Säule über einen leitfähigen Pfad mit der ersten leitfähigen Säule auf der ersten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  4. Mikroelektronische Baugruppe nach einem der Ansprüche 1-3, wobei die erste Oberfläche der Magnetkerninduktivität mit einem Gehäusesubstrat gekoppelt ist.
  5. Mikroelektronische Baugruppe nach Anspruch 4, wobei die zweite leitfähige Säule über einen leitfähigen Pfad in dem Gehäusesubstrat mit der ersten leitfähigen Säule gekoppelt ist.
  6. Mikroelektronische Baugruppe nach einem der Ansprüche 1-5, wobei die erste Oberfläche des zweiten Die ferner mit der zweiten Oberfläche des ersten Die gekoppelt ist.
  7. Mikroelektronische Baugruppe nach einem der Ansprüche 1-6, wobei das magnetische Material eines oder mehrere von Folgendem umfasst: Eisen, Nickel, Kobalt, Ferrit, eine Heusler-Legierung, ein Permalloy, ein Mu-Metall, eine Kobalt-Zirconium-Tantal-Legierung und ein Dielektrikum mit magnetischen Teilchen oder Flocken.
  8. Mikroelektronische Baugruppe, die Folgendes umfasst: eine Magnetkerninduktivität mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer ersten dielektrischen Schicht, wobei die Magnetkerninduktivität eine erste leitfähige Säule, die wenigstens teilweise von einem magnetischen Material umgeben ist, das sich entlang einer Höhe der ersten leitfähigen Säule verjüngt, und eine zweite leitfähige Säule, die mit der ersten leitfähigen Säule gekoppelt ist, beinhaltet; und einen Die mit einer ersten Oberfläche und einer gegenüberliegenden zweiten Oberfläche in einer zweiten dielektrischen Schicht, wobei sich die zweite dielektrische Schicht auf der ersten dielektrischen Schicht befindet und wobei die erste Oberfläche des Die mit der zweiten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  9. Mikroelektronische Baugruppe nach Anspruch 8, wobei die zweite leitfähige Säule mit der ersten leitfähigen Säule auf der ersten Oberfläche der Magnetkerninduktivität gekoppelt ist.
  10. Mikroelektronische Baugruppe nach Anspruch 8 oder 9, die ferner Folgendes umfasst: ein Gehäusesubstrat, und wobei die erste Oberfläche der Magnetkerninduktivität mit dem Gehäusesubstrat gekoppelt ist.
  11. Mikroelektronische Baugruppe nach Anspruch 10, wobei die zweite leitfähige Säule über einen leitfähigen Pfad in dem Gehäusesubstrat mit der ersten leitfähigen Säule gekoppelt ist.
  12. Mikroelektronische Baugruppe nach einem der Ansprüche 8-11, wobei das magnetische Material eines oder mehrere von Folgendem umfasst: Eisen, Nickel, Kobalt, Ferrit, eine Heusler-Legierung, ein Permalloy, ein Mu-Metall, eine Kobalt-Zirconium-Tantal-Legierung und ein Dielektrikum mit magnetischen Teilchen oder Flocken.
  13. Mikroelektronische Baugruppe nach einem der Ansprüche 8-12, die ferner Folgendes umfasst: einen Umverteilungsschicht auf der ersten Oberfläche der Magnetkerninduktivität.
  14. Mikroelektronische Baugruppe nach einem der Ansprüche 8-13, die ferner Folgendes umfasst: einen Umverteilungsschicht auf der zweiten Oberfläche der Magnetkerninduktivität.
  15. Mikroelektronische Baugruppe nach einem der Ansprüche 8-14, wobei eine Höhe der ersten leitfähigen Säule zwischen 50 Mikrometer und 500 Mikrometer beträgt.
  16. Mikroelektronische Baugruppe nach einem der Ansprüche 8-15, wobei die erste leitfähige Säule Kupfer beinhaltet.
  17. Verfahren zum Herstellen einer mikroelektronischen Baugruppe, das Folgendes umfasst: Bilden einer Öffnung um eine erste leitfähige Säule herum in einer ersten dielektrischen Schicht, wobei die erste dielektrische Schicht einen ersten Die und mehrere leitfähige Säulen beinhaltet und wobei die Öffnung konisch geformt ist; Abscheiden eines magnetischen Materials in der Öffnung; Planarisieren des magnetischen Materials, um eine obere Oberfläche der ersten leitfähigen Säule freizulegen; Bilden einer ersten Zwischenverbindung zwischen der oberen Oberfläche der ersten leitfähigen Säule und einem zweiten Die; und Bilden einer zweiten Zwischenverbindung zwischen dem ersten Die und dem zweiten Die.
  18. Verfahren nach Anspruch 17, das ferner Folgendes umfasst: Bilden eines leitfähigen Pfades zwischen der ersten leitfähigen Säule und einer zweiten leitfähigen Säule der mehreren leitfähigen Säulen.
  19. Verfahren nach Anspruch 18, das ferner Folgendes umfasst: Koppeln der ersten leitfähigen Säule und der zweiten leitfähigen Säule mit einem Gehäusesubstrat, wobei sich der leitfähige Pfad in einem Gehäusesubstrat befindet.
  20. Verfahren nach Anspruch 18, das ferner Folgendes umfasst: Bilden einer Umverteilungsschicht, wobei sich der leitfähige Pfad in der Umverteilungsschicht befindet.
DE102022105027.0A 2021-05-18 2022-03-03 Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten Pending DE102022105027A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/323,194 2021-05-18
US17/323,194 US20220375882A1 (en) 2021-05-18 2021-05-18 Microelectronic assemblies having integrated magnetic core inductors

Publications (1)

Publication Number Publication Date
DE102022105027A1 true DE102022105027A1 (de) 2022-11-24

Family

ID=83898854

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022105027.0A Pending DE102022105027A1 (de) 2021-05-18 2022-03-03 Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten

Country Status (3)

Country Link
US (1) US20220375882A1 (de)
CN (1) CN115377072A (de)
DE (1) DE102022105027A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11823980B2 (en) * 2021-07-29 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN115588618B (zh) * 2022-12-06 2023-03-10 盛合晶微半导体(江阴)有限公司 三维堆叠光电封装结构及制备方法
CN116403988B (zh) * 2023-06-07 2023-08-29 天芯电子科技(南京)有限公司 一种埋入式多芯片封装基板

Also Published As

Publication number Publication date
CN115377072A (zh) 2022-11-22
US20220375882A1 (en) 2022-11-24

Similar Documents

Publication Publication Date Title
US11450560B2 (en) Microelectronic assemblies having magnetic core inductors
US11616047B2 (en) Microelectronic assemblies
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
US11417593B2 (en) Dies with integrated voltage regulators
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112017008313T5 (de) Mikroelektronische anordnungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112017008327T5 (de) Mikroelektronische anordnungen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
NL2031555B1 (en) Microelectronic assemblies with glass substrates and magnetic core inductors
DE102020123485A1 (de) VERBUND-IC-CHIPS EINSCHLIEßLICH EINES EINGEBETTETEN CHIPLETS INNERHALBMETALLISIERUNGSSCHICHTEN EINES HOST-IC-CHIPS
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
DE102022101224A1 (de) Mikroelektronische baugruppen einschliesslich brücken
DE112021006257T5 (de) Integrierte-schaltung-baugruppen mit direkter chip-befestigung an leiterplatten
DE112022001996T5 (de) Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten
DE102022129392A1 (de) Mikroelektronische baugruppen, die zwischenverbindungen mit unterschiedlichenlotmaterialien beinhalten
DE102022133839A1 (de) Mikroelektronische baugruppen mit siliciumnitridmehrfachschicht