DE112022001996T5 - Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten - Google Patents

Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten Download PDF

Info

Publication number
DE112022001996T5
DE112022001996T5 DE112022001996.4T DE112022001996T DE112022001996T5 DE 112022001996 T5 DE112022001996 T5 DE 112022001996T5 DE 112022001996 T DE112022001996 T DE 112022001996T DE 112022001996 T5 DE112022001996 T5 DE 112022001996T5
Authority
DE
Germany
Prior art keywords
die
insulating material
conductive
substrate
microelectronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001996.4T
Other languages
English (en)
Inventor
Srinivas V. Pietambaram
Tarek A. Ibrahim
Rahul N. Manepalli
John S. Guzek
Hamid Azimi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112022001996T5 publication Critical patent/DE112022001996T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F2017/0066—Printed inductances with a magnetic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H01F17/06—Fixed inductances of the signal type  with magnetic core with core substantially closed in itself, e.g. toroid
    • H01F2017/065—Core mounted around conductor to absorb noise, e.g. EMI filter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Vorliegend sind mikroelektronische Anordnungen, zugehörige Vorrichtungen und Verfahren offenbart. In einigen Ausführungsformen kann eine mikroelektronische Baugruppe ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche beinhalten, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.

Description

  • Hintergrund
  • IC- (integrierte Schaltung) Packages können integrierte Spannungsregler (IVRs) zum Verwalten einer Leistungsabgabe an IC-Dies beinhalten. Manche IVRs können Magnetkerninduktivitätsstrukturen beinhalten.
  • Kurzbeschreibung der Zeichnungen
  • Ausführungsformen werden anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung kennzeichnen gleiche Bezugszeichen gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der begleitenden Zeichnung veranschaulicht.
    • 1A ist eine schematische seitliche Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 1B ist eine schematische Veranschaulichung eines beispielhaften Details einer planaren Induktivität aus 1A gemäß verschiedenen Ausführungsformen.
    • 1C ist eine schematische seitliche Querschnittsansicht einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen.
    • 1D ist eine schematische Veranschaulichung eines beispielhaften Details einer planaren Induktivität aus 1C gemäß verschiedenen Ausführungsformen.
    • 2A-2I sind schematische Draufsichten, die beispielhafte planare Induktivitäten gemäß verschiedenen Ausführungsformen zeigen.
    • 3A-3N sind seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der beispielhaften mikroelektronischen Baugruppe aus 1C gemäß verschiedenen Ausführungsformen.
    • 4A und 4B sind seitliche Querschnittsansichten beispielhafter mikroelektronischer Baugruppen gemäß verschiedenen Ausführungsformen.
    • 5A-5I sind seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der beispielhaften mikroelektronischen Baugruppe aus 4 gemäß verschiedenen Ausführungsformen.
    • 6 ist eine Draufsicht auf einen Wafer und Dies, die gemäß beliebigen der vorliegend offenbarten Ausführungsformen in einer mikroelektronischen Baugruppe enthalten sein können.
    • 7 ist eine seitliche Querschnittsansicht einer IC-Vorrichtung, die in einer mikroelektronischen Baugruppe enthalten sein kann, gemäß beliebigen der vorliegend offenbarten Ausführungsformen.
    • 8 ist eine seitliche Querschnittsansicht einer IC-Vorrichtungsbaugruppe, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der vorliegend offenbarten Ausführungsformen.
    • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine mikroelektronische Baugruppe beinhalten kann, gemäß beliebigen der vorliegend offenbarten Ausführungsformen.
  • Ausführliche Beschreibung
  • Vorliegend werden mikroelektronische Baugruppen und zugehörige Vorrichtungen und Verfahren offenbart. In einigen Ausführungsformen kann eine mikroelektronische Baugruppe beispielsweise ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche beinhalten, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  • Das Kommunizieren großer Anzahlen an Signalen zwischen zwei oder mehr Dies in einem Multi-Die-IC-Package stellt unter anderem aufgrund der abnehmenden Größe solcher Dies, thermischer Einschränkungen und Leistungsabgabeeinschränkungen eine Herausforderung dar. Eine Spannungsreglerschaltung, die Leistung an die Dies liefert, beinhaltet allgemein Induktivitäten. Typischerweise werden Induktivitäten eingebunden, indem diese in einem Package-Substrat integriert oder auf diesem montiert werden, was aufgrund erhöhter Substratschichten und Latenz aufgrund der erhöhten elektrischen Pfaddistanz die Komplexität steigert. Eine andere herkömmliche Lösung beinhaltet das Einbinden von Die-internen Induktivitäten, die aufgrund der zusätzlichen Komplexität und höherer Ausbeuteverluste teuer und unzuverlässig sind. Eine weitere erkömmliche Lösung beinhaltet Einbinden eines Luftkerns durch Siliciumdurchkontaktierungs- oder Formdurchkontaktierungsinduktivitäten, die typischerweise zu Induktivitäten niedriger Qualität führen, die die Leistungseffizienz verschlechtern. Eine weitere herkömmliche Lösung beinhaltet das Integrieren planarer Induktivitäten innerhalb eines Formmaterials einer Multi-Die-Struktur, was extrem ebene Oberflächen mit niedriger Rauigkeit für die Dünnfilmabscheidung erfordert und potenziell Hochtemperaturtempern oder -Sintern erfordert (z.B. bei Temperaturen über 500 Grad Celsius). Aktuelle Multi-Die-Strukturen beinhalten im Allgemeinen Formmaterialien mit einer hohen Oberflächenrauigkeit, die die Abscheidung dünner Schichten verhindert, ohne Kurzschlussdefekte zu erzeugen, sowie andere Architekturen, die den notwendigen hohen Temperaturen nicht standhalten können. Die vorliegend offenbarten Multi-Die-IC-Packages beinhalten planare Induktivitäten mit alternierenden magnetischen und dielektrischen Filmen mit hoher Permeabilität, die auf einem integrierten Glassubstrat gebildet sind, das ebene Oberflächen aufweist und einer Hochtemperaturverarbeitung standhalten kann. Verschiedene vorliegend offenbarte Ausführungsformen können dabei helfen, eine zuverlässige Befestigung mehrerer IC-Dies zu niedrigeren Kosten, mit verbesserter Leistungseffizienz und mit größerer Gestaltungsflexibilität zu erreichen, während die Induktivitätsdichte erhöht wird und in der Herstellung die Baugruppenausbeuten im Vergleich zu herkömmlichen Ansätzen verbessert werden. Die vorliegend offenbarten mikroelektronischen Baugruppen können besonders vorteilhaft für leistungshungrige Anwendungen (z.B. Server und High-End-Laptops) sein, bei denen Glassubstrate Verformungen reduzieren und Vorrichtungen mit großem Formfaktor ermöglichen können.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchweg gleiche Teile kennzeichnen, und in denen durch beispielhafte Veranschaulichung Ausführungsformen gezeigt werden, die umgesetzt werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Verschiedene Vorgänge können als mehrere diskrete Aktionen oder Vorgänge der Reihe nach auf eine Weise beschrieben werden, die zum Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung ist jedoch nicht so zu verstehen, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden. Beschriebene Operationen können in einer Reihenfolge ausgeführt werden, die sich von der beschriebenen Ausführungsform unterscheidet. Verschiedene zusätzliche Operationen können ausgeführt werden, und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet der Ausdruck „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Auch wenn viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechtwinkligen Ecken veranschaulichen, dient dies lediglich der einfachen Veranschaulichung und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken gefertigt werden, werden abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale aufweisen.
  • Die Beschreibung verwendet die Ausdrücke „in einer Ausführungsform“ oder „in Ausführungsformen“, die jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen verweisen können. Darüber hinaus sind die Bezeichnungen „umfassend“, „beinhaltend“, „aufweisend“ und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend. Vorliegend sind ein „Package“ und ein „IC-Package“ synonym, genauso wie ein „Die“ und ein „IC-Die“. Die Begriffe „oben“ und „unten“ können vorliegend verwendet werden, um verschiedene Merkmale der Zeichnungen zu erklären, jedoch dienen diese Bezeichnungen lediglich der Einfachheit der Erörterung und deuten keine gewünschte oder erforderliche Ausrichtung an. Vorliegend bedeutet die Bezeichnung „isolierend“ „elektrisch isolierend“, sofern nichts anderes angegeben ist. In der gesamten Beschreibung und in den Ansprüchen bedeutet die Bezeichnung „gekoppelt“ eine direkte oder indirekte Verbindung, wie etwa eine direkte elektrische, mechanische oder magnetische Verbindung, zwischen den verbundenen Elementen, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive Zwischenvorrichtungen. Die Bedeutung von „ein/e“ und „der/die/das“ beinhaltet auch die Pluralbezüge. Die Bedeutung von „in“ schließt „in“ und „auf“ ein.
  • Zur Beschreibung eines Abmessungsbereichs stellt die Formulierung „zwischen X und Y“ einen Bereich dar, der X und Y einschließt. Der Einfachheit halber kann die Formulierung „1“ verwendet werden, um auf die Sammlung von Zeichnungen von 1A-1D zu verweisen, die Formulierung „2“ kann verwendet werden, um auf die Sammlung von Zeichnungen von 2A-2I zu verweisen, usw. Auch wenn vorliegend auf bestimmte Elemente im Singular Bezug genommen sein kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein Isoliermaterial“ ein oder mehrere Isoliermaterialien beinhalten. Vorliegend kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z.B. Metall) beziehen, der als eine elektrische Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in eine Oberfläche einer Komponente eingelassen sein, mit dieser bündig sein oder sich von dieser weg erstrecken und können eine beliebige geeignete Form (z.B. ein leitfähiges Pad oder ein leitfähiger Sockel oder ein Teil einer leitfähigen Leitung oder einer leitfähigen Durchkontaktierung (via)) annehmen.
  • 1A ist eine seitliche Querschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann ein Package-Substrat 102 beinhalten, das mit einer Mehrschicht-Die-Unterbaugruppe 104 gekoppelt ist.
  • Wie in 1A gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 drei Schichten beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 ein Glassubstrat 104-1 (d.h. eine erste Schicht) mit einer das Glas durchdringenden Durchkontaktierung (through-glass via, „TGV“) 192 und einem Die 114-2, eine zweite Schicht 104-2 mit einer integrierten Dünnfilm-Magnetkerninduktivität (magnetic core inductor, „MCI“) 190 und eine dritte Schicht 104-3 mit einem Die 114-3 und einem Die 114-5 beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine erste Oberfläche 170-1 und eine entgegengesetzte zweite Oberfläche 170-2 aufweisen. Das Glassubstrat 104-1 kann einen Hohlraum 107 mit einer Öffnung beinhalten, die der zweiten Oberfläche 170-2 zugewandt ist, und der Die 114-2 kann vollständig oder zumindest teilweise in den Hohlraum 107 eingebettet sein. Wie ausführlicher in 1B gezeigt, kann die MCI 190 eine Leiterbahn 197 beinhalten, die in ein Isoliermaterial 135 eingebettet und wenigstens teilweise von einem Dünnfilm 195 umgeben ist. Vorliegend kann die Bezeichnung „eine Leiterbahn“ auch als „eine leitfähige Leitung“ bezeichnet werden. Vorliegend kann sich „von einem Dünnfilm umgeben“ auf entlang der x-Achse und/oder der y-Achse und/oder der z-Achse teilweise umgeben oder vollständig umgeben beziehen. Zum Beispiel kann sich in einigen Ausführungsformen „umgeben von einem magnetischen Material“ auf eine Leiterbahn 197 beziehen, die vollständig von einem magnetischen Material um die y-Achse und die z-Achse (z.B. entlang einer Breite und einer Höhe oder Dicke) umgeben ist und teilweise durch ein magnetisches Material entlang der x-Achse umgeben ist (z.B. entlang einer Länge). In einigen Ausführungsformen kann sich „umgeben von einem magnetischen Material“ auf eine Leiterbahn 197 beziehen, die teilweise von einem magnetischen Material entlang der x-Achse, der y-Achse und/oder der z-Achse umgeben ist.
  • Wie in 1B gezeigt, kann die MCI 190 eine Leiterbahn 197 beinhalten, die in einem Isoliermaterial 135 eingebettet und wenigstens teilweise von einem Dünnfilm 195 umgeben ist. Der Dünnfilm 195 der MCI 190 kann beliebige geeignete Materialien beinhalten. In einigen Ausführungsformen kann der Dünnfilm 195 eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität beinhalten, einschließlich dielektrischer Ferrite, wie etwa Nickel, Zink und Eisen oder Nickel, Zink, Kobalt und Eisen (z.B. in Form von Nickel-Zink-Ferrit oder Nickel-Zink-Kobalt-Ferrit) und kann ein Nachtempern bei Temperaturen gleich oder größer als 500 Grad Celsius beinhalten. In einigen Ausführungsformen kann der Dünnfilm 195 alternierende Schichten aus magnetischem Material und dielektrischem Material beinhalten (z.B., wie in 1B gezeigt, eine magnetische Schicht 194 und eine dielektrische Schicht 196). Der Dünnfilm 195 kann aus beliebigen geeigneten magnetischen und dielektrischen Materialien gebildet sein. Das dielektrische Material 196 kann aus einem beliebigen geeigneten dielektrischen Material, wie etwa Aluminiumoxid, Magnesia oder Siliciumdioxid, gebildet sein. Das magnetische Material 194 kann aus einem beliebigen geeigneten magnetischen Material, wie etwa einem ferromagnetischen Material, gebildet sein. In einigen Ausführungsformen kann ein magnetisches Material 194 einen Film, eine Paste oder eine Flüssigkeit mit hoher magnetischer Permeabilität beinhalten, die zum Bilden der magnetischen Schichten in dem Dünnfilm 195 geeignet ist. In einigen Ausführungsformen können geeignete magnetische Materialien Eisen, Nickel, Kobalt oder Nickel-Eisen-Legierungen (z.B. MU-Metalle und/oder Permalloys) enthalten. In einigen Ausführungsformen können geeignete magnetische Materialien Kobalt-Zirconium-Tantal (CZT), halbleitende oder halbmetallische Heusler-Verbindungen enthalten. In einigen Ausführungsformen können geeignete Ferritmaterialien zusätzlich zu Eisen Nickel-, Mangan-, Zink- und/oder Kobalt-Kationen enthalten. In einigen Ausführungsformen können geeignete Heusler-Verbindungen Mangan, Eisen, Kobalt, Molybdän, Nickel, Kupfer, Vanadium, Indium, Aluminium, Gallium, Silicium, Germanium, Zinn und/oder Antimon enthalten. In einigen Ausführungsformen können geeignete magnetische Materialien eine Heusler-Legierung, Co, Fe, Ni, Permalloy, oder Yttriumeisengranat (YIG), wobei die Heusler-Legierung ein Material ist, das eines oder mehrere der Folgenden enthält: Cu, Mn, Ni, Co, Fe, Cu2MnAl, Cu2MnIn, Cu2MnSn, Ni2MnAl, Ni2MnIn, Ni2MnSn, Ni2MnSb, Ni2MnGa Co2MnAl, Co2MnSi, Co2MnGa, Co2MnGe, Pd2MnAl, Pd2MnIn, Pd2MnSn, Pd2MnSb, Co2FeSi, Co2FeAl, Fe2VAl, Mn2VGa, Co2FeGe, MnGa, MnGaRu oder Mn3X, wobei ‚X‘ entweder Ga oder Ge ist. In einigen Ausführungsformen können geeignete magnetische Materialien FeO, Fe2O3, Nd, Nd2O3, Pr, Sm, Sm2O3, Tb, Tb2O3, Tm, Tm2O3 oder Epoxidmaterial mit Partikeln einer magnetischen Legierung enthalten. In einigen Ausführungsformen kann eine magnetische Legierung eine Legierung sein, die aus einem oder mehreren der Folgenden gebildet ist: Pt, Pd, W, Ce, Al, Li, Mg, Na, Cr, Co, Dy, Er, Eu, Gd, Fe, Nd, K, Pr, Sm, Tb, Tm oder V. In einigen Ausführungsformen kann der Dünnfilm 195 aus einem Dielektrikum mit magnetischen Partikeln oder Flocken gebildet sein. Zum Beispiel kann ein nichtleitendes organisches oder anorganisches Material magnetische Partikel oder Flocken, wie etwa Eisen, Nickel, Kobalt und ihre Legierungen, aufweisen, wobei die magnetischen Partikel einen Durchmesser zwischen 5 Nanometer und 500 Nanometer aufweisen und im gesamten dielektrischen Material verteilt sind. In einigen Ausführungsformen kann der verwendete Dünnfilm 195 von den gewünschten Eigenschaften für eine bestimmte MCI abhängen. Zum Beispiel kann in einigen Ausführungsformen ein magnetisches Material mit hoher Permeabilität, das bei relativ geringen Lasten gesättigt werden kann, verwendet werden, um MCIs für IVRs zu erzeugen, die geringe Lasten bei hoher Effizienz versorgen. In einigen Ausführungsformen kann ein magnetisches Material mit einer niedrigeren Permeabilität mit einem hohen Sättigungspunkt verwendet werden, um MCIs für IVRs zu erzeugen, die größere Lasten versorgen.
  • Auch wenn 1B den Dünnfilm 195 mit zwei alternierenden Schichten (z.B. einer magnetischen Schicht 194 und einer dielektrischen Schicht 196) zeigt, kann ein Dünnfilm 195 eine beliebige geeignete Anzahl alternierender Schichten aufweisen, einschließlich zum Beispiel zwischen zwei und zwanzig Schichten. Die einzelnen Schichten (z.B. das magnetische Material 194 und das dielektrische Material 196) des Dünnfilms 195 können beliebige geeignete Abmessungen aufweisen. Zum Beispiel kann eine einzelne Schicht aus einem magnetischen Material 194 oder einem dielektrischen Material 196 eine Dicke (z.B. eine z-Abmessung auf der Ober- und Unterseite der Leiterbahn 197) zwischen 100 Nanometer und 2.000 Nanometer aufweisen. In einigen Ausführungsformen weisen die einzelnen Schichten des Dünnfilms 195 eine gleiche (z.B. gleichgroße) Dicke auf. In einigen Ausführungsformen weisen die einzelnen Schichten des Dünnfilms 195 unterschiedliche Dicken auf. In einigen Ausführungsformen weisen die einzelnen Schichten des magnetischen Materials 194 eine erste Dicke auf und die einzelnen Schichten des dielektrischen Materials 196 weisen eine zweite Dicke auf. In einigen Ausführungsformen weist mindestens eine der einzelnen Schichten des magnetischen Materials 194 eine andere Dicke auf. In einigen Ausführungsformen weist mindestens eine der einzelnen Schichten des dielektrischen Materials 196 eine andere Dicke auf. Das magnetische Material 194 und das dielektrische Material 196 können unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel einer Dünnfilmabscheidung oder -Laminierung, wie nachstehend unter Bezugnahme auf 3 beschrieben.
  • Eine MCI 190 kann ferner ein Isoliermaterial 135 (z.B. ein dielektrisches Material, das in mehreren Aufbauschichten gebildet ist, wie im Fachgebiet bekannt) beinhalten, um die mehreren Schichten zu bilden und eine oder mehrere Leiterbahnen 197 einzubetten. In einigen Ausführungsformen kann das Isoliermaterial 135 der MCI 190 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein feuerhemmendes Material der Klasse 4 (FR-4), ein Bismaleimid-Triazin-(BT-) Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- und Ultra-Low-k-Dielektrikum (z.B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). In einigen Ausführungsformen kann das Isoliermaterial 135 der MCI 190 ein Formmaterial wie etwa ein organisches Polymer mit anorganischen Siliciumdioxidpartikeln sein. Eine Leiterbahn 197 kann aus einem beliebigen geeigneten leitfähigen Material, wie etwa zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium oder anderen Metallen oder Legierungen, gebildet sein. Die Leiterbahn 197 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel eines semiadditiven Prozesses (SAP), wie nachstehend unter Bezugnahme auf 3 beschrieben.
  • Eine Mehrschicht-Die-Unterbaugruppe 104 kann eine beliebige geeignete Anzahl an MCIS 190 aufweisen, einschließlich einer oder mehrerer MCIs. Zum Beispiel kann eine Mehrschicht-Die-Unterbaugruppe 104 eine Induktivität pro Kern oder eine Induktivität pro vier Kerne beinhalten. Eine MCI 190 kann beliebige geeignete Abmessungen aufweisen. In einigen Ausführungsformen kann die MCI 190 eine Gesamtdicke (z.B. z-Höhe) zwischen 25 Mikrometer und 100 Mikrometer aufweisen. In einigen Ausführungsformen kann sich eine MCI 190 vollständig innerhalb einer Grundfläche eines Die 114-3, 114-5 befinden (z.B. kann sich die MCI 190 innerhalb eines Flächeninhalts (xy) des Die 114-3, 114-5 befinden). In einigen Ausführungsformen kann sich eine MCI 190 über eine Grundfläche eines Die 114-3, 114-5 hinaus erstrecken.
  • Wie in 1A gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 eine Vielzahl von Schichten beinhalten. Eine erste Schicht 104-1 kann ein Glassubstrat beinhalten, das mechanische Stabilität bereitstellt und temperaturtolerant zum Bilden des Dünnfilms 195 auf einer Oberfläche ist. Auch wenn die erste Schicht 104-1 vorliegend als „ein Glassubstrat“ bezeichnet wird, kann ein beliebiges geeignetes Material mit den gewünschten mechanischen und temperaturbeständigen Eigenschaften verwendet werden, wie etwa unter anderem Keramik, Silicium sowie Glas. In einigen Ausführungsformen kann eine Gesamtdicke (z.B. eine z-Höhe) des Glassubstrats 104-1 zwischen 50 Mikrometer und 1.000 Mikrometer betragen. Eine zweite Schicht 104-2 kann eine MCI 190 beinhalten, die in ein Isoliermaterial 133-1 eingebettet ist. In einigen Ausführungsformen kann eine Gesamtdicke (z.B. eine z-Höhe) des Isoliermaterials 133-1 in der zweiten Schicht 104-2 zwischen 50 Mikrometer und 150 Mikrometer betragen. In einigen Ausführungsformen kann eine Dicke (z.B. eine z-Höhe) des Isoliermaterials 133-1 oberhalb einer Oberseite der MCI 190 (z.B. ein Abstand zwischen einer Oberseite der MCI 190 und der Oberseite der zweiten Schicht 104-2) zwischen 20 Mikrometer und 40 Mikrometer betragen. Eine dritte Schicht 104-3 kann einen Die 114-3 und/oder einen Die 114-5 beinhalten, der in ein Isoliermaterial 133-2 eingebettet ist. In einigen Ausführungsformen kann eine Gesamtdicke (z.B. eine z-Höhe) des Isoliermaterials 133-2 in der dritten Schicht 104-3 zwischen 200 Mikrometer und 800 Mikrometer betragen (z.B. gleich einer Dicke des Die 114-3 oder 114-5 und eines Unterfüllungsmaterials 127). In einigen Ausführungsformen handelt es sich bei den Isoliermaterialien 133-1 und 133-2 um ein gleiches Isoliermaterial. In einigen Ausführungsformen unterscheidet sich das Isoliermaterial 133-1 von dem Isoliermaterial 133-2.
  • Der Die 114-2 kann durch einen Die-Befestigungsfilm (die-attach film, DAF) 109 an einer Bodenfläche des Hohlraums 107 befestigt sein. Ein DAF 109 kann ein beliebiges geeignetes Material sein, einschließlich eines nichtleitenden Haftmittels, eines Die-Befestigungsfilms, einer B-Stufen-Unterfüllung oder eines Polymerfilms mit Hafteigenschaft. Ein DAF 109 kann beliebige geeignete Abmessungen aufweisen, zum Beispiel kann ein DAF 109 in einigen Ausführungsformen eine Dicke (z.B. Höhe oder z-Höhe) zwischen 5 Mikrometer und 10 Mikrometer aufweisen.
  • Die Mehrschicht-Die-Unterbaugruppe 104 kann mehrere Interconnects (Zwischenverbindungen) beinhalten. Vorliegend kann sich die Bezeichnung „Mehrschicht-Die-Unterbaugruppe“ 104 auf einen Verbund-Die mit einer Glassubstrat-Schicht, zwei oder mehr gestapelten dielektrischen Schichten mit einem oder mehreren Dies in jeder Schicht auf der Glassubstrat-Schicht, und leitfähigen Interconnects und/oder leitfähigen Pfaden, die den einen oder die mehreren Dies verbinden, einschließlich Dies in nicht angrenzenden Schichten. Vorliegend können die Bezeichnungen „Mehrschicht-Die-Unterbaugruppe“ und „Verbund-Die“ austauschbar verwendet werden. Das Glassubstrat kann Verformung reduzieren und kann eine robustere Oberfläche zum Anbringen der Mehrschicht-Die-Unterbaugruppe 104 an einem Package-Substrat 102 oder einem anderen Substrat (z.B. einem Zwischenelement (Interposer) oder einer Leiterplatte) bereitstellen. Der Die 114-2 in der ersten Schicht 104-1 kann durch die leitfähigen Säulen 152, andere leitfähige Pfade (nicht gezeigt) und Die-zu-Die- (DTD-) Interconnects 130 mit den Dies 114-3, 114-5 in der dritten Schicht 104-3 gekoppelt sein. Die Dies 114-3, 114-5 in der dritten Schicht 104-3 können durch die leitfähigen Säulen 152, andere leitfähige Pfade (nicht gezeigt), die TGVs 192 und Die-zu-Package-Substrat (DTPS-) Interconnects 150, bei denen es sich um Leistungsversorgungs-Interconnects oder Hochgeschwindigkeitssignal-Interconnects handeln kann, elektrisch mit dem Package-Substrat gekoppelt sein. Insbesondere kann die Oberseite des Package-Substrats 102 einen Satz leitfähiger Kontakte 146 beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann einen Satz leitfähiger Kontakte 144 auf der Unterseite 170-1 beinhalten. Der Die 114-2 kann einen Satz leitfähiger Kontakte 124 auf der Oberseite des Die beinhalten. Die Dies 114-3, 114-5 können einen Satz leitfähiger Kontakte 122 auf der Unterseite des Die beinhalten. Wie für den Die 114-2 gezeigt, können die leitfähigen Kontakte 124 auf der Oberseite des Die 114-2 durch die leitfähigen Säulen 152 elektrisch und mechanisch mit den leitfähigen Kontakten 122 auf der Unterseite der Dies 114-3, 114-5 durch DTD-Interconnects 130 gekoppelt sein. Wie für die Dies 114-3, 114-5 gezeigt, können die leitfähigen Kontakte 122 auf der Unterseite der Dies elektrisch und mechanisch durch die leitfähigen Säulen 152, die TGVs 192 und die leitfähigen Kontakte 144 mit den leitfähigen Kontakten 146 auf der Oberseite des Package-Substrats durch DTPS-Interconnects 150 gekoppelt sein.
  • Ein „Interconnect“ bezieht sich auf ein beliebiges Element, das eine physische Verbindung zwischen zwei anderen Elementen bereitstellt. Zum Beispiel stellt ein elektrischer Interconnect eine elektrische Konnektivität zwischen zwei elektrischen Komponenten bereit, wodurch eine Kommunikation elektrischer Signale zwischen diesen ermöglicht wird; ein optischer Interconnect stellt eine optische Konnektivität zwischen zwei optischen Komponenten bereit, wodurch eine Kommunikation optischer Signale zwischen diesen ermöglicht wird. Vorliegend umfasst die Bezeichnung „Interconnect“ sowohl elektrische Interconnects als auch optische Interconnects. Die Natur des beschriebenen Interconnect ist vorliegend unter Bezugnahme auf das damit assoziierte Signalmedium zu verstehen. Somit beschreibt die Bezeichnung „Interconnect“, wenn sie unter Bezugnahme auf eine elektronische Vorrichtung verwendet wird, wie etwa eine IC, die unter Verwendung elektrischer Signale arbeitet, ein beliebiges Element, das aus einem elektrisch leitfähigen Material zum Bereitstellen einer elektrischen Konnektivität zu einem oder mehreren Elementen, die mit der IC assoziiert sind, oder/und zwischen verschiedenen solchen Elementen gebildet ist. In solchen Fällen kann sich die Bezeichnung „Interconnect“ sowohl auf Leiterbahnen (manchmal auch als „Metallbahnen“, „Leitungen“, „Metallleitungen“, „Drähte“, „Metalldrähte“, „Gräben“ oder „Metallgräben“ bezeichnet) als auch auf leitfähige Durchkontaktierungen (manchmal auch als „Vias“ oder „Metall-Vias“ bezeichnet) beziehen. Manchmal können elektrische Leiterbahnen und Durchkontaktierungen als „Leiterbahnen" bzw. „leitfähige Durchkontaktierungen“ bezeichnet werden, um die Tatsache hervorzuheben, dass diese Elemente elektrisch leitfähige Materialien, wie zum Beispiel Metalle, beinhalten. Gleichermaßen kann die Bezeichnung „Interconnect“, wenn sie unter Bezugnahme auf eine Vorrichtung verwendet wird, die auch mit optischen Signalen arbeitet, wie etwa einer photonischen IC (PIC), auch ein beliebiges Element beschreiben, das aus einem Material gebildet ist, das optisch leitfähig ist, um eine optische Konnektivität zu einem oder mehreren Elementen bereitzustellen, die mit der PIC assoziiert sind. In solchen Fällen kann sich die Bezeichnung „Interconnect“ auf optische Wellenleiter (z.B. Strukturen, die Lichtwellen leiten und begrenzen) beziehen, einschließlich einer optischen Faser, optischer Teiler, optischer Kombinierer, optischer Koppler und optischer Vias.
  • Die leitfähigen Säulen 152 können aus einem beliebigen geeigneten leitfähigen Material, wie etwa zum Beispiel Kupfer, Silber, Nickel, Gold, Aluminium oder anderen Metallen oder Legierungen, gebildet sein. Die leitfähigen Säulen 152 können unter Verwendung eines beliebigen geeigneten Prozesses, einschließlich zum Beispiel einer SAP-Technik, gebildet werden. In einigen Ausführungsformen können die vorliegend offenbarten leitfähigen Säulen 152 ein Rastermaß zwischen 50 Mikrometer und 500 Mikrometer aufweisen. Vorliegend wird ein Rastermaß von Mitte zu Mitte (z.B. von einer Mitte einer leitfähigen Säule zu einer Mitte einer angrenzenden leitfähigen Säule) gemessen. Die leitfähigen Säulen 152 können eine beliebige geeignete Größe und Form aufweisen. In einigen Ausführungsformen können die leitfähigen Säulen einen kreisförmigen, rechteckigen oder anders geformten Querschnitt aufweisen. In einigen Ausführungsformen weisen die leitfähigen Säulen 152 eine Dicke (z.B. z-Höhe) zwischen 50 Mikrometer und 150 Mikrometer auf.
  • Die TGVs 192 können aus einem beliebigen geeigneten leitfähigen Material gebildet sein, wie etwa Kupfer, Silber, Nickel, Gold, Aluminium oder anderen Metallen oder Legierungen. Die TGVs 192 können unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich zum Beispiel eines direkten Laserbohr- oder laserinduzierten Tiefenätzprozesses, wie nachstehend unter Bezugnahme auf 3 beschrieben. In einigen Ausführungsformen können die vorliegend offenbarten TGVs 192 ein Rastermaß zwischen 50 Mikrometer und 500 Mikrometer aufweisen. Vorliegend wird das Rastermaß von Mitte zu Mitte gemessen (z.B. von einer Mitte einer TGV zu einer Mitte einer angrenzenden TGV). Die MCI 190 kann die Performanz der mikroelektronischen Baugruppe verbessern, indem Leistung effizienter an den einen oder die mehreren Dies 114 geliefert wird. Die TGVs 192 können eine beliebige geeignete Größe und Form aufweisen. In einigen Ausführungsformen können die TGVs 192 einen kreisförmigen, rechteckigen oder anders geformten Querschnitt aufweisen. In einigen Ausführungsformen können die TGVs 192 eine Dicke (z.B. z-Höhe) zwischen 50 Mikrometer und 1.000 Mikrometer aufweisen.
  • In einigen Ausführungsformen kann das Package-Substrat 102 unter Verwendung eines lithografisch definierten Via-Package-Erstellungsprozesses gebildet werden. In einigen Ausführungsformen kann das Package-Substrat 102 unter Verwendung von standardmäßigen organischen Package-Erstellungsprozessen hergestellt werden, und dementsprechend kann das Package-Substrat 102 die Form eines organischen Package annehmen. In einigen Ausführungsformen kann das Package-Substrat 102 ein Satz von Umverteilungsschichten sein, die auf einem Panelträger durch Laminieren oder Aufschleudern eines dielektrischen Materials und Erzeugen von Durchkontaktierungen und Leitungen durch Laserbohren oder Ablation und Plattieren gebildet werden. In einigen Ausführungsformen kann das Package-Substrat 102 auf einem entfernbaren Träger unter Verwendung einer beliebigen geeigneten Technik, wie etwa einer Umverteilungsschichttechnik, gebildet werden. Ein beliebiges im Fachgebiet bekanntes Verfahren zur Fertigung des Package-Substrats 102 kann verwendet werden, und der Kürze halber werden solche Verfahren vorliegend nicht ausführlicher erörtert.
  • In einigen Ausführungsformen kann das Package-Substrat 102 ein Medium mit niedrigerer Dichte sein und der Die 114 (z.B. der Die 114-3, 114-5) kann ein Medium mit höherer Dichte sein oder einen Bereich mit einem Medium mit höherer Dichte aufweisen. Vorliegend handelt es sich bei den Bezeichnungen „niedrigere Dichte“ und „höhere Dichte“ um relative Bezeichnungen, die angeben, dass die leitfähigen Pfade (z.B. einschließlich leitfähiger Interconnects, leitfähiger Leitungen und Durchkontaktierungen) in einem Medium mit niedrigerer Dichte größer sind und/oder ein größeres Rastermaß aufweisen als die leitfähigen Pfade in einem Medium mit höherer Dichte. In einigen Ausführungsformen kann ein Medium mit höherer Dichte unter Verwendung eines modifizierten semiadditiven Prozesses oder eines semiadditiven Aufbauprozesses mit fortgeschrittener Lithografie (mit kleinen vertikalen Interconnect-Merkmalen, die durch fortgeschrittene Laser- oder Lithografieprozesse gebildet werden) hergestellt sein, während ein Medium mit niedrigerer Dichte eine Leiterplatte (Printed Circuit Board, PCB) sein kann, die unter Verwendung eines Standard-PCB-Prozesses (z.B. eines subtraktiven Standardprozesses unter Verwendung chemischer Ätzverfahren, um unerwünschte Kupferabschnitte zu entfernen, und mit groben vertikalen Interconnect-Merkmalen, die durch einen Standardlaserprozess gebildet werden) hergestellt ist. In anderen Ausführungsformen kann das Medium mit höherer Dichte unter Verwendung eines Halbleiterfertigungsprozesses, wie etwa eines Single-Damascene-Prozesses oder eines Dual-Damascene-Prozesses, hergestellt werden.
  • Auch wenn 1A die Dies 114-2, 114-3, 114-5 als einseitige Dies zeigt, können die Dies 114 ein einseitiger oder ein doppelseitiger Die sein und ein Die mit einem einzigen Rastermaß oder mit gemischtem Rastermaß sein. In diesem Kontext verweist ein doppelseitiger Die auf einen Die, der Verbindungen auf beiden Oberflächen aufweist. Ein Die 114, der Interconnects 130 mit unterschiedlichen Rastermaßen auf einer gleichen Oberfläche aufweist, kann als ein Die mit gemischtem Rastermaß bezeichnet werden. Zum Beispiel kann, wie für den Die 114-2 gezeigt, die Oberseite DTD-Interconnects 130 aufweisen, die auf derselben Oberfläche ein gleiches Rastermaß aufweisen können (z.B. ein Die mit einem einzigen Rastermaß). In einem anderen Beispiel, wie für die Dies 114-3, 114-5 gezeigt, kann die Unterseite DTD-Interconnects 130 aufweisen, die auf derselben Oberfläche ein unterschiedliches Rastermaß aufweisen können (z.B. ein Die mit gemischtem Rastermaß). In einigen Ausführungsformen können die DTD-Interconnects ein Rastermaß zwischen 5 Mikrometer und 200 Mikrometer (z.B. zwischen 5 Mikrometer und 100 Mikrometer) aufweisen. In einigen Ausführungsformen können die DTPS-Interconnects ein Rastermaß zwischen 50 Mikrometer und 800 Mikrometer (z.B. zwischen 100 Mikrometer und 500 Mikrometer) aufweisen. In einigen Ausführungsformen kann ein doppelseitiger Die das Silicium durchdringende Durchkontaktierungen (through-silicon vias, TSVs) beinhalten, um Verbindungen auf beiden Oberflächen zu bilden. Die aktive Oberfläche eines doppelseitigen Die, die die Oberfläche ist, die eine oder mehrere aktive Vorrichtungen und einen Großteil von Interconnects enthält, kann in Abhängigkeit von dem Design und den elektrischen Anforderungen in jede Richtung weisen. In einigen Ausführungsformen ist der Die 114-2 ein Interposer- oder Brücken-Die (z.B. ein Die mit eingebetteter Multi-Die-Brücke (embedded multi-die bridge, EMIB)). In einigen Ausführungsformen können zusätzliche Dies auf der Oberseite des Die 114-2 angeordnet sein. In einigen Ausführungsformen können zusätzliche Komponenten auf der Oberseite der Dies 114-3, 114-5 angeordnet sein. Zusätzliche passive Komponenten, wie etwa oberflächenmontierte Widerstände, Kondensatoren und/oder Induktivitäten, können auf der Oberseite oder der Unterseite des Package-Substrats 102 angeordnet oder in das Package-Substrat 102 eingebettet sein. Das Platzieren von Dies in separaten Schichten derart, dass sich die Dies wenigstens teilweise überlappen, kann eine Leitungsführungsüberlastung reduzieren und kann eine Nutzung der Dies verbessern, indem ermöglicht wird, dass ein Die in einer nicht angrenzenden Schicht durch beliebige der vorliegend offenbarten ML-Interconnects mit einem Package-Substrat verbunden wird.
  • Auch wenn 1A die Dies 114 in einer speziellen Anordnung zeigt, können sich die Dies 114 in einer beliebigen geeigneten Anordnung befinden. Zum Beispiel kann sich ein Die 114-3 um eine Überlappungsstrecke 191 über einem Die 114-2 erstrecken und kann sich ein Die 114-5 um eine Überlappungsstrecke 193 über einem Die 114-2 erstrecken. Die Überlappungsstrecken 191, 193 können eine beliebige geeignete Strecke sein. In einigen Ausführungsformen kann die Überlappungsstrecke 191, 193 zwischen 0,5 Millimeter und 50 Millimeter (z.B. zwischen 0,75 Millimeter und 20 Millimeter oder ungefähr 10 Millimeter) betragen. In einigen Ausführungsformen kann die Überlappungsstrecke 191, 193 zwischen 0,25 Millimeter und 25 Millimeter betragen. In einigen Ausführungsformen kann die Überlappungsstrecke 191, 193 zwischen 0,25 Millimeter und 5 Millimeter betragen.
  • In der Ausführungsform von 1A kann der Die 114-2 in einem begrenzten Bereich der mikroelektronischen Baugruppe 100 eine hochdichte Interconnect-Leitungsführung bereitstellen. In einigen Ausführungsformen kann die Anwesenheit des Die 114-2 eine direkte Chipanbringung von (nicht gezeigten) Halbleiter-Dies mit feinem Rastermaß unterstützen, die nicht vollständig direkt an dem Package-Substrat 102 angebracht werden können. Insbesondere kann, wie vorstehend besprochen, der Die 114-2 Leiterbahnbreiten und -beabstandungen unterstützen, die in dem Package-Substrat 102 nicht erreichbar sind. Die Verbreitung von Wearables und Mobilelektronik sowie von IoT- (Internet of Things, Internet der Dinge) Anwendungen treibt Reduzierungen der Größe elektronischer Systeme voran, aber Einschränkungen des PCB-Herstellungsprozesses und der mechanischen Folgen einer thermischen Ausdehnungen während der Verwendung haben dazu geführt, dass Chips, die ein feines Interconnect-Rastermaß aufweisen, nicht direkt auf eine PCB montiert werden können. Verschiedene Ausführungsformen der vorliegend offenbarten mikroelektronischen Baugruppen 100 können dazu in der Lage sein, Chips mit Interconnects mit hoher Dichte und Chips mit Interconnects mit geringer Dichte zu unterstützen, ohne Performanz oder Herstellbarkeit einzubüßen.
  • Die mikroelektronische Baugruppe 100 aus 1A kann auch eine (nicht gezeigte) Leiterplatte beinhalten. Das Package-Substrat 102 kann durch Interconnects zweiter Ebene auf der Unterseite des Package-Substrats 102 mit der Leiterplatte gekoppelt sein. Die Interconnects zweiter Ebene können beliebige geeignete Interconnects zweiter Ebene sein, einschließlich Lötkugeln für eine Kugelgitterarrayanordnung, Pins in einer Pingitterarrayanordnung oder Kontaktflecken in einer Kontaktfleckgitterarrayanordnung. Die Leiterplatte kann zum Beispiel eine Hauptplatine sein und kann andere an ihr angebrachte Komponenten aufweisen. Die Leiterplatte kann leitfähige Pfade und andere leitfähige Kontakte zum Leiten von Leistung, Masse und Signalen durch die Leiterplatte beinhalten, wie im Fachgebiet bekannt ist. In einigen Ausführungsformen koppeln die Interconnects zweiter Ebene möglicherweise das Package-Substrat 102 nicht mit einer Leiterplatte, sondern können stattdessen das Package-Substrat 102 mit einem anderen IC-Package, einem Interposer oder einer beliebigen anderen geeigneten Komponente koppeln. In einigen Ausführungsformen ist die Mehrschicht-Die-Unterbaugruppe möglicherweise nicht mit einem Package-Substrat 102 gekoppelt, sondern kann stattdessen mit einer Leiterplatte, wie etwa einer PCB, gekoppelt sein.
  • Die mikroelektronische Baugruppe 100 aus 1A kann auch ein Unterfüllungsmaterial 127 beinhalten. In einigen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen der Glassubstratschicht 104-1 und dem Package-Substrat 102 um die assoziierten DTPS-Interconnects 150 herum erstrecken. In einigen Ausführungsformen kann sich das Unterfüllungsmaterial 127 zwischen verschiedenen der Dies 114 um die assoziierten DTD-Interconnects 130 herum erstrecken. Das Unterfüllungsmaterial 127 kann ein Isoliermaterial, wie etwa ein geeignetes Epoxidmaterial, sein. In einigen Ausführungsformen kann das Unterfüllungsmaterial 127 eine Kapillarunterfüllung, einen nichtleitenden Film (non-conductive film, NCF) oder eine geformte Unterfüllung beinhalten. Das Unterfüllungsmaterial 127 kann so ausgewählt sein, dass es einen Wärmeausdehnungskoeffizienten (CTE) aufweist, der Materialspannung zwischen verschiedenen der Dies 114 abschwächen oder minimieren kann. In einigen Ausführungsformen kann das Unterfüllungsmaterial 127 einen Epoxidfluss beinhalten, der beim Löten des Glassubstrats 104-1 an das Package-Substrat 102 beim Bilden der DTPS-Interconnects 150 hilft und dann polymerisiert und die DTPS-Interconnects 150 verkapselt. Das Unterfüllungsmaterial 127 kann so ausgewählt sein, dass es einen Wärmeausdehnungskoeffizienten (CTE) aufweist, der Materialspannung zwischen dem Glassubstrat 104-1 und dem Package-Substrat 102, die aus einer ungleichmäßigen Wärmeausdehnung in der mikroelektronischen Baugruppe 100 entsteht, abschwächen oder minimieren kann. In einigen Ausführungsformen kann der CTE des Unterfüllungsmaterials 127 einen Wert aufweisen, der zwischen dem CTE des Package-Substrats 102 (z.B. dem CTE des dielektrischen Materials des Package-Substrats 102) und einem CTE des Glassubstrats 104-1 liegt.
  • Die vorliegend offenbarten DTPS-Interconnects 150 können eine beliebige geeignete Form annehmen. In einigen Ausführungsformen kann ein Satz von DTPS-Interconnects 150 ein Lot (z.B. Löthügel oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die DTPS-Interconnects 150 zu bilden) beinhalten. In einigen Ausführungsformen kann ein Satz von DTPS-Interconnects 150 ein anisotropes leitfähiges Material, wie etwa einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste, beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nichtleitfähigen Material dispergiert sind.
  • Die vorliegend offenbarten DTD-Interconnects 130 können eine beliebige geeignete Form annehmen. Die DTD-Interconnects 130 können ein feineres Rastermaß als die DTPS-Interconnects 150 in einer mikroelektronischen Baugruppe aufweisen. In einigen Ausführungsformen können die Dies 114 auf beiden Seiten eines Satzes von DTD-Interconnects 130 ungepackte Dies sein und/oder die DTD-Interconnects 130 können kleine leitfähige Kontakthügel (z.B. Kupferkontakthügel) beinhalten, die durch Lot an den leitfähigen Kontakten 122, 123 auf beiden Seiten des DTD-Interconnect 130 angebracht sind. Die DTD-Interconnects 130 können ein zu feines Rastermaß aufweisen, um direkt mit dem Package-Substrat 102 gekoppelt zu werden (z.B. zu fein, um als DTPS-Interconnects 150 zu dienen). In einigen Ausführungsformen kann ein Satz von DTD-Interconnects 130 Lot beinhalten. In einigen Ausführungsformen kann ein Satz von DTD-Interconnects 130 ein anisotropes leitfähiges Material, wie etwa ein beliebiges der vorstehend erörterten Materialien, beinhalten. In einigen Ausführungsformen können die DTD-Interconnects 130 als Datentransfer-Lanes verwendet werden, während die DTPS-Interconnects 150 unter anderem für Leistungs- und Masseleitungen verwendet werden können. In einigen Ausführungsformen können einige oder alle der DTD-Interconnects 130 in einer mikroelektronischen Baugruppe 100 Metall-zu-Metall-Interconnects (z.B. Kupfer-zu-Kupfer-Interconnects oder plattierte Interconnects) sein. Bei solchen Ausführungsformen können die leitfähigen Kontakte 122, 123 auf jeder Seite des DTD-Interconnect 130 ohne die Verwendung von dazwischenliegendem Lot oder eines anisotropen leitfähigen Materials aneinander gebondet werden (z.B. unter erhöhtem Druck und/oder erhöhter Temperatur). Beliebige der vorliegend offenbarten leitfähigen Kontakte (z.B. die leitfähigen Kontakte 122, 123, 144 und/oder 146) können zum Beispiel Bondpads, Lötkontakthügel, leitfähige Pfosten oder einen beliebigen anderen geeigneten leitfähigen Kontakt beinhalten. In einigen Ausführungsformen können einige oder alle der DTD-Interconnects 130 in einer mikroelektronischen Baugruppe 100 Lot-Interconnects sein, die ein Lot mit einem höheren Schmelzpunkt als ein Lot beinhalten, das in einigen oder allen der DTPS-Interconnects 150 enthalten ist. Wenn zum Beispiel die DTD-Interconnects 130 in einer mikroelektronischen Baugruppe 100 gebildet werden, bevor die DTPS-Interconnects 150 gebildet werden, können lotbasierte DTD-Interconnects 130 ein Lot höherer Temperatur (z.B. mit einem Schmelzpunkt über 200 Grad Celsius) verwenden, während die DTPS-Interconnects 150 ein Lot niedrigerer Temperatur (z.B. mit einem Schmelzpunkt unter 200 Grad Celsius) verwenden können. In einigen Ausführungsformen kann ein Lot höherer Temperatur Zinn; Zinn und Gold; oder Zinn, Silber und Kupfer (z.B. 96,5 % Zinn, 3 % Silber und 0,5 % Kupfer) beinhalten. In einigen Ausführungsformen kann ein Lot für niedrigere Temperatur Zinn und Bismut (z.B. eutektisches Zinnbismut) oder Zinn, Silber und Bismut beinhalten. In einigen Ausführungsformen kann ein Lot für niedrigere Temperatur Indium, Indium und Zinn oder Gallium beinhalten.
  • Bei den vorliegend offenbarten mikroelektronischen Baugruppen 100 können einige oder alle der DTPS-Interconnects 150 ein größeres Rastermaß als einige oder alle der DTD-Interconnects 130 aufweisen. Die DTD-Interconnects 130 können ein kleineres Rastermaß als die DTPS-Interconnects 150 aufgrund der größeren Ähnlichkeit von Materialien in den unterschiedlichen Dies 114 auf beiden Seiten eines Satzes von DTD-Interconnects 130 als zwischen dem Die 114 und dem Package-Substrat 102 auf beiden Seiten eines Satzes von DTPS-Interconnects 150 aufweisen. Insbesondere können die Unterschiede bei der Materialzusammensetzung eines Die 114 und eines Package-Substrats 102 zu einer unterschiedlichen Ausdehnung und Kontraktion des Die 114 und des Package-Substrats 102 aufgrund von Wärme, die während eines Betriebs erzeugt wird, (sowie der Wärme, die während verschiedener Herstellungsvorgänge angewandt wird) führen. Um Schäden abzumildern, die durch diese unterschiedliche Ausdehnung und Kontraktion verursacht werden (z.B. Rissbildung, Lötüberbrückungen usw.), können die DTPS-Interconnects 150 größer und weiter entfernt als DTD-Interconnects 130 gebildet werden, die aufgrund der größeren Materialähnlichkeit des Paares von Dies 114 auf jeder Seite der DTD-Interconnects einer geringeren thermischen Spannung unterliegen können. In einigen Ausführungsformen können die vorliegend offenbarten DTPS-Interconnects 150 ein Rastermaß zwischen 80 Mikrometer und 500 Mikrometer aufweisen, während die vorliegend offenbarten DTD-Interconnects 130 ein Rastermaß zwischen 7 Mikrometer und 100 Mikrometer aufweisen können.
  • Die Mehrschicht-Die-Unterbaugruppe 104 kann ein Isoliermaterial 133 (z.B. das Isoliermaterial 133-1 der zweiten Schicht 104-2 und das Isoliermaterial 133-2 der dritten Schicht 104-3) beinhalten, um die mehreren Schichten (z.B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie im Fachgebiet bekannt) zu bilden und einen oder mehrere Dies in eine Schicht einzubetten. In einigen Ausführungsformen kann das Isoliermaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein feuerhemmendes Material der Klasse 4 (FR-4), ein Bismaleimid-Triazin- (BT-) Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- und Ultra-Low-k-Dielektrikum (z.B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). In einigen Ausführungsformen kann das Isoliermaterial 133 der Mehrschicht-Die-Unterbaugruppe 104 ein Formmaterial, wie etwa ein organisches Polymer mit anorganischen Siliciumdioxidpartikeln, sein. In einigen Ausführungsformen ist das Isoliermaterial 135 der MCI 190 ein gleiches Material wie das Isoliermaterial 133 der Mehrschicht-Die-Unterbaugruppe 104. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine oder mehrere leitfähige Säulen 152 durch das dielektrische Material beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann beliebige geeignete Abmessungen aufweisen. Zum Beispiel kann in einigen Ausführungsformen eine Dicke der Mehrschicht-Die-Unterbaugruppe 104 zwischen 100 µm und 2000 µm betragen. In einigen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 ein Verbund-Die, wie etwa gestapelte Dies, sein. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine beliebige geeignete Anzahl von Schichten, eine beliebige geeignete Anzahl von Dies und eine beliebige geeignete Die-Anordnung aufweisen. Zum Beispiel kann die Mehrschicht-Die-Unterbaugruppe 104 in einigen Ausführungsformen zwischen 3 und 20 Schichten von Dies aufweisen. In einigen Ausführungsformen kann die Mehrschicht-Die-Unterbaugruppe 104 eine Schicht beinhalten, die zwischen 2 und 10 Dies aufweist.
  • Das Package-Substrat 102 kann ein Isoliermaterial (z.B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie im Fachgebiet bekannt ist) und einen oder mehrere leitfähige Pfade zum Leiten von Leistung, Masse und Signalen durch das dielektrische Material (z.B. einschließlich Leiterbahnen und/oder Durchkontaktierungen, wie gezeigt) beinhalten. In einigen Ausführungsformen kann das Isoliermaterial des Package-Substrats 102 ein dielektrisches Material sein, wie etwa ein organisches dielektrisches Material, ein feuerhemmendes Material der Klasse 4 (FR-4), ein BT-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien, organische Dielektrika mit anorganischen Füllstoffen oder ein Low-k- und Ultra-Low-k-Dielektrikum (z.B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika). Insbesondere kann, wenn das Package-Substrat 102 unter Verwendung von Standard-PCB-Prozessen gebildet wird, das Package-Substrat 102 FR-4 beinhalten und können die leitfähigen Pfade in dem Package-Substrat 102 durch strukturierte Lagen aus Kupfer gebildet werden, die durch Aufbauschichten aus dem FR-4 separiert sind. Die leitfähigen Pfade in dem Package-Substrat 102 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein.
  • Die vorliegend offenbarten Dies 114 können ein Isoliermaterial (z.B. ein dielektrisches Material, das in mehreren Schichten gebildet ist, wie im Fachgebiet bekannt ist) und mehrere leitfähige Pfade, die durch das Isoliermaterial gebildet sind, beinhalten. In einigen Ausführungsformen kann das Isoliermaterial eines Die 114 ein dielektrisches Material beinhalten, wie etwa Siliciumdioxid, Siliciumnitrid, Oxinitrid, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien oder ein Low-k- oder Ultra-Low-k-Dielektrikum (z.B. mit Kohlenstoff dotierte Dielektrika, mit Fluor dotierte Dielektrika, poröse Dielektrika, organische polymere Dielektrika, fotostrukturierbare Dielektrika und/oder Polymere auf Benzocyclobutenbasis). In einigen Ausführungsformen kann das Isoliermaterial eines Die 114 ein Halbleitermaterial, wie etwa Silicium, Germanium oder ein III-V-Material (z.B. Galliumnitrid), und ein oder mehrere zusätzliche Materialien beinhalten. Zum Beispiel kann ein Isoliermaterial Siliciumoxid oder Siliciumnitrid beinhalten. Die leitfähigen Pfade in einem Die 114 können Leiterbahnen und/oder Durchkontaktierungen beinhalten und können beliebige der leitfähigen Kontakte in dem Die 114 auf eine beliebige geeignete Weise verbinden (z.B. mehrere leitfähige Kontakte auf einer gleichen Oberfläche oder auf unterschiedlichen Oberflächen des Die 114 verbinden). Beispielhafte Strukturen, die in den vorliegend offenbarten Dies 114 beinhaltet sein können, werden nachfolgend unter Bezugnahme auf 7 erörtert. Die leitfähigen Pfade in den Dies 114 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein.
  • In einigen Ausführungsformen kann der Die 114 leitfähige Pfade beinhalten, um Leistung, Masse und/oder Signale zu/von anderen Dies 114, die in der mikroelektronischen Baugruppe 100 enthalten sind, zu leiten. Zum Beispiel kann der Die 114-2 TSVs, einschließlich einer Durchkontaktierung aus leitfähigem Material, wie etwa einer Metall-Via, die durch ein Barriereoxid von dem umgebenden Silicium oder einem anderen Halbleitermaterial isoliert ist, oder andere leitfähige Pfade beinhalten, durch die Leistung, Masse und/oder Signale zwischen dem Package-Substrat 102 und einem oder mehreren Dies 114 „auf“ dem Die 114-2 (z.B. bei der Ausführungsform aus 1A den Dies 114-3 und/oder 114-5) übertragen werden können. In einigen Ausführungsformen leitet der Die 114-2 möglicherweise keine Leistung und/oder Masse zu den Dies 114-3 und 114-5; stattdessen können die Dies 114-3, 114-5 durch die leitfähigen Säulen 152 und die leitfähigen TGVs 192 direkt mit Leistungs- und/oder Masseleitungen in dem Package-Substrat 102 gekoppelt werden. Indem ermöglicht wird, dass die Dies 114-3 und 114-5 über die leitfähigen Säulen 152 direkt mit Leistungs- und/oder Masseleitungen in dem Package-Substrat 102 gekoppelt werden, müssen solche Leistungs- und/oder Masseleitungen nicht durch den Die 114-2 geführt werden, wodurch ermöglicht wird, dass der Die 114-2 kleiner gemacht wird oder mehr aktive Schaltungsanordnungen oder Signalpfade beinhaltet. In einigen Ausführungsformen beinhaltet der Die 114-2 möglicherweise nur leitfähige Pfade und enthält möglicherweise keine aktive oder passive Schaltungsanordnung. In anderen Ausführungsformen kann der Die 114-2 eine aktive oder passive Schaltungsanordnung (unter anderem z.B. Transistoren, Dioden, Widerstände, Induktivitäten und Kondensatoren) beinhalten. In einigen Ausführungsformen kann der Die 114-2 eine oder mehrere Vorrichtungsschichten einschließlich Transistoren (z.B. wie nachstehend unter Bezugnahme auf 7 erörtert) beinhalten. Wenn der Die 114-2 aktive Schalttechnik beinhaltet, können Leistungs- und/oder Massesignale durch das Package-Substrat 102 und durch die leitfähigen Kontakte 122 auf der Unterseite des Die 114-2 zu dem Die 114-2 geführt werden, wie nachstehend in 4 gezeigt ist. In einigen Ausführungsformen kann der Die 114-2 in der ersten Schicht 104-1, vorliegend auch als „Basis-Die“, „Interposer-Die“ oder „Brücken-Die“ bezeichnet, dicker als die Dies 114-3, 114-5 in der dritten Schicht 104-3 sein. Der Die 114-2 der mikroelektronischen Baugruppe 100 kann ein einseitiger Die sein (in dem Sinne, dass der Die 114-2 nur auf einer einzigen Oberfläche leitfähige Kontakte aufweist), wie gezeigt, oder kann ein doppelseitiger Die sein (in dem Sinne, dass der Die 114-2 leitfähige Kontakte 122, 124 auf zwei Oberflächen aufweist (z.B. einer Oberseite und einer Unterseite, wie in 4 gezeigt)), und kann ein Die mit gemischtem Rastermaß sein (in dem Sinne, dass der Die 114-2 Sätze von leitfähigen Kontakten 122, 124 mit unterschiedlichen Rastermaßen aufweist).
  • Die Elemente der mikroelektronischen Baugruppe 100 können beliebige geeignete Abmessungen aufweisen. Nur eine Teilmenge der begleitenden Figuren ist mit Bezugsziffern bezeichnet, die Abmessungen darstellen, aber dies dient lediglich der Klarheit der Veranschaulichung, und beliebige der hier offenbarten mikroelektronischen Baugruppen 100 können Komponenten mit den hier besprochenen Abmessungen aufweisen. In einigen Ausführungsformen kann eine Dicke 164 des Package-Substrats 102 (z.B. Höhe oder z-Höhe) zwischen 0,1 Millimeter und 3 Millimeter (z.B. zwischen 0,3 Millimeter und 2 Millimeter, zwischen 0,25 Millimeter und 0,8 Millimeter oder näherungsweise 1 Millimeter) betragen.
  • Viele der Elemente der mikroelektronischen Baugruppe 100 aus 1A sind in anderen der begleitenden Figuren enthalten; die Erörterung dieser Elemente wird nicht wiederholt, wenn diese Figuren erörtert werden, und beliebige dieser Elemente können beliebige der hier offenbarten Formen annehmen. In einigen Ausführungsformen können einzelne der vorliegend offenbarten mikroelektronischen Baugruppen 100 als ein System-in-Package (SiP) dienen, in dem mehrere Dies 114 mit unterschiedlicher Funktionalität enthalten sind. In solchen Ausführungsformen kann die mikroelektronische Baugruppe 100 als ein SiP bezeichnet werden.
  • 1C ist eine seitliche Querschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Bei den vorliegend offenbarten mikroelektronischen Baugruppen 100 kann die Mehrschicht-Die-Unterbaugruppe 104 eine oder mehrere Umverteilungsschichten (redistribution layers, RDLs) 148 mit leitfähigen Pfaden durch ein dielektrisches Material beinhalten. Zum Beispiel veranschaulicht 1C eine Ausführungsform einer mikroelektronischen Baugruppe 100, bei der die Mehrschicht-Die-Unterbaugruppe 104 ein Glassubstrat 104-1 (d.h. eine erste Schicht) mit einer TGV 192 und einem Die 114-2, eine zweite Schicht 104-2 auf der ersten Schicht mit einer integrierten Dünnfilm-MCI 190, eine Umverteilungsschicht (RDL) 148 auf der zweiten Schicht 104-2 und eine dritte Schicht 104-3 auf der RDL 148 mit einem Die 114-3 und einem Die 114-5 beinhalten kann. Das Glassubstrat 104-1 kann einen Hohlraum 107 mit einer Öffnung beinhalten, die der zweiten Oberfläche 170-2 zugewandt ist, und der Die 114-2 kann vollständig oder zumindest teilweise in den Hohlraum 107 eingebettet sein. Die MCI 190 kann eine Leiterbahn 197 in einem Isoliermaterial 135 beinhalten und wenigstens teilweise von einem Dünnfilm 195 mit alternierenden Schichten aus einem magnetischen Material 194 und einem dielektrischen Material 196 umgeben sein. Wie ausführlicher in 1D gezeigt, kann die MCI 190 eine Leiterbahn 197 beinhalten, die einen ersten Leiterbahnabschnitt 197-1 und einen zweiten Leiterbahnabschnitt 197-2 aufweist, die wenigstens teilweise von einem Dünnfilm 195 umgeben sind, der eine erste dielektrische Schicht 196-1, eine magnetische Schicht 194 und eine zweite dielektrische Schicht 196-2 beinhaltet. Auch wenn 1D den Dünnfilm 195 mit drei alternierenden Schichten (z.B. einer ersten dielektrischen Schicht 196-1, einer magnetischen Schicht 194 und einer zweiten dielektrischen Schicht 196-2) zeigt, kann, wie vorstehend beschrieben, ein Dünnfilm 195 eine beliebige geeignete Anzahl alternierender Schichten aufweisen, einschließlich zum Beispiel zwischen zwei und zwanzig Schichten. Der Dünnfilm 195 kann die Leiterbahn 197 zumindest teilweise umgeben, und zwar derart, dass sich der Dünnfilm 195 zumindest teilweise entlang der x-Achse, der y-Achse und/oder der z-Achse der Leiterbahn 197 erstreckt.
  • 2A-2I sind Draufsichten beispielhafter Leiterbahnen gemäß verschiedenen Ausführungsformen. Eine Leiterbahn 197 kann eine beliebige geeignete Form, Abmessungen und Anordnung aufweisen. In einigen Ausführungsformen kann die Leiterbahn 197 gebildet und strukturiert sein, um die gewünschte Induktivität an die Dies 114 bereitzustellen. Ein erstes Ende der Leiterbahn 197 kann durch einen leitfähigen Pfad (nicht gezeigt) zu der leitfähigen Säule 152 und/oder der TGV 192 elektrisch mit einer Leistungsquelle (z.B. in dem Package-Substrat 102) gekoppelt sein, und ein zweites Ende der Leiterbahn 197 kann durch einen (nicht gezeigten) leitfähigen Pfad zu der leitfähigen Säule 152 und/oder dem Interconnect 130 mit dem Die 114-3 und/oder dem Die 114-5 gekoppelt sein. 2A zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer hufeisen- oder einem U-förmigen Struktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2B zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer blockförmigen Struktur (z.B. einem geraden Linienmuster nach oben, quer und unten), die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2C zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit geradliniger Struktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2D zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer spiralförmigen Blockstruktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2E zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer spiralförmigen Struktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2F zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer Serpentinenblockstruktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2G zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer Zickzack-Struktur, die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2H zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer weiteren Serpentinenblockstruktur (z.B. mit einer anderen Position, Frequenz und Wellenform im Vergleich zu 2F), die zumindest teilweise von einem Dünnfilm 195 umgeben ist. 2I zeigt eine schematische Darstellung einer beispielhaften Leiterbahn 197 mit einer weiteren Zickzack-Struktur(z.B. mit einer größeren Amplitude und einer kleineren Frequenz im Vergleich zu 2G), die zumindest teilweise von einem Dünnfilm 195 umgeben ist.
  • 3A-3N sind seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Beliebige geeignete Techniken können verwendet werden, um die hier offenbarten mikroelektronischen Baugruppen herzustellen. Zum Beispiel sind 3A-3N seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe 100 aus 1C gemäß verschiedenen Ausführungsformen. Auch wenn die nachstehend unter Bezugnahme auf 3A-3N besprochenen Vorgänge in einer bestimmten Reihenfolge veranschaulicht sind, können diese Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt werden. Auch wenn in 3A-3N spezielle Baugruppen veranschaulicht sind, können die nachstehend unter Bezugnahme auf 3A-3N besprochenen Vorgänge verwendet werden, um beliebige geeignete Baugruppen zu bilden. In der Ausführungsform aus 3A-3N ist die MCI 190 zunächst in eine Mehrschicht-Die-Unterbaugruppe 104 integriert, und dann kann die Mehrschicht-Die-Unterbaugruppe 104 mit dem Package-Substrat 102 gekoppelt sein. Dieser Ansatz kann engere Toleranzen ermöglichen und kann insbesondere zum Integrieren mehrerer MCIs 190, für relativ kleine Dies 114 und für eine Mehrschicht-Die-Unterbaugruppe mit drei oder mehr Schichten wünschenswert sein.
  • 3A veranschaulicht eine Baugruppe nach dem Bilden mehrerer Durchkontaktierungsöffnungen 392 (z.B. Durchgangslöcher für die Bildung der TGVs 192) durch ein Glassubstrat 104-1. Ein Glassubstrat 104-1 kann eine beliebige geeignete Art von Glas beinhalten, das im Fachgebiet bekannt ist, einschließlich unter anderem Photoglas, Borosilikatglas, Natronkalkglas, Quarz, Pyrex, oder ein anderes Glasmaterial. In einigen Ausführungsformen kann das Glassubstrat ein fotoabbildbares Glas, wie etwa APEX®-Glas, das von Life Bioscience, Inc. Hergestellt wird, oder andere Gläser auf Borosilikatbasis mit Oxidadditionen beinhalten. Die Vielzahl von Durchkontaktierungsöffnungen 392 kann so gebildet sein, dass sie beliebige geeignete Abmessungen basierend auf der gewünschten Größe und Form der TGVs (z.B. der TGVs 192 aus 1) aufweist, einschließlich zum Beispiel gerader Wände, schräger Wände, eines kreisförmigen Querschnitts oder eines rechteckigen Querschnitts. In einigen Ausführungsformen können die Durchkontaktierungsöffnungen 392 eine Querschnittsabmessung zwischen 50 Mikrometer und 350 Mikrometer aufweisen. In einigen Ausführungsformen können die Durchkontaktierungsöffnungen 392 eine Querschnittsabmessung zwischen 50 Mikrometer und 125 Mikrometer aufweisen. Die Vielzahl von Durchkontaktierungsöffnungen 392 kann unter Verwendung eines beliebigen geeigneten Prozesses, wie etwa eines rissfreien Laserbohrens, gebildet werden. Laserbohrtechniken bilden allgemein Öffnungen mit einem konischen Profil, wobei die Öffnung zu der Bohrseite hin größer ist. Andere Beispiele für geeignete Prozesse beinhalten einen Laserablationsprozess, einen Mediablast- oder Sandstrahlprozess, einen Ultraschallbohrprozess oder einen Ätzprozess (wie etwa einen chemischen Nassätzprozess oder einen reaktiven lonen-Trockenätzprozess) oder eine Kombination dieser Prozesse. In einigen Ausführungsformen können die Öffnungen 392 gebildet werden, indem ein fotoabbildbares Glas ultraviolettem (UV-) Licht ausgesetzt wird. Zum Beispiel kann ein Maskenmaterial verwendet werden, um den Bereich des fotoabbildbaren Glases zu definieren, der ultraviolettem Licht ausgesetzt wird. Das maskierte fotoabbildbare Glas kann ultraviolettem Licht ausgesetzt und auf eine erhöhte Temperatur erwärmt werden, was eine Änderung der strukturellen und/oder chemischen Eigenschaften des Bereichs bewirkt, der ultraviolettem Licht ausgesetzt ist, derart, dass der belichtete Bereich eine höhere Ätzrate als der nicht belichtete Bereich des fotoabbildbaren Glases aufweisen kann. Die Öffnungen 392 können unter Verwendung einer Säure, wie etwa Flusssäure (HF), Ethylendiamin-Pyrocatechol, Kaliumhydroxid/Isopropylalkohol oder Tetramethylammoniumhydroxid, in den belichteten Bereich des fotoabbildbaren Glases geätzt werden.
  • 3B veranschaulicht eine Baugruppe nach dem Bereitstellen eines leitfähigen Materials in den Durchkontaktierungsöffnungen 392 aus 3A, um TGVs 192 zu bilden. Das leitfähige Material kann unter Verwendung einer beliebigen geeigneten Technik, wie etwa Elektroplattieren, Sputtern oder stromloses Plattieren, abgeschieden werden. In einigen Ausführungsformen wird das leitfähige Material nach der Abscheidung poliert oder planarisiert, um das leitfähige Material bündig mit den Oberflächen des Glassubstrats 104-1 zu machen. Das leitfähige Material kann ein beliebiges geeignetes leitfähiges Material sein, wie vorstehend unter Bezugnahme auf 1A beschrieben. Die zum Abscheiden des leitfähigen Materials verwendete Technik kann von der Art des verwendeten leitfähigen Materials abhängen. In einigen Ausführungsformen kann das leitfähige Material zunächst abgeschieden werden, um die Durchkontaktierungsöffnungen 392 zu überfüllen, wobei sich das leitfähige Material oberhalb der Oberseite 370-2 und/oder unterhalb der Unterseite 370-1 des Glassubstrats 104-1 erstreckt, und das überschüssige leitfähige Material kann durch Polieren oder Schleifen abgetragen werden, sodass das leitfähige Material im Wesentlichen koplanar mit der Ober- und der Unterseite 370-2, 370-1 des Glassubstrats 104-1 ist. In einigen Ausführungsformen kann eine (nicht gezeigte) Keimschicht auf einer Innenfläche der Durchkontaktierungsöffnungen 392 abgeschieden werden, bevor das leitfähige Material abgeschieden wird. Die Keimschicht kann unter Verwendung einer beliebigen geeigneten Technik abgeschieden werden, einschließlich zum Beispiel Sputtern, chemischer Gasphasenabscheidung (chemical vapor deposition, CVD), Atomschichtabscheidung (atomic layer deposition, ALD) oder stromloser Plattierung. Die Keimschicht kann ein beliebiges geeignetes leitfähiges Material sein, einschließlich Kupfer. In einigen Ausführungsformen kann die Keimschicht weggelassen werden.
  • 3C veranschaulicht eine Baugruppe nach dem Bilden eines Dünnfilms 195 (z.B. eines unteren Abschnitts der MCI 190) auf der Oberseite 370-2 des Glassubstrats 104-1. In einigen Ausführungsformen kann der Dünnfilm 195 eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität, wie etwa Nickel-Zink-Ferrit oder Nickel-Kupfer-Ferrit, beinhalten. In einigen Ausführungsformen kann der Dünnfilm 195 alternierende Schichten eines ersten dielektrischen Materials 196-1, eines magnetischen Materials 194 und eines zweiten dielektrischen Materials 196-2 beinhalten, wie in 1D gezeigt. Der Dünnfilm 195 kann unter Verwendung eines beliebigen geeigneten Prozesses, zum Beispiel Sputtern oder Laminieren, abgeschieden und strukturiert werden, gefolgt von Ätzen, um alles bis auf den Dünnfilm 195 unter Verwendung einer Hartmaske abzutragen. In einigen Ausführungsformen, zum Beispiel wenn ein leitfähiges magnetisches Material 194 verwendet wird, kann der Dünnfilm 195 so gebildet sein, dass das dielektrische Material 196 auf einer Oberseite 370-2 liegt, so dass das magnetische Material 194 keinen elektrischen Kontakt mit einer leitfähigen Leitung 197 der MCI 190 aufweist, wie in 3D gezeigt.
  • 3D veranschaulicht eine Baugruppe nach dem Bilden einer Leiterbahn 197 (z.B. mit einem ersten Abschnitt 197-1 und einem zweiten Abschnitt 197-2, wie in 1D gezeigt) auf dem Dünnfilm 195 und Bilden leitfähiger Pfade (nicht gezeigt) und leitfähiger Kontakte 344 auf der Ober- und der Unterseite 370-2, 370-1 des Glassubstrats 104-1. Bei der Leiterbahn 197 und den leitfähigen Kontakten 344 kann es sich um ein beliebiges geeignetes leitfähiges Material handeln, einschließlich Kupfer. Die Leiterbahn 197 und die leitfähigen Kontakte 344 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich einer semiadditiven Verarbeitung (SAP) oder Bilden einer RDL (nicht gezeigt) auf der Ober- und/oder der Unterseite der Baugruppe. Die RDL kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer SAP-Technik. Die Leiterbahn 197 kann durch die leitfähigen Kontakte 344 elektrisch mit leitfähigen Pfaden (nicht gezeigt) und/oder TGVs 192 gekoppelt sein.
  • 3E veranschaulicht eine Baugruppe nach dem Bereitstellen eines Isoliermaterials 135 um die Leiterbahn 197 und auf dem Dünnfilm 195. Das Isoliermaterial 135 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärten. In einigen Ausführungsformen kann das Isoliermaterial 135 unter Verwendung einer beliebigen geeigneten Technik, einschließlich Schleifen oder Ätzen, wie etwa einer Nassätzung, einer Trockenätzung (z.B. einer Plasmaätzung), eines Nassstrahls oder einer Laserablation (z.B. unter Verwendung eines Excimer-Lasers) abgetragen (z.B. strukturiert und/oder dünner gemacht) werden, um um die Leiterbahnen 197 herum strukturiert zu werden. In einigen Ausführungsformen kann die Oberseite des Isoliermaterials 135 poliert werden.
  • 3F veranschaulicht eine Baugruppe nach dem Bilden eines Dünnfilms 195 (z.B. oberer Abschnitt und Seitenabschnitte der MCI 190) auf dem und um das Isoliermaterial 135 herum, um die MCI 190 zu bilden. Der Dünnfilm 195 kann alternierende Schichten eines ersten dielektrischen Materials 196-1, eines magnetischen Materials 194 und eines zweiten dielektrischen Materials 196-2 beinhalten, wie in 1D gezeigt. Der Dünnfilm 195 kann unter Verwendung eines beliebigen geeigneten Prozesses, zum Beispiel Laminieren, abgeschieden und strukturiert werden, gefolgt von Ätzen, um alles bis auf den Dünnfilm 195 unter Verwendung einer Hartmaske abzutragen.
  • 3G veranschaulicht eine Baugruppe nach dem Bilden eines Hohlraums 107 in einer Oberseite 370-2 des Glassubstrats 104-1. Der Hohlraum 107 kann so gebildet sein, dass er basierend auf der Größe und Form des eingebetteten Die 114-2 beliebige geeignete Abmessungen aufweist, wie in 3H gezeigt. Zum Beispiel kann der Hohlraum 107 so gebildet sein, dass er gerade Wände oder schräge Wände und einen rechteckigen Querschnitt aufweist. Der Hohlraum 107 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, wie etwa vorstehend unter Bezugnahme auf 3A bezüglich der Bildung von Durchkontaktierungsöffnungen 392 beschrieben.
  • 3H veranschaulicht eine Baugruppe nach dem Platzieren eines Die 114-2 in dem Hohlraum 107. Der Die 114-2 kann unter Verwendung einer beliebigen geeigneten Technik platziert werden, einschließlich Pick-and-Place-Werkzeugen. Der Die 114-2 kann unter Verwendung einer beliebigen geeigneten Technik, einschließlich eines DAF 109, an der Bodenfläche des Hohlraums 107 (z.B. der zur Unterseite 370-1 des Glassubstrats 104-1 hin liegenden Fläche) angebracht werden. In einigen Ausführungsformen kann der DAF 109 vor dem Platzieren in dem Hohlraum 107 an der Unterseite des Die 114-2 angebracht werden.
  • 3I veranschaulicht eine Baugruppe nach dem Bereitstellen eines Isoliermaterials 133-1 auf einer Oberseite 370-2 des Glassubstrats 104-1 und auf und um den Die 114-2 und die MCI 190 herum. Das Isoliermaterial 133-1 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärten.
  • 3J veranschaulicht eine Baugruppe nach dem Bilden von Säulenöffnungen 153 in dem Isoliermaterial 133-1. Die Säulenöffnungen 153 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich eines lithografischen Prozesses oder Laserbohrens (z.B. Kohlendioxid- oder Ultraviolett-). Die Säulenöffnungen 153 können so gebildet sein, dass sie die leitfähigen Kontakte 344 auf der Oberseite 370-2 des Glassubstrats 104-1 und die leitfähigen Kontakte 124 auf der Oberfläche des Die 114-2 freilegen. In einigen Ausführungsformen können die Säulenöffnungen 153 unter Verwendung eines beliebigen geeigneten Prozesses, zum Beispiel eines Nassrückätzprozesses oder einer Trockenplasmareinigung, gereinigt werden. Auch wenn die Säulenöffnungen 153 als im Wesentlichen vertikale Seitenwände aufweisend gezeigt sind, können die Säulenöffnungen 153 in einigen Ausführungsformen geneigte Seitenwände aufweisen, um konische Säulen zu bilden.
  • 3K veranschaulicht eine Baugruppe nach dem Abscheiden eines leitfähigen Materials, wie etwa Kupfer, in den Säulenöffnungen 153 von 3J zum Erzeugen leitfähiger Säulen 152. Die leitfähigen Säulen 152 können unter Verwendung einer beliebigen geeigneten Technik, zum Beispiel einer SAP-Technik, wie im Fachgebiet bekannt, gebildet werden Die leitfähigen Säulen 152 können beliebige geeignete Abmessungen aufweisen, wie vorstehend unter Bezugnahme auf 1A beschrieben. In einigen Ausführungsformen können die leitfähigen Säulen 152 eine oder mehrere Schichten überspannen. In einigen Ausführungsformen kann das leitfähige Material zunächst abgeschieden werden, um die Säulenöffnungen 153 zu überfüllen, wobei sich das leitfähige Material oberhalb der Oberseite des Isoliermaterials 133-1 erstreckt, und das überschüssige leitfähige Material kann durch Polieren oder Schleifen abgetragen werden, so dass das leitfähige Material im Wesentlichen koplanar mit der Oberseite des Isoliermaterials 133-1 ist. In einigen Ausführungsformen kann eine (nicht gezeigte) Keimschicht auf einer Innenfläche der Säulenöffnungen 153 abgeschieden werden, bevor das leitfähige Material abgeschieden wird. Die Keimschicht kann unter Verwendung einer beliebigen geeigneten Technik abgeschieden werden, einschließlich zum Beispiel Sputtern oder stromloses Plattieren. Die Keimschicht kann ein beliebiges geeignetes leitfähiges Material sein, einschließlich Kupfer. In einigen Ausführungsformen kann die Keimschicht weggelassen werden. 3K zeigt die Bildung der zweiten Schicht 104-2 der Mehrschicht-Die-Unterbaugruppe 104.
  • 3L veranschaulicht eine Baugruppe nach dem Bilden leitfähiger Kontakte 344 auf der Oberseite der leitfähigen Säulen 152. Die leitfähigen Kontakte 344 können ein beliebiges geeignetes leitfähiges Material sein, einschließlich Kupfer. Die leitfähigen Kontakte 344 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich einer SAP-Technik oder Bilden einer RDL (z.B. wie in 3M gezeigt) auf der Oberseite der Baugruppe.
  • 3M veranschaulicht eine Baugruppe nach dem Bilden einer RDL 148 auf einer Oberseite der Baugruppe aus 3L. Die RDL 148 kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer SAP-Technik. In einigen Ausführungsformen kann die RDL 148 weggelassen werden.
  • 3N veranschaulicht eine Baugruppe nach dem Platzieren und Koppeln der Dies 114-3, 114-5, Bilden von DTD-Interconnects 130, Bereitstellen eines Isoliermaterials 133-2 um die Dies 114-3, 114-5 herum, Abscheiden einer Lötstoppschicht (nicht gezeigt), und Anbringen von Lötkugeln 134 an leitfähigen Kontakten 144 auf einer Unterseite 170-1 zum Koppeln mit einem Package-Substrat oder einer Leiterplatte. Die Dies 114-3, 114-5 können unter Verwendung einer beliebigen geeigneten Technik platziert werden, wie etwa durch Pick-and-Place-Werkzeuge. Die Dies 114-3, 114-5 können einen Satz erster leitfähiger Kontakte 122 auf einer Unterseite beinhalten. In einigen Ausführungsformen können die DTD-Interconnects 130 Lot beinhalten. In solchen Ausführungsformen kann die Baugruppe einem Lötaufschmelzprozess unterzogen werden, wie etwa thermischem Kompressionsbonden (TCB), während dessen Lotkomponenten der DTD-Interconnects 130 schmelzen und bonden, um die Dies 114-3, 114-5 mechanisch und elektrisch zu koppeln. In einigen Ausführungsformen kann das Isoliermaterial 133 zunächst auf und über den Oberseiten der Dies 114-3, 114-5 abgeschieden und dann bis zu den Oberseiten der Dies 114-3, 114-5 zurückpoliert werden. In einigen Ausführungsformen kann die Unterfüllung 127 um die DTD-Interconnects 130 herum abgegeben werden, bevor das Isoliermaterial 133 abgeschieden wird. In einigen Ausführungsformen kann die Unterfüllung 127 um die DTD-Interconnects 130 herum weggelassen werden. Die Baugruppe aus 3N kann selbst eine mikroelektronische Baugruppe 100 sein, wie gezeigt ist. Weitere Herstellungsvorgänge können an der mikroelektronischen Baugruppe 100 von 3N durchgeführt werden, um eine andere mikroelektronische Baugruppe 100 zu bilden; zum Beispiel kann das Lot 134 verwendet werden, um die mikroelektronische Baugruppe 100 von 3N mit einem Package-Substrat 102 über DTPS-Interconnects 150 zu koppeln, ähnlich wie bei der mikroelektronischen Baugruppe 100 aus 1C. Falls mehrere Verbund-Die-Baugruppen zusammen hergestellt werden, können die Verbund-Die-Baugruppen vor dem Koppeln mit einem Package-Substrat 102 vereinzelt werden. Entweder vor oder nach dem Vereinzeln können nach Bedarf weitere Arbeitsschritte durchgeführt werden (z.B. Abscheiden eines Formmaterials, Anbringen eines Wärmespreizers usw.) durchgeführt werden. In einigen Ausführungsformen können die Dies 114-3 und/oder 114-5 leitfähige Kontakte auf einer Oberseite beinhalten und die Baugruppe kann invertiert oder „umgedreht“ und über Interconnects auf der Oberseite der Dies 114-3 und/oder 114-5 mit einem Package-Substrat oder einer Leiterplatte gekoppelt werden.
  • 4A ist eine seitliche Querschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Die mikroelektronische Baugruppe 100 kann ein Package-Substrat 102 beinhalten, das mit einer Mehrschicht-Die-Unterbaugruppe 104 gekoppelt ist. Wie in 4A gezeigt, kann die Mehrschicht-Die-Unterbaugruppe 104 einen doppelseitigen Die 114-2 beinhalten, der einen Satz leitfähiger Kontakte 122 auf der Unterseite des Die und einen Satz leitfähiger Kontakte 124 auf der Oberseite des Die beinhaltet, wobei der Satz leitfähiger Kontakte 122 auf der Unterseite durch kleine TGVs 155 elektrisch mit DTPS-Interconnects 150 gekoppelt ist. Der doppelseitige Die 114-2 kann zum Beispiel eine eingebettete Multi-Die-Interconnect-Brücke mit TSVs (EMIB-T) oder einen aktiven Die beinhalten. Insbesondere kann die Mehrschicht-Die-Unterbaugruppe 104 ein Glassubstrat 104-1 (d.h. eine erste Schicht) mit TGVs 192, einem Die 114-2 mit TSVs 115 und kleinen TGVs 155, die mit leitfähigen Kontakten 122 auf einer Unterseite des Die 114-2 gekoppelt sind, eine zweite Schicht 104-2 mit einer integrierten Dünnfilm-MCI 190 und eine dritte Schicht 104-3 mit einem Die 114-3 und einem Die 114-5 beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann eine erste Oberfläche 170-1 und eine entgegengesetzte zweite Oberfläche 170-2 aufweisen. Das Glassubstrat 104-1 kann einen Hohlraum 107 mit einer Öffnung beinhalten, die der zweiten Oberfläche 170-2 zugewandt ist, und der Die 114-2 kann vollständig oder zumindest teilweise in den Hohlraum 107 eingebettet sein, und kleine TGVs 155 können sich von einer Unterseite des Glassubstrats 104-1 (z.B. an der ersten Oberfläche 170-1) zu einer Bodenfläche des Hohlraums 107 erstrecken und mit leitfähigen Kontakten 122 auf einer Unterseite des Die 114-2 gekoppelt sein. Der Die 114-2 in der ersten Schicht 104-1 kann durch die kleinen TGVs 155 und DTPS-Interconnects 150 mit dem Package-Substrat 102 gekoppelt sein. Insbesondere kann die Oberseite des Package-Substrats 102 einen Satz leitfähiger Kontakte 146 beinhalten. Die Mehrschicht-Die-Unterbaugruppe 104 kann einen Satz leitfähiger Kontakte 144 auf der Unterseite 170-1 beinhalten. Wie für den Die 114-2 gezeigt, können die leitfähigen Kontakte 122 auf der Unterseite des Die 114-2 durch die kleinen TGVs 155 elektrisch und mechanisch mit den leitfähigen Kontakten 146 auf der Oberseite des Package-Substrats 102 durch DTPS-Interconnects 150 gekoppelt sein.
  • 4B ist eine seitliche Querschnittsansicht einer mikroelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen. Bei den vorliegend offenbarten mikroelektronischen Baugruppen 100 kann die Mehrschicht-Die-Unterbaugruppe 104 eine oder mehrere RDLs 148 mit leitfähigen Pfaden durch ein dielektrisches Material beinhalten. Zum Beispiel veranschaulicht 4B eine Ausführungsform einer mikroelektronischen Baugruppe 100, bei der die Mehrschicht-Die-Unterbaugruppe 104 ein Glassubstrat 104-1 (d.h. eine erste Schicht) mit einer TGV 192, einem doppelseitigen Die 114-2 und kleinen TGVs 155, die mit leitfähigen Kontakten 122 auf einer Unterseite des Die 114-2 gekoppelt sind, auf der ersten Schicht eine zweite Schicht 104-2 mit einer integrierten Dünnfilm-MCI 190, auf der zweiten Schicht 104-2 eine RDL 148 und auf der RDL 148 eine dritte Schicht 104-3 mit einem Die 114-3 und einem Die 114-5 beinhalten kann. Das Glassubstrat 104-1 kann einen Hohlraum 107 mit einer Öffnung beinhalten, die der zweiten Oberfläche 170-2 zugewandt ist, und der Die 114-2 kann vollständig oder zumindest teilweise in den Hohlraum 107 eingebettet sein, und kleine TGVs 155 können sich von einer Unterseite des Glassubstrats 104-1 (z.B. an der ersten Oberfläche 170-1) zu einer Bodenfläche des Hohlraums 107 erstrecken und mit leitfähigen Kontakten 122 auf einer Unterseite des Die 114-2 gekoppelt sein. Der Die 114-2 in der ersten Schicht 104-1 kann durch die kleinen TGVs 155 und DTPS-Interconnects 150 mit dem Package-Substrat 102 gekoppelt sein.
  • 5A-5I sind seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen einer beispielhaften mikroelektronischen Baugruppe gemäß verschiedenen Ausführungsformen. Beliebige geeignete Techniken können verwendet werden, um die hier offenbarten mikroelektronischen Baugruppen herzustellen. Zum Beispiel sind 5A-5I seitliche Querschnittsansichten verschiedener Stufen in einem beispielhaften Prozess zum Herstellen der mikroelektronischen Baugruppe 100 aus 4 gemäß verschiedenen Ausführungsformen. Auch wenn die nachstehend unter Bezugnahme auf 5A-5I besprochenen Vorgänge in einer bestimmten Reihenfolge veranschaulicht sind, können diese Vorgänge in einer beliebigen geeigneten Reihenfolge durchgeführt werden. Auch wenn in 5A-5I spezielle Baugruppen veranschaulicht sind, können die nachstehend unter Bezugnahme auf 5A-5I besprochenen Vorgänge verwendet werden, um beliebige geeignete Baugruppen zu bilden. In der Ausführungsform aus 5A-5I wird die MCI 190 zunächst in eine Verbund-Die-Baugruppe 104 integriert, und anschließend kann die Verbund-Die-Baugruppe 104 mit dem Package-Substrat 102 gekoppelt werden. Dieser Ansatz kann strengere Toleranzen ermöglichen und kann insbesondere zum Integrieren mehrerer MCIs 190 für relativ kleine Dies 114 und für einen Verbund-Die mit drei oder mehr Schichten wünschenswert sein.
  • 5A veranschaulicht eine Baugruppe nach dem Bilden einer Vielzahl von TGVs 192 durch ein Glassubstrat 104-1 und Bilden eines Dünnfilms 195 (z.B. eines Bodenabschnitts der MCI 190, wie in 4A und 4B gezeigt) auf der Oberseite 370-2 des Glassubstrats 104-1, wie vorstehend unter Bezugnahme auf 3A-3C beschrieben.
  • 5B veranschaulicht eine Baugruppe nach dem Bilden einer Leiterbahn 197 (z.B. mit einem ersten Abschnitt 197-1 und einem zweiten Abschnitt 197-2, wie in 1D gezeigt) auf der Oberseite 370-2 des Dünnfilms 195, leitfähigen Pfaden (nicht gezeigt) und leitfähigen Kontakten 344 auf der Oberseite 370-2 des Glassubstrats 104-1, ähnlich wie vorstehend unter Bezugnahme auf 3D beschrieben. Bei der Leiterbahn 197 und den leitfähigen Kontakten 344 kann es sich um ein beliebiges geeignetes leitfähiges Material handeln, einschließlich Kupfer. Die Leiterbahn 197 und die leitfähigen Kontakte 344 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich einer semiadditiven Verarbeitung (SAP) oder Bilden einer RDL (nicht gezeigt) auf der Ober- und/oder der Unterseite der Baugruppe. Die RDL kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer SAP-Technik. Die Leiterbahn 197 kann durch die leitfähigen Kontakte 344 elektrisch mit leitfähigen Pfaden (nicht gezeigt) und/oder TGVs 192 gekoppelt sein.
  • 5C veranschaulicht eine Baugruppe nach dem Bereitstellen eines Isoliermaterials 135 um die Leiterbahn 197 herum und auf dem Dünnfilm 195, wie vorstehend unter Bezugnahme auf 3E beschrieben. Das Isoliermaterial 135 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärten. In einigen Ausführungsformen kann das Isoliermaterial 135 unter Verwendung einer beliebigen geeigneten Technik, einschließlich Schleifen oder Ätzen, wie etwa einer Nassätzung, einer Trockenätzung (z.B. einer Plasmaätzung), eines Nassstrahls oder einer Laserablation (z.B. unter Verwendung eines Excimer-Lasers) abgetragen (z.B. dünner gemacht) werden, um um die Leiterbahnen 197 herum strukturiert zu werden. In einigen Ausführungsformen kann die Oberseite des Isoliermaterials 135 poliert werden.
  • 5D veranschaulicht eine Baugruppe nach dem Bilden eines Dünnfilms 195 (z.B. oberer Abschnitt und Seitenabschnitte der MCI 190) auf dem und um das Isoliermaterial 135 herum, um die MCI 190 zu bilden, wie vorstehend unter Bezugnahme auf 3F beschrieben. In einigen Ausführungsformen kann der Dünnfilm 195 eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität, wie etwa Nickel-Zink-Ferrit oder Nickel-Kupfer-Ferrit, beinhalten. In einigen Ausführungsformen kann der Dünnfilm 195 alternierende Schichten aus dielektrischem und magnetischem Material, beispielsweise ein erstes dielektrisches Material 196-1, ein magnetisches Material 194 und ein zweites dielektrisches Material 196-2, beinhalten, wie in 1D gezeigt. Der Dünnfilm 195 kann unter Verwendung eines beliebigen geeigneten Prozesses, zum Beispiel Sputtern oder Laminieren, abgeschieden und strukturiert werden, gefolgt von Ätzen, um alles bis auf den Dünnfilm 195 unter Verwendung einer Hartmaske abzutragen.
  • 5E veranschaulicht eine Baugruppe nach dem Bilden eines Hohlraums 107 in einer Oberseite 370-2 des Glassubstrats 104-1, wie vorstehend unter Bezugnahme auf 3G beschrieben, und kleine TGV-Öffnungen 103, die sich von einer Unterseite 370-1 des Glassubstrats 104-1 zu der Unterseite des Hohlraums 107 erstrecken. Der Hohlraum 107 und die kleinen TGV-Öffnungen 103 können so gebildet sein, dass sie beliebige geeignete Abmessungen basierend auf der Größe und Form des eingebetteten Die 114-2 und der leitfähigen Kontakte 122 auf der Unterseite des Die 114-2 aufweisen, wie in 5F gezeigt. Zum Beispiel können der Hohlraum 107 und/oder die kleinen TGV-Öffnungen 103 so gebildet sein, dass sie gerade Wände oder schräge Wände und einen rechteckigen Querschnitt aufweisen. Der Hohlraum 107 und die kleinen TGV-Öffnungen 103 können unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, wie vorstehend unter Bezugnahme auf 3A beschrieben.
  • 5F veranschaulicht eine Baugruppe nach dem Platzieren eines doppelseitigen Die 114-2 in dem Hohlraum 107, wie vorstehend unter Bezugnahme auf 3H beschrieben. Der Die 114-2 kann einen Satz leitfähiger Kontakte 122 auf einer Unterseite, einen Satz leitfähiger Kontakte 124 auf einer Oberseite und TSVs 115 beinhalten, die die leitfähigen Kontakte 122, 124 auf der Ober- und der Unterseite des Die 114-2 koppeln. Der Die 114-2 kann unter Verwendung einer beliebigen geeigneten Technik platziert werden, einschließlich Pick-and-Place-Werkzeugen. Der Die 114-2 kann unter Verwendung einer beliebigen geeigneten Technik, einschließlich eines DAF 109, an der Bodenfläche des Hohlraums 107 (z.B. der zur Unterseite 370-1 des Glassubstrats 104-1 hin liegenden Fläche) angebracht werden. In einigen Ausführungsformen kann der DAF 109 vor dem Platzieren in dem Hohlraum 107 an der Unterseite des Die 114-2 angebracht werden.
  • 5G veranschaulicht eine Baugruppe nach dem Bereitstellen eines Isoliermaterials 133 auf einer Oberseite 370-2 des Glassubstrats 104-1 und auf und um den Die 114-2 und die MCI 190 herum, wie vorstehend unter Bezugnahme auf 3I beschrieben. Das Isoliermaterial 133 kann unter Verwendung eines beliebigen geeigneten Prozesses gebildet werden, einschließlich Laminierung oder Schlitzbeschichtung und Aushärten.
  • 5H veranschaulicht eine Baugruppe nach dem Abtragen des DAF 109 von den kleinen TGV-Öffnungen 103, um die leitfähigen Kontakte 122 auf der Unterseite des Die 114-2 freizulegen. Der DAF 109 kann unter Verwendung eines beliebigen geeigneten Prozesses, einschließlich Plasmaätzens, abgetragen werden. In einigen Ausführungsformen können die kleinen TSV-Öffnungen 103 durch den DAF 109 unter Verwendung eines beliebigen geeigneten Prozesses, zum Beispiel eines Nassrückätzprozesses oder Trockenplasmareinigungsprozesses, gereinigt werden.
  • 5I veranschaulicht eine Baugruppe nach dem Bereitstellen eines leitfähigen Materials in den kleinen TGV-Öffnungen 103, um kleine TGVs 155 zu bilden, wie vorstehend unter Bezugnahme auf 3B beschrieben, und dem Bilden leitfähiger Kontakte 344 auf der Unterseite 370-1 des Glassubstrats 104-1, wie vorstehend unter Bezugnahme auf 3D beschrieben. Bei den kleinen TGVs 155 und den leitfähigen Kontakten 344 kann es sich um ein beliebiges geeignetes leitfähiges Material handeln, einschließlich Kupfer. Die kleinen TGVs 155 und die leitfähigen Kontakte 344 können unter Verwendung einer beliebigen geeigneten Technik gebildet werden, einschließlich einer SAP-Technik oder Bilden einer (nicht gezeigten) RDL auf der Ober- und/oder der Unterseite der Baugruppe. Die RDL kann unter Verwendung einer beliebigen geeigneten Technik hergestellt werden, wie etwa einer PCB-Technik oder einer SAP-Technik. Das leitfähige Material kann ein beliebiges geeignetes leitfähiges Material sein, wie vorstehend unter Bezugnahme auf 1A beschrieben.
  • Weitere Arbeitsschritte, wie vorstehend in 3J-3N beschrieben, können durchgeführt werden, um die mikroelektronischen Baugruppen aus 4A und 4B, einschließlich mikroelektronischer Baugruppen aus 4A und 4B ohne das Package-Substrat 102, herzustellen. Zusätzliche Herstellungsschritte können durchgeführt werden, um die mikroelektronischen Baugruppen 100 aus 4A und 4B zu bilden, beispielsweise kann Lot verwendet werden, um die mikroelektronische Baugruppe 100 über DTPS-Interconnects 150 mit einem Package-Substrat 102 zu koppeln. Falls mehrere Verbund-Die-Baugruppen zusammen hergestellt werden, können die Verbund-Die-Baugruppen vor dem Koppeln mit einem Package-Substrat 102 vereinzelt werden. Entweder vor oder nach dem Vereinzeln können nach Bedarf weitere Arbeitsschritte durchgeführt werden (z.B. Abscheiden eines Formmaterials, Anbringen eines Wärmespreizers usw.) durchgeführt werden.
  • Auch wenn die hier offenbarten mikroelektronischen Baugruppen 100 eine bestimmte Anzahl und Anordnung von MCIs, Dies und Interconnects zeigen, kann eine beliebige Anzahl und Anordnung von MCIs, Dies und Interconnects verwendet werden, und können ferner eine oder mehrere RDLs und Package-Substratteile beinhalten. Auch wenn die vorliegend offenbarten mikroelektronischen Baugruppen 100 eine bestimmte Anordnung von MCIS zeigen, können die mikroelektronischen Baugruppen 100 ferner eine beliebige Anzahl und Anordnung von MCIS aufweisen.
  • Die hierin offenbarten mikroelektronischen Baugruppen 100 können für eine beliebige geeignete Anwendung verwendet werden. Zum Beispiel kann in einigen Ausführungsformen eine mikroelektronische Baugruppe 100 verwendet werden, um einen Interconnect mit ultraniedriger Dichte und hoher Bandbreite für feldprogrammierbare Gatterarray- (FPGA-) Sendeempfänger und III-V-Verstärker bereitzustellen. Allgemeiner können die hier offenbarten mikroelektronischen Baugruppen 100 ermöglichen, dass „Blöcke“ unterschiedlicher Arten von Funktionsschaltungen in unterschiedliche der Dies 114 verteilt werden, anstatt dass gemäß einigen herkömmlichen Ansätzen alle der Schaltungen in einem einzigen großen Die enthalten sind. Bei einigen solchen herkömmlichen Ansätzen würde ein einziger großer Die alle diese unterschiedlichen Schaltungen beinhalten, um eine Kommunikation mit hoher Bandbreite und geringem Verlust zwischen den Schaltungen zu erreichen, und einige oder alle dieser Schaltungen können selektiv deaktiviert werden, um die Fähigkeiten des großen Die anzupassen. Weil jedoch die leitfähigen Säulen 152 und/oder die DTD-Interconnects 130 der mikroelektronischen Baugruppen 100 eine Kommunikation mit hoher Bandbreite und geringem Verlust zwischen unterschiedlichen der Dies 114 und unterschiedlichen der Dies 114 und dem Package-Substrat 102 ermöglichen können, können unterschiedliche Schaltungen in unterschiedliche Dies 114 verteilt werden, wodurch die Gesamtherstellungskosten reduziert werden, eine Ausbeute verbessert wird und eine Gestaltungsflexibilität erhöht wird, indem ermöglicht wird, dass unterschiedliche Dies 114 (z.B. Dies 114, die unter Verwendung unterschiedlicher Fertigungstechnologien gebildet werden) leicht getauscht werden, um eine unterschiedliche Funktionalität zu erreichen.
  • Bei einem anderen Beispiel kann ein Die 114-2, der eine aktive Schaltungsanordnung in einer mikroelektronischen Baugruppe 100 beinhaltet, verwendet werden, um eine „aktive“ Brücke zwischen anderen Dies 114 (z.B. zwischen den Dies 114-3 und 114-5) bereitzustellen. Bei einem anderen Beispiel kann der Die 114-2 in einer mikroelektronischen Baugruppe 100 eine Verarbeitungsvorrichtung (z.B. eine Zentralverarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, ein Anwendungsprozessor usw.) sein, und können die Dies 114-3 und/oder 114-5 einen Speicher mit hoher Bandbreite, eine Sendeempfängerschaltungsanordnung und/oder Eingabe/Ausgabe-Schaltungsanordnung (z.B. Double-Data-Rate-Transferschaltungsanordnung, Peripheral-Component-Interconnect-Express-Schaltungsanordnung usw.) beinhalten. Der bestimmte Speicher-Die mit hoher Bandbreite, Eingabe/Ausgabe-Schaltungsanordnung-Die usw. können für die vorliegende Anwendung ausgewählt werden.
  • In einem anderen Beispiel kann der Die 114-2 in einer mikroelektronischen Baugruppe 100 ein Cache-Speicher (z.B. ein L3-Cache-Speicher) oder ein aktiver Brücken-Die sein, und ein oder mehrere Dies 114-3 und/oder 114-5 können Verarbeitungsvorrichtungen (z.B. eine Zentralverarbeitungseinheit, eine Grafikverarbeitungseinheit, ein FPGA, ein Modem, ein Anwendungsprozessor usw.) sein, die den Cache-Speicher des Die 114-2 gemeinsam nutzen.
  • Bei einem anderen Beispiel kann ein Die 114 ein einziges Siliciumsubstrat sein oder kann ein Verbund-Die, wie etwa ein Speicherstapel, sein.
  • Die hierin offenbarten mikroelektronischen Baugruppen 100 können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 6-9 veranschaulichen verschiedene Beispiele für Einrichtungen, die beliebige der hierin offenbarten mikroelektronischen Baugruppen 100 beinhalten oder in diesen beinhaltet sein können.
  • 6 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die in beliebigen der vorliegend offenbarten mikroelektronischen Baugruppen 100 (z.B. als beliebige geeignete der Dies 114) enthalten sein können. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 mit IC-Strukturen beinhalten, die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das eine beliebige geeignete IC enthält. Nachdem die Fertigung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einen Vereinzelungsprozess durchlaufen, in dem die Dies 1502 voneinander separiert werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann ein beliebiger der vorliegend offenbarten Dies 114 sein. Der Die 1502 kann einen oder mehrere Transistoren (z.B. einige der nachstehend erörterten Transistoren 1640 von 7), eine Unterstützungsschaltungsanordnung zum Leiten elektrischer Signale zu den Transistoren, passive Komponenten (z.B. Signalbahnen, Widerstände, Kondensatoren oder Induktivitäten) und/oder beliebige andere IC-Komponenten beinhalten. In einigen Ausführungsformen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z.B. eine Direktzugriffsspeicher- (RAM-) Vorrichtung, wie etwa eine statische RAM-Vorrichtung (SRAM), eine magnetische RAM-Vorrichtung (MRAM,), eine resistive RAM-Vorrichtung (RRAM), eine leitfähige Brücken-RAM-Vorrichtung (CBRAM, Conductive-Bridging RAM) usw.), eine Logikvorrichtung (z.B. ein AND-, OR-, NAND- oder NOR-Gatter) oder ein beliebiges anderes geeignetes Schaltungselement beinhalten. Mehrere dieser Vorrichtungen können auf einem einzigen Die 1502 kombiniert sein. Zum Beispiel kann ein durch mehrere Speichervorrichtungen gebildetes Speicherarray auf einem gleichen Die 1502 wie eine Verarbeitungsvorrichtung (z.B. die Verarbeitungsvorrichtung 1802 aus 9) oder eine andere Logik gebildet sein, die dazu konfiguriert ist, Informationen in den Speichervorrichtungen zu speichern oder in dem Speicherarray gespeicherte Anweisungen auszuführen. In einigen Ausführungsformen kann ein Die 1502 (z.B. ein Die 114) eine zentrale Verarbeitungseinheit, ein Hochfrequenzchip, ein Leistungswandler oder ein Netzwerkprozessor sein. Verschiedene der vorliegend offenbarten mikroelektronischen Baugruppen 100 können unter Verwendung einer Die-zu-Wafer-Montagetechnik hergestellt werden, bei der manche Dies 114 an einem Wafer 1500 angebracht werden, die andere der Dies 114 beinhalten, und der Wafer 1500 anschließend vereinzelt wird.
  • 7 ist eine Querschnittsseitenansicht einer IC-Vorrichtung 1600, die in einer beliebigen der vorliegend offenbarten mikroelektronischen Baugruppen 100 (z.B. in einem beliebigen der Dies 114) enthalten sein kann. Eine oder mehrere der IC-Vorrichtungen 1600 können in einem oder mehreren Dies 1502 (6) enthalten sein. Die IC-Vorrichtung 1600 kann auf einem Die-Substrat 1602 (z.B. dem Wafer 1500 von 6) gebildet sein und kann in einem Die (z.B. dem Die 1502 von 6) beinhaltet sein. Das Die-Substrat 1602 kann ein Halbleitersubstrat sein, das aus Halbleitermaterialsystemen besteht, die zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination von beiden) beinhalten. Das Die-Substrat 1602 kann zum Beispiel ein kristallines Substrat beinhalten, das unter Verwendung eines Bulk-Siliciums oder einer Silicium-auf-Isolator-(SOI-) Unterstruktur gebildet ist. In einigen Ausführungsformen kann das Die-Substrat 1602 unter Verwendung alternativer Materialien gebildet sein, die mit Silicium kombiniert sein können oder nicht, die unter anderem Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid beinhalten. Weitere als Gruppe II-VI, III-V oder IV klassifizierte Materialien können auch verwendet werden, um das Die-Substrat 1602 zu bilden. Auch wenn vorliegend einige Beispiele für Materialien beschrieben sind, aus denen das Die-Substrat 1602 gebildet sein kann, kann ein beliebiges Material verwendet werden, das als eine Grundlage für eine IC-Vorrichtung 1600 dienen kann. Das Die-Substrat 1602 kann Teil eines vereinzelten Die (z.B. der Dies 1502 aus 6) oder eines Wafers (z.B. des Wafers 1500 aus 6) sein.
  • Die IC-Vorrichtung 1600 kann eine oder mehrere Vorrichtungsschichten 1604 beinhalten, die auf dem Substrat 1602 angeordnet sind. Die Vorrichtungsschicht 1604 kann Merkmale eines oder mehrerer Transistoren 1640 (z.B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs)) beinhalten, die auf dem Die-Substrat 1602 gebildet sind. Die Vorrichtungsschicht 1604 kann zum Beispiel ein oder mehrere Source- und/oder Drain- (S/D-) Bereiche 1620, ein Gate 1622 zum Steuern eines Stromflusses in den Transistoren 1640 zwischen den S/D-Bereichen 1620 und einen oder mehrere S/D-Kontakte 1624 zum Leiten elektrischer Signale zu/von den S/D-Bereichen 1620 beinhalten. Die Transistoren 1640 können zusätzliche Merkmale beinhalten, die der Klarheit halber nicht dargestellt sind, wie etwa Vorrichtungsisolationsbereiche, Gate-Kontakte und dergleichen. Die Transistoren 1640 sind nicht auf die in 7 dargestellte Art und Konfiguration beschränkt und können eine breite Vielfalt anderer Arten und Konfigurationen beinhalten, wie zum Beispiel planare Transistoren, nichtplanare Transistoren oder eine Kombination von beidem. Nichtplanare Transistoren können FinFET-Transistoren, wie etwa Doppel-Gate-Transistoren oder Tri-Gate-Transistoren, und Wrap-Around- oder All-Around-Gate-Transistoren, wie etwa Nanoband- und Nanodrahttransistoren, beinhalten.
  • Jeder Transistor 1640 kann ein Gate 1622 beinhalten, das aus mindestens zwei Schichten, einem Gate-Dielektrikum und einer Gate-Elektrode gebildet ist. Das Gate-Dielektrikum kann eine Schicht oder einen Stapel von Schichten beinhalten. Die eine oder die mehreren Schichten können Siliciumoxid, Siliciumdioxid, Siliciumcarbid und/oder ein High-k-Dielektrikumsmaterial beinhalten. Das High-k-Dielektrikumsmaterial kann Elemente wie etwa Hafnium, Silicium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirconium, Barium, Strontium, Yttrium, Blei, Scandium, Niob und Zink beinhalten. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum verwendet sein können, beinhalten, ohne darauf beschränkt zu sein, Hafniumoxid, Hafniumsiliciumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirconiumoxid, Zirconiumsiliciumoxid, Tantaloxid, Titanoxid, Bariumstrontiumtitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid und Bleizinkniobat. Bei einigen Ausführungsformen kann ein Temperprozess an dem Gate-Dielektrikum ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Die Gate-Elektrode kann auf dem Gate-Dielektrikum gebildet sein und kann in Abhängigkeit davon, ob der Transistor 1640 ein p-Typ-Metalloxid-Halbleiter-Transistor (PMOS-Transistor) oder ein n-Typ-Metalloxid-Halbleiter-Transistor (NMOS-Transistor) ist, mindestens ein p-Typ-Austrittsarbeitsmetall oder n-Typ-Austrittsarbeitsmetall beinhalten. Bei einigen Implementierungen kann die Gate-Elektrode aus einem Stapel von zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und mindestens eine Metallschicht eine Füllmetallschicht ist. Weitere Metallschichten können zu anderen Zwecken, wie zum Beispiel als eine Sperrschicht, enthalten sein. Bei einem PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, ohne darauf beschränkt zu sein, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z.B. Rutheniumoxid) und beliebige der nachstehend unter Bezugnahme auf einen NMOS-Transistor erörterten Metalle (z.B. zur Austrittsarbeitsabstimmung). Bei einem NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, ohne darauf beschränkt zu sein, Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z.B. Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und beliebige der vorstehend unter Bezugnahme auf einen PMOS-Transistor erörterten Metalle (z.B. zur Austrittsarbeitsabstimmung).
  • In einigen Ausführungsformen kann die Gate-Elektrode bei Betrachtung als ein Querschnitt des Transistors 1640 entlang der Source-Kanal-Drain-Richtung aus einer U-förmigen Struktur bestehen, die einen unteren Teil, der im Wesentlichen parallel zu der Oberfläche des Die-Substrats 1602 ist, und zwei Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zur Oberseite des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann mindestens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine planare Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Die-Substrats 1602 ist und keine Seitenwandteile beinhaltet, die im Wesentlichen senkrecht zu der oberen Oberfläche des Die-Substrats 1602 sind. Bei anderen Ausführungsformen kann die Gate-Elektrode aus einer Kombination aus U-förmigen Strukturen und ebenen, nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren, nicht-U-förmigen Schichten gebildet sind.
  • In einigen Ausführungsformen kann ein Paar von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein, um den Gate-Stapel einzuklammern. Die Seitenwandabstandshalter können aus Materialien wie etwa Siliciumnitrid, Siliciumoxid, Siliciumcarbid, mit Kohlenstoff dotiertem Siliciumnitrid und Siliciumoxinitrid gebildet sein. Prozesse zum Bilden von Seitenwandabstandshaltern sind im Fachgebiet wohlbekannt und beinhalten allgemein Abscheidungs- und Ätzprozessschritte. In einigen Ausführungsformen können mehrere Abstandshalterpaare verwendet werden; zum Beispiel können zwei Paare, drei Paare oder vier Paare von Seitenwandabstandshaltern auf gegenüberliegenden Seiten des Gate-Stapels gebildet sein.
  • Die S/D-Bereiche 1620 können innerhalb des Die-Substrats 1602 angrenzend an das Gate 1622 jedes Transistors 1640 gebildet sein. Die S/D-Bereiche 1620 können zum Beispiel unter Verwendung eines Implantations-/Diffusionsprozesses oder eines Ätz-/Abscheidungsprozesses gebildet werden. Bei dem erstgenannten Prozess können Dotierstoffe wie etwa Bor, Aluminium, Antimon, Phosphor oder Arsen in das Die-Substrat 1602 ionenimplantiert werden, um die S/D-Bereiche 1620 zu bilden. Ein Temperprozess, der die Dotierstoffe aktiviert und bewirkt, dass sie weiter in das Die-Substrat 1602 hinein diffundieren, kann auf den lonenimplantationsprozess folgen. Bei dem letztgenannten Prozess kann das Die-Substrat 1602 zunächst geätzt werden, um Vertiefungen an den Stellen der S/D-Bereiche 1620 zu bilden. Dann kann ein epitaktischer Abscheidungsprozess ausgeführt werden, um die Vertiefungen mit Material zu füllen, das zum Fertigen der S/D-Bereiche 1620 verwendet wird. Bei einigen Implementierungen können die S/D-Bereiche 1620 unter Verwendung einer Siliciumlegierung, wie etwa Siliciumgermanium oder Siliciumcarbid, gefertigt sein. In einigen Ausführungsformen kann die epitaktisch abgeschiedene Siliciumlegierung in situ mit Dotierungsstoffen wie etwa Bor, Arsen oder Phosphor, dotiert sein. In einigen Ausführungsformen können die S/D-Bereiche 1620 unter Verwendung eines oder mehrerer alternativer Halbleitermaterialien, wie etwa Germanium oder ein Gruppe-III-V-Material oder - Legierung, gebildet werden. In weiteren Ausführungsformen können eine oder mehrere Schichten aus Metall und/oder Metalllegierungen verwendet werden, um die S/D-Bereiche 1620 zu bilden.
  • Elektrische Signale, wie zum Beispiel Leistungs- und/oder Eingabe-/Ausgabesignale (E/A-Signale), können an und/oder von den Vorrichtungen (z.B. den Transistoren 1640) der Vorrichtungsschicht 1604 durch eine oder mehrere Interconnect-Schichten geleitet werden, die auf der Vorrichtungsschicht 1604 angeordnet sind (in 7 als Interconnect-Schichten 1606 bis 1610 veranschaulicht). Zum Beispiel können elektrisch leitfähige Merkmale der Vorrichtungsschicht 1604 (z.B. das Gate 1622 und die S/D-Kontakte 1624) mit den Interconnect-Strukturen 1628 der Interconnect-Schichten 1606-1610 elektrisch gekoppelt sein. Die eine oder die mehreren Interconnect-Schichten 1606-1610 können einen Metallisierungsstapel (auch als „ILD-Stapel“ bezeichnet) 1619 der IC-Vorrichtung 1600 bilden.
  • Die Interconnect-Strukturen 1628 können innerhalb der Interconnect-Schichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer großen Vielfalt von Designs zu leiten; insbesondere ist die Anordnung nicht auf die in 7 dargestellte spezielle Konfiguration von Interconnect-Strukturen 1628 beschränkt. Auch wenn eine bestimmte Anzahl von Interconnect-Schichten 1606-1610 in 7 dargestellt ist, beinhalten Ausführungsformen der vorliegenden Offenbarung IC-Vorrichtungen mit mehr oder weniger Interconnect-Schichten als dargestellt.
  • In einigen Ausführungsformen können die Interconnect-Strukturen 1628 Leitungen 1628a und/oder Durchkontaktierungen 1628b beinhalten, die mit einem elektrisch leitfähigen Material, wie etwa einem Metall, gefüllt sind. Die Leitungen 1628a können so angeordnet sein, dass sie elektrische Signale in eine Richtung einer Ebene leiten, die im Wesentlichen parallel zu einer Oberfläche des Die-Substrats 1602 ist, auf dem die Vorrichtungsschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a aus der Perspektive von 7 elektrische Signale in einer Richtung in die Seite hinein und aus der Seite heraus leiten. Die Durchkontaktierungen 1628b können so angeordnet sein, dass sie elektrische Signale in einer Richtung einer Ebene leiten, die im Wesentlichen senkrecht auf die Oberfläche des Die-Substrats 1602 steht, auf dem die Vorrichtungsschicht 1604 gebildet ist. In einigen Ausführungsformen können die Durchkontaktierungen 1628b Leitungen 1628a unterschiedlicher Interconnect-Schichten 1606-1610 elektrisch miteinander koppeln.
  • Die Interconnect-Schichten 1606-1610 können ein dielektrisches Material 1626 beinhalten, das zwischen den Interconnect-Strukturen 1628 angeordnet ist, wie in 7 gezeigt. In einigen Ausführungsformen kann das zwischen den Interconnect-Strukturen 1628 in unterschiedlichen der Interconnect-Schichten 1606-1610 angeordnete dielektrische Material 1626 unterschiedliche Zusammensetzungen aufweisen; in anderen Ausführungsformen kann die Zusammensetzung des dielektrischen Materials 1626 in unterschiedlichen Interconnect-Schichten 1606-1610 gleich sein.
  • Eine erste Interconnect-Schicht 1606 (als Metall 1 oder „M1“ bezeichnet) kann direkt auf der Vorrichtungsschicht 1604 gebildet sein. In einigen Ausführungsformen kann die erste Interconnect-Schicht 1606, wie gezeigt, die Leitungen 1628a und/oder die Durchkontaktierungen 1628b beinhalten. Die Leitungen 1628a der ersten Interconnect-Schicht 1606 können mit Kontakten (z.B. den S/D-Kontakten 1624) der Vorrichtungsschicht 1604 gekoppelt sein.
  • Eine zweite Interconnect-Schicht 1608 (als Metall 2 oder „M2“ bezeichnet) kann direkt auf der ersten Interconnect-Schicht 1606 gebildet sein. In einigen Ausführungsformen kann die zweite Interconnect-Schicht 1608 Durchkontaktierungen 1628b beinhalten, um die Leitungen 1628a der zweiten Interconnect-Schicht 1608 mit den Leitungen 1628a der ersten Interconnect-Schicht 1606 zu koppeln. Auch wenn die Leitungen 1628a und die Durchkontaktierungen 1628b der Klarheit halber mit einer Linie innerhalb jeder Interconnect-Schicht (z.B. innerhalb der zweiten Interconnect-Schicht 1608) strukturell abgegrenzt sind, können die Leitungen 1628a und die Durchkontaktierungen 1628b in einigen Ausführungsformen strukturell und/oder materiell zusammenhängen (z.B. gleichzeitig während eines Dual-Damascene-Prozesses gefüllt werden).
  • Eine dritte Interconnect-Schicht 1610 (als Metall 3 oder „M3“ bezeichnet) (und bei Bedarf zusätzliche Interconnect-Schichten) kann in Folge auf der zweiten Interconnect-Schicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet sein, die in Verbindung mit der zweiten Interconnect-Schicht 1608 oder der ersten Interconnect-Schicht 1606 beschrieben sind. In einigen Ausführungsformen können die Interconnect-Schichten, die „weiter oben“ in dem Metallisierungsstapel 1619 in der IC-Vorrichtung 1600 (d.h. weiter von der Vorrichtungsschicht 1604 entfernt) sind, dicker sein.
  • Die IC-Vorrichtung 1600 kann ein Lötstoppmaterial 1634 (z.B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 beinhalten, die auf den Interconnect-Schichten 1606-1610 gebildet sind. In 7 sind die leitfähigen Kontakte 1636 so veranschaulicht, dass sie die Form von Bond-Pads annehmen. Die leitfähigen Kontakte 1636 können mit den Interconnect-Strukturen 1628 elektrisch gekoppelt und dazu konfiguriert sein, die elektrischen Signale des/der Transistor(en) 1640 zu anderen externen Vorrichtungen zu leiten. Zum Beispiel können auf dem einen oder den mehreren leitfähigen Kontakten 1636 Lötbonds gebildet sein, um einen Chip, der die IC-Vorrichtung 1600 beinhaltet, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer Leiterplatte) zu koppeln. Die IC-Vorrichtung 1600 kann zusätzliche oder alternative Strukturen beinhalten, um die elektrischen Signale von den Interconnect-Schichten 1606-1610 zu leiten; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z.B. Stifte) beinhalten, die die elektrischen Signale zu externen Komponenten leiten. Die leitfähigen Kontakte 1636 können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • In einigen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z.B. wie der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen anderen Metallisierungsstapel (nicht gezeigt) auf der entgegengesetzten Seite der Vorrichtungsschicht(en) 1604 beinhalten. Dieser Metallisierungsstapel kann mehrere Interconnect-Schichten beinhalten, wie weiter oben unter Bezugnahme auf die Interconnect-Schichten 1606-1610 erörtert, um leitfähige Pfade (z.B. einschließlich leitfähiger Leitungen und Durchkontaktierungen) zwischen der/den Vorrichtungsschicht(en) 1604 und zusätzlichen leitfähigen Kontakten (nicht gezeigt) auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitzustellen. Diese zusätzlichen leitfähigen Kontakte können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • In anderen Ausführungsformen, bei denen die IC-Vorrichtung 1600 ein doppelseitiger Die (z.B. wie der Die 114-1) ist, kann die IC-Vorrichtung 1600 einen oder mehrere TSVs durch das Die-Substrat 1602 beinhalten; diese TSVs können einen Kontakt mit der/den Vorrichtungsschicht(en) 1604 herstellen und können leitfähige Pfade zwischen der/den Vorrichtungsschicht(en) 1604 und zusätzlichen leitfähigen Kontakten (nicht gezeigt) auf der den leitfähigen Kontakten 1636 gegenüberliegenden Seite der IC-Vorrichtung 1600 bereitstellen. Diese zusätzlichen leitfähigen Kontakte können je nach Bedarf als die leitfähigen Kontakte 122 oder 124 dienen.
  • 8 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe 1700, die eine beliebige der vorliegend offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. In einigen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 1700 eine mikroelektronische Baugruppe 100 sein. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet eine Anzahl von Komponenten, die auf einer Leiterplatte 1702 (die z.B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 1700 beinhaltet Komponenten, die auf einer ersten Fläche 1740 der Leiterplatte 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Leiterplatte 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Beliebige der nachstehend unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 1700 erörterten IC-Packages können die Form beliebiger geeigneter der Ausführungsformen der vorliegend offenbarten mikroelektronischen Baugruppen 100 annehmen.
  • In einigen Ausführungsformen kann die Leiterplatte 1702 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus dielektrischem Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 1702 gekoppelten Komponenten zu leiten. In einigen Ausführungsformen kann die Leiterplatte 1702 ein Nicht-PCB-Substrat sein. In einigen Ausführungsformen kann die Leiterplatte 1702 zum Beispiel eine Leiterplatte sein.
  • Die in 8 veranschaulichte IC-Vorrichtungsanordnung 1700 beinhaltet eine Package-auf-Interposer-Struktur 1736, die durch Kopplungskomponenten 1716 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1716 können die Package-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Leiterplatte 1702 koppeln und können Lötkugeln (wie in 8 gezeigt), Stecker und Buchsen eines Sockels, einen Haftstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Package-auf-Interposer-Struktur 1736 kann ein IC-Package 1720 beinhalten, das durch Kopplungskomponenten 1718 mit einem Interposer 1704 gekoppelt ist. Die Kopplungskomponenten 1718 können eine beliebige für die Anwendung geeignete Form annehmen, wie etwa die oben unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Formen. Auch wenn in 8 ein einziges IC-Package 1720 gezeigt ist, können mehrere IC-Packages mit dem Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 1704 gekoppelt sein. Der Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Leiterplatte 1702 und das IC-Package 1720 zu überbrücken. Das IC-Package 1720 kann zum Beispiel ein Die (der Die 1502 aus 6), eine IC-Vorrichtung (z.B. die IC-Vorrichtung 1600 aus 7) oder eine beliebige andere geeignete Komponente sein oder diese(n) beinhalten. Im Allgemeinen kann der Interposer 1704 eine Verbindung auf ein größeres Rastermaß spreizen oder eine Verbindung zu einer anderen Verbindung umleiten. Zum Beispiel kann der Interposer 1704 das IC-Package 1720 (z.B. einen Die) mit einer Gruppe von leitfähigen Kugelgitterarray-Kontakten (BGA, Ball Grid Array) der Kopplungskomponenten 1716 zum Koppeln mit der Leiterplatte 1702 koppeln. Bei der in 8 veranschaulichten Ausführungsform sind das IC-Package 1720 und die Leiterplatte 1702 auf entgegengesetzten Seiten des Interposers 1704 angebracht; bei anderen Ausführungsformen können das IC-Package 1720 und die Leiterplatte 1702 auf einer gleichen Seite des Interposers 1704 angebracht sein. In einigen Ausführungsformen können drei oder mehr Komponenten mittels des Interposers 1704 miteinander verbunden sein.
  • In einigen Ausführungsformen kann der Interposer 1704 als eine PCB gebildet sein, die mehrere Metallschichten beinhaltet, die durch Schichten aus einem dielektrischen Material voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. In einigen Ausführungsformen kann der Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem keramischen Material oder einem Polymermaterial, wie zum Beispiel Polyimid, gebildet sein. In einigen Ausführungsformen kann der Interposer 1704 aus abwechselnd starren oder flexiblen Materialien gebildet sein, welche die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 1704 kann Metall-Interconnects 1708 und Durchkontaktierungen 1710 beinhalten, einschließlich unter anderem TSVs 1706. Der Interposer 1704 kann ferner eingebettete Vorrichtungen 1714 beinhalten, einschließlich sowohl passiver als auch aktiver Vorrichtungen. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, elektrostatische Entladungsvorrichtungen (ESD, Electrostatic Discharge) und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen, wie beispielsweise Hochfrequenzvorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Vorrichtungen mikroelektromechanischer Systeme (MEMS, Microelectromechanical Systems), können ebenfalls auf dem Interposer 1704 gebildet sein. Die Package-auf-Interposer-Struktur 1736 kann die Form beliebiger im Fachgebiet bekannter Package-auf-Interposer-Strukturen annehmen.
  • Die IC-Vorrichtungsanordnung 1700 kann ein IC-Package 1724 beinhalten, das durch Kopplungskomponenten 1722 mit der ersten Fläche 1740 der Leiterplatte 1702 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form beliebiger der vorstehend unter Bezugnahme auf die Kopplungskomponenten 1716 erörterten Ausführungsformen annehmen und das IC-Package 1724 kann die Form beliebiger der vorstehend unter Bezugnahme auf das IC-Package 1720 erörterten Ausführungsformen annehmen.
  • Die in 8 veranschaulichte IC-Vorrichtungsanordnung 1700 beinhaltet eine Package-auf-Package-Struktur 1734, die durch Kopplungskomponenten 1728 mit der zweiten zweite Fläche 1742 der Leiterplatte 1702 gekoppelt ist. Die Package-auf-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 beinhalten, die durch Kopplungskomponenten 1730 so miteinander gekoppelt sind, dass das IC-Package 1726 zwischen der Leiterplatte 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form einer beliebigen der Ausführungsformen der vorstehend erörterten Kopplungskomponenten 1716 annehmen, und die IC-Packages 1726 und 1732 können die Form einer beliebigen der Ausführungsformen des vorstehend erörterten IC-Package 1720 annehmen. Die Package-auf-Package-Struktur 1734 kann gemäß einer beliebigen der im Fachgebiet bekannten Package-auf-Package-Strukturen konfiguriert sein.
  • 9 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere der hierin offenbarten mikroelektronischen Baugruppen 100 beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Vorrichtungsbaugruppen 1700, IC-Vorrichtungen 1600 oder Dies 1502 beinhalten und können in beliebigen der hierin offenbarten mikroelektronischen Baugruppen 100 angeordnet sein. Eine Anzahl von Komponenten ist in 9 als in der elektrischen Vorrichtung 1800 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten wie für die Anwendung geeignet weggelassen oder dupliziert werden. In einigen Ausführungsformen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 beinhaltet sind, an einer oder mehreren Hauptplatinen angebracht sein. In einigen Ausführungsformen sind einige oder alle dieser Komponenten auf einem einzelnen Ein-Chip-System- (SoC-) Die gefertigt.
  • Zusätzlich enthält die elektrische Vorrichtung 1800 in verschiedenen Ausführungsformen möglicherweise keine der einen oder der mehreren in 9 veranschaulichten Komponenten, sondern die elektrische Vorrichtung 1800 kann eine Schnittstellenschaltung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungsschnittstellenschaltung (z.B. einen Verbinder und eine Treiberschaltung) beinhalten, mit der eine Anzeigevorrichtung 1806 gekoppelt werden kann. In einem anderen Satz von Beispielen beinhaltet die elektrische Vorrichtung 1800 möglicherweise keine Audioeingabevorrichtung 1824 oder Audioausgabevorrichtung 1808, sondern kann eine Audioeingabe- oder -ausgabevorrichtungsschnittstellenschaltung (z.B. Verbinder und eine Unterstützungsschaltung) beinhalten, mit der eine Audioeingabevorrichtung 1824 oder eine Audioausgabevorrichtung 1808 gekoppelt werden kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z.B. eine oder mehrere Verarbeitungsvorrichtungen) beinhalten. Vorliegend kann die Bezeichnung „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung verweisen, die bzw. der elektronische Daten aus Registern und/oder einem Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder einem Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere Digitalsignalprozessoren (DSPs, Digital Signal Processors), anwendungsspezifische ICs (ASICs, Application-Specific Integrated Circuits), zentrale Verarbeitungseinheiten (CPUs, Central Processing Units), Grafikverarbeitungseinheiten (GPUs, Graphics Processing Units), Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 aufweisen, der selbst eine oder mehrere Speichervorrichtungen aufweisen kann, wie etwa flüchtigen Speicher (z.B. dynamischen RAM (DRAM)), nichtflüchtigen Speicher (z.B. Nurlesespeicher (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte. In einigen Ausführungsformen kann der Speicher 1804 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 1802 teilt. Dieser Speicher kann als Cache-Speicher verwendet werden und kann z.B. einen eingebetteten dynamischen RAM (eDRAM) oder einen magnetischen Spintransferdrehmoment-RAM (STT-MRAM) beinhalten.
  • In einigen Ausführungsformen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z.B. einen oder mehrere Kommunikationschips) beinhalten. Zum Beispiel kann der Kommunikationschip 1812 zum Verwalten drahtloser Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 konfiguriert sein. Die Bezeichnung „drahtlos“ und ihre Ableitungen können verwendet werden, um Schaltungen, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Die Bezeichnung impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, auch wenn sie in einigen Ausführungsformen diese möglicherweise nicht enthalten.
  • Der Kommunikationschip 1812 kann beliebige einer Reihe von Drahtlosstandards oder - protokollen implementieren, einschließlich unter anderem Institute-for-Electrical-and-Electronic-Engineers- (IEEE-) Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z.B. IEEE-802.16-2005-Amendment), Long-Term-Evolution- (LTE-) Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z.B. Advanced-LTE-Project), Ultra-Mobile-Broadband-(UMB-) Project (auch als „3GPP2“ bezeichnet) usw.). Mit IEEE 802.16 kompatible Netzwerke mit drahtlosem Breitbandzugang (BWA, Broadband Wireless Access) werden im Allgemeinen als WiMAX-Netzwerke bezeichnet, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, das ein Zertifizierungszeichen für Produkte ist, die Konformitäts- und Interoperabilitätsprüfungen für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global-System-for-Mobile-Communication- (GSM-), General-Packet-Radio-Service- (GPRS-), Universal-Mobile-Telecommunications-System- (UMLS-) , High-Speed-Packet-Access- (HSPA-), Evolved-HSPA- (E-HSPA-) oder LTE-Netz arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 1812 kann in anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 beinhalten, um drahtlose Kommunikationen zu erleichtern und/oder um andere drahtlose Kommunikationen (wie etwa AM- oder FM-Funkübertragungen) zu empfangen.
  • In einigen Ausführungsformen kann der Kommunikationschip 1812 drahtgebundene Kommunikationen verwalten, wie etwa elektrische, optische oder beliebige andere geeignete Kommunikationsprotokolle (z.B. das Ethernet). Wie vorstehend erwähnt, kann der Kommunikationschip 1812 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa WiFi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. In einigen Ausführungsformen kann ein erster Kommunikationschip 1812 für drahtlose Kommunikationen dediziert sein und ein zweiter Kommunikationschip 1812 kann für drahtgebundene Kommunikationen dediziert sein.
  • Die elektrische Vorrichtung 1800 kann eine Batterie-/Leistungsschaltungsanordnung 1814 beinhalten. Die Batterie-/Leistungsschaltung 1814 kann eine oder mehrere Energiespeichervorrichtungen (z.B. Batterien oder Kondensatoren) und/oder eine Schaltung zum Koppeln von Komponenten der elektrischen Vorrichtung 1800 mit einer von der elektrischen Vorrichtung 1800 getrennten Energiequelle (z.B. der AC-Netzversorgung) beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder eine entsprechende Schnittstellenschaltung, wie weiter oben erörtert) beinhalten. Die Anzeigevorrichtung 1806 kann beliebige visuelle Indikatoren beinhalten, wie etwa ein Heads-Up-Display, einen Computermonitor, einen Projektor, eine Berührungsbildschirmanzeige, eine Flüssigkristallanzeige (LCD, Liquid Crystal Display), eine Leuchtdiodenanzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audioausgabevorrichtung 1808 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die Audioausgabevorrichtung 1808 kann eine beliebige Vorrichtung beinhalten, die einen hörbaren Indikator erzeugt, wie etwa Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audioeingabevorrichtung 1824 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die Audioeingabevorrichtung 1824 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das einen Ton repräsentiert, wie etwa Mikrofone, Mikrofonanordnungen oder digitale Instrumente (z.B. Instrumente mit einem Musical-Instrument-Digital-Interface- (MIDI-) Ausgang).
  • Die elektrische Vorrichtung 1800 kann eine GPS-Vorrichtung 1818 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Die GPS-Vorrichtung 1818 kann in Kommunikation mit einem satellitenbasierten System stehen und einen Standort der elektrischen Vorrichtung 1800 empfangen, wie in der Technik bekannt.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Beispiele für die andere Ausgabevorrichtung 1810 können einen Audiocodec, einen Videocodec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen zu anderen Vorrichtungen oder eine zusätzliche Speichervorrichtung beinhalten.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder eine entsprechende Schnittstellenschaltung, wie oben erörtert) beinhalten. Beispiele für die andere Eingabevorrichtung 1820 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuervorrichtung wie etwa eine Maus, einen Abtaststift, ein Touchpad, ein Strichcodelesegerät, ein Quick-Response(QR)-Codelesegerät, einen beliebigen Sensor oder ein Hochfrequenzidentifikations-Lesegerät (RFID, Radio Frequency Identification) beinhalten.
  • Die elektrische Vorrichtung 1800 kann einen beliebigen gewünschten Formfaktor aufweisen, wie etwa eine Rechenvorrichtung oder eine handgehaltene, tragbare oder mobile Rechenvorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musik-Player, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistenten (PDA, Personal Digital Assistant), einen ultramobilen Personal-Computer usw.), eine elektrische Desktop-Vorrichtung, einen Server oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Entertainment-Steuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine Wearable-Rechenvorrichtung. In einigen Ausführungsformen kann die elektrische Vorrichtung 1800 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die folgenden Absätze stellen verschiedene Beispiele für die vorliegend offenbarten Ausführungsformen bereit.
  • Beispiel 1 ist eine mikroelektronische Baugruppe, die ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche beinhaltet, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  • Beispiel 2 kann den Gegenstand von Beispiel 1 beinhalten und kann ferner spezifizieren, dass der Dünnfilm eine erste Schicht mit einem magnetischen Material und eine zweite Schicht mit einem dielektrischen Material beinhaltet.
  • Beispiel 3 kann den Gegenstand von Beispiel 2 beinhalten und kann ferner spezifizieren, dass das magnetische Material Kobalt, Zirconium und Tantal beinhaltet und das Dielektrikum Aluminiumoxid, Magnesia oder Siliciumdioxid beinhaltet.
  • Beispiel 4 kann den Gegenstand von Beispiel 2 beinhalten und kann ferner spezifizieren, dass die erste Schicht eine Dicke zwischen 100 Nanometer und 2.000 Nanometer aufweist und die zweite Schicht eine Dicke zwischen 100 Nanometer und 2.000 Nanometer aufweist.
  • Beispiel 5 kann den Gegenstand von Beispiel 1 beinhalten und kann ferner spezifizieren, dass der Dünnfilm eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität beinhaltet.
  • Beispiel 6 kann den Gegenstand von Beispiel 5 beinhalten und kann ferner spezifizieren, dass das nichtleitende dielektrische Material mit hoher Permeabilität Nickel, Zink und Eisen oder Nickel, Kobalt, Zink und Eisen beinhaltet.
  • Beispiel 7 kann den Gegenstand eines der Beispiele 1-6 beinhalten und kann ferner spezifizieren, dass die Leiterbahn eine Hufeisenstruktur, eine U-förmige Struktur, eine blockförmige Struktur, eine geradlinige Struktur, eine Spiralblockstruktur, eine Spiralstruktur, eine Serpentinenblockstruktur oder eine Zickzack-Struktur aufweist.
  • Beispiel 8 kann den Gegenstand eines der Beispiele 1-7 beinhalten und kann ferner spezifizieren, dass die planare Induktivität eine Gesamtdicke zwischen 25 Mikrometer und 100 Mikrometer aufweist.
  • Beispiel 9 kann den Gegenstand von Beispiel 1 beinhalten und kann ferner spezifizieren, dass der Dünnfilm zwischen 2 und 20 Schichten beinhaltet.
  • Beispiel 10 kann den Gegenstand eines der Beispiele 1-9 beinhalten und kann ferner spezifizieren, dass sich die planare Induktivität zumindest teilweise innerhalb einer Grundfläche des zweiten Die befindet.
  • Beispiel 11 ist eine mikroelektronische Baugruppe, die ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche beinhaltet, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt, wobei der Dünnfilm eine erste Schicht mit einem magnetischen Material und auf der ersten Schicht eine zweite Schicht mit einem dielektrischen Material aufweist; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  • Beispiel 12 kann den Gegenstand von Beispiel 11 beinhalten und kann ferner spezifizieren, dass das magnetische Material Kobalt, Zirconium und Tantal, Nickel und Eisen oder Kobalt und Eisen beinhaltet.
  • Beispiel 13 kann den Gegenstand der Beispiele 11 oder 12 beinhalten und kann ferner spezifizieren, dass das Dielektrikum Aluminiumoxid, Magnesia oder Siliciumdioxid beinhaltet.
  • Beispiel 14 kann den Gegenstand eines der Beispiele 11-13 beinhalten und kann ferner eine Substrat-durchdringende Durchkontaktierung, die sich durch das Substrat erstreckt, und eine leitfähige Säule, die sich durch das Isoliermaterial erstreckt, beinhalten, wobei die leitfähige Säule elektrisch mit der Substrat-durchdringenden Durchkontaktierung gekoppelt ist.
  • Beispiel 15 kann den Gegenstand von Beispiel 14 beinhalten und kann ferner spezifizieren, dass die Leiterbahn elektrisch mit der Substrat-durchdringenden Durchkontaktierung oder der leitfähigen Säule gekoppelt ist.
  • Beispiel 16 ist eine mikroelektronische Baugruppe, die ein Glassubstrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche beinhaltet, wobei die zweite Oberfläche einen Hohlraum aufweist und wobei das Glassubstrat eine Vielzahl Glas-durchdringender Durchkontaktierungen (TGVs) beinhaltet; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Glassubstrats, das den ersten Die in dem Hohlraum umgibt, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist und sich die erste Oberfläche des Isoliererials auf der zweiten Oberfläche des Glassubstrats befindet; eine planare Induktivität auf der zweiten Oberfläche des Glassubstrats und eingebettet in das Isoliermaterial, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt, wobei der Dünnfilm eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität beinhaltet, und wobei die Leiterbahn elektrisch mit einer einzelnen TGV der Vielzahl von TGVs gekoppelt ist; und einen zweiten Die auf der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  • Beispiel 17 kann den Gegenstand von Beispiel 16 beinhalten und kann ferner spezifizieren, dass das nichtleitende dielektrische Material mit hoher Permeabilität Nickel, Zink und Eisen oder Nickel, Zink, Kobalt und Eisen beinhaltet.
  • Beispiel 18 kann den Gegenstand der Beispiele 16 oder 17 beinhalten und kann ferner spezifizieren, dass die planare Induktivität eine einer Vielzahl planarer Induktivitäten ist.
  • Beispiel 19 kann den Gegenstand eines der Beispiele 16-18 beinhalten und kann ferner spezifizieren, dass der erste Die einen Die mit eingebetteter Multi-Die-Brücke (EMIB), einen passiven Die, eine EMIB mit Silicium-durchdringenden Durchkontaktierungen (TSVs) oder einen aktiven Die beinhaltet.
  • Beispiel 20 kann den Gegenstand eines der Beispiele 16-19 beinhalten und kann ferner spezifizieren, dass der zweite Die eine Zentralverarbeitungseinheit (CPU), eine Grafikverarbeitungseinheit (GPU) oder einen Verarbeitungs-Die beinhaltet.

Claims (20)

  1. Mikroelektronische Baugruppe, umfassend: ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  2. Mikroelektronische Baugruppe nach Anspruch 1, wobei der Dünnfilm eine erste Schicht mit einem magnetischen Material und eine zweite Schicht mit einem dielektrischen Material beinhaltet.
  3. Mikroelektronische Baugruppe nach Anspruch 2, wobei das magnetische Material Kobalt, Zirconium und Tantal beinhaltet und das Dielektrikum Aluminiumoxid, Magnesia oder Siliciumdioxid beinhaltet.
  4. Mikroelektronische Baugruppe nach Anspruch 2, wobei die erste Schicht eine Dicke zwischen 100 Nanometer und 2.000 Nanometer aufweist und die zweite Schicht eine Dicke zwischen 100 Nanometer und 2.000 Nanometer aufweist.
  5. Mikroelektronische Baugruppe nach einem der Ansprüche 1 bis 4, wobei der Dünnfilm eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität beinhaltet.
  6. Mikroelektronische Baugruppe nach Anspruch 5, wobei das nichtleitende dielektrische Material mit hoher Permeabilität Nickel, Zink und Eisen oder Nickel, Kobalt, Zink und Eisen beinhaltet.
  7. Mikroelektronische Baugruppe nach einem der Ansprüche 1 bis, 6, wobei die Leiterbahn eine Hufeisenstruktur, eine U-förmige Struktur, eine blockförmige Struktur, eine geradlinige Struktur, eine Spiralblockstruktur, eine Spiralstruktur, eine Serpentinenblockstruktur oder eine Zickzack-Struktur aufweist.
  8. Mikroelektronische Baugruppe nach einem der Ansprüche 1 bis 7, wobei die planare Induktivität eine Gesamtdicke zwischen 25 Mikrometer und 100 Mikrometer aufweist.
  9. Mikroelektronische Baugruppe nach einem der Ansprüche 1 bis 8, wobei der Dünnfilm zwischen 2 und 20 Schichten beinhaltet.
  10. Mikroelektronische Baugruppe nach einem der Ansprüche 1 bis 9, wobei sich die planare Induktivität zumindest teilweise innerhalb einer Grundfläche des zweiten Die befindet.
  11. Mikroelektronische Baugruppe, umfassend: ein Substrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche, wobei die zweite Oberfläche einen Hohlraum aufweist; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Substrats, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist, wobei sich die erste Oberfläche des Isoliermaterials auf der zweiten Oberfläche des Substrats befindet; eine planare Induktivität, die in das Isoliermaterial eingebettet ist, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt, wobei der Dünnfilm eine erste Schicht mit einem magnetischen Material und eine zweite Schicht auf der ersten Schicht mit einem dielektrischen Material aufweist; und einen zweiten Die auf der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  12. Mikroelektronische Baugruppe nach Anspruch 11, wobei das magnetische Material Kobalt, Zirconium und Tantal, Nickel und Eisen oder Kobalt und Eisen beinhaltet.
  13. Mikroelektronische Baugruppe nach Anspruch 11 oder 12, wobei das Dielektrikum Aluminiumoxid, Magnesia oder Siliciumdioxid beinhaltet.
  14. Mikroelektronische Baugruppe nach einem der Ansprüche 11 bis 13, ferner umfassend: eine Substrat-durchdringende Durchkontaktierung, die sich durch das Substrat erstreckt; und eine leitfähige Säule, die sich durch das Isoliermaterial erstreckt, wobei die leitfähige Säule elektrisch mit der Substrat-durchdringenden Durchkontaktierung gekoppelt ist.
  15. Mikroelektronische Baugruppe nach Anspruch 14, wobei die Leiterbahn elektrisch mit der Substrat-durchdringenden Durchkontaktierung oder der leitfähigen Säule gekoppelt ist.
  16. Mikroelektronische Baugruppe, umfassend: ein Glassubstrat mit einer ersten Oberfläche und einer entgegengesetzten zweiten Oberfläche, wobei die zweite Oberfläche einen Hohlraum aufweist und wobei das Glassubstrat mehrere Glas-durchdringende Durchkontaktierungen (TGVs) beinhaltet; einen ersten Die, der zumindest teilweise in dem Hohlraum aufgenommen ist; ein Isoliermaterial auf der zweiten Oberfläche des Glassubstrats, das den ersten Die in dem Hohlraum umgibt, wobei das Isoliermaterial eine erste Oberfläche und eine entgegengesetzte zweite Oberfläche aufweist und sich die erste Oberfläche des Isoliermaterials an der zweiten Oberfläche des Glassubstrats befindet; eine planare Induktivität an der zweiten Oberfläche des Glassubstrats und eingebettet in das Isoliermaterial, wobei die planare Induktivität einen Dünnfilm beinhaltet, der eine Leiterbahn zumindest teilweise umgibt, wobei der Dünnfilm eine einzige Schicht eines nichtleitenden dielektrischen Materials mit hoher Permeabilität beinhaltet, und wobei die Leiterbahn elektrisch mit einer einzelnen TGV der Vielzahl von TGVs gekoppelt ist; und einen zweiten Die an der zweiten Oberfläche des Isoliermaterials, der elektrisch mit dem ersten Die gekoppelt ist.
  17. Mikroelektronische Baugruppe nach Anspruch 16, wobei das nichtleitende dielektrische Material mit hoher Permeabilität Nickel, Zink und Eisen oder Nickel, Zink, Kobalt und Eisen beinhaltet.
  18. Mikroelektronische Baugruppe nach Anspruch 16 oder 17, wobei die planare Induktivität eine einer Vielzahl planarer Induktivitäten ist.
  19. Mikroelektronische Baugruppe nach einem der Ansprüche 16 bis 18, wobei der erste Die einen Die mit eingebetteter Multi-Die-Brücke (EMIB), einen passiven Die, eine EMIB mit Silicium-durchdringenden Durchkontaktierungen (TSVs) oder einen aktiven Die beinhaltet.
  20. Mikroelektronische Baugruppe nach einem der Ansprüche 16 bis 19, wobei der zweite Die eine Zentralverarbeitungseinheit (CPU), eine Grafikverarbeitungseinheit (GPU) oder einen Verarbeitungs-Die beinhaltet.
DE112022001996.4T 2021-12-14 2022-11-08 Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten Pending DE112022001996T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/550,236 US20230187386A1 (en) 2021-12-14 2021-12-14 Microelectronic assemblies with glass substrates and planar inductors
US17/550,236 2021-12-14
PCT/US2022/049249 WO2023113938A1 (en) 2021-12-14 2022-11-08 Microelectronic assemblies with glass substrates and planar inductors

Publications (1)

Publication Number Publication Date
DE112022001996T5 true DE112022001996T5 (de) 2024-01-18

Family

ID=86695056

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001996.4T Pending DE112022001996T5 (de) 2021-12-14 2022-11-08 Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten

Country Status (4)

Country Link
US (1) US20230187386A1 (de)
CN (1) CN117652025A (de)
DE (1) DE112022001996T5 (de)
WO (1) WO2023113938A1 (de)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247606B (zh) * 2013-04-16 2015-06-17 江阴长电先进封装有限公司 一种高感值硅基平面螺旋电感结构
US10354950B2 (en) * 2016-02-25 2019-07-16 Ferric Inc. Systems and methods for microelectronics fabrication and packaging using a magnetic polymer
US10163798B1 (en) * 2017-12-22 2018-12-25 Intel Corporation Embedded multi-die interconnect bridge packages with lithotgraphically formed bumps and methods of assembling same
US11610706B2 (en) * 2018-01-12 2023-03-21 Intel Corporation Release layer-assisted selective embedding of magnetic material in cored and coreless organic substrates
US20210273036A1 (en) * 2020-02-28 2021-09-02 Intel Corporation In-plane inductors in ic packages

Also Published As

Publication number Publication date
WO2023113938A1 (en) 2023-06-22
CN117652025A (zh) 2024-03-05
US20230187386A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11450560B2 (en) Microelectronic assemblies having magnetic core inductors
US20210111156A1 (en) Microelectronic assemblies
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
US20200091128A1 (en) Microelectronic assemblies
US11462480B2 (en) Microelectronic assemblies having interposers
DE112017008336T5 (de) Mikroelektronische Anordnungen
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
US11417593B2 (en) Dies with integrated voltage regulators
DE112017008313T5 (de) Mikroelektronische anordnungen
DE112017008327T5 (de) Mikroelektronische anordnungen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE112021005475T5 (de) Abschirmungsstrukturen in mikroelektronischen baugruppen mit direktbonden
NL2031555B1 (en) Microelectronic assemblies with glass substrates and magnetic core inductors
DE112022001663T5 (de) Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102020132539A1 (de) Magnetische strukturen in integrierter-schaltkreis-gehäusestützen
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
DE102022133617A1 (de) Ein verbundgehäuse für ic-dies, das einen elektrothermomechanischen die (etmd) mit substratdurchkontaktierungen beinhaltet
DE112022001996T5 (de) Mikroelektronische baugruppen mit glassubstraten und planaren induktivitäten
DE112021006257T5 (de) Integrierte-schaltung-baugruppen mit direkter chip-befestigung an leiterplatten
DE102022101224A1 (de) Mikroelektronische baugruppen einschliesslich brücken