DE112022001663T5 - Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen - Google Patents

Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen Download PDF

Info

Publication number
DE112022001663T5
DE112022001663T5 DE112022001663.9T DE112022001663T DE112022001663T5 DE 112022001663 T5 DE112022001663 T5 DE 112022001663T5 DE 112022001663 T DE112022001663 T DE 112022001663T DE 112022001663 T5 DE112022001663 T5 DE 112022001663T5
Authority
DE
Germany
Prior art keywords
substrate
optical
core
waveguide
optoelectronic assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022001663.9T
Other languages
English (en)
Inventor
Srinivas V. Pietambaram
Brandon C. MARIN
Debendra Mallik
Tarik A. Ibrahim
Jeremy ECTON
Omkar G. Karhade
Bharat Prasad Penmecha
Xiaoqian Li
Nitin A. Deshpande
Mitul Modi
Bai Nie
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112022001663T5 publication Critical patent/DE112022001663T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12038—Glass (SiO2 based materials)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12102—Lens
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

Es wird eine optoelektronische Baugruppe offenbart, die ein Substrat mit einem Kern, der aus Glas besteht, und eine photonische integrierte Schaltung (PIC) und eine elektronische IC (EIC) umfasst, die mit einer ersten Seite des Substrats gekoppelt sind. Der Kern umfasst einen Wellenleiter mit einem ersten Endpunkt nahe der ersten Seite und einem zweiten Endpunkt, der auf einer zweiten Seite des Substrats orthogonal zur ersten Seite freigelegt ist. Der erste Endpunkt des Wellenleiters befindet sich auf einer dritten Seite des Kerns parallel zur ersten Seite des Substrats. Das Substrat umfasst ferner einen optischen Via, der am ersten Endpunkt ausgerichtet ist, und der optische Via erstreckt sich zwischen der ersten Seite und der dritten Seite. Bei verschiedenen Ausführungsformen weist der Wellenleiter eine beliebige Form auf, die durch einen Laser zwischen dem ersten Endpunkt und dem zweiten Endpunkt eingeschrieben werden kann.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG(EN)
  • Diese Anmeldung beansprucht den Vorteil und beinhaltet hiermit für alle Zwecke die Gesamtheit der Inhalte der nichtvorläufigen US-Anmeldung Nr. 17/473,694 , eingereicht am 13. September 2021 und mit dem Titel „VERSCHACHTELTE GLASGEHÄUSEARCHITEKTUR FÜR HYBRIDE ELEKTRISCHE UND OPTISCHE KOMMUNIKATIONSVORRICHTUNGEN“.
  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Techniken, Verfahren und Einrichtungen, die auf eine verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gerichtet sind.
  • HINTERGRUND
  • Elektronische Schaltungen werden, wenn sie auf einem Wafer aus Halbleitermaterial wie etwa Silicium gefertigt werden, üblicherweise als integrierte Schaltungen (ICs: Integrated Circuits) bezeichnet. Der Wafer mit solchen ICs wird typischerweise in zahlreiche einzelne Dies geschnitten. Die Dies können in ein IC-Gehäuse gepackt werden, das einen oder mehrere Dies zusammen mit anderen elektronischen Komponenten wie zum Beispiel Widerständen, Kondensatoren und Induktivitäten enthält. Das IC-Gehäuse kann auf einem elektronischen System wie etwa einem Verbraucherelektroniksystem integriert werden. Manche ICs weisen spezielle Funktionalitäten auf, wie etwa Speicher oder Verarbeitung. Manche anderen ICs weisen mehrere Funktionalitäten auf, wie etwa ein System-on-Chip (SOC), in dem alle oder die meisten Komponenten eines Computers oder eines anderen elektronischen Systems in einen einzigen monolithischen Die integriert sind. Noch andere ICs weisen darin integrierte optische Funktionalitäten auf; eine solche IC wird als eine photonische integrierte Schaltung (PIC) bezeichnet.
  • PICs arbeiten mit elektromagnetischen Signalen im sichtbaren und/oder nahen Infrarotbereich des elektromagnetischen Spektrums (z. B. 850 Nanometer Wellenlänge und darüber hinaus). PICs und SOCs werden typischerweise in modernen Kommunikationssystemen, biomedizinischen Anwendungen und/oder bei photonischem Rechnen verwendet. Bei solchen optischen Kommunikationen werden Informationen über einen optischen Träger übertragen, dessen Frequenz typischerweise im sichtbaren und/oder Nahinfrarot-Bereich des elektromagnetischen Spektrums liegt. Ein Träger mit einer solchen hohen Frequenz wird manchmal als optisches Signal, optischer Träger, Lichtwellensignal oder einfach Licht bezeichnet. Ein typisches optisches Kommunikationsnetzwerk beinhaltet mehrere optische Fasern, von denen jede mehrere Kanäle aufnehmen kann. Ein Kanal ist ein spezifiziertes Frequenzband eines elektromagnetischen Signals und wird manchmal als mit einem Zentrum oder einer charakteristischen Wellenlänge bezeichnet. Technologische Fortschritte ermöglichen heute das Implementieren von Teilen optischer Kommunikationssysteme auf IC- (oder Chip- oder Die-) Ebene in PICs.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Ausführungsformen werden durch die folgende detaillierte Beschreibung in Verbindung mit den zugehörigen Zeichnungen leicht verstanden. Zur Erleichterung dieser Beschreibung kennzeichnen gleiche Bezugszahlen gleiche strukturelle Elemente. Ausführungsformen sind beispielhaft und nicht beschränkend in den Figuren der begleitenden Zeichnungen veranschaulicht.
    • 1A ist eine vereinfachte Querschnittsansicht einer beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 1B ist eine vereinfachte perspektivische Ansicht von Details der beispielhaften Gehäusearchitektur aus 1A gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 2 vereinfachte Querschnittsansicht von Betriebsdetails einer beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 3 vereinfachte Querschnittsansicht struktureller Details einer anderen beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 4 vereinfachte Querschnittsansicht struktureller Details noch einer anderen beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 5 vereinfachte Querschnittsansicht, die Herstellungsschritte einer beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen veranschaulicht, gemäß einigen Ausführungsformen der vorliegenden Offenbarung.
    • 6 ist ein Ablaufschema, das Operationen mit einer beispielhaften Gehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulicht.
    • 7 ist eine Querschnittsansicht eines Vorrichtungsgehäuses, das eine oder mehrere optoelektronische Baugruppen gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten kann.
    • 8 ist eine Querschnittsseitenansicht einer Vorrichtungsbaugruppe, die eine oder mehrere optoelektronische Baugruppen gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten kann.
    • 9 ist ein Blockdiagramm einer beispielhaften Rechenvorrichtung, die eine oder mehrere optoelektronische Baugruppen gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten kann.
  • DETAILLIERTE BESCHREIBUNG
  • Übersicht
  • Zu Zwecken der Veranschaulichung von hierin beschriebenen IC-Gehäusen ist es wichtig, Phänomene zu verstehen, die während der Montage und der Kapselung von ICs zum Tragen kommen können. Die folgenden grundlegenden Informationen können als Grundlage angesehen werden, von der aus die vorliegende Offenbarung angemessen erklärt werden kann. Diese Informationen werden lediglich zum Zweck einer Erklärung angeboten und sollten entsprechend nicht auf eine Weise ausgelegt werden, die den breiten Schutzumfang der vorliegenden Offenbarung und ihre potentiellen Anwendungen einschränkt.
  • Im allgemeinen Sinne integriert eine PIC photonische Funktionen für Informationssignale, die elektromagnetischen Wellen, z. B. elektromagnetischen Wellen optischer Wellenlängen, auferlegt werden. PICs finden Anwendung in faseroptischen Kommunikations-, Medizin-, Sicherheits-, Erfassungs- und photonischen Rechensystemen. Die PIC kann eine oder mehrere optische und elektrooptische Vorrichtungen, wie etwa Laser, Fotodetektoren, Wellenleiter und Modulatoren, auf einem einzigen Halbleiterchip implementieren. Zusätzlich kann die PIC auch eine elektrische Schaltungsanordnung zum Verarbeiten elektrischer Signale beinhalten, die diesen optischen Signalen entsprechen. Solche integrierten PICs können eine kostengünstige Lösung für die optische Kommunikation und optische Zwischenverbindungen ermöglichen.
  • Zu den Herausforderungen beim Verpacken einer PIC gehört ein Bedarf an parallelen Verschaltungen mit engem Rastermaß, die eine elektrische Kommunikation mit hoher Dichte und hoher Bandbreite zwischen der PIC und anderen elektrischen Vorrichtungen wie etwa elektronischen integrierten Schaltungen (EICs) (z. B. ICs, die mit elektrischen Signalen im Gegensatz zu optischen Signalen arbeiten) mit gleichzeitigem optischen Zugriff auf die PIC für die optischen Signale ermöglichen. Tatsächlich ist das Ein- und Ausleiten optischer Signale in und aus PICs ein Treiber für Herstellungskosten und Komplexität. Zusätzlich ist das Koppeln eines Lichtwellenleiterkabels, manchmal auch als „optische Faser“ oder einfach als „Faser“ bezeichnet, mit einer PIC, so dass elektromagnetische Signale, z. B. optische Signale, zwischen den beiden ausgetauscht werden können, eine Herausforderung. Eine Möglichkeit, eine PIC mit einer Faser zu koppeln, besteht darin, eine Kantenkopplung unter Verwendung einer optischen Kopplungsstruktur (OCS) (manchmal als „Faserarrayeinheit“ (FAU) bezeichnet) zu implementieren, die ein mit einer Faser gekoppeltes Ende und ein entgegengesetztes, nahe an einem PIC-Die platziertes Ende aufweist, so dass elektromagnetische Signale zwischen der PIC und der Faser über die OCS ausgetauscht werden können.
  • In hybriden elektrischen und optischen Kommunikationsvorrichtungen, die sowohl PICs als auch EICs in einem einzigen integrierten Gehäuse aufweisen, kann fortschrittliche dreidimensionale Verbindungstechnologie, die typischerweise beim Verpacken von EICs verwendet wird, aufgrund der inhärenten Unfähigkeit optischer Signale, opake Materialien wie etwa Polymere und Epoxide, die in fortschrittlichen Gehäusen verwendet werden, zu durchqueren, nicht einfach verwendet werden. Weitere Wellenleiter sind in organischen Materialien mit gewellten Oberflächen schwierig präzise zu bilden. Wie hierin verwendet, ist ein „Wellenleiter“ eine Struktur, die elektromagnetische Wellen (typischerweise im Nahinfrarot-Spektrum) entlang einer bestimmten Richtung führt. Daher besteht die Notwendigkeit, eine solche Gehäusearchitektur, die für EICs verwendet wird, zu modifizieren, um PICs angemessen unterzubringen.
  • Es ist allgemein bekannt, dass Wellenleiter unter Verwendung von Lithografie oder Laserritzen präzise in Glas gefertigt werden können. Insbesondere kann eine Technik, die Direct Laser Writing (DLW) genannt wird, verwendet werden, um Wellenleiter mit dreidimensionalen (3D) Strukturen innerhalb von Glas zu erzeugen. In einem Beispiel für DLW werden Femtosekundenlaserimpulse innerhalb eines transparenten Glassubstrats fokussiert, was zu einer permanenten, glatten und isotropen Änderung des Brechungsindex führt. Die Laserimpulse sind innerhalb des transparenten Volumenglases eng fokussiert (zum Beispiel durch nichtlineare Absorption durch Photoionisierung und Lawinenionisierung), und diese lokal abgeschiedene Energie in dem kleinen Volumen um den Fokus herum kann eine lokale Modifikation des Brechungsindex durch eine Vielzahl von Mechanismen induzieren. Zum Beispiel kann die Änderung des Brechungsindex durch die Bildung von Farbzentren und/oder die Änderung der Glasdichte aufgrund lokaler Erwärmung während des Laserdurchgangs und anschließender Glasrestrukturierung während des Kühlens verursacht werden. Im Vergleich zu herkömmlichen Fertigungstechniken weist DLW eine Reihe von Vorteilen bei der Wellenleiterfertigung auf. Zum Beispiel ist sie einfach, kostengünstig und zu einer breiten Vielfalt von Materialbearbeitung und Strukturschreiben „nach Belieben“ fähig. Diese DLW-Technik ermöglicht die Fertigung komplexer Schaltungen und dreidimensionaler Lichtwellenleiterstrukturen innerhalb transparenter Materialien, die ansonsten mit herkömmlichen Fertigungsverfahren unmöglich sind, die nur Strukturen in planarer Geometrie produzieren.
  • In einem beispielhaften Bearbeitungsverfahren, das in der Technik bekannt ist, können zwei unterschiedliche Regime des Schreibens von Femtosekundenwellenleitern existieren, abhängig davon, ob eine Impulslücke zwischen aufeinanderfolgenden Laserpulsen länger oder kürzer als die thermische Diffusionszeit des Volumenglases ist: (1) Regime mit niedriger Wiederholungsrate, bei dem eine Materialmodifikation durch einzelne Impulse erzeugt wird und die Verarbeitungsgeschwindigkeit relativ langsam ist; und (2) Regime mit hoher Wiederholungsrate, bei dem die Zeit zwischen aufeinanderfolgenden Impulsen kürzer als die thermische Diffusionszeit ist, was zu einer Wärmeakkumulation im Brennvolumen während der Laserbearbeitung führt. Im Allgemeinen schmilzt das Material, wenn der Laser durch das Volumenglas scannt, zuerst unter der Energie des Lasers, und dann, wenn der Laser sich weiterbewegt, kühlt dieses geschmolzene Material von außen nach innen, was zu einer glatten permanenten Brechungsindexänderung führt. In einigen Fällen, in denen isotrope Wärmediffusion auftritt, führt dieser Prozess zu einer schnelleren Bearbeitungsgeschwindigkeit und einem symmetrischen Querschnitt. Da die thermische Diffusionszeit im Glas etwa 1 Mikrosekunde beträgt, findet der Übergang zwischen den beiden Regimes mit einer Wiederholungsrate um 1 MHz statt.
  • Bei einem Aspekt der vorliegenden Offenbarung beinhaltet eine beispielhafte verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen eine optoelektronische Baugruppe mit mindestens einer PIC und einer EIC, die mit einem Substrat gekoppelt sind, das einen Glaskern mit darin gebildeten dreidimensionalen Wellenleiterstrukturen aufweist. Das Substrat beinhaltet ferner einen oder mehrere Glasdurchkontakte (TGV), die eine elektrische Kopplung zwischen zwei gegenüberliegenden Flächen des Substrats ermöglichen. Bei manchen Ausführungsformen kann das Substrat einen Hohlraum beinhalten, in dem sich ein anderer IC-Die befindet, um zum Beispiel eine hochdichte Zwischenverbindungsüberbrückung zwischen der PIC und der EIC bereitzustellen.
  • Jede der Strukturen, Baugruppen, Gehäuse, Verfahren, Vorrichtungen und Systeme der vorliegenden Offenbarung können mehrere innovative Aspekte aufweisen, von denen keiner allein für alle hierin offenbarten wünschenswerten Attribute verantwortlich ist. Einzelheiten einer oder mehrerer Implementierungen des in dieser Patentschrift beschriebenen Gegenstands sind in der Beschreibung unten und den begleitenden Zeichnungen angegeben.
  • In der folgenden ausführlichen Beschreibung können verschiedene Aspekte der veranschaulichenden Implementierungen unter Verwendung von Begriffen beschrieben sein, die von Fachleuten üblicherweise eingesetzt werden, um anderen Fachleuten den Inhalt ihrer Arbeit zu vermitteln.
  • Die Ausdrücke „Schaltung“ und „Schaltungsanordnung“ bedeuten eine oder mehrere passive und/oder aktive elektrische und/oder elektronische Komponenten, die zum Zusammenarbeiten miteinander eingerichtet sind, um eine gewünschte Funktion bereitzustellen. Die Ausdrücke beziehen sich auch auf eine analoge Schaltung, digitale Schaltung, festverdrahtete Schaltung, programmierbare Schaltung, Mikrosteuerungsschaltung und/oder einen beliebigen anderen Typ von physischer elektrischer und/oder elektronischer Hardwarekomponente.
  • Der Ausdruck „integrierte Schaltung“ bedeutet eine Schaltung, die in einen monolithischen Halbleiter oder in ein analoges Material integriert ist.
  • Bei manchen Ausführungsformen können die hierin offenbarten IC-Dies im Wesentlichen monokristalline Halbleiter wie etwa Silicium oder Germanium als Basismaterial umfassen, auf dem integrierte Schaltungen mit herkömmlichen Halbleiterverarbeitungsverfahren gefertigt werden. Das Halbleiterbasismaterial kann zum Beispiel n-leitende oder p-leitende Materialien beinhalten. Dies können zum Beispiel ein kristallines Basismaterial beinhalten, das unter Verwendung von Volumensilicium (oder eines anderen Volumenhalbleitermaterials) oder einer Halbleiter-auf-Isolator(SOI, z. B. einer Silicium-auf-Isolator)-Struktur gebildet wird. Bei manchen anderen Ausführungsformen kann das Basismaterial eines oder mehrerer der IC-Dies alternative Materialien umfassen, die mit Silicium kombiniert sein können oder nicht, die u. a. Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Indiumgalliumarsenid, Galliumantimonid oder andere Kombinationen von Gruppe-III-N-, Gruppe-III-V-, Gruppe-II-VI- oder Gruppe-IV-Materialien sein können, ohne darauf beschränkt zu sein. Bei noch anderen Ausführungsformen kann das Basismaterial Verbindungsmaterialhalbleiter umfassen, zum Beispiel mit einem ersten Subgitter aus mindestens einem Element der Gruppe III des Periodensystems (zum Beispiel Al, Ga, In) und einem zweiten Subgitter aus mindestens einem Element der Gruppe V des Periodensystems (zum Beispiel P, As, Sb). Bei noch anderen Ausführungsformen kann das Basismaterial ein intrinsisches IV- oder III-V-Halbleitermaterial oder eine Legierung, die nicht absichtlich mit irgendeinem elektrisch aktiven Fremdstoff dotiert ist, umfassen; bei alternativen Ausführungsformen können nominale Fremdstoffdotierniveaus vorhanden sein. Bei wieder anderen Ausführungsformen können Dies ein nichtkristallines Material wie zum Beispiel Polymere umfassen; zum Beispiel kann das Basismaterial mit Siliciumdioxid gefülltes Epoxid umfassen. Bei anderen Ausführungsformen kann das Basismaterial ein Oxidhalbleitermaterial mit hoher Beweglichkeit umfassen, wie zum Beispiel Zinnoxid, Antimonoxid, Indiumoxid, Indiumzinnoxid, Titanoxid, Zinkoxid, Indiumzinkoxid, Indiumgalliumzinkoxid (IGZO), Galliumoxid, Titanoxinitrid, Rutheniumoxid oder Wolframoxid. Im Allgemeinen kann das Basismaterial eines oder mehrere von Zinnoxid, Kobaltoxid, Kupferoxid, Antimonoxid, Rutheniumoxid, Wolframoxid, Zinkoxid, Galliumoxid, Titanoxid, Indiumoxid, Titanoxinitrid, Indiumzinnoxid, Indiumzinkoxid, Nickeloxid, Nioboxid, Kupferperoxid, IGZO, Indiumtellurid, Molybdänit, Molybdändiselenid, Wolframdiselenid, Wolframdisulfid, amorphem oder polykristallinem n- oder p-leitendem Silicium, Germanium, Indiumgalliumarsenid, Siliciumgermanium, Galliumnitrid, Aluminiumgalliumnitrid, Indiumphosphid und schwarzem Phosphor umfassen, die jeweils möglicherweise mit einem oder mehreren von Gallium, Indium, Aluminium, Fluor, Bor, Phosphor, Arsen, Stickstoff, Tantal, Wolfram und Magnesium usw. dotiert sein können. Wenngleich hierin einige Beispiele des Materials für Dies beschrieben sind, fällt ein beliebiges Material oder eine beliebige Struktur, das bzw. die als eine Grundlage (z. B. Basismaterial) dienen kann, auf der IC-Schaltkreise und -Strukturen wie hierin beschrieben aufgebaut werden können, in den Geist und den Schutzumfang der vorliegenden Offenbarung.
  • Sofern nicht anders beschrieben, beinhalten hierin beschriebene IC-Dies eine oder mehrere IC-Strukturen (oder einfach „ICs“), die eine gewisse Funktionalität implementieren (d. h. zum Durchführen derselben konfiguriert sind). Bei einem solchen Beispiel kann der Begriff „Speicher-Die“ verwendet werden, um einen Die zu beschreiben, der eine oder mehrere ICs beinhaltet, die eine Speicherschaltungsanordnung implementieren (z. B. ICs, die Speichervorrichtungen und/oder Speicherarrays und/oder Steuerlogik, die zum Steuern der Speichervorrichtungen und -arrays konfiguriert ist, usw. implementieren). In einem weiteren derartigen Beispiel kann der Begriff „Rechen-Die“ verwendet werden, um einen Die zu beschreiben, der eine oder mehrere ICs beinhaltet, die eine Logik-/Rechenschaltungsanordnung implementieren (z. B. ICs, die Eingabe/Ausgabe(E/A)-Funktionen und/oder arithmetische Operationen und/oder Pipelining von Daten usw. implementieren).
  • Bei einem weiteren Beispiel sind die Ausdrücke „Gehäuse“ und „IC-Gehäuse“ synonym sind, genauso wie die Ausdrücke „Die“ und „IC-Die“. Es sei anzumerken, dass die Begriffe „Chip“, „Die“ und „IC-Die“ hierin austauschbar verwendet werden.
  • Der Ausdruck „optische Struktur“ beinhaltet Anordnungen von Formen, die in ICs gefertigt sind, um optische Signale, wie hierin beschrieben, zu empfangen, zu transformieren und/oder zu übertragen. Sie kann optische Leiter, wie etwa Wellenleiter, elektromagnetische Strahlungsquellen, wie etwa Laser und Leuchtdioden (LEDs), und elektrooptische Vorrichtungen, wie etwa Fotodetektoren, beinhalten.
  • Bei verschiedenen Ausführungsformen kann jede hier beschriebene PIC ein Halbleitermaterial umfassen, das zum Beispiel n-leitende oder p-leitende Materialien beinhaltet. Die PIC kann zum Beispiel ein kristallines Basismaterial beinhalten, das unter Verwendung eines Volumensiliciums (oder eines anderen Volumenhalbleitermaterials) oder einer SOI-Struktur (oder allgemein einer Halbleiter-auf-Isolator-Struktur) gebildet wird. Bei manchen Ausführungsformen kann die PIC unter Verwendung alternativer Materialien gebildet werden, die mit Silicium kombiniert sein können oder nicht, die unter anderem Lithiumniobit, Indiumphosphid, Siliciumdioxid, Germanium, Siliciumgermanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Aluminiumgalliumarsenid, Aluminiumarsenid, Indiumaluminiumarsenid, Aluminiumindiumantimonid, Indiumgalliumarsenid, Galliumnitrid, Indiumgalliumnitrid, Aluminiumindiumnitrid oder Galliumantimonid oderandere Kombinationen von Gruppe-III-N- oder Gruppe-IV-Materialien sind, ohne darauf beschränkt zu sein. Bei manchen Ausführungsformen kann die PIC ein nichtkristallines Material wie etwa Polymere umfassen. Bei manchen Ausführungsformen kann die PIC auf einer Leiterplatte (PCB) gebildet sein. Bei manchen Ausführungsformen kann die PIC inhomogen sein, einschließlich eines Trägermaterials (wie etwa Glas oder Siliciumcarbid) als Basismaterial mit einer dünnen Halbleiterschicht, über der eine aktive Seite besteht, die Transistoren und ähnliche Komponenten umfasst. Obwohl hier einige Beispiele für das Material für die PIC beschrieben sind, fällt ein beliebiges Material oder eine beliebige Struktur, das oder die als Grundlage dienen kann, auf der die PIC aufgebaut werden kann, in den Geist und den Schutzumfang der vorliegenden Offenbarung.
  • Der Ausdruck „isolierend“ bedeutet „elektrisch isolierend“, der Ausdruck „leitend“ bedeutet „elektrisch leitend“, sofern nichts anderes angegeben ist. Unter Bezugnahme auf optische Signale und/oder Vorrichtungen, Komponenten und Elemente, die anhand von oder unter Verwendung von optischen Signalen arbeiten, kann der Ausdruck „leitfähig“ auch „optisch leitfähig“ bedeuten.
  • Die Ausdrücke „Oxid“, „Carbid“, „Nitrid“ usw. beziehen sich auf Verbindungen, die Sauerstoff, Kohlenstoff bzw. Stickstoff usw. enthalten.
  • Der Ausdruck „High-k-Dielektrikum“ verweist auf ein Material mit einer höheren dielektrischen Konstante als Siliciumoxid, während der Ausdruck „Low-k-Dielektrikum“ auf ein Material mit einer niedrigeren dielektrischen Konstante als Siliciumoxid verweist.
  • Der Begriff „Isolationsmaterial“ bezieht sich auf feste Materialien (und/oder flüssige Materialien, die sich nach einer wie hierin beschriebenen Verarbeitung verfestigen), die im Wesentlichen elektrisch nichtleitend sind. Sie können als Beispiele und nicht als Beschränkungen organische Polymere und Kunststoffe und anorganische Materialien wie etwa ionische Kristalle, Porzellan, Glas, Silicium und Aluminiumoxid oder eine Kombination davon beinhalten. Sie können dielektrische Materialien, Materialien mit hoher Polarisierbarkeit und/oder piezoelektrische Materialien beinhalten. Sie können transparent oder opak sein, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Weitere Beispiele für Isolationsmaterialien sind Unterfüllungen und Vergussmassen oder vergussartige Materialien, die in Gehäuseanwendungen verwendet werden, einschließlich zum Beispiel Materialien, die in organischen Interposern, Gehäuseträgern und anderen solchen Komponenten verwendet werden.
  • Bei verschiedenen Ausführungsformen können mit einem IC assoziierte Elemente u. a. zum Beispiel Transistoren, Dioden, Leistungsquellen, Widerstände, Kondensatoren, Induktivitäten, Sensoren, Sendeempfänger, Empfänger, Antennen usw. sein. Bei verschiedenen Ausführungsformen können mit einer IC assoziierte Elemente u. a. jene sein, die monolithisch in eine IC integriert sind, auf eine IC montiert sind, oder jene, die mit einer IC verbunden sind. Die hierin beschriebenen ICs können entweder analog oder digital sein und können abhängig von den mit der IC assoziierten Komponenten in einer Anzahl von Anwendungen, wie zum Beispiel Mikroprozessoren, Optoelektronik, Logikblöcken, Audioverstärkern usw., verwendet werden. Die hierin beschriebenen ICs können in einem einzelnen IC-Die oder als Teil eines Chipsatzes zum Ausführen einer oder mehrerer zugehöriger Funktionen in einem Computer eingesetzt werden.
  • Bei verschiedenen Ausführungsformen der vorliegenden Offenbarung können hierin beschriebene Transistoren Feldeffekttransistoren (FETs), z. B. Metall-Oxid-Halbleiter(MOS)-FETs (MOSFETs) sein. Im Allgemeinen ist ein FET eine Vorrichtung mit drei Anschlüssen, die einen Source-, einen Drain- und einen Gate-Anschluss beinhaltet und ein elektrisches Feld zum Steuern eines durch die Vorrichtung fließenden Stroms verwendet. Ein FET beinhaltet typischerweise ein Kanalmaterial, ein Source-Gebiet und ein Drain-Gebiet, die in und/oder über dem Kanalmaterial bereitgestellt sind, und einen Gate-Stapel, der ein Gate-Elektrodenmaterial beinhaltet, das alternativ als „Arbeitsfunktions“-Material bezeichnet wird, das über einem Abschnitt des Kanalmaterials (dem „Kanalabschnitt“) zwischen dem Source- und dem Drain-Gebiet bereitgestellt wird, und optional auch ein dielektrisches Gate-Material zwischen dem Gate-Elektrodenmaterial und dem Kanalmaterial beinhaltet.
  • Generell bezieht sich eine „Zwischenverbindung“ auf jegliches Element, das eine physikalische Verbindung zwischen zwei anderen Elementen bereitstellt. Zum Beispiel stellt eine elektrische Zwischenverbindung eine elektrische Konnektivität zwischen zwei elektrischen Komponenten bereit, wodurch eine Kommunikation elektrischer Signale zwischen diesen ermöglicht wird; eine optische Zwischenverbindung stellt eine optische Konnektivität zwischen zwei optischen Komponenten bereit, wodurch eine Kommunikation optischer Signale zwischen diesen ermöglicht wird. Wie hierin verwendet, umfasst der Ausdruck „Zwischenverbindung“ sowohl elektrische Zwischenverbindungen als auch optische Zwischenverbindungen. Das Wesen der beschriebenen Zwischenverbindung ist hierin unter Bezugnahme auf das damit assoziierte Signalmedium zu verstehen. Somit beschreibt der Ausdruck „Zwischenverbindung“, wenn er unter Bezugnahme auf eine elektronische Vorrichtung verwendet wird, wie etwa eine IC, die unter Verwendung elektrischer Signale arbeitet, ein beliebiges Element, das aus einem elektrisch leitfähigen Material zum Bereitstellen einer elektrischen Konnektivität zu einem oder mehreren Elementen, die mit der IC assoziiert sind, oder/und zwischen verschiedenen solchen Elementen gebildet ist. In solchen Fällen kann sich der Ausdruck „Zwischenverbindung“ sowohl auf Leiterbahnen (die manchmal auch als „Leitungen“, „Drähte“, „Metallleitungen“ oder „Gräben“ bezeichnet werden) als auch auf leitfähige Vias (manchmal auch als „Vias“ oder „Metall-Vias“ bezeichnet) beziehen. Manchmal können elektrische Leiterbahnen und Vias als „Leiterbahnen" bzw. „leitfähige Vias“ bezeichnet werden, um die Tatsache hervorzuheben, dass diese Elemente elektrisch leitfähige Materialien wie zum Beispiel Metalle beinhalten. Gleichermaßen kann, wenn unter Bezugnahme auf eine Vorrichtung, die (zusätzlich zu elektrischen Signalen) mit optischen Signalen arbeitet, wie etwa eine PIC, „Zwischenverbindung“ auch ein beliebiges Element beschreiben, das aus einem Material gebildet ist, das optisch leitfähig ist, um optische Konnektivität zu einem oder mehreren Elementen bereitzustellen, die mit der PIC assoziiert sind. In solchen Fällen kann sich der Begriff „Zwischenverbindung“ auf ein beliebiges Element beziehen, das einen geeigneten optischen Pfad bereitstellt, einschließlich optischer Wellenleiter (z. B. Strukturen, die Lichtwellen leiten und begrenzen), optischer Fasern, optischer Splitter, optischer Kombinatoren, optischer Koppler und optischer Vias.
  • Der Ausdruck „Ieitfähige Leiterbahn“ kann verwendet werden, um ein elektrisch leitfähiges Element (z. B. Ebenen, Pads, Leitungen usw.) zu beschreiben, das durch ein Isolationsmaterial isoliert ist. In IC-Dies umfasst ein solches Isolationsmaterial ein Low-k-Zwischenschichtdielektrikum, das innerhalb des IC-Dies bereitgestellt ist. Innerhalb von Gehäusesubstraten und PCBs umfasst ein solches Isolationsmaterial organische Materialien, wie etwa Ajinomoto-Aufbaufilm (ABF), Polyimide oder Epoxidharz. Solche leitfähigen Leitungen sind typischerweise in mehreren Ebenen oder mehreren Schichten von Metallisierungsstapeln angeordnet.
  • Der Ausdruck „Ieitfähiger Via“ kann verwendet werden, um ein elektrisch leitfähiges Element zu beschreiben, das zwei oder mehr leitfähige Leitungen unterschiedlicher Ebenen eines Metallisierungsstapels miteinander verbindet. Zu diesem Zweck kann ein Via im Wesentlichen senkrecht zur Ebene eines IC-Dies/-Chips oder einer Trägerstruktur bereitgestellt sein, über der eine IC-Struktur bereitgestellt ist, und kann zwei leitfähige Leitungen in benachbarten Ebenen oder zwei leitfähige Leitungen in nicht benachbarten Ebenen miteinander verbinden.
  • Der Ausdruck „Metallisierungsstapel“ kann verwendet werden, um auf einen Stapel einer oder mehrerer Zwischenverbindungen zum Bereitstellen einer Konnektivität zu unterschiedlichen Schaltkreiskomponenten eines IC-Dies/-Chips und/oder eines Gehäusesubstrats zu verweisen.
  • Im Kontext eines Stapels von miteinander gekoppelten Dies oder im Kontext eines mit einem Gehäusesubstrat gekoppelten Dies kann sich der Begriff „Zwischenverbindung“ auch auf Die-zu-Die(DTD)-Zwischenverbindungen bzw. Die-zu-Gehäusesubstrat(DTPS)-Zwischenverbindungen beziehen.
  • Obwohl nicht in allen vorliegenden Veranschaulichungen spezifisch gezeigt, um die Zeichnungen nicht zu unübersichtlich zu machen, kann eine Oberfläche eines ersten Dies einen ersten Satz leitfähiger Kontakte beinhalten und kann eine Oberfläche eines zweiten Dies oder eines Gehäusesubstrats einen zweiten Satz leitfähiger Kontakte beinhalten, wenn DTD- oder DTPS-Zwischenverbindungen beschrieben werden. Ein oder mehrere leitfähige Kontakte des ersten Satzes können dann durch die DTD- oder DTPS-Zwischenverbindungen mit einigen der leitfähigen Kontakte des zweiten Satzes elektrisch und mechanisch gekoppelt sein.
  • Bei manchen Ausführungsformen kann sich das Rastermaß der DTD-Zwischenverbindungen vom Rastermaß der DTPS-Zwischenverbindungen unterscheiden, obwohl bei anderen Ausführungsformen diese Rastermaße im Wesentlichen die gleichen sein können.
  • Die hierin offenbarten DTPS-Zwischenverbindungen können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen ein Lot (z. B. Löthügel oder -kugeln, die einem thermischen Wiederaufschmelzen unterzogen werden, um die DTPS-Zwischenverbindungen zu bilden) beinhalten. DTPS-Zwischenverbindungen, die Lot beinhalten, können ein beliebiges geeignetes Lotmaterial beinhalten, wie zum Beispiel Blei/Zinn, Zinn/Wismut, eutektisches Zinn/Silber, ternäres Zinn/Silber/Kupfer, eutektisches Zinn/Kupfer, Zinn/Nickel/Kupfer, Zinn/Wismut/Kupfer, Zinn/Indium/Kupfer, Zinn/Zink/Indium/Wismut oder andere Legierungen. Bei manchen Ausführungsformen kann ein Satz von DTPS-Zwischenverbindungen ein anisotropes leitfähiges Material wie zum Beispiel einen anisotropen leitfähigen Film oder eine anisotrope leitfähige Paste beinhalten. Ein anisotropes leitfähiges Material kann leitfähige Materialien beinhalten, die in einem nicht leitfähigen Material dispergiert sind. Bei manchen Ausführungsformen kann ein anisotropes leitfähiges Material mikroskopische leitfähige Teilchen beinhalten, die in einem Bindemittel oder einem duroplastischen Klebstofffilm (z. B. einem duroplastischen Epoxidharz vom Biphenyltyp oder einem acrylbasierten Material) eingebettet sind. Bei manchen Ausführungsformen können die leitfähigen Teilchen ein Polymer und/oder ein oder mehrere Metalle (z. B. Nickel oder Gold) beinhalten. Zum Beispiel können die leitfähigen Teilchen nickelbeschichtetes Gold oder silberbeschichtetes Kupfer beinhalten, das wiederum mit einem Polymer beschichtet ist. Bei einem weiteren Beispiel können die leitfähigen Teilchen Nickel beinhalten. Wenn ein anisotropes leitfähiges Material unkomprimiert ist, kann es keinen leitfähigen Pfad von einer Seite des Materials zur anderen geben. Wenn das anisotrope leitfähige Material jedoch angemessen komprimiert wird (z. B. durch leitfähige Kontakte auf beiden Seiten des anisotropen leitfähigen Materials), können die leitfähigen Materialien in der Nähe des Kompressionsgebiets einander so kontaktieren, dass im Kompressionsgebiet ein leitfähiger Pfad von einer Seite des Films zur anderen gebildet wird.
  • Die hierin offenbarten DTD-Zwischenverbindungen können eine beliebige geeignete Form annehmen. Bei manchen Ausführungsformen können manche oder alle der DTD-Zwischenverbindungen in einer mikroelektronischen Baugruppe oder einem IC-Gehäuse, wie hierin beschrieben, Metall-zu-Metall-Zwischenverbindungen (z. B. Kupfer-zu-Kupfer-Zwischenverbindungen oder plattierte Zwischenverbindungen) sein. Bei solchen Ausführungsformen können die leitfähigen Kontakte auf beiden Seiten der DTD-Zwischenverbindung ohne die Verwendung von dazwischenliegendem Lot oder einem anisotropen leitfähigen Material aneinander gebondet werden (z. B. unter erhöhtem Druck und/oder erhöhter Temperatur). Bei manchen Metall-zu-Metall-Zwischenverbindungen kann ein dielektrisches Material (z. B. Siliciumoxid, Siliciumnitrid, Siliciumcarbid) zwischen den aneinander gebondeten Metallen (z. B. zwischen Kupferpads oder -pfosten, welche die assoziierten leitfähigen Kontakte bereitstellen) vorhanden sein. Bei manchen Ausführungsformen kann eine Seite einer DTD-Zwischenverbindung eine Metallsäule (z. B. eine Kupfersäule) beinhalten und kann die andere Seite der DTD-Zwischenverbindung einen Metallkontakt (z. B. einen Kupferkontakt) beinhalten, der in einem Dielektrikum vertieft ist. Bei manchen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung (z. B. eine Kupfer-zu-Kupfer-Zwischenverbindung) ein Edelmetall (z. B. Gold) oder ein Metall, dessen Oxide leitfähig sind (z. B. Silber), beinhalten. Bei manchen Ausführungsformen kann eine Metall-zu-Metall-Zwischenverbindung Metallnanostrukturen (z. B. Nanostäbe) beinhalten, die einen reduzierten Schmelzpunkt aufweisen können. Metall-zu-Metall-Zwischenverbindungen können dazu in der Lage sein, zuverlässig einen höheren Strom als andere Arten von Zwischenverbindungen zu leiten; zum Beispiel können einige Lotzwischenverbindungen spröde intermetallische Verbindungen bilden, wenn Strom fließt, und der maximale Strom, der durch solche Zwischenverbindungen bereitgestellt wird, kann begrenzt werden, um mechanisches Versagen abzumildern.
  • Bei manchen Ausführungsformen können die Dies auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen unverpackte blanke Dies sein.
  • Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen Lot beinhalten. Zum Beispiel können die DTD-Zwischenverbindungen leitfähige Kontakthügel oder Säulen (z. B. Kupferkontakthügel oder -säulen) beinhalten, die durch Lot an den jeweiligen leitfähigen Kontakten angebracht sind. Bei manchen Ausführungsformen kann eine dünne Lotkappe in einer Metall-zu-Metall-Zwischenverbindung verwendet werden, um eine Planarität zu erlangen, und dieses Lot kann während der Verarbeitung zu einem intermetallischen Verbundmaterial werden. Bei manchen Ausführungsformen kann das in manchen oder allen der DTD-Zwischenverbindungen verwendete Lot einen höheren Schmelzpunkt als das in manchen oder allen der DTPS-Zwischenverbindungen enthaltene Lot aufweisen. Wenn zum Beispiel die DTD-Zwischenverbindungen in einem IC-Gehäuse gebildet werden, bevor die DTPS-Zwischenverbindungen gebildet werden, können lotbasierte DTD-Zwischenverbindungen ein Lot für höhere Temperatur (z. B. mit einem Schmelzpunkt oberhalb von 200 Grad Celsius) verwenden, während die DTPS-Zwischenverbindungen ein Lot für niedrigere Temperatur (z. B. mit einem Schmelzpunkt unterhalb von 200 Grad Celsius) verwenden können. Bei manchen Ausführungsformen kann ein Lot für höhere Temperatur Folgendes beinhalten: Zinn; Zinn und Gold; oder Zinn, Silber und Kupfer (z. B. 96,5 % Zinn, 3 % Silber und 0,5 % Kupfer). Bei manchen Ausführungsformen kann ein Lot für niedrigere Temperatur Zinn und Wismut (z. B. eutektisches Zinnwismut), Zinn, Silber, Wismut, Indium, Indium und Zinn oder Gallium beinhalten.
  • Bei manchen Ausführungsformen kann ein Satz von DTD-Zwischenverbindungen ein anisotropes leitfähiges Material, wie zum Beispiel ein beliebiges der oben für die DTPS-Zwischenverbindungen erörterten Materialien, beinhalten. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen als Datentransferspuren verwendet werden, während die DTPS-Zwischenverbindungen unter anderem für Leistungs- und Masseleitungen verwendet werden können.
  • Wie hierin verwendet, bezieht sich der Ausdruck „Rastermaß“ auf einen Mittenabstand (z. B. eine Summe von Breite und Abstand) zwischen benachbarten Zwischenverbindungen.
  • In mikroelektronischen Baugruppen oder IC-Gehäusen wie hierin beschrieben können manche oder alle der DTD-Zwischenverbindungen ein feineres Rastermaß als die DTPS-Zwischenverbindungen aufweisen. Bei manchen Ausführungsformen können die hierin offenbarten DTPS-Zwischenverbindungen ein Rastermaß zwischen etwa 80 Mikrometern und 300 Mikrometern aufweisen, während die hierin offenbarten DTD-Zwischenverbindungen ein Rastermaß zwischen etwa 0,7 Mikrometern und 100 Mikrometern aufweisen können. Bei manchen Ausführungsformen können die DTD-Zwischenverbindungen ein zu feines Rastermaß aufweisen, um direkt mit dem Gehäusesubstrat gekoppelt zu werden (z. B. zu fein, um als DTPS-Zwischenverbindungen zu dienen). Die DTD-Zwischenverbindungen können aufgrund der größeren Ähnlichkeit von Materialien in den unterschiedlichen Dies auf beiden Seiten eines Satzes von DTD-Zwischenverbindungen ein kleineres Rastermaß aufweisen als zwischen einem Die und einem Gehäusesubstrat auf beiden Seiten eines Satzes von DTPS-Zwischenverbindungen. Insbesondere können die Unterschiede der Materialzusammensetzung von Dies und Gehäusesubstraten zu einer differenziellen Ausdehnung und Kontraktion der Dies und Gehäusesubstrate aufgrund der Wärme führen, die während des Betriebs erzeugt wird (sowie der Wärme, die während verschiedener Herstellungsvorgänge eingebracht wird). Um Schäden abzumildern, die durch diese differenzielle Ausdehnung und Kontraktion verursacht werden (z. B. Rissbildung, Lötüberbrückungen usw.), können die DTPS-Zwischenverbindungen in einer/einem beliebigen der mikroelektronischen Baugruppen oder IC-Gehäuse, wie hierin beschrieben, größer und weiter entfernt als DTD-Zwischenverbindungen gebildet werden, die aufgrund der größeren Materialähnlichkeit des Paares von Dies auf beiden Seiten der DTD-Zwischenverbindungen weniger thermischen Spannung unterliegen können.
  • Es versteht sich, dass eine oder mehrere Ebenen einer Unterfüllung (z. B. ein organisches Polymermaterial wie etwa Benzotriazol, Imidazol, Polyimid oder Epoxid) in einem hierin beschriebenen IC-Gehäuse bereitgestellt sein können und möglicherweise nicht beschriftet sind, um ein Überladen der Zeichnungen zu vermeiden. Bei verschiedenen Ausführungsformen können die Ebenen einer Unterfüllung die gleichen oder unterschiedliche Isolationsmaterialien umfassen. Bei manchen Ausführungsformen können die Unterfüllungsebenen Duroplastepoxide mit Siliciumoxidpartikeln umfassen; bei manchen Ausführungsformen können die Unterfüllungsebenen ein beliebiges geeignetes Material umfassen, das Unterfüllungsfunktionen durchführen kann, wie etwa ein Stützen der Dies und ein Reduzieren einer thermischen Beanspruchung auf Zwischenverbindungen. Bei manchen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf Entwurfsüberlegungen basieren, wie zum Beispiel Formfaktor, Größe, Beanspruchung, Betriebsbedingungen usw.; bei anderen Ausführungsformen kann die Wahl des Unterfüllungsmaterials auf Materialeigenschaften und Verarbeitungsbedingungen, wie zum Beispiel unter anderem Aushärtungstemperatur, Glasübergangstemperatur, Viskosität und chemischer Beständigkeit, basieren; bei manchen Ausführungsformen kann die Wahl des Unterfüllungsmaterials sowohl auf Entwurfs- als auch auf Verarbeitungsüberlegungen basieren.
  • Bei manchen Ausführungsformen können ein oder mehrere Ebenen eines Lötstopplacks (z. B. Epoxidflüssigkeit, flüssige fotoabbildbare Polymere, fotoabbildbare Trockenfilmpolymere, Acryle, Lösungsmittel) in einem hierin beschriebenen IC-Gehäuse bereitgestellt sein und sind möglicherweise nicht beschriftet oder gezeigt, um ein Überladen der Zeichnungen zu vermeiden. Ein Lötstopplack kann ein Flüssig- oder Trockenfilmmaterial einschließlich fotoabbildbarer Polymere sein. Bei manchen Ausführungsformen kann der Lötstopplack nicht fotoabbildbar sein.
  • Die Ausdrücke „im Wesentlichen“, „nahe“, „ungefähr“, „in der Nähe“ und „etwa“ beziehen sich im Allgemeinen auf innerhalb von +/- 20 % eines Zielwerts (z. B. innerhalb von +/- 5 oder 10 % eines Zielwerts) liegend, basierend auf dem Kontext eines speziellen Werts wie hierin beschrieben oder wie in der Technik bekannt.
  • Gleichermaßen verweisen Ausdrücke, die eine Orientierung verschiedener Elemente angeben, z. B. „komplanar“, „senkrecht“, „orthogonal“, „parallel“ oder ein beliebiger anderer Winkel zwischen den Elementen, allgemein darauf, innerhalb von +/- 5 bis -20 % eines Zielwertes basierend auf dem Kontext eines speziellen Wertes, wie hierin beschrieben oder in der Technik bekannt, zu liegen.
  • Der Ausdruck „verbunden“ bedeutet eine direkte Verbindung (die eine mechanische, elektrische und/oder thermische Verbindung) zwischen den Dingen, die verbunden sind, ohne irgendwelche dazwischenliegenden Vorrichtungen, während der Ausdruck „gekoppelt“ entweder eine direkte Verbindung zwischen den Dingen, die verbunden sind, oder eine indirekte Verbindung durch eine oder mehrere passive oder aktive dazwischenliegende Vorrichtungen bedeutet.
  • Die Beschreibung verwendet die Formulierungen „bei einer Ausführungsform“ oder „bei Ausführungsformen“, die sich jeweils auf eine oder mehrere der gleichen oder unterschiedlicher Ausführungsformen beziehen können.
  • Darüber hinaus sind die Ausdrücke „umfassend“, „beinhaltend“, „aufweisend“, und dergleichen, wie mit Bezug auf Ausführungsformen der vorliegenden Offenbarung verwendet, gleichbedeutend.
  • Die Offenbarung kann perspektivenbasierte Beschreibungen wie etwa „oberhalb“, „unterhalb“, „Oberseite“, „Unterseite“ und „Seite“, verwenden; solche Beschreibungen werden verwendet, um die Erörterung zu erleichtern und sollen die Anwendung offenbarter Ausführungsformen nicht beschränken.
  • Die Ausdrücke „über“, „unter“, „zwischen“ und „auf“ verweisen, wie hier verwendet, auf eine relative Position einer Materialschicht oder Komponente mit Bezug auf andere Schichten oder Komponenten. Zum Beispiel kann eine Schicht, die über oder unter einer anderen Schicht angeordnet ist, direkt in Kontakt mit der anderen Schicht sein oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Außerdem kann eine zwischen zwei Schichten angeordnete Schicht direkt in Kontakt mit einer oder beiden der zwei Schichten sein oder kann eine oder mehrere dazwischenliegende Schichten aufweisen. Im Gegensatz dazu verweist eine erste Schicht, die als „auf“ einer zweiten Schicht beschrieben ist, auf eine Schicht, die sich in direktem Kontakt mit dieser zweiten Schicht befindet. In ähnlicher Weise kann, sofern nicht explizit anders angegeben, ein zwischen zwei Merkmalen angeordnetes Merkmal in direktem Kontakt mit den benachbarten Merkmalen sein, oder kann eine oder mehrere dazwischenliegende Schichten haben.
  • Der Ausdruck „anordnen“, wie hierin verwendet, bezieht sich auf Position, Ort, Platzierung und/oder Anordnung anstatt auf jegliches spezielle Bildungsverfahren.
  • Der Ausdruck „zwischen“ versteht sich, wenn er unter Bezugnahme auf Messbereiche verwendet wird, einschließlich der Enden der Messbereiche.
  • Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A und/oder B“ (A), (B) oder (A und B). Für die Zwecke der vorliegenden Offenbarung bedeutet die Formulierung „A, B und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Wenn hierin verwendet, bedeutet die Schreibweise „A/B/C“ (A), (B) und/oder (C).
  • Obwohl hierin auf bestimmte Elemente im Singular Bezug genommen werden kann, können solche Elemente mehrere Unterelemente beinhalten. Zum Beispiel kann „ein elektrisch leitfähiges Material“ ein oder mehrere elektrisch leitfähige Materialien beinhalten. In einem anderen Beispiel kann „ein dielektrisches Material“ ein oder mehrere dielektrische Materialien beinhalten.
  • Sofern nicht anders spezifiziert, zeigt die Verwendung der Ordnungsadjektive „erste/r/s“, „zweite/r/s“ und „dritte/r/s“ usw. zum Beschreiben eines gemeinsamen Objekts lediglich an, dass sich auf unterschiedliche Instanzen gleicher Objekte bezogen wird, und es ist nicht beabsichtigt, zu implizieren, dass die so beschriebenen Objekte in einer gegebenen Sequenz sein müssen, weder zeitlich, räumlich, in der Rangfolge oder auf eine beliebige andere Weise.
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung Ausführungsformen gezeigt sind, die praktiziert werden können. Es versteht sich, dass andere Ausführungsformen genutzt werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Daher ist die folgende ausführliche Beschreibung nicht in einem beschränkenden Sinn zu verstehen.
  • Die zugehörigen Zeichnungen sind nicht notwendigerweise maßstabsgetreu. In den Zeichnungen beziehen sich gleiche Bezugszeichen auf dieselben oder analoge gezeigte Elemente/Materialien, sodass, sofern nicht anders angegeben, Erklärungen eines Elements/Materials mit einem gegebenen Bezugszeichen, die in dem Kontext einer der Zeichnungen bereitgestellt werden, auf andere Zeichnungen anwendbar sind, in denen Elemente/Materialien mit denselben Bezugszeichen veranschaulicht sein können.
  • In den Zeichnungen können des Weiteren manche schematischen Veranschaulichungen beispielhafter Strukturen verschiedener hierin beschriebener Vorrichtungen und Baugruppen mit präzisen rechten Winkeln und geraden Linien gezeigt sein, aber es versteht sich, dass solche schematischen Veranschaulichungen möglicherweise nicht reale Prozessbeschränkungen wiedergeben, die bewirken können, dass die Merkmale nicht so „ideal“ aussehen, wenn beliebige der hierin beschriebenen Strukturen unter Verwendung von z. B. Bildern geeigneter Charakterisierungswerkzeuge, wie etwa Rasterelektronenmikroskopie(SEM: Scanning Electron Microscopy)-Bildern, Transmissionselektronenmikroskop(TEM: Transmission Electron Microscope)-Bildern, oder einem kontaktlosem Profilometer untersucht werden. Auf solchen Bildern realer Strukturen könnten auch mögliche Verarbeitungs- und/oder Oberflächendefekte sichtbar sein, z. B. Oberflächenrauigkeit, Krümmung oder Profilabweichung, Vertiefungen oder Kratzer, nicht perfekt gerade Ränder von Materialien, sich verjüngende Vias oder andere Öffnungen, unbeabsichtigte Rundungen von Ecken oder Variationen der Dicken unterschiedlicher Materialschichten, gelegentliche Schrauben-, Stufen- oder kombinierte Versetzungen innerhalb des bzw. der kristallinen Gebiete und/oder gelegentliche Versetzungsdefekte einzelner Atome oder von Clustern von Atomen. Es kann andere Defekte geben, die hierin nicht aufgelistet sind, die jedoch auf dem Gebiet der Fertigung und/oder des Verpackens von Vorrichtungen üblich sind.
  • In den Zeichnungen sind eine bestimmte Anzahl und Anordnung von Strukturen und Komponenten zu veranschaulichenden Zwecken dargestellt, und jegliche gewünschte Anzahl oder Anordnung solcher Strukturen und Komponenten kann in verschiedenen Ausführungsformen vorhanden sein.
  • Sofern nicht anders angegeben, können die in den Figuren gezeigten Strukturen ferner jegliche geeignete Form oder Gestalt gemäß Materialeigenschaften, Fertigungsprozessen und Betriebsbedingungen annehmen.
  • Falls eine Sammlung von Zeichnungen, die mit unterschiedlichen Buchstaben gekennzeichnet sind, vorhanden ist, (z. B. 10A-10C), kann diese Sammlung hier der Einfachheit halber ohne die Buchstaben (z. B. als „10“) bezeichnet werden. Falls eine Sammlung von Bezugszahlen, die mit unterschiedlichen Buchstaben gekennzeichnet sind, vorhanden ist, (z. B. 110a-110e), kann diese Sammlung hier gleichermaßen halber ohne die Buchstaben (z. B. als „110“) bezeichnet werden.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen auf eine Weise beschrieben sein, die für das Verständnis des beanspruchten Gegenstands am hilfreichsten ist. Die Reihenfolge der Beschreibung ist jedoch nicht so zu verstehen, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Insbesondere müssen diese Operationen nicht in der Reihenfolge der Darstellung ausgeführt werden. Beschriebene Operationen können in einer Reihenfolge ausgeführt werden, die sich von der beschriebenen Ausführungsform unterscheidet. Verschiedene zusätzliche Operationen können ausgeführt werden, und/oder beschriebene Operationen können in zusätzlichen Ausführungsformen weggelassen werden.
  • Beispielhafte Ausführungsformen
  • 1A ist eine schematische Querschnittsveranschaulichung eines Teils einer optoelektronischen Baugruppe 100 gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Eine beispielhafte Ausführungsform umfasst ein Substrat 102 mit einem Kern 104. Bei verschiedenen Ausführungsformen kann eine Dicke des Kerns 104 zwischen 100 Mikrometern und 800 Mikrometern betragen. Der Kern 104 umfasst transparentes Volumenglas, das sich von Glasfaser (wie z. B. in glasfaserverstärkten Epoxidkernen, die typischerweise in Gehäusesubstraten oder Hauptplatinen verwendet werden) und opakem polykristallinem Keramikglas (die z. B. in Hochtemperaturanwendungen verwendet werden) unterscheidet. Darüber hinaus wird das Glas bei verschiedenen Ausführungsformen nicht mit einem organischen Material kombiniert. Im Allgemeinen umfasst der Kern 104 eine beliebige Art von transparentem Volumenglas mit geeignetem Brechungsindex, Absorption, Transmissionsgrad, Reflektivität und anderen Materialeigenschaften, die für eine optische Kommunikation geeignet sind, einschließlich verschmolzenem Siliciumdioxid, Borosilikatglas, transparentem Keramikglas usw.
  • Das Substrat 102 kann ein „Patch“-Substrat umfassen, das sich auf ein dimensionskleineres Gehäusesubstrat und/oder einen Interposer bezieht. Im allgemeinen Sinne stellt ein typisches Gehäusesubstrat, das in der Technik bekannt ist, eine mechanische Unterstützung und elektrische Schnittstelle für einen oder mehrere Dies bereit; es ermöglicht das elektrische Koppeln der Dies mit anderen Dies und Komponenten eines größeren elektronischen Systems durch eine Hauptplatine. Der typische Interposer, der sandwichartig zwischen dem Gehäusesubstrat und den Dies innerhalb eines Gehäuses liegt, weist eine ähnliche Grundfläche wie das Gehäusesubstrat auf. Das Patchsubstrat ähnelt dem Interposer an einer relativen Position, die zwischen dem Gehäusesubstrat und den Dies eingeordnet ist, weist aber eine kleinere Grundfläche auf. Mehrere Unterbaugruppen von bekanntermaßen guten Dies auf Patchsubstraten können auf einem einzigen typischen Gehäusesubstrat, das in der Technik bekannt ist, miteinander gekoppelt sein Zum Beispiel können diese Mehrchipmodule auf dem Patchsubstrat zusammen als eine Unterkomponente in dem größeren Gehäuse fungieren, zum Beispiel als Speichermodule oder Verarbeitungsmodule fungieren. Mit anderen Worten ist ein Patchsubstrat für ein Gehäusesubstrat das, was letzteres für eine Hauptplatine in einem typischen elektronischen System ist. Das Patchsubstrat, zum Beispiel das Substrat 102, stellt Routing-Funktionalitäten allgemein und in einigen Ausführungsformen zusätzliche Verarbeitungsfähigkeiten bereit, wie hierin beschrieben.
  • Ein Teil des Kerns 104 kann einen oder mehrere Wellenleiter umfassen, zum Beispiel den Wellenleiter 106. Der Wellenleiter 106 kann eine beliebige geeignete Komponente beinhalten, die dazu ausgelegt ist, elektromagnetische Wellen in ein geeignetes Ausbreitungsmedium, wie etwa eine optische Faser, zu speisen oder zu starten. Bei verschiedenen Ausführungsformen umfasst der Wellenleiter 106 nichtplanare nichtlineare Wellenleiter, die dazu ausgelegt sind, elektromagnetische Strahlung beliebiger Wellenlängenbänder von etwa 0,8 Mikrometern bis etwa 5 Zentimetern zu leiten. Bei manchen Ausführungsformen kann der Wellenleiter 106 Wellenlängen von etwa 1,2 Mikrometern bis etwa 1,7 Mikrometern in den Nahinfrarot- und Infrarotbändern zur Verwendung in Datenkommunikationen und Telekommunikation unterstützen. Bei anderen Ausführungsformen kann der Wellenleiter 106 Wellenlängen von etwa 1 Millimeter bis etwa 10 Millimetern extrem hochfrequentes (EHF) Band von Funk-/Mikrowellen unterstützen, und insbesondere können Wellenlängen von etwa 2 Millimetern für Radar- und Hochfrequenz(HF)-Drahtloskommunikationen verwendet werden.
  • Bei einer beispielhaften Ausführungsform kann der Wellenleiter 106 unter Verwendung von in der Technik bekannten DLW-Prozessen gefertigt werden Bei Ausführungsbeispielen kann der Wellenleiter 106 eine Dicke von etwa 5 Mikrometern bis 50 Mikrometern aufweisen. Der Wellenleiter 106 kann so geformt (z. B. gekrümmt, gebogen usw.) sein, dass sich ein Ende entlang einer freigelegten Seite 108 des Kerns 104 befindet und sich ein anderes Ende auf einer anderen Seite 110 des Kerns 104 orthogonal zur Seite 108 befindet. Mehrere Wellenleiter 106 sind in 1B, die eine vereinfachte perspektivische Ansicht eines Teils des Kerns 104 ist, detaillierter gezeigt. Wie darin gezeigt, kann der Wellenleiter 106 eine beliebige geeignete dreidimensionale Form aufweisen und sich zwischen der Seite 108 und der Seite 110 innerhalb des Kerns 104 befinden. Bei verschiedenen Ausführungsformen kann der Wellenleiter 106 als Nuten, Linien, lokale Verformungen in Glas oder andere strukturelle Formen auftreten, die sich durch ihren unterschiedlichen Brechungsindex vom Rest des Kerns 104 unterscheiden. Die spezifischen Konturen des Wellenleiters 106 können mit dem DLW-Prozess variieren, zum Beispiel basierend auf Laserpulseigenschaften, wie etwa Leistung, Wellenlänge, Pulszeit und Schreibgeschwindigkeit.
  • Während des Betriebs kann der gekrümmte Wellenleiter 106 eingehende optische Signale angemessen zwischen den orthogonalen Seiten 108 und 110 biegen (z. B. umleiten). Somit funktioniert der Wellenleiter 106 anders als FAUs oder andere optische Faserbaugruppen mit 90-Grad-Wendungen in den optischen Fasern, indem er die orthogonale Wendung innerhalb des Körpers des Substrats 102 lokalisiert, wodurch jeglicher Bedarf an externen Komponenten mit einer solchen Funktionalität beseitigt wird. Der Wellenleiter 106 unterscheidet sich auch von herkömmlichen planaren Wellenleitern, die typischerweise auf Oberflächen optischer oder optoelektronischer Komponenten gefertigt sind, indem er eine komplexe, nichtlineare, dreidimensionale Form (z. B. Form, Struktur) durch das Volumenglas des Kerns 104 aufweist. Der Wellenleiter 106 funktioniert auch anders als Einheiten, die ein Gitter verwenden, um optische Signale orthogonal umzuleiten, indem das Umleiten in situ innerhalb des Substrats 102 ohne zusätzliche Komponenten durchgeführt wird. Bei verschiedenen Ausführungsformen kann der Wellenleiter 106, der mit dieser dreidimensionalen Form (z. B. Form, Struktur) innerhalb des Kerns 104 unter Verwendung von DLW-Prozessen hergestellt wird, eine einfachere, schnellere, kompaktere, kostengünstige, kompatible Baugruppe und in einigen Fällen zuverlässigere Verbindungen mit optoelektronischen Systemen ermöglichen.
  • Zurück zu 1A kann der Kern 104 bei der gezeigten beispielhaften Ausführungsform einen Hohlraum 112 umfassen, in dem sich ein oder mehrere IC-Dies 114 befinden, die mit einem geeigneten Klebstoff 116 am Kern 104 angebracht sind. Bei verschiedenen Ausführungsformen kann der Klebstoff 116 ein Die-Befestigungsmaterial nach Industriestandard umfassen, wie etwa Flüssigepoxid- oder Polyimidfilm. Der Hohlraum 112 kann einen Blindhohlraum oder einen Durchgangslochhohlraum umfassen, der für entsprechend unterschiedliche Typen darin eingesetzter IC-Dies 114 verwendet werden kann. Zum Beispiel kann der IC-Die 114(1), der sich im Blindhohlraum 112(1) befindet, als ein Brücken-Die fungieren, der eine elektrische Zwischenverbindung hoher Dichte zwischen lateralen Komponenten bereitstellt, die sich auf einer Seite des Substrats 102 befinden, wie in einer 2,5D-Gehäusearchitektur. Der IC-Die 114(2), der sich im Durchgangshohlraum 112(2) befindet, kann SiliciumDurchkontakte (TSVs) 118 beinhalten, die Leistungs-, Masse- und Signalkonnektivität mit Komponenten ermöglichen, die sich auf beiden Seiten des Substrats 102 befinden, wie in der 3D-Gehäusearchitektur, zusätzlich zu einer elektrischen Zwischenverbindung mit hoher Dichte zwischen lateralen Komponenten, die sich auf derselben Seite des Substrats 102 wie in einer 2,5D-Gehäusearchitektur befinden. Bei manchen Ausführungsformen kann der IC-Die 114 nur passive Elemente, zum Beispiel Leiterbahnen und Vias, umfassen, einschließlich Widerstände und Kondensatoren, die in Metallisierungsschichten mit einem Zwischenschichtdielektrikum (ILD) über einem Siliciumsubstrat gefertigt sind; bei anderen Ausführungsformen kann der IC-Die 114 auch aktive Elemente, einschließlich Transistoren, Dioden und dergleichen, umfassen. Die Wahl der Verwendung aktiver Elemente im IC-Die 114 kann in Abhängigkeit von gewünschten Funktionalitäten, Leistungsfähigkeit, Kosten und Herstellungsüberlegungen der optoelektronischen Baugruppe 100 variieren. Der IC-Die 114 kann eine beliebige geeignete IC sein, die auf einem Halbleitersubstrat innerhalb des breiten Schutzumfangs der vorliegenden Offenbarung gefertigt ist. Die TGVs 120 im Kern 104 können ferner Leistungs-, Masse- und Signalkonnektivität zu Komponenten ermöglichen, die sich auf beiden Seiten des Substrats 102 befinden.
  • Ein erstes Dielektrikum 122, das zum Beispiel ABF umfasst, kann den Kern 104 auf der Seite 110 einkapseln, wobei der Hohlraum 112 nach Bedarf gefüllt wird, einschließlich beliebiger Räume um den Die 114 im Hohlraum 112 herum. Ein zweites Dielektrikum 124 kann auf beiden Seiten des Kerns 104 bereitgestellt sein. Bei manchen Ausführungsformen kann das zweite Dielektrikum 124 das gleiche Material wie das erste Dielektrikum 122 umfassen, zum Beispiel ABF. Bei anderen Ausführungsformen kann das zweite Dielektrikum 124 Materialien umfassen, die sich vom ersten Dielektrikum 122 unterscheiden, zum Beispiel Benzocyclobuten (BCB), Cycloten, Polyimid, Alkylthiophene, Diazochinone, Epoxid/Phenol, Acryl und/oder Polybenzoxazol (PBO). Leitfähige Leiterbahnen 126, einschließlich Vias, Ebenen und Pads, können auf beiden Seiten des Kerns 104 im zweiten Dielektrikum 124 unter Verwendung eines beliebigen geeigneten leitfähigen Materials wie etwa Kupfer bereitgestellt werden. Bei verschiedenen Ausführungsformen können das zweite Dielektrikum 124 und die leitfähigen Leiterbahnen 126 als alternierende Schichten mit leitfähigen Vias durch das zweite Dielektrikum 124 gebildet sein, die eine elektrische Kopplung zwischen Metallschichten bereitstellen. Das Dielektrikum 124 und die leitfähigen Leiterbahnen 126 auf beiden Seiten des Kerns 104 unterscheiden somit das Substrat 102 von einigen in der Technik bekannten Glassubstraten, bei denen solche Strukturen nicht verwendet werden, und stattdessen wird eine Metallisierung direkt auf dem Glas selbst strukturiert. Leitfähige Pads auf freigelegten Seiten des zweiten Dielektrikums 124 können gegebenenfalls eine Kopplung mit externen Zwischenverbindungen ermöglichen.
  • Da die Seite 110 des Kerns 104, auf der der Wellenleiter 106 endet, für optische Übertragungszwecke nicht nach außen freigelegt ist, können ein oder mehrere transparente optische Vias 128 in dem ersten Dielektrikum 122 und dem zweiten Dielektrikum 124 bereitgestellt werden, die an den Endpunkten des Wellenleiters 106 nahe der Seite 110 ausgerichtet sind. Bei einer beispielhaften Ausführungsform kann der optische Via 128 mit transparentem optischem Epoxid gefüllt sein. Ein Durchmesser des optischen Via 218 kann bei verschiedenen Ausführungsformen zwischen 50 Mikrometern und 200 Mikrometern betragen. Bei manchen Ausführungsformen kann der optische Via 128 ein einzelner Via sein; bei anderen Ausführungsformen kann jeder Wellenleiter 106 mit einem separaten optischen Via 128 assoziiert sein; bei noch anderen Ausführungsformen kann ein Array von optischen Vias, auch als „optisches Via-Array“ bezeichnet, zusammen als optischer Via 218 funktionieren.
  • Eine optische Linse 130 mit einem annähernd ähnlichen Durchmesser wie der optische Via 128 kann auf einer Seite 132 des Substrats 102 angebracht sein, so dass die optische Linse 130 im Wesentlichen am optischen Via 128 ausgerichtet ist. Bei manchen Ausführungsformen kann die optische Linse 130 eine einzige optische Linse umfassen; bei anderen Ausführungsformen kann die optische Linse 130 ein Array aus mehreren optischen Linsen umfassen, auch als „Linsenarray“ bezeichnet. Bei verschiedenen Ausführungsformen erstreckt sich der optische Via 128 zwischen der Seite 110 des Kerns 104 und der Seite 132 des Substrats 102. Der optische Via 128 ist dazu ausgelegt, optische Signale zwischen dem Wellenleiter 106 und der optischen Linse 130 angemessen zu kommunizieren. Die optische Linse 130 kann das Fokussieren optischer Signale durch den Wellenleiter 106 und den optischen Via 128 zu einer oder mehreren PIC 134 ermöglichen, die mit der Seite 132 des Substrats 102 mit Zwischenverbindungen erster Ebene (First-Level-Interconnects, FLI) 136 gekoppelt sind. Bei verschiedenen Ausführungsformen kann die PIC 134 elektromagnetische Strahlungsquellen (z. B. Laser, Oszillatoren, Leuchtdioden (LEDs)), Polarisatoren, Phasenschieber, Filter, Multiplexer, Dämpfer, Wellenleiter und Verstärker zusätzlich zu aktiven Elementen, wie etwa Transistoren und passiven Elementen, wie etwa Widerständen und Induktivitäten. Wellenleiter in der PIC 134 können optische Signale leiten und auch optische Signale koppeln, schalten, aufteilen, multiplexen und demultiplexen.
  • Eine EIC 138 kann auch mit der Seite 132 des Substrats 102 mit der FLI 136 gekoppelt sein. Bei manchen Ausführungsformen kann die EIC 138 eine IC umfassen, die dazu ausgelegt ist, elektrisch mit der PIC 134 zu integrieren, um die beabsichtigten Funktionalitäten der optoelektronischen Baugruppe 100 zu erreichen. Die EIC 138 kann zum Beispiel ein SOC oder eine anwendungsspezifische IC (ASIC) sein, wie etwa eine Schalterschaltung oder eine Treiber-/Empfängerschaltung, die in optischen Kommunikationssystemen verwendet wird. Die EIC 138 kann verschiedene Funktionen beinhalten, wie etwa Ansteuern, Verarbeiten und Reinigen von Signalen von und zu der PIC 134 und Bereitstellen der notwendigen Spannung zu der PIC 134. Bei verschiedenen Ausführungsformen kann die EIC 138 aktive Komponenten umfassen, einschließlich eines oder mehrerer Transistoren, Spannungswandler, Transimpedanzverstärker (TIA), Takt- und Datenwiederherstellungskomponenten (CDR), Mikrocontroller usw., die dazu ausgelegt sind, ausschließlich mit elektrischen Signalen zu arbeiten. Die EIC 138 kann ferner eine CPU, eine Speichervorrichtung, z. B. eine Speichervorrichtung mit hoher Bandbreite, eine Logikschaltung, eine Eingabe/Ausgabe-Schaltungsanordnung, einen Sendeempfänger, wie etwa einen feldprogrammierbaren Gate-Array-Sendeempfänger, eine Gate-Array-Logik, wie etwa eine feldprogrammierbare Gate-Array-Logik, einer Leistungslieferschaltungsanordnung, einer III-V- oder einer III-N-Vorrichtung, wie etwa eines III-N- oder III-N-Verstärkers (z. B. GaN-Verstärkers), einer Peripheral Component Interconnect Express(PCIe)-Schaltungsanordnung, einer Double-Data-Rate-Übertragungsschaltungsanordnung, oder andere elektronische Komponenten, die in der Technik bekannt sind, beinhalten oder ein Teil davon sein.
  • Bei verschiedenen Ausführungsformen kann der IC-Die 114(1) und/oder 114(2) eine laterale elektrische Konnektivität zwischen der PIC 134 und der EIC 138 ermöglichen. Bei verschiedenen Ausführungsformen kann der IC-Die 114 als ein Brücken-Die fungieren, der eine hochdichte Zwischenverbindung auf Siliciumebene zwischen der PIC 134 und der EIC 138 bereitstellt. Eine Unterfüllung oder ein anderes (nicht gezeigtes) Material, das eine elektrische Isolation und mechanische Stabilität und Zuverlässigkeit bereitstellt, kann optional zwischen dem Substrat 102 und Komponenten bereitgestellt werden, die mit der Seite 132 gekoppelt sind, zum Beispiel die PIC 134 und die EIC 138.
  • Bei verschiedenen Ausführungsformen können Zwischenverbindungen mittlerer Ebene (MLI) 142 auf der Seite 144 des Substrats 102 gegenüber der Seite 132 eine elektrische und mechanische Kopplung des Substrats 102 mit anderen Komponenten wie etwa einem größeren Interposer oder Gehäusesubstrat ermöglichen. Es ist anzumerken, dass in der Figur die Form (z. B. Form, Struktur usw.) der MLI 142 nicht gezeigt ist; nur die leitfähigen Kontakte (z. B. Bondpads), an denen die MLI 142 angebracht ist, sind darin angegeben. Das Rastermaß (d. h. der kleinste Abstand zwischen zwei benachbarten Zwischenverbindungen) der MLI 142 kann größer oder gleich dem Rastermaß der FLI 136 sein. Bei Ausführungsformen, bei denen das Rastermaß der MLI 142 größer als das Rastermaß der FLI 136 ist, kann das Substrat 102 auch als Umverteilungsschicht (RDL) fungieren, wodurch ein Ausfächern von Zwischenverbindungen von einem feineren Rastermaß zu einem gröberen Rastermaß ermöglicht wird, dadurch wird ermöglicht, dass billigere Gehäusesubstrate oder Interposer, die mit weniger fortschrittlichen Technologien hergestellt werden, damit gekoppelt werden.
  • Bei verschiedenen Ausführungsformen kann eine Größe des Substrats 102 (z. B. Dicke und Grundfläche) gemäß einer Anzahl von Zwischenverbindungen variieren, die lateral zwischen der PIC 134 und der EIC 138 erforderlich sind, wie auch mit einer Anzahl der PIC 134 und der EIC 138, die mit dem Substrat 102 gekoppelt sind. Zum Beispiel kann eine größere Anzahl von Zwischenverbindungen zwischen der PIC 134 und der EIC 138 zu einer größeren Anzahl von dielektrischen Schichten und Metallschichten führen, die das zweite Dielektrikum 124 und die leitfähigen Leiterbahnen 126 im Substrat 102 bilden. Bei einem anderen Beispiel kann eine größere Anzahl von ICs, die lateral auf der Seite 132 des Substrats 102 gekoppelt sind, eine größere Grundfläche des Substrats 102 erfordern, um alle von ihnen aufzunehmen.
  • Es ist anzumerken, dass eine OCS 146 nur auf der freigelegten Seite 108 mit dem Substrat 102 gekoppelt gezeigt ist; jedoch ist die OCS 146 bei verschiedenen Ausführungsformen mit dem Substrat 102 auf einer beliebigen freigelegten Seite gekoppelt, auf der der Wellenleiter 106 endet. Im allgemeinen Sinne umfasst die OCS 146 optische Fasern und andere Komponenten, die das Empfangen und Übertragen optischer Signale in und aus der optoelektronischen Baugruppe 100 ermöglichen. Die OCS 146 kann eine beliebige Struktur sein, die dazu ausgelegt ist, ein Lichtwellenleiterkabel (oder einfach Faser) optisch mit dem Substrat 104 zu koppeln, so dass optische Signale zwischen der Faser und dem Substrat 102 ausgetauscht werden können.
  • Bei verschiedenen Ausführungsformen können der IC-Die 114 und der EIC 138 Materialien umfassen, wie oben mit Bezug auf IC-Die im Allgemeinen beschrieben, und die PIC 134 kann Materialien umfassen, wie oben mit Bezug auf PICs im Allgemeinen beschrieben. Bei verschiedenen Ausführungsformen können die FLI 136 und die MLI 142 DTD-Zwischenverbindungen umfassen, wie oben beschrieben. Zwischenverbindungen zweiter Ebene (SLI) (nicht gezeigt) zwischen dem Substrat 102 und einer Hauptplatine können zum Beispiel DTPS-Zwischenverbindungen umfassen, wie oben beschrieben.
  • Im Allgemeinen kann das Licht, das der PIC 134 bereitgestellt wird, beliebige elektromagnetische Signale mit darin codierten Informationen (oder, anders ausgedrückt, beliebige elektromagnetische Signale, die moduliert sind, um Informationen zu beinhalten) beinhalten. Oft sind die elektromagnetischen Signale Signale, die mit optischen Amplituden, Phasen und Wellenlängen assoziiert sind, und daher beziehen sich hierin bereitgestellte Beschreibungen auf „optische“ Signale (oder Licht) und „optische“ Komponenten. Die optoelektronische Baugruppe 100 mit der PIC 134, wie hierin beschrieben, ist jedoch nicht auf das Arbeiten mit elektromagnetischen Signalen des optischen Spektrums beschränkt, und Beschreibungen, die hierin unter Bezugnahme auf optische Signale und/oder optische Komponenten bereitgestellt werden, sind gleichermaßen auf elektromagnetische Signale einer beliebigen geeigneten Wellenlänge anwendbar, wie etwa elektromagnetische Signale in Nahinfrarotbändern (NIR) und/oder Infrarotbändern (IR) sowie elektromagnetische Signale in den HF- und/oder Mikrowellenbändern.
  • Es sei angemerkt, dass in 1 und in nachfolgenden Figuren Zwischenverbindungen einschließlich FLI 136 lediglich zur einfachen Veranschaulichung als an den jeweiligen Schnittstellen ausgerichtet gezeigt sind; tatsächlich können einige oder alle von ihnen falsch ausgerichtet sein. Außerdem können andere Komponenten, wie zum Beispiel Bondpads, Kontaktflecken-Pads, Metallisierung usw., in der Baugruppe vorhanden sein, die in den Figuren nicht gezeigt sind, um diese nicht unübersichtlich zu machen. Es ist anzumerken, dass 1 relative Anordnungen der Komponenten innerhalb ihrer Baugruppen zeigen soll und dass solche Baugruppen im Allgemeinen andere Komponenten beinhalten können, die nicht veranschaulicht sind (z. B. verschiedene Grenzflächenschichten oder verschiedene andere Komponenten in Bezug auf optische Funktionalität, elektrische Konnektivität oder thermische Abschwächung). Zum Beispiel kann die Baugruppe wie in 1 gezeigt bei manchen weiteren Ausführungsformen mehr Dies zusammen mit anderen elektrischen Komponenten beinhalten. Obwohl manche Komponenten der Baugruppen in 1 als planare Rechtecke oder als aus rechteckigen Feststoffen gebildet veranschaulicht sind, ist dies außerdem einfach aus Gründen der einfachen Veranschaulichung der Fall und Ausführungsformen dieser Baugruppen können gekrümmt, abgerundet oder anderweitig unregelmäßig geformt sein, wie es durch den zum Fertigen verschiedener Komponenten verwendeten Herstellungsprozess vorgeschrieben und manchmal aufgrund von diesem unumgänglich ist.
  • 2 ist eine vereinfachte Querschnittsansicht von Betriebsdetails gemäß einer beispielhaften Ausführungsform der optoelektronischen Baugruppe 100. Während des Betriebs kann ein optisches Signal 202 an den Wellenleiter 106 auf der Seite 108 geliefert werden. Der Wellenleiter 106 kann das optische Signal 202 um 90 Grad drehen, was es ermöglicht, den optischen Via 128 zu durchqueren und durch die optische Linse 130 in einen geeigneten Empfänger (nicht gezeigt) in der PIC 134(1) fokussiert zu werden. Die PIC 134(1) kann das optische Signal 202 in ein elektrisches Signal 204 umwandeln, das dann über den IC-Die 114 an die EIC 138 kommuniziert werden kann. Die EIC 138 kann das elektrische Signal 204 angemessen verarbeiten und es an die PIC 134(2) senden. Die PIC 134(2) kann das elektrische Signal 204 in ein optisches Ausgangssignal 206 umwandeln, das dann durch den Wellenleiter 106 im Kern 104 und aus der optoelektronischen Baugruppe 100 heraus übertragen wird, zum Beispiel durch geeignete Glasfasern, die damit verbunden sind.
  • Die PIC 134 (einschließlich der PIC 134(1) und 134(2)) und die EIC 138 können Leistung 208 von einem (nicht gezeigten) Gehäusesubstrat durch die MLI 142 und den TSV 118 in dem IC-Die 114 und/oder den TGV 120 empfangen. Bei manchen Ausführungsformen kann die Masseverbindung 210 auch durch die MLI 142 und den TSV 118 und/oder den TGV 120 nach Bedarf ermöglicht werden. Die PIC 134 und die EIC 138 können auch verschiedene elektrische Signale 212 von dem Gehäusesubstrat durch die MLI 142 und den TSV 118 und/oder den TGV 120 empfangen. Die Wahl des TSV 118 oder des TGV 120 für Leistung, Masse und Signale kann durch beliebige geeignete Kriterien diktiert werden, einschließlich Zweckmäßigkeit sowie elektrischer Erwägungen, wie etwa Rauschen, Widerstand und dergleichen. Elektrische Signale 212 können beispielhaft und nicht einschränkend Steuersignale, Konfigurationsinformationen, Statussignale usw. beinhalten, was es der PIC 134 und der EIC 138 ermöglichen kann, ihre beabsichtigten Funktionen angemessen durchzuführen.
  • Bei der gezeigten beispielhaften Ausführungsform ist angegeben, dass sich die PIC 134(2) von der PIC 134(1) unterscheidet. Bei anderen Ausführungsformen kann jedoch dieselbe PIC, z. B. die PIC 134(1), die das Eingangssignal an die EIC 138 sendet, das Ausgangssignal empfangen und äquivalent zur PIC 134(2) funktionieren. Ferner ist bei der beispielhaften Ausführungsform die PIC 134(2), die das Ausgangssignal empfängt, auf einer Seite der EIC 138 gezeigt, während die PIC 134(1), die das Eingangssignal sendet, auf einer gegenüberliegenden Seite der EIC 138 gezeigt ist. Bei anderen Ausführungsformen können sich jedoch sowohl die PIC 134(1) als auch die PIC 134(2) auf derselben Seite der EIC 138 befinden. Obwohl in der Figur nur die PIC 134 und die EIC 138 gezeigt sind, kann eine beliebige Anzahl zusätzlicher Komponenten, einschließlich aktiver und passiver Elemente, mit dem Substrat 102 gekoppelt sein und jeweilige Funktionen für den beabsichtigten Betrieb der optoelektronischen Baugruppe 100 durchführen.
  • Gemäß verschiedenen Ausführungsformen ermöglichen der Kern 104 und der Wellenleiter 106 eine effiziente optische Kommunikation in einer 2,5D- oder 3D-Gehäusearchitektur. Glas, das dimensionsstabil ist, stellt ein geeignetes Volumenmaterial und eine geeignete Oberfläche zum Bilden eines effizienten In-situ-Wellenleiters bereit. Außerdem ermöglicht die Verwendung von Glasmaterial im Substrat 102 ein feines Rastermaß in der FLI 136 und der MLI 142, was sich in Produkte mit höherer Leistung übersetzen könnte. Die Form des Wellenleiters 106 ermöglicht das Routing optischer Signale (z. B. 202, 206) zwischen zwei orthogonalen Seiten (z. B. 108 und 132), so dass optische Signale, die der optoelektronischen Baugruppe 100 an der Seite 108 präsentiert werden, durch die PIC 134, die sich auf der orthogonalen Seite 132 befindet, verarbeitet werden können und umgekehrt.
  • 3 ist eine vereinfachte Querschnittsansicht einer optoelektronischen Baugruppe 100 gemäß einer beispielhaften Ausführungsform. Bei der beispielhaften Ausführungsform umfasst der Kern 104 des Substrats 102 möglicherweise keinen Hohlraum 112, der den IC-Die 114 beherbergt. Alle elektrischen Zwischenverbindungen zwischen der Seite 132 und der Seite 144 des Substrats 102 können mit TGVs 120 zweckmäßig erreicht werden. Eine laterale elektrische Kopplung zwischen der PIC 134 und der EIC 138 kann mit leitfähigen Leiterbahnen 126 im zweiten Dielektrikum 124 zweckmäßig erreicht werden. Solche Ausführungsformen können verwendet werden, bei denen die Geschwindigkeit der lateralen elektrischen Zwischenverbindung zwischen der PIC 134 und der EIC 138 geringer als die Geschwindigkeiten sein kann, die durch Zwischenverbindungen auf Siliciumebene des IC-Dies 114 bereitgestellt werden. Solche Ausführungsformen können auch verwendet werden, wenn die TSVs 118 für die Leistung oder andere Überlegungen nicht erforderlich sind. Aufgrund des Fehlens des Hohlraums 112 kann das erste Dielektrikum 122 vollständig entfallen und durch das zweite Dielektrikum 124 ersetzt werden. Die in 3 dargestellte Ausführungsform kann kostengünstiger in der Herstellung und daher in bestimmten kostengünstigen Anwendungen wünschenswert sein.
  • 4 ist eine vereinfachte Querschnittsansicht eines optoelektronischen Gehäuses 400, das eine optoelektronische Baugruppe 100 beinhaltet, gemäß einer beispielhaften Ausführungsform. Die optoelektronische Baugruppe 100 (wie z. B. unter Bezugnahme auf 1 beschrieben) kann mit der MLI 142 mit einem Gehäusesubstrat 402 gekoppelt sein. Das Gehäusesubstrat 402 kann einen Kern 404 mit einem Isolator 406 und leitfähigen Pfaden 408 auf beiden Seiten umfassen. Bei verschiedenen Ausführungsformen können leitfähige Pfade 408 in Metallschichten gebildet sein, die sich mit Isolationsschichten abwechseln, die einen Isolator 406 und Vias durch die Isolationsschichten umfassen. Bei manchen Ausführungsformen kann der Kern 404 glasfaserverstärktes Epoxid umfassen, wie etwa feuerhemmendes Glasepoxid der Klasse 4 (FR-4) mit dünner Kupferfolie, die auf beiden Seiten laminiert ist. Bei manchen Ausführungsformen kann der Kern 404 zusätzlich ein Prepreg beinhalten. Insbesondere kann, wenn das Gehäusesubstrat 402 unter Verwendung von Standard-PCB-Prozessen gebildet wird, das Gehäusesubstrat 402 FR-4 beinhalten, und leitfähige Pfade 408 können durch strukturierte Kupferplatten gebildet werden, die durch aufgebaute Schichten aus Epoxidharz, wie etwa FR-4, die den Isolator 406 umfassen, getrennt sind.
  • Bei manchen Ausführungsformen kann der Isolator 406 ABF umfassen. Bei anderen Ausführungsformen kann der Isolator 406 Bismaleimid-Triazin(BT)-Harz, Polyimidmaterialien, glasverstärkte Epoxidmatrixmaterialien, organische Dielektrika mit anorganischen Füllstoffen oder Low-k- und Ultra-Low-k-Dielektrika (z. B. kohlenstoffdotierte Dielektrika, fluordotierte Dielektrika, poröse Dielektrika und organische polymere Dielektrika) umfassen. Die leitfähigen Pfade 408 können Kupfer-(oder andere leitfähige Metall-) Leiterbahnen, Leitungen, Pads, Vias, Via-Pads, Löcher und/oder Ebenen (z. B. Leistungs- und Masseebenen) umfassen. Die leitfähigen Pfade 408 können nach Bedarf durch Auskleidungsmaterialien, wie etwa Haftauskleidungen und/oder Barriereauskleidungen, begrenzt sein.
  • Bei manchen Ausführungsformen kann das Gehäusesubstrat 402 unter Verwendung eines lithografisch definierten Via-Verpackungsprozesses gebildet werden. Bei manchen Ausführungsformen kann das Gehäusesubstrat 402 unter Verwendung standardmäßiger organischer Gehäuseherstellungsprozesse hergestellt werden, und somit kann das Gehäusesubstrat 402 die Form eines organischen Gehäuses annehmen. Es kann ein beliebiges in der Technik bekanntes Verfahren zur Herstellung des Gehäusesubstrats 402 verwendet werden, und aus Gründen der Kürze werden solche Verfahren hier nicht ausführlicher erörtert.
  • Bei verschiedenen Ausführungsformen kann das Gehäusesubstrat 402 darin eingebettete Induktivitäten 410 umfassen. Die Induktivitäten 410 können eine koaxiale magnetische Induktivitätsschicht(MIL)-Struktur umfassen, die in den Kern 404 des Gehäusesubstrats 402 eingebettet ist. Bei manchen Ausführungsformen kann die koaxiale MIL-Struktur ein kupferbeschichtetes Durchgangsloch (PTH) beinhalten, das von einem hochpermeablen magnetischen Material wie etwa Magnetharz umgeben ist. Das Magnetharz kann ferner Ferritteilchenfüllstoffe beinhalten. Bei verschiedenen Ausführungsformen können die magnetischen Materialien der Induktivitäten 410 eines von mehreren ferromagnetischen (oder ferrimagnetischen) Materialien beinhalten, einschließlich (unter anderem) Kobalt, Eisen, Eisenoxid (z. B. Eisenoxid und/oder Eisenoxid), Oxiden und anderen Verbindungen von Eisen, Nickel, Kupfer, Magnesium, Mangan, Wismut, Antimon, Yttrium, Chrom, Arsen, Cadmium, Zink, Tellurid (z. B. FeOFe2O3, NIO, CuO, MgO, CuOFe2O3, MgOFe2O3, Y3Fe5O12, MnSb, CrO2, MnAs, CdZnTe).
  • Bei verschiedenen Ausführungsformen kann eine Schutzbeschichtung 412 wie etwa Lötstopplack oder eine andere konforme Beschichtungsschicht auf beiden Seiten des Gehäusesubstrats 402 enthalten sein. Beispiele für die Materialien, die eine Schutzbeschichtung 412 umfassen, beinhalten Epoxid, fotoabbildbare Trockenfilmlotmaske, Acrylharz, Urethanharz, Silikonharz usw.
  • Die SLI 414 auf einer Seite des Gehäusesubstrats 402 gegenüber der optoelektronischen Baugruppe 100 kann eine Kopplung mit anderen Teilen eines elektronischen Systems wie etwa einer Hauptplatine oder einer anderen (nicht gezeigten) PCB ermöglichen. Die hierin offenbarte SLI 414 kann eine beliebige geeignete Form annehmen, einschließlich DTPS-Zwischenverbindungen, wie oben besprochen. Bei anderen Ausführungsformen kann die SLI 414 Lötkugeln in einer Kugelgitteranordnung, Stifte in einer Stiftgitteranordnung oder Kontaktflecken in einer Kontaktflecken-Gitteranordnung umfassen. An der PCB können andere Komponenten angebracht sein. Die PCB kann leitfähige Pfade und andere leitfähige Kontakte zum Routing von Leistung, Masse und Signalen durch die Leiterplatte beinhalten, wie in der Technik bekannt ist Bei manchen Ausführungsformen koppelt die SLI 414 das Gehäusesubstrat 402 möglicherweise nicht mit einer PCB, sondern kann stattdessen das Gehäusesubstrat 402 mit einem anderen IC-Gehäuse oder einer beliebigen anderen geeigneten Komponente koppeln.
  • In Gehäusen, wie hierin beschrieben, können manche oder alle der FLI 136 und/oder der MLI 142 ein feineres Rastermaß als die SLI 414 aufweisen. Bei manchen Ausführungsformen kann die SLI 414 ein Rastermaß zwischen etwa 500 Mikrometern und 1000 Mikrometern aufweisen, während die MLI 142 ein Rastermaß zwischen 50 Mikrometern und 100 Mikrometern aufweisen kann und die FLI 136 ein Rastermaß zwischen etwa 0,7 Mikrometern und 100 Mikrometern aufweisen kann.
  • Bei verschiedenen Ausführungsformen können beliebige der Merkmale, die unter Bezugnahme auf eine beliebige von 1-4 besprochen werden, mit beliebigen anderen Merkmalen kombiniert werden, um ein Gehäuse mit einer oder mehreren ICs, wie hierin beschrieben, zu bilden, zum Beispiel um eine modifizierte optoelektronische Baugruppe 100 zu bilden. Einige solche Kombinationen sind oben beschrieben, jedoch sind in verschiedenen Ausführungsformen weitere Kombinationen und Modifikationen möglich.
  • Beispielhafte Verfahren
  • 5A-5E sind vereinfachte Querschnittsansichten von Herstellungsschritten bei der Fertigung der optoelektronischen Baugruppe 100 gemäß einer Ausführungsform der vorliegenden Offenbarung. 5A veranschaulicht eine Glasplatte 502, die an einem Träger 504 angebracht ist. Der Träger 504 kann aus einem beliebigen geeigneten Material bestehen, das in der Technik bekannt ist, einschließlich Metall, Keramik und dergleichen. Bei verschiedenen Ausführungsformen kann die Glasplatte 502 eine Fläche von 510 x 515 Quadratmillimetern und eine Dicke von etwa 100-800 Mikrometern aufweisen. Bei manchen Ausführungsformen kann die Glasplatte 502 dicker als 800 Mikrometer sein und kann während verschiedener Herstellungsschritte auf innerhalb von 100-800 Mikrometern verdünnt werden.
  • 5B veranschaulicht eine Baugruppe 510, nachdem eine Reihe von Herstellungsprozessen auf der Glasplatte 502 abgeschlossen wurde. Zum Beispiel wurden DLW-Prozesse verwendet, um den Wellenleiter 106 zu erzeugen, der auf der Seite 108 und der Seite 110 der Glasplatte 502 endet. Der Hohlraum 112 (z. B. der Blindhohlraum 112(1) und das Durchgangsloch 112(2)) können in die Glasplatte 502 geätzt werden. Vias für TGVs 120 können in der Glasplatte 502 gebildet werden. Bei verschiedenen Ausführungsformen können der Hohlraum 112 und Vias für TGVs 120 durch Lasersensibilisierung gefolgt von Ätzen mit Flusssäure (HFL) gebildet werden. Ein beliebiger bekannter Prozess zum Bilden von Löchern und Vias in Glas kann verwendet werden, um den Hohlraum 112 und Vias für TGVs 120 nach Bedarf zu erzeugen. Bei verschiedenen Ausführungsformen können die Vias mit Kupfer (oder einem anderen leitfähigen Metall) gefüllt sein, um die TGVs 120 zu erzeugen.
  • 5C veranschaulicht eine Baugruppe 520 nach einer anderen Reihe von Herstellungsprozessen. Zum Beispiel kann der IC-Die 114 (z. B. der Brücken-Die 114(1) und der IC-Die 114(2)) mit den TSVs 118 innerhalb des Hohlraums 112 unter Verwendung des Die-Anbringungsklebstoffs 116 angebracht werden. Bei verschiedenen Ausführungsformen können Pickand-Place-Maschinen den Die 114 im Hohlraum 112 angemessen genau platzieren.
  • 5D veranschaulicht eine Baugruppe 530, nachdem weitere Herstellungsprozesse abgeschlossen sind. Das erste Dielektrikum 122 kann auf der Glasplatte 502 abgeschieden werden, so dass der Hohlraum 112 angemessen gefüllt wird und die Seite 110 verkapselt ist. Das zweite Dielektrikum 124 kann zusammen mit leitfähigen Leiterbahnen 126 (z. B. Leiterbahnen und Vias) auf beiden Seiten der Glasplatte 502 gebildet werden. Während dieses Prozesses wird die Glasplatte 502 in Materialschichten eingebettet, wodurch der Kern 104 gebildet wird. Der Träger 504 kann für diese Prozesse nach Bedarf entfernt werden. Der optische Via 128 kann in dem ersten Dielektrikum 122 und dem zweiten Dielektrikum 124 gebildet werden, um ihn nach dem Wellenleiter 106 auszurichten, wodurch die Bildung des Substrats 102 abgeschlossen wird. Bei verschiedenen Ausführungsformen kann der optische Via 128 durch ein beliebiges geeignetes Verfahren zum Herstellen von Vias in organischen Materialien gebildet werden, einschließlich Laserbohren, Trocken- oder Nassätzen usw.
  • 5E veranschaulicht eine optoelektronische Baugruppe 100 nach Abschluss der Herstellung, einschließlich Anbringen der PIC 134 und der EIC 138 mit der FLI 136 am Substrat 102 und Zerteilen und Trennen einzelner Baugruppen von der Tafel. Der Prozess des Anbringens der PIC 134 und der EIC 138 am Substrat 102 kann vom Typ der FLI 136 abhängen. Zum Beispiel kann bei Ausführungsformen, bei denen die FLI 136 lotbasiert ist, Lotpaste auf leitfähige Kontakte (z. B. Bondpads) auf dem Substrat 102 und/oder der PIC 134 und der EIC 138 aufgebracht werden und die Baugruppe einem Lötaufschmelzprozess unterzogen werden. Bei Ausführungsformen, bei denen die FLI 136 hybride Bonds umfasst, können die PIC 134 und die EIC 138 auf dem Substrat 102 platziert werden, so dass ihre passenden leitfähigen Kontakte (z. B. Bondpads) ausgerichtet sind und die Baugruppe Erhitzungs- und Druckaufnahmeprozessen unterzogen wird, während derer Materialien auf den Kontaktflächen angemessen miteinander verbunden werden können.
  • 6 ist ein Ablaufschema, das beispielhafte Operationen 600 veranschaulicht, die mit dem Montieren der optoelektronischen Baugruppe 100 gemäß verschiedenen Ausführungsformen assoziiert sind. Bei 602 kann ein erstes Substrat (z. B. das Substrat 102) mit dem Kern 104 mit dem Wellenleiter 106 und dem optischem Via 128 bereitgestellt werden. Bei verschiedenen Ausführungsformen kann der Wellenleiter 106 unter Verwendung eines in der Technik bekannten DLW-Prozesses gebildet werden. Die Kontur und/oder Struktur des Wellenleiters 106 kann durch Prozessparameter diktiert werden, die während des DLW-Prozesses verwendet werden. Im allgemeinen Sinne kann der Wellenleiter 106 geeignet konfiguriert (z. B. geformt) sein, um optische Signale zwischen zwei orthogonalen Seiten des Substrats 102 zu leiten. Bei verschiedenen Ausführungsformen kann der optische Via 128 durch einen Ätzprozess gebildet werden, gefolgt von einer Füllung mit transparentem Epoxid. Bei 604 wird die optische Linse 130 an einer ersten Seite (z. B. Seite 132) des Substrats 102 angebracht, so dass die optische Linse 130 an einem ersten Endpunkt des Wellenleiters 106 ausgerichtet ist, der auf der Seite 110 des Kerns 104 parallel zur Seite 132 endet. Bei verschiedenen Ausführungsformen wird die optische Linse 130 ferner am optischen Via 128 ausgerichtet, der sich zwischen der Seite 110 des Kerns 104 und der Seite 132 des Substrats 102 befindet.
  • Bei 606 wird die OCS 146 an einer zweiten Seite (z. B. der Seite 108) des Substrats 102 angebracht, so dass die OCS 146 an einem zweiten Endpunkt des Wellenleiters 106 ausgerichtet wird, der auf der Seite 108 endet. Bei 608 wird die PIC 134 und die EIC 138 elektrisch und mechanisch auf der Seite 132 des Substrats 102 gekoppelt. Bei verschiedenen Ausführungsformen kann eine solche elektrische und mechanische Kopplung unter Verwendung der FLI 136 erreicht werden. Bei 610 wird das Substrat 102 elektrisch und mechanisch mit einem zweiten Substrat (z. B. Gehäusesubstrat 402) gekoppelt. Bei verschiedenen Ausführungsformen kann die elektrische und mechanische Kopplung zwischen dem Substrat 102 und dem Gehäusesubstrat 402 unter Verwendung der MLI 142 erreicht werden. Bei 612 wird das Gehäusesubstrat 402 elektrisch und mechanisch mit einer PCB (z. B. Hauptplatine) gekoppelt. Bei verschiedenen Ausführungsformen kann die elektrische und mechanische Kopplung zwischen dem Gehäusesubstrat 402 und der PCB unter Verwendung von der SLI 414 erreicht werden.
  • Auch wenn 5A-5E und 6 verschiedene Operationen, die in einer bestimmten Reihenfolge durchgeführt werden, veranschaulichen, ist dies nur veranschaulichend, und die hierin besprochenen Operationen können nach Bedarf umgeordnet und/oder wiederholt werden. Zum Beispiel können eine oder mehrere Operationen parallel durchgeführt werden, um mehrere optoelektronische Baugruppen im Wesentlichen gleichzeitig herzustellen. In einem anderen Beispiel können die Operationen in einer anderen Reihenfolge durchgeführt werden, um die Struktur einer bestimmten optoelektronischen Baugruppe widerzuspiegeln. Zahlreiche andere Variationen sind auch möglich, um die gewünschte Struktur der optoelektronischen Baugruppe 100 zu erreichen. Ferner können zusätzliche Prozesse, die nicht veranschaulicht sind, auch durchgeführt werden, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Zum Beispiel können die Vorgänge verschiedene Reinigungsvorgänge, Oberflächenplanarisierungsvorgänge (z. B. unter Verwendung von CMP), Vorgänge zur Oberflächenaufrauung, Vorgänge zum Aufnehmen von Barriere- und/oder Haftschichten nach Bedarf und/oder Vorgänge zum Einbinden von Gehäusen, wie hierin beschrieben, in oder mit einem IC-Die, einer Rechenvorrichtung oder einer beliebigen gewünschten Struktur oder Vorrichtung beinhalten. Außerdem können verschiedene der hierin mit Bezug auf 4A-4E und 5 gemäß der vorliegenden Offenbarung modifiziert werden, um andere der hierin offenbarten optoelektronischen Baugruppe 100 zu fertigen.
  • Beispielhafte Vorrichtungen und Komponenten
  • Die hierin offenbarten Gehäuse, z. B. beliebige der in 1-9 gezeigten Ausführungsformen oder beliebige weitere hierin beschriebene Ausführungsformen, können in einer beliebigen geeigneten elektronischen Komponente enthalten sein. 7-9 veranschaulichen verschiedene Beispiele für Gehäuse, Baugruppen und Vorrichtungen, die mit jeglichen der hierin offenbarten IC-Gehäuse verwendet werden können, oder diese beinhalten können.
  • 7 ist eine Seitenquerschnittsansicht eines beispielhaften IC-Gehäuses 2200, das optoelektronische Baugruppen gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten kann. Bei manchen Ausführungsformen kann das IC-Gehäuse 2200 ein System-in-Package (SiP) sein.
  • Wie in 7 gezeigt, kann der Gehäuseträger 2252 aus einem Isolator (z. B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm mit Füllstoffteilchen darin usw.) gebildet sein und kann leitfähige Pfade aufweisen, die sich durch dem Isolator zwischen der ersten Fläche 2272 und der zweiten Fläche 2274 oder zwischen unterschiedlichen Stellen auf der ersten Fläche 2272 und/oder zwischen unterschiedlichen Stellen auf der zweiten Fläche 2274 erstrecken. Diese leitfähigen Pfade können die Form einer beliebigen der Zwischenverbindungsstrukturen annehmen, die Leitungen und/oder Vias umfassen, wie z. B. oben unter Bezugnahme auf 1 besprochen.
  • Der Gehäuseträger 2252 kann leitfähige Kontakte 2263 beinhalten, die mit einem leitfähigen Pfad 2262 durch den Gehäuseträger 2252 gekoppelt sind, wodurch es ermöglicht wird, dass eine Schaltungsanordnung innerhalb der Dies 2256 und/oder des Interposers 2257 elektrisch mit verschiedenen der leitfähigen Kontakte 2264 (oder mit anderen Vorrichtungen, die im Gehäuseträger 2252 enthalten sind, nicht gezeigt) koppeln.
  • Das IC-Gehäuse 2200 kann einen Interposer 2257 beinhalten, der über leitfähige Kontakte 2261 des Interposers 2257, eine FLI 2265 und leitfähige Kontakte 2263 des Gehäuseträgers 2252 mit dem Gehäuseträger 2252 gekoppelt ist. Die in 7 veranschaulichten FLI 2265 sind Lötkontakthügel, aber es können beliebige geeignete FLI 2265 verwendet werden, wie etwa Lötkontakthügel, Lötpfosten oder Bonddrähte.
  • Das IC-Gehäuse 2200 kann einen oder mehrere Dies 2256 beinhalten, die über leitfähige Kontakte 2254 von Dies 2256, FLI 2258 und leitfähige Kontakte 2260 eines Interposers 2257 mit dem Interposer 2257 gekoppelt sind. Bei verschiedenen Ausführungsformen kann der Interposer 2257 den Kern 104 mit dem Wellenleiter 106, wie hierin beschrieben, beinhalten. Die leitfähigen Kontakte 2260 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 2257 gekoppelt sein, wodurch ermöglicht wird, dass eine Schaltungsanordnung in den Dies 2256 mit verschiedenen der leitfähigen Kontakte 2261 (oder mit anderen, nicht gezeigten Vorrichtungen, die in dem Interposer 2257 beinhaltet sind) elektrisch gekoppelt wird. Die in 7 veranschaulichten FLI 2258 sind Lötkontakthügel, aber es können beliebige geeignete FLI 2258 verwendet werden, wie etwa Lötkontakthügel, Lötpfosten oder Bonddrähte. Wie hierin verwendet, kann sich ein „Ieitfähiger Kontakt“ auf einen Abschnitt eines elektrisch leitfähigen Materials (zum Beispiel Metalls) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente vertieft sein, bündig mit dieser sein oder sich von dieser weg erstrecken und können jegliche geeignete Form (zum Beispiel ein leitfähiges Pad oder ein leitfähiger Sockel) annehmen.
  • Bei manchen Ausführungsformen kann ein Unterfüllungsmaterial 2266 zwischen dem Gehäuseträger 2252 und dem Interposer 2257 um die FLI 2265 herum angeordnet sein und kann eine Vergussmasse 2268 um die Dies 2256 und den Interposer 2257 herum und in Kontakt mit dem Gehäuseträger 2252 angeordnet sein. Bei Ausführungsformen, bei denen einer oder mehrere der Dies 2256 PICs wie etwa die PIC 134 umfassen, kann die Form 2268 Hohlräume, optische Vias, Räume oder Hohlräume darin aufweisen, um zu ermöglichen, dass optische Signale zwischen den Dies und dem Interposer 2257 verlaufen. Bei manchen Ausführungsformen kann das Unterfüllungsmaterial 2266 das gleiche wie die Vergussmasse 2268 sein. Beispielhafte Materialien, die für das Unterfüllungsmaterial 2266 und die Vergussmasse 2268 verwendet werden können, sind geeignete Epoxide. Die SLI 2270 können mit den leitfähigen Kontakten 2264 gekoppelt sein. Die SLI 2270, die in 7 veranschaulicht sind, sind Lötkugeln (z. B. für eine Kugelgitterarray(BGA)-Anordnung), aber es können beliebige geeignete SLI 2270 verwendet werden (z. B. Stifte in einer Stiftgitterarray-Anordnung oder Kontaktflecken in einer Kontaktfleckgitterarray-Anordnung). Die SLI 2270 können verwendet werden, um das IC-Gehäuse 2200 mit einer anderen Komponente wie etwa einer Leiterplatte (z. B. einer Hauptplatine), einem Interposer oder einem anderen IC-Gehäuse zu koppeln, wie dies in der Technik bekannt ist und nachstehend unter Bezugnahme auf 8 besprochen wird.
  • Bei Ausführungsformen, bei denen das IC-Gehäuse 2200 mehrere Dies 2256 beinhaltet, kann das IC-Gehäuse 2200 als ein Multi-Chip-Package (MCP) bezeichnet werden. Die Dies 2256 können eine Schaltung zum Durchführen einer beliebigen gewünschten Funktionalität beinhalten. Neben einem oder mehreren der Dies 2256, die Komponenten der PIC 134 oder der EIC 138 umfassen, wie hierin beschrieben, können ein oder mehrere der Dies zum Beispiel 2256 Logik-Dies (z. B. siliciumbasierte Dies) sein, können ein oder mehrere der Dies 2256 Speicher-Dies (z. B. Speicher mit hoher Bandbreite) usw. sein. Bei manchen Ausführungsformen beinhalten mindestens einige der Dies 2256 möglicherweise keine Komponenten der PIC 134 oder der EIC 138, wie hierin beschrieben.
  • Obwohl das in 7 veranschaulichte IC-Gehäuse 2200 ein Flip-Chip-Gehäuse ist, können andere Gehäusearchitekturen verwendet werden. Zum Beispiel kann das IC-Gehäuse 2200 ein BGA-Gehäuse sein, wie zum Beispiel ein Gehäuse mit eingebettetem Kugelgitter-Array auf Waferebene (eWLB: embedded Wafer Level Ball Grid Array). In einem anderen Beispiel kann das IC-Gehäuse 2200 ein Gehäuse in Chipmaßstab auf Waferebene (WLCSP: Wafer-Level Chip Scale Package) oder ein Panel-Fan-Out(FO)-Gehäusesein. Obwohl zwei Dies 2256 im IC-Gehäuse 2200 veranschaulicht sind, kann ein IC-Gehäuse 2200 eine beliebige gewünschte Anzahl von Dies 2256 beinhalten. Das IC-Gehäuse 2200 kann zusätzliche passive Komponenten beinhalten, wie etwa oberflächenmontierte Widerstände, Kondensatoren und Induktivitäten, die über der ersten Fläche 2272 oder der zweiten Fläche 2274 des Gehäuseträgers 2252 oder auf beiden Flächen des Interposers 2257 angeordnet sind. Allgemeiner ausgedrückt, kann das IC-Gehäuse 2200 beliebige andere im Stand der Technik bekannte aktive oder passive Komponenten beinhalten.
  • 8 ist eine Querschnittsseitenansicht einer IC-Vorrichtungsbaugruppe 2300, die Komponenten mit einer oder mehreren optoelektronischen Baugruppen 100 gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten kann. Die IC-Vorrichtungsbaugruppe 2300 beinhaltet eine Anzahl von Komponenten, die über der Leiterplatte 2302 (die zum Beispiel eine Hauptplatine sein kann) angeordnet sind. Die IC-Vorrichtungsbaugruppe 2300 beinhaltet Komponenten, die über einer ersten Fläche 2340 der Leiterplatte 2302 und einer gegenüberliegenden zweiten Fläche 2342 der Leiterplatte 2302 angeordnet sind; im Allgemeinen können Komponenten über einer oder beiden Flächen 2340 und 2342 angeordnet sein. Insbesondere können beliebige geeignete der Komponenten der IC-Vorrichtungsbaugruppe 2300 eine beliebige der einen oder mehreren optoelektronischen Baugruppen 100 gemäß beliebigen der hierin offenbarten Ausführungsformen beinhalten; z. B. kann jedes der unten unter Bezugnahme auf die IC-Vorrichtungsbaugruppe 2300 besprochenen IC-Gehäuse die Form einer beliebigen der oben unter Bezugnahme auf 7 besprochenen Ausführungsformen des IC-Gehäuses 2200 annehmen.
  • Bei manchen Ausführungsformen kann die Leiterplatte 2302 eine PCB sein, die mehrere Metallschichten beinhaltet, die durch Schichten eines Isolators voneinander getrennt und durch elektrisch leitfähige Vias miteinander verbunden sind. Eine oder mehrere beliebige der Metallschichten können in einem gewünschten Schaltbild gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den mit der Leiterplatte 2302 gekoppelten Komponenten zu leiten. Bei manchen Ausführungsformen kann die Leiterplatte 2302 ein Nicht-PCB-Gehäuseträger sein.
  • 8 veranschaulicht, dass bei manchen Ausführungsformen die IC-Vorrichtungsbaugruppe 2300 eine Gehäuse-auf-Interposer-Struktur 2336 beinhalten kann, die durch Kopplungskomponenten 2316 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Obwohl dies nicht gezeigt ist, um die Zeichnung nicht zu überladen, kann die Gehäuse-auf-Interposer-Struktur 2336 bei manchen Ausführungsformen einen Glaskern wie etwa den Kern 104 umfassen. Bei anderen Ausführungsformen umfasst die Gehäuse-auf-Interposer-Struktur 2336 möglicherweise keinen Glaskern. Die Kopplungskomponenten 2316 können die Gehäuse-auf-Interposer-Struktur 2336 mit der Leiterplatte 2302 elektrisch und mechanisch koppeln und können Lotkugeln (wie gezeigt), Stecker- und Buchsenabschnitte, einen Haftstoff, ein Unterfüllungsmaterial und/oder eine beliebige andere geeignete elektrische und/oder mechanische Kopplungsstruktur beinhalten.
  • Die Gehäuse-auf-Interposer-Struktur 2336 kann ein IC-Gehäuse 2320 beinhalten, das durch Kopplungskomponenten 2318 mit einem Interposer 2304 gekoppelt ist. Bei manchen Ausführungsformen kann das IC-Gehäuse 2320 eine optoelektronische Baugruppe 100 umfassen, einschließlich des Substrats 102 mit dem Kern 104, der PIC 134, der EIC 138 und anderer Komponenten, wie hierin beschrieben, die nicht gezeigt sind, um die Zeichnung nicht zu überladen. Die Kopplungskomponenten 2318 können abhängig von gewünschten Funktionalitäten eine beliebige geeignete Form annehmen, wie zum Beispiel die oben unter Bezugnahme auf die Kopplungskomponenten 2316 erörterten Formen. Bei manchen Ausführungsformen kann das IC-Gehäuse 2320 das IC-Gehäuse 2200, wie zum Beispiel oben unter Bezugnahme auf 7 beschrieben, sein oder beinhalten.
  • Obwohl ein einziges IC-Gehäuse 2320 in 8 gezeigt ist, können mehrere IC-Gehäuse mit dem Interposer 2304 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Interposer 2304 gekoppelt sein. Der Interposer 2304 kann einen dazwischenliegenden Gehäuseträger bereitstellen, der verwendet wird, um eine Brücke zwischen der Leiterplatte 2302 und dem IC-Gehäuse 2320 zu bilden. Im Allgemeinen kann der Interposer 2304 eine Verbindung auf ein größeres Rastermaß umverteilen oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Interposer 2304 das IC-Gehäuse 2320 mit einem BGA der Kopplungskomponenten 2316 zum Koppeln mit der Leiterplatte 2302 koppeln.
  • Bei der in 8 veranschaulichten Ausführungsform sind das IC-Gehäuse 2320 und die Leiterplatte 2302 auf gegenüberliegenden Seiten des Interposers 2304 angebracht. Bei anderen Ausführungsformen können das IC-Gehäuse 2320 und die Leiterplatte 2302 auf der gleichen Seite des Interposers 2304 befestigt sein. Bei manchen Ausführungsformen können drei oder mehr Komponenten mittels des Interposers 2304 miteinander verbunden sein.
  • Der Interposer 2304 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial wie etwa Polyimid gebildet sein. In manchen Implementierungen kann der Interposer 2304 aus abwechselnd starren oder flexiblen Materialien gebildet sein, die die gleichen Materialien beinhalten können, die oben zur Verwendung in einem Halbleitersubstrat beschrieben sind, wie zum Beispiel Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien. Der Interposer 2304 kann Metallzwischenverbindungen 2308 und Vias 2310 beinhalten, einschließlich der TSVs 2306. Der Interposer 2304 kann ferner eingebettete Vorrichtungen 2314 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen können unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatik-Entladungs(ESD)-Vorrichtungen und Speichervorrichtungen beinhalten. Komplexere Vorrichtungen wie etwa HF-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und Vorrichtungen mikroelektromechanischer Systeme (MEMS) können auch auf dem Interposer 2304 ausgebildet sein. Die Gehäuse-auf-Interposer-Struktur 2336 kann die Form beliebiger der im Stand der Technik bekannten Gehäuse-auf-Interposer-Strukturen annehmen.
  • Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 2300 ein IC-Gehäuse 2324 beinhalten, das durch Kopplungskomponenten 2322 mit der ersten Fläche 2340 der Leiterplatte 2302 gekoppelt ist. Die Kopplungskomponenten 2322 können die Form beliebiger der oben unter Bezugnahme auf die Kopplungskomponenten 2316 erörterten Ausführungsformen annehmen, und das IC-Gehäuse 2324 kann die Form beliebiger der oben unter Bezugnahme auf das IC-Gehäuse 2320 erörterten Ausführungsformen annehmen.
  • Bei manchen Ausführungsformen kann die IC-Vorrichtungsbaugruppe 2300 eine Gehäuse-auf-Gehäuse-Struktur 2334 beinhalten, die durch Kopplungskomponenten 2328 mit der zweiten Fläche 2342 der Leiterplatte 2302 gekoppelt ist. Die Gehäuse-auf-Gehäuse-Struktur 2334 kann ein IC-Gehäuse 2326 und ein IC-Gehäuse 2332 beinhalten, die durch Kopplungskomponenten 2330 so miteinander gekoppelt sind, dass das IC-Gehäuse 2326 zwischen der Leiterplatte 2302 und dem IC-Gehäuse 2332 angeordnet ist. Die Kopplungskomponenten 2328 und 2330 können die Form beliebiger der oben erörterten Ausführungsformen von Kopplungskomponenten 2316 annehmen, und die IC-Gehäuse 2326 und/oder 2332 können die Form beliebiger der oben erörterten Ausführungsformen des IC-Gehäuses 2320 annehmen. Die Gehäuse-auf-Gehäuse-Struktur 2334 kann gemäß beliebiger im Stand der Technik bekannten Gehäuse-auf-Gehäuse-Strukturen konfiguriert sein.
  • 9 ist ein Blockdiagramm einer beispielhaften Datenverarbeitungsvorrichtung 2400, die eine oder mehrere Komponenten mit einem oder mehreren IC-Gehäusen gemäß beliebiger der hierin offenbarten Ausführungsformen beinhalten kann. Zum Beispiel können beliebige geeignete der Komponenten der Rechenvorrichtung 2400 eine optoelektronische Baugruppe 100 einschließlich eines Substrats 102 mit Kern 104 und Wellenleiter 106 gemäß einer beliebigen der hierin offenbarten Ausführungsformen beinhalten. In einem anderen Beispiel können eine beliebige oder mehrere der Komponenten der Datenverarbeitungsvorrichtung 2400 beliebige Ausführungsformen des IC-Gehäuses 2200 (zum Beispiel wie in 7 gezeigt) beinhalten. In noch einem anderen Beispiel können eine beliebige oder mehrere der Komponenten der Datenverarbeitungsvorrichtung 2400 eine IC-Vorrichtungsbaugruppe 2300 (zum Beispiel wie in 8 gezeigt) beinhalten.
  • Eine Reihe von Komponenten ist in 9 als in der Rechenvorrichtung 2400 enthalten veranschaulicht, jedoch können eine oder mehrere beliebige dieser Komponenten weggelassen oder dupliziert werden, wie für die Anwendung geeignet. Bei manchen Ausführungsformen können manche oder alle der Komponenten, die in der Datenverarbeitungsvorrichtung 2400 beinhaltet sind, an einer oder mehreren Hauptplatinen befestigt sein. Bei manchen Ausführungsformen können manche oder alle dieser Komponenten auf einem einzelnen SOC-Die gefertigt werden.
  • Außerdem beinhaltet die Rechenvorrichtung 2400 bei verschiedenen Ausführungsformen möglicherweise nicht eine oder mehrere der in 9 veranschaulichten Komponenten, sondern kann die Rechenvorrichtung 2400 eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten beinhalten. Zum Beispiel beinhaltet die Datenverarbeitungsvorrichtung 2400 möglicherweise keine Anzeigevorrichtung 2406, kann jedoch eine Anzeigevorrichtungsschnittstellenschaltungsanordnung (zum Beispiel eine Verbinder- und Treiberschaltungsanordnung) beinhalten, mit der eine Anzeigevorrichtung 2406 gekoppelt werden kann. In einem anderen Satz von Beispielen kann die Datenverarbeitungsvorrichtung 2400 keine Audioeingabevorrichtung 2418 oder keine Audioausgabevorrichtung 2408 beinhalten, kann jedoch Audioeingabe- oder Audioausgabevorrichtungsschnittstellenschaltungen (zum Beispiel Verbindungen und unterstützende Schaltungen) beinhalten, mit denen eine Audioeingabevorrichtung 2418 oder eine Audioausgabevorrichtung 2408 gekoppelt werden kann.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine Verarbeitungsvorrichtung 2402 (zum Beispiel ein oder mehrere Verarbeitungsvorrichtungen) beinhalten. Wie hierin verwendet, kann sich der Begriff „Verarbeitungsvorrichtung“ oder „Prozessor“ auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten von Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 2402 kann einen oder mehrere Digitalsignalprozessoren (DSPs), ASICs, CPUs, GPUs, Kryptoprozessoren (spezialisierte Prozessoren, die kryptografische Algorithmen in Hardware ausführen), Serverprozessoren oder beliebige andere geeignete Verarbeitungsvorrichtungen beinhalten. Die Datenverarbeitungsvorrichtung 2400 kann einen Speicher 2404 beinhalten, der selbst eines oder mehrere Speichervorrichtungen, wie zum Beispiel einen flüchtigen Speicher (z. B. Dynamic-Random-Access-Memory (DRAM)), einen nichtflüchtigen Speicher (z. B. Read-Only-Memory (ROM)), Flash-Speicher, Festkörperspeicher und/oder eine Festplatte beinhalten kann. Bei manchen Ausführungsformen kann der Speicher 2404 einen Speicher beinhalten, der einen Die mit der Verarbeitungsvorrichtung 2402 gemeinsam nutzt. Dieser Speicher kann als Cache-Speicher verwendet werden, und kann einen eingebetteten dynamischen Direktzugriffsspeicher (embedded Dynamic Random Access Memory - eDRAM) oder einen magnetischen Spin-Transfer-Torque-Direktzugriffsspeicher (Spin Transfer Torque Magnetic Random Access Memory - STT-MRAM) beinhalten.
  • Bei manchen Ausführungsformen kann die Rechenvorrichtung 2400 einen Kommunikationschip 2412 beinhalten (z. B. einen oder mehrere Kommunikationschips; es wird angemerkt, dass die Begriffe „Chip“, „Die“ und „IC-Die“ hier austauschbar verwendet werden). Zum Beispiel kann der Kommunikationschip 2412 zum Verwalten drahtloser Kommunikationen zum Transfer von Daten zu und von der Datenverarbeitungsvorrichtung 2400 konfiguriert sein. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium kommunizieren können. Der Begriff impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl sie bei manchen Ausführungsformen diese nicht enthalten können.
  • Der Kommunikationschip 2412 kann beliebige einer Reihe von Drahtlosstandards oder -protokollen implementieren, einschließlich Institute-for-Electrical-and-Electronic-Engineers(IEEE)-Standards einschließlich Wi-Fi (IEEE-802.11-Familie), IEEE-802.16-Standards (z. B. IEEE-802.16-2005-Amendment), Long-Term-Evolution(LTE)-Project zusammen mit allen Änderungen, Aktualisierungen und/oder Revisionen (z. B. Advanced-LTE-Project, Ultramobile-Broadband(UMB)-Projekt (auch als „3GPP2“ bezeichnet) usw.). IEEE-1402.16-kompatible Broadband-Wireless-Access(BWA)-Netzwerke werden allgemein als WiMAX-Netzwerke bezeichnet, ein Akronym, das für weltweite Interoperabilität für Mikrowellenzugang steht, das eine Zertifizierungsmarke für Produkte ist, die Konformitäts- und Interoperabilitätstests für die IEEE-1402.16-Standards bestehen. Der Kommunikationschip 2412 kann gemäß einem Global-System-for-Mobile-Communication(GSM)-, General-Packet-Radio-Service(GPRS)-, Universal-Mobile-Telecommunications-System(UMTS)-, High-Speed-Packet-Access(HSPA)-, Evolved-HSPA(E-HSPA)- oder LTE-Netz arbeiten. Der Kommunikationschip 2412 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 2412 kann gemäß Code Division Multiple Access (CDMA), Time Division Multiple Access (TDMA), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Abwandlungen davon sowie beliebigen anderen Drahtlosprotokollen, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden, arbeiten. Der Kommunikationschip 2412 kann in anderen Ausführungsformen gemäß anderen Drahtlosprotokollen arbeiten. Die Datenverarbeitungsvorrichtung 2400 kann eine Antenne 2422 beinhalten, um drahtlose Kommunikationen zu ermöglichen und/oder andere drahtlose Kommunikationen (wie zum Beispiel AM- oder FM-Funkübertragungen) zu empfangen.
  • Bei manchen Ausführungsformen kann der Kommunikationschip 2412 verdrahtete Kommunikationen wie zum Beispiel elektrische, optische oder jegliche anderen geeigneten Kommunikationsprotokolle (zum Beispiel das Ethernet) verwalten. Wie oben erwähnt, kann der Kommunikationschip 2412 mehrere Kommunikationschips beinhalten. Beispielsweise kann ein erster Kommunikationschip 2412 für drahtlose Kommunikationen mit kürzerer Reichweite dediziert sein, wie etwa Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 2412 kann für drahtlose Kommunikationen mit längerer Reichweite dediziert sein, wie etwa globales Positionierungssystem (GPS), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei manchen Ausführungsformen kann ein erster Kommunikationschip 2412 für drahtlose Kommunikationen dediziert sein und ein zweiter Kommunikationschip 2412 kann für drahtgebundene Kommunikationen dediziert sein.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine Batterie-/Leistungsschaltung 2414 beinhalten. Die Batterie-/Leistungsschaltung 2414 kann ein oder mehrere Energiespeicherungsvorrichtungen (zum Beispiel Batterien oder Kondensatoren) und/oder eine Schaltungsanordnung zum Koppeln von Komponenten der Datenverarbeitungsvorrichtung 2400 mit einer von der Datenverarbeitungsvorrichtung 2400 getrennten Energiequelle (zum Beispiel Wechselstromnetz) beinhalten.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine Anzeigevorrichtung 2406 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben diskutiert) beinhalten. Die Anzeigevorrichtung 2406 kann beliebige visuelle Indikatoren beinhalten, wie zum Beispiel ein Head-Up-Display, einen Computermonitor, einen Projektor, ein Touchscreen-Display, ein Liquid-Crystal-Display (LCD), ein Leuchtdioden-Display oder einen Flachbildschirm.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine Audioausgabevorrichtung 2408 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Die Audioausgabevorrichtung 2408 kann eine beliebige Vorrichtung beinhalten, die ein akustisches Signal erzeugt, wie zum Beispiel Lautsprecher, Kopfhörer oder Ohrhörer.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine Audioeingabevorrichtung 2418 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben diskutiert) beinhalten. Die Audioeingabevorrichtung 2418 kann eine beliebige Vorrichtung beinhalten, die ein Signal erzeugt, das für einen Ton repräsentativ ist, wie zum Beispiel Mikrofone, Mikrofon-Arrays oder digitale Instrumente (zum Beispiel Instrumente mit einer Musical-Instrument-Digital-Interface (MIDI) -Ausgabe).
  • Die Datenverarbeitungsvorrichtung 2400 kann eine GPS-Vorrichtung 2416 (oder eine entsprechende Schnittstellenschaltung, wie oben diskutiert) beinhalten. Die GPS-Vorrichtung 2416 kann mit einem satellitengestützten System in Kommunikation sein und kann einen Standort der Datenverarbeitungsvorrichtung 2400 empfangen, wie im Stand der Technik bekannt.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine andere Ausgabevorrichtung 2410 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben diskutiert) beinhalten. Beispiele für andere Ausgabevorrichtungen 2410 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen drahtgebundenen oder drahtlosen Sender zum Bereitstellen von Informationen für andere Vorrichtungen oder eine zusätzliche Speicherungsvorrichtung beinhalten.
  • Die Datenverarbeitungsvorrichtung 2400 kann eine andere Eingabevorrichtung 2420 (oder eine entsprechende Schnittstellenschaltungsanordnung, wie oben diskutiert) beinhalten. Beispiele für andere Eingabevorrichtungen 2420 können einen Beschleunigungsmesser, ein Gyroskop, einen Kompass, ein Bilderfassungsvorrichtung, eine Tastatur, eine Cursorsteuerungsvorrichtung, wie zum Beispiel eine Maus, einen Eingabestift, ein Touchpad, einen Barcode-Leser, einen Quick-Response (QR) - Code-Leser, jeglichen Sensor, oder eine Radio-Frequency-Identification (RFID) -Lesevorrichtung beinhalten.
  • Die Datenverarbeitungsvorrichtung 2400 kann einen beliebigen gewünschten Formfaktor haben, wie zum Beispiel eine Handheld- oder mobile Datenverarbeitungsvorrichtung (zum Beispiel ein Mobiltelefon, ein Smartphone, eine mobiles Internetvorrichtung, eine Musikwiedergabevorrichtung, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen Personal Digital Assistant (PDA), einen ultramobilen Personal-Computer usw.), eine Desktop-Datenverarbeitungsvorrichtung, einen Server oder eine andere vernetzte Datenverarbeitungskomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungssteuereinheit, eine Fahrzeugsteuereinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare Datenverarbeitungsvorrichtung. Bei manchen Ausführungsformen kann die Datenverarbeitungsvorrichtung 2400 eine beliebige andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Ausgewählte Beispiele
  • Die folgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsformen bereit.
  • Beispiel 1 stellt eine optoelektronische Baugruppe bereit (z. B. 100 aus 1) umfassend: ein Substrat (z. B. 102) mit einem Kern (z. B. 104), der aus Glas besteht; und eine PIC (z. B. 134) und eine elektronische IC (EIC) (z. B. 138), die mit einer ersten Seite (z. B. 132) des Substrats gekoppelt sind. Der Kern umfasst einen Wellenleiter (z. B. 106) mit einem ersten Endpunkt nahe der ersten Seite und einem zweiten Endpunkt, der auf einer zweiten Seite (z. B. 108) des Substrats freigelegt ist, und die erste Seite ist orthogonal zu der zweiten Seite.
  • Beispiel 2 stellt die optoelektronische Baugruppe aus Beispiel 1 bereit, wobei sich der erste Endpunkt des Wellenleiters auf einer dritten Seite (z. B. 110) des Kerns parallel zur ersten Seite des Substrats befindet, wobei das Substrat ferner einen optischen Via umfasst, der am ersten Endpunkt des Wellenleiters ausgerichtet ist, und sich der optische Via zwischen der ersten Seite und der dritten Seite erstreckt.
  • Beispiel 3 stellt die optoelektronische Baugruppe aus Beispiel 2 bereit, wobei der Wellenleiter einen ersten Brechungsindex aufweist und das Glas des Kerns einen zweiten Brechungsindex aufweist, der sich von dem ersten Brechungsindex unterscheidet.
  • Beispiel 4 stellt die optoelektronische Baugruppe aus einem der Beispiele 2-3 bereit, wobei der Wellenleiter eine beliebige Form aufweist, die durch einen Laser zwischen dem Endpunkt auf der zweiten Seite und dem anderen Endpunkt auf der dritten Seite eingeschrieben werden kann.
  • Beispiel 5 stellt die optoelektronische Baugruppe aus einem der Beispiele 2-4 bereit, die ferner eine optische Linse (z. B. 130) umfasst, die auf der ersten Seite an dem Substrat angebracht ist. Die optische Linse ist am optischen Via ausgerichtet und dazu ausgelegt, die optischen Signale zwischen dem optischen Via und der PIC zu fokussieren.
  • Beispiel 6 stellt die optoelektronische Baugruppe aus Beispiel 5 bereit, wobei die optische Linse ein Linsenarray umfasst.
  • Beispiel 7 stellt die optoelektronische Baugruppe nach einem der Beispiele 1-6 bereit, wobei eine optische Kopplungsstruktur (OCS) (z. B. 146), die eine optische Faser umfasst, mit der zweiten Seite gekoppelt und am freigelegten zweiten Endpunkt des Wellenleiters ausgerichtet ist.
  • Beispiel 8 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-7 bereit, wobei der Wellenleiter unter Verwendung von direktem Laserschreiben (DLW) gefertigt wird.
  • Beispiel 9 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-8 bereit, wobei das Substrat ferner alternierende Schichten dielektrischer und leitfähiger Leiterbahnen auf beiden Seiten des Kerns beinhaltet.
  • Beispiel 10 stellt die optoelektronische Baugruppe aus Beispiel 9 bereit, wobei die leitfähigen Leiterbahnen eine elektrische Kopplung zwischen der PIC und der EIC bereitstellen (z. B. 3).
  • Beispiel 11 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-10 bereit, wobei das Substrat ferner einen Glasdurchgang (TGV) (z. B. 120) durch den Kern beinhaltet, der dazu ausgelegt ist, eine elektrische Kopplung zwischen der ersten Seite und einer vierten Seite (z. B. 144) des Substrats gegenüber der ersten Seite bereitzustellen.
  • Beispiel 12 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-11 bereit, wobei: der Kern ferner einen Hohlraum (z. B. 112) umfasst, sich ein IC-Die (z. B. 114) im Hohlraum befindet und der IC-Die eine elektrische Kopplung zwischen der PIC und der EIC bereitstellt (z. B. 1).
  • Beispiel 13 stellt die optoelektronische Baugruppe aus Beispiel 12 bereit, wobei der Hohlraum ein Blindraum ist (z. B. 112(1)).
  • Beispiel 14 stellt die optoelektronische Baugruppe aus Beispiel 12 bereit, wobei der Hohlraum ein Durchgangsraum ist (z. B. 112(2)).
  • Beispiel 15 stellt die optoelektronische Baugruppe aus einem der Beispiele 12-14 bereit, wobei das Substrat ferner ein Dielektrikum (z. B. 122) beinhaltet, das den Kern einkapselt.
  • Beispiel 16 stellt die optoelektronische Baugruppe aus Beispiel 15 bereit, bei der das Dielektrikum einen beliebigen Raum um den IC-Die herum im Hohlraum füllt.
  • Beispiel 17 stellt die optoelektronische Baugruppe aus einem der Beispiele 12-16 bereit, wobei der IC-Die mit einem Klebstoff (z. B. 116) am Kern angebracht ist.
  • Beispiel 18 stellt die optoelektronische Baugruppe aus einem der Beispiele 12-17 bereit, wobei der IC-Die Siliciumdurchkontakte (TSVs) (z. B. 118) umfasst, die dazu ausgelegt sind, eine elektrische Kopplung zwischen der ersten Seite des Substrats und einer vierten Seite (z. B. 144) des Substrats gegenüber der ersten Seite bereitzustellen.
  • Beispiel 19 stellt die optoelektronische Baugruppe aus einem der Beispiele 12-18 bereit, wobei der IC-Die ein passiver Die ohne irgendwelche aktiven Elemente ist.
  • Beispiel 20 stellt die optoelektronische Baugruppe aus einem der Beispiele 12-19 bereit, wobei der IC-Die aktive Elemente umfasst.
  • Beispiel 21 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-20 bereit, bei der die PIC und die EIC mit dem Substrat mit Zwischenverbindungen erster Ebene (FLI) gekoppelt sind (z. B. 136).
  • Beispiel 22 stellt die optoelektronische Baugruppe aus Beispiel 21 bereit, wobei das Substrat ein erstes Substrat ist, das mit einem zweiten Substrat (z. B. 402) mit Zwischenverbindungen mittlerer Ebene (MLI) (z. B. 142) gekoppelt ist (z. B. 4).
  • Beispiel 23 stellt die optoelektronische Baugruppe aus Beispiel 22 bereit, bei der ein erstes Rastermaß der FLI kleiner als ein zweites Rastermaß der MLI ist.
  • Beispiel 24 stellt die optoelektronische Baugruppe aus Beispiel 22 bereit, wobei ein erstes Rastermaß der FLI gleich einem zweiten Rastermaß der MLI ist.
  • Beispiel 25 stellt die optoelektronische Baugruppe aus einem der Beispiele 22-24 bereit, wobei das erste Substrat kleiner als das zweite Substrat ist.
  • Beispiel 26 stellt die optoelektronische Baugruppe aus Beispiel 22 bereit, wobei das zweite Substrat einen Kern aus organischem Material umfasst, der von alternierenden Schichten aus Isolator- und leitfähigen Pfaden umgeben ist.
  • Beispiel 27 stellt die optoelektronische Baugruppe aus einem der Beispiele 26 bereit, bei der das zweite Substrat mit einer PCB mit Zwischenverbindungen zweiter Ebene (SLI) (z. B. 414) gekoppelt ist.
  • Beispiel 28 stellt die optoelektronische Baugruppe aus Beispiel 27 bereit, wobei ein erstes Rastermaß der FLI kleiner als ein zweites Rastermaß der MLI ist und das zweite Rastermaß der MLI kleiner als ein drittes Rastermaß der SLI ist.
  • Beispiel 29 stellt die optoelektronische Baugruppe aus einem der Beispiele 28 bereit, die ferner ein anderes des ersten Substrats umfasst, das mit dem zweiten Substrat gekoppelt ist.
  • Beispiel 30 stellt die optoelektronische Baugruppe aus einem der Beispiele 1-29 bereit, wobei das Substrat, die PIC und die EIC zusammen ein Subsystem eines größeren optoelektronischen Systems bilden.
  • Beispiel 31 stellt ein Substrat bereit, das Folgendes umfasst: einen Kern aus Glas; und alternierende Schichten dielektrischer und leitfähiger Leiterbahnen auf beiden Seiten des Kerns. Der Kern umfasst einen Wellenleiter mit einem ersten Endpunkt auf einer ersten Seite des Kerns und einem zweiten Endpunkt auf einer zweiten Seite des Kerns, und die erste Seite ist orthogonal zu der zweiten Seite.
  • Beispiel 32 stellt das Substrat aus Beispiel 31 bereit, in dem der Wellenleiter durch einen DLW-Prozess gefertigt wird.
  • Beispiel 33 stellt das Substrat aus einem der Beispiele 31-32 bereit, wobei der Wellenleiter einen anderen Brechungsindex als der Kern aufweist.
  • Beispiel 34 stellt das Substrat nach einem der Beispiele 31-33 bereit, das ferner einen optischen Via umfasst, der am Wellenleiter ausgerichtet und dazu ausgelegt ist, optische Signale zwischen dem Wellenleiter und einer dritten Seite des Substrats zu leiten, wobei die dritte Seite parallel zur zweiten Seite und von dieser beabstandet ist.
  • Beispiel 35 stellt das Substrat von Beispiel 34 bereit, wobei der optische Via dazu ausgelegt ist, eine Schnittstelle mit einer optischen Linse zu bilden, die an der zweiten Seite des Substrats angebracht und am optischen Via ausgerichtet ist.
  • Beispiel 36 stellt das Substrat eines der Beispiele 31-35 bereit, wobei das Dielektrikum einen Ajinomoto-Aufbaufilm umfasst und die leitfähigen Leiterbahnen Kupfer umfassen.
  • Beispiel 37 stellt das Substrat aus einem der Beispiele 31-36 bereit, das ferner TGVs durch das Dielektrikum und den Kern umfasst. Die TGVs koppeln eine dritte Seite des Substrats elektrisch mit einer vierten Seite des Substrats gegenüber der dritten Seite.
  • Beispiel 38 stellt das Substrat aus Beispiel 37 bereit, das ferner leitfähige Kontakte auf der dritten Seite umfasst, die dazu ausgelegt sind, mit FLls mit einer PIC oder EIC gekoppelt zu werden.
  • Beispiel 39 stellt das Substrat nach einem der Beispiele 37-38 bereit, das ferner leitfähige Kontakte auf der vierten Seite umfasst, die dazu konfiguriert sind, mit einem anderen Substrat mit MLIS gekoppelt zu werden.
  • Beispiel 40 stellt das Substrat aus Beispiel 39 bereit, bei dem das andere Substrat mit einer PCB mit SLls gekoppelt ist.
  • Beispiel 41 stellt das Substrat aus einem der Beispiele 39-40 bereit, wobei das Substrat kleiner als das andere Substrat ist.
  • Beispiel 42 stellt das Substrat nach einem der Beispiele 31-41 bereit, wobei der Kern einen Hohlraum mit einem IC-Die umfasst.
  • Beispiel 43 stellt das Substrat aus Beispiel 42 bereit, wobei der IC-Die eine elektrische Kopplung zwischen Komponenten bereitstellt, die mit dem Substrat gekoppelt sind.
  • Beispiel 44 stellt das Substrat aus Beispiel 43 bereit, wobei der IC-Die auch aktive Elemente umfasst.
  • Beispiel 45 stellt das Substrat aus einem der Beispiele 43-44 bereit, wobei der IC-Die TSVs umfasst.
  • Beispiel 46 stellt das Substrat aus einem der Beispiele 43-44 bereit, wobei der IC-Die keine TSV aufweist.
  • Beispiel 47 stellt das Substrat aus einem der Beispiele 42-46 bereit, wobei der Hohlraum ein Blindraum ist.
  • Beispiel 48 stellt das Substrat aus einem der Beispiele 42-47 bereit, wobei ein Isolator einen Raum um den IC-Die im Hohlraum füllt.
  • Beispiel 49 stellt das Substrat aus einem der Beispiele 42-48 bereit, wobei der IC-Die mit einem Klebstoff am Hohlraum angebracht ist.
  • Beispiel 50 stellt das Substrat aus einem der Beispiele 42-49 bereit, wobei der IC-Die eine Leistungs-, Masse- und Signalverbindung zwischen Komponenten ermöglicht, die mit dem Substrat gekoppelt sind.
  • Beispiel 51 stellt ein Verfahren bereit, das Folgendes umfasst: Bereitstellen eines Substrats mit einem Kern, der Glas mit einem Wellenleiter und einem optischen Via umfasst; Anbringen einer optischen Linse an einer ersten Seite des Substrats, die am optischen Via ausgerichtet ist; und elektrisches und mechanisches Koppeln einer PIC und einer EIC auf der ersten Seite. Die PIC ist an der optischen Linse ausgerichtet, der optische Via ist an einem ersten Endpunkt des Wellenleiters nahe der ersten Seite ausgerichtet und ein zweiter Endpunkt des Wellenleiters befindet sich auf einer zweiten Seite des Substrats orthogonal zur ersten Seite.
  • Beispiel 52 stellt das Verfahren aus Beispiel 51 bereit, bei dem der Wellenleiter durch einen DLW-Prozess im Kern gebildet wird.
  • Beispiel 53 stellt das Verfahren nach einem der Beispiele 51-52 bereit, bei dem der optische Via im Substrat durch einen Ätzprozess gebildet wird, gefolgt von einer Füllung mit transparentem Epoxid.
  • Beispiel 54 stellt das Verfahren nach einem der Beispiele 51-53 bereit, ferner umfassend Anbringen eines OCS an der zweiten Seite des Substrats, die am zweiten Endpunkt des Wellenleiters ausgerichtet ist.
  • Beispiel 55 stellt das Verfahren nach einem der Beispiele 51-54 bereit, bei dem FLls verwendet werden, um die PIC und die EIC elektrisch und mechanisch mit dem Substrat zu koppeln.
  • Beispiel 56 stellt das Verfahren nach einem der Beispiele 51-55 bereit, bei dem das Substrat ein erstes Substrat ist, und das Verfahren umfasst ferner elektrisches und mechanisches Koppeln eines zweiten Substrats mit dem ersten Substrat.
  • Beispiel 57 stellt das Verfahren aus Beispiel 56 bereit, bei dem MLls verwendet werden, um das zweite Substrat elektrisch und mechanisch mit dem ersten Substrat zu koppeln.
  • Beispiel 58 stellt das Verfahren nach einem der Beispiele 56-57 bereit, bei dem das zweite Substrat größer als das erste Substrat ist.
  • Beispiel 59 stellt das Verfahren nach einem der Beispiele 56-58 bereit, das ferner ein elektrisches und mechanisches Koppeln des zweiten Substrats mit einer PCB umfasst.
  • Beispiel 60 stellt das Verfahren nach einem der Beispiele 56-59 bereit, wobei SLls zum elektrischen und mechanischen Koppeln des zweiten Substrats mit der PCB verwendet werden.
  • Beispiel 61 stellt das Verfahren nach einem der Beispiele 51-60 bereit, ferner umfassend: Empfangen eines optischen Signals am zweiten Endpunkt des Wellenleiters auf der zweiten Seite; Routing des optischen Signals von der zweiten Seite zur ersten Seite; und Übertragen des optischen Signals durch die optische Linse von der ersten Seite an die PIC.
  • Beispiel 62 stellt das Verfahren nach einem der Beispiele 51-61 bereit, ferner umfassend: Empfangen eines optischen Signals an der optischen Linse auf der ersten Seite des Substrats; Routing des optischen Signals von der ersten Seite zur zweiten Seite; und Übertragen des optischen Signals aus der zweiten Seite des Substrats.
  • Beispiel 63 stellt das Verfahren nach einem der Beispiele 51-62 bereit, ferner umfassend Bereitstellen von Leistungs-, Masse- und elektrischen Signalen an die PIC und die EIC durch das Substrat.
  • Beispiel 64 stellt das Verfahren von Beispiel 63 bereit, wobei das Bereitstellen von Leistung, Masse und elektrischen Signalen das elektrische Koppeln der ersten Seite des Substrats mit einer dritten Seite des Substrats gegenüber der ersten Seite mit TGVs umfasst.
  • Beispiel 65 stellt das Verfahren aus Beispiel 64 bereit, bei dem die TGVs durch Ätzen und anschließende Abscheidung von leitfähigem Metall im Kern gebildet werden.
  • Beispiel 66 stellt das Verfahren nach einem der Beispiele 63-65 bereit, wobei das Bereitstellen von Leistung, Masse und elektrischen Signalen eine elektrische Kopplung unter Verwendung eines IC-Dies innerhalb eines Hohlraums im Kern des Substrats umfasst.
  • Beispiel 67 stellt das Verfahren aus Beispiel 66 bereit, bei dem der Hohlraum ein Blindraum ist, der IC-Die keine TSVs aufweist und der IC-Die eine elektrische Kopplung zwischen der PIC und der EIC bereitstellt.
  • Beispiel 68 stellt das Verfahren aus Beispiel 66 bereit, wobei der Hohlraum ein Durchgangsraum ist, der IC-Die TSVs aufweist, der IC-Die eine elektrische Kopplung zwischen der PIC und der EIC bereitstellt und der IC-Die eine elektrische Kopplung zwischen der ersten Seite und einer dritten Seite des Substrats gegenüber der ersten Seite bereitstellt.
  • Beispiel 69 stellt das Verfahren nach einem der Beispiele 66-68 bereit, bei dem der Hohlraum durch einen Ätzprozess im Kern gebildet wird.
  • Beispiel 70 stellt das Verfahren nach einem der Beispiele 66-69 bereit, ferner umfassend Anbringen des IC-Die innerhalb des Hohlraums unter Verwendung eines Klebstoffs.
  • Die obige Beschreibung veranschaulichter Implementierungen der Offenbarung, einschließlich dessen, was in der Zusammenfassung beschrieben wird, ist nicht so zu verstehen, dass sie erschöpfend wäre oder die Offenbarung auf die offenbarten genauen Formen beschränken würde. Obwohl spezielle Implementierungen der Offenbarung und Beispiele dafür hier zu veranschaulichenden Zwecken beschrieben wurden, sind verschiedene äquivalente Modifikationen innerhalb des Schutzumfangs der Offenbarung möglich, wie ein Fachmann auf dem betreffenden Gebiet erkennen wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 17/473694 [0001]

Claims (25)

  1. Optoelektronische Baugruppe, die Folgendes umfasst: ein Substrat mit einem Kern, der aus Glas besteht; und eine photonische integrierte Schaltung (PIC) und eine elektronische integrierte Schaltung (EIC), die mit einer ersten Seite des Substrats gekoppelt sind, wobei: der Kern einen Wellenleiter mit einem ersten Endpunkt nahe der ersten Seite und einem zweiten Endpunkt, der auf einer zweiten Seite des Substrats freigelegt ist, umfasst und die erste Seite orthogonal zur zweiten Seite ist.
  2. Optoelektronische Baugruppe nach Anspruch 1, wobei: der erste Endpunkt des Wellenleiters sich auf einer dritten Seite des Kerns parallel zur ersten Seite des Substrats befindet, das Substrat ferner einen optischen Via umfasst, der am ersten Endpunkt des Wellenleiters ausgerichtet ist, und der optische Via sich zwischen der ersten Seite und der dritten Seite erstreckt.
  3. Optoelektronische Baugruppe nach Anspruch 2, wobei: der Wellenleiter einen ersten Brechungsindex aufweist und das Glas des Kerns einen zweiten Brechungsindex aufweist, der sich vom ersten Brechungsindex unterscheidet.
  4. Optoelektronische Baugruppe nach einem der Ansprüche 2-3, ferner umfassend eine optische Linse, die auf der ersten Seite am Substrat angebracht ist, wobei die optische Linse am optischen Via ausgerichtet und dazu ausgelegt ist, die optischen Signale zwischen dem optischen Via und der PIC zu fokussieren.
  5. Optoelektronische Baugruppe nach einem der Ansprüche 1-4, wobei eine optische Kopplungsstruktur (OCS), die eine optische Faser umfasst, mit der zweiten Seite gekoppelt und am freigelegten zweiten Endpunkt des Wellenleiters ausgerichtet ist.
  6. Optoelektronische Baugruppe nach einem der Ansprüche 1-5, wobei: der Kern ferner einen Hohlraum umfasst, ein IC-Die sich im Hohlraum befindet und der IC-Die dazu ausgelegt ist, eine elektrische Kopplung zwischen der PIC und der EIC bereitzustellen.
  7. Optoelektronische Baugruppe nach Anspruch 6, wobei das Substrat ferner ein Dielektrikum beinhaltet, das den Kern einkapselt.
  8. Optoelektronische Baugruppe nach Anspruch 7, wobei das Dielektrikum einen beliebigen Raum um den IC-Die herum im Hohlraum füllt.
  9. Optoelektronische Baugruppe nach einem der Ansprüche 6-8, wobei der IC-Die mit einem Klebstoff am Kern angebracht ist.
  10. Optoelektronische Baugruppe nach einem der Ansprüche 1-9, wobei die PIC und die EIC mit dem Substrat mit Zwischenverbindungen erster Ebene (FLI) gekoppelt sind.
  11. Optoelektronische Baugruppe nach Anspruch 10, wobei das Substrat ein erstes Substrat ist, das mit einem zweiten Substrat mit Zwischenverbindungen mittlerer Ebene (MLI) gekoppelt ist.
  12. Optoelektronische Baugruppe nach Anspruch 11, wobei das erste Substrat kleiner als das zweite Substrat ist.
  13. Optoelektronische Baugruppe nach Anspruch 11, wobei das zweite Substrat einen Kern aus organischem Material umfasst, der von alternierenden Schichten aus Isolator und leitfähigen Pfaden umgeben ist.
  14. Optoelektronische Baugruppe nach einem der Ansprüche 11-13, wobei das zweite Substrat mit einer Leiterplatte (PCB) mit Zwischenverbindungen zweiter Ebene (SLI) gekoppelt ist.
  15. Optoelektronische Baugruppe nach Anspruch 14, wobei ein erstes Rastermaß der FLI kleiner als ein zweites Rastermaß der MLI ist und das zweite Rastermaß der MLI kleiner als ein drittes Rastermaß der SLI ist.
  16. Substrat, das Folgendes umfasst: einen Kern aus Glas; und alternierende Schichten dielektrischer und leitfähiger Leiterbahnen auf beiden Seiten des Kerns, wobei: der Kern einen Wellenleiter mit einem ersten Endpunkt auf einer ersten Seite des Kerns und einen zweiten Endpunkt auf einer zweiten Seite des Kerns umfasst und die erste Seite orthogonal zur zweiten Seite ist.
  17. Substrat nach Anspruch 16, wobei der Wellenleiter einen anderen Brechungsindex als der Kern aufweist.
  18. Substrat nach einem der Ansprüche 16-17, ferner umfassend einen optischen Via, der am Wellenleiter ausgerichtet ist und dazu ausgelegt ist, optische Signale zwischen dem Wellenleiter und einer dritten Seite des Substrats zu leiten, wobei die dritte Seite parallel zur zweiten Seite und von dieser beabstandet ist.
  19. Substrat nach Anspruch 18, wobei der optische Via dazu ausgelegt ist, eine Schnittstelle mit einer optischen Linse zu bilden, die an der zweiten Seite des Substrats angebracht und am optischen Via ausgerichtet ist.
  20. Substrat nach einem der Ansprüche 16-19, ferner umfassend Glasdurchkontakte (TGVs) durch das Dielektrikum und den Kern, wobei die TGVs dazu ausgelegt sind, eine dritte Seite des Substrats elektrisch mit einer vierten Seite des Substrats gegenüber der dritten Seite zu koppeln.
  21. Substrat nach einem der Ansprüche 16-20, wobei: der Kern einen Hohlraum mit einem IC-Die umfasst, der Hohlraum ein Blindraum ist, ein Isolator füllt einen Raum um den IC-Die im Hohlraum füllt und der IC-Die mit einem Klebstoff am Hohlraum angebracht ist.
  22. Verfahren, das Folgendes umfasst: Bereitstellen eines Substrats mit einem Kern, der Glas mit einem Wellenleiter und einem optischen Via umfasst; Anbringen einer optischen Linse an einer ersten Seite des Substrats, die am optischen Via ausgerichtet ist; und elektrisches und mechanisches Koppeln einer PIC und einer EIC auf der ersten Seite, wobei: die PIC an der optischen Linse ausgerichtet ist, der optische Via an einem ersten Endpunkt des Wellenleiters nahe der ersten Seite ausgerichtet ist und ein zweiter Endpunkt des Wellenleiters sich auf einer zweiten Seite des Substrats orthogonal zur ersten Seite befindet.
  23. Verfahren nach Anspruch 22, wobei der Wellenleiter im Kern durch einen Direktlaserschreibprozess (DLW) gebildet wird.
  24. Verfahren nach einem der Ansprüche 22-23, wobei der optische Via im Substrat durch einen Ätzprozess gebildet wird, gefolgt von einer Füllung mit transparentem Epoxid.
  25. Verfahren nach einem der Ansprüche 22-24, ferner umfassend Anbringen einer optischen Kopplungsstruktur (OCS) an der zweiten Seite des Substrats, die am zweiten Endpunkt des Wellenleiters ausgerichtet ist.
DE112022001663.9T 2021-09-13 2022-08-22 Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen Pending DE112022001663T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/473,694 US20230080454A1 (en) 2021-09-13 2021-09-13 Nested glass packaging architecture for hybrid electrical and optical communication devices
US17/473,694 2021-09-13
PCT/US2022/041126 WO2023038786A1 (en) 2021-09-13 2022-08-22 Nested glass packaging architecture for hybrid electrical and optical communication devices

Publications (1)

Publication Number Publication Date
DE112022001663T5 true DE112022001663T5 (de) 2024-01-11

Family

ID=85478072

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022001663.9T Pending DE112022001663T5 (de) 2021-09-13 2022-08-22 Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen

Country Status (4)

Country Link
US (1) US20230080454A1 (de)
CN (1) CN117581649A (de)
DE (1) DE112022001663T5 (de)
WO (1) WO2023038786A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199600A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Optical multichip package with multiple system-on-chip dies
US11929357B2 (en) * 2021-10-20 2024-03-12 Advanced Semiconductor Engineering, Inc. Optoelectronic package structure and method of manufacturing the same
US20230417993A1 (en) * 2022-06-27 2023-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic Package and Method of Manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1491927B1 (de) * 2002-04-01 2013-02-27 Ibiden Co., Ltd. Ic-chip-anbringsubstrat, und ic-chip-anbringsubstratherstellungsverfahren.
US9329341B2 (en) * 2012-08-22 2016-05-03 Telefonaktiebolaget L M Ericsson (Publ) Radiation scribed waveguide coupling for photonic circuits
US10948658B2 (en) * 2017-02-27 2021-03-16 Corning Optical Communications LLC Optical interconnection assemblies, glass interconnection substrates, and methods of making an optical connection
US11076491B2 (en) * 2019-10-16 2021-07-27 Compass Technology Company Limited Integrated electro-optical flexible circuit board
US11262514B2 (en) * 2019-12-09 2022-03-01 Lawrence Livermore National Security, Llc Apparatus and method for hybrid opto-electrical multichip module

Also Published As

Publication number Publication date
US20230080454A1 (en) 2023-03-16
WO2023038786A1 (en) 2023-03-16
CN117581649A (zh) 2024-02-20

Similar Documents

Publication Publication Date Title
DE112022001663T5 (de) Verschachtelte Glasgehäusearchitektur für hybride elektrische und optische Kommunikationsvorrichtungen
DE112016007304T5 (de) Eingebetteter die in interposer-gehäusen
DE102020132231A1 (de) Mikroelektronisches bauteil, das geformte bereiche mit through-mold-vias aufweist
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112019001681T5 (de) Antennenmodule und kommunikationsvorrichtungen
DE112017008333T5 (de) Mikroelektronische anordnungen
DE112019003199T5 (de) Mikroelektronische anordnungen umfassend interposer
DE112017008326T5 (de) Mikroelektronische Anordnungen
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE112022001616T5 (de) Mikroelektronische baugruppen mit rückseitigen die-zu-gehäuse-zwischenverbindungen
EP4016146A1 (de) Hybridherstellung zum integrieren von photonischen und elektronischen komponenten
DE102022105027A1 (de) Mikroelektronische baugruppen mit integrierten magnetkerninduktivitäten
DE102020117968A1 (de) Brücke für radiofrequenz- (rf) multi-chip-module
DE102022129664A1 (de) Packaging architecture with patterned through-dielectric vias and redistribution layers
US20240006375A1 (en) Package architecture with compute bricks having vertically stacked dies
DE102022126794A1 (de) Disaggregierte entropiedienste für mikroelektronische baugruppen
DE102022101224A1 (de) Mikroelektronische baugruppen einschliesslich brücken
DE102023120488A1 (de) Package-architektur für quasi-monolithischen chip mit rückseitiger leistung
DE102022128596A1 (de) Packagingarchitektur mit integrierten schaltungs-dies über eingabe-/ausgabe-schnittstellen
US20230352464A1 (en) Scalable package architecture using reticle stitching and photonics for zetta-scale integrated circuits
US20240006395A1 (en) Package architecture of scalable compute wall having compute bricks with vertically stacked dies
US20230420432A1 (en) Package architecture of photonic system with vertically stacked dies having planarized edges
US20240004129A1 (en) Hybrid bonding with photonic integrated circuits for high bandwidth reticle stitching of reticle sized integrated circuit dies
EP4333053A2 (de) Mikroelektronische anordnungen mit durch einen brückenchip geleiteter stromversorgung
US20230420377A1 (en) Packaging architecture with trench via routing for on-package high-speed interconnects