CN117581649A - 用于混合电和光通信器件的嵌套玻璃封装架构 - Google Patents

用于混合电和光通信器件的嵌套玻璃封装架构 Download PDF

Info

Publication number
CN117581649A
CN117581649A CN202280045417.2A CN202280045417A CN117581649A CN 117581649 A CN117581649 A CN 117581649A CN 202280045417 A CN202280045417 A CN 202280045417A CN 117581649 A CN117581649 A CN 117581649A
Authority
CN
China
Prior art keywords
substrate
optical
core
waveguide
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280045417.2A
Other languages
English (en)
Inventor
S·V·皮耶塔姆巴拉姆
B·C·马林
D·马利克
T·A·易卜拉欣
J·埃克顿
O·G·卡尔哈德
B·P·佩恩梅查
李晓倩
N·A·德什潘德
M·莫迪
B·聂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN117581649A publication Critical patent/CN117581649A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12035—Materials
    • G02B2006/12038—Glass (SiO2 based materials)
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12102—Lens
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12083—Constructional arrangements
    • G02B2006/12121—Laser
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/421—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical component consisting of a short length of fibre, e.g. fibre stub
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

公开了一种光电子组件，包括具有由玻璃组成的芯的衬底，以及耦合到衬底的第一侧面的光子集成电路(PIC)和电子IC(EIC)。芯包括波导，所述波导具有靠近第一侧面的第一端点和暴露在衬底的与第一侧面正交的第二侧面上的第二端点。波导的第一端点位于芯的与衬底的第一侧面平行的第三侧面上。衬底还包括与第一端点对准的光学过孔，并且光学过孔在第一侧面与第三侧面之间延伸。在各种实施例中，波导具有可以通过激光在第一端点和第二端点之间刻划的任何形状。

Description

用于混合电和光通信器件的嵌套玻璃封装架构
相关申请的交叉引用
本专利申请要求享有于2021年9月13日提交的题为“NESTED GLASS PACAKGEINGARCHITECTURE FOR HYBRID ELECTRICAL AND OPTICAL COMMUNICATION DEVICES”的美国非临时申请No.17/473,694的权益，并由此通过引用的方式将其全部内容并入本文以用于所有目的。
技术领域
本公开涉及针对用于混合电和光通信器件的嵌套玻璃封装架构的技术、方法和装置。
背景技术
当在诸如硅的半导体材料的晶圆上制造时，电子电路通常被称为集成电路(IC)。具有这种IC的晶圆通常被切割成许多单独的管芯。管芯可以封装到IC封装中，该IC封装包含一个或多个管芯以及诸如电阻器、电容器和电感器的其他电子部件。IC封装可以集成到电子系统(例如，消费者电子系统)上。一些IC具有特定功能，例如存储器或处理。一些其他IC具有多个功能，例如片上系统(SOC)，其中计算机或其他电子系统的所有或大多数部件集成到单个单片管芯中。还有其他IC具有集成在其中的光学功能；这种IC被称为光子集成电路(PIC)。
PIC利用电磁频谱的可见光和/或近红外区域(例如，850纳米波长及以上)中的电磁信号进行操作。PIC和SoC通常用于当代通信系统、生物医学应用和/或光子计算。在这种光通信中，信息通过频率通常在电磁频谱的可见光和/或近红外区域中的光载波来传输。具有这种高频率的载波有时被称为光信号、光载波、光波信号或被简称为光。典型的光通信网络包括若干光纤，每条光纤可以容纳若干信道。信道是电磁信号的指定频带，并且有时被称为具有中心波长或特征波长。当今的技术进步使得能够在PIC中以IC(或芯片或管芯)级实现光通信系统的部分。
附图说明
根据结合附图的以下具体实施方式，将容易理解实施例。为了便于该描述，相同的附图标记表示相同的结构元件。在附图的各图中，通过示例而非限制的方式示出了各实施例。
图1A是根据本公开的一些实施例的用于混合电和光通信器件的示例封装架构的简化截面图。
图1B是根据本公开的一些实施例的图1A的示例封装架构的细节的简化透视图。
图2是根据本公开的一些实施例的用于混合电和光通信器件的示例封装架构的操作细节的简化截面图。
图3是根据本公开的一些实施例的用于混合电和光通信器件的另一示例封装架构的结构细节的简化截面图。
图4是根据本公开的一些实施例的用于混合电和光通信器件的又一示例封装架构的结构细节的简化截面图。
图5是示出根据本公开的一些实施例的用于混合电和光通信器件的示例封装架构的制造步骤的简化截面图。
图6是示出根据本公开的实施例的用于混合电和光通信器件的示例封装架构的操作的流程图。
图7是可以包括根据本文中公开的任何实施例的一个或多个光电子组件的器件封装的截面图。
图8是可以包括根据本文中公开的任何实施例的一个或多个光电子组件的器件组件的截面侧视图。
图9是可以包括根据本文中公开的任何实施例的一个或多个光电子组件的示例计算设备的框图。
具体实施方式
概述
为了说明本文所述的IC封装，重要的是理解在IC的组装和封装期间可能起作用的现象。以下基础信息可以被视为可以适当地解释本公开的基础。提供这样的信息仅用于解释的目的，因此不应以限制本公开及其潜在应用的广泛范围的方式来解释。
在一般意义上，PIC集成了用于施加在电磁波(例如，光波长的电磁波)上的信息信号的光子功能。PIC可应用于光纤通信、医疗、安全、传感和光子计算系统。PIC可以在单个半导体芯片上实现一个或多个光和电光装置，例如激光器、光电检测器、波导和调制器。另外，PIC还可以包括用于处理与这些光信号相对应的电信号的电路。这种集成PIC可以实现用于光通信和光互连的成本有效的解决方案。
封装PIC的挑战之一是需要并行的紧密间距互连，其使得能够在PIC和其他电气设备之间进行高密度、高带宽的电通信，所述其他电气设备例如为电子集成电路(EIC)(例如，与光信号相反，利用电信号工作的IC)，同时对PIC进行针对光信号的光学访问。实际上，使光信号进出PIC是制造成本和复杂性的驱动因素。另外，将光纤光缆(有时也被称为“光学纤维”或被简称为“光纤”)耦合到PIC使得电磁信号(例如，光信号)可以在两者之间交换是具有挑战性的。将PIC耦合到光纤的一种方式是通过使用中间光耦合结构(OCS)(有时被称为“光纤阵列单元”(FAU))来实现边缘耦合，所述中间光学耦合结构的一端耦合到光纤，并且相对端靠近PIC管芯放置，使得电磁信号可以经由OCS在PIC和光纤之间交换。
在单个集成封装中具有PIC和EIC二者的混合电和光通信器件中，无法容易地使用通常用于封装EIC的高级三维互连技术，因为光信号固有地不能穿过不透明材料，例如高级封装中使用的聚合物和环氧树脂。此外，波导难以在具有波状表面的有机材料中精确地形成。如本文中所使用的，“波导”是沿着特定方向引导电磁波(通常在近红外光谱中)的结构。因此，需要修改用于EIC的这种封装架构以适当地适应PIC。
众所周知，可以使用光刻或激光划片在玻璃中精确地制造波导。特别地，被称为直接激光写入(DLW)的技术可以用于在玻璃内产生具有三维(3D)结构的波导。在DLW的一个示例中，飞秒激光脉冲聚焦在透明玻璃衬底内，导致折射率的永久、平滑和各向同性变化。激光脉冲紧密聚焦在块状透明玻璃内(例如，通过借助光电离和雪崩电离的非线性吸收)，并且焦点周围的小体积中的这种局部沉积能量可以通过各种机制引起折射率的局部改变。例如，折射率的变化可能是由色心的形成和/或来自激光通过期间的局部加热和随后的冷却期间的玻璃重构的玻璃密度的变化引起的。与传统的制造技术相比，DLW在波导制造上具有许多优点。例如，它是简单的、成本有效的，并且能够进行各种各样的材料处理和“随意”的结构写入。这种DLW技术允许在透明材料内制造复杂的电路和三维光波导结构，否则这对于传统制造方法是不可能的，传统制造方法仅产生平面几何形状的结构。
在本领域已知的一个示例处理方法中，根据连续激光脉冲之间的脉冲间隙是长于还是短于块状玻璃的热扩散时间，可以存在两种不同的飞秒波导写入状态：(1)低重复率状态，其中通过单独的脉冲产生材料改性，并且处理速度相对较慢；以及(2)高重复率状态，其中连续脉冲之间的时间短于热扩散时间，导致激光处理期间聚焦体积中的热积聚。通常，当激光扫描通过块状玻璃时，材料首先在激光能量下熔化，然后当激光通过时，该熔融材料从外向内冷却，导致平滑的永久折射率变化。在发生各向同性热扩散的一些情况下，该过程导致更快的处理速度和对称的截面。由于玻璃中的热扩散时间约为1微秒，因此两种状态之间的转变以约1MHz的重复率发生。
在本公开的一方面，用于混合电和光通信器件的示例嵌套玻璃封装架构包括光电子组件，该光电子组件具有耦合到衬底的至少一个PIC和一个EIC，该衬底具有其中形成有三维波导结构的玻璃芯。衬底还包括一个或多个穿玻璃过孔(TGV)，所述一个或多个穿玻璃过孔允许衬底的两个相对面之间的电耦合。在一些实施例中，衬底可以包括腔体，另一IC管芯位于该腔体中，例如，以提供桥接在PIC和EIC之间的高密度互连。
本公开的结构、组件、封装、方法、设备和系统中的每一个可以具有若干创新方面，其中没有单个方面单独负责本文中所公开的所有期望属性。在下面的描述和附图中陈述了本说明书中描述的主题的一个或多个实施方式的细节。
在下面的具体实施方式中，可以使用本领域技术人员通常采用的术语来描述说明性实施方式的各个方面，以将他们工作的实质传达给本领域其他技术人员。
术语“电路”和“电路系统”意指一个或多个无源和/或有源电气和/或电子部件，所述部件被布置成彼此协作以提供期望的功能。这些术语还指模拟电路系统、数字电路系统、硬连线电路系统、可编程电路系统、微控制器电路系统和/或任何其他类型的物理硬件电气和/或电子部件。
术语“集成电路”意指集成到单片半导体或类似材料中的电路。
在一些实施例中，本文中公开的IC管芯可以包括基本上单晶的半导体，例如硅或锗，作为利用传统半导体处理方法在其上制造集成电路的基础材料。半导体基础材料可以包括例如N型或P型材料。管芯可以包括例如使用体硅(或其他体半导体材料)或绝缘体上半导体(SOI，例如绝缘体上硅)结构形成的晶体基础材料。在一些其他实施例中，IC管芯中的一个或多个的基础材料可以包括可以与硅组合或可以不与硅组合的替代材料，所述替代材料包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓，或者III族-N、III-V族、II-VI族或IV族材料的其他组合。在又一些其他实施例中，基础材料可以包括化合物半导体，例如，具有来自元素周期表的III族的至少一种元素(例如，Al、Ga、In)的第一子晶格和元素周期表的V族的至少一种元素(例如，P、As、Sb)的第二子晶格。在又一些其他实施例中，基础材料可以包括本征IV或III-V族半导体材料或合金，不是有意掺杂有任何电活性杂质；在替代实施例中，可以存在标称杂质掺杂剂水平。在另一些其他实施例中，管芯可以包括非结晶材料，例如聚合物；例如，基础材料可以包括二氧化硅填充的环氧树脂。在其他实施例中，基础材料可以包括高迁移率氧化物半导体材料，例如氧化锡、氧化锑、氧化铟、氧化铟锡、氧化钛、氧化锌、氧化铟锌、氧化铟镓锌(IGZO)、氧化镓、氮氧化钛、氧化钌或氧化钨。通常，基础材料可以包括以下中的一种或多种：氧化锡、氧化钴、氧化铜、氧化锑、氧化钌、氧化钨、氧化锌、氧化镓、氧化钛、氧化铟、氮氧化钛、氧化铟锡、氧化铟锌、氧化镍、氧化铌、过氧化铜、IGZO、碲化铟、辉钼矿、二硒化钼、二硒化钨、二硫化钨、N型或P型非晶或多晶硅、锗、砷化铟镓、硅锗、氮化镓、氮化铝镓、磷化铟和黑磷，其中的每一种可能掺杂有镓、铟、铝、氟、硼、磷、砷、氮、钽、钨和镁等中的一种或多种。尽管此处描述了用于管芯的材料的几个示例，但是可以用作其上可以构建如本文所述的IC电路和结构的基础(例如，基础材料)的任何材料或结构都落入本公开的精神和范围内。
除非另有说明，否则本文描述的管芯包括实现(即，被配置为执行)某些功能的一个或多个IC结构(或被简称为“IC”)。在一个这样的示例中，术语“存储器管芯”可以用于描述包括实现存储器电路系统的一个或多个IC(例如，实现存储器器件、存储器阵列、被配置为控制存储器器件和阵列的控制逻辑等中的一个或多个的IC)的管芯。在另一个这样的示例中，术语“计算管芯”可以用于描述包括实现逻辑/计算电路系统的一个或多个IC(例如，实现输入/输出(I/O)功能、算术运算、廉线数据处理等中的一个或多个的IC)的管芯。
在另一个示例中，术语“封装”和“IC封装”是同义的，术语“管芯”和“IC管芯”也是同义的。注意，术语“芯片”、“管芯”和“IC管芯”在本文中可互换使用。
术语“光学结构”包括在IC中制造的用于接收、变换和/或传送如本文所述的光信号的形式的布置。它可以包括诸如波导的光导体、诸如激光器和发光二极管(LED)的电磁辐射源以及诸如光电检测器的电光器件。
在各种实施方式中，本文所述的任何PIC可以包括半导体材料，包括例如N型或P型材料。PIC可以包括例如使用体硅(或其他体半导体材料)或SOI结构(或通常，绝缘体上半导体结构)形成的晶体基础材料。在一些实施例中，PIC可以使用可以与硅组合或可以不与硅组合的替代材料形成，所述替代材料包括但不限于铌酸锂、磷化铟、二氧化硅、锗、硅锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铝镓、砷化铝、砷化铟铝、锑化铝铟、砷化铟镓、氮化镓、氮化铟镓、氮化铝铟或锑化镓，或者III族-N或IV族材料的其他组合。在一些实施例中，PIC可以包括非结晶材料，例如聚合物。在一些实施例中，PIC可以形成在印刷电路板(PCB)上。在一些实施例中，PIC可以是非匀质的，包括具有薄半导体层的作为基础材料的载体材料(例如，玻璃或碳化硅)，在所述薄半导体层之上是包括晶体管和类似部件的有源侧。尽管此处描述了用于PIC的材料的一些示例，但是可以用作可以在其上构建PIC的基础的任何材料或结构都落入本公开的精神和范围内。
术语“绝缘”表示“电绝缘”，术语“传导”表示“电传导”，除非另有说明。关于光信号和/或对光信号操作或使用光信号操作的器件、部件和元件，术语“传导”也可以表示“光传导”。
术语“氧化物”、“碳化物”、“氮化物”等是指分别含有氧、碳、氮等的化合物。
术语“高k电介质”是指介电常数高于氧化硅的材料，而术语“低k电介质”是指介电常数低于氧化硅的材料。
术语“绝缘材料”是指基本上不导电的固体材料(和/或在如本文所述的处理之后固化的液体材料)。作为示例而非限制，它们可以包括有机聚合物和塑料，以及无机材料，例如离子晶体、瓷、玻璃、硅和氧化铝或其组合。它们可以包括电介质材料、高极化率材料和/或压电材料。在不脱离本公开的范围的情况下，它们可以是透明的或不透明的。绝缘材料的其他示例是用于封装应用中的底部填充物和模制物或类模制物材料，包括例如用于有机中介层、封装支撑件和其他这种部件中的材料。
在各种实施例中，与IC相关联的元件可以包括例如晶体管、二极管、电源、电阻器、电容器、电感器、传感器、收发器、接收器、天线等。在各种实施例中，与IC相关联的元件可以包括单片集成在IC内、安装在IC上或连接到IC的元件。本文描述的IC可以是模拟的或数字的，并且可以用于许多应用，例如微处理器、光电子器件、逻辑块、音频放大器等，这取决于与IC相关联的部件。本文描述的IC可以用在单个IC管芯中，或者用作用于在计算机中执行一个或多个相关功能的芯片组的部分。
在本公开的各种实施例中，本文中描述的晶体管可以是场效应晶体管，例如金属氧化物半导体(MOS)FET(MOSFET)。通常，FET是三端子器件，其包括源极端子、漏极端子和栅极端子，并且使用电场来控制流过器件的电流。FET通常包括沟道材料、设置在沟道材料中和/或沟道材料之上的源极区域和漏极区域、以及栅极堆叠体，该栅极堆叠体包括设置在沟道材料的源极区域和漏极区域之间的部分(“沟道部分”)之上的栅电极材料(或者被称为“功函数”材料)，并且可选地，还包括在栅电极材料和沟道材料之间的栅极电介质材料。
在一般意义上，“互连”是指提供两个其他元件之间的物理连接的任何元件。例如，电互连提供两个电气部件之间的电连接，有助于它们之间的电信号的通信；光互连提供两个光学部件之间的光连接，有助于它们之间的光信号的通信。如本文中所使用的，电互连和光互连都包括在术语“互连”中。所描述的互连的性质在本文中将参考与其相关联的信号介质来理解。因此，当参考电子器件(例如，使用电信号操作的IC)使用时，术语“互连”描述了由导电材料形成的任何元件，用于提供到与IC相关联的一个或多个元件的电连接或/和各种这样的元件之间的电连接。在这种情况下，术语“互连”可以指传导迹线(有时也被称为“线”、“导线”、“金属线”或“沟槽”)和传导过孔(有时也被称为“过孔”或“金属过孔”)两者。有时，导电迹线和过孔可以分别被称为“传导迹线”和“传导过孔”，以突出这些元件包括诸如金属的导电材料的事实。同样地，当参考对光信号(除了电信号之外)进行操作的器件(例如，PIC)使用时，“互连”还可以描述由光传导的材料形成的任何元件，用于提供到与PIC相关联的一个或多个元件的光连接。在这种情况下，术语“互连”可以指提供适当的光路径的任何元件，包括光波导(例如，引导和限制光波的结构)、光纤、分光器、光组合器、光耦合器和光学过孔。
术语“传导迹线”可以用于描述由绝缘材料隔离的导电元件(例如，平面、焊盘、线等)。在IC管芯内，这种绝缘材料包括设置在IC管芯内的层间低k电介质。在封装衬底和PCB内，这种绝缘材料包括有机材料，例如Ajinomoto堆积膜(ABF)、聚酰亚胺或环氧树脂。这种传导线通常布置在金属化堆叠体的若干层级或若干层中。
术语“传导过孔”可以用于描述互连金属化堆叠体的不同层级的两条或更多条传导线的导电元件。为此，过孔可以基本上垂直于IC管芯/芯片或其上设置有IC结构的支撑结构的平面设置，并且可以互连相邻层级中的两条传导线或非相邻层级中的两条传导线。
术语“金属化堆叠体”可以用于指一个或多个互连的堆叠体，用于提供到IC管芯/芯片和/或封装衬底的不同电路部件的连接。
在彼此耦合的管芯堆叠体的上下文中或在耦合到封装衬底的管芯的上下文中，术语“互连”还可以分别指管芯到管芯(DTD)互连和管芯到封装衬底(DTPS)互连。
尽管为了不使附图杂乱而未在所有当前图示中具体示出，但是当描述DTD或DTPS互连时，第一管芯的表面可以包括第一组传导触点，并且第二管芯或封装衬底的表面可以包括第二组传导触点。然后，第一组的一个或多个传导触点可以通过DTD或DTPS互连电和机械耦合到第二组的传导触点中的一些传导触点。
在一些实施例中，DTD互连的间距可以不同于DTPS互连的间距，尽管在其他实施例中，这些间距可以基本相同。
本文中公开的DTPS互连可以采用任何适当的形式。在一些实施例中，一组DTPS互连可以包括焊料(例如，经受热回流以形成DTPS互连的焊料凸块或焊球)。包括焊料的DTPS互连可以包括任何适当的焊料材料，例如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋或其他合金。在一些实施例中，一组DTPS互连可以包括各向异性传导材料，例如各向异性传导膜或各向异性传导膏。各向异性传导材料可以包括分散在非传导材料中的传导材料。在一些实施例中，各向异性传导材料可以包括嵌入粘合剂或热固性粘合剂膜(例如，热固性联苯型环氧树脂或丙烯酸基材料)中的微观传导颗粒。在一些实施例中，传导颗粒可以包括聚合物和/或一种或多种金属(例如，镍或金)。例如，传导颗粒可以包括涂镍的金或涂银的铜，涂镍的金或涂银的铜继而涂覆有聚合物。在另一示例中，传导颗粒可以包括镍。当各向异性传导材料未被压缩时，可能不存在从材料的一侧到另一侧的传导路径。然而，当各向异性传导材料被充分压缩(例如，通过各向异性传导材料的任一侧上的传导触点)时，压缩区域附近的传导材料可以彼此接触，以便在压缩区域中形成从膜的一侧到另一侧的传导路径。
本文中公开的DTD互连可以采取任何适当的形式。在一些实施例中，如本文中所描述的微电子组件或IC封装中的一些或全部DTD互连可以是金属到金属互连(例如，铜到铜互连或电镀互连)。在这样的实施例中，DTD互连的任一侧上的传导触点可以键合在一起(例如，在升高的压力和/或温度下)，而不使用中间焊料或各向异性传导材料。在一些金属到金属互连中，电介质材料(例如，氧化硅、氮化硅、碳化硅)可以存在于键合在一起的金属之间(例如，在提供相关联的传导触点的铜焊盘或柱之间)。在一些实施例中，DTD互连的一侧可以包括金属柱(例如，铜柱)，并且DTD互连的另一侧可以包括凹陷在电介质中的金属触点(例如，铜触点)。在一些实施例中，金属到金属互连(例如，铜到铜互连)可以包括贵金属(例如，金)或其氧化物是传导的金属(例如，银)。在一些实施例中，金属到金属互连可以包括金属纳米结构(例如，纳米棒)，其可以具有降低的熔点。金属到金属互连能够比其他类型的互连可靠地传导更高的电流；例如，当电流流动时，一些焊料互连可以形成脆性金属间化合物，并且可以限制通过这种互连提供的最大电流以减轻机械故障。
在一些实施例中，一组DTD互连的任一侧上的管芯可以是未封装的裸管芯。
在一些实施例中，DTD互连可以包括焊料。例如，DTD互连可以包括通过焊料附接到相应传导触点的传导凸块或柱(例如，铜凸块或柱)。在一些实施例中，可以在金属到金属互连中使用焊料的薄覆层以适应平面性，并且该焊料可以在处理期间变成金属间化合物。在一些实施例中，在一些或全部DTD互连中使用的焊料可以具有比在一些或全部DTPS互连中包括的焊料高的熔点。例如，当在形成DTPS互连之前形成IC封装中的DTD互连时，基于焊料的DTD互连可以使用较高温度的焊料(例如，具有高于200摄氏度的熔点)，而DTPS互连可以使用较低温度的焊料(例如，具有低于200摄氏度的熔点)。在一些实施例中，较高温度的焊料可以包括锡；锡和金；或锡、银和铜(例如，96.5％的锡、3％的银和0.5％的铜)。在一些实施例中，较低温度的焊料可以包括锡和铋(例如，共晶锡铋)、锡、银、铋、铟、铟和锡或镓。
在一些实施例中，一组DTD互连可以包括各向异性传导材料，例如上面讨论的用于DTPS互连的任何材料。在一些实施例中，DTD互连可以用作数据传输通道，而DTPS互连可以用于电源线和接地线等。
如本文中所使用的，术语“间距”是指相邻互连之间的中心到中心距离(例如，宽度和间隔的总和)。
在如本文中所描述的微电子组件或IC封装中，一些或全部DTD互连可以具有比DTPS互连更细的间距。在一些实施例中，本文中公开的DTPS互连可以具有在约80微米至300微米之间的间距，而本文中公开的DTD互连可以具有在约0.7微米至100微米之间的间距。在一些实施例中，DTD互连可能具有太细的间距而不能直接耦合到封装衬底(例如，太细而不能用作DTPS互连)。DTD互连可具有比DTPS互连小的间距，这是由于一组DTD互连的任一侧上的不同管芯中的材料比一组DTPS互连的任一侧上的管芯与封装衬底之间的材料具有更大的相似性。特别地，由于在操作期间产生的热量(以及在各种制造操作期间施加的热量)，管芯和封装衬底的材料组成的差异可能导致管芯和封装衬底的有差异的膨胀和收缩。为了减轻由这种有差异的膨胀和收缩引起的损坏(例如，开裂、焊料桥接等)，如本文中所描述的任何微电子组件或IC封装中的DTPS互连可以形成得比DTD互连更大且分开得更远，这可能由于DTD互连的任一侧上的管芯对的更大的材料相似性而经历更小的热应力。
将认识到，可以在本文中所描述的IC封装中提供一个或多个层级的底部填充物(例如，诸如苯并三唑、咪唑、聚酰亚胺或环氧树脂的有机聚合物材料)，并且可以不标记以避免使附图杂乱。在各种实施例中，底部填充物的层级可以包括相同或不同的绝缘材料。在一些实施例中，底部填充物的层级可以包括具有氧化硅颗粒的热固性环氧树脂；在一些实施例中，底部填充物的层级可以包括可执行底部填充功能(例如，支撑管芯和减小互连上的热应力)的任何适当材料。在一些实施例中，底部填充物材料的选择可以基于设计考虑，例如形状因子、尺寸、应力、操作条件等；在其他实施例中，底部填充物材料的选择可以基于材料特性和处理条件，例如固化温度、玻璃转变温度、粘度和耐化学性等因素；在一些实施例中，底部填充物材料的选择可以基于设计和处理考虑两者。
在一些实施例中，可以在本文中所描述的IC封装中提供一个或多个层级的阻焊剂(例如，环氧树脂液体、液体可光成像聚合物、干膜可光成像聚合物、丙烯酸树脂、溶剂)，并且可以不标记或示出以避免使附图杂乱。阻焊剂可以是包括可光成像聚合物的液体或干膜材料。在一些实施例中，阻焊剂可以是不可光成像的。
术语“基本上”、“靠近”、“近似”、“接近”和“大约”通常是指基于如本文中所描述的或本领域已知的特定值的上下文，在目标值的+/-20％内(例如，在目标值的+/-5％或10％内)。
指示各种元件的取向的术语，例如，“共面”、“垂直”、“正交”、“平行”或元件之间的任何其他角度，通常是指在基于如本文中所描述的或本领域已知的特定值的上下文的目标值的+/-5％-20％内。
术语“连接”意指所连接的物体之间的直接连接(可以是机械、电和/或热连接中的一种或多种)，而没有任何中间器件，而术语“耦合”意指所连接的物体之间的直接连接，或者通过一个或多个无源或有源中间器件的间接连接。
本说明书使用短语“在实施例中”或“在多个实施例中”，其可以各自指代相同或不同实施例中的一个或多个。
此外，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
本公开可以使用基于透视的描述，诸如“上方”、“下方”、“顶部”、“底部”和“侧面”；使用这样的描述以有助于讨论，并且不旨在限制所公开的实施例的应用。
本文使用的术语“在……之上”、“在……之下”、“在……之间”和“在……上”是指一个材料层或部件相对于其他层或部件的相对位置。例如，设置在另一层之上或之下的一层可以直接与另一层接触，或者可以具有一个或多个中间层。此外，设置在两层之间的一层可以与两层中的一层或两层直接接触，或者可以具有一个或多个中间层。相比之下，被描述为在第二层“上”的第一层是指与该第二层直接接触的层。类似地，除非另有明确说明，否则设置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间层。
如本文中所使用的术语“设置”是指布置、定位、放置和/或排列，而不是任何特定的形成方法。
当参考测量范围使用时，术语“在……之间”包括测量范围的端点。
对于本公开，短语“A和/或B”意指(A)、(B)或(A和B)。对于本公开，短语“A、B和/或C”意指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。当在本文中使用时，符号“A/B/C”意指(A)、(B)和/或(C)。
虽然某些元件在本文中可能以单数形式提及，但是这样的元件可以包括多个子元件。例如，“导电材料”可以包括一种或多种导电材料。在另一示例中，“电介质材料”可以包括一种或多种电介质材料。
除非另有说明，否则使用序数形容词“第一”、“第二”和“第三”等对共同对象的描述仅仅指示正在提及相似对象的不同实例，而不是旨在暗示如此描述的对象必须在时间上、空间上、等级上或以任何其他方式处于给定的顺序中。
在以下具体实施方式中，参考了形成其一部分的附图，并且其中通过图示的方式示出了可以实施的实施例。应当理解，可以利用其他实施例，并且可以在不脱离本公开的范围的情况下进行结构或逻辑改变。因此，以下具体实施方式不应被视为具有限制意义。
附图不一定按比例绘制。在附图中，相同的附图标记表示所示的相同或相似的元件/材料，使得除非另有说明，否则在附图之一的上下文中提供的具有给定附图标记的元件/材料的解释适用于可以示出具有相同附图标记的元件/材料的其他附图。
此外，在附图中，本文中所描述的各种器件和组件的示例结构的一些示意图可以用精确的直角和直线示出，但是应当理解，这样的示意图可能不反映现实生活中的过程限制，当使用例如适当的表征工具的图像(例如，扫描电子显微镜(SEM)图像、透射电子显微镜(TEM)图像或非接触式表面光度仪)检查本文中所描述的任何结构时，现实生活中的过程限制可能导致特征看起来不太“理想”。在真实结构的这种图像中，可能的加工和/或表面缺陷也可能是可见的，例如表面粗糙度、曲率或轮廓偏差、凹坑或划痕、材料的不完全直的边缘、锥形过孔或其他开口、不同材料层的角部的无意倒圆或厚度变化、晶体区域内的偶尔的螺旋位错、边缘位错或组合位错，和/或单个原子或原子簇的偶尔的位错缺陷。可能存在此处未列出但在器件制造和/或封装领域内常见的其他缺陷。
在附图中，为了说明的目的呈现了特定数量和布置的结构和部件，并且在各种实施例中可以存在任何期望的数量或布置的这种结构和部件。
此外，除非另有说明，否则根据材料特性、制造工艺和操作条件，图中所示的结构可以采用任何适当的形式或形状。
为方便起见，如果存在用不同字母指定的附图集合(例如，图10A-10C)，则在本文中可以无字母地提及这样的集合(例如，为“图10”)。类似地，如果存在用不同字母指定的附图标记的集合(例如，110a-110e)，则在本文中可以无字母地提及这样的集合(例如，为“110”)。
可以以最有助于理解所要求保护的主题的方式将各种操作依次描述为多个分立的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作可以不以所呈现的顺序执行。所描述的操作可以以与所描述的实施例不同的顺序执行。在另外的实施例中，可以执行各种另外的操作，和/或可以省略所描述的操作。
示例实施例
图1A是根据本公开的一些实施例的光电子组件100的一部分的示意性截面图。示例实施例包括具有芯104的衬底102。在各种实施例中，芯104的厚度可以在100微米与800微米之间。芯104包括块状透明玻璃，其不同于玻璃纤维(例如，如在通常用于封装衬底或母板中的玻璃纤维增强环氧树脂芯中)和不透明多晶陶瓷玻璃(例如，其用于高温应用中)。此外，在各种实施例中，玻璃不与任何有机材料组合。通常，芯104包括具有适合于光通信的适当折射率、吸光度、透射率、反射率和其他材料特性的任何类型的块状透明玻璃，包括熔融石英、硼硅酸盐玻璃、透明陶瓷玻璃等。
衬底102可以包括“贴片”衬底，其是指在大小上尺寸较小的封装衬底和/或中介层。在一般意义上，本领域中已知的典型封装衬底为一个或多个管芯提供机械支撑和电接口；其使得能够通过母板将管芯电耦合到较大电子系统的其他管芯和部件。夹在封装衬底与封装内的管芯之间的典型中介层具有与封装衬底类似的占用面积。贴片衬底类似于处于夹在封装衬底与管芯之间的相对位置中的中介层，但其具有较小的占用面积。贴片衬底上的已知良好管芯的若干子组件可以在本领域中已知的单个典型的封装衬底上耦合在一起。例如，贴片衬底上的这些多芯片模块可以一起用作较大封装中的子部件，用作例如存储器模块或处理模块。换言之，贴片衬底之于封装衬底如同在典型电子系统中后者之于母板。贴片衬底(例如，衬底102)通常提供布线功能，并且在一些实施例中，提供如本文中所描述的附加处理能力。
芯104的一部分可以包括一个或多个波导，例如波导106。波导106可以包括被配置为将电磁波馈送或发射到诸如光纤的适当的传播介质中的任何适当的部件。在各种实施例中，波导106包括被配置为引导从约0.8微米至约5厘米的任何波段的电磁辐射的非平面非线性波导。在一些实施例中，波导106可以支持用于数据通信和电信的近红外和红外频带中的从约1.2微米至约1.7微米的波长。在其他实施例中，波导106可以支持从约1毫米至约10毫米的无线电/微波的极高频(EHF)频带的波长，并且特别地，约2毫米的波长可以用于雷达和射频(RF)无线通信。
在一个示例实施例中，可以使用本领域已知的DLW工艺来制造波导106。在示例实施例中，波导106可以具有大约5微米至50微米的厚度。波导106可以被成形(例如，弯曲、弯折等)，使得一端沿着芯104的暴露侧面108，并且另一端在芯104的与侧面108正交的另一侧面110上。在图1B中更详细地示出了波导106中的多个波导，图1B是芯104的一部分的简化透视图。如图所示，波导106可以具有任何适当的三维形状，并且位于芯104内的侧面108和侧面110之间。在各种实施例中，波导106可以呈现为玻璃中的凹槽、线、局部变形或其他结构形式，以其不同的折射率与芯104的其余部分区分开。例如，基于激光脉冲特性(例如，功率、波长、脉冲时间和写入速度)，波导106的特定轮廓可以随着DLW工艺而变化。
在操作期间，弯曲波导106可以在正交侧面108和110之间适当地弯曲(例如，重新传送)入射光信号。因此，通过将正交转弯定位在衬底102的主体内，波导106与FAU或在光纤中具有90度转弯的其他光纤组件不同地起作用，从而消除任何对具有这种功能的外部部件的需要。波导106还与通常在光学或光电子部件的表面上制造的常规平面波导的不同之处在于具有穿过芯104的块状玻璃的复杂的、非线性的三维形式(例如，形状、结构)。波导106的功能也与使用光栅以通过在衬底102内原位执行重新传送而不添加部件来正交地重新传送光信号的单元不同。在各种实施例中，使用例如DLW工艺在芯104内以这种三维形式(例如，形状、结构)制造的波导106可以实现更简单、更快速、更紧凑、低成本、兼容的组装，并且在一些情况下，实现与光电子系统的更可靠的连接。
返回到图1A，在所示的示例实施例中，芯104可以包括腔体112，一个或多个IC管芯114位于腔体112中，所述IC管芯114用适当的粘合剂116附接到芯104。在各种实施例中，粘合剂116可以包括工业标准管芯附接材料，例如液体环氧树脂或聚酰亚胺膜。腔体112可以包括盲腔体或通孔腔体，其可以用于插入其中的相应不同类型的IC管芯114。例如，位于盲腔体112(1)中的IC管芯114(1)可以用作桥接管芯，其在位于衬底102的一侧上的横向部件之间提供高密度电互连，如在2.5D封装架构中那样。除了如在2.5D封装架构中在位于衬底102的同一侧上的横向部件之间的高密度电互连之外，位于贯通腔体112(2)中的IC管芯114(2)可以包括穿硅过孔(TSV)118，其实现与如在3D封装架构中位于衬底102的任一侧上的部件的电源、接地和信号连接。在一些实施例中，IC管芯114可以仅包括无源元件，例如，在具有硅衬底之上的具有层间电介质(ILD)的金属化层中制造的电阻器和电容器的传导迹线和过孔；在其他实施例中，IC管芯114还可以包括有源元件，包括晶体管、二极管等。在IC管芯114中使用有源元件的选择可以根据光电子组件100的期望功能、性能、成本和制造考虑而变化。IC管芯114可以是在本公开的宽范围内在半导体衬底上制造的任何适当的IC。芯104中的TGV 120还可以实现与位于衬底102的任一侧上的部件的电源、接地和信号连接。
例如包括ABF的第一电介质122可以在侧面110上封装芯104，适当地填充腔体112，包括腔体112中管芯114周围的任何空间。第二电介质124可以设置在芯104的任一侧上。在一些实施例中，第二电介质124可以包括与第一电介质122相同的材料，例如ABF。在其他实施例中，第二电介质124可以包括与第一电介质122不同的材料，例如苯并环丁烯(BCB)、环烯、聚酰亚胺、烷基噻吩、重氮醌、环氧树脂/苯酚、丙烯酸和/或聚苯并噁唑(PBO)。可以使用任何适当的传导材料(例如，铜)在芯104的任一侧上在第二电介质124中提供包括过孔、平面和焊盘的传导迹线126。在各种实施例中，第二电介质124和传导迹线126可以形成为交替层，其中穿过第二电介质124的传导过孔提供金属层之间的电耦合。因此，芯104的任一侧上的电介质124和传导迹线126将衬底102与本领域已知的一些玻璃衬底区分开，在所述已知的玻璃衬底中不使用这种结构，而是直接在玻璃本身上图案化金属化部。第二电介质124的暴露侧上的传导焊盘可以实现适当地耦合到外部互连。
因为波导106终止的芯104的侧面110没有为了光传输的目的而暴露于外部，所以可以在第一电介质122和第二电介质124中提供与靠近侧面110的波导106的端点对准的一个或多个透明光学过孔128。在示例实施例中，光学过孔128可以填充有透明光学环氧树脂。在各种实施例中，光学过孔128的直径可以在50微米与200微米之间。在一些实施例中，光学过孔128可以是单个过孔；在其他实施例中，每个波导106可以与单独的光学过孔128相关联；在又一些其他实施例中，光学过孔的阵列(也被称为“光学过孔阵列”)可以一起用作光学过孔128。
直径与光学过孔128大致相似的光学透镜130可以附接在衬底102的侧面132上，使得光学透镜130基本上与光学过孔128对准。在一些实施例中，光学透镜130可以包括单个光学透镜；在其他实施例中，光学透镜130可以包括多个光学透镜的阵列，也被称为“透镜阵列”。在各种实施例中，光学过孔128在芯104的侧面110和衬底102的侧面132之间延伸。光学过孔128被配置为适当地在波导106和光学透镜130之间传送光信号。光学透镜130可以使得能够利用第一级互连(FLI)136将光信号通过波导106和光学过孔128聚焦到耦合到衬底102的侧面132的一个或多个PIC 134。在各种实施例中，除了诸如晶体管的有源元件和诸如电阻器和电感器的无源元件之外，PIC 134还可以包括电磁辐射源(例如，激光器、振荡器、发光二极管(LED))、偏振器、移相器、滤波器、多路复用器、衰减器、波导和放大器。PIC 134中的波导可以引导光信号，并且还执行耦合、切换、分离、复用和解复用光信号。
EIC 138也可以利用FLI 136耦合到衬底102的侧面132。在一些实施例中，EIC 138可以包括被配置为与PIC 134电集成以实现光电子组件100的预期功能的IC。例如，EIC 138可以是SOC或专用IC(ASIC)，例如在光通信系统中使用的开关电路或驱动器/接收器电路。EIC 138可以包括各种功能，例如驱动、处理和清除来自和去往PIC 134的信号，以及向PIC134提供必要的电压。在各种实施例中，EIC 138可以包括被配置为专门利用电信号操作的有源部件，包括一个或多个晶体管、电压转换器、跨阻抗放大器(TIA)、时钟和数据恢复(CDR)部件、微控制器等。EIC 138还可以包括CPU、存储器器件(例如，高带宽存储器器件)、逻辑电路、输入/输出电路系统、收发器(例如，现场可编程门阵列收发器)、电源输送电路的门阵列逻辑(例如，现场可编程门阵列逻辑)、III-V族或III族-N器件(例如，III-V族或III族-N族放大器(例如，GaN放大器))、快速外围部件互连(PCIe)电路系统、双倍数据速率传输电路系统或本领域已知的其他电子部件中的一个或多个，或者是它们的一部分。
在各种实施例中，IC管芯114(1)和/或114(2)可以实现PIC 134和EIC 138之间的横向电连接。在各种实施例中，IC管芯114可以用作桥接管芯，从而在PIC 134和EIC 138之间提供高密度硅级互连。可以可选地在衬底102与耦合到侧面132的部件(例如，PIC 134和EIC 138)之间提供底部填充物或其他材料(未示出)，所述底部填充物或其他材料(未示出)提供电绝缘以及机械稳定性和可靠性。
在各种实施例中，衬底102的与侧面132相反的侧面144上的中级互连(MLI)142可以实现衬底102到其他部件(例如，较大中介层或封装衬底)的电和机械耦合。注意，在图中，未示出MLI142的形式(例如，形状、结构等)；其中仅指示MLI 142所附接到的传导触点(例如，键合焊盘)。MLI 142的间距(即，两个相邻互连之间的最小间隔)可以大于或等于FLI136的间距。在MLI 142的间距大于FLI 136的间距的实施例中，衬底102还可以用作再分布层(RDL)，使得能够将互连从更细的间距扇出到更粗的间距，从而允许用不太先进的技术制造的较便宜的封装衬底或中介层耦合到衬底102。
在各种实施例中，衬底102的尺寸(例如，厚度和占用面积)可以根据PIC 134和EIC138之间横向所需的互连的数量以及耦合到衬底102的PIC 134和EIC 138的数量而变化。例如，PIC 134与EIC 138之间的较大数量的互连可以导致构成衬底102中的第二电介质124和传导迹线126的较大数量的电介质层和金属层。在另一示例中，横向耦合在衬底102的侧面132上的较大数量的IC可能需要衬底102的较大占用面积以容纳所有IC。
注意，示出OCS146仅在暴露侧面108上耦合到衬底102；然而，在各种实施例中，OCS146在波导106终止的任何暴露侧面上耦合到衬底102。在一般意义上，OCS146包括光纤和使得能够在光电子组件100中接收光信号和从光电子组件100发送光信号的其他部件。OCS146可以是被配置为将光纤线缆(或被简称为光纤)光学耦合到衬底104使得可以在光纤和衬底102之间交换光信号的任何结构。
在各种实施例中，IC管芯114和EIC 138可以包括如上一般关于IC管芯所描述的材料，并且PIC 134可以包括如上一般关于PIC所描述的材料。在各种实施例中，FLI 136和MLI142可以包括如上所述的DTD互连。衬底102与母板之间的第二级互连(SLI)(未示出)例如可以包括如上所述的DTPS互连。
通常，提供给PIC 134的光可以包括其中编码有信息的任何电磁信号(或者，用不同的措辞，被调制以包括信息的任何电磁信号)。通常，电磁信号是与光幅度、相位和波长相关联的信号，因此本文中提供的描述涉及“光”信号(或光)和“光学”部件。然而，如本文中所描述的，具有PIC 134的光电子组件100不限于用光谱的电磁信号操作，并且本文中参考光信号和/或光学部件提供的描述同样适用于任何适当波长的电磁信号，例如近红外(NIR)和/或红外(IR)频带中的电磁信号，以及RF和/或微波频带中的电磁信号。
注意，在图1和随后的附图中，仅仅是为了便于说明，包括FLI 136的互连被示为在相应的界面处对准；实际上，它们中的一些或全部可能未对准。另外，在组件中可以存在其他部件，例如键合焊盘、着陆焊盘、金属化部等，这些部件在图中未示出以防止杂乱。注意，图1旨在示出部件在其组件内的相对布置，通常，这样的组件可以包括未示出的其他部件(例如，各种界面层或与光功能、电连接或热缓解相关的各种其他部件)。例如，在一些其他实施例中，如图1中所示的组件可包括更多管芯以及其他电部件。另外，尽管组件的一些部件在图1中被示为平面矩形或由矩形固体形成，但这仅仅是为了便于说明，这些组件的实施例可以是弯曲的、圆形的或其他不规则形状，如由用于制造各种部件的制造工艺所规定的并且有时由于用于制造各种部件的制造工艺而不可避免的。
图2是根据光电子组件100的示例实施例的操作细节的简化截面图。在操作期间，可以在侧面108上将光信号202提供给波导106。波导106可以将光信号202旋转90度，使其能够穿过光学过孔128并由光学透镜130聚焦到PIC 134(1)中的适当的接收器(未示出)中。PIC 134(1)可以将光信号202转换为电信号204，然后可以通过IC管芯114将电信号204传送到EIC 138。EIC 138可以适当地处理电信号204并将其发送到PIC 134(2)。PIC 134(2)可以将电信号204转换为输出光信号206，然后输出光信号206通过芯104中的波导106传输并例如通过与其连接的适当光纤传输出光电子组件100。
PIC 134(包括PIC 134(1)和134(2))和EIC 138可以通过IC管芯114中的MLI 142和TSV 118和/或TGV 120从封装衬底(未示出)接收电源208。在一些实施例中，也可以适当地通过MLI 142和TSV 118和/或TGV 120来有助于接地连接210。PIC 134和EIC 138还可以适当地通过MLI 142和TSV 118和/或TGV 120从封装衬底接收各种电信号212。TSV 118或TGV 120针对电源、接地和信号的选择可以由任何适当的标准决定，包括便利性以及电气考虑，例如噪声、电阻等。作为示例而非限制，电信号212可以包括控制信号、配置信息、状态信号等，其可以允许PIC 134和EIC 138适当地执行其预期功能。
在所示的示例实施例中，PIC 134(2)被指示为不同于PIC 134(1)。然而，在其他实施例中，将输入信号发送到EIC 138的相同PIC(例如，PIC 134(1))可以接收输出信号并且与PIC 134(2)等效地起作用。此外，在示例实施例中，接收输出信号的PIC 134(2)被示为位于EIC 138的一侧，而发送输入信号的PIC 134(1)被示为位于EIC 138的相反侧。然而，在其他实施例中，PIC 134(1)和134(2)两者可以位于EIC 138的同一侧上。尽管在图中仅示出了PIC 134和EIC 138，但是包括有源元件和无源元件的任何数量的附加部件可以耦合到衬底102并且执行用于光电子组件100的预期操作的相应功能。
根据各种实施例，芯104和波导106能够在2.5D或3D封装架构中进行有效的光通信。尺寸稳定的玻璃提供了用于形成有效的原位波导的适当的块状材料和表面。另外，在衬底102中使用玻璃材料实现了FLI 136和MLI 142中的细间距，这可以转化为更高性能的产品。波导106的形状使得光信号(例如，202、206)能够在两个正交侧面(例如，108和132)之间传送，使得在侧面108处呈现给光电子组件100的光信号可以由位于正交侧面132上的PIC134处理，反之亦然。
图3是根据示例实施例的光电子组件100的简化截面图。在示例实施例中，衬底102的芯104可以不包括容纳IC管芯114的任何腔体112。衬底102的侧面132和侧面144之间的所有电互连可以适当地利用TGV 120来实现。PIC 134与EIC 138之间的横向电耦合可以适当地利用第二电介质124中的传导迹线126来实现。可以使用这样的实施例，其中PIC 134和EIC 138之间的横向电互连速度可以小于由IC管芯114的硅级互连提供的速度。在针对性能或其他考虑而不需要TSV 118的情况下，也可以使用这样的实施例。由于不存在腔体112，而使得可以完全省去第一电介质122，并且用第二电介质124代替。图3中呈现的实施例对于制造而言可以更便宜，因此在某些低成本应用中是合乎需要的。
图4是包括根据示例实施例的光电子组件100的光电封装400的简化截面图。光电子组件100(例如，如参考图1所描述的)可以利用MLI 142耦合到封装衬底402。封装衬底402可以包括在任一侧上具有绝缘体406和传导通路408的芯404。在各种实施例中，传导通路408可以形成在与包括绝缘体406的绝缘层交替的金属层和穿过绝缘层的过孔中。在一些实施例中，芯404可以包括玻璃纤维增强环氧树脂，例如阻燃等级4(FR-4)玻璃环氧树脂，其中薄铜箔层压在任一侧上。在一些实施例中，芯404可以另外包括预浸料。特别地，当使用标准PCB工艺形成封装衬底402时，封装衬底402可以包括FR-4，并且传导通路408可以由图案化铜片形成，所述图案化铜片由包括绝缘体406的诸如FR-4的环氧树脂的堆积层分开。
在一些实施例中，绝缘体406可以包括ABF。在其他实施例中，绝缘体406可以包括双马来酰亚胺-三嗪(BT)树脂、聚酰亚胺材料、玻璃增强环氧树脂基质材料、具有无机填料的有机电介质或低k和超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、多孔电介质和有机聚合物电介质)。传导通路408可以包括铜(或其他传导金属)迹线、线、焊盘、过孔、过孔焊盘、孔和/或平面(例如，电源和接地平面)。传导通路408可以适当地由衬层材料界定，例如粘合衬层和/或阻挡衬层。
在一些实施例中，可以使用光刻限定的过孔封装工艺来形成封装衬底402。在一些实施例中，封装衬底402可以使用标准有机封装制造工艺来制造，因此封装衬底402可以采用有机封装的形式。可以使用本领域已知的用于制造封装衬底402的任何方法，为了简洁起见，本文中将不进一步详细讨论这些方法。
在各种实施例中，封装衬底402可以包括嵌入其中的电感器410。电感器410可以包括嵌入封装衬底402的芯404内的同轴磁性电感器层(MIL)结构。在一些实施例中，同轴MIL结构可以包括由高磁导率磁性材料(例如，磁性树脂)围绕的铜衬镀通孔(PTH)。磁性树脂还可以包括铁氧体颗粒填料。在各种实施例中，电感器410的磁性材料可以包括一种或多种铁磁(或亚铁磁)材料，包括(但不限于)钴、铁、氧化铁(例如，氧化铁和/或氧化亚铁)、铁、镍、铜、镁、锰、铋、锑、钇、铬、砷、镉、锌、碲化物的氧化物和其他化合物(例如，FeOFe2O3、NiO、CuO、MgO、CuOFe2O3、MgOFe2O3、Y3Fe5O12、MnSb、CrO2、MnAs、CdZnTe)。
在各种实施例中，可以在封装衬底402的任一侧上包括保护涂层412，例如阻焊层或其他共形涂层。构成保护涂层412的材料的示例包括环氧树脂、干膜可光成像焊料掩模、丙烯酸树脂、聚氨酯树脂、硅酮树脂等。
封装衬底402的与光电子组件100相反的一侧上的SLI 414可以有助于耦合到电子系统的其他部分，例如母板或其他PCB(未示出)。本文中公开的SLI 414可以采用任何适当的形式，包括如上所讨论的DTPS互连。在其他实施例中，SLI 414可以包括球栅阵列布置中的焊球、针栅阵列布置中的引脚或盘栅阵列布置中的焊盘。PCB可以具有附接到其上的其他部件。如本领域中已知的，PCB可以包括用于通过电路板传送电源、接地和信号的传导通路和其他传导触点。在一些实施例中，SLI414可以不将封装衬底402耦合到PCB，而是可以替代地将封装衬底402耦合到另一IC封装或任何其他适当的部件。
在如本文中所描述的封装中，FLI 136和/或MLI 142中的一些或全部可以具有比SLI 414更细的间距。在一些实施例中，SLI 414可以具有在约500微米与1000微米之间的间距，而MLI 142可以具有在50微米与100微米之间的间距，并且FLI 136可以具有在约0.7微米与100微米之间的间距。
在各种实施例中，本文中参考图1-4中的任何一个讨论的任何特征可以与任何其他特征组合以形成具有如本文中所描述的一个或多个IC的封装，例如，以形成修改的光电子组件100。上面描述了一些这样的组合，但是在各种实施例中，进一步的组合和修改是可能的。
示例方法
图5A-5E是根据本公开的实施例的光电子组件100的制造中的制造步骤的简化截面图。图5A示出了附接到载体504的玻璃面板502。载体504可以具有本领域已知的任何适当的材料，包括金属、陶瓷等。在各种实施例中，玻璃面板502的面积可以是510×515平方毫米，厚度约为100-800微米。在一些实施例中，玻璃面板502可以比800微米厚，并且可以在各种制造步骤期间减薄到100-800微米内。
图5B示出了在玻璃面板502上已经完成一系列制造过程之后的组件510。例如，已经使用DLW工艺来生成终止于玻璃面板502的侧面108和侧面110上的波导106。可以将腔体112(例如，盲腔体112(1)和通孔112(2))蚀刻到玻璃面板502中。可以在玻璃面板502中形成用于TGV 120的过孔。在各种实施例中，腔体112和用于TGV 120的过孔可以通过激光敏化，然后用氢氟酸(HFI)进行蚀刻来形成。用于在玻璃中形成孔和过孔的任何已知工艺可以适当地用于生成腔体112和用于TGV120的过孔。在各种实施例中，过孔可以填充有铜(或其他传导金属)以生成TGV 120。
图5C示出了在另一系列制造过程之后的组件520。例如，可以使用管芯附接粘合剂116将具有TSV 118的IC管芯114(例如，桥接管芯114(1)和IC管芯114(2))附接在腔体112内。在各种实施例中，拾取和放置机器可以将管芯114适当地精确放置在腔体112中。
图5D示出了在进一步的制造过程完成之后的组件530。第一电介质122可以沉积在玻璃面板502上，使得腔体112被适当地向上填充并且侧面110被封装。第二电介质124连同传导迹线126(例如，迹线和过孔)可以形成在玻璃面板502的任一侧上。在该过程期间，玻璃面板502变为嵌入材料层内，从而形成芯104。对于这些工艺，可以适当地去除载体504。可以在第一电介质122和第二电介质124中形成光学过孔128以与波导106对准，从而完成衬底102的形成。在各种实施例中，光学过孔128可以通过用于在有机材料中制造过孔的任何适当的方法形成，包括激光钻孔、干法或湿法蚀刻等。
图5E示出了制造完成之后的光电子组件100，包括利用FLI 136将PIC 134和EIC138附接到衬底102，并且从面板切割和分离各个组件。将PIC 134和EIC 138附接到衬底102的过程可以取决于FLI 136的类型。例如，在FLI 136是基于焊料的实施例中，可以将焊膏施加到衬底102和/或PIC134和EIC 138上的传导触点(例如，键合焊盘)，并且组件经受焊料回流工艺。在FLI 136包括混合键合的实施例中，PIC 134和EIC 138可以放置在衬底102上，使得它们的配合传导触点(例如，键合焊盘)对准并且组件经受加热和加压过程，在此期间，接触表面上的材料可以适当地键合在一起。
图6是示出根据各种实施例的与组装光电子组件100相关联的示例操作600的流程图。在602处，可以提供具有芯104和光学过孔128的第一衬底(例如，衬底102)，芯104具有波导106。在各种实施例中，可以使用本领域已知的DLW工艺来形成波导106。波导106的轮廓和/或结构可以由DLW工艺期间使用的工艺参数决定。在一般意义上，波导106可以被适当地配置(例如，成形)以便在衬底102的两个正交侧面之间传送光信号。在各种实施例中，光学过孔128可以通过蚀刻工艺形成，然后用透明环氧树脂填充。在604处，将光学透镜130附接到衬底102的第一侧(例如，侧面132)，使得光学透镜130与波导106的终止于芯104的平行于侧面132的侧面110上的第一端点对准。在各种实施例中，光学透镜130还与位于芯104的侧面110和衬底102的侧面132之间的光学过孔128对准。
在606处，将OCS146附接到衬底102的第二侧(例如，侧面108)，使得OCS146与波导106的终止于侧面108的第二端点对准。在608处，将PIC 134和EIC 138电和机械耦合在衬底102的侧面132上。在各种实施例中，可以使用FLI 136来实现这种电和机械耦合。在610处，衬底102电和机械耦合到第二衬底(例如，封装衬底402)。在各种实施例中，可以使用MLI142来实现衬底102与封装衬底402之间的电和机械耦合。在612处，将封装衬底402电和机械耦合到PCB(例如，母板)。在各种实施例中，可以使用SLI 414来实现封装衬底402与PCB之间的电和机械耦合。
尽管图5A-5E和图6示出了以特定顺序执行的各种操作，但这仅仅是说明性的，本文中讨论的操作可以适当地重新排序和/或重复。例如，可以并行执行一个或多个操作以基本上同时制造多个光电子组件。在另一示例中，可以以不同的顺序执行操作以反映特定光电子组件的结构。许多其他变型也是可能的，以实现光电子组件100的期望结构。此外，在不脱离本公开的范围的情况下，还可以执行未示出的另外的过程。例如，操作可以包括各种清洁操作、表面平坦化操作(例如，使用CMP)、用于表面粗糙化的操作、根据需要包括阻挡层和/或粘合层的操作、和/或用于将如本文中所描述的封装结合在IC管芯、计算设备或任何期望的结构或设备中或与IC管芯、计算设备或任何期望的结构或设备结合的操作。此外，可以根据本公开修改本文中关于图4A-4E和图5讨论的操作中的各种操作，以制造本文中公开的其他光电子组件100。
示例设备和部件
本文中公开的封装(例如，图1-9中所示的任何实施例或本文中描述的任何其他实施例)可以包括在任何适当的电子部件中。图7-9示出了可以与如本文中所公开的任何IC封装一起使用或包括如本文中所公开的任何IC封装的封装、组件和设备的各种示例。
图7是根据本文中公开的任何实施例的可以包括光电子组件的示例IC封装2200的侧视截面图。在一些实施例中，IC封装2200可以是系统级封装(SiP)。
如图7中所示，封装支撑件2252可以由绝缘体(例如，陶瓷、堆积膜、其中具有填料颗粒的环氧树脂膜等)形成，并且可以具有在第一面2272和第二面2274之间、或在第一面2272上的不同位置之间、和/或在第二面2274上的不同位置之间延伸穿过绝缘体的传导通路。这些传导通路可以采用包括线和/或过孔的任何互连结构的形式，例如，如以上参考图1所讨论的。
封装支撑件2252可以包括传导触点2263，传导触点2263通过封装支撑件2252耦合到传导通路2262，从而允许管芯2256和/或中介层2257内的电路系统电耦合到传导触点2264中的各个传导触点(或耦合到包括在封装支撑件2252中的其他器件，未示出)。
IC封装2200可以包括经由中介层2257的传导触点2261、FLI 2265和封装支撑件2252的传导触点2263耦合到封装支撑件2252的中介层2257。图7中所示的FLI 2265是焊料凸块，但可使用任何适当的FLI 2265，例如焊料凸块、焊柱、或键合线。
IC封装2200可以包括经由管芯2256的传导触点2254、FLI 2258和中介层2257的传导触点2260耦合到中介层2257的一个或多个管芯2256。在各种实施例中，中介层2257可以包括如本文中所描述的具有波导106的芯104。传导触点2260可以通过中介层2257耦合到传导通路(未示出)，从而允许管芯2256内的电路系统电耦合到传导触点2261中的各个传导触点(或者电耦合到包括在中介层2257中的其他器件，未示出)。图7中所示的FLI 2258是焊料凸块，但可以使用任何适当的FLI 2258，例如焊料凸块、焊柱、或键合线。如本文中所使用的，“传导触点”可以指代用作不同部件之间的接口的导电材料(例如，金属)的一部分；传导触点可以凹入部件的表面中、与部件的表面齐平或远离部件的表面延伸，并且可以采用任何适当的形式(例如，传导焊盘或插座)。
在一些实施例中，底部填充物材料2266可以围绕FLI 2265设置在封装支撑件2252和中介层2257之间，并且模制物2268可以围绕管芯2256和中介层2257设置并与封装支撑件2252接触。在管芯2256中的一个或多个包括诸如PIC 134的PIC的实施例中，模制物2268可以在其中具有空隙、光学过孔、空间或腔体，以允许光信号在管芯和中介层2257之间传递。在一些实施例中，底部填充物材料2266可以与模制物2268相同。可以用于底部填充物材料2266和模制物2268的示例性材料以环氧树脂为宜。SLI 2270可以耦合到传导触点2264。图7中所示的SLI 2270是焊球(例如，用于球栅阵列(BGA)布置)，但是可以使用任何适当的SLI2270(例如，针栅阵列布置中的引脚或盘栅阵列布置中的焊盘)。SLI 2270可以用于将IC封装2200耦合到另一部件，例如电路板(例如，母板)、中介层、或另一IC封装，如本领域中已知的并且如以下参考图8所讨论的。
在IC封装2200包括多个管芯2256的实施例中，IC封装2200可以被称为多芯片封装(MCP)。管芯2256可以包括用于执行任何期望功能的电路系统。例如，除了包括如本文中所描述的PIC 134或EIC 138的部件的管芯2256中的一个或多个之外，管芯2256中的一个或多个可以是逻辑管芯(例如，基于硅的管芯)，管芯2256中的一个或多个可以是存储器管芯(例如，高带宽存储器)等。在一些实施例中，管芯2256中的至少一些可以不包括如本文中所描述的PIC 134或EIC 138的部件。
尽管图7中所示的IC封装2200是倒装芯片封装，但是可以使用其他封装架构。例如，IC封装2200可以是BGA封装，例如嵌入式晶圆级球栅阵列(eWLB)封装。在另一示例中，IC封装2200可以是晶圆级芯片尺寸封装(WLCSP)或面板扇出(FO)封装。尽管在IC封装2200中示出了两个管芯2256，但是IC封装2200可以包括任何期望数量的管芯2256。IC封装2200可以包括附加的无源部件，例如设置在封装支撑件2252的第一面2272或第二面2274之上或中介层2257的任一面上的表面安装电阻器、电容器和电感器。更一般地，IC封装2200可以包括本领域已知的任何其他有源部件或无源部件。
图8是根据本文中公开的任何实施例的可以包括具有一个或多个光电子组件100的部件的IC器件组件2300的截面侧视图。IC器件组件2300包括设置在电路板2302(其可以是例如母板)之上的多个部件。IC器件组件2300包括设置在电路板2302的第一面2340和电路板2302的相反的第二面2342之上的部件；通常，部件可以设置在面2340和2342中的一者或两者上。特别地，IC器件组件2300的部件中的任何适当部件可以包括根据本文中公开的任何实施例的一个或多个光电子组件100中的任何一个；例如，下面参考IC器件组件2300讨论的任何IC封装可以采用上面参考图7讨论的IC封装2200的任何实施例的形式。
在一些实施例中，电路板2302可以是PCB，其包括通过绝缘体层彼此分离并通过导电过孔互连的多个金属层。任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板2302的部件之间传送电信号(可选地结合其他金属层)。在其他实施例中，电路板2302可以是非PCB封装支撑件。
图8示出了，在一些实施例中，IC器件组件2300可以包括通过耦合部件2316耦合到电路板2302的第一面2340的中介层上封装结构2336。尽管为了不使附图杂乱而未示出，但是中介层上封装结构2336可以包括玻璃芯，例如在一些实施例中的芯104。在其他实施例中，中介层上封装结构2336可以不包括任何玻璃芯。耦合部件2316可以将中介层上封装结构2336电和机械耦合到电路板2302，并且可以包括焊球(如图所示)、插座的凸部分和凹部分、粘合剂、底部填充物材料和/或任何其他适当的电和/或机械耦合结构。
中介层上封装结构2336可以包括通过耦合部件2318耦合到中介层2304的IC封装2320。在一些实施例中，IC封装2320可以包括光电子组件100，光电子组件100包括具有芯104的衬底102、PIC 134、EIC 138和如本文中所描述的其他部件，这些部件未示出以免使附图杂乱。耦合部件2318可以根据期望的功能采用任何适当的形式，例如上面参考耦合部件2316讨论的形式。在一些实施例中，IC封装2320可以是IC封装2200(例如，如上面参考图7所描述的)或者包括IC封装2200。
尽管图8中示出了单个IC封装2320，但是多个IC封装可以耦合到中介层2304；实际上，附加的中介层可以耦合到中介层2304。中介层2304可以提供用于桥接电路板2302和IC封装2320的中间封装支撑件。通常，中介层2304可以将连接重新分布到更宽的间距或者将连接重新布线到不同的连接。例如，中介层2304可以将IC封装2320耦合到耦合部件2316的BGA，以耦合到电路板2302。
在图8中所示的实施例中，IC封装2320和电路板2302附接到中介层2304的相反侧。在其他实施例中，IC封装2320和电路板2302可以附接到中介层2304的同一侧。在一些实施例中，三个或更多个部件可以通过中介层2304互连。
中介层2304可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施方式中，中介层2304可以由交替的刚性或柔性材料形成，所述交替的刚性或柔性材料可以包括上述用于半导体衬底的相同材料，例如硅、锗和其他III-V族和IV族材料。中介层2304可以包括金属互连2308和过孔2310，包括TSV 2306。中介层2304还可以包括嵌入式器件2314，嵌入式器件2314包括无源器件和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电(ESD)器件和存储器器件。还可以在中介层2304上形成更复杂的器件，例如RF器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件。中介层上封装结构2336可以采用本领域已知的任何中介层上封装结构的形式。
在一些实施例中，IC器件组件2300可以包括通过耦合部件2322耦合到电路板2302的第一面2340的IC封装2324。耦合部件2322可以采用上面参考耦合部件2316讨论的任何实施例的形式，并且IC封装2324可以采用上面参考IC封装2320讨论的任何实施例的形式。
在一些实施例中，IC器件组件2300可以包括通过耦合部件2328耦合到电路板2302的第二面2342的堆叠式封装结构2334。堆叠式封装结构2334可以包括通过耦合部件2330耦合在一起的IC封装2326和IC封装2332，使得IC封装2326设置在电路板2302和IC封装2332之间。耦合部件2328和2330可以采用上面讨论的耦合部件2316的任何实施例的形式，并且IC封装2326和/或2332可以采用上面讨论的IC封装2320的任何实施例的形式。堆叠式封装结构2334可以根据本领域中已知的堆叠式封装结构中的任一种来配置。
图9是根据本文中公开的任何实施例的可以包括具有一个或多个IC封装的一个或多个部件的示例计算设备2400的框图。例如，计算设备2400的部件中的任何适当部件可以包括根据本文中公开的任何实施例的光电子组件100，光电子组件100包括具有芯104和波导106的衬底102。在另一示例中，计算设备2400的部件中的任何一个或多个部件可以包括IC封装2200(例如，如图7中所示)的任何实施例。在又一示例中，计算设备2400的部件中的任何一个或多个可以包括IC器件组件2300(例如，如图8中所示)。
在图9中多个部件被示为被包括在计算设备2400中，但是这些部件中的任何一个或多个可以被省略或复制，如适合于应用。在一些实施例中，包括在计算设备2400中的一些或所有部件可以附接到一个或多个母板。在一些实施例中，这些部件中的一些或全部被制造到单个SoC管芯上。
另外，在各种实施例中，计算设备2400可以不包括图9中所示的一个或多个部件，但是计算设备2400可以包括用于耦合到一个或多个部件的接口电路系统。例如，计算设备2400可以不包括显示设备2406，但可以包括显示设备2406可以耦合到的显示设备接口电路系统(例如，连接器和驱动器电路系统)。在另一组示例中，计算设备2400可以不包括音频输入设备2418或音频输出设备2408，但是可以包括音频输入设备2418或音频输出设备2408可以耦合到的音频输入或输出设备接口电路系统(例如，连接器和支持电路系统)。
计算设备2400可以包括处理设备2402(例如，一个或多个处理设备)。如本文中所使用的，术语“处理设备”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其他电子数据的任何设备或设备的一部分。处理设备2402可以包括一个或多个数字信号处理器(DSP)、ASIC、CPU、GPU、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他适当的处理设备。计算设备2400可以包括存储器2404，存储器2404本身可以包括一个或多个存储器器件，例如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、固态存储器和/或硬盘驱动器。在一些实施例中，存储器2404可以包括与处理设备2402共享管芯的存储器。该存储器可以用作高速缓存存储器，并且可以包括嵌入式动态随机存取存储器(eDRAM)或自旋转移矩磁随机存取存储器(STT-MRAM)。
在一些实施例中，计算设备2400可以包括通信芯片2412(例如，一个或多个通信芯片；注意，术语“芯片”、“管芯”和“IC管芯”在本文中可互换使用)。例如，通信芯片2412可以被配置用于管理用于来往于计算设备2400的数据传送的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射经由非固体介质来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并不暗示相关联的设备不包括任何导线，尽管在一些实施例中它们可能不包括任何导线。
通信芯片2412可以实现多种无线标准或协议中的任何一种，包括电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11系列)、IEEE 802.16标准(例如，IEEE 802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修正版(例如，高级LTE项目、超移动宽带(UMB)项目(也被称为“3GPP2”)等)。兼容IEEE 802.16的宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX网络是代表微波接入全球互操作的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2412可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片2412可以根据增强型数据速率GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片2412可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及之后的任何其他无线协议来操作。在其他实施例中，通信芯片2412可以根据其他无线协议来操作。计算设备2400可以包括天线2422，以有助于无线通信和/或接收其他无线通信(例如，AM或FM无线电传输)。
在一些实施例中，通信芯片2412可以管理有线通信，例如电、光或任何其他适当的通信协议(例如，以太网)。如上所述，通信芯片2412可以包括多个通信芯片。例如，第一通信芯片2412可以专用于较短距离的无线通信(例如，Wi-Fi或蓝牙)，并且第二通信芯片2412可以专用于较长距离的无线通信(例如，全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他协议)。在一些实施例中，第一通信芯片2412可以专用于无线通信，并且第二通信芯片2412可以专用于有线通信。
计算设备2400可以包括电池/电源电路系统2414。电池/电源电路系统2414可以包括一个或多个能量存储器件(例如，电池或电容器)和/或用于将计算设备2400的部件耦合到与计算设备2400分离的能量源(例如，AC线路电源)的电路系统。
计算设备2400可以包括显示设备2406(或对应的接口电路系统，如上所讨论的)。例如，显示设备2406可以包括任何视觉指示器，例如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
计算设备2400可以包括音频输出设备2408(或对应的接口电路系统，如上所讨论的)。例如，音频输出设备2408可以包括生成可听指示符的任何设备，例如扬声器、耳机或耳塞。
计算设备2400可以包括音频输入设备2424(或对应的接口电路系统，如上所讨论的)。音频输入设备2424可以包括生成表示声音的信号的任何设备，例如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
计算设备2400可以包括GPS设备2424(或对应的接口电路系统，如上所讨论的)。GPS设备2424可以与基于卫星的系统通信，并且可以接收计算设备2400的位置，如本领域已知的。
计算设备2400可以包括其他输出设备2410(或对应的接口电路系统，如上所讨论的)。其他输出设备2410的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他设备提供信息的有线或无线发射机、或附加存储设备。
计算设备2400可以包括其他输入设备2420(或对应的接口电路系统，如上所讨论的)。其他输入设备2420的示例可以包括加速计、陀螺仪、罗盘、图像捕捉设备、键盘、诸如鼠标的光标控制设备、指示笔、触摸板、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频识别(RFID)读取器。
计算设备2400可以具有任何期望的形状因子，例如手持式或移动计算设备(例如，蜂窝电话、智能电话、移动互联网设备、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式计算设备、服务器设备或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频录像机或可穿戴计算设备。在一些实施例中，计算设备2400可以是处理数据的任何其他电子设备。
选择示例
以下段落提供了本文中公开的实施例的各种示例。
示例1提供了一种光电子组件(例如，图1的100)，其包括：具有由玻璃组成的芯(例如，104)的衬底(例如，102)；以及耦合到衬底的第一侧(例如，132)的PIC(例如，134)和电子IC(EIC)(例如，138)。芯包括波导(例如，106)，所述波导具有靠近第一侧面的第一端点和暴露在衬底的第二侧面(例如，108)上的第二端点，并且第一侧面与第二侧面正交。
示例2提供了示例1的光电子组件，其中波导的第一端点位于芯的与衬底的第一侧面平行的第三侧面(例如，110)上，衬底还包括与波导的第一端点对准的光学过孔，并且光学过孔在第一侧面和第三侧面之间延伸。
示例3提供了示例2的光电子组件，其中波导具有第一折射率，芯的玻璃具有不同于第一折射率的第二折射率。
示例4提供了示例2-3中任一个的光电子组件，其中波导具有可以通过激光在第二侧面上的端点和第三侧面上的另一端点之间刻划的任何形状。
示例5提供了示例2-4中任一个的光电子组件，还包括在第一侧面上附接到衬底的光学透镜(例如，130)。光学透镜与光学过孔对准并且被配置为将光信号聚焦在光学过孔与PIC之间。
示例6提供了示例5的光电子组件，其中光学透镜包括透镜阵列。
示例7提供了示例1-6中任一个的光电子组件，其中包括光纤的光耦合结构(OCS)(例如，146)耦合到第二侧面并与波导的暴露的第二端点对准。
示例8提供了示例1-7中任一个的光电子组件，其中使用直接激光写入(DLW)制造波导。
示例9提供了示例1-8中任一个的光电子组件，其中衬底还包括在芯的任一侧上的交替的电介质层和传导迹线层。
示例10提供了示例9的光电子组件，其中传导迹线提供PIC和EIC之间的电耦合(例如，图3)。
示例11提供了示例1-10中任一个的光电子组件，其中衬底还包括穿过芯的穿玻璃过孔(TGV)(例如，120)，所述穿玻璃过孔(TGV)被配置为在衬底的第一侧面和与第一侧面相反的第四侧面(例如，144)之间提供电耦合。
示例12提供了示例1-11中任一个的光电子组件，其中：芯还包括腔体(例如，112)，IC管芯(例如，114)位于腔体中，并且IC管芯提供PIC和EIC之间的电耦合(例如，图1)。
示例13提供了示例12的光电子组件，其中腔体是盲腔体(例如112(1))。
示例14提供了示例12的光电子组件，其中腔体是贯通腔体(例如112(2))。
示例15提供了示例12-14中任一个的光电子组件，其中衬底还包括封装芯的电介质(例如122)。
示例16提供了示例15的光电子组件，其中电介质填充腔体中IC管芯周围的任何空间。
示例17提供了示例12-16中任一个的光电子组件，其中IC管芯用粘合剂(例如，116)附接到芯。
示例18提供了示例12-17中任一个的光电子组件，其中IC管芯包括穿硅过孔(TSV)(例如，118)，所述穿硅过孔被配置为在衬底的第一侧面和衬底的与第一侧面相反的第四侧面(例如，144)之间提供电耦合。
示例19提供了示例12-18中任一个的光电子组件，其中IC管芯是没有任何有源元件的无源管芯。
示例20提供了示例12-19中任一个的光电子组件，其中IC管芯包括有源元件。
示例21提供了示例1-20中任一个的光电子组件，其中PIC和EIC利用第一级互连(FLI)(例如，136)耦合到衬底。
示例22提供了示例21的光电子组件，其中衬底是利用中级互连(MLI)(例如，142)耦合到第二衬底(例如，402)的第一衬底(例如，图4)。
示例23提供了示例22的光电子组件，其中FLI的第一间距小于MLI的第二间距。
示例24提供了示例22的光电子组件，其中FLI的第一间距与MLI的第二间距相同。
示例25提供了示例22-24中任一个的光电子组件，其中第一衬底小于第二衬底。
示例26提供了示例22的光电子组件，其中第二衬底包括被交替的绝缘体层和传导通路层围绕的有机材料芯。
示例27提供了示例22-26中任一个的光电子组件，其中第二衬底利用第二级互连(SLI)(例如，414)耦合到PCB。
示例28提供了示例27的光电子组件，其中FLI的第一间距小于MLI的第二间距，并且MLI的第二间距小于SLI的第三间距。
示例29提供了示例22-28中任一个的光电子组件，还包括耦合到第二衬底的第一衬底中的另一个。
示例30提供了示例1-29中任一个的光电子组件，其中衬底、PIC和EIC一起形成较大光电系统的子系统。
示例31提供了一种衬底，其包括：玻璃芯；以及在芯的任一侧上的交替的电介质层和传导迹线层。芯包括波导，所述波导具有在芯的第一侧面上的第一端点和在芯的第二侧面上的第二端点，并且第一侧面与第二侧面正交。
示例32提供了示例31的衬底，其中波导通过DLW工艺制造。
示例33提供了示例31-32中任一个的衬底，其中波导具有与芯不同的折射率。
示例34提供了示例31-33中任一个的衬底，还包括光学过孔，所述光学过孔与波导对准并且被配置为在波导和衬底的第三侧面之间传送光信号，其中第三侧面与第二侧面平行并与第二侧面间隔开。
示例35提供了示例34的衬底，其中光学过孔被配置为与附接到衬底的第二侧面并与光学过孔对准的光学透镜对接。
示例36提供了示例31-35中任一个的衬底，其中电介质包括Ajinomoto堆积膜，并且传导迹线包括铜。
示例37提供了示例31-36中任一个的衬底，还包括穿过电介质和芯的TGV。TGV将衬底的第三侧面与衬底的与第三侧面相反的第四侧面电耦合。
示例38提供了示例37的衬底，还包括在第三侧面上的传导触点，所述传导触点被配置为利用FLI耦合到PIC或EIC。
示例39提供了示例37-38中任一个的衬底，还包括在第四侧面上的传导触点，所述传导触点被配置为利用MLI耦合到另一衬底。
示例40提供了示例39的衬底，其中另一衬底利用SLI耦合到PCB。
示例41提供了示例39-40中任一个的衬底，其中衬底小于另一衬底。
示例42提供了示例31-41中任一个的衬底，其中芯包括具有IC管芯的腔体。
示例43提供了示例42的衬底，其中IC管芯提供耦合到衬底的部件之间的电耦合。
示例44提供了示例43的衬底，其中IC管芯还包括有源元件。
示例45提供了示例43-44中任一个的衬底，其中IC管芯包括TSV。
示例46提供了示例43-44中任一个的衬底，其中IC管芯不具有任何TSV。
示例47提供了示例42-46中任一个的衬底，其中腔体是盲腔体。
示例48提供了示例42-47中任一个的衬底，其中绝缘体填充腔体中IC管芯周围的空间。
示例49提供了示例42-48中任一个的衬底，其中IC管芯利用粘合剂附接到腔体。
示例50提供了示例42-49中任一个的衬底，其中IC管芯有助于耦合到衬底的部件之间的电源、接地和信号连接。
示例51提供了一种方法，其包括：提供具有芯和光学过孔的衬底，所述芯包括具有波导的玻璃；将光学透镜附接到衬底的第一侧面，与光学过孔对准；以及将PIC和EIC电和机械耦合在第一侧面上。PIC与光学透镜对准，光学过孔与波导的靠近第一侧面的第一端点对准，并且波导的第二端点位于衬底的与第一侧面正交的第二侧面上。
示例52提供了示例51的方法，其中通过DLW工艺在芯中形成波导。
示例53提供了示例51-52中任一个的方法，其中通过蚀刻工艺在衬底中形成光学过孔，然后用透明环氧树脂填充。
示例54提供了示例51-53中任一个的方法，还包括将OCS附接到衬底的第二侧面，与波导的第二端点对准。
示例55提供了示例51-54中任一个的方法，其中FLI用于将PIC和EIC电和机械耦合到衬底。
示例56提供了示例51-55中任一个的方法，其中衬底是第一衬底，并且所述方法还包括将第二衬底电和机械耦合到第一衬底。
示例57提供了示例56的方法，其中MLI用于将第二衬底电和机械耦合到第一衬底。
示例58提供了示例56-57中任一个的方法，其中第二衬底大于第一衬底。
示例59提供了示例56-58中任一个的方法，还包括将第二衬底电和机械耦合到PCB。
示例60提供了示例56-59中任一个的方法，其中SLI用于将第二衬底电和机械耦合到PCB。
示例61提供了示例51-60中任一个的方法，还包括：在第二侧面上的波导的第二端点处接收光信号；将光信号从第二侧面传送到第一侧面；以及将光信号通过光学透镜从第一侧面传输到PIC。
示例62提供了示例51-61中任一个的方法，还包括：在衬底的第一侧面上的光学透镜处接收光信号；将光信号从第一侧面传送到第二侧面；以及将光信号传输出衬底的第二侧面。
示例63提供了示例51-62中任一个的方法，还包括通过衬底向PIC和EIC提供电源、接地和电信号。
示例64提供了示例63的方法，其中提供电源、接地和电信号包括利用TGV将衬底的第一侧面与衬底的与第一侧面相反的第三侧面电耦合。
示例65提供了示例64的方法，其中，通过蚀刻和随后沉积导电金属在芯中形成TGV。
示例66提供了示例63-65中任一个的方法，其中提供电源、接地和电信号包括使用衬底的芯中的腔体内的IC管芯进行电耦合。
示例67提供了示例66的方法，其中腔体是盲腔体，IC管芯不具有TSV，并且IC管芯提供PIC和EIC之间的电耦合。
示例68提供了示例66的方法，其中腔体是贯通腔体，IC管芯具有TSV，IC管芯提供PIC和EIC之间的电耦合，并且IC管芯提供衬底的第一侧面和与第一侧面相反的第三侧面之间的电耦合。
示例69提供了示例66-68中任一个的方法，其中通过蚀刻工艺在芯中形成腔体。
示例70提供了示例66-69中任一个的方法，还包括使用粘合剂将IC管芯附接在腔体内。
本公开的所示实施方式的上述描述，包括摘要中描述的内容，并不旨在是详尽无遗的或将本公开限于所公开的精确形式。虽然出于说明性的目的在本文中描述了本公开的具体实施方式和示例，但是如相关领域的技术人员将认识到的，在本公开的范围内各种等同修改是可能的。

Claims (25)

1.一种光电子组件，包括：
具有由玻璃组成的芯的衬底；以及
耦合到所述衬底的第一侧面的光子集成电路(PIC)和电子集成电路(EIC)，
其中：
所述芯包括波导，所述波导具有靠近所述第一侧面的第一端点和暴露在所述衬底的第二侧面上的第二端点，并且
所述第一侧面与所述第二侧面正交。
2.根据权利要求1所述的光电子组件，其中：
所述波导的所述第一端点位于所述芯的与所述衬底的所述第一侧面平行的第三侧面上，
所述衬底还包括与所述波导的所述第一端点对准的光学过孔，并且
所述光学过孔在所述第一侧面和所述第三侧面之间延伸。
3.根据权利要求2所述的光电子组件，其中：
所述波导具有第一折射率，并且
所述芯的玻璃具有不同于所述第一折射率的第二折射率。
4.根据权利要求2-3中任一项所述的光电子组件，还包括在所述第一侧面上附接到所述衬底的光学透镜，其中，所述光学透镜与所述光学过孔对准并且被配置为将光信号聚焦在所述光学过孔与所述PIC之间。
5.根据权利要求1-4中任一项所述的光电子组件，其中，包括光纤的光耦合结构(OCS)耦合到所述第二侧面并与所述波导的暴露的所述第二端点对准。
6.根据权利要求1至5中任一项所述的光电子组件，其中：
所述芯还包括腔体，
IC管芯位于所述腔体中，并且
所述IC管芯被配置为提供所述PIC和所述EIC之间的电耦合。
7.根据权利要求6所述的光电子组件，其中，所述衬底还包括封装所述芯的电介质。
8.根据权利要求7所述的光电子组件，其中，所述电介质填充所述腔体中所述IC管芯周围的任何空间。
9.根据权利要求6-8中任一项所述的光电子组件，其中，所述IC管芯利用粘合剂附接到所述芯。
10.根据权利要求1-9中任一项所述的光电子组件，其中，所述PIC和所述EIC利用第一级互连(FLI)耦合到所述衬底。
11.根据权利要求10所述的光电子组件，其中，所述衬底是利用中级互连(MLI)耦合到第二衬底的第一衬底。
12.根据权利要求11所述的光电子组件，其中，所述第一衬底小于所述第二衬底。
13.根据权利要求11所述的光电子组件，其中，所述第二衬底包括被交替的绝缘体层和传导通路层围绕的有机材料芯。
14.根据权利要求11-13中任一项所述的光电子组件，其中，所述第二衬底利用第二级互连(SLI)耦合到印刷电路板(PCB)。
15.根据权利要求14所述的光电子组件，其中，所述FLI的第一间距小于所述MLI的第二间距，并且所述MLI的第二间距小于所述SLI的第三间距。
16.一种衬底，包括：
玻璃芯；以及
在所述芯的任一侧上的交替的电介质层和传导迹线层，
其中：
所述芯包括波导，所述波导具有在所述芯的第一侧面上的第一端点，以及
在所述芯的第二侧面上的第二端点，并且所述第一侧面与所述第二侧面正交。
17.根据权利要求16所述的衬底，其中，所述波导具有与所述芯不同的折射率。
18.根据权利要求16-17中任一项所述的衬底，还包括光学过孔，所述光学过孔与所述波导对准并且被配置为在所述波导和所述衬底的第三侧面之间传送光信号，其中，所述第三侧面与所述第二侧面平行并与所述第二侧面间隔开。
19.根据权利要求18所述的衬底，其中，所述光学过孔被配置为与附接到所述衬底的所述第二侧面并与所述光学过孔对准的光学透镜对接。
20.根据权利要求16-19中任一项所述的衬底，还包括穿过所述电介质和所述芯的穿玻璃过孔(TGV)，其中，所述TGV被配置为将所述衬底的第三侧面与所述衬底的与所述第三侧面相反的第四侧面电耦合。
21.根据权利要求16-20中任一项所述的衬底，其中，
所述芯包括具有IC管芯的腔体，
所述腔体是盲腔体，
绝缘体填充所述腔体中所述IC管芯周围的空间，并且
所述IC管芯利用粘合剂附接到所述腔体。
22.一种方法，包括：
提供具有芯和光学过孔的衬底，所述芯包括具有波导的玻璃；
将光学透镜附接到所述衬底的第一侧面，与所述光学过孔对准；以及
将PIC和EIC电和机械耦合在所述第一侧面上，
其中：
所述PIC与所述光学透镜对准，
所述光学过孔与所述波导的靠近所述第一侧面的第一端点对准，并且
所述波导的第二端点位于所述衬底的与所述第一侧面正交的第二侧面上。
23.根据权利要求22所述的方法，其中，通过直接激光写入(DLW)工艺在所述芯中形成所述波导。
24.根据权利要求22-23中任一项所述的方法，其中，通过蚀刻工艺在所述衬底中形成所述光学过孔，然后用透明环氧树脂填充。
25.根据权利要求22-24中任一项所述的方法，还包括将光学耦合结构(OCS)附接到所述衬底的所述第二侧面，与所述波导的所述第二端点对准。
CN202280045417.2A 2021-09-13 2022-08-22 用于混合电和光通信器件的嵌套玻璃封装架构 Pending CN117581649A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/473,694 US20230080454A1 (en) 2021-09-13 2021-09-13 Nested glass packaging architecture for hybrid electrical and optical communication devices
US17/473,694 2021-09-13
PCT/US2022/041126 WO2023038786A1 (en) 2021-09-13 2022-08-22 Nested glass packaging architecture for hybrid electrical and optical communication devices

Publications (1)

Publication Number Publication Date
CN117581649A true CN117581649A (zh) 2024-02-20

Family

ID=85478072

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280045417.2A Pending CN117581649A (zh) 2021-09-13 2022-08-22 用于混合电和光通信器件的嵌套玻璃封装架构

Country Status (4)

Country Link
US (1) US20230080454A1 (zh)
CN (1) CN117581649A (zh)
DE (1) DE112022001663T5 (zh)
WO (1) WO2023038786A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220199600A1 (en) * 2020-12-23 2022-06-23 Intel Corporation Optical multichip package with multiple system-on-chip dies
US11929357B2 (en) * 2021-10-20 2024-03-12 Advanced Semiconductor Engineering, Inc. Optoelectronic package structure and method of manufacturing the same
US20230417993A1 (en) * 2022-06-27 2023-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic Package and Method of Manufacture

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1980886A3 (en) * 2002-04-01 2008-11-12 Ibiden Co., Ltd. Optical communication device and optical communication device manufacturing method
US9329341B2 (en) * 2012-08-22 2016-05-03 Telefonaktiebolaget L M Ericsson (Publ) Radiation scribed waveguide coupling for photonic circuits
US10948658B2 (en) * 2017-02-27 2021-03-16 Corning Optical Communications LLC Optical interconnection assemblies, glass interconnection substrates, and methods of making an optical connection
US11076491B2 (en) * 2019-10-16 2021-07-27 Compass Technology Company Limited Integrated electro-optical flexible circuit board
US11262514B2 (en) * 2019-12-09 2022-03-01 Lawrence Livermore National Security, Llc Apparatus and method for hybrid opto-electrical multichip module

Also Published As

Publication number Publication date
US20230080454A1 (en) 2023-03-16
DE112022001663T5 (de) 2024-01-11
WO2023038786A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US20230080454A1 (en) Nested glass packaging architecture for hybrid electrical and optical communication devices
EP4152367A2 (en) Glass core with cavity structure for heterogeneous packaging architecture
EP4181195A1 (en) Packaging architectures for sub-terahertz radio frequency devices
US20230185033A1 (en) Photonic integrated circuit packaging architectures
US20220342150A1 (en) Photonic integrated circuit packaging architecture
CN114637071A (zh) 用于集成光子部件和电子部件的混合制造
US20240006375A1 (en) Package architecture with compute bricks having vertically stacked dies
CN116344502A (zh) 具有图案化的贯穿电介质过孔和再分布层的封装架构
US20230420432A1 (en) Package architecture of photonic system with vertically stacked dies having planarized edges
US20240006395A1 (en) Package architecture of scalable compute wall having compute bricks with vertically stacked dies
US20240079339A1 (en) Package substrate with embedded bridge dies
EP4300153A1 (en) Hybrid bonding with photonic integrated circuits for high bandwidth reticle stitching of reticle sized integrated circuit dies
US20230420378A1 (en) Packaging architecture with cavities for embedded interconnect bridges
US20240061194A1 (en) Photonic quasi-monolithic die architectures
US20240113049A1 (en) Package substrate with open air gap structures
US20240063178A1 (en) Quasi-monolithic die architectures
US20230352464A1 (en) Scalable package architecture using reticle stitching and photonics for zetta-scale integrated circuits
US20240120305A1 (en) Package architecture with interconnect migration barriers
US20240113006A1 (en) Package architecture with die-to-die coupling using glass interposer
US20230420411A1 (en) Package architecture of three-dimensional interconnect cube with integrated circuit dies having planarized edges
US20230420409A1 (en) Package architecture with vertical stacking of integrated circuit dies having planarized edges
US20230420377A1 (en) Packaging architecture with trench via routing for on-package high-speed interconnects
US20230369289A1 (en) Die stacking package architecture for high-speed input/output with through-dielectric vias
US20240105655A1 (en) Microelectronic assemblies having a bridge die with a lined-interconnect
US20240063179A1 (en) Quasi-monolithic die architectures

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication