DE102020103518A1 - Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata - Google Patents

Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata Download PDF

Info

Publication number
DE102020103518A1
DE102020103518A1 DE102020103518.7A DE102020103518A DE102020103518A1 DE 102020103518 A1 DE102020103518 A1 DE 102020103518A1 DE 102020103518 A DE102020103518 A DE 102020103518A DE 102020103518 A1 DE102020103518 A1 DE 102020103518A1
Authority
DE
Germany
Prior art keywords
source
drain
dielectric
drain material
subject matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020103518.7A
Other languages
English (en)
Inventor
Willy Rachmady
Cheng-Ying Huang
Ehren Mannebach
Anh Phan
Caleb Shuan Chia Barrett
Jay Prakash Gupta
Nishant Gupta
Kaiwen Hsu
Byungki Jung
Aravind Killampalli
Justin Railsback
Supanee Sukrittanon
Prashant Wadhwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020103518A1 publication Critical patent/DE102020103518A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Abstract

Hierin offenbart sind gestapelte Transistoren mit einem Dielektrikum zwischen Source/Drain-Materialien unterschiedlicher Strata sowie verwandte Verfahren und Bauelemente. Bei einigen Ausführungsbeispielen kann eine Integrierte-Schaltung-Struktur gestapelte Strata von Transistoren umfassen, wobei sich ein dielektrisches Material zwischen Source/Drain-Materialien benachbarter Strata befindet und das dielektrische Material konform auf einem darunter liegenden Source/Drain-Material ist.

Description

  • Hintergrund
  • Herkömmliche Integrierte-Schaltung-Bauelemente umfassen eine einzelne Bauelementschicht, in der Transistoren angeordnet sind. Über dieser Bauelementschicht befinden sich Verbindungsschichten, die elektrische Verbindungen zwischen den verschiedenen Transistoren in der Bauelementschicht bereitstellen.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft dargestellt und nicht einschränkend.
    • 1A-1B sind Querschnittsansichten einer Integrierte-Schaltung- (IC-; integrated circuit) Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 2A-2B, 3A-3B, 4A-4B, 5A-5B, 6A-6B, 7A-7B, 8A-8B, 9A-9B, 10A-10B, 11A-11B, 12A-12B, 13A-13B, 14A-14B, 15A-15B, 16A-16B und 17A-17B sind Querschnittsansichten von Stufen in einem Beispielprozess zur Herstellung der IC-Struktur der 1 gemäß verschiedenen Ausführungsbeispielen.
    • 18A-18B, 19A-19B, 20A-20B, 21A-21B, 22A-22B, 23A-23B, 24 und 25 sind Querschnittsansichten von Beispiel-IC-Strukturen gemäß verschiedenen Ausführungsbeispielen.
    • 26 ist eine Draufsicht eines Wafers und von Dies, möglicherweise umfassend irgendeine der hierin offenbarten IC-Strukturen, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 27 ist eine Querschnitt-Seitenansicht eines IC-Bauelements, das irgendeine der hierin offenbarten IC-Strukturen umfassend kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 28 ist eine Querschnitt-Seitenansicht eines IC-Packages, das irgendwelche der hierin offenbarten IC-Strukturen umfassen kann, gemäß verschiedenen Ausführungsbeispielen.
    • 29 ist eine Querschnitt-Seitenansicht einer IC-Bauelementanordnung, die irgendwelche der hierin offenbarten IC-Strukturen umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 30 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die irgendeine der hierin offenbarten IC-Strukturen umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
  • Detaillierte Beschreibung
  • Hierin werden gestapelte Transistoren mit einem Dielektrikum zwischen Source/Drain-Materialien unterschiedlicher Strata sowie verwandte Verfahren und Bauelement offenbart. Bei einigen Ausführungsbeispielen kann eine Integrierte-Schaltung- (IC-) Struktur gestapelte Strata von Transistoren umfassen, wobei sich ein dielektrisches Material zwischen Source/Drain-Materialien benachbarter Schichten befindet und das dielektrische Material konform auf einem darunter liegenden Source/Drain-Material ist.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil derselben bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, die praktiziert werden können. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen beschrieben werden, auf eine Weise, die beim Verständnis des beanspruchten Gegenstands hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht derart betrachtet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Genauer gesagt werden diese Operationen möglicherweise nicht in der präsentierten Reihenfolge ausgeführt. Beschriebene Operationen können in einer unterschiedlichen Reihenfolge zu dem beschriebenen Ausführungsbeispiel ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsbeispielen weggelassen sein.
  • Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A und/oder B“ (A), (B), oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obwohl viele der Zeichnungen geradlinige Strukturen mit flachen Wänden und rechtwinkligen Ecken darstellen, dient dies lediglich der Veranschaulichung, und tatsächliche Vorrichtungen, die mit diesen Techniken hergestellt werden, weisen abgerundete Ecken, Oberflächenrauigkeit und andere Merkmale auf.
  • Die Beschreibung verwendet die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen, umfassen, haben und ähnliche, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym. Wie hierin verwendet, sind ein „Package“ und ein „Integrierte-Schaltung- (IC-) Package“ synonym. Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y umfasst. Der Einfachheit halber kann der Ausdruck „1“ verwendet werden, um Bezug auf die Sammlung von Zeichnungen der 1A-1B zu nehmen, der Ausdruck „2“ kann verwendet werden, um Bezug auf die Sammlung von Zeichnungen der 2A-2B zu nehmen etc.
  • 1 stellt eine IC-Struktur 100 dar; 1A ist eine Querschnittsansicht durch den Abschnitt A-A von 1B und 1B ist eine Querschnittsansicht durch den Abschnitt B-B von 1A. Insbesondere ist 1A eine Querschnittsansicht, die über mehrere Bauelementstapel 128 genommen wurde, und 1B ist eine Querschnittsansicht, die entlang eines einzelnen Bauelementstapels 128 genommen wurde. Alle von den „A“ und „B“-Teilfiguren in den beiliegenden Zeichnungen verwenden gemeinsam die Perspektive der Querschnittsansichten der 1A bzw. 1B.
  • Die IC-Struktur 100 umfasst einen oder mehrere Bauelementstapel 128, wobei jeder Bauelementstapel 128 zwei oder mehr Bauelementstrata 130 umfasst. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Bauelementstapeln 128 (z.B. drei) und eine bestimmte Anzahl von Bauelementstrata 130 (z.B. zwei) umfassen, dient dies lediglich der Einfachheit der Darstellung und eine IC-Struktur 100 kann mehr oder weniger Transistorstapel 128 und/oder mehr Bauelementstrata 130 umfassen.
  • Die Bauelementstrata 130 in einem Bauelementstapel 128 können vertikal relativ zu einer darunter liegenden Basis 102 orientiert sein; das heißt, unterschiedliche der Bauelementstrata 130 in einem Bauelementstapel 128 können senkrecht zu der Oberfläche der Basis 102 als Array angeordnet sein. In 1 (und anderen der beiliegenden Zeichnungen) ist das Bauelementstratum 130-1 zwischen dem Bauelementstratum 130-2 und der Basis 102. Entsprechende der Bauelementstrata 130 von unterschiedlichen der Bauelementstapel 128 können ausgerichtet sein; beispielsweise kann das Bauelementstratum 130-1 eines Bauelementstapels 128 Merkmale aufweisen, die mit entsprechenden Merkmalen des Bauelementstratums 130-1 eines unterschiedlichen Bauelementstapels 128 ausgerichtet sind. Für eine Einfachheit der Darstellung werden die Bauelementstrata 130 hierin großteils ohne Bezug auf einen bestimmten Bauelementstapel 128, von dem sie ein Teil sind, erörtert. Allerdings können einige oder alle der Bauelementstrata 130 in einem Bauelementstapel 128 unterschiedlich zu den entsprechenden Bauelementstrata 130 in einem anderen Bauelementstapel 128 sein (z.B. durch selektive Maskierung und getrennte Verarbeitung der unterschiedlichen Bauelementstapel 128).
  • Die Basis 102 kann ein Halbleitersubstrat sein, bestehend aus Halbleitermaterialsystemen, umfassend zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination aus beiden). Die Basis 102 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung von Bulk-Silizium oder einer Silizium-auf-Isolator- (SOI-) Teilstruktur. Die Basis 102 kann eine Schicht aus Siliziumdioxid auf einem Bulk-Silizium- oder Galliumarsenid-Substrat umfassen. Die Basis 102 kann eine umgewandelte Schicht umfassen (z.B. eine Siliziumschicht, die während eines sauerstoffbasierten Ausheilungsprozesses in Siliziumdioxid umgewandelt wurde). Bei einigen Ausführungsbeispielen kann die Basis 102 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die umfassen, aber nicht beschränkt sind auf Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Weitere Materialien, klassifiziert als Gruppe II-VI, III-V, oder IV, können auch verwendet werden, um die Basis 102 zu bilden. Obwohl einige Beispiele von Materialien, aus denen die Basis 102 gebildet sein kann, hier beschrieben sind, kann irgendein Material oder irgendeine Struktur, das/die als eine Grundlage für eine IC-Struktur 100 dienen kann, verwendet werden. Die Basis 102 kann Teil eines vereinzelten Dies (z.B. der Dies 1502 von 26) oder eines Wafers (z.B. des Wafers 1500 von 26) sein. Bei einigen Ausführungsbeispielen kann die Basis 102 selbst eine Verbindungsschicht, eine Isolierschicht, eine Passivierungsschicht, eine Ätzstoppschicht, zusätzliche Bauelementeschichten etc. umfassen.
  • Jedes Bauelementstratum 130 kann ein Kanalmaterial 106 umfassen, das eine Längsachse aufweist (in die Seite aus der Perspektive von 1A und links-rechts aus der Perspektive von 1B). Das Kanalmaterial 106 eines Bauelementstratums kann in irgendeiner von einer Anzahl von Arten angeordnet sein. Beispielsweise stellt 1 das Kanalmaterial 106-1 des Bauelementstratums 130-1 als mehrere Halbleiterdrähte (z.B. Nanodrähte oder Nanobänder) umfassend dar, wie es das Kanalmaterial 106-2 des Bauelementstratums 130-2 tut. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Drähten in dem Kanalmaterial 106 eines Bauelementstratums 130 abbilden, dient dies lediglich der Einfachheit der Darstellung und ein Bauelementstratum 130 kann mehr oder weniger Drähte als das Kanalmaterial 106 umfassen. Bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 von einem oder mehreren der Bauelementstrata 130 eine Halbleiterfinne anstelle von oder zusätzlich zu einem oder mehreren Hallbleiterdrähten umfassen; Beispiele von solchen Ausführungsbeispielen sind Bezug nehmend auf 20 und 21 beschrieben. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Silizium und/oder Germanium umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid oder weitere Materialien, die als Gruppe II-VI, III-V oder IV klassifiziert sind, umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 ein Halbleiteroxid (z.B. Indium-Gallium-Zink-Oxid) umfassen. Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des Kanalmaterials 106, die in unterschiedlichen der Bauelementstrata 130 verwendet ist, unterschiedlich sein oder gleich sein. Beispielsweise kann bei einigen Ausführungsbeispielen das Kanalmaterial 106 in dem Bauelementstratum 130-1 (130-2) Silizium umfassen, während das Kanalmaterial 106, das in dem Bauelementstratum 130-2 (130-1) verwendet ist, Germanium umfassen kann. Bei einem anderen Beispiel kann bei einigen Ausführungsbeispielen das Kanalmaterial 106 in dem Bauelementstratum 130-1 (130-2) Silizium oder Germanium umfassen, während das Kanalmaterial 106, das in dem Bauelementstratum 130-2 (130-1) verwendet ist, ein III-V-Material umfassen kann.
  • Ein Source/Drain- (S/D) Material 118 kann in elektrischem Kontakt mit den Längsenden des Kanalmaterials 106 sein, was es ermöglicht, dass Strom von einem Abschnitt des S/D-Materials 118 zu einem anderen Abschnitt des S/D-Materials 118 durch das Kanalmaterial 106 (bei Anwendung geeigneter elektrischer Potentiale an dem S/D-Material 118 durch S/D-Kontakte, nicht gezeigt) während des Betriebs fließt. Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des S/D-Materials 118, verwendet in unterschiedlichen der Bauelementstrata 130, unterschiedlich sein; beispielsweise stellt 1 ein S/D-Material 118-1 in dem Bauelementstratum 130-1 und ein S/D-Material 118-2 in dem Bauelementstratum 130-2 dar. Bei anderen Ausführungsbeispielen kann die Materialzusammensetzung des S/D-Materials 118, verwendet in unterschiedlichen der Bauelementstrata 130, gleich sein. In einem einzelnen Bauelementstapel 128 können die S/D-Materialien 118 unterschiedlicher Bauelementstrata 130 elektrisch isoliert sein oder können in elektrischem Kontakt sein. Beispielsweise stellt 1B ein dielektrisches Material 120 dar, das zwischen dem S/D-Material 118-1 und dem S/D-Material 118-2 angeordnet ist, um das S/D-Material 118-1 elektrisch von dem S/D-Material 118-2 zu isolieren. Bei anderen Ausführungsbeispielen ist das dielektrische Material 120 möglicherweise nicht vorhanden und das S/D-Material 118-1 kann in Kontakt (physisch oder elektrisch) mit dem S/D-Material 118-2 sein. Unterschiedliche Abschnitte des S/D-Materials 118 in unterschiedlichen Bauelementstrata 130 können isoliert/gekoppelt sein, um eine gewünschte Schaltung zu erreichen; ein Beispiel einer IC-Struktur 100, umfassend ein selektives Koppeln von S/D-Material 118 in unterschiedlichen Bauelementstrata 130, ist in 18 dargestellt und nachfolgend erörtert. Das dielektrische Material 120 wird ebenfalls nachfolgend detaillierter erörtert.
  • Bei einigen Ausführungsbeispielen können die S/D-Materialien 118 eine Siliziumlegierung wie etwa Siliziumgermanium oder Siliziumcarbid umfassen. Bei einigen Ausführungsbeispielen können S/D-Materialien 118 Dotierstoffe wie beispielsweise Bor, Arsen oder Phosphor umfassen. Bei einigen Ausführungsbeispielen können die S/D-Materialien 118 eines oder mehrere alternativen Halbleitermaterialien umfassen, wie beispielsweise Germanium oder ein Material oder eine Legierung der Gruppe III-V. Für p-Typ-Metalloxid-Halbleiter- (PMOS; p-type metal oxide semiconductor) Transistoren können die S/D-Materialien 118 beispielsweise Gruppe-IV-Halbleitermaterialien wie Silizium, Germanium, Siliziumgermanium, Germanium-Zinn oder mit Kohlenstoff legiertes Siliziumgermanium umfassen. Beispiel-p-Typ-Dotierstoffe in Silizium, Siliziumgermanium und Germanium umfassen Bor, Gallium, Indium und Aluminium. Für n-Typ-Metalloxid-Halbleiter- (NMOS; n-type metal oxide semiconductor) Transistoren können S/D-Materialien 118 beispielsweise Gruppe-III-V-Halbleitermaterialien wie beispielsweise Indium, Aluminium, Arsen, Phospor, Gallium und Antimon umfassen, wobei einige Beispielzusammensetzungen Indiumaluminiumarsenid, Indiumarsenidphosphid, Indiumgalliumarsenid, Indiumgalliumarsenidphosphid, Galliumantimonid, Galliumaluminiumantimonid, Indiumgalliumantimonid oder Indiumgalliumphosphidantimonid umfassen. Bei einigen Ausführungsbeispielen kann das S/D-Material 118 eine dünne Halbleiterregion (z.B. 1 Nanometer bis 10 Nanometer Dicke) und eine Metallregion umfassen.
  • Die dünne Halbleiterregion kann zwischen der Metallregion und dem Kanalmaterial 106 positioniert sein, so dass die dünne Halbleiterregion die Schnittstelle zwischen dem Kanalmaterial 106 und dem S/D-Material 118 bereitstellt. Ein solches Ausführungsbeispiel kann eine niedrige Barrierehöhe zwischen dem Kanalmaterial 106 und dem S/D-Material 118 sowie einen niedrigen Kontaktwiderstand (aufgrund der Metallregion) erreichen. Die Metallregion kann irgendein geeignetes Metall wie beispielsweise Kupfer, Wolfram, Ruthenium, Kobalt, Titan, Aluminium oder andere Metalle oder Legierungen von mehreren Metallen umfassen. Bei einigen Ausführungsbeispielen kann die Metallregion teilweise mit der Halbleiterregion reagieren, um eine dünne Region zu bilden, die eine Zusammensetzung des Halbleiters und Metalls (z.B. ein Silizid oder Germanid) umfasst. Bei einigen Ausführungsbeispielen kann das S/D-Material 118-1 Siliziumgermanium, dotiert mit Bor, umfassen, während das S/D-Material 118-2 Silizium, dotiert mit Phospor, umfassen kann. Bei einigen Ausführungsbeispielen kann das S/D-Material 118-2 mit Phosphor dotiertes Silizium umfassen, während das S/D-Material 118-2 mit Bor dotiertes Siliziumgermanium umfassen kann.
  • Das dielektrische Material 120 kann konform auf der oberen Oberfläche des darunter liegenden S/D-Materials 118 (z.B. des S/D-Materials 118-1) sein. Nach hiesigem Gebrauch kann ein erstes Material „konform“ auf einem zweiten Material sein, wenn die Konturen des ersten Materials im Wesentlichen die Konturen des zweiten Materials beibehalten. Bei einigen Ausführungsbeispielen kann die Dicke 162 des dielektrischen Materials 120 zwischen 5 Nanometern und 20 Nanometern sein. Das dielektrische Material 120 kann ein Oxid eines Materials des darunter liegenden S/D-Materials 118 sein. Zum Beispiel, wenn das S/D-Material 118-1 Silizium und/oder Germanium umfasst, kann das dielektrische Material 120 jeweils Siliziumoxid und/oder Germaniumoxid umfassen. Wenn das S/D-Material 118-1 ein III-V-Material umfasst, kann das dielektrische Material 120 ein Oxid dieses III-V-Materials umfassen.
  • Bei einigen Ausführungsbeispielen kann eine Schicht eines Oxidationskatalysators 152 konform auf der oberen Oberfläche des dielektrischen Materials 120 zwischen dem dielektrischen Material 120 und dem S/D-Material 118-2 sein. Die Dicke 164 des Oxidationskatalysators 152 kann zwischen 5 Angström und 5 Nanometern sein. Der Oxidationskatalysator 152 kann ein Metall und Sauerstoff umfassen. Zum Beispiel kann der Oxidationskatalysator 152 Aluminium und Sauerstoff (z.B. in Form von Alumiumsauerstoff) oder Lanthan und Sauerstoff (z.B. in Form von Lanthansauerstoff) umfassen. Bei anderen Ausführungsbeispielen ist, wie nachfolgend Bezug nehmend auf 23 erörtert ist, möglicherweise kein Oxidationskatalysator 152 in der IC-Struktur 100 vorhanden.
  • Wenn das S/D-Material 118 durch epitaxiales Wachstum gebildet ist, ist die obere Oberfläche des S/D-Materials 118 möglicherweise nicht flach, sondern kann stattdessen sehr unregelmäßig sein, mit vielen Welllungen. Um dieses Konzept darzustellen, stellen verschiedene der beiliegenden Figuren die obere Oberfläche des S/D-Materials 118-1 als unregelmäßig dar. Bei einigen Ausführungsbeispielen kann das Variationsfenster 160 der oberen Oberfläche des S/D-Materials 118 (d.h. die vertikale Distanz zwischen dem untersten Punkt und dem höchsten Punkt der oberen Oberfläche des S/D-Materials 118, wie in 1 gezeigt) größer als 2 Nanometer, größer als 5 Nanometer, größer als 10 Nanometer oder größer als 20 Nanometer sein. Bei einigen Ausführungsbeispielen kann das Variationsfenster 160 zwischen 2 Nanometern und 30 Nanometern sein. Die obere Oberfläche des S/D-Materials 118-2 kann auch Wellungen umfassen, wie für das S/D-Material 118-1 dargestellt, aber solche Merkmale sind in den beiliegenden Zeichnungen zur Erleichterung der Darstellung weggelassen. Wenn die obere Oberfläche des S/D-Materials 118-1 eine solche Unregelmäßigkeit aufweist, kann es schwierig sein, eine dünne Schicht eines Isoliermaterial auf dieser Oberfläche unter Verwendung herkömmlicher Abscheidungstechniken zu bilden. Stattdessen kann, unter Verwendung solcher Techniken, das Abscheiden einer recht dicken Schicht von Isoliermaterial (z.B. mit einer Dicke größer als 20 Nanometer) erforderlich sein, um eine adäquate Schicht des dielektrischen Materials 120 zu erreichen. Diese Dickenbeschränkung hat somit begrenzt, wie klein die z-Höhe ist, die für eine gestapelte Transistorstruktur unter Verwendung herkömmlicher Ansätze erreicht werden kann. Hierin offenbart sind Techniken und Strukturen zum Bilden des dielektrischen Materials 120, die zu einer adäquaten Isolation mit einer dünneren Schicht von Isoliermaterial als zuvor erreichbar führen.
  • Das Kanalmaterial 106 kann in Kontakt mit einem Gate-Dielektrikum 122 sein. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 122 das Kanalmaterial 106 umgeben (z.B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Dielektrikum 122 das Kanalmaterial 106 möglicherweise nicht umgibt (z.B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 20 und 21 erörtert). Obwohl ein einzelnes „Gate-Dielektrikum 122“ verwendet ist, um sich auf das Gate-Dielektrikum zu beziehen, das in allen von den Bauelementstrata 130 der hierin offenbarten IC-Strukturen 100 vorhanden ist, kann sich die Materialzusammensetzung des Gate-Dielektrikums 122, verwendet in unterschiedlichen der Bauelementstrata 130, nach Wunsch unterscheiden. Das Gate-Dielektrikum 122 kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumkarbid und/oder ein High-k-Dielektrikumsmaterial umfassen. Das High-k-Dielektrikumsmaterial kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum 122 verwendet sein können, umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Ausheilungsprozess an dem Gate-Dielektrikum 122 ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Das Gate-Dielektrikum 122 kann zwischen dem Kanalmaterial 106 und einem Gate-Metall 124 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Gate-Metall 124 das Kanalmaterial 106 umgeben (z.B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Metall 124 das Kanalmaterial 106 möglicherweise nicht umgibt (z.B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 20 und 21 erörtert). Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des Gate-Metalls 124, verwendet in unterschiedlichen der Bauelementstrata 130, unterschiedlich sein; zum Beispiel stellt 1 ein Gate-Metall 124-1 in dem Bauelementstratum 130-1 und ein Gate-Metall 124-2 in dem Bauelementstratum 130-2 dar. Bei anderen Ausführungsbeispielen kann die Materialzusammensetzung des Gate-Metalls 124, verwendet in unterschiedlichen der Bauelementstrata 130, gleich sein. Zusammen können das Gate-Metall 124 und das Gate-Dielektrikum 122 ein Gate für das zugeordnete Kanalmaterial 106 bereitstellen, wobei die elektrische Impedanz des Kanalmaterials 106 durch das elektrische Potential, das an dem zugeordneten Gate (durch Gate-Kontakte, nicht gezeigt) angewendet wird, moduliert wird. Das Gate-Metall 124 kann zumindest ein p-Typ-Arbeitsfunktionsmetall oder n-Typ-Arbeitsfunktionsmetall aufweisen, abhängig davon, ob der Transistor, von dem es ein Teil ist, ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Implementierungen kann das Gate-Metall 124 einen Stapel aus zwei oder mehr Metallschichten umfassen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können für andere Zwecke umfasst sein, wie z.B. eine Barriereschicht (z.B. Tantal, Tantalnitrid, eine aluminiumhaltige Legierung etc.). Bei einigen Ausführungsbeispielen kann ein Gate-Metall 124 eine widerstandsreduzierende Abdeckungsschicht umfassen (z.B. Kupfer, Gold, Kobalt oder Wolfram). Für einen PMOS-Transistor umfassen Metalle, die für das Gate-Metall 124 verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z.B. Rutheniumoxid) und irgendwelche der hierin Bezug nehmend auf einen NMOS-Transistor (z.B. zur Arbeitsfunktions-Abstimmung) erörterten Metalle, sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für das Gate-Metall 124 verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z.B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und irgendwelche der vorangehend Bezug nehmend auf einen PMOS-Transistor (z.B. zur Arbeitsfunktions-Abstimmung) erörterten Metalle, sind aber nicht darauf beschränkt. Bei einigen Ausführungsbeispielen kann das Gate-Metall 124 eine Abstufung (Erhöhung oder Verringerung) der Konzentration eines oder mehrerer Materialien darin umfassen. Abstandhalter 116 können das Gate-Metall 124 von dem S/D-Material 118 in der Nähe trennen. Die Abstandshalter 116 können z.B. Siliziumnitrid, Siliziumoxid, Siliziumkarbid, mit Kohlenstoff dotiertes Siliziumnitrid, Siliziumoxynitrid oder mit Kohlenstoff dotiertes Siliziumoxynitrid umfassen. Zusammen können ein Kanalmaterial 106, ein Gate-Dielektrikum 122, ein Gate-Metall 124 und zugeordnete S/D-Materialien 118 einen Transistor bereitstellen.
  • Die Abmessungen der Elemente der IC-Struktur 100 können irgendwelche geeigneten Werte annehmen. Bei einigen Ausführungsbeispielen kann die Breite 136 des Kanalmaterials 106 zwischen 3 Nanometern und 30 Nanometern sein. Bei einigen Ausführungsbeispielen kann die Dicke 140 des Kanalmaterials 106 zwischen 1 Nanometer und 500 Nanometern sein (z.B. zwischen 40 Nanometern und 400 Nanometern, wenn das Kanalmaterial 106 eine Finne ist, und zwischen 5 Nanometern und 40 Nanometern, wenn das Kanalmaterial 106 ein Draht ist). Bei einigen Ausführungsbeispielen kann die Dicke 138 der Abstandhalter 116 zwischen 6 Nanometern und 12 Nanometern sein. Bei einigen Ausführungsbeispielen, bei denen ein Bauelementstratum 130 Halbleiterdrähte umfasst, kann die Beabstandung 142 zwischen benachbarten der Drähte zwischen 5 Nanometern und 40 Nanometern sein. Bei einigen Ausführungsbeispielen kann die Beabstandung 144 zwischen dem Kanalmaterial 106 von einem Bauelementstratum 130 und dem Kanalmaterial 106 von einem beanchbarten Bauelementstratum 130 in dem gleichen Bauelementstapel 128 zwischen 5 Nanometern und 50 Nanometern sein. Bei einigen Ausführungsbeispielen, bei denen ein Bauelementstratum 130 Halbleiterdrähte als das Kanalmaterial 106 umfasst, ist die Beabstandung 142 zwischen benachbarten Instanzen der Drähte möglicherweise nicht konstant zwischen jedem Draht.
  • Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Speicherbauelements sein und Transistoren der IC-Struktur 100 können Informationen in der IC-Struktur 100 speichern oder den Zugriff auf (z.B. lesen und/oder schreiben) Speicherelemente des Speicherbauelements erleichtern. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil einer Verarbeitungsvorrichtung sein. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Bauelements sein, umfassend Speicher- und Logikbauelemente (z.B. in einem einzelnen Die 1502, wie nachfolgend beschrieben), wie beispielsweise ein Prozessor und Cache. Allgemeiner können die hierin offenbarten IC-Strukturen 100 ein Teil von Speicherbauelementen, Logikbauelementen oder beiden sein.
  • 2-17 stellen Stufen in einem Beispielprozess zum Herstellen der IC-Struktur 100 von 1 dar. Obwohl die Operationen des Prozesses Bezug nehmend auf bestimmte hierin offenbarte Ausführungsbeispiele der IC-Strukturen 100 dargestellt sein können, können der Prozess der 2-17 und Varianten davon verwendet werden, um irgendeine geeignete IC-Struktur 100 zu bilden (z.B. die IC-Strukturen 100, die in den 18-25 dargestellt sind). Operationen sind in den 2-17 eine bestimmte Anzahl von Malen und in einer bestimmten Reihenfolge dargestellt, aber die Operationen können aufgezeichnet und/oder wiederholt werden, je nach Wunsch (z.B. mit unterschiedlichen Operationen, die parallel beim gleichzeitigen Herstellen mehrerer IC-Strukturen 100 wiederholt werden).
  • 2 stellt eine Anordnung 200 dar, umfassend eine Basis 102 und einen Stapel von Materialschichten auf der Basis 102. Der Stapel von Materialschichten kann einen Satz von Schichten entsprechend dem Bauelementstratum 130-1 und einen Satz von Schichten entsprechend dem Bauelementstratum 130-2 umfassen. Der Satz von Schichten, der dem Bauelementstratum 130-1 entspricht, kann Schichten des Kanalmaterials 106-1 umfassen, die voneinander (und von der Basis 102 und dem Bauelementstratum 130-2) durch dazwischenliegende Schichten von Opfermaterial 104 beabstandet sind. Ähnlich kann der Satz von Schichten, der dem Bauelementstratum 130-2 entspricht, Schichten des Kanalmaterials 106-2 umfassen, die voneinander durch dazwischenliegende Schichten von Opfermaterial 104 beabstandet sind. Die Größe und Anordnung der Materialschichten in der Anordnung 200 entspricht der gewünschten Größe und Anordnung des Kanalmaterials 106 in der IC-Struktur 100, wie im Folgenden näher erörtert wird, und somit können die Materialschichten in der Anordnung 200 von dem bestimmten Ausführungsbeispiel, das in 2 dargestellt ist, variieren. Das Opfermaterial 104 kann irgendein Material sein, das in späteren Verarbeitungsoperationen (wie nachfolgend Bezug nehmend auf 15 erörtert) entsprechend selektiv entfernt werden kann. Beispielsweise kann das Opfermaterial 104 Siliziumdioxid sein und das Kanalmaterial 106 kann Silizium oder Germanium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Galliumarsenid sein und das Kanalmaterial 106 kann Indiumgalliumarsenid, Germanium oder Siliziumgermanium sein. Die Anordnung 200 kann unter Verwendung irgendwelcher geeigneter Abscheidungstechniken, wie beispielsweise chemische Gasphasenabscheidung (CVD; chemical vapor deposition), physikalische Gasphasenabscheidung (PVD; physical vapor deposition), Atomschichtabscheidung (ALD; atomic layer deposition) oder einem Schichtübertragungsprozess, gebildet werden.
  • 3 stellt eine Anordnung 205 nach einem Bilden von Finnen 146 in dem Materialstapel der Anordnung 200 (2) dar. Standard-Maskierungs- und Ätztechniken können verwendet werden, um die Finnen 146 zu bilden, umfassend Nass- und/oder Trockenätzschemen sowie isotrope und/oder anisotrope Ätzschemen. Die Breite der Finnen 146 kann gleich zu der Breite 136 des Kanalmaterials 106 sein, wie vorangehend erörtert. Irgendeine geeignete Anzahl von Finnen 146 kann in der Anordnung 205 (z.B. mehr oder weniger als 3) umfasst sein. Obwohl die Finnen 146, die in 3 (und anderen der beiliegenden Zeichnungen) abgebildet sind, ideal rechteckig sind, dient dies lediglich der Einfachheit der Darstellung, und in praktischen Herstellungseinstellungen ist die Form der Finnen 146 möglicherweise nicht ideal rechteckig. Beispielsweise können die Finnen 146 verjüngt sein, verbreitert in Richtung der Basis 102. Die obere Oberfläche der Finnen 146 ist möglicherweise nicht flach, sondern kann gebogen sein, abgerundet in die Seitenoberflächen der Finnen 146. Beispiele von IC-Strukturen 100, umfassend einige solche Nichtidealzustände, sind nachfolgend Bezug nehmend auf die 24 und 25 erörtert.
  • 4 stellt eine Anordnung 210 nach einem Bilden einer konformen Schicht aus dem Dummy-Gate-Dielektrikum 110 über der Anordnung 205 (3), Bilden eines Dummy-Gate-Metalls 112 und dann Abscheiden einer Hartmaske 114 dar. Das Dummy-Gate-Metall 112 kann sich über die oberen Oberflächen der Finnen 146, wie gezeigt, erstrecken. Das Dummy-Gate-Dielektrikum 110 kann durch irgendeine geeignete Technik (z.B. ALD) gebildet werden und das Dummy-Gate-Metall 112 und die Hartmaske 114 können unter Verwendung irgendwelcher geeigneten Techniken gebildet werden. Das Dummy-Gate-Dielektrikum 110 und das Dummy-Gate-Metall 112 können irgendwelche geeigneten Materialien (z.B. jeweils Siliziumoxid und Polysilizium) umfassen. Die Hartmaske 114 kann irgendwelche geeigneten Materialien (z.B. Siliziumnitrid, kohlenstoffdotiertes Siliziumoxid oder kohlenstoffdotiertes Siliziumoxynitrid) umfassen.
  • 5 stellt eine Anordnung 215 nach einem Strukturieren der Hartmaske 114 der Anordnung 210 (4) in Streifen, die senkrecht zu der Längsachse der Finnen 146 (in die und aus der Seite gemäß der Perspektive von 5) orientiert sind, und dann einem Ätzen des Dummy-Gate-Metalls 112 und des Dummy-Gate-Dielektrikums 110 unter Verwendung der strukturierten Hartmaske 114 als eine Maske dar. Die Positionen des verbleibenden Dummy-Gate-Metalls 112 und des Dummy-Gate-Dielektrikums 110 können den Positionen der Gates in der IC-Struktur 100, wie weiter unten erörtert, entsprechen.
  • 6 stellt eine Anordnung 220 nach einem Entfernen des Opfermaterials 104, nicht abgedeckt durch das Dummy-Gate-Metall 112 und das Dummy-Gate-Dielektrikum 110 in der Anordnung 215 (5) dar. Irgendeine geeignete selektive Ätztechnik kann verwendet werden, um das Opfermaterial 104 zu entfernen.
  • 7 stellt eine Anordnung 225 nach einem Bilden von Abstandhaltern 116 auf Seitenflächen der Hartmaske 114, des Dummy-Gate-Metalls 112 und des Dummy-Gate-Dielektrikums 110 der Anordnung 220 (6) und dann Entfernen des Kanalmaterials 106, das nicht durch das Dummy-Gate-Metall 112, das Dummy-Gate-Dielektrikum 110 oder Abstandhalter 116 abgedeckt ist, um offene Volumen 148 zu bilden, dar. Bei einigen Ausführungsbeispielen wird das „freiliegende“ Kanalmaterial 106 in der Anordnung 225 möglicherweise nicht vollständig entfernt; stattdessen können sich „Stummel“ in die offenen Volumen 148 erstrecken und werden sich schließlich in das S/D-Material 118 in der IC-Struktur 100 erstrecken, wie unten Bezug nehmend auf 19 erörtert. Die Abstandhalter 116 können durch konformes Abscheiden des Materials der Abstandhalter 116 auf der Anordnung 220, dann gerichtetes Ätzen dieses Materials „nach unten“, um die Abstandhalter 116 auf „vertikalen“ Oberflächen der Anordnung 220 zu lassen, während es von „horizontalen“ Oberflächen entfernt wird, gebildet werden.
  • 8 stellt eine Anordnung 230 nach einem Bilden eines S/D-Materials 118-1 in den offenen Volumen 148 in der Bauelementstrata 130-1 der Anordnung 225 (7) dar. Das S/D-Material 118-1 kann durch epitaxiales Wachstum gebildet werden und kann irgendeines der hierin Bezug nehmend auf das S/D-Material 118 erörterten Materialien umfassen. Zum Beispiel kann das S/D-Material 118-1 Silizium, Germanium oder ein III-V-Material umfassen. Wenn das S/D-Material 118-1 Teil eines NMOS-Transistors sein wird, kann das S/D-Material 118-1 einen n-Typ-Dotierstoff, wie beispielsweise Phosphor, Arsen, Antimon, Bismut oder Lithium, umfassen. Wenn das S/D-Material 118-1 Teil eines PMOS-Transistors sein wird, kann das S/D-Material 118-1 einen p-Typ-Dotierstoff, wie beispielsweise Bor, Aluminium, Gallium oder Indium, umfassen. Die obere Oberfläche 158 des S/D-Materials 118-1 in der Anordnung 230 kann koplanar mit dem Opfermaterial 104 zwischen dem Bauelementstratum 130-1 und dem Bauelementstratum 130-2, wie gezeigt, sein. Wie vorangehend Bezug nehmend auf 1 erörtert, kann die obere Oberfläche 158 des S/D-Materials 118-1 unregelmäßig sein, umfassend ein Variationsfenster 160 gemäß irgendwelchen der hierin erörterten Ausführungsbeispiele.
  • 9 stellt eine Anordnung 231 nach einem Abscheiden einer konformen Schicht eines Oxidationskatalysators 152 auf der Anordnung 230 (8) dar. Der Oxidationskatalysator 152 kann irgendein Material sein, dass die Rate an Oxidation des darunter liegenden Materials, wenn einem gewünschten Satz von Bedingungen (z.B. während einer Ausheilung) ausgesetzt, erhöhen kann. Die Dicke 164 des Oxidationskatalysators 152 kann irgedeine der oben Bezug nehmend auf 1 erörterten Formen annehmen. Irgendein geeigneter konformer Abscheidungsprozess kann verwendet werden, um den Oxidationskatalysator 152 abzuscheiden, wie beispielsweise ALD. Wie vorangehend erörtert wurde kann der Oxidationskatalysator 152 ein Metall und Sauerstoff (z.B. in Form eines Metalloxids) umfassen. Beispiele von Metallen, die in dem Oxidationskatalysator 152 umfasst sein können, umfassen Aluminium, Lanthan und Kupfer, unter anderem. Wie im Folgenden Bezug nehmend auf 13 erörtert, kann der Oxidationskatalysator 152 die Oxidation des darunter liegenden Materials während eines Ausheilungsprozesses erleichtern.
  • 10 stellt eine Anordnung 232 nach einem Abscheiden und dann Aussparen eines Maskenmaterials 154 auf der Anordnung 231 (9) dar. Das Maskenmaterial 154 kann die Form von irgendwelchen der hierin offenbarten Hartmasken (z.B. einer Kohlenstoffhartmaske) annehmen und kann bis zu einer Ebene ausgespart werden, die zwischen dem Bauelementstratum 130-1 und dem Bauelementstratum 130-2 (z.B. koplanar mit dem Opfermaterial 104 zwischen den Bauelementstrata 130) ist. Das Maskenmaterial 154 kann den Oxidationskatalysator 152 in dem Bauelementstratum 130-1 schützen, während es den Oxidationskatalysator 152 in dem Bauelementstratum 130-2 freigelegt lässt. Irgendeine geeignete Technik kann verwendet werden, um das Maskenmaterial 154 abzuscheiden und auszusparen, wie beispielsweise eine Aufschleuderabscheidung gefolgt durch einen Aussparungsprozess.
  • 11 stellt eine Anordnung 233 nach einem Entfernen des freiliegenden Oxidationskatalysators 152 von der Anordnung 232 (10), den Oxidationskatalysator 152, der durch das Maskenmaterial 154 geschützt ist, an seinem Platz lassend, dar. Irgendeine geeignete Technik kann verwendet werden, um den freiliegenden Oxidationskatalysator 152 zu entfernen, wie beispielsweise ein Nassätzprozess.
  • 12 stellt eine Anordnung 234 nach einem Entfernen des Maskenmaterials 154 von der Anordnung 233 (11) dar. Irgendeine geeignete Technik kann verwendet werden, um das Maskenmaterial 154 zu entfernen, wie beispielsweise ein Veraschungsprozess (z.B. wenn das Maskenmaterial 154 eine Kohlenstoffhartmaske ist).
  • 13 stellt eine Anordnung 235 nach einem Ausheilen der Anordnung 234 (12), um die Oxidation des S/D-Materials 118-1 (katalysiert durch den Oxidationskatalysator 152) zu verursachen, dar; das oxidierte S/D-Material 118-1 ist das dielektrische Material 120. Der Ausheilungsprozess kann Dampfoxidation, das dielektrische Material 120 zu einer gewünschten Dicke 162 bildend, umfassen. Ein dielektisches Material 120, das auf diese Weise gebildet wird, kann konform auf dem verbleibenden S/D-Material 118, wie gezeigt, sein. Bei einigen Ausführungsbeispielen kann der Oxidationskatalysator 152 während nachfolgenden Verarbeitungsoperationen auf dem dielektrischen Material 120 bleiben, während bei anderen Ausführungsbeispielen der Oxidationskatalysator 152 vor der Durchführung weiterer Verarbeitung entfernt werden kann (z.B. wie nachfolgend Bezug nehmend auf 23 erörtert). Obwohl verschiedene von den beiliegenden Zeichnungen das dielektrische Material 120 zwischen allen Abschnitten des S/D-Materials 118-1 und den entsprechenden Abschnitten des S/D-Materials 118-2 darstellen, kann das dielektrische Material 120 gebildet werden, um nur selektiv zwischen verschiedenen Abschnitten des S/D-Materials 118-1 und des S/D-Materials 118-2 (z.B. wie nachfolgend Bezug nehmend auf 18 erörtert) vorhanden zu sein.
  • 14 stellt eine Anordnung 236 nach einem Bilden eines S/D-Materials 118-2 über dem dielektrischen Material 120 und in der Bauelementstrata 130-2 dar. Das S/D-Material 118-2 kann durch epitaxiales Wachstum gebildet werden, wie vorangehend Bezug nehmend auf das S/D-Material 118-1 erörtert. Bei einigen Ausführungsbeispielen können das S/D-Material 118-1 und das S/D-Material 118-2 entgegengesetzte Polaritäten aufweisen; das S/D-Material 118-1 kann enen n-Typ-Dotierstoff (p-Typ-Dotierstoff) umfassen, während das S/D-Material 118-2 einen p-Typ-Dotierstoff (n-Typ-Dotierstoff) umfasst. 15 stellt eine Anordnung 237 nach einem Entfernen der Hartmaske 114, des Dummy-Gate-Dielektrikums 110 und des Dummy-Gate-Metalls 112 von der Anordnung 236 (14) dar. Irgendwelche geeigneten Ätzprozesse können verwendet werden, um die Hartmaske 114, das Dummy-Gate-Dielektrikum 110 und das Dummy-Gate-Metall 112 zu entfernen.
  • 16 stellt eine Anordnung 240 nach einem Bilden einer konformen Schicht des Gate-Dielektrikums 122 über der Anordnung 237 (15) dar. Wie gezeigt, kann das Gate-Dielektrikum 122 auf den freiliegenden Oberflächen des Kanalmaterials 106 gebildet werden. Bei Ausführungsbeispielen, bei denen das Gate-Dielektrikum 122 in dem Bauelementstratum 130-1 unterschiedlich zu dem Gate-Dielektrikum 122 in dem Bauelementstratum 130-2 ist, kann das Gate-Dielektrikum 122 für das Bauelementstratum 130-1 anfänglich gebildet werden, ein Opfermaterial kann abgeschieden werden, um das Gate-Dielektrikum 122 in dem Bauelementstratum 130-1 abzudecken, das anfänglich gebildete Gate-Dielektrikum 122 in dem Bauelementstratum 130-2 kann entfernt werden und ein neues Gate-Dielektrikum 122 für das Bauelementstratum 130-2 kann gebildet werden und dann kann das Opfermaterial entfernt werden. Bei einigen Ausführungsbeispielen weist das Gate-Dielektrikum 122 in dem Bauelementstratum 130-1 die gleiche Materialzusammensetzung auf wie das Gate-Dielektrikum 122 in dem Bauelementstratum 130-2, aber mit unterschiedlichen Dicken. Zum Beispiel kann ein relativ dickeres Gate-Dielektrikum 122 für einen Hochspannungstransistor verwendet werden, während ein relativ dünneres Gate-Dielektrikum für einen Logiktransistor verwendet werden kann.
  • 17 stellt eine Anordnung 245 nach einem Bilden eines Gate-Metalls 124-1 um das Gate-Dielektrikum 122 in der Bauelementstrata 130-1 der Anordnung 240 (16) und dann einem Bilden eines Gate-Metalls 124-2 um das Gate-Dielektrikum 122 in der Bauelementstrata 130-2 dar. Bei Ausführungsbeispielen, bei denen das Gate-Metall 124-1 eine gleiche Materialzusammensetzung wie das Gate-Metall 124-2 aufweist, kann das Bilden des Gate-Metalls 124 in einer einzelnen Operation durchgeführt werden. Die Anordnung 245 kann die Form der IC-Struktur 100 von 1 annehmen. Nachfolgende Herstellungsoperationen, umfassend das Bilden leitfähiger Kontakte zu dem Gate-Metall 124 und dem S/D-Material 118, können dann durchgeführt werden.
  • 18-25 stellen zusätzliche Beispiel-IC-Strukturen 100 dar. Irgendwelche der Bezug nehmend auf irgendwelche der 1 und 18-25 hierin erörterten Merkmale können mit irgendwelchen anderen Merkmalen kombiniert werden, um eine IC-Struktur 100 zu bilden. Zum Beispiel, wie weiter unten erörtert, stellt 18 ein Ausführungsbeispiel dar, bei dem das S/D-Material 118 unterschiedlicher Bauelementstrata 130 nicht voneinander isoliert sind, und 19 stellt ein Ausführungsbeispiel dar, bei dem das Kanalmaterial 106 sich in das S/D-Material 118 erstreckt. Diese Merkmale der 18 und 19 können so kombiniert werden, dass das S/D-Material 118 unterschiedlicher Bauelementstrata 130 in einer IC-Struktur 100 nicht isoliert voneinander sind und sich das Kanalmaterial 106 in das S/D-Material 118 erstreckt. Diese bestimmte Kombination ist lediglich ein Beispiel und irgendeine Kombination kann verwendet werden. Eine Anzahl von Elementen von 1 sind gemeinsam mit den 18-25 verwendet; für eine Einfachheit der Erörterung wird eine Beschreibung dieser Elemente nicht wiederholt und diese Elemente können die Form von irgendwelchen der hierin offenbarten Ausführungsbeispiele annehmen.
  • 18 stellt eine IC-Struktur 100 dar, bei der das dielektrische Material 120 zwischen einigen Abschnitten des S/D-Materials 118-1 und des S/D-Materials 118-2 vorhanden ist, während andere Abschnitte des S/D-Materials 118-1 und des S/D-Materials 118-2 in physischem Kontakt (und somit elektrischem Kontakt) sind. Die selektive Verwendung des dielektrischen Materials 120 kann es erlauben, gewünschte Schaltungsverbindungen zwischen dem S/D-Material 118-1 und dem S/D-Material 118-2 herzustellen; zum Beispiel, wenn die Transistoren der Bauelementstrata 130-1 in der gestrichelten Box PMOS-Transistoren sind, und die Transistoren der Bauelementstrata 130-2 in der gestrichelten Box NMOS-Transistoren (oder umgekehrt) sind, kann die Schaltung in der gestrichelten Box ein Inverter sein. Das dielektrische Material 120 kann durch Strukturieren des Maskenmaterials 154 strukturiert sein, um den Oxidationskatalysator 152 oben auf dem S/D-Material 118-1 in der Anordnung 232 (10) selektiv freizulegen, wenn kein dielektrisches Material 120 auf dem S/D-Material 118-1 gewünscht ist; dieser freiliegende Oxidationskatalysator 152 kann dann während der vorangehend Bezug nehmend auf 10 erörterten Operationen entfernt werden und das neu freigelegte S/D-Material 118-1 wird nicht signifikant während des Ausheilungsprozesses von 13 oxidieren (aufgrund des Fehlens eines Kontakts mit dem Oxidationskatalysator 152). Wie in 18 gezeigt, kann die obere Oberfläche des S/D-Materials 118-1, wo kein dielektrisches Material 120 vorhanden ist, koplanar mit der obere Oberfläche des dielektrischen Materials 120 auf anderen Abschnitten des S/D-Materials 118-1 sein.
  • 19 stellt eine IC-Struktur 100 dar, in der das Kanalmaterial 106 nicht „getrimmt“ ist, um mit der äußeren Oberfläche der Abstandhalter 116 (wie vorangehend Bezug nehmend auf 7 erörtert wurde) bündig zu sein, sondern sich stattdessen in das S/D-Material 118 erstreckt.
  • Wie vorangehend erwähnt, kann das Kanalmaterial 106 in unterschiedlichen Bauelementstrata 130 einen oder mehrere Drähte und/oder eine oder mehrere Finnen umfassen. 20 stellt eine IC-Struktur 100 dar, in der das Kanalmaterial 106-1 in dem Bauelementstratum 130-1 eine Finne in Kontakt mit der Basis 102 ist (und somit das Gate-Dielektrikum 122 und Gate-Metall 124-1 sich nicht vollständig um das Kanalmaterial 106-1 wickelt), während das Kanalmaterial 106-2 in dem Bauelementstratum 130-2 mehrere Drähte (jeder umgeben durch das Gate-Dielektrikum 122 und das Gate-Metall 124-2) umfasst. 21 stellt eine IC-Struktur 100 dar, bei der das Kanalmaterial 106-1 in dem Bauelementstratum 130-1 mehrere Drähte umfasst (jeder umgeben durch das Gate-Dielektrikum 122 und das Gate-Metall 124-1), während das Kanalmaterial 106-2 in dem Bauelementstratum 130-2 eine Finne in Kontakt mit einem Isoliermaterial 156 ist (und somit weder das Gate-Dielektrikum 122 noch das Gate-Metall 124-2 das Kanalmaterial 106-2 vollständig um das Kanalmaterial 106-2 kontaktieren). 22 stellt eine IC-Struktur 100 dar, in der das Kanalmaterial 106-1 in dem Bauelementstratum 130-1 eine Finne in Kontakt mit der Basis 102 ist (und somit das Gate-Dielektrikum 122 und Gate-Metall 124-1 sich nicht vollständig um das Kanalmaterial 106-1 wickelt), während das Kanalmaterial 106-2 in dem Bauelementstratum 130-2 eine Finne in Kontakt mit einem Isoliermaterial 156 ist (und somit weder das Gate-Dielektrikum 122 noch das Gate-Metall 124-2 das Kanalmaterial 106-2 vollständig um das Kanalmaterial 106-2 kontaktieren). Die IC-Strukturen 100 der 20-22 können durch entsprechendes Anpassen des Materialstapels der Anordnung 200 und dann Fortfahrend mit dem Rest der vorangehend Bezug nehmend auf die 3-17 beschriebenen Operationen gebildet werden.
  • Bei einigen Ausführungsbeispielen kann der Oxidationskatalysator 152 des dielektrischen Materials 120 in der IC-Struktur 100 verbleiben, während bei anderen Ausführungsbeispielen der Oxidationskatalysator 152 entfernt werden kann. Das Entfernen des Oxidationskatalysators 152 kann angemessen sein, wenn die Dicke 164 des Oxidationskatalysators 152 signifikant genug ist, damit ein Entfernen des Oxidationskatalysators 152 die z-Höhe der IC-Struktur 100 wünschenswert verringern kann. Das Entfernen des Oxidationskatalysators 152 kann auch angemessen sein, wenn der Oxidationskatalysator 152 Materialien umfasst, die Strukturen in der Nähe während einer weiteren Verarbeitung zersetzen und/oder verunreinigen können. Das Entfernen des Oxidationskatalysators 152 kann angemessen sein, wenn der Oxidationskatalysator 152 ein Leiter ist (z.B. wenn der Oxidationskatalysator 152 Kupferoxid umfasst). Der Oxidationskatalysator 152 kann aus der Anordnung 235 (13) unter Verwendung irgendeines geeigneten Prozesses, wie z.B. einer Nassreinigung, entfernt werden.
  • Wie vorangehend erwähnt wurde sind die in verschiedenen der beiliegenden Zeichnungen abgebildeten IC-Strukturen 100 als präzise geradlinige Merkmale aufweisend gezeigt, aber diese Anordnung zur Einfachheit der Darstellung und unter Verwendung praktischer Herstellungsprozesse hergestellte Bauelemente weichen von der Geradlinigkeit ab. 24 ist eine Abbildung der IC-Struktur 100 von 1 (die Perspektive von 1A gemeinsam verwendend), die einiges von dem Abrunden und Verjüngen umfasst, das wahrscheinlich auftreten kann, wenn die IC-Struktur 100 praktisch hergestellt wird. Auf ähnliche Weise ist 25 eine Abbildung der IC-Struktur 100 von 20 (die Perspektive von 16A gemeinsam verwendend), die einiges von dem Abrunden und Verjüngen umfasst, das wahrscheinlich auftreten kann, wenn die IC-Struktur 100 praktisch hergestellt wird. Die IC-Strukturen 100 der 24 und 25 umfassen ein gewisses Verjüngen der Kanalmaterialien 106, wobei sich die Kanalmaterialien 106 näher an der Basis 102 verbreitern (wie vorangehend Bezug nehmend auf 3 erörtert), sowie ein Abrunden der Kanalmaterialien 106 selbst. Andere Nichtidealzustände können ebenfalls in einer hergestellten IC-Struktur 100 vorhanden sein.
  • Die IC-Strukturen 100, die hierin offenbart sind, können in irgendeiner geeigneten elektronischen Komponente umfasst sein. 26-30 stellen verschiedene Beispiele von Vorrichtungen dar, die irgendeine der hierin offenbarten IC-Strukturen 100 umfassen können.
  • 26 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, möglicherweise umfassend eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Der Wafer 1500 kann aus einem Halbleitermaterial zusammengesetzt sein und kann einen oder mehrere Dies 1502, die IC-Strukturen aufweisen, die auf einer Oberfläche des Wafers 1500 gebildet sind, umfassen. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC umfasst. Nachdem die Herstellung des Halbleiterprodukts abgeschlossen ist, kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 von einander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann eine oder mehrere IC-Strukturen 100 (z.B. wie nachfolgend Bezug nehmend auf 27 beschrieben), einen oder mehrere Transistoren (z.B. einige der Transistoren der Bauelementregion 1604 von 27, nachfolgend erörtert) und/oder eine unterstützende Schaltungsanordnung zum Routen elektrischer Signale zu den Transistoren sowie irgendwelche anderen IC-Komponenten umfassen. Bei einigen Ausführungsbeispielen kann der Wafer 1500 oder der Die 1502 eine Speichervorrichtung (z.B. eine Direktzugriffsspeicher- (RAM; random access memory) Vorrichtung, wie eine statische RAM- (SRAM; static RAM) Vorrichtung, eine magnetische RAM- (MRAM; magnetic RAM) Vorrichtung, eine resistive RAM- (RRAM; resistive RAM) Vorrichtung, eine leitfähige überbrückende RAM- (CBRAM; conductive-bridging RAM) Vorrichtung etc.), ein logisches Bauelement (z.B. ein AND, OR, NAND, or NOR-Gatter) oder irgendein anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 1502 kombiniert sein. Zum Beispiel kann ein Speicherarray, das durch mehrere Speicherbauelemente gebildet ist, auf einem selben Die 1502 wie eine Verarbeitungsvorrichtung (z.B. die Verarbeitungsvorrichtung 1802 von 30) oder eine andere Logik, die ausgebildet ist, um Informationen in den Speicherbauelementen zu speichern oder Anweisungen auszuführen, die in dem Speicherarray gespeichert sind, gebildet sein.
  • 27 ist eine Querschnitt-Seitenansicht eines IC-Bauelements 1600, das eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Ein oder mehrere der IC-Bauelemente 1600 können in einem oder mehreren Dies 1502 (26) umfasst sein. Das IC-Bauelement 1600 kann eine Basis 102 umfassen, die einen Teil des Wafers 1500 von 26 umfassen kann und in einem Die umfasst sein kann (z.B. dem Die 1502 von 26). Die Basis 102 kann irgendeine der hierin offenbarten Formen annehmen.
  • Das IC-Bauelement 1600 kann eine Bauelementregion 1604 umfassen, umfassend mehrere Bauelementstrata 130 auf der Basis 102. Die Bauelementregion 1604 kann irgendeine der hierin offenbarten Multi-Strata-IC-Strukturen 110 umfassen. Ferner kann die Bauelementregion 1604 Regionen umfassen, die nur ein einzelnes Bauelementstratum 130 umfassen, oder Regionen, die unterschiedliche Anzahlen von Bauelementstrata 130 umfassen. Beispielsweise können eine oder mehrere Regionen der Bauelementregion 1604 die hierin offenbarten Multi-Strata-IC-Strukturen 100 umfassen, und andere Regionen der Bauelementregion 1604 können eine einzelne Bauelementstrata 130 umfassen, umfassend planare Transistoren (z.B. Bipolarübergangstransistoren (BJT; bipolar junction transistors), Heteroübergang-Bipolartransistoren (HBT; heterojunction bipolar transistors) oder Hochelektronenmobilitätstransistoren (HEMT; high-electron-mobility transistors) oder nichtplanare Transistoren (z.B. Doppel-Gate-Transistoren, Tri-Gate-Transistoren oder Wrap-Around- (Umwickel-) oder All-Around- (Ringsum-) Gate-Transistoren, wie beispielsweise Nanoband- und Nanodraht-Transistoren). Die Bauelementregion 1604 kann ferner elektrische Kontakte zu den Gates der Transistoren, umfasst in der Bauelementregion 1604, (z.B. zu dem Gate-Metall 124 der IC-Strukturen 100) und zu den S/D-Materialien der Transistoren, umfasst in der Bauelementregion 1604, (z.B. zu den S/D-Materialien 118 der IC-Strukturen 100) umfassen.
  • Elektrische Signale, wie etwa Leistungs- und/oder Eingang/Ausgang- (I/O-) Signale, können zu und/oder von den Bauelementen (z.B. den Transistoren) der Bauelementregion 1604 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementregion 1604 angeordnet sind, geroutet werden (dargestellt in 27 als Verbindungsschichten 1606-1610). Zum Beispiel können elektrisch leitfähige Merkmale der Bauelementregion 1604 (z.B. das Gate-Metall 124 und die S/D-Materialien 118) elektrisch mit den Verbindungsstrukturen 1628 der Verbindungsschichten 1606-1610 gekoppelt sein. Die eine oder mehreren Verbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch bezeichnet als „ILD-Stapel“) 1619 des IC-Bauelements 1600 bilden.
  • Die Verbindungstrukturen 1628 können innerhalb der Verbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen (genauer gesagt ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungstrukturen 1628 beschränkt, die in 27 abgebildet ist). Obwohl eine bestimmte Anzahl von Verbindungsschichten 1606-1610 in 27 abgebildet ist, umfassen Ausführungsbeispiele der vorliegenden Offenbarung IC-Bauelemente, die mehr oder weniger Verbindungsschichten als abgebildet aufweisen.
  • Bei einigen Ausführungsbeispielen können die Verbindungstrukturen 1628 Leitungen 1628a und/oder Vias 1628b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche der Basis 102 ist, auf der die Bauelementregion 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die und aus der Seite aus der Perspektive von 27 routen. Die Vias 1628b können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche der Basis 102 ist, auf der die Bauelementregion 1604 gebildet ist. Bei einigen Ausführungsbeispielen können die Vias 1628b die Leitungen 1628a von unterschiedlichen Verbindungsschichten 1606-1610 elektrisch miteinander koppeln.
  • Die Verbindungsschichten 1606-1610 können ein dielektrisches Material 1626 umfassen, das zwischen den Verbindungstrukturen 1628 angeordnet ist, wie in 27 gezeigt. Bei einigen Ausführungsbeispielen kann das dielektrische Material 1626, das zwischen den Verbindungsstrukturen 1628 in unterschiedlichen der Verbindungsschichten 1606-1610 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsbeispielen kann die Zusammensetzung des dielektrischen Materials 1626 zwischen unterschiedlichen Verbindungsschichten 1606-1610 die gleiche sein.
  • Eine erste Verbindungsschicht 1606 kann über der Bauelementregion 1604 gebildet sein. Bei einigen Ausführungsbeispielen kann die erste Verbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b umfassen, wie gezeigt ist. Die Leitungen 1628a der ersten Verbindungsschicht 1606 können mit Kontakten (z.B. Kontakten zu den S/D-Materialien 118 der IC-Strukturen 100) der Bauelementregion 1604 gekoppelt sein.
  • Eine zweite Verbindungsschicht 1608 kann über der ersten Verbindungsschicht 1606 gebildet sein. Bei einigen Ausführungsbeispielen kann die zweite Verbindungsschicht 1608 Vias 1628b umfassen, um die Leitungen 1628a der zweiten Verbindungsschicht 1608 mit den Leitungen 1628a der ersten Verbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b strukturell mit einer Leitung innerhalb jeder Verbindungsschicht (z.B. innerhalb der zweiten Verbindungsschicht 1608) der Klarheit halber abgegrenzt sind, können die Leitungen 1628a und die Vias 1628b strukturell und/oder materiell angrenzend sein (z.B. während eines Dual-Damascene-Prozesses gleichzeitig gefüllt werden), bei einigen Ausführungsbeispielen.
  • Eine dritte Verbindungsschicht 1610 (und nach Wunsch zusätzliche Verbindungsschichten) kann in Folge auf der zweiten Verbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 1608 oder der ersten Verbindungsschicht 1606 beschrieben sind. Bei einigen Ausführungsbeispielen können die Verbindungsschichten, die im Metallisierungsstapel 1619 in dem IC-Bauelement 1600 „höher oben“ sind (d.h. weiter entfernt von der Bauelementregion 1604), dicker sein.
  • Das IC-Bauelement 1600 kann ein Lötresistmaterial 1634 (z.B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 umfassen, die auf den Verbindungsschichten 1606-1610 gebildet sind. In 27 werden die leitfähigen Kontakte 1636 in Form von Bondanschlussflächen dargestellt. Die leitfähigen Kontakte 1636 können elektrisch mit den Verbindungstrukturen 1628 gekoppelt sein und ausgebildet sein, um die elektrischen Signale des oder der Transistoren der Bauelementregion 1604 zu anderen externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 1636 gebildet sein, um einen Chip, umfassend das IC-Bauelement 1600, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer Schaltungsplatine) zu koppeln. Das IC-Bauelement 1600 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 1606-1610 zu routen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z.B. Pfosten) umfassen, die die elektrischen Signale zu externen Komponenten routen.
  • 28 ist eine Seiten-Querschnittsansicht eines beispielhaften IC-Packages 1650, das eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Bei einigen Ausführungsbeispielen kann das IC-Package 1650 ein System-in-Package (SiP) sein.
  • Das Package-Substrat 1652 kann aus einem dielektrischen Material (z.B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm, der Füllstoffpartikeln darin aufweist, Glas, einem organischen Material, einem anorganischen Material, Kombinationen aus organischen und anorganischen Materialien, eingebetteten Abschnitten, gebildet aus unterschiedlichen Materialien, etc.) gebildet sein, und kann leitfähige Pfade aufweisen, die sich durch das dielektrische Material zwischen der Fläche 1672 und der Fläche 1674 oder zwischen unterschiedlichen Orten auf der Fläche 1672 und/oder zwischen unterschiedlichen Orten auf der Fläche 1674 erstrecken. Diese leitfähigen Pfade können die Form irgendwelcher der vorangehend Bezug nehmend auf 27 erörterten Verbindungen 1628 annehmen.
  • Das Package-Substrat 1652 kann leitfähige Kontakte 1663 umfassen, die mit leitfähigen Pfaden (nicht gezeigt) durch das Package-Substrat 1652 gekoppelt sind, was es der Schaltungsanordnung innerhalb der Dies 1656 und/oder Interposer 1657 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1664 (oder mit Bauelementen, die in dem Package-Substrat 1652, nicht gezeigt, umfasst sind) zu koppeln.
  • Das IC-Package 1650 kann einen Interposer 1657 umfassen, der mit dem Package-Substrat 1652 über leitfähige Kontakte 1661 des Interposers 1657, Erste-Ebene-Verbindungen 1665 und die leitfähigen Kontakte 1663 des Package-Substrats 1652 gekoppelt ist. Die Erste-Ebene-Verbindungen 1665, die in 28 dargestellt sind, sind Löthöcker, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1665 können verwendet werden. Bei einigen Ausführungsbeispielen ist möglicherweise kein Interposer 1657 in dem IC-Package 1650 umfasst; stattdessen können die Dies 1656 direkt mit den leitfähigen Kontakten 1663 an der Fläche 1672 durch Erste-Ebene-Verbindungen 1665 gekoppelt sein. Allgemeiner können ein oder mehrere Dies 1656 über irgendeine geeignete Struktur (z.B. eine Siliziumbrücke, eine organische Brücke, einen oder mehrere Wellenleiter, einen oder mehrere Interposer, Drahtbonde etc.) mit dem Package-Substrat 1652 gekoppelt sein.
  • Das IC-Package 1650 kann einen oder mehrere Dies 1656 umfassen, die mit dem Interposer 1657 über leitfähige Kontakte 1654 der Dies 1656, Erste-Ebene-Verbindungen 1658 und leitfähige Kontakte 1660 des Interposer 1657 gekoppelt sind. Die leitfähigen Kontakte 1660 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 1657 gekoppelt sein, was es der Schaltungsanordnung innerhalb der Dies 1656 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1661 (oder mit anderen Bauelementen, die in dem Interposer 1657 umfasst sind, nicht gezeigt) zu koppeln. Die Erste-Ebene-Verbindungen 1658, die in 28 dargestellt sind, sind Löthöcker, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1658 können verwendet werden. Nach hiesigem Gebrauch, kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z.B. Metall) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente ausgespart, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z.B. eine leitfähige Anschlussfläche oder eine leitfähige Buchse) annehmen.
  • Bei einigen Ausführungsbeispielen kann ein Unterfüll-Material 1666 zwischen dem Package-Substrat 1652 und dem Interposer 1657 um die Erste-Ebene-Verbindungen 1665 herum angeordnet sein, und eine Formmasse 1668 kann um die Dies 1656 und den Interposer 1657 herum und in Kontakt mit dem Package-Substrat 1652 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Unterfüll-Material 1666 das gleiche sein wie die Formmasse 1668. Beispielhafte Materialien, die für das Unterfüll-Material 1666 und die Formmasse 1668 verwendet werden können, sind Epoxid-Formmassematerialien, soweit geeignet. Zweite-Ebene-Verbindungen 1670 können mit den leitfähigen Kontakten 1664 gekoppelt sein. Die Zweite-Ebene-Verbindungen 1670, die in 28 dargestellt sind, sind Lötkugeln (z.B. für eine Kugelgitterarray-Anordnung), aber es können irgendwelche geeigneten Zweite-Ebene-Verbindungen 1670 verwendet werden (z.B. Pins in einer Pin-Gitterarray-Anordnung oder Anschlussbereiche in einer Landegitterarray-Anordnung). Die Zweite-Ebene-Verbindungen 1670 können verwendet werden, um das IC-Package 1650 mit einer anderen Komponente, wie beispielsweise einer Schaltungsplatine (z.B. einer Hauptplatine), einem Interposer oder einem anderen IC-Package, zu koppeln, wie im Stand der Technik bekannt ist und wie nachfolgend Bezug nehmend auf 29 erörtert.
  • Die Dies 1656 können die Form von irgendeinem der Ausführungsbeispiele des Dies 1502 annehmen, der hierin erörtert wurde (z.B. möglicherweise irgendeines der Ausführungsbeispiele des IC-Bauelements 1600 umfassen). Bei Ausführungsbeispielen, bei denen das IC-Package 1650 mehrere Dies 1656 umfasst, kann das IC-Package 1650 als ein Mehrfach-Chip-Package (MCP; multi-chip package) bezeichnet werden. Die Dies 1656 können eine Schaltungsanordnung umfassen, um irgendeine gewünschte Funktionalität auszuführen. Beispielsweise können einer oder mehrere der Dies 1656 logische Dies (z.B. siliziumbasierte Dies) sein, und einer oder mehrere der Dies 1656 können Speicher-Dies (z.B. Hohe-Bandbreite-Speicher) sein.
  • Obwohl das IC-Package 1650, das in 28 dargestellt ist, ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Beispielsweise kann das IC-Package 1650 ein Kugelgitterarray (BGA; ball grid array) -Package sein, wie beispielsweise ein eingebettetes Waferebene-Kugelgitterarray (eWLB; embedded wafer-level ball grid array) -Package. Bei einem anderen Beispiel kann das IC-Package 1650 ein Waferebene-Chip-Größenordnungs-Package (WLCSP; wafer-level chip scale package) oder ein Panel-Fan-Out (FO) -Package sein. Obwohl zwei Dies 1656 in dem IC-Package 1650 von 28 dargestellt sind, kann ein IC-Package 1650 irgendeine gewünschte Anzahl von Dies 1656 umfassen. Ein IC-Package 1650 kann zusätzliche passive Komponenten umfassen, wie beispielsweise oberflächenbefestigte Widerstände, Kondensatoren und Induktivitäten, die auf der ersten Fläche 1672 oder der zweiten Fläche 1674 des Package-Substrats 1652 oder auf beiden Flächen des Interposers 1657 angeordnet sind. Allgemeiner kann ein IC-Package 1650 irgendwelche anderen aktiven oder passiven Komponenten, die im Stand der Technik bekannt sind, umfassen.
  • 29 ist eine Querschnitt-Seitenansicht einer IC-Bauelementanordnung 1700, die ein oder mehrere IC-Packages oder andere elektronische Komponenten (z.B. einen Die) umfassen kann, umfassend eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Die IC-Bauelementanordnung 1700 weist eine Anzahl von Komponenten auf, die auf einer Schaltungsplatine 1702 (die z.B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Bauelementanordnung 1700 umfasst Komponenten, die auf einer ersten Fläche 1740 der Schaltungsplatine 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Schaltungsplatine 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Irgendwelche der nachfolgend Bezug nehmend auf die IC-Bauelementanordnung 1700 erörterten IC-Packages können die Form irgendwelcher der Ausführungsbeispiele des vorangehend Bezug nehmend auf 28 erörterten IC-Packages 1650 annehmen (möglicherweise z.B. eine oder mehrere IC-Strukturen 100 in einem Die umfassen).
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 1702 eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine einzelne oder mehrere der Metallschichten können in einer gewünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 1702 gekoppelt sind. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 1702 ein Nicht-PCB-Substrat sein.
  • Die IC-Bauelementanordnung 1700, die in 29 dargestellt ist, weist eine Package-auf-Interposer-Struktur 1736 auf, die mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1716 gekoppelt ist. Die Kopplungskomponenten 1716 können die Package-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Schaltungsplatine 1702 koppeln und können Lötkugeln (wie in 29 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 1736 kann ein IC-Package 1720 umfassen, das mit einem Package-Interposer 1704 durch Kopplungskomponenten 1718 gekoppelt ist. Die Kopplungskomponenten 1718 können irgendeine geeignete Form für die Anwendung annehmen, wie z.B. die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden. Obwohl ein einzelnes IC-Package 1720 in 29 gezeigt ist, können mehrere IC-Packages mit dem Package-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Package-Interposer 1704 gekoppelt sein. Der Package-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1702 und das IC-Package 1720 zu überbrücken. Das IC-Package 1720 kann zum Beispiel ein(en) Die (der Die 1502 von 26), ein IC-Bauelement (z. B. das IC-Bauelement 1600 von 27) oder irgendeine andere geeignete Komponente sein oder umfassen. Im Allgemeinen kann der Package-Interposer 1704 eine Verbindung zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Package-Interposer 1704 das IC-Package 1720 (z.B. ein Die) mit einem Satz leitfähiger BGA-Kontakte der Kopplungskomponenten 1716 zum Koppeln mit der Schaltungsplatine 1702 koppeln. Bei dem in 29 dargestellten Ausführungsbeispiel sind das IC-Package 1720 und die Schaltungsplatine 1702 an gegenüberliegenden Seiten des Package-Interposers 1704 angebracht; bei anderen Ausführungsbeispielen können das IC-Package 1720 und die Schaltungsplatine 1702 an einer selben Seite des Package-Interposers 1704 angebracht sein. Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mithilfe des Package-Interposers 1704 verbunden sein.
  • Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 als eine PCB gebildet sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus dielektrischem Material getrennt und durch elektrisch leitfähige Vias verbunden sind. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus einem Epoxidharz, einem fiberglasverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien. Der Package-Interposer 1704 kann Metall-Leitungen 1710 und Vias 1708 umfassen, umfassend, aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 1706. Der Package-Interposer 1704 kann ferner eingebettete Bauelemente 1714 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente können umfassen, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, ESD-Bauelemente (ESD = elektrostatische Entladung; electrostatic discharge) und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Package-Interposer 1704 gebildet sein. Die Package-auf-Interposer-Struktur 1736 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind.
  • Die IC-Bauelementanordnung 1700 kann ein IC-Package 1724 umfassen, das mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1722 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden, und das IC-Package 1724 kann die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 1720 erörtert wurden.
  • Die IC-Bauelementanordnung 1700, die in 29 dargestellt ist, weist eine Package-auf-Package-Struktur 1734 auf, die mit der zweiten Fläche 1742 der Schaltungsplatine 1702 durch Kopplungskomponenten 1728 gekoppelt ist. Die Package-auf-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 umfassen, die miteinander durch Kopplungskomponenten 1730 derart gekoppelt sind, dass das IC-Package 1726 zwischen der Schaltungsplatine 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form von irgendwelchen der Ausführungsbeispiele der Kopplungskomponenten 1716 annehmen, die vorangehend erörtert wurden, und die IC-Packages 1726 und 1732 können die Form von irgendwelchen der Ausführungsbeispiele des vorangehend erörterten IC-Packages 1720 annehmen. Die Package-auf-Package-Struktur 1734 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • 30 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Beispielsweise können irgendwelche geeigneten der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Bauelementanordnungen 1700, IC-Packages 1650, IC-Bauelemente 1600 oder Dies 1502 umfassen. Eine Anzahl von Komponenten ist in 30 derart dargestellt, dass sie in der elektrischen Vorrichtung 1800 umfasst ist, aber irgendwelche eine oder mehrere dieser Komponenten können weggelassen oder dupliziert werden, wie es für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 umfasst sind, an eine oder mehrere Hauptplatinen angebracht sein. Bei einigen Ausführungsbeispielen sind einige oder alle dieser Komponenten auf einem einzelnen System-auf-einem-Chip-Die (SoC-Die; SoC = system-on-a-chip) gefertigt.
  • Zusätzlich weist die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsbeispielen eine oder mehrere der Komponenten möglicherweise nicht auf, die in 30 dargestellt sind, aber die elektrische Vorrichtung 1800 kann eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel umfasst die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z.B. einen Verbinder und Treiber-Schaltungsanordnung) umfassen, mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst die elektrische Vorrichtung 1800 möglicherweise keine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808, sondern kann eine Audio-Eingabe- oder -Ausgabevorrichtungs-Schnittstellenschaltungsanordnung (z.B. Verbinder und unterstützende Schaltungsanordnung) umfassen, mit der eine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann eine Verarbeitungsvorrichtung 1802 (z.B. eine oder mehrere Verarbeitungsvorrichtungen) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Verarbeitungsvorrichtung“ oder „Prozessor“ auf irgendeine Vorrichtung oder irgendeinen Abschnitt einer Vorrichtung beziehen, der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten zu transformieren, die in Registern und/oder Speicher gespeichert werden können. Die Verarbeitungsvorrichtung 1802 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASIC; applicationspecific integrated circuits), zentrale Verarbeitungseinheiten (CPU; central processing unit), Graphikverarbeitungseinheiten (GPU; graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder irgendwelche anderen geeigneten Verarbeitungsvorrichtungen umfassen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z.B. dynamischen Direktzugriffsspeicher (DRAM; dynamic random access memory), nichtflüchtigen Speicher (z.B. Nurlesespeicher (ROM; read-only memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen kann der Speicher 1804 einen Speicher umfassen, der einen Die gemeinschaftlich mit der Verarbeitungsvorrichtung 1802 verwendet. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; spin transfer torque magnetic random access memory) umfassen.
  • Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z.B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 1812 für ein Managen drahtloser Kommunikationen für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 ausgebildet sein. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
  • Der Kommunikationschip 1812 kann irgendeine Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi (IEEE 802.11 family), IEEE 802.16 Standards (z.B. IEEE 802.16-2005 Amendment), das Long-Term Evolution (LTE) Projekt zusammen mit jeglichen Ergänzungen, Aktualisierungen und/oder Revisionen (z.B. Advanced LTE Projekt, Ultra Mobile Broadband (UMB) Projekt (auch als „3GPP2“ bezeichnet), etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffs (BWA; Broadband Wireless Access) -Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE-Netzwerk arbeiten. Der Kommunikationschip 1812 kann arbeiten gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN), oder Evolved UTRAN (E-UTRAN). Der Kommunikationschip 1812 kann arbeiten gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO) und Ableitungen davon, sowie jeglichen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G und darüber hinaus. Der Kommunikationschip 1812 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 zum Ermöglichen drahtloser Kommunikationen und/oder zum Empfangen anderer drahtloser Kommunikationen (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
  • Bei einigen Ausführungsbeispielen kann der Kommunikationschip 1812 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z.B. das Ethernet). Wie vorangehend erwähnt wurde kann der Kommunikationschip 1812 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei einigen Ausführungsbeispielen kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Die elektrische Vorrichtung 1800 kann eine Batterie/Leistungsschaltungsanordnung 1814 umfassen. Die Batterie/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeichervorrichtungen (z.B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten der elektrischen Vorrichtung 1800 umfassen, zu einer Energiequelle, getrennt von der elektrischen Vorrichtung 1800 (z.B. Wechselstrom-Leitungs-Leistung).
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 1806 kann irgendwelche visuellen Indikatoren umfassen, wie beispielsweise ein Head-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display) eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Ausgabevorrichtung 1808 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen.
  • Die Audio-Ausgabevorrichtung 1808 kann irgendeine Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Eingabevorrichtung 1824 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 1824 kann irgendeine Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z.B. Instrumente mit einem MIDI (musical instrument digital interface) - Ausgang).
  • Die elektrische Vorrichtung 1800 kann ein GPS-Bauelement 1818 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Das GPS-Bauelement 1818 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort der elektrischen Vorrichtung 1800 empfangen, wie es im Stand der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabe-Vorrichtung 1810 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabe-Vorrichtung 1810 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Vorrichtungen oder ein zusätzliches Speicherbauelement umfassen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingabevorrichtung 1820 können ein Akzelerometer, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), irgendeinen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Die elektrische Vorrichtung 1800 kann jeglichen gewünschten Formfaktor aufweisen, wie beispielsweise eine handgehaltene oder mobile elektrische Vorrichtung (z.B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, ein Musikspieler, ein Tablet-Computer, ein Laptop-Computer, ein Netbook-Computer, ein Ultrabook-Computer, ein persönlicher digitaler Assistent (PDA), ein ultramobiler Personal-Computer etc.), ein elektrisches Desktop-Bauelement, ein Server-Bauelement oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare elektrische Vorrichtung. Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die nachfolgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsbeispiele dar.
  • Beispiel 1 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Bauelementstratum, umfassend ein erstes Source/Drain-Material; ein zweites Bauelementstratum, umfassend ein zweites Source/Drain-Material, wobei das zweite Source/Drain-Material über und ausgerichtet mit dem ersten Source/Drain-Material ist; und ein dielektrisches Material zwischen dem ersten Source/Drain-Material und dem zweiten Source/Drain-Material, wobei das dielektrische Material auf einer oberen Oberfläche des ersten Source/Drain-Materials konform ist, so dass Konturen des dielektrischen Materials im Wesentlichen die Konturen der oberen Oberfläche des ersten Source/Drain-Materials beibehalten.
  • Beispiel 2 umfasst den Gegenstand von Beispiel 1 und spezifiziert ferner, dass die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 2 Nanometer ist, wobei das Variationsfenster gleich einer vertikalen Distanz zwischen einem untersten Punkt der oberen Oberfläche und einem höchsten Punkt der oberen Oberfläche ist.
  • Beispiel 3 umfasst den Gegenstand von Beispiel 1 und spezifiziert ferner, dass die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 5 Nanometer ist.
  • Beispiel 4 umfasst den Gegenstand von Beispiel 1 und spezifiziert ferner, dass die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 10 Nanometer ist.
  • Beispiel 5 umfasst den Gegenstand von Beispiel 1 und spezifiziert ferner, dass die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 20 Nanometer ist.
  • Beispiel 6 umfasst den Gegenstand von irgendeinem der Beispiele 1-5 und spezifiziert ferner, dass die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das kleiner als 30 Nanometer ist.
  • Beispiel 7 umfasst den Gegenstand von irgendeinem der Beispiele 1-6 und spezifiziert ferner, dass das dielektrische Material eine Dicke aufweist, die zwischen 5 Nanometern und 20 Nanometern ist.
  • Beispiel 8 umfasst den Gegenstand von irgendeinem der Beispiele 1-7 und spezifiziert ferner, dass das dielektrische Material Sauerstoff umfasst.
  • Beispiel 9 umfasst den Gegenstand von irgendeinem der Beispiele 1-8 und spezifiziert ferner, dass das erste Source/Drain-Material zumindest ein Element umfasst und das dielektrische Material Sauerstoff und das zumindest eine Element umfasst.
  • Beispiel 10 umfasst den Gegenstand von Beispiel 9 und spezifiziert ferner, dass das zumindest eine Element Silizium umfasst.
  • Beispiel 11 umfasst den Gegenstand von irgendeinem der Beispiele 9-10 und spezifiziert ferner, dass das zumindest ein Element Germanium umfasst.
  • Beispiel 12 umfasst den Gegenstand von Beispiel 9 und spezifiziert ferner, dass das Element ein III-V-Element umfasst.
  • Beispiel 13 umfasst den Gegenstand von irgendeinem der Beispiele 1-12 und spezifiziert ferner, dass das erste Source/Drain-Material einen n-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen p-Typ-Dotierstoff umfasst.
  • Beispiel 14 umfasst den Gegenstand von irgendeinem der Beispiele 1-12 und spezifiziert ferner, dass das erste Source/Drain-Material einen p-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen n-Typ-Dotierstoff umfasst.
  • Beispiel 15 umfasst den Gegenstand von irgendeinem der Beispiele 13-14 und spezifiziert ferner, dass der p-Typ-Dotierstoff Bor umfasst.
  • Beispiel 16 umfasst den Gegenstand von irgendeinem der Beispiele 13-15 und spezifiziert ferner, dass der n-Typ-Dotierstoff Phosphor umfasst.
  • Beispiel 17 umfasst den Gegenstand von irgendeinem der Beispiele 1-16 und spezifiziert ferner, dass das erste Source/Drain-Material ein epitaxiales Material ist.
  • Beispiel 18 umfasst den Gegenstand von irgendeinem der Beispiele 1-17 und spezifiziert ferner, dass das zweite Source/Drain-Material ein epitaxiales Material ist.
  • Beispiel 19 umfasst den Gegenstand von irgendeinem der Beispiele 1-18 und umfasst ferner: eine Materialschicht zwischen dem dielektrischen Material und dem zweiten Source/Drain-Material.
  • Beispiel 20 umfasst den Gegenstand von Beispiel 19 und spezifiziert ferner, dass die Materialschicht ein Metall umfasst.
  • Beispiel 21 umfasst den Gegenstand von Beispiel 20 und spezifiziert ferner, dass die Materialschicht Aluminium oder Lanthan umfasst.
  • Beispiel 22 umfasst den Gegenstand von irgendeinem der Beispiele 19-21 und spezifiziert ferner, dass die Materialschicht eine Dicke zwischen 5 Angström und 5 Nanometern aufweist.
  • Beispiel 23 umfasst den Gegenstand von irgendeinem der Beispiele 19-22 und spezifiziert ferner, dass die Materialschicht auf einer oberen Oberfläche des dielektrischen Materials konform ist.
  • Beispiel 24 umfasst den Gegenstand von irgendeinem der Beispiele 1-23 und spezifiziert ferner, dass das erste Bauelementstratum ferner ein erstes Kanalmaterial umfasst, das zweite Bauelementstratum ein zweites Kanalmaterial umfasst und das zweite Kanalmaterial über und ausgerichtet mit dem ersten Kanalmaterial ist.
  • Beispiel 25 umfasst den Gegenstand von Beispiel 24 und spezifiziert ferner, dass das erste Kanalmaterial oder das zweite Kanalmaterial eine Halbleiterfinne umfasst.
  • Beispiel 26 umfasst den Gegenstand von Beispiel 25 und spezifiziert ferner, dass das erste Kanalmaterial eine Halbleiterfinne umfasst und das zweite Kanalmaterial eine Halbleiterfinne umfasst.
  • Beispiel 27 umfasst den Gegenstand von irgendeinem der Beispiele 24-26 und spezifiziert ferner, dass das erste Kanalmaterial oder das zweite Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst.
  • Beispiel 28 umfasst den Gegenstand von Beispiel 27 und spezifiziert ferner, dass ein einzelner der Halbleiterdrähre eine Höhe zwischen 5 Nanometern und 30 Nanometern aufweist.
  • Beispiel 29 umfasst den Gegenstand von irgendeinem der Beispiele 27-28 und spezifiziert ferner, dass das erste Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst und das zweite Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst.
  • Beispiel 30 umfasst den Gegenstand von irgendeinem der Beispiele 24-29 und spezifiziert ferner, dass das erste Source/Drain-Material an einem Ende des ersten Kanalmaterials ist und das zweite Source/Drain-Material an einem Ende des zweiten Kanalmaterials ist.
  • Beispiel 31 umfasst den Gegenstand von irgendeinem der Beispiele 24-30 und spezifiziert ferner, dass (1) sich das erste Kanalmaterial in das erste Source/Drain-Material erstreckt oder (2) sich das zweite Kanalmaterial in das zweite Source/Drain-Material erstreckt.
  • Beispiel 32 umfasst den Gegenstand von irgendeinem der Beispiele 24-30 und spezifiziert ferner, dass (1) das erste Kanalmaterial sich nicht in das erste Source/Drain-Material erstreckt oder (2) das zweite Kanalmaterial sich nicht in das zweite Source/Drain-Material erstreckt.
  • Beispiel 33 umfasst den Gegenstand von irgendeinem der Beispiele 24-32 und spezifiziert ferner, dass das erste Bauelementstratum ein erstes Gate-Metall umfasst und das zweite Bauelementstratum ein zweites Gate-Metall umfasst.
  • Beispiel 34 umfasst den Gegenstand von Beispiel 33 und spezifiziert ferner, dass das erste Gate-Metall die gleiche Materialzusammensetzung aufweist wie das zweite Gate-Metall.
  • Beispiel 35 umfasst den Gegenstand von Beispiel 33 und spezifiziert ferner, dass das erste Gate-Metall eine unterschiedliche Materialzusammensetzung aufweist als das zweite Gate-Metall.
  • Beispiel 36 umfasst den Gegenstand von irgendeinem der Beispiele 33-35 und spezifiziert ferner, dass das erste Bauelementstratum ein erstes Gate-Dielektrikum umfasst und das zweite Bauelementstratum ein zweites Gate-Dielektrikum umfasst.
  • Beispiel 37 umfasst den Gegenstand von Beispiel 36 und spezifiziert ferner, dass das erste Gate-Dielektrikum die gleiche Materialzusammensetzung aufweist wie das zweite Gate-Dielektrikum.
  • Beispiel 38 umfasst den Gegenstand von Beispiel 36 und spezifiziert ferner, dass das erste Gate-Dielektrikum eine unterschiedliche Materialzusammensetzung aufweist als das zweite Gate-Dielektrikum.
  • Beispiel 39 umfasst den Gegenstand von irgendeinem der Beispiele 36-38 und spezifiziert ferner, dass das erste Gate-Dielektrikum zwischen dem ersten Kanalmaterial und dem ersten Gate-Metall ist und das zweite Gate-Dielektrikum zwischen dem zweiten Kanalmaterial und dem zweiten Gate-Metall ist.
  • Beispiel 40 umfasst den Gegenstand von irgendeinem der Beispiele 1-39 und spezifiziert ferner, dass das erste Bauelementstratum zwischen einer Silizium-auf-Isolator-Struktur und dem zweiten Bauelementstratum ist.
  • Beispiel 41 ist ein Integrierte-Schaltung- (IC-) Die, umfassend: ein erstes Bauelementstratum, umfassend ein erstes Source/Drain-Material; ein zweites Bauelementstratum, umfassend ein zweites Source/Drain-Material, wobei das zweite Source/Drain-Material über dem ersten Source/Drain-Material ist; ein dielektrisches Material zwischen dem ersten Source/Drain-Material und dem zweiten Source/Drain-Material; und eine Materialschicht zwischen dem dielektrischen Material und dem zweiten Source/Drain-Material, wobei die Materialschicht ein Metall umfasst.
  • Beispiel 42 umfasst den Gegenstand von Beispiel 41 und spezifiziert ferner, dass das dielektrische Material auf einer oberen Oberfläche des ersten Source/Drain-Materials konform ist.
  • Beispiel 43 umfasst den Gegenstand von irgendeinem der Beispiele 41-42 und spezifiziert ferner, dass eine obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 2 Nanometer ist.
  • Beispiel 44 umfasst den Gegenstand von irgendeinem der Beispiele 41-42 und spezifiziert ferner, dass eine obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 5 Nanometer ist.
  • Beispiel 45 umfasst den Gegenstand von irgendeinem der Beispiele 41-42 und spezifiziert ferner, dass eine obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 10 Nanometer ist.
  • Beispiel 46 umfasst den Gegenstand von irgendeinem der Beispiele 41-42 und spezifiziert ferner, dass eine obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 20 Nanometer ist.
  • Beispiel 47 umfasst den Gegenstand von irgendeinem der Beispiele 41-46 und spezifiziert ferner, dass eine obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das kleiner als 30 Nanometer ist.
  • Beispiel 48 umfasst den Gegenstand von irgendeinem der Beispiele 41-47 und spezifiziert ferner, dass das dielektrische Material eine Dicke aufweist, die zwischen 5 Nanometern und 20 Nanometern ist.
  • Beispiel 49 umfasst den Gegenstand von irgendeinem der Beispiele 41-48 und spezifiziert ferner, dass das dielektrische Material Sauerstoff umfasst.
  • Beispiel 50 umfasst den Gegenstand von irgendeinem der Beispiele 41-49 und spezifiziert ferner, dass das erste Source/Drain-Material zumindest ein Element umfasst und das dielektrische Material Sauerstoff und das zumindest eine Element umfasst.
  • Beispiel 51 umfasst den Gegenstand von Beispiel 50 und spezifiziert ferner, dass das zumindest eine Element Silizium umfasst.
  • Beispiel 52 umfasst den Gegenstand von irgendeinem der Beispiele 50-51 und spezifiziert ferner, dass das zumindest eine Element Germanium umfasst.
  • Beispiel 53 umfasst den Gegenstand von Beispiel 50 und spezifiziert ferner, dass das Element ein III-V-Element umfasst.
  • Beispiel 54 umfasst den Gegenstand von irgendeinem der Beispiele 41-53 und spezifiziert ferner, dass das erste Source/Drain-Material einen n-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen p-Typ-Dotierstoff umfasst.
  • Beispiel 55 umfasst den Gegenstand von irgendeinem der Beispiele 41-53 und spezifiziert ferner, dass das erste Source/Drain-Material einen p-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen n-Typ-Dotierstoff umfasst.
  • Beispiel 56 umfasst den Gegenstand von irgendeinem der Beispiele 54-55 und spezifiziert ferner, dass der p-Typ-Dotierstoff Bor umfasst.
  • Beispiel 57 umfasst den Gegenstand von irgendeinem der Beispiele 54-56 und spezifiziert ferner, dass der n-Typ-Dotierstoff Phosphor umfasst.
  • Beispiel 58 umfasst den Gegenstand von irgendeinem der Beispiele 41-57 und spezifiziert ferner, dass das erste Source/Drain-Material ein epitaxiales Material ist.
  • Beispiel 59 umfasst den Gegenstand von irgendeinem der Beispiele 41-58 und spezifiziert ferner, dass das zweite Source/Drain-Material ein epitaxiales Material ist.
  • Beispiel 60 umfasst den Gegenstand von irgendeinem der Beispiele 41-59 und spezifiziert ferner, dass das Metall Aluminium oder Lanthan umfasst.
  • Beispiel 61 umfasst den Gegenstand von irgendeinem der Beispiele 41-60 und spezifiziert ferner, dass die Materialschicht eine Dicke zwischen 5 Angström und 5 Nanometern aufweist.
  • Beispiel 62 umfasst den Gegenstand von irgendeinem der Beispiele 41-61 und spezifiziert ferner, dass die Materialschicht auf einer oberen Oberfläche des dielektrischen Materials konform ist.
  • Beispiel 63 umfasst den Gegenstand von irgendeinem der Beispiele 41-62 und spezifiziert ferner, dass das erste Bauelementstratum ferner ein erstes Kanalmaterial umfasst, das zweite Bauelementstratum ein zweites Kanalmaterial umfasst und das zweite Kanalmaterial über und ausgerichtet mit dem ersten Kanalmaterial ist.
  • Beispiel 64 umfasst den Gegenstand von Beispiel 63 und spezifiziert ferner, dass das erste Kanalmaterial oder das zweite Kanalmaterial eine Halbleiterfinne umfasst.
  • Beispiel 65 umfasst den Gegenstand von Beispiele 64 und spezifiziert ferner, dass das erste Kanalmaterial eine Halbleiterfinne umfasst und das zweite Kanalmaterial eine Halbleiterfinne umfasst.
  • Beispiel 66 umfasst den Gegenstand von irgendeinem der Beispiele 63-65 und spezifiziert ferner, dass das erste Kanalmaterial oder das zweite Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst.
  • Beispiel 67 umfasst den Gegenstand von Beispiel 66 und spezifiziert ferner, dass ein einzelner der Halbleiterdrähte eine Höhe zwischen 5 Nanometern und 30 Nanometern aufweist.
  • Beispiel 68 umfasst den Gegenstand von irgendeinem der Beispiele 66-67 und spezifiziert ferner, dass das erste Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst und das zweite Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst.
  • Beispiel 69 umfasst den Gegenstand von irgendeinem der Beispiele 63-68 und spezifiziert ferner, dass das erste Source/Drain-Material an einem Ende des ersten Kanalmaterials ist und das zweite Source/Drain-Material an einem Ende des zweiten Kanalmaterials ist.
  • Beispiel 70 umfasst den Gegenstand von irgendeinem der Beispiele 63-69 und spezifiziert ferner, dass (1) sich das erste Kanalmaterial in das erste Source/Drain-Material erstreckt oder (2) sich das zweite Kanalmaterial in das zweite Source/Drain-Material erstreckt.
  • Beispiel 71 umfasst den Gegenstand von irgendeinem der Beispiele 63-69 und spezifiziert ferner, dass (1) das erste Kanalmaterial sich nicht in das erste Source/Drain-Material erstreckt oder (2) das zweite Kanalmaterial sich nicht in das zweite Source/Drain-Material erstreckt.
  • Beispiel 72 umfasst den Gegenstand von irgendeinem der Beispiele 63-71 und spezifiziert ferner, dass das erste Bauelementstratum ein erstes Gate-Metall umfasst und das zweite Bauelementstratum ein zweites Gate-Metall umfasst.
  • Beispiel 73 umfasst den Gegenstand von Beispiel 72 und spezifiziert ferner, dass das erste Gate-Metall die gleiche Materialzusammensetzung aufweist wie das zweite Gate-Metall.
  • Beispiel 74 umfasst den Gegenstand von Beispiel 72 und spezifiziert ferner, dass das erste Gate-Metall eine unterschiedliche Materialzusammensetzung aufweist als das zweite Gate-Metall.
  • Beispiel 75 umfasst den Gegenstand von irgendeinem der Beispiele 72-74 und spezifiziert ferner, dass das erste Bauelementstratum ein erstes Gate-Dielektrikum umfasst und das zweite Bauelementstratum ein zweites Gate-Dielektrikum umfasst.
  • Beispiel 76 umfasst den Gegenstand von Beispiel 75 und spezifiziert ferner, dass das erste Gate-Dielektrikum die gleiche Materialzusammensetzung aufweist wie das zweite Gate-Dielektrikum.
  • Beispiel 77 umfasst den Gegenstand von Beispiel 75 und spezifiziert ferner, dass das erste Gate-Dielektrikum eine unterschiedliche Materialzusammensetzung aufweist als das zweite Gate-Dielektrikum.
  • Beispiel 78 umfasst den Gegenstand von irgendeinem der Beispiele 75-77 und spezifiziert ferner, dass das erste Gate-Dielektrikum zwischen dem ersten Kanalmaterial und dem ersten Gate-Metall ist und das zweite Gate-Dielektrikum zwischen dem zweiten Kanalmaterial und dem zweiten Gate-Metall ist.
  • Beispiel 79 umfasst den Gegenstand von irgendeinem der Beispiele 41-78 und spezifiziert ferner, dass das erste Bauelementstratum zwischen einer Silizium-auf-Isolator-Struktur und dem zweiten Bauelementstratum ist.
  • Beispiel 80 umfasst den Gegenstand von irgendeinem der Beispiele 41-79 und umfasst ferner: einen Metallisierungsstapel, umfassend leitfähige Pfade, die elektrisch mit dem ersten Bauelementstratum und dem zweiten Bauelementstratum gekoppelt sind.
  • Beispiel 81 umfasst den Gegenstand von irgendeinem der Beispiele 41-80 und umfasst ferner: eine Mehrzahl von leitfähigen Kontakten an einer Außenfläche des IC-Dies, wobei zumindest einige der leitfähigen Kontakte in elektrischem Kontakt mit dem ersten Bauelementstratum oder dem zweiten Bauelementstratum sind.
  • Beispiel 82 ist eine Rechenvorrichtung, umfassend: eine Schaltungsplatine; und ein Integrierte-Schaltung- (IC-) Package, das mit der Schaltungsplatine gekoppelt ist, wobei das IC-Package ein Package-Substrat und einen mit dem Package-Substrat gekoppelten IC-Die umfasst und der IC-Die gestapelte Strata von Transistoren umfasst, wobei sich ein dielektrisches Material zwischen Source/Drain-Materialien benachbarter Strata befindet und das dielektrische Material auf dem darunter liegenden Source/Drain-Material konform ist.
  • Beispiel 83 umfasst den Gegenstand von Beispiel 82 und spezifiziert ferner, dass ein Kanalmaterial von zumindest einem Stratum eine Halbleiterfinne umfasst.
  • Beispiel 84 umfasst den Gegenstand von irgendeinem der Beispiele 82-83 und spezifiziert ferner, dass Kanalmaterial von zumindest einem Stratum eine Mehrzahl von Halbleiterdrähten umfasst.
  • Beispiel 85 umfasst den Gegenstand von irgendeinem der Beispiele 82-84 und spezifiziert ferner, dass eine obere Oberfläche des darunter liegenden Source/Drain-Materials ein Variationsfenster aufweist, das größer als 2 Nanometer ist.
  • Beispiel 86 umfasst den Gegenstand von irgendeinem der Beispiele 82-84 und spezifiziert ferner, dass eine obere Oberfläche des darunter liegenden Source/Drain-Materials ein Variationsfenster aufweist, das größer als 5 Nanometer ist.
  • Beispiel 87 umfasst den Gegenstand von irgendeinem der Beispiele 82-84 und spezifiziert ferner, dass eine obere Oberfläche des darunter liegenden Source/Drain-Materials ein Variationsfenster aufweist, das größer als 10 Nanometer ist.
  • Beispiel 88 umfasst den Gegenstand von irgendeinem der Beispiele 82-84 und spezifiziert ferner, dass eine obere Oberfläche des darunter liegenden Source/Drain-Materials ein Variationsfenster aufweist, das größer als 20 Nanometer ist.
  • Beispiel 89 umfasst den Gegenstand von irgendeinem der Beispiele 82-88 und spezifiziert ferner, dass eine obere Oberfläche des darunter liegenden ersten Source/Drain-Materials ein Variationsfenster aufweist, das kleiner als 30 Nanometer ist.
  • Beispiel 90 umfasst den Gegenstand von irgendeinem der Beispiele 82-89 und spezifiziert ferner, dass das dielektrische Material eine Dicke aufweist, die zwischen 5 Nanometern und 20 Nanometern ist.
  • Beispiel 91 umfasst den Gegenstand von irgendeinem der Beispiele 82-90 und spezifiziert ferner, dass das dielektrische Material Sauerstoff umfasst.
  • Beispiel 92 umfasst den Gegenstand von irgendeinem der Beispiele 82-91 und spezifiziert ferner, dass das darunter liegende Source/Drain-Material zumindest ein Element umfasst und das dielektrische Material Sauerstoff und das zumindest eine Element umfasst.
  • Beispiel 93 umfasst den Gegenstand von Beispiel 92 und spezifiziert ferner, dass das zumindest eine Element Silizium umfasst.
  • Beispiel 94 umfasst den Gegenstand von irgendeinem der Beispiele 92-93 und spezifiziert ferner, dass das zumindest eine Element Germanium umfasst.
  • Beispiel 95 umfasst den Gegenstand von Beispiel 92 und spezifiziert ferner, dass das Element ein III-V-Element umfasst.
  • Beispiel 96 umfasst den Gegenstand von irgendeinem der Beispiele 82-95 und spezifiziert ferner, dass das darunter liegende Source/Drain-Material einen n-Typ-Dotierstoff umfasst und ein Source/Drain-Material über dem dielektrischen Material einen p-Typ-Dotierstoff umfasst.
  • Beispiel 97 umfasst den Gegenstand von irgendeinem der Beispiele 82-95 und spezifiziert ferner, dass das darunter liegende Source/Drain-Material einen p-Typ-Dotierstoff umfasst und ein Source/Drain-Material über dem dielektrischen Material einen n-Typ-Dotierstoff umfasst.
  • Beispiel 98 umfasst den Gegenstand von irgendeinem der Beispiele 96-97 und spezifiziert ferner, dass der p-Typ-Dotierstoff Bor umfasst.
  • Beispiel 99 umfasst den Gegenstand von irgendeinem der Beispiele 96-98 und spezifiziert ferner, dass der n-Typ-Dotierstoff Phosphor umfasst.
  • Beispiel 100 umfasst den Gegenstand von irgendeinem der Beispiele 82-99 und spezifiziert ferner, dass das darunter liegende Source/Drain-Material ein epitaxiales Material ist.
  • Beispiel 101 umfasst den Gegenstand von irgendeinem der Beispiele 82-100 und spezifiziert ferner, dass ein Source/Drain-Material über dem dielektrischen Material ein epitaxiales Material ist.
  • Beispiel 102 umfasst den Gegenstand von irgendeinem der Beispiele 82-101 und umfasst ferner: eine Materialschicht zwischen dem dielektrischen Material und einem Source/Drain-Material über dem dielektrischen Material.
  • Beispiel 103 umfasst den Gegenstand von Beispiel 102 und spezifiziert ferner, dass die Materialschicht ein Metall umfasst.
  • Beispiel 104 umfasst den Gegenstand von Beispiel 103 und spezifiziert ferner, dass die Materialschicht Aluminium oder Lanthan umfasst.
  • Beispiel 105 umfasst den Gegenstand von irgendeinem der Beispiele 102-104 und spezifiziert ferner, dass die Materialschicht eine Dicke zwischen 5 Angström und 5 Nanometern aufweist.
  • Beispiel 106 umfasst den Gegenstand von irgendeinem der Beispiele 102-105 und spezifiziert ferner, dass die Materialschicht auf einer oberen Oberfläche des dielektrischen Materials konform ist.
  • Beispiel 107 umfasst den Gegenstand von irgendeinem der Beispiele 82-106 und spezifiziert ferner, dass der IC-Die mit dem Package-Substrat durch Lötkugeln gekoppelt ist.
  • Beispiel 108 umfasst den Gegenstand von irgendeinem der Beispiele 82-107 und spezifiziert ferner, dass die Schaltungsplatine eine Hauptplatine ist.
  • Beispiel 109 umfasst den Gegenstand von irgendeinem der Beispiele 82-108, ferner umfassend: eine drahtlose Kommunikationsschaltungsanordnung, die elektrisch mit der Schaltungsplatine gekoppelt ist.
  • Beispiel 110 umfasst den Gegenstand von irgendeinem der Beispiele 82-109, ferner umfassend: eine Anzeige, die elektrisch mit der Schaltungsplatine gekoppelt ist.
  • Beispiel 111 umfasst den Gegenstand von irgendeinem der Beispiele 82-110 und spezifiziert ferner, dass die Rechenvorrichtung eine Tablet-Rechenvorrichtung, eine handgehaltene Rechenvorrichtung, ein Smartphone, eine tragbare Rechenvorrichtung oder ein Server ist.
  • Beispiel 112 ist ein Verfahren zur Herstellung einer Integrierte-Schaltung- (IC-) Struktur, umfassend: Bilden eines ersten Source/Drain-Materials; Bilden eines Oxidationskatalysators auf dem ersten Source/Drain-Material; Ausheilen des ersten Source/Drain-Materials und des Oxidationskatalysators zum Bilden eines dielektrischen Materials; und Bilden eines zweiten Source/Drain-Materials über dem dielektrischen Material.
  • Beispiel 113 umfasst den Gegenstand von Beispiel 112 und spezifiziert ferner, dass der Oxidationskatalysator ein Metall umfasst.
  • Beispiel 114 umfasst den Gegenstand von irgendeinem der Beispiele 112-113 und spezifiziert ferner, dass das Bilden des Oxidationskatalysators Folgendes umfasst: Abscheiden einer konformen Schicht des Oxidationskatalysators; und Aussparen der konformen Schicht des Oxidationskatalysators.
  • Beispiel 115 umfasst den Gegenstand von irgendeinem der Beispiele 112-114 und umfasst ferner: vor dem Bilden des zweiten Source/Drain-Materials, Entfernen des Oxidationskatalysators.
  • Beispiel 116 umfasst den Gegenstand von irgendeinem der Beispiele 112-115 und spezifiziert ferner, dass das Bilden des ersten Source/Drain-Materials ein epitaxiales Wachstum des ersten Source/Drain-Materials umfasst.
  • Beispiel 117 umfasst den Gegenstand von irgendeinem der Beispiele 112-116 und spezifiziert ferner, dass das Bilden des zweiten Source/Drain-Materials das epitaxiale Wachstum des zweiten Source/Drain-Materials umfasst.
  • Beispiel 118 ist ein Verfahren zur Herstellung einer Integrierte-Schaltung- (IC-) Struktur, umfassend das Ausführen irgendeiner der Herstellungsoperationen, die hierin offenbart sind.

Claims (20)

  1. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Bauelementstratum, umfassend ein erstes Source/Drain-Material; ein zweites Bauelementstratum, umfassend ein zweites Source/Drain-Material, wobei das zweite Source/Drain-Material über und ausgerichtet mit dem ersten Source/Drain-Material ist; und ein dielektrisches Material zwischen dem ersten Source/Drain-Material und dem zweiten Source/Drain-Material, wobei das dielektrische Material auf einer oberen Oberfläche des ersten Source/Drain-Materials konform ist, so dass Konturen des dielektrischen Materials im Wesentlichen Konturen der oberen Oberfläche des ersten Source/Drain-Materials beibehalten.
  2. Die IC-Struktur gemäß Anspruch 1, wobei die obere Oberfläche des ersten Source/Drain-Materials ein Variationsfenster aufweist, das größer als 2 Nanometer ist, und das Variationsfenster gleich einer vertikalen Distanz zwischen einem untersten Punkt der oberen Oberfläche und einem höchsten Punkt der oberen Oberfläche ist.
  3. Die IC-Struktur gemäß Anspruch 1 oder 2, wobei das dielektrische Material eine Dicke zwischen 5 Nanometern und 20 Nanometern aufweist.
  4. Die IC-Struktur gemäß Anspruch 1, 2 oder 3, wobei das dielektrische Material Sauerstoff umfasst.
  5. Die IC-Struktur gemäß einem der Ansprüche 1-4, wobei das erste Source/Drain-Material zumindest ein Element umfasst und das dielektrische Material Sauerstoff und das zumindest eine Element umfasst.
  6. Die IC-Struktur gemäß einem der Ansprüche 1-5, ferner umfassend: eine Materialschicht zwischen dem dielektrischen Material und dem zweiten Source/Drain-Material.
  7. Die IC-Struktur gemäß einem der Ansprüche 1-6, wobei das erste Bauelementstratum zwischen einer Silizium-auf-Isolator-Struktur und dem zweiten Bauelementstratum ist.
  8. Ein Integrierte-Schaltung- (IC-) Die, umfassend: ein erstes Bauelementstratum, umfassend ein erstes Source/Drain-Material; ein zweites Bauelementstratum, umfassend ein zweites Source/Drain-Material, wobei das zweite Source/Drain-Material über dem ersten Source/Drain-Material ist; und ein dielektrisches Material zwischen dem ersten Source/Drain-Material und dem zweiten Source/Drain-Material; und eine Materialschicht zwischen dem dielektrischen Material und dem zweiten Source/Drain-Material, wobei die Materialschicht ein Metall umfasst.
  9. Der IC-Die gemäß Anspruch 8, wobei das erste Source/Drain-Material einen n-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen p-Typ-Dotierstoff umfasst, oder das erste Source/Drain-Material einen p-Typ-Dotierstoff umfasst und das zweite Source/Drain-Material einen n-Typ-Dotierstoff umfasst.
  10. Der IC-Die gemäß Anspruch 8 oder 9, wobei das Metall Aluminium oder Lanthan umfasst.
  11. Der IC-Die gemäß einem der Ansprüche 8-10, wobei die Materialschicht eine Dicke zwischen 5 Angström und 5 Nanometern aufweist.
  12. Der IC-Die gemäß einem der Ansprüche 8-11, wobei die Materialschicht auf einer oberen Oberfläche des dielektrischen Materials konform ist.
  13. Der IC-Die gemäß einem der Ansprüche 8-12, wobei das erste Bauelementstratum ferner ein erstes Kanalmaterial umfasst, das zweite Bauelementstratum ein zweites Kanalmaterial umfasst und das zweite Kanalmaterial über und ausgerichtet mit dem ersten Kanalmaterial ist.
  14. Der IC-Die gemäß Anspruch 13, wobei das erste Kanalmaterial oder das zweite Kanalmaterial eine Halbleiterfinne umfasst.
  15. Der IC-Die gemäß Anspruch 13 oder 14, wobei das erste Kanalmaterial oder das zweite Kanalmaterial eine Mehrzahl von Halbleiterdrähten umfasst.
  16. Der IC-Die gemäß einem der Ansprüche 8-15, ferner umfassend: einen Metallisierungsstapel, umfassend leitfähige Pfade, die elektrisch mit dem ersten Bauelementstratum und dem zweiten Bauelementstratum gekoppelt sind.
  17. Eine Rechenvorrichtung, umfassend: eine Schaltungsplatine; und ein Integrierte-Schaltung- (IC-) Package, das mit der Schaltungsplatine gekoppelt ist, wobei das IC-Package ein Package-Substrat und einen mit dem Package-Substrat gekoppelten IC-Die umfasst und der IC-Die gestapelte Strata von Transistoren umfasst, wobei sich ein dielektrisches Material zwischen Source/Drain-Materialien benachbarter Strata befindet und das dielektrische Material auf dem darunter liegenden Source/Drain-Material konform ist.
  18. Die Rechenvorrichtung gemäß Anspruch 17, wobei das darunter liegende Source/Drain-Material ein epitaxiales Material ist und ein Source/Drain-Material über dem dielektrischen Material ein epitaxiales Material ist.
  19. Die Rechenvorrichtung gemäß einem der Ansprüche 17-18, wobei der IC-Die durch Lötkugeln mit dem Package-Substrat gekoppelt ist.
  20. Die Rechenvorrichtung gemäß einem der Ansprüche 17-19, ferner umfassend: eine drahtlose Kommunikationsschaltungsanordnung, die elektrisch mit der Schaltungsplatine gekoppelt ist, oder eine Anzeige, die elektrisch mit der Schaltungsplatine gekoppelt ist.
DE102020103518.7A 2019-03-15 2020-02-11 Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata Pending DE102020103518A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/355,623 2019-03-15
US16/355,623 US20200294969A1 (en) 2019-03-15 2019-03-15 Stacked transistors with dielectric between source/drain materials of different strata

Publications (1)

Publication Number Publication Date
DE102020103518A1 true DE102020103518A1 (de) 2020-09-17

Family

ID=72289543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020103518.7A Pending DE102020103518A1 (de) 2019-03-15 2020-02-11 Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata

Country Status (2)

Country Link
US (1) US20200294969A1 (de)
DE (1) DE102020103518A1 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469332B2 (en) * 2019-10-29 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11362096B2 (en) * 2019-12-27 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
US11437369B2 (en) * 2020-10-02 2022-09-06 Samsung Electronics Co., Ltd Array of multi-stack nanosheet structures
US11502167B2 (en) 2020-10-02 2022-11-15 Samsung Electronics Co., Ltd. Semiconductor device having stepped multi-stack transistor structure
US11670677B2 (en) * 2020-10-02 2023-06-06 Samsung Electronics Co., Ltd. Crossing multi-stack nanosheet structure and method of manufacturing the same
US11798985B2 (en) * 2020-11-13 2023-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for manufacturing isolation layers in stacked transistor structures
US20220246479A1 (en) * 2021-02-04 2022-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions and methods of forming same
US20220336582A1 (en) * 2021-04-14 2022-10-20 Samsung Electronics Co., Ltd. Size-controllable multi-stack semiconductor device and method of manufacturing the same
US11923365B2 (en) 2021-05-20 2024-03-05 Samsung Electronics Co., Ltd. Integrated circuit devices including transistor stacks having different threshold voltages and methods of forming the same
KR20230001172A (ko) 2021-06-28 2023-01-04 삼성전자주식회사 반도체 소자
US11777034B2 (en) * 2021-09-07 2023-10-03 International Business Machines Corporation Hybrid complementary field effect transistor device
US20230178440A1 (en) * 2021-12-02 2023-06-08 Samsung Electronics Co., Ltd. Methods of forming integrated circuit devices including stacked transistors and integrated circuit devices formed by the same
US20230197777A1 (en) * 2021-12-20 2023-06-22 Intel Corporation Source or drain metallization prior to contact formation in stacked transistors
US20230326926A1 (en) * 2022-04-11 2023-10-12 Samsung Electronics Co., Ltd. Vertical pn connection in multi-stack semiconductor device

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06204494A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 絶縁膜の形成方法および半導体素子の製造方法
KR100338781B1 (ko) * 2000-09-20 2002-06-01 윤종용 반도체 메모리 소자 및 그의 제조방법
US6469350B1 (en) * 2001-10-26 2002-10-22 International Business Machines Corporation Active well schemes for SOI technology
US20080054359A1 (en) * 2006-08-31 2008-03-06 International Business Machines Corporation Three-dimensional semiconductor structure and method for fabrication thereof
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US8809861B2 (en) * 2010-12-29 2014-08-19 Stmicroelectronics Pte Ltd. Thin film metal-dielectric-metal transistor
US10388568B2 (en) * 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
KR20150020847A (ko) * 2013-08-19 2015-02-27 에스케이하이닉스 주식회사 3차원 반도체 장치, 이를 구비하는 저항 변화 메모리 장치, 및 그 제조방법
US9929133B2 (en) * 2013-08-27 2018-03-27 Taiwan Semiconductor Manufacturing Company Limited Semiconductor logic circuits fabricated using multi-layer structures
US9837414B1 (en) * 2016-10-31 2017-12-05 International Business Machines Corporation Stacked complementary FETs featuring vertically stacked horizontal nanowires
WO2019035945A1 (en) * 2017-08-16 2019-02-21 Tokyo Electron Limited METHOD AND DEVICE FOR INCORPORATING SINGLE DIFFUSION BREAK IN NANOCANAL STRUCTURES OF FET DEVICES
US10553678B2 (en) * 2017-11-02 2020-02-04 International Business Machines Corporation Vertically stacked dual channel nanosheet devices
US10192819B1 (en) * 2017-11-16 2019-01-29 Globalfoundries Inc. Integrated circuit structure incorporating stacked field effect transistors
US10685887B2 (en) * 2017-12-04 2020-06-16 Tokyo Electron Limited Method for incorporating multiple channel materials in a complimentary field effective transistor (CFET) device
US10833078B2 (en) * 2017-12-04 2020-11-10 Tokyo Electron Limited Semiconductor apparatus having stacked gates and method of manufacture thereof
WO2019132869A1 (en) * 2017-12-27 2019-07-04 Intel Corporation Vertically stacked transistor devices with isolation wall structures containing an electrical conductor
US11393818B2 (en) * 2018-03-28 2022-07-19 Intel Corporation Stacked transistors with Si PMOS and high mobility thin film transistor NMOS
US11201152B2 (en) * 2018-04-20 2021-12-14 Globalfoundries Inc. Method, apparatus, and system for fin-over-nanosheet complementary field-effect-transistor
US11239232B2 (en) * 2018-06-25 2022-02-01 Intel Corporation Isolation walls for vertically stacked transistor structures
US11616060B2 (en) * 2018-06-29 2023-03-28 Intel Corporation Techniques for forming gate structures for transistors arranged in a stacked configuration on a single fin structure
US11362189B2 (en) * 2018-09-27 2022-06-14 Intel Corporation Stacked self-aligned transistors with single workfunction metal
US11676966B2 (en) * 2019-03-15 2023-06-13 Intel Corporation Stacked transistors having device strata with different channel widths

Also Published As

Publication number Publication date
US20200294969A1 (en) 2020-09-17

Similar Documents

Publication Publication Date Title
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE112016006809T5 (de) Integrierte schaltungsstrukturen mit erweiterten leitungswegen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
US11374024B2 (en) Integrated circuits with stacked transistors and methods of manufacturing the same using processes which fabricate lower gate structures following completion of portions of an upper transistor
DE112016006900B4 (de) Gehäuse einer integrierten Schaltung, Rechenvorrichtung, Verfahren zum Herstellen eines Substrats für ein Gehäuse einer integrierten Schaltung sowie Verfahren zum Betreiben eines Gehäuses einer integrierten Schaltung
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020133251A1 (de) Source/drain-regionen in integrierte-schaltung-strukturen
US20220140143A1 (en) Device isolation
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
EP3709343A1 (de) Gestapelte transistoren mit bauelementeschichten mit unterschiedlichen kanalbreiten
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112016006698T5 (de) Galliumnitrid-NMOS auf Si(111), co-integriert mit einem Silicium-PMOS
DE102020114103A1 (de) Kanalbildung für dreidimensionale transistoren
DE102020132367A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen
DE112015006960T5 (de) Lang-kanal-mos-transistoren für kriechverlustarme anwendungen auf einem kurz-kanal-cmos-chip

Legal Events

Date Code Title Description
R083 Amendment of/additions to inventor(s)