DE102020132367A1 - Gate-beabstandung in integrierte-schaltung-strukturen - Google Patents

Gate-beabstandung in integrierte-schaltung-strukturen Download PDF

Info

Publication number
DE102020132367A1
DE102020132367A1 DE102020132367.0A DE102020132367A DE102020132367A1 DE 102020132367 A1 DE102020132367 A1 DE 102020132367A1 DE 102020132367 A DE102020132367 A DE 102020132367A DE 102020132367 A1 DE102020132367 A1 DE 102020132367A1
Authority
DE
Germany
Prior art keywords
gate
dielectric material
dielectric
metal
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020132367.0A
Other languages
English (en)
Inventor
Guillaume Bouche
Andy Chih-Hung Wei
Sean T. Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020132367A1 publication Critical patent/DE102020132367A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

Hier wird die Gate-Beabstandung in Integrierte-Schaltung- (IC) Strukturen sowie zugehörige Verfahren und Komponenten erörtert. Bei einigen Ausführungsbeispielen kann eine IC-Struktur beispielsweise umfassen: ein erstes Gate-Metall, aufweisend eine Längsachse; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; ein erstes Dielektrikumsmaterial durchgehend um das erste Gate-Metall; und ein zweites Dielektrikumsmaterial durchgehend um das zweite Gate-Metall, wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall vorhanden sind.

Description

  • Hintergrund
  • Elektronische Komponenten können aktive elektrische Elemente, wie beispielsweise Transistoren, umfassen. Der Entwurf dieser Elemente kann die Größe, Performance und Zuverlässigkeit der elektronischen Komponente beeinträchtigen.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft, nicht einschränkend, dargestellt.
    • 1A-1E sind Querschnittsansichten einer Integrierte-Schaltung- (IC) Struktur, gemäß verschiedenen Ausführungsbeispielen.
    • 2A-2D, 3A-3D, 4A-4D, 5A-5D, 6A-6D, 7A-7D, 8A-8D, 9A-9D, 10A-10D, 11A-11D, 12A-12D, 13A-13D, 14A-14D, 15A-15D, 16A-16D, 17A-17D, 18A-18D, 19A-19D, 20A-20D, 21A-21D, 22A-22D, 23A-23D, 24A-24D, 25A-25D, 26A-26D, 27A-27D, 28A-28D, 29A-29D, 30A-30D, 31A-31D, 32A-32D, 33A-33D und 34A-34E sind Querschnittsansichten von Stufen in einem Beispielprozess zur Herstellung der IC-Struktur von 1A-1E gemäß verschiedenen Ausführungsbeispielen.
    • 35A-35D sind Querschnittsansichten einer anderen IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 36A-36D sind Querschnittsansichten einer anderen IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 37 ist eine Querschnittsansicht einer anderen IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 38 ist eine Draufsicht eines Wafers und von Dies, die eine IC-Struktur gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen können.
    • 39 ist eine seitliche Querschnittsansicht einer IC-Komponente, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 40 ist eine seitliche Querschnittsansicht eines IC-Packages, das eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 41 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 42 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
  • Detaillierte Beschreibung
  • Hier wird die Gate-Beabstandung in Integrierte-Schaltung- (IC; integrated circuit) Strukturen sowie zugehörige Verfahren und Komponenten erörtert. Bei einigen Ausführungsbeispielen kann eine IC-Struktur beispielsweise umfassen: ein erstes Gate-Metall, aufweisend eine Längsachse; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; ein erstes Dielektrikumsmaterial durchgehend um das erste Gate-Metall; und ein zweites Dielektrikumsmaterial durchgehend um das zweite Gate-Metall, wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall vorhanden sind.
  • Ein Transistor-Gate kann durch Erzeugen einer monolithischen Struktur gebildet werden, die sich senkrecht über mehrere Bauelementregionen erstreckt (z. B. Stapel von Kanaldrähten oder ein finnenförmiger Kanal). Wenn die gewünschte Schaltung eine Unterbrechung in dem Gate zwischen benachbarten Bauelementregionen erfordert (um die Gates über die unterschiedlichen Bauelementregionen elektrisch zu trennen), besteht eine herkömmliche Fertigungstechnik darin, ein Loch in einem anfänglichen „Dummy-Gate“ zu strukturieren, wobei das Loch mit einem Dielektrikumsmaterial aufgefüllt wird und dann das verbleibende „Dummy-Gate“ durch gewünschte Gate-Dielektrikum- und Gate-Metallmaterialien ersetzt wird. Die Größe und Form des Lochs können lithographisch definiert werden.
  • Transistoren, die unter Verwendung solcher herkömmlicher Techniken hergestellt werden, können jedoch in ihrer Fähigkeit, herunterzuskalieren, um die Bauelementdichte zu erhöhen, eingeschränkt sein. Zum Beispiel kann die Verwendung lithographischer Techniken zum Definieren des Lochs, das ein Gate „schneidet“, bedeuten, dass die kleinste für dieses Loch erreichbare Größe durch das kleinste Merkmal begrenzt ist, das lithographisch genau strukturiert werden kann; solche lithographischen Beschränkungen stellen dann eine untere Grenze dafür bereit, wie nah zwei durch einen Schnitt getrennte Gates sein können und wie eng somit Transistoren gepackt werden können.
  • Die hierin offenbarten Strukturen und Techniken können Gate-Schnittgrößen bereitstellen, die kleiner sind als diejenigen, die unter Verwendung von herkömmlichen Herstellungstechniken erreichbar sind. Ferner können die hierin offenbarte Strukturen und Techniken eine engere Bauelementbeabstandung erreichen, ohne eine signifikante Herstellungskomplexität hinzuzufügen (wodurch die Einführung beschleunigt wird und die Kosten reduziert werden).
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, die praktiziert werden können. Es sollte darauf hingewiesen werden, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen beschrieben werden, auf eine Weise, die beim Verständnis des beanspruchten Gegenstands hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht derart betrachtet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Genauer gesagt werden diese Operationen möglicherweise nicht in der präsentierten Reihenfolge ausgeführt. Beschriebene Operationen können in einer unterschiedlichen Reihenfolge zu dem beschriebenen Ausführungsbeispiel ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsbeispielen weggelassen sein.
  • Zum Zwecke der vorliegenden Offenbarung bezeichnet die Phrase „A und/oder B“ (A), (B), oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet die Phrase „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C), oder (A, B und C). Der Ausdruck „A oder B“ bedeutet (A), (B) oder (A und B). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obgleich viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechteckigen Ecken darstellen, dient dies lediglich einer vereinfachten Veranschaulichung, und tatsächliche Vorrichtungen, die unter Verwendung dieser Techniken hergestellt sind, weisen gerundete Ecken, Oberflächenrauigkeit und andere Merkmale auf.
  • Die Beschreibung verwendet die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“, die sich jeweils auf eines oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und ähnliche, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym. Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y umfasst. Nach hiesigem Gebrauch bedeutet der Begriff „isolierend“ „elektrisch isolierend“, ausgenommen es ist anderweitig angegeben. Der Einfachheit halber kann der Ausdruck „1“ verwendet werden, um sich auf die Sammlung von Zeichnungen von 1A-1E zu beziehen, der Ausdruck „2“ kann verwendet werden, um sich auf die Sammlung von Zeichnungen von 2A-2D zu beziehen, etc.
  • 1 stellt Querschnittsansichten einer IC-Struktur 100 gemäß verschiedenen Ausführungsbeispielen bereit. Genauer gesagt ist 1A eine Querschnittsansicht, genommen durch den Abschnitt A-A von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über die Source-/Drain-Regionen 128/130 unterschiedlicher Kanalregionen 202), 1B ist eine Querschnittsansicht, genommen durch den Abschnitt B-B von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über ein Gate 204, das mehrere Kanalregionen 202 überspannt), 1C ist eine Querschnittsansicht, genommen durch den Abschnitt C-C von 1A und 1B (entlang der Längsachse einer Kanalregion 202), 1D ist eine Querschnittsansicht, genommen durch den Abschnitt D-D von 1A und 1B (zwischen benachbarten Kanalregionen 202, parallel zu der Längsachse der Kanalregionen 202), und 1E ist eine Querschnittsansicht, genommen durch den Abschnitt E-E von 1A-1D. Die „A-“, „B-“, „C-“, „D-“ und „E-“ Teilfiguren von 2-36 verwenden gemeinschaftlich jeweils die gleichen Perspektiven wie die der Teilfiguren „A“, „B“, „C“, „D“ und „E“ von 1; es wird darauf hingewiesen, dass von den 2-36 nur 34 eine „E-“-Teilfigur umfasst. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Bauelementregionen 206 (z. B. drei), Kanalregionen 202 (z. B. drei) in einer Bauelementregion 206 und eine bestimmte Anordnung von Kanalmaterialien 106 (z. B. zwei Drähte) in einer Kanalregion 202 abbilden, ist dies lediglich der Einfachheit der Darstellung halber und eine IC-Struktur 100 kann mehr oder weniger Bauelementregionen 206 und/oder Kanalregionen 202 und/oder andere Anordnungen von Kanalmaterialien 106 umfassen.
  • Eine Bauelementregion 206 kann vertikal relativ zu einer darunter liegenden Basis 102 ausgerichtet sein, wobei mehrere Bauelementregionen 206 entlang der Basis 102 angeordnet sind. Die Basis 102 kann ein Halbleitersubstrat sein, bestehend aus Halbleitermaterialsystemen, umfassend zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination aus beiden). Die Basis 102 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung von Bulk-Silizium. Die Basis 102 kann eine Schicht aus Siliziumdioxid auf einem Bulk-Silizium- oder Galliumarsenid-Substrat umfassen. Die Basis 102 kann eine umgewandelte Schicht umfassen (z. B. eine Siliziumschicht, die während eines sauerstoffbasierten Temperprozesses in Siliziumdioxid umgewandelt wurde). Bei einigen Ausführungsbeispielen kann die Basis 102 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die umfassen, aber nicht beschränkt sind auf Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Weitere Materialien, klassifiziert als Gruppe II-VI, III-V oder IV können auch verwendet werden, um die Basis 102 zu bilden. Obwohl einige Beispiele von Materialien, aus denen die Basis 102 gebildet sein kann, hier beschrieben sind, kann irgendein Material oder irgendeine Struktur, das/die als eine Grundlage für eine IC-Struktur 100 dienen kann, verwendet werden. Die Basis 102 kann Teil eines vereinzelten Dies (z. B. der Dies 1502 von 38) oder eines Wafers (z. B. des Wafers 1500 von 38) sein. Bei einigen Ausführungsbeispielen kann die Basis 102 selbst eine Verbindungsschicht, eine Isolationsschicht, eine Passivierungsschicht, eine Ätzstoppschicht, zusätzliche Bauelementschichten etc. umfassen. Wie in 1 gezeigt ist, kann die Basis 102 Sockel 222 umfassen, um die herum ein Dielektrikumsmaterial 110 angeordnet sein kann; das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein Flache-Graben-Isolations- (STI; shallow trench isolation) Material (z. B. ein Oxidmaterial, wie beispielsweise Siliziumoxid).
  • Die IC-Struktur 100 kann eine oder mehrere Bauelementregionen 206 umfassen, die Kanalmaterial 106 mit einer Längsachse (in die Seite aus der Perspektive von 1A und 1B, und links-rechts aus der Perspektive von 1C und 1D) aufweist. Das Kanalmaterial 106 einer Bauelementregion 206 kann auf irgendeine Anzahl von Arten angeordnet sein. Beispielsweise stellt 1 das Kanalmaterial 106 der Bauelementregionen 206 als umfassend mehrere Halbleiterdrähte (z. B. Nanodrähte oder Nanobänder in Gate-All-Around- (GAA), Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren) dar. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Drähten in dem Kanalmaterial 106 einer Bauelementregion 206 abbilden, dient dies nur der Einfachheit der Darstellung, und eine Bauelementregion 206 kann mehr oder weniger Drähte als das Kanalmaterial 106 umfassen. Bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 von einem oder mehreren der Bauelementregionen 206 eine Halbleiterfinne anstelle von oder zusätzlich zu einem oder mehreren Halbleiterdrähten umfassen; Beispiele von solchen Ausführungsbeispielen sind nachfolgend Bezug nehmend auf 35 erörtert. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Silizium und/oder Germanium umfassen. Allgemeiner kann irgendeine der hierin offenbarten IC-Strukturen 100 oder Teilstrukturen davon (z. B. die Gate-Schnitte 230, nachfolgend erörtert) in einem Transistor verwendet werden, der irgendeine gewünschte Architektur aufweist, wie beispielsweise Forksheet-Transistoren, Doppel-Gate-Transistoren oder Pseudo-Doppel-Gate-Transistoren. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid oder weitere Materialien, die als Gruppe II-VI, III-V oder IV klassifiziert sind, umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 ein Halbleiteroxid (z. B. Indium-Gallium-Zinkoxid) umfassen. Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des Kanalmaterials 106, das in unterschiedlichen der Drähte in einer bestimmten Bauelementregion 206 verwendet wird, unterschiedlich sein, oder kann die gleiche sein.
  • Source/Drain (S/D)-Regionen 128/130 können in elektrischem Kontakt mit den Längsenden des Kanalmaterials 106 sein, was es ermöglicht, dass während des Betriebs Strom von einer S/D-Region 128/130 zu einer anderen S/D-Region 128/130 durch das Kanalmaterial 106 fließt (bei Anlegen geeigneter elektrischer Potentiale an die S/D-Regionen 128/130 durch S/D-Kontakte 164). Obwohl 1A (und andere der beiliegenden Zeichnungen) einen einzelnen S/D-Kontakt 164 abbildet, der mehrere S/D-Regionen 128/130 überspannt („kurzschließt“), ist dies lediglich illustrativ, und der S/D-Kontakt 164 kann so angeordnet sein, dass er verschiedene der S/D-Regionen 128/130 wie gewünscht isoliert und verbindet. Wie nachfolgend Bezug nehmend auf 2-34 erörtert, können die S/D-Regionen 128 einen bestimmten Dotierstofftyp aufweisen (d. h. n-Typ oder p-Typ), während die S/D-Regionen 130 den entgegengesetzten Dotierstofftyp aufweisen können (d. h. jeweils p-Typ oder n-Typ); die bestimmte Anordnung von S/D-Regionen 128/130 in den beiliegenden Zeichnungen ist lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden (z. B. durch geeignete selektive Maskierung). Die S/D-Regionen 128/130 können seitlich durch Isoliermaterial-Regionen, umfassend Dielektrikumsmaterial 112, Dielektrikumsmaterial 118 und Dielektrikumsmaterial 120, begrenzt sein; diese Isoliermaterial-Regionen können Barrieren zwischen S/D-Regionen 128/130 in benachbarten Bauelementregionen 206 bereitstellen. Wie in 1A gezeigt ist, kann das Dielektrikumsmaterial 112 bei einigen Ausführungsbeispielen einen U-förmigen Querschnitt aufweisen, mit aus dem Dielektrikumsmaterial 118 gebildeten „Abstandhaltern“ darauf und dem Dielektrikumsmaterial 120 dazwischen.
  • Bei einigen Ausführungsbeispielen können die S/D-Regionen 128/130 eine Siliziumlegierung wie beispielsweise Silizium-Germanium oder Siliziumcarbid umfassen. Bei einigen Ausführungsbeispielen können S/D-Regionen 128/130 Dotierstoffe wie beispielsweise Bor, Arsen oder Phosphor umfassen. Bei einigen Ausführungsbeispielen können die S/D-Regionen 128/130 eines oder mehrere alternative Halbleitermaterialien umfassen, wie beispielsweise Germanium oder ein Material oder eine Legierung der Gruppe III-V. Für p-Typ-Metalloxid-Halbleiter (PMOS; p-type metal oxide semiconductor) -Transistoren können S/D-Regionen 128/130 zum Beispiel Gruppe-IV-Halbleitermaterialien wie beispielsweise Silizium, Germanium, Siliziumgermanium, Germaniumzinn oder mit Kohlenstoff legiertes Siliziumgermanium umfassen. Beispielhafte p-Typ-Dotierstoffe in Silizium, Siliziumgermanium und Germanium umfassen Bor, Gallium, Indium und Aluminium. Für n-Typ-Metalloxid-Halbleiter (NMOS; n-type metal oxide semiconductor) -Transistoren können S/D-Regionen 128/130 zum Beispiel Gruppe-III-V-Halbleitermaterialien wie beispielsweise Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfassen, mit einigen beispielhaften Verbindungen, umfassend Indiumaluminiumarsenid, Indiumarsenidphosphid, Indiumgalliumarsenid, Indium-Gallium-Arsenid-Phosphid, Galliumantimonid, Galliumaluminiumantimonid, Indiumgalliumantimonid oder Indium-Gallium-Phosphid-Antimonid.
  • Das Kanalmaterial 106 kann in Kontakt mit einem Gate-Dielektrikum 136 sein. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 136 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Dielektrikum 136 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie nachfolgend Bezug nehmend auf 35 erörtert ist, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Das Gate-Dielektrikum 136 kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumcarbid und/oder ein High-k-Dielektrikumsmaterial umfassen. Das High-k-Dielektrikumsmaterial kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum 136 verwendet werden können, umfassen, sind aber nicht beschränkt auf Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-StrontiumTitanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Temperprozess an dem Gate-Dielektrikum 136 ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Das Gate-Dielektrikum 136 kann zwischen dem Kanalmaterial 106 und einem Gate-Metall 138 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Metall 138 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie nachfolgend Bezug nehmend auf 35 erörtert, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Zusammen können das Gate-Metall 138 und das Gate-Dielektrikum 136 ein Gate 204 für das zugeordnete Kanalmaterial 106 in einer zugeordneten Kanalregion 202 bereitstellen, wobei die elektrische Impedanz des Kanalmaterials 106 durch das an das zugeordnete Gate 204 (durch Gate-Kontakte 140) angelegte elektrische Potential moduliert wird. Das Gate-Metall 138 kann zumindest ein p-Typ-Arbeitsfunktionsmetall oder n-Typ-Arbeitsfunktionsmetall (oder beides) aufweisen, abhängig davon, ob der Transistor, von dem es ein Teil ist, ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Implementierungen kann das Gate-Metall 138 einen Stapel aus zwei oder mehr Metallschichten umfassen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können für andere Zwecke umfasst sein, wie beispielsweise eine Barriereschicht (z. B. Tantal, Tantalnitrid, eine aluminiumhaltige Legierung etc.). Bei einigen Ausführungsbeispielen kann ein Gate-Metall 138 eine widerstandsreduzierende Abdeckungsschicht (z. B. Kupfer, Gold, Kobalt oder Wolfram) umfassen. Für einen PMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid), und irgendwelche der hierin Bezug nehmend auf einen NMOS-Transistor erörterten Metalle (z. B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und irgendwelche der vorangehend Bezug nehmend auf einen PMOS-Transistor erörterten Metalle (z. B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 eine Graduierung (Zunahme oder Abnahme) der Konzentration eines oder mehrerer Materialien darin umfassen. Das Dielektrikumsmaterial 118 kann das Gate-Metall 138, das Gate-Dielektrikum 136 und den Gate-Kontakt 140 von den nahen S/D-Kontakten 164 trennen, und das Dielektrikumsmaterial 124 kann das Gate-Dielektrikum 136 von den nahen S/D-Regionen 128/130 trennen. Die Dielektrikumsmaterialien 118 und 124 können zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumcarbid, mit Kohlenstoff dotiertes Siliziumnitrid, mit Kohlenstoff dotiertes Siliziumoxid, Siliziumoxynitrid oder mit Kohlenstoff dotiertes Siliziumoxynitrid umfassen. Zusammen können ein Kanalmaterial 106, ein Gate-Dielektrikum 136, ein Gate-Metall 138 und zugeordnete S/D-Regionen 128/130 einen Transistor bilden.
  • 1B und 1E stellen einen Gate-Schnitt 230 dar, der zwei Gates 204 isoliert, deren Längsachsen ausgerichtet sind. Der Gate-Schnitt 230 kann das Dielektrikumsmaterial 118 zwischen den benachbarten Enden der zwei zugeordneten Gates 204 umfassen. Genauer gesagt, wie in 1E gezeigt, kann das Dielektrikumsmaterial 118 jedes der Gates 204 umgeben, sodass zwei Abschnitte des Dielektrikumsmaterials 118 in dem Gate-Schnitt 230 „aneinanderstoßen“ können. Bei einigen Ausführungsbeispielen kann eine Naht zwischen den zwei Abschnitten des Dielektrikumsmaterials 118 sichtbar sein (wie durch 1E vorgeschlagen), während bei anderen Ausführungsbeispielen die Naht möglicherweise nicht sichtbar ist. Die hierin offenbarten Gate-Schnitte 230 können der Struktur eines Gate-Schnitts gegenübergestellt werden, der gemäß herkömmlichen Herstellungsoperationen gebildet wird; solche Gate-Schnitte umfassen üblicherweise einen Abschnitt des Dielektrikumsmaterials, das wie ein „Donut“ geformt ist, in dem Raum zwischen den benachbarten Gates. Bei einigen Ausführungsbeispielen kann die Schnittgröße 232 des Gate-Schnitts 230 geringer als 20 Nanometer (z. B. zwischen 5 Nanometern und 12 Nanometern) sein, kleiner als die Schnittgröße, die unter Verwendung von herkömmlichen Herstellungstechniken erreichbar ist.
  • Die Abmessungen der anderen Elemente der IC-Struktur von 1 (und anderer der hierin offenbarten Ausführungsbeispiele) können irgendeine geeignete Form annehmen. Beispielsweise kann bei einigen Ausführungsbeispielen eine Gate-Länge 208 eines Gates 204 zwischen 3 Nanometern und 100 Nanometern sein; unterschiedliche der Gates 204 in einer Bauelementregion 206 können die gleiche Gate-Länge 208 oder unterschiedliche Gate-Längen 208 aufweisen, wie gewünscht. Bei einigen Ausführungsbeispielen kann die Breite 210 des Kanalmaterials 106 zwischen 3 Nanometern und 30 Nanometern sein. Bei einigen Ausführungsbeispielen kann die Dicke 212 des Kanalmaterials 106 zwischen 1 Nanometer und 500 Nanometern sein (z. B. zwischen 40 Nanometern und 400 Nanometern, wenn das Kanalmaterial 106 eine Finne ist, und zwischen 5 Nanometern und 40 Nanometern, wenn das Kanalmaterial 106 ein Draht ist). Bei einigen Ausführungsbeispielen, bei denen eine Kanalregion 202 Halbleiterdrähte umfasst, kann die Beabstandung 214 zwischen benachbarten der Drähte in einer Kanalregion 202 zwischen 5 Nanometern und 40 Nanometern sein.
  • Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Speicherbauelements sein, und Transistoren der IC-Struktur 100 können Informationen in der IC-Struktur 100 speichern oder Zugriff auf (z. B. Lese- und/oder Schreib-) Speicherungselemente des Speicherbauelements erleichtern. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Verarbeitungsbauelements sein. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Bauelements sein, das Speicher- und Logikbauelemente (z. B. in einem einzelnen Die 1502, wie nachfolgend erörtert wird) umfasst, wie beispielsweise einen Prozessor und einen Cache. Allgemeiner können die hierin offenbarten IC-Strukturen 100 Teil von Speicherbauelementen, Logikbauelementen oder beidem sein.
  • 2-34 stellen Stufen in einem Beispielprozess zur Herstellung der IC-Struktur 100 von 1 dar. Obwohl die Operationen des Prozesses Bezug nehmend auf bestimmte Ausführungsbeispiele der hierin offenbarten IC-Strukturen 100 dargestellt sein können, können der Prozess von 2-34 und Varianten davon verwendet werden, um irgendeine geeignete IC-Struktur zu bilden. Operationen sind in 2-34 eine bestimmte Anzahl von Malen und in einer bestimmten Reihenfolge dargestellt, aber die Operationen können wie erwünscht neu geordnet und/oder wiederholt werden (z. B. wobei unterschiedliche Operationen parallel ausgeführt werden, wenn mehrere IC-Strukturen 100 gleichzeitig hergestellt werden).
  • 2 stellt eine Anordnung dar, umfassend eine Basis 102 und einen Stapel von Materialschichten auf der Basis 102. Der Stapel von Materialschichten kann eine oder mehrere Schichten des Kanalmaterials 106 umfassen, die durch Zwischenschichten aus Opfermaterial 104 voneinander (und von der Basis 102) beabstandet sind. Die Größe und Anordnung der Materialschichten in dem Stapel der Anordnung von 2 entspricht der gewünschten Größe und Anordnung des Kanalmaterials 106 in der IC-Struktur 100, wie nachfolgend weiter erörtert wird, und somit können die Materialschichten in der Anordnung von 2 von dem bestimmten Ausführungsbeispiel, das in 2 dargestellt ist, variieren. Beispielsweise kann die Dicke einer Schicht des Kanalmaterials 106 der vorangehend erörterten Kanaldicke 212 entsprechen (obwohl sich die Dicke der Schicht des Kanalmaterials 106 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Kanaldicke 212 unterscheiden kann), und die Dicke einer Schicht des Opfermaterials 104 kann der vorangehend erörterten Drahtbeabstandung 214 entsprechen (obwohl sich die Dicke der Schicht des Opfermaterials 104 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Drahtbeabstandung 214 unterscheiden kann). Das Opfermaterial 104 kann irgendein Material sein, das in späteren Verarbeitungsoperationen (wie nachfolgend erörtert) auf geeignete Weise selektiv entfernt werden kann. Zum Beispiel kann das Opfermaterial 104 Siliziumgermanium sein und das Kanalmaterial 106 kann Silizium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Siliziumdioxid sein und das Kanalmaterial 106 kann Silizium oder Germanium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Galliumarsenid sein und das Kanalmaterial 106 kann Indiumgalliumarsenid, Germanium oder Siliziumgermanium sein. Die Anordnung von 2 kann unter Verwendung irgendwelcher geeigneter Abscheidungstechniken gebildet werden, wie beispielsweise chemische Gasphasenabscheidung (CVD; chemical vapor deposition), metallorganische Dampfphasenepitaxie (MOVPE; metalorganic vapor phase epitaxy), Molekularstrahlepitaxie (MBE; molecular-beam epitaxy) physikalische Gasphasenabscheidung (PVD; physical vapor deposition), Atomschichtabscheidung (ALD; atomic layer deposition) oder einem Schichtübertragungsprozess.
  • 3 stellt eine Anordnung nach Bilden einer strukturierten Hartmaske 108 auf der Anordnung von 2 dar. Das Bilden der strukturierten Hartmaske 108 kann ein Abscheiden der Hartmaske (unter Verwendung irgendeines geeigneten Verfahrens) und dann ein selektives Entfernen von Abschnitten der Hartmaske 108 (z. B. unter Verwendung lithographischer Techniken) umfassen, um die strukturierte Hartmaske 108 zu bilden. Bei einigen Ausführungsbeispielen kann die Struktur der strukturierten Hartmaske 108 zuerst in einem anderen Material auf der anfänglich abgeschiedenen Hartmaske gebildet werden, und dann kann die Struktur von dem anderen Material in die Hartmaske 108 übertragen werden. Die Orte der Hartmaske 108 können den Bauelementregionen 206 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird. Bei dem Ausführungsbeispiel von 3 kann die Hartmaske 108 in mehrere parallele rechteckige Abschnitte strukturiert sein (entsprechend den nachfolgend erörterten Finnen 220).
  • 4 stellt eine Anordnung nach Bilden von Finnen 220 in dem Materialstapel der Anordnung von 2 gemäß der Struktur der strukturierten Hartmaske 108 dar. Ätztechniken können verwendet werden, um die Finnen 220 zu bilden, umfassend Nass- und/oder Trockenätzschemata sowie isotrope und/oder anisotrope Ätzschemata. Die Finnen 220 können das Opfermaterial 104 und das Kanalmaterial 106 sowie einen Abschnitt der Basis 102 umfassen; der in den Finnen 220 umfasste Abschnitt der Basis 102 stellt einen Sockel 222 bereit. Die Breite der Finnen 220 kann gleich der Breite 210 des Kanalmaterials 106 sein, wie vorangehend erörtert wurde. Irgendeine geeignete Anzahl von Finnen 220 kann in der Anordnung von 4 umfasst sein (z. B. mehr oder weniger als 3). Obwohl die Finnen 220, die in 4 (und anderen der beiliegenden Zeichnungen) abgebildet sind, vollkommen rechteckig sind, dient dies lediglich der Einfachheit der Darstellung, und in praktischen Herstellungsumgebungen ist die Form der Finnen 220 möglicherweise nicht vollkommen rechteckig. Zum Beispiel können die Finnen 220 verjüngt sein, wobei sie sich in Richtung der Basis 102 verbreitern. Die obere Oberfläche der Finnen 220 ist möglicherweise nicht flach, sondern kann gebogen sein und sich in die seitlichen Oberflächen der Finnen 220 abrunden, und diese Nicht-Idealitäten können in nachfolgende Verarbeitungsoperationen übernommen werden. Bei einigen Ausführungsbeispielen kann der Abstand 101 der Finnen 220 zwischen 20 Nanometern und 50 Nanometern sein (z. B. zwischen 20 Nanometern und 40 Nanometern).
  • 5 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 110 auf der Basis 102 der Anordnung von 4 zwischen den Finnen 220 dar. Das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein STI-Material (z. B. ein Oxidmaterial, wie beispielsweise Siliziumoxid). Das Dielektrikumsmaterial 110 kann durch Deckschichtabscheidung des Dielektrikumsmaterials 110 und dann Aussparen des Dielektrikumsmaterials 110 zurück auf eine gewünschte Dicke gebildet werden. Bei einigen Ausführungsbeispielen kann die Dicke des Dielektrikumsmaterials 110 so gewählt sein, dass die obere Oberfläche des Dielektrikumsmaterials 110 ungefähr koplanar mit der oberen Oberfläche der Sockel 222 ist. Bei einigen Ausführungsbeispielen kann die Höhe 103 einer Finne 220 über der oberen Oberfläche des Dielektrikumsmaterials 110 zwischen 40 Nanometern und 100 Nanometern sein (z. B. zwischen 50 Nanometern und 70 Nanometern).
  • 6 stellt eine Anordnung nach Bilden einer konformen Schicht eines Dielektrikumsmaterials 112 über der Anordnung von 5 dar. Das Dielektrikumsmaterial 112 kann unter Verwendung irgendeiner geeigneten Technik (z.B. ALD) gebildet werden. Das Dielektrikumsmaterial 112 kann irgendein geeignetes Material umfassen (z. B. Siliziumoxid).
  • 7 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 114 über der Anordnung von 6 dar. Das Dielektrikumsmaterial 114 kann sich wie gezeigt über die oberen Oberflächen der Finnen 220 erstrecken und kann als ein „Dummy-Gate“ dienen. Das Dielektrikumsmaterial 114 kann irgendein geeignetes Material umfassen (z. B. Polysilizium).
  • 8 stellt eine Anordnung nach Bilden einer strukturierten Hartmaske 116 auf der Anordnung von 7 dar. Die Hartmaske 116 kann irgendwelche geeigneten Materialien (z. B. Siliziumnitrid, kohlenstoffdotiertes Siliziumoxid oder kohlenstoffdotiertes Siliziumoxynitrid) umfassen. Die Hartmaske 116 kann in Streifen strukturiert sein, die senkrecht zu den Längsachsen der Finnen 220 ausgerichtet sind (in die und aus der Seite heraus gemäß der Perspektive von 8C und 8D), entsprechend den Orten der Gates 204 in der IC-Struktur 100, wie nachfolgend weiter erörtert.
  • 9 stellt eine Anordnung nach Ätzen des Dielektrikumsmaterials 114 (des „Dummy-Gates“) der Anordnung von 8 unter Verwendung der strukturierten Hartmaske 116 als eine Maske dar. Die Orte des verbleibenden Dielektrikumsmaterials 114 können den Orten der Gates 204 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird.
  • 10 stellt eine Anordnung nach Abscheiden eines Dielektrikumsmaterials 170 und eines Dielektrikumsmaterials 168 über der Anordnung von 9 dar. Das Dielektrikumsmaterial 170 kann so abgeschieden werden, dass es sich über die obere Oberfläche der Hartmaske 116 erstreckt, und das Dielektrikumsmaterial 168 kann zu einer vorbestimmten Dicke auf der Oberfläche des Dielektrikumsmaterials 170 abgeschieden werden. Die Dielektrikumsmaterialien 170 und 168 können irgendwelche Materialien sein, die für die lithographische Strukturierung gemäß nachfolgenden Operationen geeignet sind (z. B. ein „Litho-Stapel“).
  • 11 stellt eine Anordnung nach Bilden einer Öffnung 234 in dem Dielektrikumsmaterial 168 der Anordnung von 9 dar. Die Öffnung 234 kann dem Ort eines gewünschten Gate-Schnitts 230 entsprechen (wie nachfolgend weiter erörtert) und kann somit entlang eines Abschnitts der Hartmaske 116 (entsprechend den Orten der Gates 204, wie vorangehend erwähnt) positioniert sein. Die Öffnung 234 kann im Wesentlichen rechteckig sein, mit einer kleineren Abmessung entlang der Längsachse der Hartmaske 116 (wie in 11B gezeigt) und einer größeren Abmessung senkrecht zu der Längsachse der Hartmaske 116 (wie in 11D gezeigt). Die Öffnung 234 kann durch lithographische Verfahren gebildet werden, und somit kann die Größe der Öffnung 234 durch die Abmessungen beschränkt sein, die durch Lithographie zuverlässig erreicht werden; bei einigen Ausführungsbeispielen kann die Breite der Öffnung 234 entlang der Längsachse der Hartmaske 116 40 Nanometer oder mehr sein. Die Breite der Öffnung 234 senkrecht zu der Längsachse der Hartmaske 116 kann größer sein als die Breite der Hartmaske 116, wie in 11D gezeigt ist.
  • 12 stellt eine Anordnung nach Abscheiden einer konformen Schicht des Dielektrikumsmaterials 166 auf der Anordnung von 11 dar. Das Dielektrikumsmaterial 118 kann irgendein geeignetes Dielektrikumsmaterial umfassen (z. B. ein kohlenstoffhaltiges Dielektrikum). Das Dielektrikumsmaterial 166 kann unter Verwendung irgendeiner geeigneten Technik (z. B. ALD) zu einer gewünschten Dicke (die sich auf die gewünschte Schnittgröße 232 beziehen kann, wie nachfolgend beschrieben) abgeschieden werden.
  • 13 stellt eine Anordnung nach Ausführung eines gerichteten „Abwärts-“ Ätzens dar, um das Dielektrikumsmaterial 166 auf horizontalen Oberflächen der Anordnung von 12 zu entfernen, wobei das Dielektrikumsmaterial 166 als „Abstandhalter“ auf Seitenflächen des Dielektrikumsmaterials 168 gelassen wird und eine Öffnung 236 (kleiner als die Öffnung 234) gebildet wird, wie gezeigt ist. Die Beabstandung zwischen den Abschnitten des Dielektrikumsmaterials 166 entlang der Längsachse der Hartmaske 116 (und somit der Längsachse der darunter liegenden Gates 204) kann gleich der Gate-Schnittgröße 232 sein, wie in den nachfolgenden Operationen gezeigt ist, und somit können die Dicke des Dielektrikumsmaterials 166 und die Abmessungen der Öffnung 234 so gewählt werden, dass eine gewünschte Gate-Schnittgröße 232 erreicht wird.
  • 14 stellt eine Anordnung nach Ätzen des Dielektrikumsmaterials 170, der Hartmaske 116 und des Dielektrikumsmaterials 114 (des „Dummy-Gates“) der Anordnung von 13 gemäß der Struktur der Öffnung 236, um eine Öffnung 238 zu bilden, dar. Irgendwelche geeigneten Ätztechniken können verwendet werden.
  • 15 stellt eine Anordnung nach Entfernen der Dielektrikumsmaterialien 170 und 168 von der Anordnung von 14 und dann Abscheiden einer konformen Schicht des Dielektrikumsmaterials 118 dar. Das Dielektrikumsmaterial 118 kann unter Verwendung von irgendeiner geeigneten Technik (z. B. ALD) zu irgendeiner gewünschten Dicke abgeschieden werden, und bei einigen Ausführungsbeispielen kann es zu einer Dicke abgeschieden werden, die ausreicht, um die Öffnung 238, wie gezeigt, im Wesentlichen zu füllen. Das Dielektrikumsmaterial 118 kann irgendein geeignetes Dielektrikumsmaterial umfassen (z. B. Silizium-Oxycarbonitrid mit oder ohne zusätzliche Dotierstoffmaterialien).
  • 16 stellt eine Anordnung nach Ausführung eines gerichteten „Abwärts-“ Ätzens auf der Anordnung von 15 dar, um das Dielektrikumsmaterial 118 auf horizontalen Oberflächen zu entfernen, wobei das Dielektrikumsmaterial 118 als „Abstandhalter“ auf Seitenflächen von freiliegenden Oberflächen gelassen wird (und die Öffnung 238, wie gezeigt, weiter gefüllt wird). Das Dielektrikumsmaterial 118 kann die Abschnitte der Hartmaske 116 und des Dielektrikumsmaterials 114 (des „Dummy-Gates“) umgeben, die unterschiedlichen der Gates 204 entsprechen (und kann vor Ort verbleiben, um die Gates 204 zu umgeben, wie nachfolgend erörtert wird).
  • 17 stellt eine Anordnung nach Abscheiden eines Dielektrikumsmaterials 120 auf der Anordnung von 16 dar. Das Dielektrikumsmaterial 120 kann über der Anordnung von 16 Deckschicht-abgeschieden (blanket deposited) werden und dann kann das Dielektrikumsmaterial 120 poliert (z. B. durch chemisch-mechanisches Polieren (CMP; chemical mechanical polishing)) oder anderweitig zurück ausgespart werden, sodass die obere Oberfläche des Dielektrikumsmaterials 120 koplanar mit der oberen Oberfläche der Hartmaske 116 ist. Das Dielektrikumsmaterial 120 kann irgendein geeignetes Material umfassen (z. B. ein Oxid, wie beispielsweise Siliziumoxid).
  • 18 stellt eine Anordnung nach Abscheiden einer Hartmaske 126 auf der Anordnung von 17 dar. Die Hartmaske 126 kann irgendeine geeignete Materialzusammensetzung aufweisen; bei einigen Ausführungsbeispielen kann die Hartmaske 126 beispielsweise Titannitrid umfassen.
  • 19 stellt eine Anordnung nach Strukturieren der Hartmaske 126 der Anordnung von 18 dar, um die Hartmaske 126 in Bereichen, die den S/D-Regionen 130 entsprechen, selektiv zu entfernen, während die Hartmaske 126 ansonsten vor Ort gelassen wird. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zur Strukturierung der Hartmaske 126 verwendet werden. Die bestimmte Anordnung der S/D-Regionen 130 in einer IC-Struktur 100 (und somit das bestimmte Layout der strukturierten Hartmaske 126), die in verschiedenen der beiliegenden Figuren abgebildet ist, ist lediglich illustrativ, und es kann irgendeine gewünschte Anordnung verwendet werden; 36 bildet beispielsweise eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 130 ab.
  • 20 stellt eine Anordnung nach Aussparen des freiliegenden Dielektrikumsmaterials 120 der Anordnung von 19 (d. h. des nicht durch die Hartmaske 126 geschützten Dielektrikumsmaterials 120) dar. Irgendeine geeignete selektive Ätztechnik kann zum Aussparen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. In den Bereichen, die nicht durch die Hartmaske 126 geschützt sind, kann das Dielektrikumsmaterial 120 verbleiben.
  • 21 stellt eine Anordnung nach Entfernen der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 20 dar, die nicht durch die Hartmaske 126 bedeckt sind, um offene Volumina 224 zu bilden (z. B. unter Verwendung irgendwelcher geeigneter Ätztechniken). Diese offenen Volumina 224 können den Orten der S/D-Regionen 130 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt ist.
  • 22 stellt eine Anordnung nach Aussparen des freiliegenden Opfermaterials 104 der Anordnung von 21 dar, ohne gleichzeitig das freiliegende Kanalmaterial 106 auszusparen (wie in 22C gezeigt). Irgendeine geeignete selektive Ätztechnik kann verwendet werden. Da diese teilweise seitliche Aussparung des freiliegenden Opfermaterials 104 zu dem freiliegenden Kanalmaterial 106 selbstausgerichtet ist, kann die Aussparung des freiliegenden Opfermaterials 104 über die Breite des Kanalmaterials 106 gleichmäßig sein (d. h. links-rechts aus der Perspektive von 22A).
  • 23 stellt eine Anordnung nach konformem Abscheiden eines Dielektrikumsmaterials 124 über der Anordnung von 22 und dann Aussparen des Dielektrikumsmaterials 124 dar, sodass das Dielektrikumsmaterial 124 auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 224 verbleiben kann, wie in 23C gezeigt. Das Dielektrikumsmaterial 124 kann irgendein geeignetes Material umfassen (z. B. ein Low-k-Dielektrikumsmaterial) und kann so abgeschieden werden, dass es die durch Aussparen des freiliegenden Opfermaterials 104 gebildeten Aussparungen füllt (wie vorangehend Bezug nehmend auf 19 erörtert). Bei einigen Ausführungsbeispielen kann das konforme Abscheiden des Dielektrikumsmaterials 124 mehrere Runden des Abscheidens (z. B. drei Runden) eines oder mehrerer Dielektrikumsmaterialien umfassen. Irgendeine geeignete selektive Ätztechnik kann zum Aussparen des Dielektrikumsmaterials 124 verwendet werden, wie beispielsweise eine isotrope Ätzung. Die Menge der Aussparung kann derart sein, dass die ausgesparte Oberfläche des Dielektrikumsmaterials 124 bündig mit der Seitenoberfläche des Kanalmaterials 106 bündig ist (nicht gezeigt) oder leicht darüber hinausgeht, wie in 23C gezeigt. Eine übermäßige Aussparung des freiliegenden Dielektrikumsmaterials 124 über die Seitenoberfläche des Kanalmaterials 106 hinaus kann zu einer Verschlechterung der Bauelement-Performance (z. B. aufgrund einer erhöhten parasitären Kontakt-zu-Gate-Kopplungskapazität) und/oder einem Bauelementdefekt (z. B. aufgrund eines Kontakt-zu-Gate-Kurzschlusses) führen.
  • 24 stellt eine Anordnung nach Bilden der S/D-Regionen 130 in den offenen Volumina 224 der Anordnung von 23 dar. Die S/D-Regionen 130 können durch epitaktisches Wachstum gebildet werden, das von den freiliegenden Oberflächen der Basis 102 und des Kanalmaterials 106 ausgeht, und die laterale Erstreckung der S/D-Regionen 130 (z. B. in der Links-Rechts-Richtung von 24A) kann durch das Dielektrikumsmaterial 112 begrenzt sein, das an die offenen Volumina 224 grenzt. Bei einigen Ausführungsbeispielen können die S/D-Regionen 130 ein epitaktisches n-Typ-Material umfassen (z. B. stark in-situ phosphordotiertes Material zur Verwendung in einem NMOS-Transistor). Bei einigen Ausführungsbeispielen kann das epitaktische Wachstum der S/D-Regionen 130 eine anfängliche Nukleationsoperation umfassen, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei der der Rest der S/D-Regionen 130 auf der Keimschicht gebildet wird.
  • 25 stellt eine Anordnung nach Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 142 auf der Anordnung von 24 und dann Abscheiden eines Dielektrikumsmaterials 122 dar. Das Dielektrikumsmaterial 142 kann eine Kontakt-Ätzstoppschicht (CESL; contact etch stop layer) sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 122 ein Vormetall-Dielektrikum (PMD; pre-metal dielectric) sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 26 stellt eine Anordnung nach Entfernen der Hartmaske 126 von der Anordnung von 25, Abscheiden und Strukturieren einer Hartmaske 127 und dann Aussparen des freiliegenden Dielektrikumsmaterials 120 (d. h. des nicht durch die Hartmaske 127 geschützten Dielektrikumsmaterials 120) dar. Die Hartmaske 127 kann irgendeine geeignete Materialzusammensetzung aufweisen; bei einigen Ausführungsbeispielen kann die Hartmaske 127 beispielsweise Titannitrid umfassen. Die Hartmaske 127 kann so strukturiert sein, dass die Hartmaske 127 in Bereichen, die den S/D-Regionen 128 entsprechen, selektiv entfernt wird, während die Hartmaske 127 ansonsten vor Ort gelassen wird. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zur Strukturierung der Hartmaske 127 verwendet werden. Irgendeine geeignete selektive Ätztechnik kann zum Aussparen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. Wie vorangehend erwähnt wurde, ist die bestimmte Anordnung der S/D-Regionen 128 in einer IC-Struktur 100 (und somit das bestimmte Layout der strukturierten Hartmaske 127), die in verschiedenen der beiliegenden Figuren abgebildet ist, lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden; 36 bildet beispielsweise eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 128 ab.
  • 27 stellt eine Anordnung nach Entfernen der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 26, die nicht durch die Hartmaske 127 bedeckt sind, um offene Volumina 225 zu bilden (z. B. unter Verwendung irgendwelcher geeigneter Ätztechniken), Aussparen des freiliegenden Opfermaterials 104 ohne gleichzeitiges Aussparen des freiliegenden Kanalmaterials 106, konformem Abscheiden eines Dielektrikumsmaterials 124 und Aussparen des Dielektrikumsmaterials 124 dar. Diese offenen Volumina 225 können den Orten der S/D-Regionen 128 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt. Diese Operationen können irgendeine der vorangehend Bezug nehmend auf 21-23 erörterten Formen annehmen. Das Dielektrikumsmaterial 124 kann auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 225 verbleiben, wie in 27C gezeigt ist.
  • 28 stellt eine Anordnung nach Bilden der S/D-Regionen 128 in den offenen Volumina 225 der Anordnung von 27, Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 154 und Abscheiden eines Dielektrikumsmaterials 156 dar. Die S/D-Regionen 128 können durch epitaktisches Wachstum gebildet werden, das von den freiliegenden Oberflächen der Basis 102 und des Kanalmaterials 106 ausgeht, und die laterale Erstreckung der S/D-Regionen 128 (z. B. in der Links-Rechts-Richtung von 28A) kann durch das Dielektrikumsmaterial 112 begrenzt sein, das an die offenen Volumina 225 grenzt. Bei einigen Ausführungsbeispielen können die S/D-Regionen 130 ein epitaktisches p-Typ-Material umfassen (z. B. stark in-situ bordotiertes Material zur Verwendung in einem PMOS-Transistor). Bei einigen Ausführungsbeispielen kann das epitaktische Wachstum der S/D-Regionen 128 eine anfängliche Nukleationsoperation umfassen, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei der der Rest der S/D-Regionen 128 auf der Keimschicht gebildet wird. Bei einigen Implementierungen können die S/D-Regionen 128 unter Verwendung einer Siliziumlegierung gefertigt werden, wie beispielsweise Silizium-Germanium oder Siliziumcarbid. Bei einigen Ausführungsbeispielen kann die epitaktisch abgeschiedene Siliziumlegierung in situ mit Dotierstoffen, wie beispielsweise Bor, Arsen oder Phosphor, dotiert werden. Bei einigen Ausführungsbeispielen können die S/D-Regionen 128 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien gebildet werden, wie beispielsweise Germanium oder einem/r Gruppe-III-V-Material oder - Legierung. Das Dielektrikumsmaterial 154 kann eine CESL sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 156 ein PMD sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 29 stellt eine Anordnung nach Polieren der Hartmaske 127, des Dielektrikumsmaterials 122, des Dielektrikumsmaterials 142, des Dielektrikumsmaterials 154 und des Dielektrikumsmaterials 156 der Anordnung von 28 dar (z. B. unter Verwendung einer CMP-Technik), um die Hartmaske 116 über den Kanalregionen 202 freizulegen.
  • 30 stellt eine Anordnung nach Entfernen der Hartmaske 116, des Dielektrikums 114 (des „Dummy-Gates“) und des freiliegenden Dielektrikumsmaterials 112 aus der Anordnung von 33 zum Bilden offener Volumina 226 dar. Ein Abschnitt des Dielektrikumsmaterials 112 kann zwischen dem Dielektrikumsmaterial 118 des Gate-Schnitts 230 und dem Dielektrikumsmaterial 110 verbleiben, wie gezeigt ist. Irgendwelche geeigneten Ätztechniken können verwendet werden.
  • 31 stellt eine Anordnung nach „Freigabe“ des Kanalmaterials 106 der Anordnung von 30 durch Entfernen des Opfermaterials 104 dar. Irgendeine geeignete selektive Ätztechnik kann verwendet werden.
  • 32 stellt eine Anordnung nach Bilden eines konformen Gate-Dielektrikums 136 über der Anordnung von 31, Bilden eines Gate-Metalls 138 und dann Polieren des Gate-Metalls 138 und des Gate-Dielektrikums 136 der Anordnung von 31, um das Gate-Metall 138 und das Gate-Dielektrikum 136 über dem Dielektrikumsmaterial 122 und dem Dielektrikumsmaterial 156 zu entfernen, dar. Irgendeine geeignete Poliertechnik, wie beispielsweise eine CMP-Technik, kann verwendet werden. Das Gate-Dielektrikum 136 kann unter Verwendung irgendeiner geeigneten Technik (z. B. ALD) gebildet werden und kann irgendwelche der hierin Bezug nehmend auf das Gate-Dielektrikum 136 erörterten Materialien umfassen. Das Gate-Metall 138 kann irgendeine oder mehrere Materialschichten umfassen, wie beispielsweise irgendwelche der hierin Bezug nehmend auf das Gate-Metall 138 erörterten Materialien.
  • 33 stellt eine Anordnung nach Aussparen des Gate-Metalls 138 und des Gate-Dielektrikums 136 (z. B. unter Verwendung einer oder mehrerer Ätztechniken) zur Bildung von Aussparungen in der Anordnung von 32 und dann Bilden von Gate-Kontakten 140 in den Aussparungen dar. Die Gate-Kontakte 140 können irgendein oder mehrere Materialien umfassen (z. B. einen Adhäsions-Liner, einen Barriere-Liner, ein oder mehrere Füllmetalle usw.).
  • 34 stellt eine Anordnung nach Strukturieren des Dielektrikumsmaterials 122, des Dielektrikumsmaterials 142, des Dielektrikumsmaterials 154 und des Dielektrikumsmaterials 156 der Anordnung von 33 zum Bilden von Aussparungen und dann Bilden von S/D-Kontakten 164 in den Aussparungen dar. Die S/D-Kontakte 164 können irgendein oder mehrere Materialien umfassen (z. B. einen Adhäsions-Liner, einen Barriere-Liner, ein oder mehrere Füllmetalle usw.). Die Anordnung von 34 kann die Form der IC-Struktur 100 von 1. annehmen.
  • Wie vorangehend erwähnt wurde, kann bei einigen Ausführungsbeispielen das Kanalmaterial 106 irgendeine gewünschte Anordnung aufweisen. Beispielsweise stellt 35 eine IC-Struktur 100, in der das Kanalmaterial 106 als eine Finne und anstatt als ein oder mehrere Nanodrähte angeordnet ist, dar; bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 eine Finne und Nanodrähte oder andere Anordnungen umfassen. Eine IC-Struktur 100 wie die von 35 kann unter Verwendung der hierin offenbarten Herstellungsprozesse hergestellt werden, je nach Eignung (z. B. unter Auslassung der „Freigabe“-Operationen usw.).
  • Wie vorangehend erwähnt wurde, ist die bestimmte Anordnung der S/D-Regionen 128/130 in einer IC-Struktur 100, die in verschiedenen der beiliegenden Figuren abgebildet ist, lediglich illustrativ, und irgendeine gewünschte Anordnung kann verwendet werden. 36 bildet zum Beispiel eine IC-Struktur 100 mit einer unterschiedlichen Anordnung von S/D-Regionen 128/130 ab. Genauer gesagt kann die IC-Struktur 100 von 36 durch Strukturieren der Hartmasken 126/127 gefertigt werden, sodass die Begrenzung zwischen S/D-Regionen 128 und S/D-Regionen 130 zwischen und parallel zu benachbarten Kanalregionen 202 ist. Irgendeine andere gewünschte Anordnung von S/D-Regionen 128/130 kann gemäß der vorliegenden Offenbarung implementiert werden.
  • Bei einigen Ausführungsbeispielen können die wiederholten Abscheidungs- und Ätzoperationen um das Dielektrikumsmaterial 118 herum derart ausgeführt werden, dass sich eine „Abdeckung“ des Dielektrikumsmaterials 118 über das Isoliermaterial 120 erstreckt. 37 ist eine seitliche Querschnittsansicht einer solchen IC-Struktur 100, die die Perspektive der „A“-Teilfiguren hierin gemeinschaftlich verwendet. Das resultierende Dielektrikumsmaterial 118 kann die gleiche eines umgedrehten „U“ aufweisen und kann in dem U-förmigen Dielektrikumsmaterial 112 verschachtelt sein. Irgendeine der hierin offenbarten Ausführungsbeispiele kann ein Dielektrikumsmaterial 118 umfassen, das die Struktur von 37 aufweist.
  • Die hierin offenbarten IC-Strukturen 100 können in irgendeiner geeigneten elektronischen Komponente umfasst sein. 38-42 stellen verschiedene Beispiele von Vorrichtungen dar, die irgendeine der hierin offenbarten IC-Strukturen 100 umfassen können.
  • 38 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen können. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 umfassen, die IC-Strukturen aufweisen (z. B. die hierin offenbarten IC-Strukturen 100), die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC umfasst. Nachdem die Fertigung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann eine oder mehrere IC-Strukturen 100 (z. B. wie nachfolgend Bezug nehmend auf 39 erörtert) und/oder einen oder mehrere Transistoren (z. B. einige der nachfolgend Bezug nehmend auf 39 erörterten Transistoren) und/oder unterstützende Schaltungsanordnung zum Routen elektrischer Signale zu den Transistoren sowie irgendwelche anderen IC-Komponenten umfassen. Bei einigen Ausführungsbeispielen kann der Wafer 1500 oder der Die 1502 ein Speicherbauelement (z. B. ein Direktzugriffsspeicher- (RAM; Random Access Memory) Bauelement, wie beispielsweise ein statisches RAM- (SRAM; static RAM) Bauelement, ein magnetisches RAM- (MRAM; magnetic RAM) Bauelement, ein resistives RAM- (RRAM; resistive RAM) Bauelement, ein Leitfähige-Überbrückung-RAM- (CBRAM; conductive-bridging RAM) Bauelement etc.), ein logisches Bauelement (z. B. ein AND-, OR-, NAND- oder NOR-Gate) oder irgendein anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 1502 kombiniert sein. Zum Beispiel kann ein Speicher-Array, das durch mehrere Speicherbauelemente gebildet ist, auf einem gleichen Die 1502 wie ein Verarbeitungsbauelement (z. B. das Verarbeitungsbauelement 1802 von 42) oder andere Logik gebildet sein, die ausgebildet ist zum Speichern von Informationen in den Speicherbauelementen oder Ausführen von Anweisungen, die in dem Speicher-Array gespeichert sind.
  • 39 ist eine seitliche Querschnittsansicht einer IC- Komponente 1600, die eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Ein oder mehrere der IC-Komponenten 1600 können in einem oder mehreren Dies 1502 (38) umfasst sein. Die IC-Komponente 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 von 38) gebildet sein und kann in einem Die (z. B. dem Die 1502 von 38) umfasst sein. Das Substrat 1602 kann die Form von irgendeinem der hierin offenbarten Ausführungsbeispiele der Basis 102 annehmen.
  • Die IC-Komponente 1600 kann eine oder mehrere Bauelementschichten 1604 umfassen, die auf dem Substrat 1602 angeordnet sind. Die Bauelementschicht 1604 kann Merkmale von einer oder mehreren IC-Strukturen 100, anderen Transistoren, Dioden oder anderen auf dem Substrat 1602 gebildeten Bauelementen umfassen. Die Bauelementschicht 1604 kann zum Beispiel Source- und/oder Drain- (S/D) Regionen, Gates zur Steuerung des Stromflusses zwischen den S/D-Regionen, S/D-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen und Gate-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen (z. B. gemäß irgendeinem der vorangehend Bezug nehmend auf die IC-Strukturen 100 erörterten Ausführungsbeispiele) umfassen. Die Transistoren, die in einer Bauelementschicht 1604 umfasst sein können, sind nicht auf irgendeine(n) bestimmte(n) Typ oder Konfiguration beschränkt und können einen oder mehrere von z. B. planaren Transistoren, nicht-planaren Transistoren oder eine Kombination von beiden umfassen. Planare Transistoren können bipolare Übergangstransistoren (BJT; bipolar junction transistors), bipolare Heteroübergangstransistoren (HBT; heterojunction bipolar transistors) oder Hohe-Elektronenmobilitäts-Transistoren (HEMT; high-electronmobility transistors) umfassen. Nicht-planare Transistoren können FinFET-Transistoren umfassen, wie beispielsweise Doppel-Gate-Transistoren oder Tri-Gate-Transistoren und Umhüllungs-(Wrap-Around-) oder Rundum- (All-Round-) Gate-Transistoren, wie beispielsweise Nanoband- und Nanodraht-Transistoren (z. B. wie vorangehend Bezug nehmend auf die IC-Strukturen 100 erörtert).
  • Elektrische Signale, wie beispielsweise Leistungs- und/oder Eingangs/Ausgang- (I/O-; input/output) Signale, können zu und/oder von den Bauelementen (z. B. den IC-Strukturen 100) der Bauelementschicht 1604 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementschicht 1604 angeordnet sind, geroutet werden (wie in 39 als Verbindungsschichten 1606-1610 dargestellt ist). Zum Beispiel können elektrisch leitfähige Merkmale der Bauelementschicht 1604 (z. B. die Gate-Kontakte und die S/D-Kontakte) mit den Verbindungsstrukturen 1628 der Verbindungsschichten 1606-1610 elektrisch gekoppelt sein. Die eine oder die mehreren Verbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch bezeichnet als „ILD-Stapel“) 1619 der IC-Komponente 1600 bilden. Obwohl 39 einen ILD-Stapel 1619 auf nur einer Fläche der Bauelementschicht 1604 abbildet, kann bei anderen Ausführungsbeispielen eine IC-Komponente 1600 zwei ILD-Stapel 1619 umfassen, sodass die Bauelementschicht 1604 zwischen den zwei ILD-Stapeln 1619 ist.
  • Die Verbindungstrukturen 1628 können innerhalb der Verbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen (genauer gesagt ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungstrukturen 1628 beschränkt, die in 39 abgebildet ist). Obwohl eine bestimmte Anzahl von Verbindungsschichten 1606-1610 in 39 abgebildet ist, umfassen Ausführungsbeispiele der vorliegenden Offenbarung IC-Komponenten, die mehr oder weniger Verbindungsschichten als abgebildet aufweisen.
  • Bei einigen Ausführungsbeispielen können die Verbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die und aus der Seite aus der Perspektive von 39 routen. Die Vias 1628b können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Bei einigen Ausführungsbeispielen können die Vias 1628b die Leitungen 1628a von unterschiedlichen Verbindungsschichten 1606-1610 miteinander elektrisch koppeln.
  • Die Verbindungsschichten 1606-1610 können ein Dielektrikumsmaterial 1626 umfassen, das zwischen den Verbindungsstrukturen 1628 angeordnet ist, wie in 39 gezeigt ist. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 1626, das zwischen den Verbindungsstrukturen 1628 in unterschiedlichen der Verbindungsschichten 1606-1610 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsbeispielen kann die Zusammensetzung des Dielektrikumsmaterials 1626 zwischen unterschiedlichen Verbindungsschichten 1606-1610 die gleiche sein.
  • Eine erste Verbindungsschicht 1606 kann über der Bauelementschicht 1604 gebildet sein. Bei einigen Ausführungsbeispielen kann die erste Verbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b umfassen, wie gezeigt ist. Die Leitungen 1628a der ersten Verbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten oder Gate-Kontakten) der Bauelementschicht 1604 gekoppelt sein.
  • Eine zweite Verbindungsschicht 1608 kann über der ersten Verbindungsschicht 1606 gebildet sein. Bei einigen Ausführungsbeispielen kann die zweite Verbindungsschicht 1608 Vias 1628b umfassen, um die Leitungen 1628a der zweiten Verbindungsschicht 1608 mit den Leitungen 1628a der ersten Verbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b strukturell mit einer Leitung innerhalb jeder Verbindungsschicht (z. B. innerhalb der zweiten Verbindungsschicht 1608) der Klarheit halber abgegrenzt sind, können bei einigen Ausführungsbeispielen die Leitungen 1628a und die Vias 1628b strukturell und/oder materiell angrenzend sein (z. B. während eines Dual-Damascene-Prozesses gleichzeitig gefüllt werden).
  • Eine dritte Verbindungsschicht 1610 (und zusätzliche Verbindungsschichten, wie erwünscht) kann in Folge auf der zweiten Verbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 1608 oder der ersten Verbindungsschicht 1606 beschrieben sind. Bei einigen Ausführungsbeispielen können die Verbindungsschichten, die in dem Metallisierungsstapel 1619 in der IC-Komponente 1600 „höher oben“ (d. h. weiter entfernt von der Bauelementschicht 1604) sind, dicker sein.
  • Die IC-Komponente 1600 kann ein Lötresistmaterial 1634 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 umfassen, die auf den Verbindungsschichten 1606-1610 gebildet sind. In 39 sind die leitfähigen Kontakte 1636 als die Form von Bondanschlussflächen annehmend dargestellt. Die leitfähigen Kontakte 1636 können mit den Verbindungsstrukturen 1628 elektrisch gekoppelt sein und ausgebildet sein, um die elektrischen Signale der Bauelementschicht1604 zu anderen externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 1636 gebildet sein, um einen Chip, umfassend die IC-Komponente 1600, mechanisch und/oder elektrisch mit einer anderen Komponente (z. B. einer Schaltungsplatine) zu koppeln. Die IC-Komponente 1600 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 1606-1610 zu routen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Säulen) umfassen, die die elektrischen Signale zu externen Komponenten routen. Bei Ausführungsbeispielen, bei denen die IC-Komponente 1600 einen ILD-Stapel 1619 auf jeder gegenüberliegenden Fläche der Bauelementschicht 1604 umfasst, kann die IC-Komponente 1600 leitfähige Kontakte 1636 auf jedem der ILD-Stapel 1619 umfassen (was es erlaubt, dass Verbindungen zu der IC-Komponente 1600 auf zwei gegenüberliegenden Flächen der IC-Komponente 1600 hergestellt werden).
  • 40 ist eine seitliche Querschnittsansicht eines beispielhaften IC-Packages 1650, das eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Bei einigen Ausführungsbeispielen kann das IC-Package 1650 ein System-in-Package (SiP; system-in-package) sein.
  • Das Package-Substrat 1652 kann aus einem Dielektrikumsmaterial (z. B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm, der Füllstoffpartikeln darin aufweist, Glas, einem organischen Material, einem anorganischen Material, Kombinationen aus organischen und anorganischen Materialien, eingebetteten Abschnitten, die aus unterschiedlichen Materialien gebildet sind etc.) gebildet sein, und kann leitfähige Pfade aufweisen, die sich durch das Dielektrikumsmaterial zwischen der Fläche 1672 und der Fläche 1674 oder zwischen unterschiedlichen Orten auf der Fläche 1672 und/oder zwischen unterschiedlichen Orten auf der Fläche 1674 erstrecken. Diese leitfähigen Pfade können die Form irgendwelcher der vorangehend Bezug nehmend auf 39 erörterten Verbindungsstrukturen 1628 annehmen.
  • Das Package-Substrat 1652 kann leitfähige Kontakte 1663 umfassen, die mit leitfähigen Pfaden (nicht gezeigt) durch das Package-Substrat 1652 gekoppelt sind, was es der Schaltungsanordnung innerhalb der Dies 1656 und/oder des Interposers 1657 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1664 zu koppeln.
  • Das IC-Package 1650 kann einen Interposer 1657 umfassen, der mit dem Package-Substrat 1652 über leitfähige Kontakte 1661 des Interposers 1657, Erste-Ebene-Verbindungen 1665 und die leitfähigen Kontakte 1663 des Package-Substrats 1652 gekoppelt ist. Die Erste-Ebene-Verbindungen 1665, die in 40 dargestellt sind, sind Löthöcker, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1665 können verwendet werden. Bei einigen Ausführungsbeispielen ist möglicherweise kein Interposer 1657 in dem IC-Package 1650 umfasst; stattdessen können die Dies 1656 direkt mit den leitfähigen Kontakten 1663 an der Fläche 1672 durch Erste-Ebene-Verbindungen 1665 gekoppelt sein. Generell können ein oder mehrere Dies 1656 über irgendeine geeignete Struktur (z. B. eine Siliziumbrücke, eine organische Brücke, einen oder mehrere Wellenleiter, einen oder mehrere Interposer, Drahtbonds etc.) mit dem Package-Substrat 1652 gekoppelt sein.
  • Das IC-Package 1650 kann einen oder mehrere Dies 1656 umfassen, die mit dem Interposer 1657 über leitfähige Kontakte 1654 der Dies 1656, Erste-Ebene-Verbindungen 1658 und leitfähige Kontakte 1660 des Interposers 1657 gekoppelt sind. Die leitfähigen Kontakte 1660 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 1657 gekoppelt sein, was es der Schaltungsanordnung innerhalb der Dies 1656 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1661 (oder mit anderen Bauelementen, die in dem Interposer 1657 umfasst sind, nicht gezeigt) zu koppeln. Die Erste-Ebene-Verbindungen 1658, die in 40 dargestellt sind, sind Löthöcker, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1658 können verwendet werden. Nach hiesigem Gebrauch kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z. B. Metall) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente ausgespart sein, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z. B. eine leitfähige Anschlussfläche oder Buchse) annehmen.
  • Bei einigen Ausführungsbeispielen kann ein Unterfüll-Material 1666 zwischen dem Package-Substrat 1652 und dem Interposer 1657 um die Erste-Ebene-Verbindungen 1665 herum angeordnet sein, und eine Formmasse 1668 kann um die Dies 1656 und den Interposer 1657 herum und in Kontakt mit dem Package-Substrat 1652 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Unterfüll-Material 1666 das gleiche sein wie die Formmasse 1668. Beispielhafte Materialien, die für das Unterfüll-Material 1666 und die Formmasse 1668 verwendet werden können, sind Epoxid-Formmaterialien, soweit geeignet. Zweite-Ebene-Verbindungen 1670 können mit den leitfähigen Kontakten 1664 gekoppelt sein. Die Zweite-Ebene-Verbindungen 1670, die in 40 dargestellt sind, sind Lötkugeln (z. B. für eine Kugelgitterarray-Anordnung), aber es können irgendwelche geeigneten Zweite-Ebene-Verbindungen 16770 verwendet werden (z. B. Pins in einer Pin-Gitterarray-Anordnung oder Anschlussbereiche in einer Anschlussbereich-Gitterarray-Anordnung). Die Zweite-Ebene-Verbindungen 1670 können verwendet werden, um das IC-Package 1650 mit einer anderen Komponente, wie beispielsweise einer Schaltungsplatine (z. B. einer Hauptplatine), einem Interposer oder einem anderen IC-Package, zu koppeln, wie im Stand der Technik bekannt ist und wie nachfolgend Bezug nehmend auf 41 erörtert ist.
  • Die Dies 1656 können die Form irgendeines der hierin erörterten Ausführungsbeispiele des Dies 1502 annehmen (z. B. können irgendeines der Ausführungsbeispiele der IC-Komponente 1600 umfassen). Bei Ausführungsbeispielen, bei denen das IC-Package 1650 mehrere Dies 1656 umfasst, kann das IC-Package 1650 als ein Mehrfach-Chip-Package (MCP; multi-chip package) bezeichnet werden. Die Dies 1656 können eine Schaltungsanordnung umfassen, um irgendeine gewünschte Funktionalität auszuführen. Beispielsweise können einer oder mehrere der Dies 1656 Logik-Dies (z. B. siliziumbasierte Dies) sein, und einer oder mehrere der Dies 1656 können Speicher-Dies (z. B. Hohe-Bandbreite-Speicher) sein. Bei einigen Ausführungsbeispielen kann der Die 1656 eine oder mehrere IC-Strukturen 100 (z. B. wie nachfolgend Bezug nehmend auf 38 und 39 erörtert) umfassen.
  • Obwohl das IC-Package 1650, das in 40 dargestellt ist, ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Beispielsweise kann das IC-Package 1650 ein Kugelgitterarray (BGA; ball grid array) -Package sein, wie beispielsweise ein eingebettetes Waferebene-Kugelgitterarray (eWLB; embedded wafer-level ball grid array) -Package. Bei einem anderen Beispiel kann das IC-Package 1650 ein Waferebene-Chip-Größenordnungs-Package (WLCSP; wafer-level chip scale package) oder ein Panel-Fan-Out (FO) -Package sein. Obwohl zwei Dies 1656 in dem IC-Package 1650 von 40 dargestellt sind, kann ein IC-Package 1650 irgendeine erwünschte Anzahl von Dies 1656 umfassen. Ein IC-Package 1650 kann zusätzliche passive Komponenten umfassen, wie beispielsweise oberflächenbefestigte Widerstände, Kondensatoren und Induktivitäten, die auf der ersten Fläche 1672 oder der zweiten Fläche 1674 des Package-Substrats 1652 oder auf beiden Flächen des Interposers 1657 angeordnet sind. Allgemeiner kann ein IC-Package 1650 irgendwelche anderen aktiven oder passiven Komponenten, die im Stand der Technik bekannt sind, umfassen.
  • 41 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung 1700, die ein oder mehrere IC-Packages oder andere elektronische Komponenten (z. B. einen Die), umfassend eine oder mehrere IC-Strukturen 100, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Die IC-Komponenten-Anordnung 1700 umfasst eine Anzahl von Komponenten, die auf einer Schaltungsplatine 1702 (die z B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Komponenten-Anordnung 1700 umfasst Komponenten, die auf einer ersten Fläche 1740 der Schaltungsplatine 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Schaltungsplatine 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Irgendwelche der nachfolgend unter Bezugnahme auf die IC-Komponenten-Anordnung 1700 erörterten IC-Packages können die Form irgendwelcher der Ausführungsbeispiele des vorangehend Bezug nehmend auf 40 erörterten IC-Packages 1650 annehmen (können z. B. eine oder mehrere IC-Strukturen 100 in einem Die umfassen).
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 1702 eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine oder mehrere der Metallschichten können in einer erwünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 1702 gekoppelt sind. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 1702 ein Nicht-PCB-Substrat sein.
  • Die IC-Komponenten-Anordnung 1700, die in 41 dargestellt ist, umfasst eine Package-auf-Interposer-Struktur 1736, die mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1716 gekoppelt ist. Die Kopplungskomponenten 1716 können die Package-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Schaltungsplatine 1702 koppeln und können Lötkugeln (wie in 41 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 1736 kann ein IC-Package 1720 umfassen, das mit einem Package-Interposer 1704 durch Kopplungskomponenten 1718 gekoppelt ist. Die Kopplungskomponenten 1718 können irgendeine geeignete Form für die Anwendung annehmen, wie z. B. die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden. Obwohl ein einzelnes IC-Package 1720 in 41 gezeigt ist, können mehrere IC-Packages mit dem Package-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Package-Interposer 1704 gekoppelt sein. Der Package-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1702 und das IC-Package 1720 zu überbrücken. Das IC-Package 1720 kann zum Beispiel ein Die (der Die 1502 von 38), eine IC-Komponente (z. B. die IC-Komponente 1600 von 39) oder irgendeine andere geeignete Komponente sein, oder eine selbe umfassen. Im Allgemeinen kann der Package-Interposer 1704 eine Verbindung zu einem breiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten. Zum Beispiel kann der Package-Interposer 1704 das IC-Package 1720 (z. B. einen Die) mit einem Satz leitfähiger BGA-Kontakte der Kopplungskomponenten 1716 zum Koppeln mit der Schaltungsplatine 1702 koppeln. Bei den in 41 dargestellten Ausführungsbeispiel sind das IC-Package 1720 und die Schaltungsplatine 1702 an gegenüberliegenden Seiten des Package-Interposers 1704 angebracht; bei anderen Ausführungsbeispielen können das IC-Package 1720 und die Schaltungsplatine 1702 an einer selben Seite des Package-Interposers 1704 angebracht sein. Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mithilfe des Package-Interposers 1704 verbunden sein.
  • Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 als PCB gebildet sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid, gebildet sein. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe III-V und Gruppe IV Materialien. Der Package-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 umfassen, umfassend, aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 1706. Der Package-Interposer 1704 kann ferner eingebettete Bauelemente 1714 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen möglicherweise, sind aber nicht beschränkt auf Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladungs (ESD; electrostatic discharge) - Bauelemente und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Package-Interposer 1704 gebildet sein. Die Package-auf-Interposer-Struktur 1736 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind.
  • Die IC-Komponenten-Anordnung 1700 kann ein IC-Package 1724 umfassen, das mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1722 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden, und das IC-Package 1724 kann die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 1720 erörtert wurden.
  • Die IC-Komponenten-Anordnung 1700, die in 41 dargestellt ist, umfasst eine Package-auf-Package-Struktur 1734, die mit der zweiten Fläche 1742 der Schaltungsplatine 1702 durch Kopplungskomponenten 1728 gekoppelt ist. Die Package-auf-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 umfassen, die miteinander durch Kopplungskomponenten 1730 derart gekoppelt sind, dass das IC-Package 1726 zwischen der Schaltungsplatine 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form von irgendwelchen der Ausführungsbeispiele der Kopplungskomponenten 1716 annehmen, die vorangehend erörtert wurden, und die IC-Packages 1726 und 1732 können die Form von irgendwelchen der Ausführungsbeispiele des vorangehend erörterten IC-Packages 1720 annehmen. Die Package-auf-Package-Struktur 1734 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • 42 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere IC-Strukturen 100 gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele umfassen kann. Beispielsweise können irgendwelche geeigneten der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Komponenten-Anordnungen 1700, IC-Packages 1650, IC-Komponenten 1600 oder Dies 1502 umfassen. Eine Anzahl von Komponenten ist in 42 als in der elektrischen Vorrichtung 1800 umfasst dargestellt, es können jedoch eine oder mehrere dieser Komponenten weggelassen oder dupliziert werden, wie es für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 umfasst sind, an eine oder mehrere Hauptplatinen angebracht sein. Bei einigen Ausführungsbeispielen sind einige oder alle dieser Komponenten auf einen einzelnen System-auf-einem-Chip (SoC; system-on-a-chip) -Die gefertigt.
  • Zusätzlich weist die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsbeispielen möglicherweise nicht eine oder mehrere der Komponenten auf, die in 42 dargestellt sind, aber die elektrische Vorrichtung 1800 weist möglicherweise eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten auf. Zum Beispiel umfasst die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern umfasst möglicherweise eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z. B. einen Verbinder und Treiber-Schaltungsanordnung), mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst die elektrische Vorrichtung 1800 möglicherweise keine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808, sondern kann eine Audio-Eingabe- oder -Ausgabevorrichtungs-Schnittstellenschaltungsanordnung (z. B. Verbinder und unterstützende Schaltungsanordnung) umfassen, mit der eine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann ein Verarbeitungsbauelement 1802 (z. B. ein oder mehrere Verarbeitungsbauelemente) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Verarbeitungsbauelement“ oder „Prozessor“ auf irgendein Bauelement oder irgendeinen Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Das Verarbeitungsbauelement 1802 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASIC; Application Specific Integrated Circuit), zentrale Verarbeitungseinheiten (CPUs; central processing units), Graphikverarbeitungseinheiten (GPUs; graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder irgendwelche anderen geeigneten Verarbeitungsbauelemente umfassen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM; Direct Random Access Memory), nichtflüchtigen Speicher (z. B. Nurlesespeicher (ROM; Read-Only Memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen kann der Speicher 1804 einen Speicher umfassen, der einen Die gemeinschaftlich mit dem Verarbeitungsbauelement 1802 verwendet. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; spin transfer torque magnetic random access memory) umfassen.
  • Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 1812 ausgebildet sein, um drahtlose Kommunikation für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 zu managen. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
  • Der Kommunikationschip 1812 kann irgendeine Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend, aber nicht beschränkt auf Standards des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi (IEEE 802.11 -Familie), IEEE 802.16 Standards (z. B. IEEE 802.16-2005 Amendment), Long-Term Evolution (LTE) -Projekt zusammen mit irgendwelchen Ergänzungen, Aktualisierungen und/oder Revisionen (z. B., Advanced LTE Project, Ultra Mobile Broadband (UMB) -Projekt (auch als „3GPP2“ bezeichnet), etc.). Mit IE-EE 802.16 kompatible drahtlose Breitbandzugriffs- (BWA-; Broadband Wireless Access) Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16 Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE -Netzwerk arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), und Ableitungen davon, sowie irgendwelchen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 zum Ermöglichen drahtloser Kommunikation und/oder zum Empfangen anderer drahtloser Kommunikation (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
  • Bei einigen Ausführungsbeispielen kann der Kommunikationschip 1812 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z. B. das Ethernet). Wie vorangehend erwähnt wurde, kann der Kommunikationschip 1812 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO, oder andere. Bei einigen Ausführungsbeispielen kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Die elektrische Vorrichtung 1800 kann eine Batterie/Leistungsschaltungsanordnung 1814 umfassen. Die Batterie/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten der elektrischen Vorrichtung 1800 umfassen, zu einer Energiequelle, getrennt von der elektrischen Vorrichtung 1800 (z. B. Wechselstrom-Leitungs-Leistung).
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 1806 kann zum Beispiel irgendwelche visuellen Indikatoren umfassen, wie beispielsweise ein Head-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display) eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Ausgabevorrichtung 1808 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Ausgabevorrichtung 1808 kann irgendeine Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Eingabevorrichtung 1824 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 1824 kann irgendeine Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z. B. Instrumente mit einem MIDI- (musical instrument digital interface) Ausgang).
  • Die elektrische Vorrichtung 1800 kann ein GPS-Bauelement 1818 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Das GPS-Bauelement 1818 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort der elektrischen Vorrichtung 1800 empfangen, wie es im Stand der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabevorrichtung 1810 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabevorrichtung 1810 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Bauelemente oder ein zusätzliches Speicherungsbauelement umfassen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingabevorrichtung 1820 können einen Beschleunigungssensor, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), irgendeinen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Die elektrische Vorrichtung 1800 kann irgendeinen gewünschten Formfaktor aufweisen, wie beispielsweise eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musikspieler, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistent (PDA; personal digital assistant), einen ultramobilen Personal-Computer, etc.), eine elektrische Desktop-Vorrichtung, eine Server-Vorrichtung oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare elektrische Vorrichtung. Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die nachfolgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsbeispiele bereit.
  • Beispiel 1 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate-Metall, das eine Längsachse aufweist; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; ein erstes Dielektrikumsmaterial durchgehend um das erste Gate-Metall; und ein zweites Dielektrikumsmaterial durchgehend um das zweite Gate-Metall, wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall vorhanden sind.
  • Beispiel 2 umfasst den Gegenstand gemäß Beispiel 1 und spezifiziert ferner, dass das erste Dielektrikumsmaterial das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall kontaktiert.
  • Beispiel 3 umfasst den Gegenstand gemäß einem der Beispiele 1-2 und spezifiziert ferner, dass das erste Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 4 umfasst den Gegenstand gemäß einem der Beispiele 1-3 und spezifiziert ferner, dass das zweite Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 5 umfasst den Gegenstand gemäß einem der Beispiele 1-4 und spezifiziert ferner, dass das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial eine gleiche Materialzusammensetzung aufweisen.
  • Beispiel 6 umfasst den Gegenstand gemäß einem der Beispiele 1-5 und umfasst ferner: ein erstes Gate-Dielektrikum durchgehend um das erste Gate-Metall, wobei das erste Gate-Dielektrikum zwischen dem ersten Dielektrikumsmaterial und dem ersten Gate-Metall ist, und ein zweites Gate-Dielektrikum durchgehend um das zweite Gate-Metall, wobei das zweite Gate-Dielektrikum zwischen dem zweiten Dielektrikumsmaterial und dem zweiten Gate-Metall ist.
  • Beispiel 7 umfasst den Gegenstand gemäß Beispiel 6 und spezifiziert ferner, dass das erste Gate-Dielektrikum und das erste Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen und das zweite Gate-Dielektrikum und das zweite Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen.
  • Beispiel 8 umfasst den Gegenstand gemäß einem der Beispiele 1-7 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall geringer als 20 Nanometer ist.
  • Beispiel 9 umfasst den Gegenstand gemäß einem der Beispiele 1-8 und spezifiziert ferner, dass eine Distanz zwischen dem zweiten Gate-Metall und dem zweiten Gate-Metall zwischen 5 Nanometern und 12 Nanometern ist.
  • Beispiel 10 umfasst den Gegenstand gemäß einem der Beispiele 1-9 und spezifiziert ferner, dass die IC-Struktur ferner umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 11 umfasst den Gegenstand gemäß Beispiel 10 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 12 umfasst den Gegenstand gemäß einem der Beispiele 1-11 und spezifiziert ferner, dass das erste Gate-Metall Teil eines Gates in einer Speicherzelle ist.
  • Beispiel 13 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: einen ersten Gate-Kontakt, der eine Längsachse aufweist; einen zweiten Gate-Kontakt, wobei die Längsachse des ersten Gate-Kontakts mit einer Längsachse des zweiten Gate-Kontakts ausgerichtet ist; ein erstes Dielektrikumsmaterial um Seitenflächen und ein Ende des ersten Gate-Kontakts; und ein zweites Dielektrikumsmaterial um Seitenflächen und ein Ende des zweiten Gate-Kontakts, wobei das Ende des ersten Gate-Kontakts dem Ende des zweiten Gate-Kontakts zugewandt ist und wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem Ende des ersten Gate-Kontakts und dem Ende des zweiten Gate-Kontakts vorhanden sind.
  • Beispiel 14 umfasst den Gegenstand gemäß Beispiel 13 und spezifiziert ferner, dass das erste Dielektrikumsmaterial das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt kontaktiert.
  • Beispiel 15 umfasst den Gegenstand gemäß einem der Beispiele 13-14 und spezifiziert ferner, dass das erste Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 16 umfasst den Gegenstand gemäß einem der Beispiele 13-15 und spezifiziert ferner, dass das zweite Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 17 umfasst den Gegenstand gemäß einem der Beispiele 13-16 und spezifiziert ferner, dass das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial eine gleiche Materialzusammensetzung aufweisen.
  • Beispiel 18 umfasst den Gegenstand gemäß einem der Beispiele 13-17 und umfasst ferner: ein erstes Gate-Dielektrikum durchgehend um ein erstes Gate-Metall, wobei das erste Gate-Dielektrikum zwischen dem ersten Dielektrikumsmaterial und dem ersten Gate-Metall ist, und ein zweites Gate-Dielektrikum durchgehend um ein zweites Gate-Metall, wobei das zweite Gate-Dielektrikum zwischen dem zweiten Dielektrikumsmaterial und dem zweiten Gate-Metall ist.
  • Beispiel 19 umfasst den Gegenstand gemäß Beispiel 18 und spezifiziert ferner, dass das erste Gate-Dielektrikum und das erste Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen und das zweite Gate-Dielektrikum und das zweite Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen.
  • Beispiel 20 umfasst den Gegenstand gemäß einem der Beispiele 13-19 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt geringer als 20 Nanometer ist.
  • Beispiel 21 umfasst den Gegenstand gemäß einem der Beispiele 13-20 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt zwischen 5 Nanometern und 12 Nanometern ist.
  • Beispiel 22 umfasst den Gegenstand gemäß einem der Beispiele 13-21 und spezifiziert ferner, dass die IC-Struktur ferner umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 23 umfasst den Gegenstand gemäß Beispiel 22 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 24 umfasst den Gegenstand gemäß einem der Beispiele 13-23 und spezifiziert ferner, dass der erste Gate-Kontakt ein Gate in einer Speicherzelle kontaktiert.
  • Beispiel 25 ist eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate, das eine Längsachse aufweist; ein zweites Gate, wobei die Längsachse des ersten Gates mit einer Längsachse des zweiten Gates ausgerichtet ist; ein erstes Dielektrikumsmaterial um Seitenflächen und ein Ende des ersten Gates; und ein zweites Dielektrikumsmaterial um Seitenflächen und ein Ende des zweiten Gates, wobei das Ende des ersten Gates dem Ende des zweiten Gates zugewandt ist und wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem Ende des ersten Gates und dem Ende des zweiten Gates vorhanden sind.
  • Beispiel 26 umfasst den Gegenstand gemäß Beispiel 25 und spezifiziert ferner, dass das erste Dielektrikumsmaterial das zweite Dielektrikumsmaterial zwischen dem ersten Gate und dem zweiten Gate kontaktiert.
  • Beispiel 27 umfasst den Gegenstand gemäß einem der Beispiele 25-26 und spezifiziert ferner, dass das erste Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 28 umfasst den Gegenstand gemäß einem der Beispiele 25-27 und spezifiziert ferner, dass das zweite Dielektrikumsmaterial Silizium, Sauerstoff, Kohlenstoff und Stickstoff umfasst.
  • Beispiel 29 umfasst den Gegenstand gemäß einem der Beispiele 25-28 und spezifiziert ferner, dass das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial eine gleiche Materialzusammensetzung aufweisen.
  • Beispiel 30 umfasst den Gegenstand gemäß einem der Beispiele 25-29 und spezifiziert ferner, dass: das erste Gate ein erstes Gate-Dielektrikum durchgehend um ein erstes Gate-Metall umfasst, wobei das erste Gate-Dielektrikum zwischen dem ersten Dielektrikumsmaterial und dem ersten Gate-Metall ist; und das zweite Gate ein zweites Gate-Dielektrikum durchgehend um ein zweites Gate-Metall umfasst, wobei das zweite Gate-Dielektrikum zwischen dem zweiten Dielektrikumsmaterial und dem zweiten Gate-Metall ist.
  • Beispiel 31 umfasst den Gegenstand gemäß Beispiel 30 und spezifiziert ferner, dass das erste Gate-Dielektrikum und das erste Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen und das zweite Gate-Dielektrikum und das zweite Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen.
  • Beispiel 32 umfasst den Gegenstand gemäß einem der Beispiele 25-31 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate und dem zweiten Gate geringer als 20 Nanometer ist.
  • Beispiel 33 umfasst den Gegenstand gemäß einem der Beispiele 25-32 und spezifiziert ferner, dass eine Distanz zwischen dem ersten Gate und dem zweiten Gate zwischen 5 Nanometern und 12 Nanometern ist.
  • Beispiel 34 umfasst den Gegenstand gemäß einem der Beispiele 25-33 und spezifiziert ferner, dass die IC-Struktur ferner umfasst: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind; eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  • Beispiel 35 umfasst den Gegenstand gemäß Beispiel 34 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  • Beispiel 36 umfasst den Gegenstand gemäß einem der Beispiele 25-35 und spezifiziert ferner, dass das erste Gate ein Gate in einer Speicherzelle ist.
  • Beispiel 37 ist eine Elektronikanordnung, umfassend: einen Die, umfassend die IC-Struktur gemäß einem der Ansprüche 1-36; und einen Träger (support), der elektrisch mit dem Die gekoppelt ist.
  • Beispiel 38 umfasst den Gegenstand gemäß Beispiel 37 und spezifiziert ferner, dass der Träger ein Package-Substrat umfasst.
  • Beispiel 39 umfasst den Gegenstand gemäß einem der Beispiele 37-38 und spezifiziert ferner, dass der Träger einen Interposer umfasst.
  • Beispiel 40 umfasst den Gegenstand gemäß einem der Beispiele 37-38 und spezifiziert ferner, dass der Träger eine gedruckte Schaltungsplatine umfasst.
  • Beispiel 41 umfasst den Gegenstand gemäß einem der Beispiele 37-40 und umfasst ferner: ein Gehäuse um den Die und den Träger.
  • Beispiel 42 umfasst den Gegenstand gemäß Beispiel 41 und spezifiziert ferner, dass das Gehäuse ein Gehäuse einer handgehaltenen Rechenvorrichtung ist.
  • Beispiel 43 umfasst den Gegenstand gemäß Beispiel 41 und spezifiziert ferner, dass das Gehäuse ein Server-Gehäuse ist.
  • Beispiel 44 umfasst den Gegenstand gemäß einem der Beispiele 41-43 und umfasst ferner: eine Anzeige, die mit dem Gehäuse gekoppelt ist.
  • Beispiel 45 umfasst den Gegenstand gemäß Beispiel 44 und spezifiziert ferner, dass die Anzeige eine Touchscreen-Anzeige ist.

Claims (20)

  1. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate-Metall, das eine Längsachse aufweist; ein zweites Gate-Metall, wobei die Längsachse des ersten Gate-Metalls mit einer Längsachse des zweiten Gate-Metalls ausgerichtet ist; ein erstes Dielektrikumsmaterial durchgehend um das erste Gate-Metall; und ein zweites Dielektrikumsmaterial durchgehend um das zweite Gate-Metall, wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall vorhanden sind.
  2. Die IC-Struktur gemäß Anspruch 1, wobei das erste Dielektrikumsmaterial das zweite Dielektrikumsmaterial zwischen dem ersten Gate-Metall und dem zweiten Gate-Metall kontaktiert.
  3. Die IC-Struktur gemäß Anspruch 1 oder 2, wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial eine gleiche Materialzusammensetzung aufweisen.
  4. Die IC-Struktur gemäß einem der Ansprüche 1-3, ferner umfassend: ein erstes Gate-Dielektrikum durchgehend um das erste Gate-Metall, wobei das erste Gate-Dielektrikum zwischen dem ersten Dielektrikumsmaterial und dem ersten Gate-Metall ist, und ein zweites Gate-Dielektrikum durchgehend um das zweite Gate-Metall, wobei das zweite Gate-Dielektrikum zwischen dem zweiten Dielektrikumsmaterial und dem zweiten Gate-Metall ist.
  5. Die IC-Struktur gemäß Anspruch 4, wobei das erste Gate-Dielektrikum und das erste Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen und das zweite Gate-Dielektrikum und das zweite Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen.
  6. Die IC-Struktur gemäß einem der Ansprüche 1-5, wobei das erste Gate-Metall Teil eines Gates in einer Speicherzelle ist.
  7. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: einen ersten Gate-Kontakt, der eine Längsachse aufweist; einen zweiten Gate-Kontakt, wobei die Längsachse des ersten Gate-Kontakts mit einer Längsachse des zweiten Gate-Kontakts ausgerichtet ist; ein erstes Dielektrikumsmaterial um Seitenflächen und ein Ende des ersten Gate-Kontakts; und ein zweites Dielektrikumsmaterial um Seitenflächen und ein Ende des zweiten Gate-Kontakts, wobei das Ende des ersten Gate-Kontakts dem Ende des zweiten Gate-Kontakts zugewandt ist und wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem Ende des ersten Gate-Kontakts und dem Ende des zweiten Gate-Kontakts vorhanden sind.
  8. Die IC-Struktur gemäß Anspruch 7, wobei eine Distanz zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt geringer als 20 Nanometer ist.
  9. Die IC-Struktur gemäß Anspruch 7 oder 8, wobei eine Distanz zwischen dem ersten Gate-Kontakt und dem zweiten Gate-Kontakt zwischen 5 Nanometern und 12 Nanometern ist.
  10. Die IC-Struktur gemäß einem der Ansprüche 7-9, die IC-Struktur ferner umfassend: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind, eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  11. Die IC-Struktur gemäß Anspruch 10, wobei die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  12. Eine Integrierte-Schaltung- (IC-) Struktur, umfassend: ein erstes Gate, das eine Längsachse aufweist; ein zweites Gate, wobei die Längsachse des ersten Gates mit einer Längsachse des zweiten Gates ausgerichtet ist; ein erstes Dielektrikumsmaterial um Seitenflächen und ein Ende des ersten Gates; und ein zweites Dielektrikumsmaterial um Seitenflächen und ein Ende des zweiten Gates, wobei das Ende des ersten Gates dem Ende des zweiten Gates zugewandt ist und wobei das erste Dielektrikumsmaterial und das zweite Dielektrikumsmaterial zwischen dem Ende des ersten Gates und dem Ende des zweiten Gates vorhanden sind.
  13. Die IC-Struktur gemäß Anspruch 12, wobei das erste Dielektrikumsmaterial das zweite Dielektrikumsmaterial zwischen dem ersten Gate und dem zweiten Gate kontaktiert.
  14. Die IC-Struktur gemäß Anspruch 12 oder 13, wobei: das erste Gate ein erstes Gate-Dielektrikum durchgehend um ein erstes Gate-Metall umfasst, wobei das erste Gate-Dielektrikum zwischen dem ersten Dielektrikumsmaterial und dem ersten Gate-Metall ist, und das zweite Gate ein zweites Gate-Dielektrikum durchgehend um ein zweites Gate-Metall umfasst, wobei das zweite Gate-Dielektrikum zwischen dem zweiten Dielektrikumsmaterial und dem zweiten Gate-Metall ist.
  15. Die IC-Struktur gemäß Anspruch 14, wobei das erste Gate-Dielektrikum und das erste Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen und das zweite Gate-Dielektrikum und das zweite Dielektrikumsmaterial unterschiedliche Materialzusammensetzungen aufweisen.
  16. Die IC-Struktur gemäß einem der Ansprüche 12-15, wobei eine Distanz zwischen dem ersten Gate und dem zweiten Gate geringer als 20 Nanometer ist.
  17. Die IC-Struktur gemäß einem der Ansprüche 12-16, wobei eine Distanz zwischen dem ersten Gate und dem zweiten Gate zwischen 5 Nanometern und 12 Nanometern ist.
  18. Die IC-Struktur gemäß einem der Ansprüche 12-17, die IC-Struktur ferner umfassend: ein Array von Kanalregionen, umfassend eine erste Kanalregion und eine benachbarte zweite Kanalregion, wobei Achsen der ersten Kanalregion und der zweiten Kanalregion parallel und versetzt sind, eine erste Source-/Drain-Region in der Nähe der ersten Kanalregion; eine zweite Source-/Drain-Region in der Nähe der zweiten Kanalregion; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source-/Drain-Region und der zweiten Source-/Drain-Region.
  19. Die IC-Struktur gemäß Anspruch 18, wobei die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source-/Drain-Region ist.
  20. Die IC-Struktur gemäß einem der Ansprüche 12-19, wobei das erste Gate ein Gate in einer Speicherzelle ist.
DE102020132367.0A 2020-03-26 2020-12-06 Gate-beabstandung in integrierte-schaltung-strukturen Pending DE102020132367A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/831,681 US11482524B2 (en) 2020-03-26 2020-03-26 Gate spacing in integrated circuit structures
US16/831,681 2020-03-26

Publications (1)

Publication Number Publication Date
DE102020132367A1 true DE102020132367A1 (de) 2021-09-30

Family

ID=77659195

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020132367.0A Pending DE102020132367A1 (de) 2020-03-26 2020-12-06 Gate-beabstandung in integrierte-schaltung-strukturen

Country Status (4)

Country Link
US (2) US11482524B2 (de)
KR (1) KR20210120808A (de)
DE (1) DE102020132367A1 (de)
TW (1) TW202137558A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230187444A1 (en) * 2021-12-13 2023-06-15 Sukru Yemenicioglu Integrated circuit structures having gate cut offset
US20240105453A1 (en) * 2022-09-27 2024-03-28 Intel Corporation High aspect ratio metal gate cuts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6358862B1 (en) * 1999-09-02 2002-03-19 Micron Technology, Inc Passivation integrity improvements
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9331074B1 (en) * 2015-01-30 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
EP3244447A1 (de) * 2016-05-11 2017-11-15 IMEC vzw Verfahren zur herstellung einer gate-struktur und halbleiterbauelement
CN106409913B (zh) * 2016-11-15 2019-04-09 中国科学院微电子研究所 具有连续侧墙的半导体设置及其制造方法
US10026737B1 (en) * 2016-12-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10403714B2 (en) * 2017-08-29 2019-09-03 Taiwan Semiconductor Manufacturing Co., Ltd. Fill fins for semiconductor devices
US10707333B2 (en) * 2018-07-30 2020-07-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11120997B2 (en) * 2018-08-31 2021-09-14 Taiwan Semiconductor Manufacturing Co., Ltd. Surface treatment for etch tuning
US10847409B2 (en) * 2018-09-27 2020-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Also Published As

Publication number Publication date
US20230073304A1 (en) 2023-03-09
TW202137558A (zh) 2021-10-01
US20210305244A1 (en) 2021-09-30
US11482524B2 (en) 2022-10-25
KR20210120808A (ko) 2021-10-07

Similar Documents

Publication Publication Date Title
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
EP3621079B1 (de) Strukturen für speicherzellen
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020133251A1 (de) Source/drain-regionen in integrierte-schaltung-strukturen
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
US20200235134A1 (en) Integrated circuits with stacked transistors and methods of manufacturing the same using processes which fabricate lower gate structures following completion of portions of an upper transistor
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
US20230073304A1 (en) Gate spacing in integrated circuit structures
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
US11133410B2 (en) Field-effect transistors and methods of manufacturing the same
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
US20200052117A1 (en) Device isolation
US11056397B2 (en) Directional spacer removal for integrated circuit structures
US11450738B2 (en) Source/drain regions in integrated circuit structures
US11430866B2 (en) Device contact sizing in integrated circuit structures