DE102020103386A1 - Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen - Google Patents

Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen Download PDF

Info

Publication number
DE102020103386A1
DE102020103386A1 DE102020103386.9A DE102020103386A DE102020103386A1 DE 102020103386 A1 DE102020103386 A1 DE 102020103386A1 DE 102020103386 A DE102020103386 A DE 102020103386A DE 102020103386 A1 DE102020103386 A1 DE 102020103386A1
Authority
DE
Germany
Prior art keywords
gate
contact
trench
integrated circuit
plug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020103386.9A
Other languages
English (en)
Inventor
Sairam Subramanian
Walid M. Hafez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020103386A1 publication Critical patent/DE102020103386A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Selbstausgerichtete-Gate-Endkappe(SAGE)-Architekturen mit Gate- oder Kontaktstopfen und Verfahren zum Fertigen von SAGE-Architekturen mit Gate- oder Kontaktstopfen werden beschrieben. Bei einem Beispiel beinhaltet eine Integrierter-Schaltkreis-Struktur eine erste Gate-Struktur über einer ersten Halbleiterfinne. Eine zweite Gate-Struktur befindet sich über einer zweiten Halbleiterfinne. Eine Gate-Endkappenisolationsstruktur befindet sich zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Gate-Struktur und in Kontakt mit diesen. Ein Gate-Stopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Graben-Struktur und der zweiten Graben-Struktur. Ein kristallines Metalloxidmaterial befindet sich lateral zwischen dem Gate-Stopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen der Offenbarung liegen in dem Gebiet von Integrierter-Schaltkreis-Strukturen und Verarbeitungen und insbesondere Selbstausgerichtete-Gate-Endkappe(SAGE: Self-Aligned Gate Endcap)-Architekturen mit Gate- oder Kontaktstopfen und Verfahren zum Fertigen von SAGE-Architekturen mit Gate- oder Kontaktstopfen.
  • HINTERGRUND
  • In den letzten Jahrzehnten war die Skalierung von Merkmalen in integrierten Schaltkreisen eine treibende Kraft hinter einer ständig wachsenden Halbleiterindustrie. Die Skalierung zu immer kleineren Merkmalen ermöglicht erhöhte Dichten funktionaler Einheiten auf der begrenzten Nutzfläche von Halbleiterchips. Zum Beispiel ermöglicht die Verkleinerung der Transistorgröße die Einbeziehung einer größeren Anzahl an Speicher- oder Logikvorrichtungen auf einem Chip, was sich für die Fertigung von Produkten mit erhöhter Kapazität anbietet. Die Entwicklung zu immer größeren Kapazitäten birgt jedoch auch Probleme. Die Notwendigkeit zur Optimierung der Leistungsfähigkeit jeder Vorrichtung gewinnt zunehmend an Bedeutung.
  • Bei der Herstellung von Integrierter-Schaltkreis-Vorrichtungen sind Mehrfach-Gate-Transistoren, wie etwa Tri-Gate-Transistoren, mit andauernder Abwärtsskalierung von Vorrichtungsabmessungen verbreiteter geworden. In herkömmlichen Prozessen werden Tri-Gate-Transistoren allgemein entweder auf Volumensiliciumsubstraten oder auf Silicium-auf-Isolator-Substraten gefertigt. In manchen Fällen werden Volumensiliciumsubstrate aufgrund ihrer geringeren Kosten und weil sie einen weniger komplizierten Tri-Gate-Fertigungsprozess ermöglichen bevorzugt.
  • Das Skalieren von Mehrfach-Gate-Transistoren ist jedoch nicht ohne Konsequenzen. Da die Abmessungen dieser fundamentalen Baublöcke einer mikroelektronischen Schaltungsanordnung reduziert werden und da die reine Anzahl an fundamentalen Baublöcken, die in einem gegebenen Gebiet gefertigt werden, erhöht wird, sind die Beschränkungen für die Lithografieprozesse, die zum Strukturieren dieser Baublöcke verwendet werden, überwältigend geworden. Insbesondere kann es einen Kompromiss zwischen der kleinsten Abmessung eines Merkmals, das in einem Halbleiterstapel strukturiert wird (die kritische Abmessung), und der Beabstandung solcher Merkmale geben. Außerdem haben die Beschränkungen für das Aufnehmen passiver Merkmale unter aktiven Vorrichtungen zugenommen.
  • Figurenliste
    • 1 veranschaulicht Querschnittsansichten einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur aufweist.
    • 2 veranschaulicht Querschnittsansichten einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur mit einem Gate-Stopfen aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 3A-3I veranschaulichen Querschnittsansichten, die verschiedene Operationen in einem Verfahren zum Fertigen einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur mit einem Gate-Stopfen aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung repräsentieren.
    • 4 veranschaulicht ein Layout einschließlich Integrierter-Schaltkreis-Strukturen auf Finnenbasis, die eine Ende-zu-Ende-Beabstandung aufnehmen.
    • 5A-5D veranschaulichen Querschnittsansichten von signifikanten Prozessoperationen in einem herkömmlichen FinFET- oder Tri-Gate-Prozessfertigungsschema.
    • 6A-6D veranschaulichen Querschnittsansichten von signifikanten Prozessoperationen in einem Selbstausgerichtete-Gate-Endkappe(SAGE)-Fertigungsprozessschema für FinFET- oder Tri-Gate-Vorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 7 veranschaulicht eine Rechenvorrichtung gemäß einer Implementierung der Offenbarung.
    • 8 veranschaulicht einen Interposer, der eine oder mehrere Ausführungsformen der Offenbarung umfasst.
    • 9 ist eine isometrische Ansicht einer Mobilrechenplattform, die einen IC einsetzt, der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmale beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
    • 10 veranschaulicht eine Querschnittsansicht eines Flip-Chipmontierten Die gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Selbstausgerichtete-Gate-Endkappe(SAGE)-Architekturen mit Gate- oder Kontaktstopfen und Verfahren zum Fertigen von SAGE-Architekturen mit Gate- oder Kontaktstopfen werden beschrieben. In der folgenden Beschreibung werden zahlreiche spezielle Einzelheiten, wie etwa spezielle Integrations- und Materialbedingungen, dargelegt, um ein umfassendes Verständnis von Ausführungsformen der vorliegenden Offenbarung zu vermitteln. Es wird für einen Fachmann ersichtlich sein, dass Ausführungsformen der vorliegenden Offenbarung ohne diese speziellen Einzelheiten umgesetzt werden können. In anderen Fällen werden wohlbekannte Merkmale, wie etwa Gestaltungslayouts integrierter Schaltkreise, nicht ausführlich beschrieben, um Ausführungsformen der vorliegenden Offenbarung nicht unnötig zu verschleiern. Außerdem versteht es sich, dass die verschiedenen Ausführungsformen, die in den Figuren gezeigt sind, veranschaulichende Repräsentationen sind und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • Eine gewisse Terminologie kann in der folgenden Beschreibung auch lediglich zum Zweck der Bezugnahme verwendet werden und soll dementsprechend nicht beschränkend sein. Zum Beispiel beziehen sich Ausdrücke wie „oberer“, „unterer“, „oberhalb“ und „unterhalb“ auf Richtungen in den Zeichnungen, auf die Bezug genommen wird. Ausdrücke, wie etwa „vorne“, „hinten“, „Rückseite“ und „Seite“, beschreiben die Orientierung und/oder Lage von Teilen der Komponente innerhalb eines konsistenten, aber beliebigen Bezugsrahmens, der durch Bezugnahme auf den Text und die assoziierten Zeichnungen, die die besprochene Komponente beschreiben, klargemacht wird. Eine solche Terminologie beinhaltet möglicherweise die oben speziell erwähnten Wörter, Ableitungen davon und Wörter mit ähnlicher Bedeutung.
  • Hier beschriebene Ausführungsformen können sich an eine FEOL-Halbleiterverarbeitung (FEOL: Front-End-Of-Line) und -Strukturen richten. FEOL ist der erste Teil einer Integrierter-Schaltkreis(IC: Integrated Circuit)-Fertigung, wobei die einzelnen Vorrichtungen (z. B. Transistoren, Kondensatoren, Widerstände usw.) in dem Halbleitersubstrat oder der Halbleiterschicht strukturiert werden. FEOL deckt allgemein alles bis zu (aber nicht einschließlich) der Abscheidung von Metallzwischenverbindungsschichten ab. Anschließend an den letzten FEOL-Vorgang ist das Ergebnis typischerweise ein Wafer mit isolierten Transistoren (z. B. ohne irgendwelche Drähte).
  • Hier beschriebene Ausführungsformen können sich an eine BEOL-Halbleiterverarbeitung (BEOL: Back-End-Of-Line) und -Strukturen richten. BEOL ist der zweite Teil einer IC-Fertigung, wobei die einzelnen Vorrichtungen (z. B. Transistoren, Kondensatoren, Widerstände usw.) mit einer Verdrahtung auf dem Wafer, z. B. der Metallisierungsschicht oder -schichten, verbunden werden. BEOL beinhaltet Kontakte, Isolationsschichten (Dielektrika), Metallebenen und Bondstellen für Chip-Gehäuse-Verbindungen. In dem BEOL-Teil der Fertigungsphase werden Kontakte (Pads), Zwischenverbindungsdrähte, Vias und dielektrische Strukturen gebildet. Für moderne IC-Prozesse können mehr als 10 Metallschichten in dem BEOL hinzugefügt werden.
  • Unten beschriebene Ausführungsformen können auf eine FEOL-Verarbeitung und -Strukturen, BEOL-Verarbeitung und -Strukturen oder sowohl FEOLals auch BEOL-Verarbeitung und -Strukturen anwendbar sein. Insbesondere können, obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines FEOL-Verarbeitungsszenarios veranschaulicht sein kann, solche Ansätze auch auf eine BEOL-Verarbeitung anwendbar sein. Gleichermaßen können, obwohl ein beispielhaftes Verarbeitungsschema unter Verwendung eines BEOL-Verarbeitungsszenarios veranschaulicht sein kann, solche Ansätze auch auf eine FEOL-Verarbeitung anwendbar sein.
  • Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung betreffen Integrierter-Schaltkreis-Strukturen oder -vorrichtungen mit einer oder mehreren Gate-Endkappe-Strukturen (z. B. als Gate-Isolationsgebiete) von Gate-Elektroden der Integrierter-Schaltkreis-Strukturen oder -vorrichtungen. Die Gate-Endkappe-Strukturen können Selbstausgerichtete-Gate-Endkappe(SAGE)-Wände sein, die zwischen mehreren Halbleiterfinnen und in paralleler Ausrichtung zu diesen gebildet sind. Bei einer Ausführungsform ist die Fertigung von Gate-Kontakten für eine SAGE-Architektur beschrieben. Bei einer Ausführungsform ist die Bildung von Gate-Stopfen oder Kontakt-Stopfen für eine SAGE-Architektur beschrieben.
  • Um dies in Zusammenhang zu setzen, werden Logikvorrichtungen aggressiv bezüglich der Abmessungen skaliert, was Fertigungs- und Ausbeuteherausforderungen für Gate- und Kontaktendkappenstrukturierungen darstellt. Der Prozesse nach dem heutigen Stand der Technik sind auf eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur angewiesen, die eine potentielle Landestelle für einen Gate- oder Kontaktstopfen bereitstellt. Eine Stopfenstrukturierung schließt das Ätzen von Löchern in eine Opferhartmaske oder einen anderen ätzbaren Film und das Füllen des resultierenden Lochs mit einem Isolationsmaterial ein. Der Volumenopferfilm wird dann vor der Metallfüllung entfernt. Mit der aggressiven Skalierung von Gate-Abmessungen in Technologien nach dem Stand der Technik sind das Ätzen von Löchern mit einem hohen Aspektverhältnis und das anschließende Füllen mit Isolatoren eine Herausforderung und können zu Lücken oder Prozessdefekten führen, z. B. wobei irgendein nichtgeätztes Polymer oder irgendein kleines Stück in dem Stopfen mit Metall gefüllt werden kann, wodurch Metall-in-Stopfen-Defekte erzeugt werden, die die zwei Segmente kurzschließen, die durch den Stopfen voneinander isoliert werden sollen.
  • Derzeitige Schemata zur Stopfenstrukturierung und -füllung können gegenüber Metall-in-Stopfen-Defekten anfällig sein, die einen Leckpfad bereitstellen und die zwei Knoten über den Stopfen hinweg kurzschließen würden. Mit der aggressiven Skalierung von Gate-Abmessungen in den Technologien nach dem Stand der Technik sind das Ätzen von Löchern mit einem hohen Aspektverhältnis und das anschließende Füllen mit Isolatoren eine Herausforderung und führen zu Lücken oder Prozessdefekten: irgendein nichtgeätztes Polymer oder irgendeines Splitters in dem Stopfen mit Metall gefüllt werden kann, wodurch Metall-in-Stopfen-Defekte erzeugt werden, die die zwei Segmente kurzschließen, die durch den Stopfen isoliert sein sollen.
  • Hier beschriebene Ausführungsformen können implementiert werden, um Probleme zu behandeln, die mit einer Skalierung einer Gate- und Kontakt-Ende-zu-Ende-Beabstandung in einer ultraskalierten Prozesstechnologie assoziiert sind. Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung wird ein invertiertes Strukturierungsschema implementiert, um den Ton eines Stopfenätzprozesses für eine Gate- und/oder Kontaktstopfenbildung zu ändern. Eine wie abgeschiedene nichtleitfähige Metall-Oxid-Halbleiter-Auskleidung wird eingebunden, die die Metallisierung der Gates und/oder Kontakte in der Anwesenheit von nichthermetischen Opferstopfenmaterial ermöglicht. Vorteile des Implementierens von Ausführungsformen der vorliegenden Offenbarung können unter anderem (1) das Behandeln und Abschwächen von Problemen mit Bezug auf hohe Gate-Höhen, die ansonsten zu nachteiligen Aspektverhältnissen zum Ätzen und Füllen und einer assoziierten nichterwünschten erhöhten Kapazität führen würden, und/oder (2) das Behandeln und Abschwächen von Problemen mit Bezug auf die Bildung von Metall-in-Stopfen-Defekten, die ansonsten zwei Knoten unerwünscht durch die Endkappe kurzschließen, einschließen.
  • Als ein Vergleichsbeispiel veranschaulicht 1 Querschnittsansichten einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur aufweist. Eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, befindet sich auf der linken Seite von 1 und eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, befindet sich auf der rechten Seite von 1. Es versteht sich, dass die Anordnung auf der linken Seite keinen bündigen Schnitt durch die Finne repräsentiert, sondern die Struktur zeigt, die bei Beobachtung in einer Perspektive entlang einer einzigen Finne sichtbar ist.
  • Unter Bezugnahme auf 1 beinhaltet eine Integrierter-Schaltkreis-Struktur 100 Halbleiterfinnen 102, die von einem Halbleitersubstrat 101 und durch ein Grabenisolationsgebiet 103 hindurch hervorstehen. Gate-Strukturen über den Finnen 102 beinhalten eine Gate-Elektrode 104 und einen lokalen Gate-Kontakt 106 auf der Gate-Elektrode 104. Gate-Seitenwandabstandshalter 107 können ebenfalls enthalten sein. Grabenkontaktstrukturen können einen ersten Kontaktteil 108 und einen zweiten Kontaktteil 110 beinhalten oder nur den zweiten Kontaktteil 110, wobei Beispiele für beides dargestellt sind. Eine SAGE-Architektur beinhaltet ein Selbstausgerichtete-Wand(SAW: Self-Aligned Wall)-Merkmal 112 auf einer SAGE-Struktur 113 oder ein anderes SAGE-Merkmal 112A. Ein Kontaktstopfen 114 befindet sich auf einem ersten Teil des SAW-Merkmals 112 und ein Gate-Stopfen 116 befindet sich auf einem zweiten Teil des SAW-Merkmals 112. Eine Finnentrimmisolationsstruktur 118 isoliert eine Finne 102 in zwei unterschiedliche Teile. Gate-Isolationskappenschichten 120 oder eine andere dielektrische Schicht 130 können über den oben beschriebenen Strukturen enthalten sein. Ein darüber liegendes Zwischenschichtdielektrikum(ILD: Inter-Layer Dielectric)-Material beinhaltet Metallleitungen 124 darin. Eine der Metallleitungen 124 kann assoziierte leitfähige Vias 126 aufweisen. Eine einzige Metallleitung 126 kann einen Stopfen 128 darin beinhalten, um zwei unterschiedliche Teile der einzelnen Metallleitung 126 zu isolieren.
  • Wieder unter Bezugnahme auf 1 kann eine lokale Gate-zu-Kontakt-Zwischenverbindung gefertigt werden, indem der Stopfen 128 von der Metallleitung 124 ausgeschlossen wird. Dementsprechend wird eine Gate-zu-Kontakt(z. B. Grabenkontakt)-Zwischenverbindung erreicht, indem eine Zusammenfügung eines lokalen Gate-Kontaktteils 106 einer Gate-Elektrode mit einem zweiten Kontaktteil 110 eines Grabenkontakts durch eine Metallleitung 124 und assoziierte leitfähige Vias 126 bewirkt wird. Entsprechend wird die lokale Gate-zu-Kontakt-Zwischenverbindung typischerweise in einer BEOL-Schicht, wie etwa einer Metall-0- oder sogar einer Metall-1-Schicht erreicht.
  • Im Gegensatz zu der Struktur aus 1 schließen eine oder mehrere hier beschriebene Ausführungsformen die Verwendung von Metalloxidauskleidungen für einen Gate-Stopfen oder einen Kontakt-Stopfen ein. Als eine Beispielstruktur veranschaulicht 2 Querschnittsansichten einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur mit einem Gate-Stopfen aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung. Eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, befindet sich auf der linken Seite von 2 und eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, befindet sich auf der rechten Seite von 2. Es versteht sich, dass die Anordnung auf der linken Seite keinen bündigen Schnitt durch die Finne repräsentiert, sondern die Struktur zeigt, die bei Beobachtung in einer Perspektive entlang einer einzigen Finne sichtbar ist.
  • Unter Bezugnahme auf 2 beinhaltet eine Integrierter-Schaltkreis-Struktur 200 Halbleiterfinnen 202, die durch eine Flachgrabenisolationsstruktur 203 hindurch von einem Halbleitersubstrats 201 hervorragen. Gate-Strukturen über den Finnen 202 beinhalten eine Gate-Elektrode 204 und einen lokalen Gate-Kontakt 206 auf der Gate-Elektrode 204. Eine Finnenhartmaske 205 kann sich zwischen den Finnen 202 und dem darüber liegenden Gate-Stapel befinden, wie dargestellt ist, oder ist möglicherweise nicht enthalten. Gate-Seitenwandabstandshalter 207 können ebenfalls enthalten sein. Grabenkontaktstrukturen können einen ersten Kontaktteil 208 und einen zweiten Kontaktteil 210 beinhalten oder nur den zweiten Kontaktteil 210, wobei Beispiele für beides dargestellt sind.
  • Wieder unter Bezugnahme auf 2 beinhaltet eine SAGE-Architektur ein Selbstausgerichtete-Wand(SAW: Self-Aligned Wall)-Merkmal 212 auf einer SAGE-Struktur 213 oder ein anderes SAGE-Merkmal 212A oder 212B. Ein Kontaktstopfen 214 befindet sich auf einem ersten Teil des SAW-Merkmals 212 und ein Gate-Stopfen 216 befindet sich auf einem zweiten Teil des SAW-Merkmals 212. Eine Finnentrimmisolationsstruktur 218 isoliert eine Finne 202 in zwei unterschiedliche Teile. Gate-Kappenisolationsschichten 220 oder eine andere dielektrische Schicht 230 können über den oben beschriebenen Strukturen enthalten sein. Ein darüber liegenden Zwischenschichtdielektrikum(ILD: Inter-Layer Dielectric)-Material 222 beinhaltet Metallleitungen 224 darin. Eine der Metallleitungen 224 kann assoziierte leitfähige Vias 226 aufweisen. Eine einzige Metallleitung 224 kann einen Stopfen 228 darin beinhalten, um zwei unterschiedliche Teile der einzelnen Metallleitung 224 zu isolieren.
  • Bei einer Ausführungsform, wie oben kurz beschrieben, eine nichtleitfähige Metall-Oxid-Halbleiter-Auskleidung in die oben beschriebenen Merkmale in einer früheren Stufe der Fertigung. Wenigstens ein Teil der nichtleitfähigen Metall-Oxid-Halbleiter-Auskleidung wird dann in ein leitfähiges Metalloxidmaterial umgewandelt und wird in der abschließenden Struktur beibehalten. Der Prozess kann ermöglichen die Metallisierung von Gates und/oder Kontakten in der Anwesenheit eines nichthermetischen Opferstopfenmaterials ermöglichen. Bei dem gezeigten Beispiel befindet sich ein kristallines Metalloxidmaterial 250 lateral zwischen dem Gate-Stopfen 216 und einem Teil der Gatestruktur 204/206 und in Kontakt mit diesen, z. B. befindet sich das kristalline Metall-Oxid-Material 250 lateral zwischen dem Gate-Stopfen 216 und einem lokalen Gate-Kontakt 206 und in Kontakt mit diesen, wie dargestellt ist. Das kristalline Metalloxidmaterial 250 kann sich ferner vertikal zwischen einem lokalen Gate-Kontakt 206 und einer entsprechenden Gate-Elektrode 204 befinden, wie ebenfalls dargestellt ist. Bei einer Ausführungsform befindet sich das kristalline Metalloxidmaterial 250 ferner vertikal zwischen einem lokalen Gate-Kontakt 206 und einer SAGE-Struktur 213, wie dargestellt ist. Bei einer Ausführungsform befindet sich das kristalline Metalloxidmaterial 250 ferner entlang einer Seitenwand der Finnentrimmisolationsstruktur 218, wie dargestellt ist.
  • Unter Bezugnahme auf 2 kann eine lokale Gate-zu-Kontakt-Zwischenverbindung gefertigt werden, indem der Stopfen 228 von der Metallleitung 224 ausgeschlossen wird. Dementsprechend wird eine Gate-zu-Kontakt(z. B. Grabenkontakt)-Zwischenverbindung erreicht, indem eine Zusammenfügung eines lokalen Gate-Kontaktteils 206 einer Gate-Elektrode mit einem zweiten Kontaktteil 210 eines Grabenkontakts durch eine Metallleitung 224 und assoziierte leitfähige Vias 226 bewirkt wird. Entsprechend kann die lokale Gate-zu-Kontakt-Zwischenverbindung in einer BEOL-Schicht, wie etwa einer Metall-0- oder sogar einer Metall-1-Schicht erreicht werden.
  • Unter Bezugnahme auf die rechte Seite aus 2 beinhaltet gemäß einer Ausführungsform der vorliegenden Offenbarung eine Integrierter-Schaltkreis-Struktur 200 eine erste Gate-Struktur (links 204/206) über einer ersten Halbleiterfinne (links oder Mitte 202). Eine zweite Gate-Struktur (rechts 204/206) befindet sich über einer zweiten Halbleiterfinne (rechts 202). Eine Gate-Endkappenisolationsstruktur (zweite 213 von links) befindet sich zwischen der ersten und zweiten Halbleiterfinne 202 und lateral zwischen der ersten und zweiten Gate-Struktur 204/206 und in Kontakt mit diesen, z. B. mit den Teilen 204, wie dargestellt ist. Bei einer Ausführungsform ragen die erste und zweite Halbleiterfinne 202, wie dargestellt, durch ein Grabenisolationsgebiet 203 oberhalb eines Substrats 201 hervor und die Gate-Endkappenisolationsstruktur 213 befindet sich auf dem Grabenisolationsgebiet 203. Ein Gate-Stopfen 216 befindet sich über der Gate-Endkappenisolationsstruktur 213 und lateral zwischen der ersten und zweiten Gate-Struktur 204/206, z. B. mit Teilen 206, wie dargestellt ist. Ein kristallines Metalloxidmaterial 250 befindet sich lateral zwischen dem Gate-Stopfen 216 und der ersten Gatestruktur (z. B. linker Teil 206) und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen 216 und der zweiten Gate-Struktur (z. B. rechter Teil 206) und in Kontakt mit diesen.
  • Bei einer Ausführungsform beinhaltet das kristalline Metalloxidmaterial 250 Titan und Sauerstoff, z. B. als TiO. Bei einer Ausführungsform ist das kristalline Metalloxidmaterial 250 leitfähig. Bei einer Ausführungsform ist das kristalline Metalloxidmaterial 250 wenigstens teilweise polykristallin oder mikrokristallin. Bei einer Ausführungsform ist das kristalline Metalloxidmaterial 250 als ein Artefakt eines implementierten Prozesses vorhanden, in dem ein amorphes nichtleitfähiges Metalloxidmaterial als eine Auskleidung für eine Gate-Stopfenbildung verwendet wird, um die Bildung ungewollter leitfähiger Gebiete oder von Kurzschlüssen in dem resultierenden Gate-Stopfen zu verhindern. In dem Prozess wird das amorphe nichtleitfähige Metalloxidmaterial später in ein kristallines leitfähiges Metalloxidmaterial, z. B. in ein leitfähiges Material 250, umgewandelt.
  • Bei einer Ausführungsform beinhalten die erste und zweite Gate-Struktur 204/206 jeweils einen oberen lokalen Gate-Kontakt 206 und eine untere Gate-Elektrode 204, wie dargestellt ist. Das kristalline Metalloxidmaterial 250 befindet sich ferner vertikal zwischen dem oberen lokalen Gate-Kontakt 206 und der unteren Gate-Elektrode 204, wie ebenfalls dargestellt ist. Bei einer Ausführungsform ist der Gate-Stopfen 216 vertikal bezüglich der Gate-Endkappenisolationsstruktur 213 fehlausgerichtet, wie dargestellt ist. Bei einer Ausführungsform weist der Gate-Stopfen 216 eine Breite auf, die größer als eine Breite der Gate-Endkappenisolationsstruktur 213 ist, wie ebenfalls dargestellt ist.
  • Es versteht sich, dass ein kristallines Metalloxidmaterial auch oder stattdessen entlang einer Seitenwand eines Grabenkontaktstopfens enthalten sein kann. Es kann das gleiche kristalline Metalloxidmaterial verwendet werden oder es kann ein zweites, anderes kristallines Metalloxidmaterial verwendet werden. Ein solches kristallines Metalloxidmaterial kann als ein Artefakt eines implementierten Prozesses vorhanden sein, in dem ein amorphes nichtleitfähiges Metalloxidmaterial als eine Auskleidung für eine Grabenkontaktstopfenbildung verwendet wird, um die Bildung ungewollter leitfähiger Gebiete oder von Kurzschlüssen in dem resultierenden Grabenkontaktstopfen zu verhindern. In dem Prozess wird das amorphe nichtleitfähige Metalloxidmaterial später in ein kristallines leitfähiges Metalloxidmaterial umgewandelt. Es versteht sich ferner, dass, bei Betrachtung als ein Schnitt durch ein Source/Drain-Gebiet, eine Struktur einschließlich eines kristallinen Metalloxidmaterials entlang einer Seitenwand eines Grabenkontaktstopfens eine Anordnung für das kristalline Metalloxidmaterial haben kann, die der auf der rechten Seite in 2 dargestellten Anordnung ähnlich ist.
  • Zum Beispiel beinhaltet eine Integrierter-Schaltkreis-Struktur bei einer Ausführungsform eine erste Grabenkontaktstruktur über einer ersten Halbleiterfinne. Eine zweite Grabenkontaktstruktur befindet sich über einer zweiten Halbleiterfinne. Eine Gate-Endkappenisolationsstruktur befindet sich zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Grabenkontaktstruktur und in Kontakt mit diesen. Ein Grabenkontaktstopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Grabenkontaktstruktur und der zweiten Grabenkontaktstruktur. Ein kristallines Metalloxidmaterial befindet sich lateral zwischen dem Grabenkontaktstopfen und der ersten Grabenkontaktstruktur und in Kontakt mit diesen und lateral zwischen dem Grabenkontaktstopfen und der zweiten Grabenkontaktstruktur und in Kontakt mit diesen.
  • Bei einer Ausführungsform ragen die erste und zweite Halbleiterfinne durch ein Grabenisolationsgebiet oberhalb eines Substrats hervor und die Gate-Endkappenisolationsstruktur befindet sich auf dem Grabenisolationsgebiet. Bei einer Ausführungsform beinalten die erste und zweite Grabenkontaktstruktur jeweils einen oberen Teil (z. B. 210) und einen unteren Teil (z. B. 208). Bei einer speziellen solchen Ausführungsform befindet sich das kristalline Metalloxidmaterial ferner vertikal zwischen dem oberen Teil und dem unteren Teil. Bei einer Ausführungsform ist der Grabenkontaktstopfen vertikal bezüglich der Gate-Endkappenisolationsstruktur fehlausgerichtet. Bei einer Ausführungsform weist der Grabenkontaktstopfen eine Breite auf, die größer als eine Breite der Gate-Endkappenisolationsstruktur ist.
  • Als ein beispielhaftes Verarbeitungsschema veranschaulichen 3A-31 Querschnittsansichten, die verschiedene Operationen in einem Verfahren zum Fertigen einer Integrierter-Schaltkreis-Struktur, die eine Selbstausgerichtete-Gate-Endkappe(SAGE)-Architektur mit einem Gate-Stopfen aufweist, gemäß einer Ausführungsform der vorliegenden Offenbarung repräsentieren. Es versteht sich, dass die Anordnungen auf der linken Seite keinen bündigen Schnitt durch die Finne repräsentieren, sondern die Struktur zeigt, die bei Beobachtung in einer Perspektive entlang einer einzigen Finne sichtbar ist.
  • Unter Bezugnahme auf 3A befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. Eine Startstruktur 300 beinhaltet Finnen 302, die von einem Substrat 301 hervorstehen und sich oberhalb von Flachgrabenisolation(STI)-Strukturen 303 befinden. Die Finnen können eine Hartmaske 305 darauf aufweisen wobei die Hartmaske 305 schlussendlich beibehalten oder während einer Fertigung einer abschließenden Struktur entfernt werden kann. Gate-Strukturen über den Finnen 302 in dieser Stufe beinhalten eine Gate-Elektrode 304. Gate-Seitenwandabstandshalter 307 können ebenfalls enthalten sein. Eine SAGE-Architektur beinhaltet ein Selbstausgerichtete-Wand(SAW)-Merkmal 312 auf einer SAGE-Struktur 313. Eine Finnentrimmisolationsstruktur 318 isoliert eine Finne 302 in zwei unterschiedliche Teile. Zwischenschichtdielektrikum-Materialgebiete 352 sind mit den Gate-Strukturen verschränkt und können spätere Positionen für Grabenkontaktstrukturen repräsentieren.
  • Unter Bezugnahme auf 3B befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird ein Opferhartmaskenmaterial 354 über der Struktur aus 3A gebildet. Eine erste Strukturierungsmaske 356 und eine zweite Strukturierungsmaske 358 werden über dem Opferhartmaskenmaterial 354 gebildet. Eine Öffnung 360 wird in der ersten Strukturierungsmaske 356 und der zweiten Strukturierungsmaske 358 an einer Stelle gebildet, an der schlussendlich ein Gate-Stopfen gebildet wird.
  • Unter Bezugnahme auf 3C befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird ein Blockiermaterial 362 in der Öffnung 360 aus 3B an der Stelle gebildet, an der schlussendlich ein Gate-Stopfen gebildet wird. Die zweite Strukturierungsmaske 358 und die erste Strukturierungsmaske 356 wurden in dieser Stufe entfernt. Das Blockiermaterial 362 wird über einem Teil des Opferhartmaskenmaterials 354 beibehalten.
  • Unter Bezugnahme auf 3D befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird das Opferhartmaskenmaterial 354 unter Verwendung des Blockiermaterials 362 als eine Maske strukturiert, um ein Opfer-Gate-Stopfenmaterial 364 zu bilden. Das Opfer-Gate-Stopfenmaterial 364 befindet sich an der Stelle, an der schlussendlich ein Gate-Stopfen gebildet wird, z. B. über einem SAW-Merkmal 312 auf einer SAGE-Struktur 313, wie dargestellt ist.
  • Unter Bezugnahme auf 3E befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird eine nichtleitfähige Metalloxidmaterialschicht 350 über der Struktur aus 3D gebildet. Bei einer Ausführungsform ist die nichtleitfähige Metalloxidmaterialschicht 350 eine amorphe Schicht. Bei einer Ausführungsform wird die nichtleitfähige Metalloxidmaterialschicht 350 unter Verwendung von Atomlagenabscheidung (ALD) gebildet. Bei einer Ausführungsform beinhaltet die nichtleitfähige Metalloxidmaterialschicht 350 Titan und Sauerstoff, z. B. als TiO.
  • Unter Bezugnahme auf 3F befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird die Gate-Struktur-Bildung fortgesetzt. Zum Beispiel werden obere lokale Gate-Kontaktteile 306 über den Gate-Elektrodenteilen 304 der Gate-Strukturen gebildet. Bei einer Ausführungsform werden die oberen lokalen Gate-Kontakt-Teile 306 auf der nichtleitfähigen Metalloxidmaterialschicht 350 gebildet werden, so dass sich die nichtleitfähige Metalloxidmaterialschicht 350 zwischen den oberen lokalen Gate-Kontaktteilen 306 und den Gate-Elektrodenteilen 304 der Gate-Strukturen befindet, wie dargestellt ist.
  • Gemäß einer Ausführungsform der vorliegenden Ausführungsformen wirkt die nichtleitfähige Metalloxidmaterialschicht 350 dazu, den Einschluss des Materials der oberen lokalen Gate-Kontaktteile 306 in Stellen des Opfer-Gate-Stopfenmaterials 364 aus 3E zu blockieren. Zum Beispiel wirkt die nichtleitfähige Metalloxidmaterialschicht 350 dazu, den Einschluss des Materials der oberen lokalen Gate-Kontaktteile 306 in Lücken oder innerhalb von Vertiefungen des Opfer-Gate-Stopfenmaterials 364 zu blockieren. Bei einer Ausführungsform werden durch das Blockieren des Einschlusses des Materials der oberen lokalen Gate-Kontaktteile 306 in Lücken oder innerhalb von Vertiefungen des Opfer-Gate-Stopfenmaterials 364 spätere Kurzschlussstellen, wie etwa Stellen von Metallsplittern, nicht in eine schlussendlich gebildete Gate-Stopfenstruktur aufgenommen.
  • Wieder unter Bezugnahme auf 3F werden das Material, das zum Bilden der oberen lokalen Gate-Kontaktteile 306, das Blockiermaterial 362 und das Opfer-Gate-Stopfenmaterial 364 planarisiert, um die oberen lokalen Gate-Kontakt-Teile 306 zu bilden und um eine Dummy-Gate-Stopfenstruktur 365 zu bilden. Bei einer Ausführungsform wird die nichtleitfähige Metalloxidmaterialschicht 350 in eine leitfähige Metalloxidmaterialschicht 350A in dieser oder nahe dieser Stufe des Fertigungsprozesses umgewandelt. Die nichtleitfähige Metalloxidmaterialschicht 350 kann in die leitfähige Metalloxidmaterialschicht 350A umgewandelt werden, um einen leitfähigen Pfad zwischen den oberen lokalen Gate-Kontaktteilen 306 und den Gate-Elektrodenteilen 304 der Gate-Strukturen bereitzustellen. Bei einer Ausführungsform wird die nichtleitfähige Metalloxidmaterialschicht 350 wenigstens teilweise kristallisiert, um die leitfähige Metalloxidmaterialschicht 350A zu bilden. Bei einer speziellen solchen Ausführungsform wird die nichtleitfähige Metalloxidmaterialschicht 350 wenigstens teilweise kristallisiert, um die leitfähige Metalloxidmaterialschicht 350A als Ergebnisses eines Drucks zu bilden, der während der Planarisierung des Materials ausgeübt wird, das zum Bilden der oberen lokalen Gate-Kontaktteile 306 verwendet wird. Bei einer speziellen solchen Ausführungsform wird die nichtleitfähige Metalloxidmaterialschicht 350 wenigstens teilweise kristallisiert, um die leitfähige Metalloxidmaterialschicht 350A unter Verwendung eines Temperprozesses zu bilden.
  • Unter Bezugnahme auf 3G befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe werden die lokalen Gate-Kontaktteile 306 vertieft, um vertiefte lokale Gate-Kontakte 306A zu bilden. Bei einer Ausführungsform ist der Vertiefungsprozess ein getimter Ätzprozess.
  • Unter Bezugnahme auf 3H befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe wird eine Gate-Isolationskappenschicht 366 über den vertieften lokalen Gate-Kontakten 306A der Gate-Strukturen gebildet. Bei einer Ausführungsform, wie dargestellt, wird die Dummy-Gate-Stopfenstruktur 365 vor der Bildung der Gate-Isolationskappenschicht 366 entfernt, so dass das Material der Gate-Isolationskappenschicht 366 auch an der Gate-Stopfen-Stelle gebildet wird, um einen Gate-Stopfen 368 zu bilden. Jedoch wird die Dummy-Gate-Stopfenstruktur 365 bei einer anderen Ausführungsform während der Bildung der Gate-Isolationskappenschicht 366 beibehalten.
  • Unter Bezugnahme auf 31 befindet sich eine Querschnittsansicht, die eine „Senkrecht zu Gate“-Ansicht repräsentiert, auf der linken Seite und befindet sich eine Querschnittsansicht, die eine „Senkrecht zur Finne“-Ansicht repräsentiert, auf der rechten Seite. In dieser Stufe werden die Zwischenschichtdielektrikum-Materialgebiete 352 entfernt, um Grabenkontaktöffnungen zu bilden. Grabenkontaktstrukturen 308/310 werden anschließend in den Grabenkontaktöffnungen, z. B. an der Source- oder Drain-Stelle, gebildet. Ein Grabenkontaktstopfen 314 kann vor der Bildung der Grabenkontaktstrukturen 308/310 gebildet werden, wie dargestellt ist.
  • Wieder unter Bezugnahme auf 31 kann bei einer Ausführungsform, obwohl dies nicht dargestellt ist, ein Metalloxidauskleidungsprozess auch oder stattdessen während der Fertigung des Grabenkontaktstopfens 314 implementiert werden, um die Bildung von Kurzschlüssen und/oder Metallsplittern in dem Grabenkontaktstopfen 314 zu verhindern. Außerdem wird unter Bezugnahme auf 31, falls die Dummy-Gate-Stopfenstruktur 365 während der Bildung der Gate-Isolationskappenschicht 366 beibehalten wird, ein Gate-Stopfen 368A gebildet, um die Dummy-Gate-Stopfenstruktur 365 nach der Bildung der Gate-Isolationskappenschicht 366 zu ersetzen. Bei einer solchen Ausführungsform wird ein anderes Material für einen Gate-Stopfen 368A als für die Gate-Isolationskappenschicht 366 verwendet.
  • Um eine Grundlage für SAGE-Konzepte bereitzustellen, die für hier beschriebene Ausführungsformen relevant sind, sind eine Skalierung von Gate-Endkappen- und Grabenkontakt(TCN)-Endkappengebieten wichtige Beiträge für eine Verbesserung von Transistorlayoutfläche und -dichte. Gate- und TCN-Endkappengebiete verweisen auf eine Gate- und TCN-Überlappung der Diffusionsgebiete/Finnen von Integrierter-Schaltkreis-Strukturen. Als ein Beispiel veranschaulicht 4 ein Layout 400 einschließlich Integrierter-Schaltkreis-Strukturen auf Finnenbasis, die eine Ende-zu-Ende-Beabstandung aufnehmen. Unter Bezugnahme auf 4 basieren eine erste 402 und zweite 404 Integrierter-Schaltkreis-Struktur auf einer Halbleiterfinne 406 bzw. 408. Jede Vorrichtung 402 und 404 weist eine Gate-Elektrode 410 bzw. 412 auf. Außerdem weist jede Vorrichtung 402 und 404 Grabenkontakte (TCNs) 414 bzw. 416 bei den Source- und Drain-Gebieten der Finne 406 bzw. 408 auf. Die Gate-Elektroden 410 und 412 und die TCNs 414 und 416 weisen jeweils ein Endkappengebiet auf, das sich abseits der entsprechenden Finnen 406 bzw. 408 befindet.
  • Wieder unter Bezugnahme auf 4 müssen Gate- und TCN-Endkappenabmessungen typischerweise einen Spielraum für Maskenregistrierungsfehler beinhalten, um einen robusten Transistorbetrieb für eine schlechteste Maskenfehlausrichtung sicherzustellen, wobei eine Ende-zu-Ende-Beabstandung 418 verbleibt. Dementsprechend ist eine andere wichtige Gestaltungsregel, die für eine Verbessrung des Transistorlayouts kritisch ist, die Beabstandung zwischen zwei angrenzenden Endkappen, die einander zugewandt sind. Jedoch wird es zunehmend schwieriger, die Parameter „2 *Endkappe + Ende-zu-Ende-Beabstandung“ unter Verwendung von lithografischer Strukturierung zu skalieren, um die Skalierungsanforderungen für neue Technologien zu erfüllen. Insbesondere erhöht die zusätzliche Endkappenlänge, die zum Erlauben eines Maskenregistrierungsfehlers notwendig ist, auch Gate-Kapazitätswerte aufgrund von längeren Überlappungslängen zwischen TCN- und Gate-Elektroden, wodurch ein dynamischer Produktenergieverbrauch erhöht und eine Leistungsfähigkeit verschlechtert wird. Vorherige Lösungen haben sich auf das Verbessern des Registrierungsbudgets und Strukturierungs- oder Auflösungsverbessrungen konzentriert, um eine Verkleinerung sowohl der Endkappenabmessung als auch der Endkappe-zu-Endkappe-Beabstandung zu ermöglichen.
  • Gemäß einer Ausführungsform der vorliegenden Offenbarung sind Ansätze beschrieben, die eine selbstausgerichtete Gate-Endkappe und TCN-Überlappung einer Halbleiterfinne vorsehen, ohne dass jegliche Notwendigkeit, eine Maskenregistrierung zu berücksichtigen. Bei einer solchen Ausführungsform wird ein entfernbarer Abstandshalter auf den Halbleiterfinnenendkappen gefertigt, der die Abmessungen der Gate-Endkappe und der Kontaktüberlappung bestimmt. Der durch Abstandshalter definierte Endkappenprozess ermöglicht, dass die Gate- und TCN-Endkappengebiete mit der Halbleiterfinne selbstausgerichtet sind, und erfordert daher keine zusätzliche Endkappenlänge, um eine Maskenfehlregistrierung zu berücksichtigen. Des Weiteren erfordern hier beschriebene Ansätze keine lithografische Strukturierung in zuvor notwendigen Stufen, da die Gate- und TCN-Endkappen-/Überlappungsabmessungen fest verbleiben, was zu einer Verbesserung (d.h. Reduzierung) der Variabilität elektrischer Parameter von Vorrichtung zu Vorrichtung führt.
  • Um einen nebeneinandergestellten Vergleich bereitzustellen, veranschaulichen 5A-5D Querschnittsansichten von signifikanten Prozessoperationen in einem herkömmlichen FinFET- oder Tri-Gate-Prozessfertigungsschema, während 6A-6D Querschnittsansichten von signifikanten Prozessoperationen in einem Selbstausgerichtete-Gate-Endkappe(SAGE)-Prozessfertigungsschema für FinFET- oder Tri-Gate-Vorrichtungen gemäß einer Ausführungsform der vorliegenden Offenbarung veranschaulichen.
  • Unter Bezugnahme auf 5A und 6A wird ein Volumenhalbleitersubstrat 500 oder 600, wie etwa ein Volumeneinkristallsiliciumsubstrat, bereitgestellt, das darin geätzte Finnen 502 bzw. 602 aufweist. Bei einer Ausführungsform werden die Finnen direkt in dem Volumensubstrat 500 oder 600 gebildet und werden von daher kontinuierlich mit dem Volumensubstrat 500 oder 600 gebildet. Es versteht sich, dass innerhalb des Substrats 500 oder 600 Flachgrabenisolationsstrukturen zwischen den Finnen gebildet werden können. Unter Bezugnahme auf 6A verbleiben eine Hartmaskenschicht 604, wie etwa eine Siliciumnitridhartmaskenschicht, und eine Padoxidschicht 606, wie etwa eine Siliciumdioxidschicht, anschließend an die Strukturierung zum Bilden der Finnen 602 auf den Finnen 602. Im Gegensatz dazu wurden unter Bezugnahme auf 5A eine solche Hartmaskenschicht und Padoxidschicht entfernt.
  • Unter Bezugnahme auf 5B wird eine Dummy- oder Permanent-Gate-Dielektrikum-Schicht 510 auf den freiliegenden Oberflächen der Halbleiterfinnen 502 gebildet und wird eine Dummy-Gate-Schicht 512 über der resultierenden Struktur gebildet. Im Gegensatz dazu wird unter Bezugnahme auf 6B wird eine Dummy- oder Permanent-Gate-Dielektrikum-Schicht 610 auf den freiliegenden Oberflächen der Halbleiterfinnen 602 gebildet und werden Dummy-Abstandshalter 612 angrenzend an die resultierende Struktur gebildet.
  • Unter Bezugnahme auf 5C wird eine Gate-Endkappen-Schnittstrukturierung durchgeführt und werden Isolationsgebiete 514 an den resultierenden strukturierten Dummy-Gate-Enden 516 gebildet. Bei dem herkömmlichen Prozessschema muss eine größere Gate-Endkappe gefertigt werden, und eine Gate-Maskenfehlausrichtung zu berücksichtigen, wie durch das Gebiet 518 mit Pfeilen dargestellt ist. Im Gegensatz dazu werden unter Bezugnahme auf 6C selbstausgerichtete Isolationsgebiete 614 gebildet, indem eine Isolationsschicht über der Struktur aus 6B bereitgestellt wird, z. B. durch Abscheiden und Planarisieren. Bei einer solchen Ausführungsform erfordert der selbstausgerichtete Gate-Endkappenprozess keinen zusätzlichen Platz für eine Maskenregistrierung, wie in 5C und 6C vergleichen wird.
  • Unter Bezugnahme auf 5D wird die Dummy-Gate-Elektrode 512 aus 5C mit permanenten Gate-Elektroden ersetzt. Falls eine Dummy-Gate-Dielektrikum-Schicht verwendet wird, kann eine solche Dummy-Gate-Dielektrikum-Schicht auch in diesem Prozess auch durch eine permanente Gate-Dielektrikum-Schicht ersetzt werden. Bei dem gezeigten speziellen Beispiel wird ein Doppel-Metall-Gate-Ersetzungsprozess durchgeführt, um eine n-Typ-Gate-Elektrode 520 über einer ersten Halbleiterfinne 502A bereitzustellen und um eine p-Typ-Gate-Elektrode 522 über einer zweiten Halbleiterfinne 502B bereitzustellen. Die n-Typ-Gate-Elektrode 520 und die p-Typ-Gate-Elektrode 522 werden zwischen den Gate-Endkappenisolationsstrukturen 514 gebildet, aber bilden dort einen p/n-Übergang 524, wo sie sich treffen. Die genaue Stelle des p/n-Übergangs 524 kann in Abhängigkeit von einer Fehlregistrierung variieren, wie durch das Gebiet 526 mit Pfeilen dargestellt ist.
  • Im Gegensatz dazu werden unter Bezugnahme auf 6D die Hartmaskenschicht 604 und die Padoxidschicht 606 entfernt und werden die Dummy-Abstandshalter 614 aus 6C mit permanenten Gate-Elektroden ersetzt. Falls eine Dummy-Gate-Dielektrikum-Schicht verwendet wird, kann eine solche Dummy-Gate-Dielektrikum-Schicht auch in diesem Prozess auch durch eine permanente Gate-Dielektrikum-Schicht ersetzt werden. Bei dem gezeigten speziellen Beispiel wird ein Doppel-Metall-Gate-Ersetzungsprozess durchgeführt, um eine n-Typ-Gate-Elektrode 620 über einer ersten Halbleiterfinne 602A bereitzustellen und um eine p-Typ-Gate-Elektrode 622 über einer zweiten Halbleiterfinne 602B bereitzustellen. Die n-Typ-Gate-Elektrode 620 und die p-Typ-Gate-Elektrode 622 werden dazwischen gebildet und werden auch durch die Gate-Endkappenisolationsstrukturen 614 separiert.
  • Wieder unter Bezugnahme auf 5D kann eine lokale Zwischenverbindung 540 gefertigt werden, um eine n-Typ-Gate-Elektrode 520 und eine p-Typ-Gate-Elektrode 622 zu kontaktieren, um einen leitfähigen Pfad um den p/n- Übergang 524 bereitzustellen. Gleichermaßen kann unter Bezugnahme auf 6D eine lokale Zwischenverbindung 640 gefertigt werden, um eine n-Typ-Gate-Elektrode 620 und eine p-Typ-Gate-Elektrode 622 zu kontaktieren, um einen leitfähigen Pfad um einen leitfähigen Pfad über die dazwischenliegende Isolationsstruktur 614 zwischen diesen bereitzustellen. Unter Bezugnahme auf die beiden 5D und 6D kann eine Hartmaske 542 oder 642 auf der lokalen Zwischenverbindung 540 bzw. 640 gebildet werden. Insbesondere unter Bezugnahme auf 6D wird bei einer Ausführungsform die Kontinuität der lokalen Zwischenverbindung 640 durch einen dielektrischen Stopfen 650 unterbrochen, falls eine Unterbrechung eines elektrischen Kontakts entlang einer Gate-Leitung notwendig ist. Wie hier verwendet, wird der Ausdruck „Stopfen“ verwendet, um auf einen nichtleitfähigen Raum oder eine Unterbrechung eines Metalls oder einer anderweitigen leitfähigen Struktur zu verweisen, wie etwa eine Unterbrechung eines lokalen Zwischenverbindungsmerkmals.
  • Gemäß einer oder mehreren Ausführungsformen der vorliegenden Offenbarung schließt ein Selbstausgerichtete-Gate-Endkappe(SAGE)-Verarbeitungsschema die Bildung von Gate-/Grabenkontaktendkappen ein, die gegenüber Finnen selbstausgerichtet sind, ohne eine zusätzliche Länge zu erfordern, um eine Maskenfehlregistrierung zu berücksichtigen. Dementsprechend können Ausführungsformen implementiert werden, um eine Verkleinerung der Transistorlayoutfläche zu ermöglichen. Des Weiteren kann ein Flexible-Finnenhöhe (z. B. Multi-Hsi)-Prozess eine unabhängige Optimierung unterschiedlicher Zellen für Leistung und Leistungsfähigkeit ermöglichen. Ein integrierter Prozessfluss, der beide Merkmale ermöglich, kann implementiert werden, um Skalierungs- und Leistungsfähigkeitsherausforderungen für zukünftige CMOS-Technologie zu bewältigen. Hier beschriebene Ausführungsformen können die Fertigung von Gate-Endkappenisolationsstrukturen einschließen, die auch als Gate-Wände oder SAGE-Wände bezeichnet werden können.
  • Allgemeiner stellen eine oder mehrere hier beschriebene Ausführungsformen einen Weg zur Flächenskalierung, zur Kapazitätsreduzierung und/oder zur Beseitigung verschiedener kritischer Frontend-Masken, wie etwa Gate-Schnittmasken, bereit. Bei einer solchen Ausführungsform kann die Breite eines minimalen Transistors um bis zu 30 % reduziert werden, indem ein oder mehrere hier beschriebene Ansätze implementiert werden. Die kleinere Transistorgröße reduziert die Kapazität zwischen dem Gate und TCN und andere parasitäre Kapazitäten. Bei einer Ausführungsform werden keine zusätzlichen Maskenvorgänge benötigt, um die Endkappen, Kontakte und lokalen Zwischenverbindungsleitungen zu erzeugen, so dass die vielen für solche Merkmale in dem Standardprozess benötigten Masken beseitigt werden.
  • Insbesondere können Schlüsselmerkmale einer oder mehrerer oben beschriebener Ausführungsformen eines oder mehreres von Folgendem beinhalten: (1) die Endkappe ist die Entfernung von der Finnenendkappe zu der Isolationsendkappe. Die Entfernung ist durch die Abstandshalterbreite definiert und ist die gleiche Größe für alle Transistoren. Es wird keine lithografische Strukturierung benötigt, um die Endkappe zu definieren, so dass es keine Notwendigkeit gibt, eine Maskenregistrierung in der Endkappe zu berücksichtigen; (2) Die TCN-Überlappung der Finne wird durch die Abstandshalterbreite bestimmt und ist ebenfalls nicht durch eine Maskenregistrierung beeinflusst. Ausführungsformen können auf die 7nm-Knoten-Generation anwendbar sein, z. B. um eine Transistorlayoutdichte und Gate-Kapazität (Verbesserung der dynamischen Energie und Leistungsfähigkeit) zu verbessern und eine Gesamtmaskenanzahl zu reduzieren. Es versteht sich, dass die aus den obigen beispielhaften Verarbeitungsschemata resultierenden Strukturen auf gleiche oder ähnliche Weise für anschließende Verarbeitungsoperationen verwendet werden können, um eine Vorrichtungsfertigung, wie etwa eine PMOS- oder NMOS-Vorrichtungsfertigung, abzuschließen.
  • Wie durch die vorliegende Anmeldung hinweg beschrieben, kann ein Substrat aus einem Halbleitermaterial bestehen, das einem Herstellungsprozess widerstehen kann und in dem Ladung migrieren kann. Bei einer Ausführungsform ist ein Substrat, das hier beschrieben ist, ein Volumensubstrat, das aus einer kristallinen Silicium-, Silicium/Germanium- oder Germaniumschicht besteht, die mit einem Ladungsträger, wie etwa unter anderem Phosphor, Arsen, Bor oder einer Kombination davon, dotiert ist, um ein aktives Gebiet zu bilden. Bei einer Ausführungsform ist die Konzentration von Siliciumatomen in einem solchen Volumensubstrat größer als 97 %. Bei einer anderen Ausführungsform besteht ein Volumensubstrat aus einer epitaktischen Schicht, die auf einem individuellen kristallinen Substrat aufgewachsen ist, z. B. eine epitaktische Siliciumschicht, die auf einem mit Bor dotierten monokristallinen Volumensiliciumsubstrat aufgewachsen ist. Ein Volumensubstrat kann alternativ aus einem Gruppe-III-V-Material bestehen. Bei einer Ausführungsform besteht ein Volumensubstrat aus einem III-V-Material, wie etwa unter anderem Galliumnitrid, Galliumphosphid, Galliumarsenid, Indiumphosphid, Indiumantimonid, Indiumgalliumarsenid, Aluminiumgalliumarsenid, Indiumgalliumphosphid oder einer Kombination davon. Bei einer Ausführungsform besteht ein Volumensubstrat aus einem III-V-Material und sind die Ladungsträgerdotierungsstofffremdstoffatome solche, wie etwa Kohlenstoff, Silicium, Germanium, Sauerstoff, Schwefel, Selen oder Tellur, sind aber wicht darauf beschränkt.
  • Wie durch die vorliegende Anmeldung hindurch beschrieben, können Gate-Leitungen oder Gate-Strukturen aus einem Gate-Elektrode-Stapel bestehen, der eine Gate-Dielektrikum-Schicht und eine Gate-Elektrode-Schicht beinhaltet. Bei einer Ausführungsform besteht die Gate-Elektrode des Gate-Elektrode-Stapels aus einem Metall-Gate und besteht die Gate-Dielektrikum-Schicht aus einem High-k-Material. Zum Beispiel besteht die Gate-Dielektrikum-Schicht bei einer Ausführungsform aus einem Material, wie etwa unter anderem Hafniumoxid, Hafniumoxinitrid, Hafniumsilicat, Lanthanoxid, Zirconiumoxid, Zirconiumsilicat, Tantaloxid, Bariumstrontiumtitanat, Bariumtitanat, Strontiumtitanat, Yttriumoxid, Aluminiumoxid, Bleiscandiumtantaloxid, Bleizinkniobat oder einer Kombination davon. Des Weiteren kann ein Teil der Gate-Dielektrikum-Schicht eine Schicht aus nativem Oxid beinhalten, das von den oberen wenigen Schichten eines Halbleitersubstrats gebildet wird. Bei einer Ausführungsform besteht das Gate-Dielektrikum aus einem oberen High-k-Teil und einem unteren Teil, der aus einem Oxid eines Halbleitermaterials besteht. Bei einer Ausführungsform besteht die Gate-Dielektrikum-Schicht aus einem oberen Teil aus Hafniumoxid und einem unteren Teil aus Siliciumdioxid oder Siliciumoxinitrid. Bei manchen Implementierungen ist ein Teil des Gate-Dielektrikums eine „U“-förmige Struktur, die einen unteren Teil im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandteile, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind, beinhaltet.
  • Bei einer Ausführungsform besteht eine Gate-Elektrode aus einer Metallschicht, wie etwa unter anderem Metallnitriden, Metallcarbiden, Metallsiliciden, Metallaluminiden, Hafnium, Zirconium, Titan, Tantal, Aluminium, Ruthenium, Palladium, Platin, Kobalt, Nickel oder leitfähigen Metalloxiden. Bei einer speziellen Ausführungsform besteht die Gate-Elektrode aus einem Nicht-Austrittsarbeitseinstellungsfüllmaterial, das oberhalb einer Metallaustrittsarbeitseinstellungsschicht gebildet ist. Die Gate-Elektrode-Schicht kann aus einem p-Typ-Austrittsarbeitsmetall oder einem n-Typ-Austrittsarbeitsmetall in Abhängigkeit davon bestehen, ob der Transistor ein PMOS- oder ein NMOS-Transistor sein soll. Bei einigen Implementierungen kann die Gate-Elektrode-Schicht aus einem Stapel aus zwei oder mehr Metallschichten bestehen, wobei eine oder mehrere Metallschichten Austrittsarbeitsmetallschichten sind und wenigstens eine Metallschicht eine leitfähige Füllschicht ist. Für einen PMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Ruthenium, Palladium, Platin, Kobalt, Nickel und leitfähige Metalloxide, z. B. Rutheniumoxid. Eine p-Typ-Metallschicht wird die Bildung einer PMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 4,9 eV und etwa 5,2 eV liegt. Für einen NMOS-Transistor beinhalten Metalle, die für die Gate-Elektrode verwendet werden können, unter anderem Hafnium, Zirconium, Titan, Tantal, Aluminium, Legierungen dieser Metalle und Carbide dieser Metalle, wie etwa Hafniumcarbid, Zirconiumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid. Eine n-Typ-Metallschicht wird die Bildung einer NMOS-Gate-Elektrode mit einer Austrittsarbeit ermöglichen, die zwischen etwa 3,9 eV und etwa 4,2 eV liegt. Bei manchen Implementierungen kann die Gate-Elektrode aus einer „U“-förmigen Struktur bestehen, die einen unteren Teil im Wesentlichen parallel zu der Oberfläche des Substrats und zwei Seitenwandteile, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind, beinhaltet. Bei einer anderen Implementierung kann wenigstens eine der Metallschichten, die die Gate-Elektrode bilden, einfach eine ebenflächige Schicht sein, die im Wesentlichen parallel zu der oberen Oberfläche des Substrats ist und keine Seitenwandteile aufweist, die im Wesentlichen senkrecht zu der oberen Oberfläche des Substrats sind. Bei weiteren Implementierungen der Offenbarung kann die Gate-Elektrode aus einer Kombination von U-förmigen Strukturen und ebenflächigen nicht-U-förmigen Strukturen bestehen. Zum Beispiel kann die Gate-Elektrode aus einer oder mehreren U-förmigen Metallschichten bestehen, die oben auf einer oder mehreren planaren nicht U-förmigen Schichten ausgebildet sind.
  • Wie durch die vorliegende Anmeldung hinweg beschrieben, können Abstandshalter, die mit Gate-Leitungen oder Elektrodenstapeln assoziiert sind, aus einem Material bestehen, das dazu geeignet ist, schlussendlich eine permanente Gate-Struktur elektrisch von angrenzenden leitfähigen Kontakten, wie etwa selbstausgerichteten Kontakten, zu isolieren oder zu der Isolation davon beizutragen. Zum Beispiel bestehen bei einer Ausführungsform die Abstandshalter aus einem dielektrischen Material, wie etwa unter anderem Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertem Siliciumnitrid.
  • Wie durch die vorliegende Anmeldung hinweg beschrieben, können Isolationsgebiete, wie etwa flache Grabenisolationsgebiete oder Unterfinnenisolationsgebiete, aus einem Material bestehen, das dazu geeignet ist, schlussendlich Teile einer permanenten Gate-Struktur elektrisch von einem darunterliegenden Volumensubstrat zu isolieren oder zu der Isolation davon beizutragen oder aktive Gebiete zu isolieren, die in einem darunterliegenden Volumensubstrat gebildet sind, wie etwa Isolation von aktiven Finnengebieten. Zum Beispiel besteht bei einer Ausführungsform ein Isolationsgebiet aus einer oder mehreren Schichten eines dielektrischen Materials, wie etwa unter anderem Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid, mit Kohlenstoff dotiertes Siliciumnitrid oder eine Kombination davon.
  • Bei einer Ausführungsform, wie hier beschrieben, können selbstausgerichtete Gate-Endkappenisolationsstrukturen aus einem Material oder Materialien bestehen, die dazu geeignete sind, schlussendlich Teile permanenter Gate-Strukturen elektrisch zu isolieren oder zu deren Isolation beizutragen. Beispielhafte Materialien oder Materialkombinationen beinhalten eine Einzelmaterialstruktur, wie etwa Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertes Siliciumnitrid. Andere beispielhafte Materialien oder Materialkombinationen beinhalten einen Mehrschichtstapel mit einem unteren Teil aus Siliciumdioxid, Siliciumoxinitrid, Siliciumnitrid oder mit Kohlenstoff dotiertem Siliciumnitrid und einen oberen Teil aus einem Material mit höherer dielektrischer Konstante, wie etwa Hafniumoxid. Es versteht sich, dass SAGE-Wände variierender Dicke gefertigt werden können, z. B. um relativ schmale SAGE-Wände und relativ breite SAGE-Wände bereitzustellen. Es versteht sich auch, dass die Fertigung von Gate-Endkappenisolationsstrukturen zu der Bildung einer Naht innerhalb der Gate-Endkappenisolationsstrukturen führen kann. Es versteht sich auch, dass die Gate-Endkappenisolationsstrukturen in Abhängigkeit von der Beabstandung angrenzender Finnen abweichen können.
  • Bei einer Ausführungsformen involvieren möglicherweise hier beschriebene Ansätze die Bildung einer Kontaktstrukturierung, die sehr gut mit einer existierenden Gate-Strukturierung ausgerichtet ist, während die Verwendung eines lithografischen Vorgangs mit einem äußerst engen Überdeckungsgenauigkeitsbudget beseitigt wird. Bei einer solchen Ausführungsform ermöglicht dieser Ansatz das Verwenden einer intrinsisch hochselektiven Nassätzung (z. B. gegenüber Trocken- oder Plasmaätzen), um Kontaktöffnungen zu erzeugen. Bei einer Ausführungsform wird eine Kontaktstrukturierung durch Nutzen einer existierenden Gate-Strukturierung in Kombination mit einem Kontaktstopfenlithografievorgang gebildet. Bei einer solchen Ausführungsform ermöglicht der Ansatz das Beseitigen der Notwendigkeit für einen ansonsten kritischen Lithografievorgang zum Erzeugen einer Kontaktstrukturierung, wie sie bei anderen Ansätzen verwendet wird. Bei einer Ausführungsform wird ein Grabenkontaktgitter nicht getrennt strukturiert, sondern wird stattdessen zwischen Poly(Gate)-Leitungen gebildet. Zum Beispiel wird bei einer solchen Ausführungsform ein Grabenkontaktgitter anschließend an das Gate-Gitter-Strukturieren, aber vor Gate-Gitter-Schnitten gebildet.
  • Bei manchen Ausführungsformen platziert die Anordnung einer Halbleiterstruktur oder -vorrichtung einen Gate-Kontakt über Teilen einer Gate-Leitung oder einen Gate-Stapel über Isolationsgebieten. Jedoch kann eine solche Anordnung als eine ineffiziente Verwendung von Layoutplatz gesehen werden. Bei einer anderen Ausführungsform weist eine Halbleitervorrichtung Kontaktstrukturen auf, die Teile einer Gate-Elektrode kontaktieren, die über einem aktiven Gebiet gebildet ist. Dementsprechend können COAG-Strukturen (COAG: Contact Over Active Gate - Kontakt über aktivem Gate) gebildet werden. Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung betreffen Halbleiterstrukturen oder -vorrichtungen mit einer oder mehreren Gate-Kontakt-Strukturen (z. B. als Gate-Kontakt-Vias), die über aktiven Teilen von Gate-Elektroden der Halbleiterstrukturen oder -vorrichtungen angeordnet sind. Eine oder mehrere Ausführungsformen der vorliegenden Offenbarung betreffen Verfahren zum Fertigen von Halbleiterstrukturen oder -vorrichtungen mit einer oder mehreren Gate-Kontakt-Strukturen, die über aktiven Teilen von Gate-Elektroden der Halbleiterstrukturen oder -vorrichtungen gebildet sind. Hier beschriebene Ansätze können verwendet werden, um eine Standardzellenfläche zu reduzieren, indem eine Gate-Kontakt-Bildung über aktiven Gate-Gebieten ermöglicht wird. Bei einer oder mehreren Ausführungsformen sind die Gate-Kontakt-Strukturen, die zum Kontaktieren der Gate-Elektroden gefertigt sind, selbstausgerichtete Via-Strukturen.
  • Allgemeiner betreffen ein oder mehrere Ausführungsformen Ansätze zum, und Strukturen gebildet aus, Aufstellen eines Gate-Kontakt-Vias direkt auf einem aktiven Transistor-Gate. Solche Ansätze können die Notwendigkeit einer Ausdehnung einer Gate-Leitung auf einer Isolation zu Kontaktzwecken beseitigen. Solche Ansätze können auch die Notwendigkeit für eine separate Gate-Kontakt(GCN)-Schicht zum Leiten von Signalen von einer Gate-Leitung oder Struktur beseitigen. Bei einer Ausführungsform wird das Beseitigen der obigen Merkmale erreicht, indem Kontaktmetalle in einem Grabenkontakt (TCN) zurückgesetzt werden und ein zusätzliches dielektrisches Material in dem Prozessfluss (z. B. TILA) eingeführt wird. Das zusätzliche dielektrische Material ist als eine Grabenkontaktdielektrikumkappenschicht mit Ätzcharakteristiken verschieden von der Gate-Dielektrikum-Material-Kappenschicht, die bereits für eine Grabenkontaktausrichtung in einem GAP-Verarbeitungsschema (GAP: Gate Aligned contact Process - Gate-ausgerichteter Kontaktprozess) (z. B. GILA) verwendet wird, enthalten. Bei Technologien, bei denen Raum- und Layouteinschränkungen im Vergleich zu Raum- und Layouteinschränkungen einer momentanen Generation etwas lockerer sind, kann jedoch ein Kontakt zu einer Gate-Struktur gefertigt werden, indem ein Kontakt zu einem Teil der Gate-Elektrode hergestellt wird, der über einem Isolationsgebiet angeordnet ist.
  • Des Weiteren kann eine Gate-Stapel-Struktur durch einen Ersatz-Gate-Prozess gefertigt werden. Bei einem solchen Schema kann Dummy-Gate-Material, wie etwa Polysilicium oder Siliciumnitridsäulenmaterial, entfernt und mit einem permanenten Gate-Elektrode-Material ersetzt werden. Bei einer solchen Ausführungsform wird eine permanente Gate-Dielektrikum-Schicht auch in diesem Prozess gebildet anstatt von einer früheren Verarbeitung durchgebracht zu werden. Bei einer Ausführungsform werden Dummy-Gates durch einen Trockenätz- oder Nassätzprozess entfernt. Bei einer Ausführungsform bestehen Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mit einem Trockenätzprozess einschließlich der Verwendung von SF6 entfernt. Bei einer anderen Ausführungsform bestehen Dummy-Gates aus polykristallinem Silicium oder amorphem Silicium und werden mit einem Nassätzprozess einschließlich der Verwendung von wässrigem NH4OH oder Tetramethylammoniumhydroxid entfernt. Bei einer Ausführungsform bestehen Dummy-Gates aus Siliciumnitrid und werden mit einer Nassätzung einschließlich wässriger Phosphorsäure entfernt.
  • Bei einer Ausführungsform erwägen ein oder mehrere hier beschriebene Ansätze im Wesentlichen einen Dummy- oder Ersatz-Gate-Prozess in Kombination mit einem Dummy- und Ersatzkontaktprozess, um bei der Struktur anzukommen. Bei einer solchen Ausführungsform wird der Ersatzkontaktprozess nach dem Ersatz-Gate-Prozess durchgeführt, um ein Hochtemperaturtempern von wenigstens einem Teil des permanenten Gate-Stapels zu ermöglichen. Zum Beispiel wird bei einer speziellen solchen Ausführungsform ein Tempern wenigstens eines Teils der permanenten Gate-Strukturen bei einer Temperatur größer als näherungsweise 600 Grad Celsius durchgeführt, z. B. nachdem eine Gate-Dielektrikum-Schicht gebildet wurde. Das Tempern wird vor der Bildung der permanenten Kontakte durchgeführt.
  • Bei einer Ausführungsform besteht das Zwischenschichtdielektrikum (ILD)-Material, wie durch die gesamte vorliegende Beschreibung hinweg verwendet, aus einer Schicht eines dielektrischen oder isolierenden Materials oder beinhaltet eine solche. Beispiele für geeignete dielektrische Materialien beinhalten unter anderem Oxide von Silicium (z. B. Siliciumdioxid (SiO2)), dotierte Oxide von Silicium, fluorierte Oxide von Silicium, mit Kohlenstoff dotierte Oxide von Silicium, verschiedene Low-k-Dielektrikum-Materialien, die in der Technik bekannt sind, und Kombinationen davon. Das Zwischenschichtdielektrikum-Material kann durch herkömmliche Techniken, wie etwa chemische Gasphasenabscheidung (CVD: Chemical Vapor Deposition), physikalische Gasphasenabscheidung (PVD: Physical Vapor Deposition) oder durch andere Abscheidungsverfahren, gebildet werden.
  • Bei einer Ausführungsform bestehen Metallleitungen oder Zwischenverbindungsleitungsmaterial (und Via-Material), wie ebenfalls die gesamte vorliegende Beschreibung hindurch verwendet, aus einem oder mehreren Metallen oder anderen leitenden Strukturen. Ein übliches Beispiel ist die Verwendung von Kupferleitungen und -strukturen, die Barriereschichten zwischen dem Kupfer und dem umgebenden ILD-Material beinhalten können oder nicht. Wie hierin verwendet, beinhaltet der Begriff „Metall“ Legierungen, Stapel und andere Kombination mehrerer Metalle. Zum Beispiel können die Metallzwischenverbindungsleitungen Barriereschichten (z. B. Schichten einschließlich Ta und/oder TaN und/oder Ti und/oder TiN), Stapel unterschiedlicher Metalle oder Legierungen usw. beinhalten. Dementsprechend können die Zwischenverbindungsleitungen eine einzige Materialschicht sein oder können aus einigen Schichten gebildet sein, einschließlich leitfähiger Auskleidungsschichten und Füllschichten. Ein beliebiger geeigneter Abscheidungsprozess, wie etwa Elektroplattieren, chemische Gasphasenabscheidung oder physikalische Gasphasenabscheidung, können zum Bilden von Zwischenverbindungsleitungen verwendet werden. Bei einer Ausführungsform bestehen die Zwischenverbindungsleitungen aus einem leitfähigen Material, wie etwa unter anderem Cu, Al, Ti, Zr, Hf, V, Ru, Co, Ni, Pd, Pt, W, Ag, Au oder Legierungen davon. Die Zwischenverbindungsleitungen werden manchmal in der Technik auch als Leiterbahnen, Drähte, Leitungen, Metall oder einfach Zwischenverbindung bezeichnet.
  • Bei einer Ausführungsform bestehen Hartmasken-, Kappenschicht- oder Stopfenmaterialien, wie ebenfalls die gesamte vorliegende Beschreibung hindurch verwendet, aus dielektrischen Materialien, die vom Zwischenschichtdielektrikummaterial verschieden sind. Bei einer Ausführungsform können unterschiedliche Hartmasken-, Kappen- oder Stopfenmaterialien in unterschiedlichen Gebieten verwendet werden, um eine unterschiedliche Wachstums- oder Ätzselektivität zueinander und zu darunterliegenden dielektrischen und Metallschichten bereitzustellen. Bei manchen Ausführungsformen beinhaltet eine Hartmaskenschicht, eine Kappen- oder Stopfenschicht eine Schicht aus einem Nitrid von Silicium (z. B. Siliciumnitrid) oder eine Schicht aus einem Oxid von Silicium oder beide oder eine Kombination davon. Andere geeignete Materialien können Materialien auf Kohlenstoffbasis beinhalten. Alternativ dazu können in Abhängigkeit von der bestimmten Implementierung andere Hartmasken-, Kappen- oder Stopfenschichten verwendet werden, die in der Technik bekannt sind. Die Hartmasken-, Kappen- oder Stopfenschichten können durch CVD, PVD oder durch andere Abscheidungsverfahren gebildet werden.
  • Bei einer Ausführungsform, wie auch durch die vorliegende Beschreibung hinweg verwendet, werden lithografische Vorgänge unter Verwendung von 193-nm-Immersionslithografie (i193), EUV- und/oder EBDW-Lithografie oder dergleichen gebildet. Ein Positiv- oder Negativfotolack kann verwendet werden. Bei einer Ausführungsform ist eine lithografische Maske eine Dreifachschichtmaske, die aus einem topographischen Maskierungsteil, einer Antireflexionsbeschichtung(ARC: Anti-Reflective Coating)-Schicht und einer Fotolackschicht besteht. Bei einer bestimmten solchen Ausführungsform ist der topographische Maskierungsteil eine Kohlenstoffhartmaske(CHM)-Schicht und ist die Antireflexionsbeschichtungsschicht eine Silicium-ARC-Schicht.
  • Rastermaßteilungsverarbeitungs- und Strukturierungsszenarien können implementiert werden, um hier beschriebene Ausführungsformen zu ermöglichen oder können als Teil von hier beschriebenen Ausführungsformen enthalten sein. Rastermaßteilungsstrukturierung verweist typischerweise auf Rastermaßhalbierung, Rastermaßviertelung usw. Rastermaßteilungsschemata können auf FEOL-Verarbeitung, BEOL-Verarbeitung oder sowohl FEOL(Vorrichtung)- als auch BEOL(Metallisierungs)-Verarbeitung anwendbar sein. Gemäß einer oder mehreren hier beschriebenen Ausführungsformen wird eine optische Lithografie zuerst implementiert, um unidirektionale Leitungen (z. B. entweder strikt unidirektional oder hauptsächlich unidirektional) in einem vordefinierten Rastermaß zu drucken. Eine Rastermaßteilungsverarbeitung wird dann als eine Technik implementiert, um eine Leitungsdichte zu erhöhen.
  • Bei einer Ausführungsform wird der Begriff „Gitterstruktur“ für Finnen, Gate-Leitungen, Metallleitungen, ILD-Leitungen oder Hartmaskenleitungen hier verwendet, um sich auf eine Gitterstruktur mit engem Rastermaß zu beziehen. Bei einer solchen Ausführungsform ist das enge Rastermaß nicht direkt durch eine ausgewählte Lithografie erreichbar. Zum Beispiel kann zunächst eine Strukturierung basierend auf einer ausgewählten Lithografie gebildet werden, aber das Rastermaß kann durch die Verwendung von Abstandshaltermaskenstrukturierung halbiert werden, wie in der Technik bekannt ist. Darüber hinaus kann das ursprüngliche Rastermaß durch einen zweiten Durchgang einer Abstandshaltermaskenstrukturierung geviertelt werden. Entsprechend können die hier beschriebenen gitterähnlichen Strukturierungen Metallleitungen, ILD-Leitungen oder Hartmaskenleitungen in einem im Wesentlichen einheitlichen Rastermaß beanstandet und mit einer im Wesentlichen einheitlichen Breite aufweisen. Zum Beispiel würde bei manchen Ausführungsformen die Rastermaßvariation innerhalb von zehn Prozent liegen und würde die Breitenvariation innerhalb von zehn Prozent liegen und bei manchen Ausführungsformen würde die Rastermaßvariation innerhalb von fünf Prozent liegen und würde die Breitenvariation innerhalb von fünf Prozent liegen. Die Strukturierung kann durch einen Rastermaßhalbierungs- oder Rastermaßviertelungs- oder einen anderen Rastermaßteilungsansatz gefertigt werden. Bei einer Ausführungsform weist das Gitter nicht notwendigerweise ein einziges Rastermaß auf.
  • Es versteht sich, dass nicht alle Aspekte der hier beschriebenen Prozesse umgesetzt werden müssen, um in die Idee und den Schutzumfang von Ausführungsformen der vorliegenden Offenbarung zu fallen. Zum Beispiel müssen bei einer Ausführungsform Dummy-Gates nicht jemals vor dem Fertigen von Gate-Kontakten über aktiven Teilen der Gate-Stapel gebildet werden. Die oben beschriebenen Gate-Stapel können tatsächlich permanente Gate-Stapel wie anfänglich gebildet sein. Außerdem können die hier beschriebenen Prozesse verwendet werden, um eine oder mehrere Halbleitervorrichtungen zu bilden. Die Halbleitervorrichtungen können Transistoren oder ähnliche Vorrichtungen sein. Zum Beispiel sind bei einer Ausführungsform die Halbleitervorrichtungen Metall-Oxid-Halbleiter(MOS)-Transistoren für Logik oder Speicher oder sind Bipolartransistoren. Außerdem weisen bei einer Ausführungsform die Halbleitervorrichtungen eine dreidimensionale Architektur, wie etwa eine Tri-Gate-Vorrichtung, eine Vorrichtung mit unabhängig angesteuertem Doppel-Gate oder ein FIN-FET, auf. Eine oder mehrere Ausführungsformen können insbesondere nützlich zum Fertigen von Halbleitervorrichtungen mit einem 10-Nanometer(10 nm)-Technologieknoten, Sub-10-Nanometer(10 nm)-Technologieknoten sein.
  • Zusätzliche oder Zwischenvorgänge für eine FEOL-Schicht- oder - Struktur-Fertigung (oder BEOL-Schicht- oder -Strukturfertigung) können standardmäßige mikroelektronische Fertigungsprozesse beinhalten, wie etwa Lithografie, Ätzen, Dünnfilmabscheidung, Planarisierung (wie etwa chemisch-mechanisches Polieren (CMP)), Diffusion, Metrologie, die Verwendung von Opferschichten, die Verwendung von Ätzstoppschichten, die Verwendung von Planarisierungsstoppschichten oder eine beliebige andere assoziierte Handlung mit Mikroelektronikkomponentenfertigung. Es versteht sich auch, dass die Prozessvorgänge, die für den vorhergehenden Prozessfluss beschrieben sind, in alternativen Abfolgen umgesetzt werden können, nicht jeder Vorgang durchgeführt werden muss oder zusätzliche Prozessvorgänge durchgeführt werden können oder beides.
  • Bei einer Ausführungsform, wie hier beschreiben, beinhaltet eine Integrierter-Schaltkreis-Struktur nichtplanare Vorrichtungen, wie etwa unter anderem eine FinFET- oder Tri-Gate-Vorrichtung. Die nichtplanaren Vorrichtungen können ferner eine oder mehrere entsprechende darüber liegenden Nanodrahtstrukturen oberhalb der FinFET- oder Tri-Gate-Vorrichtung beinhalten. Bei einer solchen Ausführungsform besteht ein entsprechendes halbleitendes Kanalgebiet aus einem dreidimensionalen Körper mit einem oder mehreren diskreten Nanodrahtkanalteilen, die über dem dreidimensionalen Körper liegen, oder ist darin gebildet. Bei einer solchen Ausführungsform umgeben die Gate-Strukturen wenigstens eine obere Oberfläche und ein Paar von Seitenwänden des dreidimensionalen Körpers und umgeben ferner jeden des einen oder der mehreren diskreten Nanodrahtkanalteile.
  • Die hier offenbarten Ausführungsformen können zur Herstellung einer großen Vielfalt verschiedener Typen von integrierten Schaltkreisen oder mikroelektronischen Vorrichtungen verwendet werden. Beispiele für solche integrierte Schaltkreise beinhalten unter anderem Prozessoren, Chipsatzkomponenten, Grafikprozessoren, digitale Signalprozessoren, Mikrocontroller und dergleichen. Bei anderen Ausführungsformen kann ein Halbleiterspeicher hergestellt werden. Darüber hinaus können die integrierten Schaltkreise oder andere mikroelektronische Vorrichtungen in einer breiten Vielfalt von elektronischen Vorrichtungen verwendet werden, die in der Technik bekannt sind. Zum Beispiel in Computersystemen (z. B. Desktop, Laptop, Server), Mobiltelefonen, Elektronik für den persönlichen Gebrauch usw. Die integrierten Schaltkreise können mit einem Bus und anderen Komponenten in den Systemen gekoppelt sein. Zum Beispiel kann ein Prozessor durch einen oder mehrere Busse mit einem Speicher, einem Chipsatz usw. gekoppelt sein. Jeder von dem Prozessor, dem Speicher und dem Chipsatz kann möglicherweise unter Verwendung der hier offenbarten Ansätze hergestellt werden.
  • 7 veranschaulicht eine Rechenvorrichtung 700 gemäß einer Implementierung der vorliegenden Erfindung. Die Rechenvorrichtung 700 beherbergt eine Platine 702. Die Platine 702 kann eine Anzahl an Komponenten, einschließlich unter anderem eines Prozessors 704 und wenigstens eines Kommunikationschips 706, beinhalten. Der Prozessor 704 ist physisch und elektrisch mit der Platine 702 gekoppelt. Bei manchen Implementierungen ist der wenigstens eine Kommunikationschip 706 auch physisch und elektrisch mit der Platine 702 gekoppelt. Bei weiteren Implementierungen ist der Kommunikationschip 706 Teil des Prozessors 704.
  • In Abhängigkeit von ihren Anwendungen kann die Rechenvorrichtung 700 andere Komponenten beinhalten, die physisch und elektrisch mit der Platine 702 gekoppelt sein können oder auch nicht. Diese anderen Komponenten beinhalten unter anderem flüchtigen Speicher (z. B. DRAM), nichtflüchtigen Speicher (z. B. ROM), Flash-Speicher, einen Grafikprozessor, einen Digitalsignalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, eine Berührungsbildschirmanzeige, eine Berührungsbildschirmsteuerung, eine Batterie, einen Audiocodec, einen Videocodec, einen Leistungsverstärker, eine Globales-Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungsmesser, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeicherungsvorrichtung (wie etwa ein Festplattenlaufwerk, eine Compact-Disk (CD), eine Digital-Versatile-Disk (DVD) und so weiter).
  • Der Kommunikationschip 706 ermöglicht drahtlose Kommunikationen für die Übertragung von Daten zu und von der Rechenvorrichtung 700. Der Begriff „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltkreise, Vorrichtungen, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nichtfestes Medium Daten kommunizieren können. Der Ausdruck impliziert nicht, dass die assoziierten Vorrichtungen keinerlei Drähte enthalten, obwohl dies bei manchen Ausführungsformen der Fall sein kann. Der Kommunikationschip 706 kann beliebige einer Anzahl an drahtlosen Standards oder Protokollen implementieren, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Die Rechenvorrichtung 700 kann mehrere Kommunikationschips 706 beinhalten. Beispielsweise kann ein erster Kommunikationschip 706 kürzerreichweitiger drahtloser Kommunikation, wie etwa Wi-Fi und Bluetooth, gewidmet sein und kann ein zweiter Kommunikationschip 706 längerreichweitiger drahtloser Kommunikation, wie etwa GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und anderen, gewidmet sein.
  • Der Prozessor 704 der Rechenvorrichtung 700 beinhaltet einen Integrierter-Schaltkreis-Die, der innerhalb des Prozessors 704 gekapselt ist. Bei manchen Implementierungen von Ausführungsformen der Offenbarung umfasst der Integrierter-Schaltkreis-Die des Prozessors eine oder mehrere Strukturen, wie etwa Integrierter-Schaltkreis-Strukturen, die gemäß Implementierungen der Erfindung gebaut sind. Der Begriff „Prozessor“ kann sich auf eine beliebige Vorrichtung oder einen beliebigen Teil einer Vorrichtung beziehen, die bzw. der elektronische Daten aus Registern oder einem Speicher verarbeitet, um diese elektronischen Daten, oder beides, in andere elektronische Daten, die in Registern oder einem Speicher gespeichert werden können, umzuwandeln.
  • Der Kommunikationschip 706 beinhaltet auch einen Integrierter-Schaltkreis-Die, der innerhalb des Kommunikationschips 706 gekapselt ist. Gemäß einer anderen Implementierung der Offenbarung ist der Integrierter-Schaltkreis-Die des Kommunikationschips gemäß Implementierungen der Offenbarung gebaut.
  • Bei weiteren Implementierungen kann eine andere Komponente, die innerhalb der Rechenvorrichtung 700 untergebracht ist, einen Integrierter-Schaltkreis-Die enthalten, der gemäß Implementierungen von Ausführungsformen der Offenbarung gebaut ist.
  • Bei verschiedenen Ausführungsformen kann die Rechenvorrichtung 700 ein Laptop, ein Netbook, ein Notebook, ein Ultrabook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein ultramobiler PC, ein Mobiltelefon, ein Desktopcomputer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Settopbox, eine Unterhaltungssteuereinheit, eine Digitalkamera, ein tragbarer Musikspieler oder ein digitaler Videorecorder sein. Bei weiteren Implementierungen kann die Rechenvorrichtung 700 eine beliebige andere elektronische Vorrichtung, die Daten verarbeitet, sein.
  • 8 veranschaulicht einen Interposer 800, der eine oder mehrere Ausführungsformen der Offenbarung umfasst. Der Interposer 800 ist ein Zwischensubstrat, das zur Überbrückung von einem ersten Substrat 802 zu einem zweiten Substrat 804 verwendet wird. Das erste Substrat 802 kann zum Beispiel ein Integrierter-Schaltkreis-Die sein. Das zweite Substrat 804 kann zum Beispiel ein Speichermodul, eine Computer-Hauptplatine oder ein anderer Integrierter-Schaltkreis-Die sein. Allgemein ist der Zweck eines Interposers 800, eine Verbindung zu einem breiteren Rastermaß aufzuweiten oder eine Verbindung zu einer anderen Verbindung umzuleiten. Zum Beispiel kann ein Interposer 800 einen Integrierter-Schaltkreis-Die mit einer Kugelgitteranordnung (BGA: Ball Grid Array) 806 koppeln, die anschließend mit dem zweiten Substrat 804 gekoppelt werden kann. Bei manchen Ausführungsformen sind das erste und zweite Substrat 802/804 an gegenüberliegenden Seiten des Interposers 800 angebracht. Bei anderen Ausführungsformen sind das erste und zweite Substrat 802/804 an der gleichen Seite des Interposers 800 angebracht. Und bei weiteren Ausführungsformen sind drei oder mehr Substrate über den Interposer 800 miteinander verbunden.
  • Der Interposer 800 kann aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Keramikmaterial oder einem Polymermaterial, wie etwa Polyimid, gebildet sein. Bei weiteren Implementierungen kann der Interposer aus alternierend starren oder flexiblen Materialien gebildet sein, die die gleichen oben zur Verwendung in einem Halbleitersubstrat beschriebenen Materialien beinhalten können, wie etwa Silicium, Germanium und andere Gruppe-III-V- und Gruppe-IV-Materialien.
  • Der Interposer kann Metallzwischenverbindungen 808 und Vias 810 aufweisen, die unter anderem Siliciumdurchkontaktierungen (TSV - Through-Silicon Vias) 812 beinhalten. Der Interposer 800 kann ferner eingebettete Vorrichtungen 814 beinhalten, die sowohl passive als auch aktive Vorrichtungen beinhalten. Solche Vorrichtungen beinhalten unter anderem Kondensatoren, Entkopplungskondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren und ESD(elektrostatische Entladung)-Vorrichtungen. Komplexere Vorrichtungen, wie etwa Hochfrequenz(HF)-Vorrichtungen, Leistungsverstärker, Leistungsverwaltungsvorrichtungen, Antennen, Arrays, Sensoren und MEMS-Vorrichtungen, können auch auf dem Interposer 800 gebildet werden. Gemäß Ausführungsformen der Offenbarung können Einrichtungen oder Prozesse, die hier offenbart werden, bei der Fertigung des Interposers 800 oder bei der Fertigung von Komponenten, die in dem Interposer 800 enthalten sind, verwendet werden.
  • 9 ist eine isometrische Ansicht einer Mobilrechenplattform 900, die einen integrierten Schaltkreis (IC) einsetzt, der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmale beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Die Mobilrechenvorrichtung 900 kann eine portable Vorrichtung sein, die sowohl zur elektronischen Datenanzeige, elektronischen Datenverarbeitung als auch Drahtlosübertragung elektronischer Daten konfiguriert ist. Zum Beispiel kann die Mobilrechenvorrichtung 900 eine beliebige eines Tablet, eines Smartphones, eines Laptop-Computers usw. sein und beinhaltet einen Anzeigebildschirm 905, der bei dem Ausführungsbeispiel ein Berührungsbildschirm (kapazitiv, induktiv, resistiv usw.), ein integriertes System 910 auf Chipebene (SoC) oder Gehäuseebene und eine Batterie 913 ist. Wie veranschaulicht ist der Teil der Mobilrechenplattform 900, der durch die Batterie 913 oder eine nichtflüchtige Speicherung, wie etwa ein Solid-State-Laufwerk, belegt wird umso größer oder ist die Transistor-Gate-Anzahl für eine verbesserte Plattformfunktionalität umso größer, je größer das Niveau der Integration in dem System 910 ist, die durch eine höhere Transistorpackungsdichte ermöglicht wird. Gleichermaßen ist die Funktionalität umso größer, je größer die Ladungsträgerbeweglichkeit jedes Transistors in dem System 910 ist. Von daher können hier beschriebene Techniken Leistungsfähigkeits- und Formfaktorverbesserungen in der Mobilrechenplattform 900 ermöglichen.
  • Das integrierte System 910 ist ferner in der erweiterten Ansicht 920 veranschaulicht. Bei der beispielhaften Ausführungsform beinhaltet die gekapselte Vorrichtung 977 wenigstens einen Speicherchip (z. B. RAM) oder wenigstens einen Prozessorchip (z. B. einen Mehrfachkernmikroprozessor und/oder Grafikprozessor), der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmalen beinhaltet. Die gekapselte Vorrichtung 977 ist ferner mit der Platine 960 zusammen mit einem Leistungsverwaltungs-Integrierter-Schaltkreis (PMIC) 915 und/oder HF(Drahtlos)-Integrierter-Schaltkreis (HFIC) 925 einschließlich eines Breitband-HF(Drahtlos)-Senders und/oder -Empfängers (z. B. einschließlich eines digitalen Basisbands und ein analoges Front-End-Modul beinhaltet ferner einen Leistungsverstärker auf einem Übertragungspfad und einen Verstärker mit geringem Rauschen auf einem Empfangspfad) und/oder einer Steuerung 911 davon gekoppelt. Funktional führt der PMIC 915 eine Batterieleistungsregelung, DC-DC-Umwandlung usw. durch und weist somit einen Eingang auf, der mit der Batterie 913 gekoppelt ist, und mit einem Ausgang, der eine Stromversorgung an sämtliche anderen funktionalen Module bereitstellt. Wie ferner veranschaulicht, weist der HFIC 925 bei dem Ausführungsbeispiel einen Ausgang auf, der mit einer Antenne gekoppelt ist, um beliebige einer Anzahl an drahtlosen Standards oder Protokollen zur Implementierung bereitzustellen, einschließlich unter anderem Wi-Fi (IEEE-802.11-Familie), WiMAX (IEEE-802.16-Familie), IEEE-802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen derselben sowie beliebiger anderer Drahtlosprotokolle, die als 3G, 4G, 5G und darüber hinaus bezeichnet werden. Bei alternativen Implementierungen kann jedes dieser Module auf Platinenebene auf separaten ICs, die mit dem Gehäusesubstrat der gekapselten Vorrichtung 977 gekoppelt sind, oder innerhalb eines einzigen IC (SoC), der mit dem Gehäusesubstrat der gekapselten Vorrichtung 977 gekoppelt ist, integriert werden.
  • Bei einem anderen Aspekt werden Halbleitergehäuse zum Schutz eines Integrierter-Schaltkreis(IC)-Chips oder -Die und auch zum Versehen des Die mit einer elektrischen Schnittstelle zu einer externen Schaltungsanordnung verwendet. Mit der zunehmenden Nachfrage nach kleineren elektronischen Vorrichtungen, werden Halbleitergehäuse so gestaltet, dass sie noch kompakter sind und eine größere Schaltkreisdichte unterstützen müssen. Des Weiteren führt die Nachfrage nach Vorrichtungen mit höherer Leistungsfähigkeit zu einem Bedarf eines verbesserten Halbleitergehäuses, das ein dünnes Kapselungsprofil und eine geringe Gesamtwölbung kompatibel mit einer anschließenden Baugruppenverarbeitung ermöglicht.
  • Bei einer Ausführungsform wird Drahtbonden an ein keramisches oder organisches Gehäusesubstrat verwendet. Bei einer anderen Ausführungsform wird ein C4-Prozess verwendet, um einen Die an einem keramischen oder organischen Gehäusesubstrat zu montieren. Insbesondere können C4-Lötkugelverbindungen implementiert werden, um Flip-Chip-Zwischenverbindungen zwischen Halbleitervorrichtungen und Substraten bereitzustellen. Eine Flip-Chip- oder Controlled-Collapse-Chip-Connection (C4 - Chipverbindung mit gesteuertem Kollabieren) ist ein Typ einer Montage, die für Halbleitervorrichtungen, wie etwa Integrierter-Schaltkreis(IC)-Chips, MEMS oder Komponenten, die Löthügel anstelle von Drahtbondungen verwenden, verwendet wird. Die Löthügel werden auf den C4-Pads abgeschieden, die sich auf der oberen Seite des Substratgehäuses befinden. Um die Halbleitervorrichtung an dem Substrat zu montieren, wird sie mit der aktiven Seite nach unten gewandt auf der Montagefläche umgedreht. Die Löthügel werden verwendet, um die Halbleitervorrichtung direkt mit dem Substrat zu verbinden.
  • 10 veranschaulicht eine Querschnittsansicht eines Flip-Chipmontierten Die gemäß einer Ausführungsform der vorliegenden Offenbarung.
  • Unter Bezugnahme auf 10 beinhaltet eine Einrichtung 1000 einen Die 1002, wie etwa einen integrierten Schaltkreis (IC), der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt ist oder ein oder mehrere hier beschriebene Merkmale beinhaltet, gemäß einer Ausführungsform der vorliegenden Offenbarung. Der Die 1002 beinhaltet Metallisierungspads 1004 darauf. Ein Gehäusesubstrat 1006, wie etwa ein keramisches oder organisches Substrat, beinhaltet Verbindungen 1008 darauf. Der Die 1002 und das Gehäusesubstrat 1006 sind elektrisch durch Lötkugeln 1010 verbunden, die mit den metallisierten Pads 1004 und den Verbindungen 1008 gekoppelt sind. Ein Unterfüllmaterial 1012 umgibt die Lötkugeln 1010.
  • Das Verarbeiten eines Flip-Chips kann ähnlich einer herkömmlichen IC-Fertigung sein, mit einigen wenigen zusätzlichen Komponenten. Nahe dem Ende des Herstellungsprozesses werden die Anbringungspads metallisiert, um sie empfänglicher für Lot zu machen. Dies besteht typischerweise aus einigen Behandlungen. Ein kleiner Fleck Lot wird dann auf jedem metallisierten Pad abgeschieden. Die Chips werden dann aus dem Wafer wie üblich herausgeschnitten. Zum Anbringen des Flip-Chips in einem Schaltkreis wird der Chip umgedreht, um die Lotflecken herab auf Verbinder auf dem darunterliegenden Elektronikelement oder der darunterliegenden Leiterplatte zu bringen. Das Lot wird dann wiederaufgeschmolzen, um eine elektrische Verbindung zu produzieren, typischerweise unter Verwendung von Ultraschall oder alternativ eines Wiederaufschmelzlötprozesses. Dies lässt auch einen kleinen Raum zwischen der Schaltungsanordnung des Chips und der darunterliegenden Befestigung. In den meisten Fällen wird dann ein elektrisch isolierender Klebstoff „unterfüllt“, um eine stärkere mechanische Verbindung bereitzustellen, um eine Wärmebrücke bereitzustellen und um sicherzustellen, dass die Lötstellen nicht aufgrund differentieller Erwärmung des Chips und des Rests des Systems belastet werden.
  • Bei anderen Ausführungsformen werden gemäß einer Ausführungsform der vorliegenden Offenbarung neuere Kapselungs- und Die-zu-Die-Zwischenverbindungsansätze, wie etwa Siliciumdurchkontaktierungen (TSV) und Silicium-Interposer, implementiert, um ein Hochleistung-Mehrfachchipmodul (MCM) und ein System-in-Gehäuse (SiP: System in Package) zu fertigen, das einen integrierten Schaltkreis (IC) einbindet, der gemäß einem oder mehreren hier beschriebenen Prozessen gefertigt wird, oder ein oder mehrere hier beschriebene Merkmale beinhaltet.
  • Dementsprechend beinhalten Ausführungsformen der vorliegenden Offenbarung eine fortschrittliche Integrierter-Schaltkreis-Strukturfertigung.
  • Obwohl oben spezielle Ausführungsformen beschrieben wurden, sollen diese Ausführungsformen den Schutzumfang der vorliegenden Offenbarung nicht beschränken, selbst wenn nur eine einzige Ausführungsform mit Bezug auf ein bestimmtes Merkmal beschrieben ist. Beispiele für in der Offenbarung bereitgestellte Merkmale sollen veranschaulichend und nicht beschränkend sein, sofern nichts anderes angegeben ist. Die obige Beschreibung soll solche Alternativen, Modifikationen und Äquivalente, wie sie für einen Fachmann unter Nutzung der vorliegenden Offenbarung offensichtlich sind, abdecken.
  • Der Schutzumfang der vorliegenden Offenbarung beinhaltet ein beliebiges Merkmal oder eine beliebige Kombination von Merkmalen, die hier (explizit oder implizit) offenbart sind oder eine beliebige Verallgemeinerung davon, unabhängig davon, ob es ein beliebiges oder alle der hier adressierten Probleme abschwächt. Entsprechend können neue Ansprüche während einer Fortsetzung der vorliegenden Anmeldung (oder einer Anmeldung, die die Priorität zu dieser beansprucht) für eine beliebige solche Kombination von Merkmalen formuliert werden. Insbesondere können unter Bezugnahme auf die angehängten Ansprüche Merkmale aus abhängigen Ansprüchen mit jenen der unabhängigen Ansprüche kombiniert werden und können Merkmale von jeweiligen unabhängigen Ansprüchen auf eine beliebige angemessene Weise und nicht nur in den speziellen Kombinationen, die in den angehängten Ansprüchen aufgelistet sind, kombiniert werden.
  • Die folgenden Beispiele betreffen weitere Ausführungsformen. Die verschiedenen Merkmale der unterschiedlichen Ausführungsformen können verschiedenartig kombiniert werden, wobei manche Merkmale eingeschlossen und andere ausgeschlossen werden, um für eine Vielzahl von unterschiedlichen Anwendungen geeignet zu sein.
  • Ausführungsbeispiel 1: Eine Integrierter-Schaltkreis-Struktur beinhaltet eine erste Gate-Struktur über einer ersten Halbleiterfinne. Eine zweite Gate-Struktur befindet sich über einer zweiten Halbleiterfinne. Eine Gate-Endkappenisolationsstruktur befindet sich zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Gate-Struktur und in Kontakt mit diesen. Ein Gate-Stopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Graben-Struktur und der zweiten Graben-Struktur. Ein kristallines Metalloxidmaterial befindet sich lateral zwischen dem Gate-Stopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  • Ausführungsbeispiel 2: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, wobei das kristalline Metalloxidmaterial Titan und Sauerstoff beinhaltet.
  • Ausführungsbeispiel 3: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1 oder 2, wobei das kristalline Metalloxidmaterial leitfähig ist.
  • Ausführungsbeispiel 4: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2 oder 3, wobei das kristalline Metalloxidmaterial wenigstens teilweise polykristallin oder mikrokristallin ist.
  • Ausführungsbeispiel 5: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2, 3 oder 4, wobei die erste und zweite Gate-Struktur jeweils einen oberen lokalen Gate-Kontakt und eine unteren Gate-Elektrode beinhalten und wobei das kristalline Metalloxidmaterial sich ferner vertikal zwischen dem oberen lokalen Gate-Kontakt und der unteren Gate-Elektrode befindet.
  • Ausführungsbeispiel 6: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2, 3, 4 oder 5, wobei der Gate-Stopfen vertikal bezüglich der Gate-Endkappenisolationsstruktur fehlausgerichtet ist.
  • Ausführungsbeispiel 7: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2, 3, 4, 5 oder 6, wobei der Gate-Stopfen eine Breite aufweist, die größer als eine Breite der Gate-Endkappenisolationsstruktur ist.
  • Ausführungsbeispiel 8: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2, 3, 4, 5, 6 oder 7, die ferner eine erste Grabenkontaktstruktur über der ersten Halbleiterfinne und eine zweite Grabenkontaktstruktur über der zweiten Halbleiterfinne beinhaltet. Die Gate-Endkappenisolationsstruktur befindet sich lateral zwischen der ersten Grabenkontaktstruktur und der zweiten Grabenkontaktstruktur. Ein Grabenkontaktstopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten und zweiten Grabenkontaktstruktur. Ein zweites kristallines Metalloxidmaterial befindet sich lateral zwischen dem Grabenkontaktstopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Grabenkontaktstopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  • Ausführungsbeispiel 9: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 1, 2, 3, 4, 5, 6, 7 oder 8, wobei die erste und zweite Halbleiterfinne durch ein Grabenisolationsgebiet oberhalb eines Substrats hervorragen und wobei sich die Gate-Endkappenisolationsstruktur auf dem Grabenisolationsgebiet befindet.
  • Ausführungsbeispiel 10: Eine Integrierter-Schaltkreis-Struktur beinhaltet eine erste Grabenkontaktstruktur über einer ersten Halbleiterfinne. Eine zweite Grabenkontaktstruktur befindet sich über einer zweiten Halbleiterfinne. Eine Gate-Endkappenisolationsstruktur befindet sich zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Grabenkontaktstruktur und in Kontakt mit diesen. Ein Grabenkontaktstopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Grabenkontaktstruktur und der zweiten Grabenkontaktstruktur. Ein kristallines Metalloxidmaterial befindet sich lateral zwischen dem Grabenkontaktstopfen und der ersten Grabenkontaktstruktur und in Kontakt mit diesen und lateral zwischen dem Grabenkontaktstopfen und der zweiten Grabenkontaktstruktur und in Kontakt mit diesen.
  • Ausführungsbeispiel 11: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, wobei das kristalline Metalloxidmaterial Titan und Sauerstoff beinhaltet.
  • Ausführungsbeispiel 12: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10 oder 11, wobei das kristalline Metalloxidmaterial leitfähig ist.
  • Ausführungsbeispiel 13: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, 11 oder 12, wobei das kristalline Metalloxidmaterial wenigstens teilweise polykristallin oder mikrokristallin ist.
  • Ausführungsbeispiel 14: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, 11, 12 oder 13, wobei die erste und zweite Grabenkontaktstruktur jeweils einen oberen Teil und einen unteren Teil beinhalten und wobei sich das kristalline Metalloxidmaterial ferner vertikal zwischen dem oberen Teil und dem unteren Teil befindet.
  • Ausführungsbeispiel 15: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, 11, 12, 13 oder 14, wobei der Grabenkontaktstopfen vertikal bezüglich der Gate-Endkappenisolationsstruktur fehlausgerichtet ist.
  • Ausführungsbeispiel 16: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, 11, 12, 13, 14 oder 15, wobei der Grabenkontaktstopfen eine Breite aufweist, die größer als eine Breite der Gate-Endkappenisolationsstruktur ist.
  • Ausführungsbeispiel 17: Die Integrierter-Schaltkreis-Struktur aus Ausführungsbeispiel 10, 11, 12, 13, 14, 15 oder 16, wobei die erste und zweite Halbleiterfinne durch ein Grabenisolationsgebiet oberhalb eines Substrats hervorragen und wobei sich die Gate-Endkappenisolationsstruktur auf dem Grabenisolationsgebiet befindet.
  • Ausführungsbeispiel 18: Eine Rechenvorrichtung beinhaltet eine Platine und eine mit der Platine gekoppelte Komponente. Die Komponenten beinhaltet eine Integrierter-Schaltkreis-Struktur, die eine erste Gate-Struktur über einer ersten Halbleiterfinne beinhaltet. Eine zweite Gate-Struktur befindet sich über einer zweiten Halbleiterfinne. Eine Gate-Endkappenisolationsstruktur befindet sich zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Gate-Struktur und in Kontakt mit diesen. Ein Gate-Stopfen befindet sich über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Graben-Struktur und der zweiten Graben-Struktur. Ein kristallines Metalloxidmaterial befindet sich lateral zwischen dem Gate-Stopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  • Ausführungsbeispiel 19: Die Rechenvorrichtung aus Ausführungsbeispiel 18, die ferner einen mit der Platine gekoppelten Speicher beinhaltet.
  • Ausführungsbeispiel 20: Die Rechenvorrichtung aus Ausführungsbeispiel 18 oder 19, die ferner einen mit der Platine gekoppelten Kommunikationschip beinhaltet.
  • Ausführungsbeispiel 21: Die Rechenvorrichtung aus Ausführungsbeispiel 18, 19 oder 20, die ferner eine mit der Platine gekoppelte Kamera beinhaltet.
  • Ausführungsbeispiel 22: Die Rechenvorrichtung aus Ausführungsbeispiel 18, 19, 20 oder 21, die ferner eine mit der Platine gekoppelte Batterie beinhaltet.
  • Ausführungsbeispiel 23: Die Rechenvorrichtung aus Ausführungsbeispiel 18, 19, 20, 21 oder 22, die ferner eine mit der Platine gekoppelte Antenne beinhaltet.
  • Ausführungsbeispiel 24: Die Rechenvorrichtung aus Ausführungsbeispiel 18, 19, 20, 21, 22 oder 23, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.

Claims (24)

  1. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: eine erste Gate-Struktur über einer ersten Halbleiterfinne; eine zweite Gate-Struktur über einer zweiten Halbleiterfinne; eine Gate-Endkappenisolationsstruktur zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Gate-Struktur und in Kontakt mit diesen; einen Gate-Stopfen über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Graben-Struktur und der zweiten Graben-Struktur; und ein kristallines Metalloxidmaterial lateral zwischen dem Gate-Stopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  2. Integrierter-Schaltkreis-Struktur nach Anspruch 1, wobei das kristalline Metalloxidmaterial Titan und Sauerstoff umfasst.
  3. Integrierter-Schaltkreis-Struktur nach Anspruch 1 oder 2, wobei das kristalline Metalloxidmaterial leitfähig ist.
  4. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2 oder 3, wobei das kristalline Metalloxidmaterial wenigstens teilweise polykristallin oder mikrokristallin ist.
  5. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2, 3 oder 4, wobei die erste und zweite Gate-Struktur jeweils einen oberen lokalen Gate-Kontakt und eine unteren Gate-Elektrode umfasst und wobei das kristalline Metalloxidmaterial sich ferner vertikal zwischen dem oberen lokalen Gate-Kontakt und der unteren Gate-Elektrode befindet.
  6. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2, 3, 4 oder 5, wobei der Gate-Stopfen vertikal bezüglich der Gate-Endkappenisolationsstruktur fehlausgerichtet ist.
  7. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2, 3, 4, 5 oder 6, wobei der Gate-Stopfen eine Breite aufweist, die größer als eine Breite der Gate-Endkappenisolationsstruktur ist.
  8. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2, 3, 4, 5, 6 oder 7, die ferner Folgendes umfasst: eine erste Grabenkontaktstruktur über der ersten Halbleiterfinne; eine zweite Grabenkontaktstruktur über der zweiten Halbleiterfinne, wobei sich die Gate-Endkappenisolationsstruktur lateral zwischen der ersten Grabenkontaktstruktur und der zweiten Grabenkontaktstruktur befindet; einen Grabenkontaktstopfen über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten und zweiten Grabenkontaktstruktur; und ein zweites kristallines Metalloxidmaterial lateral zwischen dem Grabenkontaktstopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Grabenkontaktstopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  9. Integrierter-Schaltkreis-Struktur nach Anspruch 1, 2, 3, 4, 5, 6, 7 oder 8, wobei die erste und zweite Halbleiterfinne durch ein Grabenisolationsgebiet oberhalb eines Substrats hervorragen und wobei sich die Gate-Endkappenisolationsstruktur auf dem Grabenisolationsgebiet befindet.
  10. Integrierter-Schaltkreis-Struktur, die Folgendes umfasst: eine erste Grabenkontaktstruktur über einer ersten Halbleiterfinne; eine zweite Grabenkontaktstruktur über einer zweiten Halbleiterfinne; eine Gate-Endkappenisolationsstruktur zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Grabenkontaktstruktur und in Kontakt mit diesen; einen Grabenkontaktstopfen über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Grabenkontaktstruktur und der zweiten Grabenkontaktstruktur; und ein kristallines Metalloxidmaterial lateral zwischen dem Grabenkontaktstopfen und der ersten Grabenkontaktstruktur und in Kontakt mit diesen und lateral zwischen dem Grabenkontaktstopfen und der zweiten Grabenkontaktstruktur und in Kontakt mit diesen.
  11. Integrierter-Schaltkreis-Struktur nach Anspruch 10, wobei das kristalline Metalloxidmaterial Titan und Sauerstoff umfasst.
  12. Integrierter-Schaltkreis-Struktur nach Anspruch 10 oder 11, wobei das kristalline Metalloxidmaterial leitfähig ist.
  13. Integrierter-Schaltkreis-Struktur nach Anspruch 10, 11 oder 12, wobei das kristalline Metalloxidmaterial wenigstens teilweise polykristallin oder mikrokristallin ist.
  14. Integrierter-Schaltkreis-Struktur nach Anspruch 10, 11, 12 oder 13, wobei die erste und zweite Grabenkontaktstruktur jeweils einen oberen Teil und einen unteren Teil umfassen und wobei sich das kristalline Metalloxidmaterial ferner vertikal zwischen dem oberen Teil und dem unteren Teil befindet.
  15. Integrierter-Schaltkreis-Struktur nach Anspruch 10, 11, 12, 13 oder 14, wobei der Grabenkontaktstopfen vertikal bezüglich der Gate-Endkappenisolationsstruktur fehlausgerichtet ist.
  16. Integrierter-Schaltkreis-Struktur nach Anspruch 10, 11, 12, 13, 14 oder 15, wobei der Grabenkontaktstopfen eine Breite aufweist, die größer als eine Breite der Gate-Endkappenisolationsstruktur ist.
  17. Integrierter-Schaltkreis-Struktur nach Anspruch 10, 11, 12, 13, 14, 15 oder 16, wobei die erste und zweite Halbleiterfinne durch ein Grabenisolationsgebiet oberhalb eines Substrats hervorragen und wobei sich die Gate-Endkappenisolationsstruktur auf dem Grabenisolationsgebiet befindet.
  18. Rechenvorrichtung, die Folgendes umfasst: eine Platine; und eine mit der Platine gekoppelte Komponenten, wobei die Komponente eine Integrierter-Schaltkreis-Struktur beinhaltet, die Folgendes umfasst: eine erste Gate-Struktur über einer ersten Halbleiterfinne; eine zweite Gate-Struktur über einer zweiten Halbleiterfinne; eine Gate-Endkappenisolationsstruktur zwischen der ersten und zweiten Halbleiterfinne und lateral zwischen der ersten und zweiten Gate-Struktur und in Kontakt mit diesen; einen Gate-Stopfen über der Gate-Endkappenisolationsstruktur und lateral zwischen der ersten Graben-Struktur und der zweiten Graben-Struktur; und ein kristallines Metalloxidmaterial lateral zwischen dem Gate-Stopfen und der ersten Gate-Struktur und in Kontakt mit diesen und lateral zwischen dem Gate-Stopfen und der zweiten Gate-Struktur und in Kontakt mit diesen.
  19. Rechenvorrichtung nach Anspruch 18, die ferner Folgendes umfasst: einen mit der Platine gekoppelten Speicher.
  20. Rechenvorrichtung nach Anspruch 18 oder 19, die ferner Folgendes umfasst: einen mit der Platine gekoppelten Kommunikationschip.
  21. Rechenvorrichtung nach Anspruch 18, 19 oder 20, die ferner Folgendes umfasst: eine mit der Platine gekoppelte Kamera.
  22. Rechenvorrichtung nach Anspruch 18, 19, 20 oder 21, die ferner Folgendes umfasst: eine mit der Platine gekoppelte Batterie.
  23. Rechenvorrichtung nach Anspruch 18, 19, 20, 21 oder 22, die ferner Folgendes umfasst: eine mit der Platine gekoppelte Antenne.
  24. Rechenvorrichtung nach Anspruch 18, 19, 20, 21, 22 oder 23, wobei die Komponente ein gekapselter Integrierter-Schaltkreis-Die ist.
DE102020103386.9A 2019-03-06 2020-02-11 Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen Pending DE102020103386A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/294,307 US11444171B2 (en) 2019-03-06 2019-03-06 Self-aligned gate endcap (SAGE) architecture having gate or contact plugs
US16/294,307 2019-03-06

Publications (1)

Publication Number Publication Date
DE102020103386A1 true DE102020103386A1 (de) 2020-09-10

Family

ID=72146721

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020103386.9A Pending DE102020103386A1 (de) 2019-03-06 2020-02-11 Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen

Country Status (4)

Country Link
US (2) US11444171B2 (de)
CN (1) CN111668188A (de)
DE (1) DE102020103386A1 (de)
TW (1) TW202101733A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210011214A (ko) * 2019-07-22 2021-02-01 삼성전자주식회사 도핑 영역을 갖는 저항 소자 및 이를 포함하는 반도체 소자
US11195746B2 (en) * 2020-01-13 2021-12-07 International Business Machines Corporation Nanosheet transistor with self-aligned dielectric pillar
US11616062B2 (en) * 2020-04-30 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation for multigate device
US11637042B2 (en) 2020-04-30 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd Self-aligned metal gate for multigate device
US11637102B2 (en) 2020-05-29 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Gate isolation for multigate device
DE102021107624A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gate-isolation für mehr-gate-vorrichtung
US11996440B2 (en) 2021-03-17 2024-05-28 Changxin Memory Technologies, Inc. Capacitor array, method for manufacturing the same and memory
CN112951768B (zh) * 2021-03-17 2023-04-18 长鑫存储技术有限公司 电容阵列及其制造方法和存储器
US20220310814A1 (en) * 2021-03-26 2022-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive Capping For Work Function Layer and Method Forming Same
US11823984B2 (en) 2021-10-08 2023-11-21 Nanya Technology Corporation Method for fabricating semiconductor device with plug structure
TWI803140B (zh) * 2021-10-08 2023-05-21 南亞科技股份有限公司 具有插塞結構的半導體元件及其製備方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828030B1 (ko) * 2006-10-25 2008-05-08 삼성전자주식회사 핀 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그제조 방법
US8946683B2 (en) * 2008-06-16 2015-02-03 The Board Of Trustees Of The University Of Illinois Medium scale carbon nanotube thin film integrated circuits on flexible plastic substrates
CN103367363B (zh) * 2012-03-27 2016-08-10 中国科学院微电子研究所 半导体器件及其制造方法
US9698235B2 (en) * 2013-10-22 2017-07-04 National Institute Of Advanced Industrial Science And Technology Field-effect transistor
US9853112B2 (en) * 2015-07-17 2017-12-26 Qualcomm Incorporated Device and method to connect gate regions separated using a gate cut
CN109417094B (zh) * 2016-07-01 2022-10-21 英特尔公司 自-对准栅极边缘三栅极和finFET器件
DE112016007104T5 (de) * 2016-09-30 2019-04-18 Intel Corporation Dual-finne-endkappe für selbstjustierte (sage) architekturen
KR102549331B1 (ko) * 2016-11-14 2023-06-28 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102574321B1 (ko) * 2018-08-08 2023-09-04 삼성전자주식회사 게이트 분리층을 갖는 반도체 소자
US11355608B2 (en) * 2018-09-24 2022-06-07 Intel Corporation Self-aligned gate endcap (SAGE) architectures with gate-all-around devices having epitaxial source or drain structures
US11581412B2 (en) * 2019-01-02 2023-02-14 Intel Corporation Contact over active gate structures with conductive gate taps for advanced integrated circuit structure fabrication

Also Published As

Publication number Publication date
US20220359705A1 (en) 2022-11-10
TW202101733A (zh) 2021-01-01
US11876121B2 (en) 2024-01-16
CN111668188A (zh) 2020-09-15
US20200287015A1 (en) 2020-09-10
US11444171B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE102020105121A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit germanium-nanodraht-kanalstrukturen
DE102018126911A1 (de) Gate-Schnitt und Finnentrimmisolation für fortschrittliche Integrierter-Schaltkreis-Struktur-Fertigung
DE102020107045A1 (de) Source- oder drain-strukturen mit phosphor- und arsen-co-dotierstoffen
DE102020103517A1 (de) Gate-All-Around-Strukturen für integrierte Schaltungen mit Source- oder Drain-Strukturen mit epitaktischen Noppen
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE102020107015A1 (de) Source- oder drain-strukturen mit vertikalen gräben
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112015007221T5 (de) Transistor mit einem dielektrischen Unterrippenbereich unter einem Gate
DE102019114022A1 (de) Source- oder Drainstrukturen mit Kontaktätzstoppschicht
DE102019114241A1 (de) Kanalstrukturen mit teilfinnen-dotierstoff-diffusionssperrschichten
DE102019104915A1 (de) Duale selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architekturen
DE102020102933A1 (de) Selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architektur mit Gate-Kontakten
DE102020130463A1 (de) Finnenformung und daraus resultierende integrierte schaltungsstrukturen
DE102018127575A1 (de) Epitaktische source-oder drain-strukturen für fortschrittliche integrierter-schaltkreis-struktur-fertigung