DE102020133251A1 - Source/drain-regionen in integrierte-schaltung-strukturen - Google Patents

Source/drain-regionen in integrierte-schaltung-strukturen Download PDF

Info

Publication number
DE102020133251A1
DE102020133251A1 DE102020133251.3A DE102020133251A DE102020133251A1 DE 102020133251 A1 DE102020133251 A1 DE 102020133251A1 DE 102020133251 A DE102020133251 A DE 102020133251A DE 102020133251 A1 DE102020133251 A1 DE 102020133251A1
Authority
DE
Germany
Prior art keywords
semiconductor
region
source
dielectric material
contact metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020133251.3A
Other languages
English (en)
Inventor
Sean T. Ma
Cory E. Weber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE102020133251A1 publication Critical patent/DE102020133251A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Hier werden Source/Drain-Regionen in Integrierte-Schaltungs- (IC-) Strukturen sowie zugehörige Verfahren und Komponenten offenbart. Bei einigen Ausführungsbeispielen kann eine IC-Struktur zum Beispiel umfassen: eine Kanalregion, die ein Halbleitermaterial umfasst; und eine Source/Drain-Region an einer Seitenfläche der Kanalregion, wobei die Source/Drain-Region einen Halbleiterabschnitt und ein Kontaktmetall umfasst, und der Halbleiterabschnitt zwischen dem Kontaktmetall und dem Halbleitermaterial ist.

Description

  • Hintergrund
  • Elektronische Komponenten können aktive elektrische Elemente, wie beispielsweise Transistoren, umfassen. Der Entwurf dieser Elemente kann die Größe, Performance und Zuverlässigkeit der elektronischen Komponente beeinträchtigen.
  • Figurenliste
  • Ausführungsbeispiele sind aus der nachfolgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen ohne Weiteres offensichtlich. Um diese Beschreibung zu vereinfachen, bezeichnen gleiche Bezugszeichen ähnliche strukturelle Elemente. Ausführungsbeispiele sind in den Figuren der beiliegenden Zeichnungen beispielhaft, nicht einschränkend, dargestellt.
    • 1A-1G sind Querschnittsansichten einer Integrierte-Schaltungs- (IC-; integrated circuit) Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 2A-2D, 3A-3D, 4A-4D, 5A-5D, 6A-6D, 7A-7D, 8A-8D, 9A-9D, 10A-10D, 11A-11D, 12A-12D, 13A-13D, 14A-14D, 15A-15D, 16A-16D, 17A-17D, 18A-18D, 19A-19D, 20A-20D, 21A-21D, 22A-22D, 23A-23D, 24A-24D, 25A-25D, 26A-26D, 27A-27D, 28A-28D, 29A-29D, 30A-30D, 31A-31D, 32A-32D, 33A-33D, 34A-34D, 35A-35D, 36A-36D, 37A-37D, 38A-38D, 39A-39D, 40A-40D, 41A-41D, 42A-42D, 43A-43D und 44A-44D sind Querschnittsansichten von Stufen in einem Beispielprozess zur Herstellung der IC-Struktur von 1A-1F gemäß verschiedenen Ausführungsbeispielen.
    • 45 ist eine Querschnittsansicht eines anderen Beispiels einer IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 46A-46D sind Querschnittsansichten eines anderen Beispiels einer IC-Struktur gemäß verschiedenen Ausführungsbeispielen.
    • 47 ist eine Draufsicht eines Wafers und von Dies, die eine IC-Struktur umfassen können, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 48 ist eine seitliche Querschnittsansicht einer IC-Komponente, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 49 ist eine seitliche Querschnittsansicht eines IC-Packages, das eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 50 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung, die eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
    • 51 ist ein Blockdiagramm eines beispielhaften elektrischen Bauelements, das eine IC-Struktur umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele.
  • Detaillierte Beschreibung
  • Hier werden Source/Drain-Regionen in Integrierte-Schaltungs- (IC-) Strukturen sowie zugehörige Verfahren und Komponenten offenbart. Bei einigen Ausführungsbeispielen kann eine IC-Struktur zum Beispiel umfassen: eine Kanalregion, die ein Halbleitermaterial umfasst; und eine Source/Drain-Region an einer Seitenfläche der Kanalregion, wobei die Source/Drain-Region einen Halbleiterabschnitt und ein Kontaktmetall umfasst, und der Halbleiterabschnitt zwischen dem Kontaktmetall und dem Halbleitermaterial ist.
  • Gate-Rundum- (GAA-; Gate-All-Around-) Transistoren und Forksheet- (FS-) Transistoren können einen vertikal orientierten Stapel aus lateralen Halbleiterkanälen (z. B. Halbleiterdrähte, wie Halbleiterbänder) umfassen, die mit Gate-Material umwickelt oder teilweise umwickelt sind. Während des Betriebs kann Strom durch diese Halbleiterkanäle fließen, der durch elektrische Signale moduliert wird, die an das Gate und benachbarte Source/Drain- (S/D-) Regionen angelegt werden. Mit zunehmender Anzahl von Halbleiterdrähten (z. B. zur Erhöhung des Treiberstroms) nimmt jedoch die Tiefe des vertikalen Stapels zu und der Widerstand der elektrischen Verbindung zu den Halbleiterdrähten kann zu einem Performance- und Fertigungs-Engpass werden. Zum Beispiel können einige Herstellungstechniken ein tiefes Ätzen in die epitaktisch gebildeten S/D-Regionen erfordern, um S/D-Kontakte zu bilden; es ist möglicherweise erforderlich, dass solche Techniken extrem anisotrop sind, sodass die epitaktischen S/D-Regionen nur vertikal geätzt werden, ohne unerwünschtes laterales Ätzen, und auch, dass sie eine Beschädigung von lokalen Gate-Abstandhaltern vermeiden. Unter realen Fertigungsbedingungen kann das Versagen einer Ätzung, die Kriterien wie diese nicht erfüllt, die Bauelement-Performance beeinträchtigen oder kann die Herstellung solcher Bauelemente unpraktikabel machen.
  • Hier werden neuartige IC-Strukturen offenbart, die im Vergleich zu bisherigen Ansätzen verbesserte S/D-Kontakte bereitstellen können. Die hier offenbarten S/D-Kontaktstrukturen können einen reduzierten externen Widerstand aufweisen, ohne dass die Herstellung wesentlich komplexer wird (was die Umsetzung beschleunigt und die Kosten reduziert), und sie können eine verbesserte Prozesssteuerung im Vergleich zu herkömmlichen Techniken ermöglichen.
  • In der nachfolgenden detaillierten Beschreibung wird Bezug auf die beiliegenden Zeichnungen genommen, die einen Teil hiervon bilden, wobei gleiche Bezugszeichen durchgehend gleiche Teile bezeichnen, und in denen auf darstellende Weise Ausführungsbeispiele gezeigt sind, die in der Praxis ausgeführt werden können. Es wird darauf hingewiesen, dass andere Ausführungsbeispiele verwendet werden können und strukturelle oder logische Änderungen ausgeführt werden können, ohne von dem Schutzbereich der vorliegenden Offenbarung abzuweichen. Daher soll die folgende detaillierte Beschreibung nicht in einem einschränkenden Sinne genommen werden.
  • Verschiedene Operationen können wiederum als mehrere diskrete Handlungen oder Operationen beschrieben werden, auf eine Weise, die beim Verständnis des beanspruchten Gegenstands hilfreich ist. Die Reihenfolge der Beschreibung sollte jedoch nicht derart betrachtet werden, dass sie impliziert, dass diese Operationen notwendigerweise von der Reihenfolge abhängig sind. Genauer gesagt werden diese Operationen möglicherweise nicht in der präsentierten Reihenfolge ausgeführt. Beschriebene Operationen können in einer unterschiedlichen Reihenfolge zu dem beschriebenen Ausführungsbeispiel ausgeführt werden. Verschiedene zusätzliche Operationen können ausgeführt werden und/oder beschriebene Operationen können bei zusätzlichen Ausführungsbeispielen weggelassen sein.
  • Zum Zweck der vorliegenden Offenbarung bezeichnet der Ausdruck „A und/oder B“ (A), (B) oder (A und B). Zum Zweck der vorliegenden Offenbarung bezeichnet der Ausdruck „A, B, und/oder C“ (A), (B), (C), (A und B), (A und C), (B und C) oder (A, B und C). Der Ausdruck „A oder B“ bedeutet (A), (B) oder (A und B). Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu. Obgleich viele der Zeichnungen geradlinige Strukturen mit ebenen Wänden und rechteckigen Ecken darstellen, dient dies lediglich einer vereinfachten Veranschaulichung, und tatsächliche Bauelemente, die unter Verwendung dieser Techniken hergestellt sind, weisen gerundete Ecken, Oberflächenrauigkeit und andere Merkmale auf.
  • Die Beschreibung verwendet die Phrasen „bei einem Ausführungsbeispiel“ oder „bei Ausführungsbeispielen“, die sich jeweils auf ein oder mehrere desselben oder unterschiedlicher Ausführungsbeispiele beziehen können. Ferner sind die Ausdrücke „aufweisen“, „umfassen“, „haben“ und Ähnliches, wie sie hierin im Hinblick auf Ausführungsbeispiele der vorliegenden Offenbarung verwendet werden, synonym. Bei Verwendung zum Beschreiben eines Bereichs von Abmessungen stellt der Ausdruck „zwischen X und Y“ einen Bereich dar, der X und Y umfasst. Gemäß hiesiger Verwendung bedeutet der Begriff „isolierend“ „elektrisch isolierend“, sofern dies nicht anderweitig angegeben ist. Der Einfachheit halber kann der Ausdruck „FIG. verwendet werden, um Bezug auf die Sammlung von Zeichnungen der 1A-1G zu nehmen, der Ausdruck „2“ kann verwendet werden, um Bezug auf die Sammlung von Zeichnungen der 2A-2D zu nehmen etc.
  • FIG. stellt Querschnittsansichten einer IC-Struktur 100 gemäß verschiedenen Ausführungsbeispielen bereit. Insbesondere ist 1A ist eine Querschnittsansicht durch den Abschnitt A-A von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über die Source/Drain- (S/D-) Regionen 150/152 verschiedener Kanalregionen 202 hinweg), 1B ist eine Querschnittsansicht durch den Abschnitt B-B von 1C und 1D (senkrecht zu der Längsachse einer Kanalregion 202 und über ein mehrere Kanalregionen 202 überspannendes Gate 204), 1C ist eine Querschnittsansicht durch den Abschnitt C-C von 1A und 1B (entlang der Längsachse einer Kanalregion 202), und 1A ist eine Querschnittsansicht durch den Abschnitt D-D von 1A und 1B (zwischen benachbarten Kanalregionen 202, parallel zu der Längsachse der Kanalregionen 202). 1E und 1F verwenden die Perspektive von 1C gemeinschaftlich, und veranschaulichen alternative Anordnungen der Halbleiterregionen 128/130. Die Teilfiguren „A“, „B“, „C“ und „D“ von 2-44 verwenden jeweils die gleichen Perspektiven wie diejenigen der Teilfiguren „A“, „B“, „C“ und „D“ von 1. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Bauelementregionen 206 (z. B. drei), Kanalregionen 202 (z. B. drei) in einer Bauelementregion 206 und eine bestimmte Anordnung von Kanalmaterialien 106 (z. B. zwei Drähte) in einer Kanalregion 202 abbilden, ist dies lediglich der Einfachheit der Darstellung halber und eine IC-Struktur 100 kann mehr oder weniger Bauelementregionen 206 und/oder Kanalregionen 202 und/oder andere Anordnungen von Kanalmaterialien 106 umfassen.
  • Eine Bauelementregion 206 kann vertikal relativ zu einer darunter liegenden Basis 102 ausgerichtet sein, wobei mehrere Bauelementregionen 206 entlang der Basis 102 angeordnet sind. Die Basis 102 kann ein Halbleitersubstrat sein, bestehend aus Halbleitermaterialsystemen, umfassend zum Beispiel n-Typ- oder p-Typ-Materialsysteme (oder eine Kombination aus beiden). Die Basis 102 kann zum Beispiel ein kristallines Substrat umfassen, gebildet unter Verwendung von Bulk-Silizium. Die Basis 102 kann eine Schicht aus Siliziumdioxid auf einem Bulk-Silizium- oder Galliumarsenid-Substrat umfassen. Die Basis 102 kann eine umgewandelte Schicht umfassen (z.B. eine Siliziumschicht, die während eines sauerstoffbasierten Temperprozesses in Siliziumdioxid umgewandelt wurde). Bei einigen Ausführungsbeispielen kann die Basis 102 unter Verwendung alternativer Materialien gebildet sein, die mit Silizium kombiniert sein können oder nicht, die umfassen, aber nicht beschränkt sind auf, Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid. Weitere, als Gruppe II-VI, III-V oder IV klassifizierte Materialien können auch verwendet werden, um die Basis 102 zu bilden. Obwohl einige Beispiele von Materialien, aus denen die Basis 102 gebildet sein kann, hier beschrieben sind, kann irgendein Material oder irgendeine Struktur, das/die als eine Grundlage für eine IC-Struktur 100 dienen kann, verwendet werden. Die Basis 102 kann Teil eines vereinzelten Dies (z. B. der Dies 1502 von 47) oder eines Wafers (z.B. des Wafers 1500 von 47) umfassen. Bei einigen Ausführungsbeispielen kann die Basis 102 selbst eine Verbindungsschicht, eine Isolationsschicht, eine Passivierungsschicht, eine Ätzstoppschicht, zusätzliche Bauelementschichten etc. umfassen. Wie in 1 gezeigt ist, kann die Basis 102 Sockel 222 umfassen, um die herum ein Dielektrikumsmaterial 110 angeordnet sein kann; das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein Flache-Graben-Isolations- (STI-; shallow trench isolation) Material (z.B. ein Oxidmaterial, wie beispielsweise Siliziumoxid).
  • Die IC-Struktur 100 kann eine oder mehrere Bauelementregionen 206 umfassen, die Kanalmaterial 106 mit einer Längsachse (in die Seite aus der Perspektive von 1A und 1B, und links-rechts aus der Perspektive von 1C und 1D) umfassen. Das Kanalmaterial 106 einer Bauelementregion 206 kann auf irgendeine Anzahl von Arten angeordnet sein. Zum Beispiel veranschaulicht 1 das Kanalmaterial 106 der Bauelementregionen 206 als umfassend mehrere Halbleiterdrähte (z. B. Nanodrähte oder Nanobänder in GAA-, Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren) dar. Obwohl verschiedene der beiliegenden Zeichnungen eine bestimmte Anzahl von Drähten in dem Kanalmaterial 106 einer Bauelementregion 206 abbilden, dient dies nur der Einfachheit der Darstellung, und eine Bauelementregion 206 kann mehr oder weniger Drähte als das Kanalmaterial 106 umfassen. Bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 von einem oder mehreren der Bauelementregionen 206 eine Halbleiterfinne anstelle von oder zusätzlich zu einem oder mehreren Halbleiterdrähten umfassen; Beispiele von solchen Ausführungsbeispielen sind nachfolgend Bezug nehmend auf 46 erörtert. Allgemeiner kann irgendeine der hierin offenbarten IC-Strukturen 100 oder Teilstrukturen davon (z. B. die S/D-Regionen 150/152, nachfolgend erörtert) in einem Transistor verwendet werden, der irgendeine gewünschte Architektur aufweist, wie beispielsweise Forksheet-Transistoren, Doppel-Gate-Transistoren oder Pseudo-Doppel-Gate-Transistoren. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Silizium und/oder Germanium umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid oder Galliumantimonid oder weitere Materialien, die als Gruppe II-VI, III-V oder IV klassifiziert sind, umfassen. Bei einigen Ausführungsbeispielen kann das Kanalmaterial 106 ein Halbleiteroxid (z.B. Indium-Gallium-Zinkoxid) umfassen. Bei einigen Ausführungsbeispielen kann die Materialzusammensetzung des Kanalmaterials 106, das in unterschiedlichen der Drähte in einer bestimmten Bauelementregion 206 verwendet wird, unterschiedlich sein, oder kann die gleiche sein.
  • Das Kanalmaterial 106 kann in Kontakt mit einem Gate-Dielektrikum 136 sein. Bei einigen Ausführungsbeispielen kann das Gate-Dielektrikum 136 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Dielektrikum 136 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 46 erörtert, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Das Gate-Dielektrikum 136 kann eine Schicht oder einen Stapel aus Schichten umfassen. Die eine oder die mehreren Schichten können Siliziumoxid, Siliziumdioxid, Siliziumcarbid und/oder ein High-k-Dielektrikumsmaterial umfassen. Das High-k-Dielektrikumsmaterial kann Elemente umfassen, wie beispielsweise Hafnium, Silizium, Sauerstoff, Titan, Tantal, Lanthan, Aluminium, Zirkonium, Barium, Strontium, Yttrium, Blei, Scandium, Niobium und Zink. Beispiele von High-k-Materialien, die in dem Gate-Dielektrikum 136 verwendet werden können, umfassen, sind aber nicht beschränkt auf, Hafniumoxid, Hafniumsiliziumoxid, Lanthanoxid, Lanthanaluminiumoxid, Zirkoniumoxid, Zirkoniumsiliziumoxid, Tantaloxid, Titanoxid, Barium-Strontium-Titanoxid, Bariumtitanoxid, Strontiumtitanoxid, Yttriumoxid, Aluminiumoxid, Blei-Scandium-Tantal-Oxid und Blei-Zink-Niobat. Bei einigen Ausführungsbeispielen kann ein Temperprozess an dem Gate-Dielektrikum 136 ausgeführt werden, um dessen Qualität zu verbessern, wenn ein High-k-Material verwendet wird.
  • Das Gate-Dielektrikum 136 kann zwischen dem Kanalmaterial 106 und einem Gate-Metall 138 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 das Kanalmaterial 106 umgeben (z. B. wenn das Kanalmaterial 106 Drähte umfasst, wie in 1 gezeigt), während bei anderen Ausführungsbeispielen das Gate-Metall 138 das Kanalmaterial 106 möglicherweise nicht umgibt (z. B. wenn das Kanalmaterial 106 eine Finne umfasst, wie unten Bezug nehmend auf 46 erörtert, oder in Forksheet-, Doppel-Gate- oder Pseudo-Doppel-Gate-Transistoren). Zusammen können das Gate-Metall 138 und das Gate-Dielektrikum 136 ein Gate 204 für das zugeordnete Kanalmaterial 106 in einer zugeordneten Kanalregion 202 bereitstellen, wobei die elektrische Impedanz des Kanalmaterials 106 durch das an das zugeordnete Gate 204 (durch Gate-Kontakte 140) angelegte elektrische Potential moduliert wird. Das Gate-Metall 138 kann zumindest ein p-Typ-Arbeitsfunktionsmetall oder n-Typ-Arbeitsfunktionsmetall (oder beides) aufweisen, abhängig davon, ob der Transistor, von dem es ein Teil ist, ein P-Typ-Metall-Oxid-Halbleiter- (PMOS-; p-type metal oxide semiconductor) oder ein N-Typ-Metall-Oxid-Halbleiter-(NMOS-; n-type metal oxide semiconductor) Transistor sein soll. Bei einigen Implementierungen kann das Gate-Metall 138 einen Stapel aus zwei oder mehr Metallschichten umfassen, wobei eine oder mehrere Metallschichten Arbeitsfunktions-Metallschichten sind und zumindest eine Metallschicht eine Füll-Metallschicht ist. Weitere Metallschichten können für andere Zwecke umfasst sein, wie beispielsweise eine Barriereschicht (z.B. Tantal, Tantalnitrid, eine aluminiumhaltige Legierung etc.). Bei einigen Ausführungsbeispielen kann ein Gate-Metall 138 eine widerstandsreduzierende Abdeckungsschicht (z.B. Kupfer, Gold, Kobalt oder Wolfram) umfassen. Für einen PMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähige Metalloxide (z. B. Rutheniumoxid), und irgendwelche der hierin Bezug nehmend auf einen NMOS-Transistor erörterten Metalle (z.B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Für einen NMOS-Transistor umfassen Metalle, die für das Gate-Metall 138 verwendet werden können, Hafnium, Zirkonium, Titan, Tantal, Aluminium, Legierungen dieser Metalle, Carbide dieser Metalle (z. B. Hafniumcarbid, Zirkoniumcarbid, Titancarbid, Tantalcarbid und Aluminiumcarbid) und irgendwelche der vorangehend Bezug nehmend auf einen PMOS-Transistor erörterten Metalle (z.B. für eine Arbeitsfunktions-Abstimmung), sind aber nicht darauf beschränkt. Bei einigen Ausführungsbeispielen kann das Gate-Metall 138 eine Graduierung (Zunahme oder Abnahme) der Konzentration eines oder mehrerer Materialien darin umfassen. Das Dielektrikumsmaterial 118 und/oder Dielektrikumsmaterial 124 kann das Gate-Dielektrikum 136, das Gate-Metall 138 und den Gate-Kontakt 140 von den benachbarten S/D-Regionen 150/152 trennen. Die Dielektrikumsmaterialien 118 und 124 können zum Beispiel Siliziumnitrid, Siliziumoxid, Siliziumcarbid, mit Kohlenstoff dotiertes Siliziumnitrid, mit Kohlenstoff dotiertes Siliziumoxid, Siliziumoxynitrid oder mit Kohlenstoff dotiertes Siliziumoxynitrid umfassen.
  • Source/Drain- (S/D-) Regionen 150/152 können in elektrischem Kontakt mit den Längsenden des Kanalmaterials 106 sein, was es ermöglicht, dass während des Betriebs Strom von einer S/D-Region 150/152 zu einer anderen S/D-Region 150/152 durch das Kanalmaterial 106 fließt (bei Anlegen geeigneter elektrischer Potentiale an die S/D-Regionen 150/152). Die S/D-Regionen 150/152 können jeweils Halbleiterregionen 128/130 umfassen; wie weiter unten unter Bezugnahme auf 2-44 erörtert, können die Halbleiterregionen 128 einen bestimmten Dotierstofftyp aufweisen (d. h. n-Typ oder p-Typ), während die Halbleiterregionen 130 den entgegengesetzten Dotierstofftyp aufweisen können (d. h. jeweils p-Typ oder n-Typ); es kann hier jeweils auf „n-Typ“- oder „p-Typ“-S/D-Regionen 150/152 entsprechend dem Dotierstofftyp der Halbleiterregionen 128/130 Bezug genommen werden. Die bestimmte Anordnung der S/D-Regionen 150/152 in den beiliegenden Zeichnungen dient lediglich der Veranschaulichung, und es kann irgendeine erwünschte Anordnung verwendet werden (z. B. durch geeignetes selektives Maskieren).
  • Bei einigen Ausführungsbeispielen können die Halbleiterregionen 128/130 eine Siliziumlegierung wie beispielsweise Silizium-Germanium oder Siliziumcarbid umfassen. Bei einigen Ausführungsbeispielen können Halbleiterregionen 128/130 Dotierstoffe wie beispielsweise Bor, Arsen oder Phosphor umfassen. Bei einigen Ausführungsbeispielen können die Halbleiterregionen 128/130 ein oder mehrere alternative Halbleitermaterialien umfassen, wie beispielsweise Germanium oder ein Material oder eine Legierung der Gruppe III-V. Für PMOS-Transistoren können Halbleiterregionen 128/130 zum Beispiel Gruppe-IV-Halbleitermaterialien wie beispielsweise Silizium, Germanium, Siliziumgermanium, Germaniumzinn oder mit Kohlenstoff legiertes Siliziumgermanium umfassen. Beispielhafte p-Typ-Dotierstoffe in Silizium, Siliziumgermanium und Germanium umfassen Bor, Gallium, Indium und Aluminium. Für NMOS-Transistoren können Halbleiterregionen 128/130 zum Beispiel Gruppe-III-V-Halbleitermaterialien wie beispielsweise Indium, Aluminium, Arsen, Phosphor, Gallium und Antimon umfassen, mit einigen beispielhaften Verbindungen, umfassend Indiumaluminiumarsenid, Indiumarsenidphosphid, Indiumgalliumarsenid, Indium-GalliumArsenid-Phosphid, Galliumantimonid, Galliumaluminiumantimonid, Indiumgalliumantimonid oder Indium-Gallium-Phosphid-Antimonid. Die Halbleiterregionen 128/130 können, wie gezeigt, in Kontakt mit dem benachbarten Kanalmaterial 106 sein.
  • Die S/D-Regionen 150/152 können auch ein Kontaktmetall 164 umfassen. Das Kontaktmetall 164 kann in Kontakt mit den Halbleiterregionen 128/130 der S/D-Regionen 150/152 sein und kann sich über die Halbleiterregionen 128/130 erstrecken, um den elektrischen Kontakt mit den S/D-Regionen 150/152 zu erleichtern (z.B. durch ein leitfähiges Via in Kontakt mit dem Kontaktmetall 164, nicht gezeigt). Die Oberfläche der Halbleiterregionen 128/130, die mit dem Kontaktmetall 164 in Kontakt sind, kann wellenförmig sein, wie gezeigt. Bei einigen Ausführungsbeispielen kann die Oberfläche der Halbleiterregionen 128/130 Vorsprünge in Richtung des Kontaktmetalls 164 aufweisen, wobei einzelne Vorsprünge einem einzelnen zugehörigen Kanalmaterial 106 entsprechen. Bei einigen Ausführungsbeispielen können die einzelnen Vorsprünge in einer Halbleiterregion 128/130, die benachbarten Kanalmaterialien 106 zugeordnet sind, einander kontaktieren, während bei anderen Ausführungsbeispielen die einzelnen Vorsprünge in einer Halbleiterregion 128/130 einander nicht kontaktieren können. 1C und andere der beiliegenden Zeichnungen veranschaulichen ein Ausführungsbeispiel, bei dem die einzelnen Vorsprünge in einer Halbleiterregion 128/130, die benachbarten Kanalmaterialien 106 zugeordnet ist, einander gerade kontaktieren können, während bei anderen Ausführungsbeispielen die einzelnen Vorsprünge einander möglicherweise nicht kontaktieren können (z. B. wie in 1E gezeigt) oder einander stärker kontaktieren können (z. B. wie in 1F gezeigt). Die Vorsprünge in den Halbleiterregionen 128/130 können es ermöglichen, dass sich zumindest etwas von dem Kontaktmetall 164 zwischen Benachbarten der Vorsprünge befindet (z. B. wie in 1C, 1C und 1F gezeigt). Bei einigen Ausführungsbeispielen können die Halbleiterregionen 128/130 durch eine gleichmäßigere Materialschicht bereitgestellt werden (z. B. wie in 1G gezeigt) anstelle von deutlicheren Vorsprüngen bereitgestellt werden. Obwohl 1A (und andere der beiliegenden Zeichnungen) einen einzelnen Abschnitt des Kontaktmetalls 164 abbildet, der mehrere S/D-Regionen 150/152 überspannt („kurzschließt“), ist dies lediglich illustrativ, und das Kontaktmetall 164 kann so angeordnet sein, dass es Verschiedene der S/D-Regionen 150/152 wie gewünscht isoliert und verbindet.
  • Das Kontaktmetall 164 kann selbst ein gestresstes Material sein und kann somit Spannung auf die umgebenden Elemente, umfassend das Kanalmaterial 106, ausüben. Die Spannung in dem Kontaktmetall 164 kann so gewählt werden, dass in einem PMOS-Transistor Druckspannung auf das Kanalmaterial 106 ausgeübt wird oder in einem NMOS-Transistor Zugspannung auf das Kanalmaterial 106 ausgeübt wird. Bei einigen Ausführungsbeispielen kann das Kontaktmetall 164 binäre Titanlegierungen mit legierten oder implantierten Elementen (z. B. Zirkonium, Tantal, Zinn, Molybdän, Mangan, Niob, Hafnium, Eisen, Indium, Gold, Silber, Palladium, Platin, Chrom, Kupfer oder Kobalt) umfassen. Diese legierten oder implantierten Elemente können zum Beispiel 10 Atomprozent bis 20 Atomprozent des Kontaktmetalls 164 umfassen. Bei einigen Ausführungsbeispielen kann zusätzliche Spannung auf das Kanalmaterial 106 durch ein dielektrisches Opfermaterial, das während der Herstellung genutzt wird, ausgeübt werden (wie unten Bezug nehmend auf das Opfermaterial 168 erörtert). Verschiedene der hier offenbarten Ausführungsbeispiele können eine Kanalspannung zwischen -500 Megapascal und -1500 Megapascal in einem PMOS-Transistor und zwischen 500 Megapascal und 1500 Megapascal in einem NMOS-Transistor ermöglichen. Im Vergleich zu konventionellen Ansätzen kann die zusätzliche Kanalspannung, die durch die hier offenbarten Ausführungsbeispiele erreicht wird, und/oder der vergrößerte Kontaktbereich zwischen dem Kontaktmetall 164 und den Halbleiterregionen 128/130 zu signifikanten Verbesserungen bei der Bauelement-Ansteuerung und -Mobilität beitragen.
  • Die S/D-Regionen 128/130 können seitlich teilweise durch Isoliermaterial-Regionen umfassend Dielektrikumsmaterial 112, Dielektrikumsmaterial 118 und Dielektrikumsmaterial 120 zwischen benachbarten Bauelementregionen 206 begrenzt sein. Wie in FIG. 1A gezeigt ist, kann das Dielektrikumsmaterial 112 bei einigen Ausführungsbeispielen einen U-förmigen Querschnitt aufweisen, mit aus dem Dielektrikumsmaterial 118 gebildeten „Abstandhaltern“ darauf, und dem Dielektrikumsmaterial 120 dazwischen.
  • Die hier offenbarten S/D-Regionen 150/152 können den Kontaktbereich zwischen dem Kontaktmetall 164 und den benachbarten Halbleiterregionen 128/130 im Vergleich zu herkömmlichen Strukturen vergrößern, was den Kontaktwiderstand wesentlich verringert und dadurch die Bauelementperformance verbessert (z. B. die Leistungseffizienz verbessert). Wie im Folgenden Bezug nehmend auf 2-44 erörtert, können die S/D-Regionen 150/152 der IC-Struktur 100 durch Aufwachsen von „epitaktischen Noppen“ als die Halbleiterregionen 128/130 und anschließendes Auffüllen des Volumens zwischen gegenüberliegenden Sätzen von Halbleiterregionen 128/130 mit dem Kontaktmetall 164 hergestellt werden. Solche Fertigungstechniken erhöhen die Komplexität eines Fertigungsablaufs nicht wesentlich und können daher schnell und effizient umgesetzt werden.
  • Bei den IC-Strukturen 100 von 1 kann ein Dielektrikumsmaterial 166 zwischen den S/D-Regionen 150/152 und der Basis 102 vorhanden sein; das Vorhandensein eines solchen Dielektrikumsmaterials 166 kann dazu beitragen, die S/D-Regionen 150/152 von dem darunter liegenden Material zu isolieren und somit die Bildung eines unerwünschten parasitären Kanals in dem darunter liegenden Material zu vermindern oder zu eliminieren, wie oben erörtert. Das Dielektrikumsmaterial 166 kann irgendein geeignetes Dielektrikumsmaterial umfassen, wie beispielsweise ein Oxid (z. B. Siliziumoxid). Zusammen können ein Kanalmaterial 106, ein Gate-Dielektrikum 136, ein Gate-Metall 138 und zugeordnete S/D-Regionen 150/152 einen Transistor bilden.
  • Die Abmessungen der Elemente der IC-Struktur von 1 (und andere der hier offenbarten Ausführungsbeispiele) können irgendeine geeignete Form annehmen. Beispielsweise kann bei einigen Ausführungsbeispielen eine Gate-Länge 208 eines Gates 204 zwischen 3 Nanometern und 100 Nanometern sein; Unterschiedliche der Gates 204 in einer Bauelementregion 206 können die gleiche Gate-Länge 208 oder unterschiedliche Gate-Längen 208 aufweisen, wie erwünscht. Bei einigen Ausführungsbeispielen kann die Breite 210 des Kanalmaterials 106 zwischen 3 Nanometern und 30 Nanometern sein. Bei einigen Ausführungsbeispielen kann die Dicke 212 des Kanalmaterials 106 zwischen 1 Nanometer und 500 Nanometern sein (z. B. zwischen 40 Nanometern und 400 Nanometern, wenn das Kanalmaterial 106 eine Finne ist, und zwischen 5 Nanometern und 40 Nanometern, wenn das Kanalmaterial 106 ein Draht ist). Bei einigen Ausführungsbeispielen, bei denen eine Kanalregion 202 Halbleiterdrähte umfasst, kann die Beabstandung 214 zwischen Benachbarten der Drähte in einer Kanalregion 202 zwischen 5 Nanometern und 40 Nanometern sein.
  • Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Speicherbauelements sein, und Transistoren der IC-Struktur 100 können Informationen in der IC-Struktur 100 speichern oder Zugriff auf (z. B. Lese- und/oder Schreib-) Speicherungselemente des Speicherbauelements erleichtern. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Verarbeitungsbauelements sein. Bei einigen Ausführungsbeispielen kann die IC-Struktur 100 Teil eines Bauelements sein, das Speicher- und Logikbauelemente (z.B. in einem einzelnen Die 1502, wie nachfolgend erörtert wird) umfasst, wie beispielsweise einen Prozessor und einen Cache. Allgemeiner können die hierin offenbarten IC-Strukturen 100 Teil von Speicherbauelementen, Logikbauelementen oder beidem sein.
  • 2-44 veranschaulichen Stufen in einem Beispielprozess zur Herstellung der IC-Struktur 100 von 1. Obwohl die Operationen des Prozesses Bezug nehmend auf bestimmte hierin offenbarte Ausführungsbeispiele der IC-Strukturen 100 dargestellt sein können, können der Prozess der 2-44 und Varianten davon verwendet werden, um irgendeine geeignete IC-Struktur zu bilden. Operationen sind in 2-44 eine bestimmte Anzahl von Malen und in einer bestimmten Reihenfolge dargestellt, aber die Operationen können wie erwünscht neu geordnet und/oder wiederholt werden (z. B. wobei verschiedene Operationen parallel ausgeführt werden, wenn mehrere IC-Strukturen 100 gleichzeitig hergestellt werden).
  • 2 stellt eine Anordnung 200 dar, umfassend eine Basis 102 und einen Stapel aus Materialschichten auf der Basis 102. Der Stapel von Materialschichten kann eine oder mehrere Schichten des Kanalmaterials 106 umfassen, die durch Zwischenschichten aus Opfermaterial 104 voneinander (und von der Basis 102) beabstandet sind. Die Größe und Anordnung der Materialschichten in dem Stapel der Anordnung von 2 entspricht der erwünschten Größe und Anordnung des Kanalmaterials 106 in der IC-Struktur 100, wie weiter unten noch erörtert wird, und somit können die Materialschichten in der Anordnung von FIG. von dem bestimmten, in 2 dargestellten Ausführungsbeispiel variieren. Beispielsweise kann die Dicke einer Schicht des Kanalmaterials 106 der vorangehend erörterten Kanaldicke 212 entsprechen (obwohl sich die Dicke der Schicht des Kanalmaterials 106 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Kanaldicke 212 unterscheiden kann), und die Dicke einer Schicht des Opfermaterials 104 kann der vorangehend erörterten Drahtbeabstandung 214 entsprechen (obwohl sich die Dicke der Schicht des Opfermaterials 104 aufgrund von während der Verarbeitung usw. verlorenem Material von der finalen Drahtbeabstandung 214 unterscheiden kann). Das Opfermaterial 104 kann irgendein Material sein, das in späteren Verarbeitungsoperationen entsprechend selektiv entfernt werden kann (wie nachstehend unter Bezugnahme auf 30). Zum Beispiel kann das Opfermaterial 104 Siliziumgermanium sein und das Kanalmaterial 106 kann Silizium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Siliziumdioxid sein und das Kanalmaterial 106 kann Silizium oder Germanium sein. Bei einem anderen Beispiel kann das Opfermaterial 104 Galliumarsenid sein und das Kanalmaterial 106 kann Indiumgalliumarsenid, Germanium oder Siliziumgermanium sein. Die Anordnung von 2 kann unter Verwendung irgendwelcher geeigneter Abscheidungstechniken gebildet werden, wie beispielsweise chemische Gasphasenabscheidung (CVD; chemical vapor deposition), metallorganische Dampfphasenepitaxie (MOVPE; metalorganic vapor phase epitaxy), Molekularstrahlepitaxie (MBE; molecular-beam epitaxy) physikalische Gasphasenabscheidung (PVD; physical vapor deposition), Atomschichtabscheidung (ALD; atomic layer deposition) oder einem Schichtübertragungsprozess.
  • FIG. stellt eine Anordnung nach Bilden einer strukturierten Hartmaske 108 auf der Anordnung von 2 dar. Das Bilden der strukturierten Hartmaske 108 kann ein Abscheiden der Hartmaske (unter Verwendung irgendeines geeigneten Verfahrens) und dann ein selektives Entfernen von Abschnitten der Hartmaske 108 (z. B. unter Verwendung lithographischer Techniken) umfassen, um die strukturierte Hartmaske 108 zu bilden. Bei einigen Ausführungsbeispielen kann die Struktur der strukturierten Hartmaske 108 zuerst in einem anderen Material auf der anfänglich abgeschiedenen Hartmaske gebildet werden, und dann kann die Struktur von dem anderen Material in die Hartmaske 108 übertragen werden. Die Orte der Hartmaske 108 können den Bauelementregionen 206 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird. Bei dem Ausführungsbeispiel von 3 kann die Hartmaske 108 in mehrere parallele rechteckige Abschnitte strukturiert sein (entsprechend den nachfolgend erörterten Finnen 220).
  • 4 stellt eine Anordnung 205 nach dem Bilden von Finnen 220 in dem Materialstapel der Anordnung 200 von 2 entsprechend der Struktur der strukturierten Hartmaske 108 dar. Ätztechniken können verwendet werden, um die Finnen 220 zu bilden, umfassend Nass- und/oder Trockenätzschemata sowie isotrope und/oder anisotrope Ätzschemata. Die Finnen 220 können das Opfermaterial 104 und das Kanalmaterial 106 sowie einen Abschnitt der Basis 102 umfassen; der in den Finnen 220 umfasste Abschnitt der Basis 102 stellt einen Sockel 222 bereit. Die Breite der Finnen 220 kann gleich der Breite 210 des Kanalmaterials 106 sein, wie vorangehend erörtert wurde. Irgendeine geeignete Anzahl von Finnen 220 kann in der Anordnung von 4 umfasst sein (z.B. mehr oder weniger als 3). Obwohl die Finnen, die in 4 (und anderen der beiliegenden Zeichnungen) gezeigt sind, vollkommen rechteckig sind, dient dies lediglich einer vereinfachten Veranschaulichung, und in praktischen Fertigungsumgebungen ist die Form der Finnen 220 möglicherweise nicht vollkommen rechteckig. Zum Beispiel können die Finnen 220 verjüngt sein, wobei sie sich in Richtung der Basis 102 verbreitern. Die obere Oberfläche der Finnen 220 ist möglicherweise nicht flach, sondern kann gebogen sein und sich in die seitlichen Oberflächen der Finnen 220 abrunden, und diese Nicht-Idealitäten können in nachfolgende Verarbeitungsoperationen übernommen werden. Bei einigen Ausführungsbeispielen kann der Abstand 101 der Finnen 220 zwischen 20 Nanometern und 50 Nanometern sein (z. B. zwischen 20 Nanometern und 40 Nanometern).
  • 5 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 110 auf der Basis 102 der Anordnung von 4 zwischen den Finnen 220 dar. Das Dielektrikumsmaterial 110 kann irgendein geeignetes Material umfassen, wie beispielsweise ein STI-Material (z. B. ein Oxidmaterial, wie beispielsweise Siliziumoxid). Das Dielektrikumsmaterial 110 kann durch Deckschichtabscheidung des Dielektrikumsmaterials 110 und dann Aussparen des Dielektrikumsmaterials 110 zurück auf eine gewünschte Dicke gebildet werden. Bei einigen Ausführungsbeispielen kann die Dicke des Dielektrikumsmaterials 110 so gewählt sein, dass die obere Oberfläche des Dielektrikumsmaterials 110 ungefähr koplanar mit der oberen Oberfläche der Sockel 222 ist. Bei einigen Ausführungsbeispielen kann die Höhe 103 einer Finne 220 über der oberen Oberfläche des Dielektrikumsmaterials 110 zwischen 40 Nanometern und 100 Nanometern (z. B. zwischen 50 Nanometern und 70 Nanometern) sein.
  • 6 stellt eine Anordnung nach Bilden einer konformen Schicht eines Dielektrikumsmaterials 112 über der Anordnung von 5 dar. Das Dielektrikumsmaterial 112 kann unter Verwendung irgendeiner geeigneten Technik (z.B. ALD) gebildet werden. Das Dielektrikumsmaterial 112 kann irgendein geeignetes Material umfassen (z. B. Siliziumoxid).
  • 7 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 114 über der Anordnung von 6 dar. Das Dielektrikumsmaterial 114 kann sich wie gezeigt über die oberen Oberflächen der Finnen 220 erstrecken und kann als ein „Dummy-Gate“ dienen. Das Dielektrikumsmaterial 114 kann irgendein geeignetes Material umfassen (z. B. Polysilizium).
  • 8 stellt eine Anordnung nach Bilden einer strukturierten Hartmaske 116 auf der Anordnung von 7 dar. Die Hartmaske 116 kann irgendwelche geeigneten Materialien (z.B. Siliziumnitrid, kohlenstoffdotiertes Siliziumoxid oder kohlenstoffdotiertes Siliziumoxynitrid) umfassen. Die Hartmaske 116 kann in Streifen strukturiert sein, die senkrecht zu den Längsachsen der Finnen 220 ausgerichtet sind (in die und aus der Seite heraus gemäß der Perspektive von 8C und 8D), entsprechend den Orten der Gates 204 in der IC-Struktur 100, wie nachfolgend weiter erörtert.
  • 9 stellt eine Anordnung nach Ätzen des Dielektrikumsmaterials 114 (des „Dummy-Gates“) der Anordnung von 8 unter Verwendung der strukturierten Hartmaske 116 als Maske dar. Die Orte des verbleibenden Dielektrikumsmaterials 114 können den Orten der Gates 204 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird.
  • 10 stellt eine Anordnung nach Abscheiden einer konformen Schicht des Dielektrikumsmaterials 118 auf der Anordnung von 9 dar, und anschließendem Ausführen eines gerichteten „Abwärts-“Ätzens dar, um das Dielektrikumsmaterial 118 auf horizontalen Oberflächen zu entfernen, wobei das Dielektrikumsmaterial 118 als „Abstandhalter“ auf Seitenflächen von freiliegenden Oberflächen gelassen wird, wie gezeigt. Das Dielektrikumsmaterial 118 kann unter Verwendung irgendeiner geeigneten Technik (z. B. ALD) auf irgendeine erwünschte Dicke abgeschieden werden. Das Dielektrikumsmaterial 118 kann irgendein geeignetes Dielektrikumsmaterial umfassen (z. B. Silizium-Oxycarbonitrid). Das Dielektrikumsmaterial 118 kann die Finnen 220 in den Volumina begrenzen, die durch die S/D-Regionen150/152 ersetzt werden, wie unten erörtert wird.
  • 11 stellt eine Anordnung nach Abscheiden eines Dielektrikumsmaterials 120 auf der Anordnung von 10 dar. Das Dielektrikumsmaterial 120 kann über der Anordnung von 10 Deckschicht-abgeschieden (blanket deposited) werden und dann kann das Dielektrikumsmaterial 120 poliert (z. B. durch chemisch-mechanisches Polieren (CMP; chemical mechanical polishing)) oder anderweitig zurück ausgespart werden, sodass die obere Oberfläche des Dielektrikumsmaterials 120 koplanar mit der oberen Oberfläche der Hartmaske 116 ist, wie in 11C und 11D dargestellt ist. Das Dielektrikumsmaterial 120 kann irgendein geeignetes Material umfassen (z. B. ein Oxid, wie beispielsweise Siliziumoxid).
  • 12 stellt eine Anordnung nach Abscheiden einer Hartmaske 126 auf der Anordnung von 11 dar. Die Hartmaske 126 kann irgendeine geeignete Materialzusammensetzung aufweisen; bei einigen Ausführungsbeispielen kann die Hartmaske 126 beispielsweise Titannitrid umfassen.
  • 13 stellt eine Anordnung 215 nach Strukturieren der Hartmaske 126 der Anordnung 210 von 12 dar, sodass die Hartmaske 127 in Bereichen, die den S/D-Regionen 152 entsprechen, selektiv entfernt wird, während die Hartmaske 127 ansonsten vor Ort gelassen wird. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zur Strukturierung der Hartmaske 126 verwendet werden. Die bestimmte Anordnung der S/D-Regionen 152 in einer IC-Struktur 100 (und somit das bestimmte Layout der strukturierten Hartmaske 126), die in verschiedenen der beiliegenden Figuren abgebildet ist, ist lediglich illustrativ, und es kann irgendeine gewünschte Anordnung verwendet werden.
  • 14 stellt eine Anordnung nach Vertiefen des freiliegenden Dielektrikumsmaterials 120 der Anordnung von 13 dar (d. h. das Dielektrikum 120 ist nicht durch die Hartmaske 126 geschützt). Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. In den Bereichen, die durch die Hartmaske 126 nicht geschützt sind, kann das Dielektrikumsmaterial 120 verbleiben.
  • 15 stellt eine Anordnung nach Entfernen eines Teils des Dielektrikumsmaterials 118 in der Anordnung von 14 dar. Diese Operation kann die „Canyons“ (Schluchten) zwischen benachbarten Abschnitten der Hartmaske 116/des Dielektrikumsmaterials 114 vergrößern, was nachfolgende Operationen erleichtert. Bei einigen Ausführungsbeispielen kann die Entfernung eines Teils des Dielektrikumsmaterials 118 durch ein partielles isotropes Ätzen erreicht werden (z. B. ein partielles isotropes Ätzen von Nitrid, wenn das Dielektrikumsmaterial 118 ein Nitrid umfasst).
  • 16 stellt eine Anordnung nach weiterem Vertiefen des freiliegenden Dielektrikumsmaterials 120 der Anordnung von 15 dar (d. h. das Dielektrikum 120 ist nicht durch die Hartmaske 126 geschützt). Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung. In den Bereichen, die durch die Hartmaske 126 nicht geschützt sind, kann das Dielektrikumsmaterial 120 verbleiben.
  • 17 stellt eine Anordnung nach konformem Abscheiden eines zusätzlichen Dielektrikumsmaterials 118 auf der Anordnung von 16 dar, und anschließendem Ausführen eines anderen gerichteten „Abwärts-“Ätzens dar, um das Dielektrikumsmaterial 118 auf horizontalen Oberflächen zu entfernen, wobei das Dielektrikumsmaterial 118 als „Abstandhalter“ auf Seitenflächen von freiliegenden Oberflächen „repariert“ wird, wie gezeigt. Das Ätzen von 17 (z. B. ein reaktives Ionenätzen (RIE; reactive ion etch)) kann auch das Dielektrikumsmaterial 112 von den oberen Flächen des Opfermaterials 104 entfernen, wie gezeigt.
  • 18 stellt eine Anordnung nach Entfernen des größten Teils der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 17 dar, die nicht von der Hartmaske 126 bedeckt sind, um offene Volumina 224 zu bilden (z. B. unter Verwendung geeigneter Ätztechniken). Ein Teil des untersten Abschnitts des Opfermaterials 104 kann, wie gezeigt verbleiben. Diese offenen Volumina 224 können den Orten der S/D-Regionen 152 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt ist.
  • 19 stellt eine Anordnung 233 nach Vertiefen des freiliegenden Opfermaterials 104 der Anordnung von 18 dar, ohne gleichzeitig das freiliegende Kanalmaterial 106 zu vertiefen (wie in 19C gezeigt). Irgendeine geeignete selektive Ätztechnik kann verwendet werden. Da diese teilweise seitliche Vertiefung des freiliegenden Opfermaterials 104 zu dem freiliegenden Kanalmaterial 106 selbstausgerichtet ist, kann die Vertiefung des freiliegenden Opfermaterials 104 über die Breite des Kanalmaterials 106 gleichmäßig sein (d. h. links-rechts aus der Perspektive von 19A).
  • 20 stellt eine Anordnung nach konformem Abscheiden eines Dielektrikumsmaterials 124 über der Anordnung von 19 dar. Das Dielektrikumsmaterial 124 kann irgendein geeignetes Material umfassen (z. B. ein Low-k-Dielektrikumsmaterial) und kann so abgeschieden werden, dass es die durch Vertiefen des freiliegenden Opfermaterials 104 gebildeten Vertiefungen füllt (wie vorangehend Bezug nehmend auf 19 19 erörtert). Bei einigen Ausführungsbeispielen kann das konforme Abscheiden des Dielektrikumsmaterials 124 mehrere Runden des Abscheidens (z. B. drei Runden) eines oder mehrerer Dielektrikumsmaterialien umfassen.
  • 21 stellt eine Anordnung nach Vertiefen des freiliegenden Dielektrikumsmaterials 124 der Anordnung von 20 dar. Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 124 verwendet werden, wie beispielsweise eine isotrope Ätzung. Das Dielektrikumsmaterial 124 kann auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 224 verbleiben, wie in 21C gezeigt. Die Menge der Vertiefung kann derart sein, dass die vertiefte Oberfläche des Dielektrikumsmaterials 124 mit der Seitenoberfläche des Kanalmaterials 106 bündig ist (nicht gezeigt) oder leicht darüber hinausgeht, wie in 21C gezeigt. Eine übermäßige Vertiefung des freiliegenden Dielektrikumsmaterials 124 über die Seitenoberfläche des Kanalmaterials 106 hinaus kann zu einer Verschlechterung der Bauelementperformance (z. B. aufgrund einer erhöhten parasitären Kontakt-zu-Gate-Kopplungskapazität) und/oder einem Bauelementdefekt (z. B. aufgrund eines Kontakt-zu-Gate-Kurzschlusses) führen.
  • 22 stellt eine Anordnung nach Bilden eines Dielektrikumsmaterials 166 auf der Basis 102 in den offenen Volumina 102 der Anordnung von 21 dar. Das Dielektrikumsmaterial 166 kann irgendein geeignetes Material umfassen und kann bei einigen Ausführungsbeispielen dadurch gebildet werden, dass das Dielektrikumsmaterial 166 zunächst deckschicht-abgeschieden und dann zurück auf eine gewünschte Dicke auf der Basis 102 vertieft wird.
  • 23 stellt eine Anordnung nach Bilden der Halbleiterregionen 130 in den offenen Volumina 224 der Anordnung von 22 dar. Die Halbleiterregionen 130 können durch epitaktisches Aufwachsen gebildet werden (z. B. eine anfängliche Nukleationsoperation, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei dem der Rest der Halbleiterregionen 130 auf der Keimschicht gebildet wird), aber im Gegensatz zu herkömmlichen Ansätzen füllen die Halbleiterregionen 130 nicht die Volumina 224. Stattdessen bilden sich die Halbleiterregionen 130 um die freiliegenden Enden des Kanalmaterials 106, wobei das Wachstum gestoppt wird, bevor die Volumina 224 gefüllt sind, wodurch Halbleiterregionen 130 mit der gezeigten wellenförmigen Form gebildet werden. Bei einigen Ausführungsbeispielen können die verschiedenen Vorsprünge (oder „Epi-Noppen“) der Halbleiterregionen 130 den unterschiedlichen Kanalmaterialien 106 entsprechen, und wie oben unter Bezugnahme auf 1C, 1E und 1F können die Abschnitte der Halbleiterregionen 130, die verschiedenen der Kanalmaterialien 106 entsprechen, einander kontaktieren oder möglicherweise nicht. Bei einigen Ausführungsbeispielen kontaktieren sich die verschiedenen Halbleiterregionen 130 in einem einzelnen offenen Volumen 224 (entsprechend den Kanalmaterialien 106 auf beiden Seiten des offenen Volumens 224) möglicherweise nicht (d. h., es kann ein „Zwischenraum“ zwischen einer Halbleiterregion 130 und einer anderen Halbleiterregion 130 in einem offenen Volumen 224 verbleiben; wie unten erörtert, kann dieser Zwischenraum in nachfolgenden Operationen mit Kontaktmetall 164 gefüllt werden, um die S/D-Regionen 152 zu vervollständigen. Bei einigen Ausführungsbeispielen kann die Halbleiterregion 130 in einem offenen Volumen 224 durch eine dünne epitaktische Schicht mit einem U-förmigen Querschnitt bereitgestellt werden (z. B. wie in 1G dargestellt). Bei einigen Ausführungsbeispielen können die Halbleiterregionen 130 ein epitaktisches n-Typ-Material umfassen (z. B. stark in-situ phosphordotiertes Material zur Verwendung in einem NMOS-Transistor).
  • 24 veranschaulicht eine Anordnung nach Auffüllen der restlichen offenen Volumina 224 mit einem Opfermaterial 168. Das Opfermaterial 168 kann ein Dielektrikumsmaterial sein, wie z. B. kohlenstoffdotiertes Oxid, fluordotiertes Siliziumdioxid, poröses Siliziumdioxid, ein aufgeschleudertes siliziumbasiertes polymeres Dielektrikum oder aufgeschleuderte organische polymere Dielektrika (z. B. Polyimid, Polynorborene, Benzocyclobuten, Polytetrafluorethylen usw.), und kann in nachfolgenden Operationen entfernt werden, wie unten erörtert. Bei einigen Ausführungsbeispielen kann das Opfermaterial 168 durch ultraviolette (UV) Strahlung und/oder durch Tempern (z. B. bei einer Temperatur von bis zu 400 Grad Celsius) ausgehärtet werden. Das Opfermaterial 168 kann selbst ein gestresstes Material sein und kann somit Spannung auf die umgebenden Elemente, umfassend das Kanalmaterial 106, ausüben. Die Spannung in dem Opfermaterial 168 kann so gewählt werden, dass in einem PMOS-Transistor Druckspannung auf das Kanalmaterial 106 ausgeübt wird oder in einem NMOS-Transistor Zugspannung auf das Kanalmaterial 106 ausgeübt wird.
  • 25 stellt eine Anordnung nach Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 142 auf der Anordnung von 24 dar. Das Dielektrikumsmaterial 142 kann eine Kontakt-Ätzstoppschicht (CESL; contact etch stop layer) sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein.
  • 26 stellt eine Anordnung nach Abscheiden eines Dielektrikumsmaterials 122 auf der Anordnung von 25 und anschließendem Polieren des Dielektrikumsmaterials 122 und des Dielektrikumsmaterials 142, um die Hartmaske 126 freizulegen, dar. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 122 ein Vormetall-Dielektrikum (PMD; pre-metal dielectric) sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 27 stellt eine Anordnung nach Entfernen der Hartmaske 126 von der Anordnung von 26, anschließendem Abscheiden und Strukturieren einer Hartmaske 127 dar. Die Hartmaske 127 kann irgendeine geeignete Materialzusammensetzung aufweisen; bei einigen Ausführungsbeispielen kann die Hartmaske 127 beispielsweise Titannitrid umfassen. Die Hartmaske 127 kann so strukturiert sein, dass die Hartmaske 127 in Bereichen, die den S/D-Regionen 150 entsprechen, selektiv entfernt wird, während die Hartmaske 127 ansonsten vor Ort gelassen wird. Irgendeine geeignete Strukturierungstechnik (z. B. eine lithographische Technik) kann zum Strukturieren der Hartmaske 127 verwendet werden. Wie vorangehend erwähnt wurde, ist die bestimmte Anordnung der S/D-Regionen 150 in einer IC-Struktur 100 (und somit das bestimmte Layout der strukturierten Hartmaske 127), die in verschiedenen der beiliegenden Figuren abgebildet ist, lediglich illustrativ, und es kann irgendeine gewünschte Anordnung verwendet werden.
  • 28 stellt eine Anordnung nach Vertiefen des freiliegenden Dielektrikumsmaterials 120 (d. h. des nicht durch die Hartmaske 127 geschützten Dielektrikumsmaterials 120) der Anordnung von 27 dar. Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung.
  • 29 stellt eine Anordnung nach Entfernen eines Teils des Dielektrikumsmaterials 118 in der Anordnung von 28 dar. Diese Operation kann die „Canyons“ zwischen benachbarten Abschnitten der Hartmaske 116/des Dielektrikumsmaterials 114 vergrößern, was nachfolgende Operationen erleichtert. Bei einigen Ausführungsbeispielen kann die Entfernung eines Teils des Dielektrikumsmaterials 118 durch ein partielles isotropes Ätzen erreicht werden (z. B. ein partielles isotropes Ätzen von Nitrid, wenn das Dielektrikumsmaterial 118 ein Nitrid umfasst).
  • 30 stellt eine Anordnung nach weiterem Vertiefen des freiliegenden Dielektrikumsmaterials 120 der Anordnung von 29 dar (d. h. das Dielektrikum 120 ist nicht durch die Hartmaske 127 geschützt). Irgendeine geeignete selektive Ätztechnik kann zum Vertiefen des freiliegenden Dielektrikumsmaterials 120 verwendet werden, wie beispielsweise eine isotrope Ätzung.
  • 31 stellt eine Anordnung nach konformem Abscheiden eines zusätzlichen Dielektrikumsmaterials 118 auf der Anordnung von 30 und anschließendem Ausführen eines anderen gerichteten „Abwärts-“Ätzens dar, um das Dielektrikumsmaterial 118 auf horizontalen Oberflächen zu entfernen, wobei das Dielektrikumsmaterial 118 als „Abstandhalter“ auf Seitenflächen von freiliegenden Oberflächen „repariert“ wird, wie gezeigt. Das Ätzen von 31 (z. B. RIE) kann auch das Dielektrikumsmaterial 112 von den oberen Flächen des Opfermaterials 104 entfernen, wie gezeigt.
  • 32 stellt eine Anordnung nach Entfernen der Abschnitte des Opfermaterials 104 und des Kanalmaterials 106 in der Anordnung von 31 dar, die nicht von der Hartmaske 127 bedeckt sind, um offene Volumina 225 zu bilden (z. B. unter Verwendung geeigneter Ätztechniken). Diese offenen Volumina 225 können den Orten der S/D-Regionen 150 in der IC-Struktur 100 entsprechen, wie nachfolgend weiter erörtert wird, und sind selbstausgerichtet zu dem Dielektrikumsmaterial 112, wie gezeigt ist.
  • 33 veranschaulicht eine Anordnung 233 nach Vertiefen des freiliegenden Opfermaterials 104 der Anordnung von 32, ohne gleichzeitig das freiliegende Kanalmaterial 106 zu vertiefen, konformem Abscheiden eines Dielektrikumsmaterial 124 und Vertiefen des Dielektrikumsmaterials 124. Diese Operationen können irgendeine der vorangehend Bezug nehmend auf 19-21 erörterten Formen annehmen. Das Dielektrikumsmaterial 124 kann auf Seitenoberflächen des Opfermaterials 104 in der Nähe der offenen Volumina 225 verbleiben, wie in 33C gezeigt ist.
  • 34 veranschaulicht eine Anordnung nach Bilden eines Dielektrikumsmaterials 166 auf der Basis 102 in den offenen Volumina 102, Bilden der Halbleiterregionen 128 in den offenen Volumina 225 der Anordnung von 33, Bilden eines Opfermaterials 168, um den Rest der offenen Volumina 225 zu füllen, Abscheiden einer konformen Schicht eines Dielektrikumsmaterials 154 und Abscheiden eines Dielektrikumsmaterials 156. Die Halbleiterregionen 128 können durch epitaktisches Aufwachsen gebildet werden (z. B. eine anfängliche Nukleationsoperation, um eine Keimschicht bereitzustellen, gefolgt von einer primären Epitaxieoperation, bei dem der Rest der Halbleiterregionen 128 auf der Keimschicht gebildet wird), aber wie oben Bezug nehmend auf 23 erörtert und im Gegensatz zu herkömmlichen Ansätzen füllen die Halbleiterregionen 128 nicht die Volumina 225. Stattdessen bilden sich die Halbleiterregionen 128 um die freiliegenden Enden des Kanalmaterials 106, wobei das Wachstum gestoppt wird, bevor die Volumina 225 gefüllt sind, wodurch Halbleiterregionen 128 mit der gezeigten wellenförmigen Form gebildet werden. Bei einigen Ausführungsbeispielen können die verschiedenen Vorsprünge (oder „Epi-Noppen“) der Halbleiterregionen 128 den unterschiedlichen Kanalmaterialien 106 entsprechen, und wie oben unter Bezugnahme auf 1C, 1E und 1F können die Abschnitte der Halbleiterregionen 128, die verschiedenen der Kanalmaterialien 106 entsprechen, einander kontaktieren oder möglicherweise nicht. Bei einigen Ausführungsbeispielen kontaktieren sich die verschiedenen Halbleiterregionen 128 in einem einzelnen offenen Volumen 226 (entsprechend den Kanalmaterialien 106 auf beiden Seiten des offenen Volumens 226) möglicherweise nicht (d. h., es kann ein „Zwischenraum“ zwischen einer Halbleiterregion 128 und einer anderen Halbleiterregion 128 in einem offenen Volumen 225 verbleiben; wie unten erörtert, kann dieser Zwischenraum in nachfolgenden Operationen mit Kontaktmetall 164 gefüllt werden, um die S/D-Regionen 150 zu vervollständigen. Bei einigen Ausführungsbeispielen können die Halbleiterregionen 128 ein epitaktisches p-Typ-Material umfassen (z. B. stark in-situ bordotiertes Material zur Verwendung in einem PMOS-Transistor). Bei einigen Ausführungsbeispielen kann die Halbleiterregion 128 in einem offenen Volumen 225 durch eine dünne epitaktische Schicht mit einem U-förmigen Querschnitt bereitgestellt werden (z. B. wie in 1G dargestellt). Bei einigen Implementierungen können die Halbleiterregionen 128 unter Verwendung einer Siliziumlegierung gefertigt werden, wie beispielsweise Silizium-Germanium oder Siliziumcarbid. Bei einigen Ausführungsbeispielen kann die epitaktisch abgeschiedene Siliziumlegierung in situ mit Dotierstoffen, wie beispielsweise Bor, Arsen oder Phosphor, dotiert werden. Bei einigen Ausführungsbeispielen können die Halbleiterregionen 128 unter Verwendung von einem oder mehreren alternativen Halbleitermaterialien gebildet werden, wie beispielsweise Germanium oder einem/r Gruppe-III-V-Material oder -Legierung. Das Opfermaterial 168 kann irgendeines der vorangehend Bezug nehmend auf 24 erörterten Dielektrikumsmaterialien umfassen, und kann durch UV-Strahlung und/oder durch Tempern (z. B. bei einer Temperatur von bis zu 400 Grad Celsius) ausgehärtet werden. Wie vorangehend erörtert, kann das Opfermaterial 168 selbst ein gestresstes Material sein und kann somit Spannung auf die umgebenden Elemente, umfassend das Kanalmaterial 106, ausüben. Die Spannung in dem Opfermaterial 168 kann so gewählt werden, dass in einem PMOS-Transistor Druckspannung auf das Kanalmaterial 106 ausgeübt wird oder in einem NMOS-Transistor Zugspannung auf das Kanalmaterial 106 ausgeübt wird. Das Dielektrikumsmaterial 154 kann eine CESL sein und kann aus irgendeinem geeigneten Material (z. B. Siliziumnitrid) gebildet sein. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 156 ein PMD sein, wie beispielsweise ein Oxidmaterial (z. B. Siliziumoxid).
  • 35 stellt eine Anordnung nach Polieren der Hartmaske 127, des Dielektrikumsmaterials 122, des Dielektrikumsmaterials 142, des Dielektrikumsmaterials 154 und des Dielektrikumsmaterials 156 der Anordnung von 34 dar (z. B. unter Verwendung einer CMP-Technik), um die Hartmaske 116 über den Kanalregionen 202 freizulegen.
  • 36 stellt eine Anordnung nach Entfernen der Hartmaske 116, des Dielektrikumsmaterials 114 (des „Dummy-Gates“) und des Dielektrikumsmaterials 112 aus der Anordnung von 35 zum Bilden offener Volumina 226 dar. Irgendwelche geeigneten Ätztechniken können verwendet werden.
  • 37 stellt eine Anordnung nach „Freigabe“ des Kanalmaterials 106 in der Anordnung von 36 durch Entfernung des Opfermaterials 104 dar. Irgendeine geeignete Ätztechnik kann verwendet werden.
  • 38 stellt eine Anordnung nach Bilden eines konformen Gate-Dielektrikums 136 über der Anordnung von 37 dar. Das Gate-Dielektrikum 136 kann unter Verwendung irgendeiner geeigneten Technik (z. B. ALD) gebildet werden und kann irgendwelche der hierin Bezug nehmend auf das Gate-Dielektrikum 136 erörterten Materialien umfassen.
  • 39 stellt eine Anordnung nach Bilden eines Gate-Metalls 138 über der Anordnung von 38 dar. Das Gate-Metall 138 kann irgendeine oder mehrere Materialschichten umfassen, wie beispielsweise irgendwelche der hierin Bezug nehmend auf das Gate-Metall 138 erörterten Materialien.
  • 40 veranschaulicht eine Anordnung nach Polieren des Gate-Metalls 138 und des Gate-Dielektrikums 136 der Anordnung von 39, um das Gate-Metall 138 und das Gate-Dielektrikum 136 über dem Dielektrikumsmaterial 122 und dem Dielektrikumsmaterial 156 zu entfernen. Irgendeine geeignete Poliertechnik, wie beispielsweise eine CMP-Technik, kann verwendet werden.
  • 41 stellt eine Anordnung nach Vertiefen des Gate-Metalls 138 und des Gate-Dielektrikums 136 (z. B. unter Verwendung einer oder mehrerer Ätztechniken) zur Bildung von Vertiefungen in der Anordnung von 40 und anschließendem Bilden von Gate-Kontakten 140 in den Vertiefungen dar. Die Gate-Kontakte 140 können irgendein oder mehrere Materialien umfassen (z. B. einen Adhäsions-Liner, einen Barriere-Liner, ein oder mehrere Füllmetalle usw.).
  • 42 veranschaulicht eine Anordnung nach Strukturieren des Dielektrikumsmaterials 122, des Dielektrikumsmaterials 142, des Dielektrikumsmaterials 154 und des Dielektrikumsmaterials 156 der Anordnung von 41 zum Bilden von Aussparungen. Irgendeine geeignete Ätztechnik kann verwendet werden.
  • 43 stellt eine Anordnung nach Entfernen des Opfermaterials 168 von der Anordnung von 42 dar, entsprechend der Strukturierung in dem Dielektrikumsmaterial 122, dem Dielektrikumsmaterial 142, dem Dielektrikumsmaterial 154 und dem Dielektrikumsmaterial 156 zum Vertiefen der Vertiefungen. Irgendeine geeignete Ätztechnik kann verwendet werden.
  • 44 veranschaulicht eine Anordnung nach Füllen der Vertiefungen mit Kontaktmetall 164. Wie dargestellt, kann das Kontaktmetall 164 die Halbleiterregionen 128/130 kontaktieren und kann die S/D-Regionen 150/152 abschließen. Das Kontaktmetall 164 kann irgendein oder mehrere Materialien umfassen (z. B. einen Adhäsions-Liner, einen Barriere-Liner, ein oder mehrere Füllmetalle usw.). Wie vorangehend erwähnt wurde, kann das Kontaktmetall 164 selbst ein gestresstes Material sein und kann somit Spannung auf die umgebenden Elemente, umfassend das Kanalmaterial 106, ausüben. Die Spannung in dem Kontaktmetall 164 kann so gewählt werden, dass in einem PMOS-Transistor weitere Druckspannung auf das Kanalmaterial 106 ausgeübt wird oder in einem NMOS-Transistor weitere Zugspannung auf das Kanalmaterial 106 ausgeübt wird. Das Kontaktmetall 164 kann irgendein geeignetes Material umfassen (z. B. irgendeines der oben Bezug nehmend auf 1 erörterten Materialien). Bei einigen Ausführungsbeispielen kann das Kontaktmetall 164 nach Abscheidung ausgehärtet oder getempert werden, (z. B. bei einer Temperatur von bis zu 450 Grad Celsius). Die Anordnung von 44 kann die Form der IC-Struktur 100 von 1 annehmen.
  • In dem oben unter Bezugnahme auf 2-44 beschriebenen Prozess werden die Halbleiterregionen 128/130 vor den in 35-39 dargestellten „Ersatz-Gate“-Operationen gebildet; bei anderen Ausführungsbeispielen können die Halbleiterregionen 128/130 nach den in 35-39 dargestellten Operationen gebildet werden. Anstatt die Halbleiterregionen 128/130 zu bilden, wie oben Bezug nehmend auf 23 und 34 erörtert wird, kann nur das Opfermaterial 168 die offenen Volumina 224 und 225 füllen; nach den in 35-39 dargestellten „Ersatz-Gate“-Operationen kann das Opfermaterial 168 entfernt und die Halbleiterregionen 128/130 gebildet werden, gefolgt von der Bildung des Kontaktmetalls 164. Bei solchen Ausführungsbeispielen kann die Spannung, die durch das Opfermaterial 168 auf das Kanalmaterial 106 ausgeübt wird, durch die in 35-39 dargestellten „Ersatz-Gate-“Operationen „eingerastet“ werden, und dann kann durch die Bildung des Kontaktmetalls 164 zusätzliche Spannung auf das Kanalmaterial 106 ausgeübt werden.
  • Bei einigen Ausführungsbeispielen können die wiederholten Abscheidungs- und Ätzoperationen um das Dielektrikumsmaterial 118 herum derart ausgeführt werden, dass sich eine „Abdeckung“ des Dielektrikumsmaterials 118 über das Isoliermaterial 120 erstreckt. 45 ist eine seitliche Querschnittsansicht einer solchen IC-Struktur 100, die die Perspektive der „A“-Teilfiguren hierin gemeinschaftlich verwendet. Das resultierende Dielektrikumsmaterial 118 kann die gleiche eines umgedrehten „U“ aufweisen und kann in dem U-förmigen Dielektrikumsmaterial 112 verschachtelt sein. Irgendeines der hierin offenbarten Ausführungsbeispiele kann ein Dielektrikumsmaterial 118 umfassen, das die Struktur von 45 aufweist.
  • Wie vorangehend erwähnt wurde, kann bei einigen Ausführungsbeispielen das Kanalmaterial 106 irgendeine gewünschte Anordnung aufweisen. Zum Beispiel veranschaulicht 46 eine IC-Struktur 100, in der das Kanalmaterial 106 als eine Finne und anstatt als ein oder mehrere Nanodrähte angeordnet ist, dar; bei anderen Ausführungsbeispielen kann das Kanalmaterial 106 eine Finne und Nanodrähte oder andere Anordnungen umfassen. Eine IC-Struktur 100 wie diejenige von 46 kann unter Verwendung der hierin offenbarten Herstellungsprozesse hergestellt werden, je nach Eignung (z. B. unter Auslassung der „Freigabe“-Operationen usw.).
  • Die IC-Strukturen 100, die hierin offenbart sind, können in irgendeiner geeigneten elektronischen Komponente umfasst sein. 47-51 stellen verschiedene Beispiele von Vorrichtungen dar, die irgendeine der hier offenbarten IC-Strukturen 100 umfassen können.
  • 47 ist eine Draufsicht eines Wafers 1500 und von Dies 1502, die eine oder mehrere IC-Strukturen 100 umfassen können, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Der Wafer 1500 kann aus Halbleitermaterial bestehen und kann einen oder mehrere Dies 1502 umfassen, die IC-Strukturen aufweisen (z. B. die hierin offenbarten IC-Strukturen 100), die auf einer Oberfläche des Wafers 1500 gebildet sind. Jeder der Dies 1502 kann eine sich wiederholende Einheit eines Halbleiterprodukts sein, das irgendeine geeignete IC umfasst. Nachdem die Herstellung des Halbleiter-Produkts abgeschlossen ist, kann der Wafer 1500 einem Vereinzelungsprozess unterzogen werden, bei dem die Dies 1502 voneinander getrennt werden, um diskrete „Chips“ des Halbleiterprodukts bereitzustellen. Der Die 1502 kann eine oder mehrere IC-Strukturen 100 (z. B. wie nachstehend Bezug nehmend auf 48 erörtert wird), einen oder mehreren Transistoren (z. B. einige der Bezug nehmend auf 48 erörterten Transistoren) und/oder eine unterstützende Schaltungsanordnung zum Routen elektrischer Signale zu den Transistoren, sowie irgendwelche anderen IC-Komponenten umfassen. Bei einigen Ausführungsbeispielen kann der Wafer 1500 oder der Die 1502 ein Speicherbauelement (z.B. ein Direktzugriffsspeicher- (RAM-; Random Access Memory) Bauelement, wie beispielsweise ein statisches RAM- (SRAM-; static RAM) Bauelement, ein magnetisches RAM- (MRAM-; magnetic RAM) Bauelement, ein resistives RAM- (RRAM-; resistive RAM) Bauelement, ein Leitfähige-Brücken-RAM- (CBRAM-; conductive-bridging RAM) Bauelement usw.), ein logisches Bauelement (z. B. ein AND-, OR-, NAND- oder NOR-Gatter) oder irgendein anderes geeignetes Schaltungselement umfassen. Mehrere dieser Bauelemente können auf einem einzelnen Die 1502 kombiniert sein. Zum Beispiel kann ein Speicherarray, das durch mehrere Speicherbauelemente gebildet ist, auf einem selben Die 1502 wie ein Verarbeitungsbauelement (z. B. das Verarbeitungsbauelement 1802 von 51) oder eine andere Logik, die ausgebildet ist, um Informationen in den Speicherbauelementen zu speichern oder Anweisungen auszuführen, die in dem Speicherarray gespeichert sind, gebildet sein.
  • 48 ist eine seitliche Querschnittsansicht einer IC- Komponente 1600, die eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Ein oder mehrere der IC-Komponenten 1600 können in einem oder mehreren Dies 1502 (47 umfasst sein). Das IC-Bauelement 1600 kann auf einem Substrat 1602 (z. B. dem Wafer 1500 von 47) gebildet sein und kann in einem Die umfasst sein (z. B. dem Die 1502 von 47). Das Substrat 1602 kann die Form von irgendeinem der hierin offenbarten Ausführungsbeispiele der Basis 102 annehmen.
  • Die IC-Komponente 1600 kann eine oder mehrere Bauelementschichten 1604 umfassen, die auf dem Substrat 1602 angeordnet sind. Die Bauelementschicht 1604 kann Merkmale von einer oder mehreren IC-Strukturen 100, anderen Transistoren, Dioden oder anderen auf dem Substrat 1602 gebildeten Bauelementen umfassen. Die Bauelementschicht 1604 kann zum Beispiel Source- und/oder Drain- (S/D-) Regionen, Gates zum Steuern des Stromflusses zwischen den S/D-Regionen, S/D-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen und Gate-Kontakte zum Routen von elektrischen Signalen zu/von den S/D-Regionen (z. B. gemäß irgendeinem der vorangehend Bezug nehmend auf die IC-Strukturen 100 erörterten Ausführungsbeispiele) umfassen. Die Transistoren, die in einer Bauelementschicht 1604 umfasst sein können, sind nicht auf irgendeine(n) bestimmte(n) Typ oder Konfiguration beschränkt und können einen oder mehrere von z. B. planaren Transistoren, nicht-planaren Transistoren oder eine Kombination von beiden umfassen. Planare Transistoren können bipolare Übergangstransistoren (BJT; bipolar junction transistors), bipolare Heteroübergangstransistoren (HBT; heterojunction bipolar transistors) oder Hohe-Elektronenmobilitäts-Transistoren (HEMT; high-electron-mobility transistors) umfassen. Nicht-planare Transistoren können FinFET-Transistoren umfassen, wie beispielsweise Doppel-Gate-Transistoren oder Tri-Gate-Transistoren und Umhüllungs- (Wrap-Around-) oder Rundum- (All-Round-) Gate-Transistoren, wie beispielsweise Nanoband- und Nanodraht-Transistoren (z. B. wie vorangehend Bezug nehmend auf die IC-Strukturen 100 erörtert).
  • Elektrische Signale, wie beispielsweise Leistungs- und/oder Eingang/Ausgang- (I/O-) Signale, können zu und/oder von den Bauelementen (z. B. den IC-Strukturen 100) der Bauelementschicht 1604 durch eine oder mehrere Verbindungsschichten, die auf der Bauelementschicht 1604 angeordnet sind, geroutet werden (wie in 48 als Verbindungsschichten 1606-1610 dargestellt ist). Zum Beispiel können elektrisch leitfähige Merkmale der Bauelementschicht 1604 (z.B. die Gate-Kontakte und die S/D-Kontakte) mit den Verbindungsstrukturen 1628 der Verbindungsschichten 1606-1610 elektrisch gekoppelt sein. Die eine oder die mehreren Verbindungsschichten 1606-1610 können einen Metallisierungsstapel (auch bezeichnet als „ILD-Stapel“) 1619 der IC-Komponente 1600 bilden. Obwohl 48 einen ILD-Stapel 1619 auf nur einer Fläche der Bauelementschicht 1604 abbildet, kann bei anderen Ausführungsbeispielen eine IC-Komponente 1600 zwei ILD-Stapel 1619 umfassen, sodass die Bauelementschicht 1604 zwischen den zwei ILD-Stapeln 1619 ist.
  • Die Verbindungsstrukturen 1628 können innerhalb der Verbindungsschichten 1606-1610 angeordnet sein, um elektrische Signale gemäß einer breiten Vielzahl von Entwürfen zu routen (insbesondere ist die Anordnung nicht auf die bestimmte Konfiguration von Verbindungsstrukturen 1628 beschränkt, die in 48 abgebildet ist.). Obwohl eine bestimmte Anzahl von Verbindungsschichten 1606-1610 in 48 abgebildet ist, weisen Ausführungsbeispiele der vorliegenden Offenbarung IC-Komponenten mit mehr oder weniger Verbindungsschichten als abgebildet sind auf.
  • Bei einigen Ausführungsbeispielen können die Verbindungsstrukturen 1628 Leitungen 1628a und/oder Vias 1628b umfassen, die mit einem elektrisch leitfähigen Material gefüllt sind, wie beispielsweise einem Metall. Die Leitungen 1628a können angeordnet sein, um elektrische Signale in einer Richtung einer Ebene zu routen, die im Wesentlichen parallel zu einer Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Zum Beispiel können die Leitungen 1628a elektrische Signale in einer Richtung in die und aus der Seite aus der Perspektive von 48 aufweist. Die Vias 1628b können angeordnet sein, um elektrische Signale in eine Richtung einer Ebene zu routen, die im Wesentlichen senkrecht zu der Oberfläche des Substrats 1602 ist, auf dem die Bauelementschicht 1604 gebildet ist. Bei einigen Ausführungsbeispielen können die Vias 1628b die Leitungen 1628a von unterschiedlichen Verbindungsschichten 1606-1610 miteinander elektrisch koppeln.
  • Die Verbindungsschichten 1606-1610 können ein Dielektrikumsmaterial 1626 umfassen, das zwischen den Verbindungsstrukturen 1628 angeordnet ist, wie in 48 gezeigt ist. Bei einigen Ausführungsbeispielen kann das Dielektrikumsmaterial 1626, das zwischen den Verbindungsstrukturen 1628 in Unterschiedlichen der Verbindungsschichten 1606-1610 angeordnet ist, unterschiedliche Zusammensetzungen aufweisen; bei anderen Ausführungsbeispielen kann die Zusammensetzung des Dielektrikumsmaterials 1626 zwischen unterschiedlichen Verbindungsschichten 1606-1610 die Gleiche sein.
  • Über der Bauelementschicht 1604 kann eine erste Verbindungsschicht 1606 gebildet werden. Bei einigen Ausführungsbeispielen kann die erste Verbindungsschicht 1606 Leitungen 1628a und/oder Vias 1628b umfassen, wie gezeigt ist. Die Leitungen 1628a der ersten Verbindungsschicht 1606 können mit Kontakten (z. B. den S/D-Kontakten oder Gate-Kontakten) der Bauelementschicht 1604 gekoppelt sein.
  • Eine zweite Verbindungsschicht 1608 kann über der ersten Verbindungsschicht 1606 gebildet sein. Bei einigen Ausführungsbeispielen kann die zweite Verbindungsschicht 1608 Vias 1628b umfassen, um die Leitungen 1628a der zweiten Verbindungsschicht 1608 mit den Leitungen 1628a der ersten Verbindungsschicht 1606 zu koppeln. Obwohl die Leitungen 1628a und die Vias 1628b strukturell mit einer Leitung innerhalb jeder Verbindungsschicht (z. B. innerhalb der zweiten Verbindungsschicht 1608) der Klarheit halber abgegrenzt sind, können bei einigen Ausführungsbeispielen die Leitungen 1628a und die Vias 1628b strukturell und/oder materiell angrenzend sein (z. B. während eines Dual-Damascene-Prozesses gleichzeitig gefüllt werden).
  • Eine dritte Verbindungsschicht 1610 (und zusätzliche Verbindungsschichten, wie erwünscht) kann in Folge auf der zweiten Verbindungsschicht 1608 gemäß ähnlichen Techniken und Konfigurationen gebildet werden, die in Verbindung mit der zweiten Verbindungsschicht 1608 oder der ersten Verbindungsschicht 1606 beschrieben sind. Bei einigen Ausführungsbeispielen können die Verbindungsschichten, die in dem Metallisierungsstapel 1619 in der IC-Komponente 1600 „höher oben“ (d. h. weiter entfernt von der Bauelementschicht 1604) sind, dicker sein.
  • Die IC-Komponente 1600 kann ein Lötresistmaterial 1634 (z. B. Polyimid oder ein ähnliches Material) und einen oder mehrere leitfähige Kontakte 1636 umfassen, die auf den Verbindungsschichten 1606-1610 gebildet sind. In 48 sind die leitfähigen Kontakte 1636 in Form von Bondanschlussflächen dargestellt. Die leitfähigen Kontakte 1636 können mit den Verbindungsstrukturen 1628 elektrisch gekoppelt sein und ausgebildet sein, um die elektrischen Signale der Bauelementschicht1604 zu anderen externen Bauelementen zu routen. Zum Beispiel können Lötmittel-Bonds auf dem einen oder den mehreren leitfähigen Kontakten 1636 gebildet sein, um einen Chip, umfassend die IC-Komponente 1600, mechanisch und/oder elektrisch mit einer anderen Komponente (z.B. einer Schaltungsplatine) zu koppeln. Die IC-Komponente 1600 kann zusätzliche oder alternative Strukturen umfassen, um die elektrischen Signale von den Verbindungsschichten 1606-1610 zu routen; zum Beispiel können die leitfähigen Kontakte 1636 andere analoge Merkmale (z. B. Säulen) umfassen, die die elektrischen Signale zu externen Komponenten routen. Bei Ausführungsbeispielen, bei denen die IC-Komponente 1600 einen ILD-Stapel 1619 auf jeder gegenüberliegenden Fläche der Bauelementschicht 1604 umfasst, kann die IC-Komponente 1600 leitfähige Kontakte 1636 auf jedem der ILD-Stapel 1619 umfassen (was es erlaubt, dass Verbindungen zu der IC-Komponente 1600 auf zwei gegenüberliegenden Flächen der IC-Komponente 1600 hergestellt werden).
  • 49 ist eine Seiten-Querschnittsansicht eines beispielhaften IC-Packages 1650, das eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Bei einigen Ausführungsbeispielen kann das IC-Package 1650 ein System-in-Package (SiP; system-in-package) sein.
  • Das Package-Substrat 1652 kann aus einem Dielektrikumsmaterial (z. B. einer Keramik, einem Aufbaufilm, einem Epoxidfilm, der Füllstoffpartikeln darin aufweist, Glas, einem organischen Material, einem anorganischen Material, Kombinationen aus organischen und anorganischen Materialien, eingebetteten Abschnitten, die aus unterschiedlichen Materialien gebildet sind etc.) gebildet sein, und kann leitfähige Pfade aufweisen, die sich durch das Dielektrikumsmaterial zwischen der Fläche 1672 und der Fläche 1674 oder zwischen unterschiedlichen Orten auf der Fläche 1672 und/oder zwischen unterschiedlichen Orten auf der Fläche 1674 erstrecken. Diese leitfähigen Pfade können die Form irgendwelcher der vorangehend Bezug nehmend auf 48 erörterten Verbindungen 1628 annehmen.
  • Das Package-Substrat 1652 kann leitfähige Kontakte 1663 umfassen, die mit leitfähigen Pfaden (nicht gezeigt) durch das Package-Substrat 1652 gekoppelt sind, was es der Schaltungsanordnung innerhalb der Dies 1656 und/oder des Interposers 1657 erlaubt, elektrisch mit verschiedenen der leitfähigen Kontakte 1664 zu koppeln.
  • Das IC-Package 1650 kann einen Interposer 1657 umfassen, der mit dem Package-Substrat 1652 über leitfähige Kontakte 1661 des Interposers 1657, Erste-Ebene-Verbindungen 1665 und die leitfähigen Kontakte 1663 des Package-Substrats 1652 gekoppelt ist. Die Erste-Ebene-Verbindungen 1665, die in 49 dargestellt sind, sind Lötkugeln, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1665 können verwendet werden. Bei einigen Ausführungsbeispielen ist möglicherweise kein Interposer 1657 in dem IC-Package 1650 umfasst; stattdessen können die Dies 1656 direkt mit den leitfähigen Kontakten 1663 an der Fläche 1672 durch Erste-Ebene-Verbindungen 1665 gekoppelt sein. Generell können ein oder mehrere Dies 1656 über irgendeine geeignete Struktur (z.B. eine Siliziumbrücke, eine organische Brücke, einen oder mehrere Wellenleiter, einen oder mehrere Interposer, Drahtbonds etc.) mit dem Package-Substrat 1652 gekoppelt sein.
  • Das IC-Package 1650 kann einen oder mehrere Dies 1656 umfassen, die mit dem Interposer 1657 über leitfähige Kontakte 1654 der Dies 1656, Erste-Ebene-Verbindungen 1658 und leitfähige Kontakte 1660 des Interposers 1657 gekoppelt sind. Die leitfähigen Kontakte 1660 können mit leitfähigen Pfaden (nicht gezeigt) durch den Interposer 1657 gekoppelt sein, was es der Schaltungsanordnung innerhalb der Dies 1656 erlaubt, elektrisch mit Verschiedenen der leitfähigen Kontakte 1661 (oder mit anderen Bauelementen, die in dem Interposer 1657 umfasst sind, nicht gezeigt) zu koppeln. Die Erste-Ebene-Verbindungen 1658, die in 49 dargestellt sind, sind Lötkugeln, doch irgendwelche geeigneten Erste-Ebene-Verbindungen 1658 können verwendet werden. Nach hiesigem Gebrauch kann sich ein „leitfähiger Kontakt“ auf einen Abschnitt aus leitfähigem Material (z. B. Metall) beziehen, der als eine Schnittstelle zwischen unterschiedlichen Komponenten dient; leitfähige Kontakte können in einer Oberfläche einer Komponente vertieft, mit dieser bündig sein oder sich von dieser weg erstrecken, und können irgendeine geeignete Form (z. B. eine leitfähige Anschlussfläche oder Buchse) annehmen.
  • Bei einigen Ausführungsbeispielen kann ein Unterfüll-Material 1666 zwischen dem Package-Substrat 1652 und dem Interposer 1657 um die Erste-Ebene-Verbindungen 1665 herum angeordnet sein, und eine Formmasse 1668 kann um die Dies 1656 und den Interposer 1657 herum und in Kontakt mit dem Package-Substrat 1652 angeordnet sein. Bei einigen Ausführungsbeispielen kann das Unterfüll-Material 1666 das gleiche sein wie die Formmasse 1668. Beispielhafte Materialien, die für das Unterfüll-Material 1666 und die Formmasse 1668 verwendet werden können, sind Epoxid-Formmaterialien, soweit geeignet. Zweite-Ebene-Verbindungen 1670 können mit den leitfähigen Kontakten 1664 gekoppelt sein. Die Zweite-Ebene-Verbindungen 1670, die in 49 dargestellt sind, sind Lötkugeln (z. B. für eine Kugelgitterarray-Anordnung), aber es können auch irgendwelche geeigneten Zweite-Ebene-Verbindungen 16770 verwendet werden (z.B. Pins in einer Pin-Gitterarray-Anordnung oder Anschlussflächen in einer Anschlussbereich-Gitterarray-Anordnung). Die Zweite-Ebene-Verbindungen 1670 können verwendet werden, um das IC-Package 1650 mit einer anderen Komponente, wie beispielsweise einer Schaltungsplatine (z. B. einer Hauptplatine), einem Interposer oder einem anderen IC-Package, zu koppeln, wie im Stand der Technik bekannt ist und wie nachfolgend Bezug nehmend auf 50 erörtert wird.
  • Die Dies 1656 können die Form irgendeines der hierin erörterten Ausführungsbeispiele des Dies 1502 annehmen (z. B. können irgendeines der Ausführungsbeispiele der IC-Komponente 1600 umfassen). Bei Ausführungsbeispielen, bei denen das IC-Package 1650 mehrere Dies 1656 umfasst, kann das IC-Package 1650 als ein Mehrfach-Chip-Package (MCP; multi-chip package) bezeichnet werden. Die Dies 1656 können eine Schaltungsanordnung umfassen, um irgendeine gewünschte Funktionalität auszuführen. Beispielsweise können ein oder mehrere der Dies 1656 Logik-Dies (z. B. siliziumbasierte Dies) sein, und einer oder mehrere der Dies 1656 können Speicher-Dies (z. B. Hohe-Bandbreite-Speicher) sein. Bei einigen Ausführungsbeispielen kann der Die 1656 eine oder mehrere IC-Strukturen 100 (z. B. wie nachfolgend Bezug nehmend auf 47 und 48 erörtert) umfassen.
  • Obwohl das IC-Package 1650, das in 49 dargestellt ist, ein Flip-Chip-Package ist, können andere Package-Architekturen verwendet werden. Beispielsweise kann das IC-Package 1650 ein Kugelgitterarray- (BGA-; ball grid array) Package sein, wie beispielsweise ein eingebettetes Waferebene-Kugelgitterarray- (eWLB-; embedded wafer-level ball grid array) Package. Bei einem anderen Beispiel kann das IC-Package 1650 ein Waferebene-Chip-Größenordnungs-Package (WLCSP; wafer-level chip scale package) oder ein Panel-Fan-Out- (-FO-) Package sein. Obwohl zwei Dies 1656 in dem IC-Package 1650 von 49 dargestellt sind, kann ein IC-Package 1650 irgendeine erwünschte Anzahl von Dies 1656 umfassen. Ein IC-Package 1650 kann zusätzliche passive Komponenten umfassen, wie beispielsweise oberflächenbefestigte Widerstände, Kondensatoren und Induktivitäten, die auf der ersten Fläche 1672 oder der zweiten Fläche 1674 des Package-Substrats 1652 oder auf beiden Flächen des Interposers 1657 angeordnet sind. Allgemeiner kann ein IC-Package 1650 irgendwelche anderen aktiven oder passiven Komponenten, die im Stand der Technik bekannt sind, umfassen.
  • 50 ist eine seitliche Querschnittsansicht einer IC-Komponenten-Anordnung 1700, die ein oder mehrere IC-Packages oder andere elektronische Komponenten (z. B. einen Die), umfassend eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Die IC-Komponenten-Anordnung 1700 umfasst eine Anzahl von Komponenten, die auf einer Schaltungsplatine 1702 (die z. B. eine Hauptplatine sein kann) angeordnet sind. Die IC-Komponenten-Anordnung 1700 umfasst Komponenten, die auf einer ersten Fläche 1740 der Schaltungsplatine 1702 und einer gegenüberliegenden zweiten Fläche 1742 der Schaltungsplatine 1702 angeordnet sind; im Allgemeinen können Komponenten auf einer oder beiden Flächen 1740 und 1742 angeordnet sein. Irgendeines der IC-Packages, die nachfolgend Bezug nehmend auf die IC-Bauelement-Anordnung 1700 erörtert sind, können die Form irgendeines der Ausführungsbeispiele des IC-Packages 1650 annehmen, die vorstehend Bezug nehmend auf 49 erörtert sind (kann z. B. eine oder mehrere IC-Strukturen 100 in einem Die umfassen).
  • Bei einigen Ausführungsbeispielen kann die Schaltungsplatine 1702 eine gedruckte Schaltungsplatine (PCB; printed circuit board) sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Irgendeine oder mehrere der Metallschichten können in einer erwünschten Schaltungsstruktur gebildet sein, um elektrische Signale (optional in Verbindung mit anderen Metallschichten) zwischen den Komponenten zu routen, die mit der Schaltungsplatine 1702 gekoppelt sind. Bei anderen Ausführungsbeispielen kann die Schaltungsplatine 1702 ein Nicht-PCB-Substrat sein.
  • Die IC-Komponenten-Anordnung 1700, die in 50 dargestellt ist, weist eine Package-auf-Interposer-Struktur 1736 auf, die mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1716 gekoppelt ist. Die Kopplungskomponenten 1716 können die Package-auf-Interposer-Struktur 1736 elektrisch und mechanisch mit der Schaltungsplatine 1702 koppeln und können Lötkugeln (wie in 50 gezeigt ist), Stecker und Buchse, ein Klebemittel, ein Unterfüllmaterial und/oder irgendeine andere geeignete elektrische und/oder mechanische Kopplungsstruktur umfassen.
  • Die Package-auf-Interposer-Struktur 1736 kann ein IC-Package 1720 umfassen, das mit einem Package-Interposer 1704 durch Kopplungskomponenten 1718 gekoppelt ist. Die Kopplungskomponenten 1718 können irgendeine geeignete Form für die Anwendung annehmen, wie z.B. die Formen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden. Obwohl ein einzelnes IC-Package 1720 in 50 gezeigt ist, können mehrere IC-Packages mit dem Package-Interposer 1704 gekoppelt sein; tatsächlich können zusätzliche Interposer mit dem Package-Interposer 1704 gekoppelt sein. Der Package-Interposer 1704 kann ein dazwischenliegendes Substrat bereitstellen, das verwendet wird, um die Schaltungsplatine 1702 und das IC-Package 1720 zu überbrücken. Das IC-Package 1720 kann zum Beispiel ein Die (der Die 1502 von 47), eine IC-Komponente (z. B. das IC-Bauelement 1600 von 48) oder eine andere geeignete Komponente sein oder diese umfassen. Im Allgemeinen kann der Package-Interposer 1704 eine Verbindung zu einem weiteren Abstand ausbreiten oder eine Verbindung zu einer unterschiedlichen Verbindung umleiten (reroute). Zum Beispiel kann der Package-Interposer 1704 das IC-Package 1720 (z. B. einen Die) mit einem Satz leitfähiger BGA-Kontakte der Kopplungskomponenten 1716 zum Koppeln mit der Schaltungsplatine 1702 koppeln. Bei dem in 50 dargestellten Ausführungsbeispiel sind das IC-Package 1720 und die Schaltungsplatine 1702 an gegenüberliegende Seiten des Package-Interposers 1704 angebracht; bei anderen Ausführungsbeispielen können das IC-Package 1720 und die Schaltungsplatine 1702 an einer selben Seite des Interposers 1704 angebracht sein. Bei einigen Ausführungsbeispielen können drei oder mehr Komponenten mithilfe des Package-Interposers 1704 verbunden sein.
  • Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 als PCB gebildet sein, umfassend mehrere Metallschichten, die voneinander durch Schichten aus Dielektrikumsmaterial getrennt und durch elektrisch leitfähige Vias verbunden sind. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus einem Epoxidharz, einem glasfaserverstärkten Epoxidharz, einem Epoxidharz mit anorganischen Füllstoffen, einem Keramikmaterial oder einem Polymermaterial, wie beispielsweise Polyimid gebildet sein. Bei einigen Ausführungsbeispielen kann der Package-Interposer 1704 aus wechselnden starren oder flexiblen Materialien gebildet sein, die dieselben Materialien umfassen können, die vorangehend zur Verwendung in einem Halbleitersubstrat beschrieben wurden, wie beispielsweise Silizium, Germanium und andere Gruppe-III-V- und Gruppe- IV-Materialien. Der Package-Interposer 1704 kann Metallleitungen 1710 und Vias 1708 umfassen, umfassend, aber nicht beschränkt auf Silizium-Durchkontaktierungen (TSV; through-silicon via) 1706. Der Package-Interposer 1704 kann ferner eingebettete Bauelemente 1714 umfassen, umfassend sowohl passive als auch aktive Bauelemente. Solche Bauelemente umfassen möglicherweise, sind aber nicht beschränkt auf, Kondensatoren, Entkopplungs-Kondensatoren, Widerstände, Induktivitäten, Sicherungen, Dioden, Transformatoren, Sensoren, Elektrostatische-Entladungs- (ESD-; electrostatic discharge) Bauelemente und Speicherbauelemente. Komplexere Bauelemente, wie beispielsweise Radiofrequenz-Bauelemente, Leistungsverstärker, Leistungsmanagement-Bauelemente, Antennen, Arrays, Sensoren und Mikroelektromechanisches-System- (MEMS-) Bauelemente können ebenfalls auf dem Package-Interposer 1704 gebildet sein. Die Package-auf-Interposer-Struktur 1736 kann die Form irgendeiner der Package-auf-Interposer-Strukturen annehmen, die im Stand der Technik bekannt sind.
  • Die IC-Komponenten-Anordnung 1700 kann ein IC-Package 1724 umfassen, das mit der ersten Fläche 1740 der Schaltungsplatine 1702 durch Kopplungskomponenten 1722 gekoppelt ist. Die Kopplungskomponenten 1722 können die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf die Kopplungskomponenten 1716 erörtert wurden, und das IC-Package 1724 kann die Form von irgendwelchen der Ausführungsbeispiele annehmen, die vorangehend Bezug nehmend auf das IC-Package 1720 erörtert wurden.
  • Die IC-Komponenten-Anordnung 1700, die in 50 dargestellt ist, weist eine Package-auf-Package-Struktur 1734 auf, die mit der zweiten Fläche 1742 der Schaltungsplatine 1702 durch Kopplungskomponenten 1728 gekoppelt ist. Die Package-auf-Package-Struktur 1734 kann ein IC-Package 1726 und ein IC-Package 1732 umfassen, die miteinander durch Kopplungskomponenten 1730 derart gekoppelt sind, dass das IC-Package 1726 zwischen der Schaltungsplatine 1702 und dem IC-Package 1732 angeordnet ist. Die Kopplungskomponenten 1728 und 1730 können die Form von irgendwelchen der Ausführungsbeispiele der Kopplungskomponenten 1716 annehmen, die vorangehend erörtert wurden, und die IC-Packages 1726 und 1732 können die Form von irgendwelchen der Ausführungsbeispiele des vorangehend erörterten IC-Packages 1720 annehmen. Die Package-auf-Package-Struktur 1734 kann gemäß irgendeiner der im Stand der Technik bekannten Package-auf-Package-Strukturen ausgebildet sein.
  • 51 ist ein Blockdiagramm einer beispielhaften elektrischen Vorrichtung 1800, die eine oder mehrere IC-Strukturen 100 umfassen kann, gemäß irgendeinem der hierin offenbarten Ausführungsbeispiele. Beispielsweise können irgendwelche Geeigneten der Komponenten der elektrischen Vorrichtung 1800 eine oder mehrere der hierin offenbarten IC-Komponenten-Anordnungen 1700, IC-Packages 1650, IC-Komponenten 1600 oder Dies 1502 umfassen. Eine Anzahl von Komponenten ist in 51 als in der elektrischen Vorrichtung 1800 umfasst dargestellt, es können jedoch eine oder mehrere dieser Komponenten weggelassen werden oder dupliziert werden, je nachdem was für die Anwendung geeignet ist. Bei einigen Ausführungsbeispielen können einige oder alle der Komponenten, die in der elektrischen Vorrichtung 1800 umfasst sind, an eine oder mehrere Hauptplatinen angebracht sein. Bei einigen Ausführungsbeispielen sind einige oder alle dieser Komponenten auf einen einzelnen System-aufeinem-Chip- (SoC-; system-on-a-chip) Die gefertigt.
  • Zusätzlich umfasst die elektrische Vorrichtung 1800 bei verschiedenen Ausführungsbeispielen möglicherweise keine oder keine mehreren der Komponenten, die in 51 dargestellt sind, aber die elektrische Vorrichtung 1800 kann eine Schnittstellenschaltungsanordnung zum Koppeln mit der einen oder den mehreren Komponenten aufweisen. Zum Beispiel umfasst die elektrische Vorrichtung 1800 möglicherweise keine Anzeigevorrichtung 1806, sondern kann eine Anzeigevorrichtungs-Schnittstellenschaltungsanordnung (z. B. einen Verbinder und eine Treiber-Schaltungsanordnung) umfassen, mit der eine Anzeigevorrichtung 1806 gekoppelt sein kann. Bei einem anderen Satz von Beispielen umfasst die elektrische Vorrichtung 1800 möglicherweise keine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808, sondern kann eine Audio-Eingabe- oder -Ausgabevorrichtungs-Schnittstellenschaltungsanordnung (z. B. Verbinder und unterstützende Schaltungsanordnung) umfassen, mit der eine Audio-Eingabevorrichtung 1824 oder Audio-Ausgabevorrichtung 1808 gekoppelt sein kann.
  • Die elektrische Vorrichtung 1800 kann ein Verarbeitungsbauelement 1802 (z. B. ein oder mehrere Verarbeitungsbauelemente) umfassen. Nach hiesigem Gebrauch kann sich der Ausdruck „Verarbeitungsbauelement“ oder „Prozessor“ auf irgendein Bauelement oder irgendeinen Abschnitt eines Bauelements beziehen, das/der elektronische Daten aus Registern und/oder Speicher verarbeitet, um diese elektronischen Daten in andere elektronische Daten umzuwandeln, die in Registern und/oder Speicher gespeichert werden können. Das Verarbeitungsbauelement 1802 kann einen oder mehrere digitale Signalprozessoren (DSPs; digital signal processors), anwendungsspezifische integrierte Schaltungen (ASIC; Application Specific Integrated Circuit), zentrale Verarbeitungseinheiten (CPUs; central processing units), Graphikverarbeitungseinheiten (GPUs; graphics processing unit), Kryptoprozessoren (spezialisierte Prozessoren, die kryptographische Algorithmen innerhalb von Hardware ausführen), Serverprozessoren oder irgendwelche anderen geeigneten Verarbeitungsbauelemente umfassen. Die elektrische Vorrichtung 1800 kann einen Speicher 1804 umfassen, der selbst ein oder mehrere Speicherbauelemente umfassen kann, wie beispielsweise flüchtigen Speicher (z. B. dynamischen Direktzugriffsspeicher (DRAM; Direct Random Access Memory), nichtflüchtigen Speicher (z. B. Nurlesespeicher (ROM; Read-Only Memory)), Flash-Speicher, Solid-State-Speicher und/oder eine Festplatte. Bei einigen Ausführungsbeispielen kann der Speicher 1804 einen Speicher umfassen, der einen Die gemeinschaftlich mit dem Verarbeitungsbauelement 1802 verwendet. Dieser Speicher kann als Cache-Speicher verwendet werden und kann einen eingebetteten dynamischen Direktzugriffsspeicher (eDRAM; embedded dynamic random access memory) oder einen Spin-Transfer-Torque-MRAM (STT-MRAM; spin transfer torque magnetic random access memory) umfassen.
  • Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 einen Kommunikationschip 1812 (z. B. einen oder mehrere Kommunikationschips) umfassen. Zum Beispiel kann der Kommunikationschip 1812 ausgebildet sein, um drahtlose Kommunikation für die Übertragung von Daten zu und von der elektrischen Vorrichtung 1800 zu managen. Der Ausdruck „drahtlos“ und seine Ableitungen können verwendet werden, um Schaltungen, Bauelemente, Systeme, Verfahren, Techniken, Kommunikationskanäle etc. zu beschreiben, die Daten durch die Verwendung modulierter, elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Ausdruck impliziert nicht, dass die zugeordneten Bauelemente nicht irgendwelche Drähte umfassen, obwohl sie dies bei einigen Ausführungsbeispielen möglicherweise nicht tun.
  • Der Kommunikationschip 1812 kann irgendeine Anzahl von drahtlosen Standards oder Protokollen implementieren, umfassend aber nicht beschränkt auf, Standards des Institute for Electrical and Electronic Engineers (IEEE), umfassend Wi-Fi- (IEEE 802.11-Familie), IEEE 802.16 Standards (z. B. IEEE 802.16-2005 Amendment), das Long-Term Evolution- (LTE-) Projekt zusammen mit irgendwelchen Ergänzungen, Aktualisierungen und/oder Revisionen (z. B. Advanced LTE Project, Ultra Mobile Broadband- (UMB-) Projekt (auch als „3GPP2“ bezeichnet etc.). Mit IEEE 802.16 kompatible drahtlose Breitbandzugriffs- (BWA-; Broadband Wireless Access) Netzwerke werden allgemein bezeichnet als WiMAX-Netzwerke, ein Akronym, das für Worldwide Interoperability for Microwave Access steht, was ein Gütezeichen ist für Produkte, die Konformitäts- und Kompatibilitäts-Tests für die IEEE 802.16-Standards bestehen. Der Kommunikationschip 1812 kann gemäß einem Global System for Mobile Communication (GSM), General Packet Radio Service (GPRS), Universal Mobile Telecommunications System (UMTS), High Speed Packet Access (HSPA), Evolved HSPA (E-HSPA) oder LTE -Netzwerk arbeiten. Der Kommunikationschip 1812 kann gemäß Enhanced Data for GSM Evolution (EDGE), GSM EDGE Radio Access Network (GERAN), Universal Terrestrial Radio Access Network (UTRAN) oder Evolved UTRAN (E-UTRAN) arbeiten. Der Kommunikationschip 1812 kann gemäß Codemultiplexzugriff (CDMA; Code Division Multiple Access), Zeitmultiplexzugriff (TDMA; Time Division Multiple Access), Digital Enhanced Cordless Telecommunications (DECT), Evolution-Data Optimized (EV-DO), und Ableitungen davon, sowie irgendwelchen anderen drahtlosen Protokollen, die bezeichnet werden als 3G, 4G, 5G, und darüber hinaus, arbeiten. Der Kommunikationschip 1812 kann bei anderen Ausführungsbeispielen gemäß anderen drahtlosen Protokollen arbeiten. Die elektrische Vorrichtung 1800 kann eine Antenne 1822 zum Ermöglichen drahtloser Kommunikation und/oder zum Empfangen anderer drahtloser Kommunikation (wie beispielsweise AM- oder FM-Funkübertragungen) umfassen.
  • Bei einigen Ausführungsbeispielen kann der Kommunikationschip 1812 verdrahtete Kommunikationen managen, wie beispielsweise elektrische, optische oder irgendwelche anderen geeigneten Kommunikationsprotokolle (z. B. das Ethernet). Wie vorangehend erwähnt wurde, kann der Kommunikationschip 1812 mehrere Kommunikationschips umfassen. Zum Beispiel kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen mit kürzerem Bereich, wie beispielsweise Wi-Fi oder Bluetooth, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für drahtlose Kommunikationen mit längerem Bereich, wie beispielsweise GPS (global positioning system), EDGE, GPRS, CDMA, WiMAX, LTE, EV-DO oder andere. Bei einigen Ausführungsbeispielen kann ein erster Kommunikationschip 1812 zweckgebunden sein für drahtlose Kommunikationen, und ein zweiter Kommunikationschip 1812 kann zweckgebunden sein für verdrahtete Kommunikationen.
  • Die elektrische Vorrichtung 1800 kann eine Batterie/Leistungsschaltungsanordnung 1814 umfassen. Die Batterie/Leistungsschaltungsanordnung 1814 kann eine oder mehrere Energiespeicherungsvorrichtungen (z. B. Batterien oder Kondensatoren) und/oder Schaltungsanordnungen für Kopplungskomponenten der elektrischen Vorrichtung 1800 umfassen, zu einer Energiequelle, getrennt von der elektrischen Vorrichtung 1800 (z.B. Wechselstrom-Leitungs-Leistung).
  • Die elektrische Vorrichtung 1800 kann eine Anzeigevorrichtung 1806 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Anzeigevorrichtung 1806 kann zum Beispiel irgendwelche visuellen Indikatoren umfassen, wie beispielsweise ein Head-up-Display (HUD; heads-up display), einen Computermonitor, einen Projektor, eine Touchscreen-Anzeige, eine Flüssigkristallanzeige (LCD; liquid crystal display), eine lichtemittierende Dioden-Anzeige oder eine Flachbildschirmanzeige.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Ausgabe-Vorrichtung 1808 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen.
  • Die Audio-Ausgabevorrichtung 1808 kann irgendeine Vorrichtung umfassen, die einen hörbaren Indikator erzeugt, wie beispielsweise Lautsprecher, Headsets oder Ohrhörer.
  • Die elektrische Vorrichtung 1800 kann eine Audio-Eingabevorrichtung 1824 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Die Audio-Eingabevorrichtung 1824 kann irgendeine Vorrichtung umfassen, die ein Signal erzeugt, das einen Klang repräsentiert, wie beispielsweise Mikrofone, Mikrofon-Arrays oder digitale Instrumente (z. B. Instrumente mit einem MIDI- (musical instrument digital interface) Ausgang).
  • Die elektrische Vorrichtung 1800 kann ein GPS-Bauelement 1818 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Das GPS-Bauelement 1818 kann in Kommunikation mit einem Satelliten-basierten System sein und kann einen Ort der elektrischen Vorrichtung 1800 empfangen, wie es im Stand der Technik bekannt ist.
  • Die elektrische Vorrichtung 1800 kann eine andere Ausgabe-Vorrichtung 1810 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Ausgabevorrichtung 1810 können einen Audio-Codec, einen Video-Codec, einen Drucker, einen verdrahteten oder drahtlosen Sender zum Bereitstellen von Informationen an andere Bauelemente oder ein zusätzliches Speicherungsbauelement umfassen.
  • Die elektrische Vorrichtung 1800 kann eine andere Eingabevorrichtung 1820 (oder entsprechende Schnittstellenschaltungsanordnung, wie vorangehend erörtert wurde) umfassen. Beispiele der anderen Eingabevorrichtung 1820 können einen Beschleunigungssensor, ein Gyroskop, einen Kompass, eine Bilderfassungsvorrichtung, eine Tastatur, eine Cursor-Steuerungsvorrichtung, wie beispielsweise eine Maus, einen Stift, ein Touchpad, einen Strichcodeleser, einen Codeleser für Quick Response (QR), irgendeinen Sensor oder einen Leser für Radiofrequenz-Identifikation (RFID; radio frequency identification) umfassen.
  • Die elektrische Vorrichtung 1800 kann irgendeinen gewünschten Formfaktor aufweisen, wie beispielsweise eine handgehaltene oder mobile elektrische Vorrichtung (z. B. ein Mobiltelefon, ein Smartphone, eine mobile Internetvorrichtung, einen Musikspieler, einen Tablet-Computer, einen Laptop-Computer, einen Netbook-Computer, einen Ultrabook-Computer, einen persönlichen digitalen Assistent (PDA; personal digital assistant), einen ultramobilen PersonalComputer, etc.), eine elektrische Desktop-Vorrichtung, eine Server-Vorrichtung oder eine andere vernetzte Rechenkomponente, einen Drucker, einen Scanner, einen Monitor, eine Set-Top-Box, eine Unterhaltungs-Steuereinheit, eine Fahrzeug-Steuerungseinheit, eine digitale Kamera, einen digitalen Videorecorder oder eine tragbare elektrische Vorrichtung. Bei einigen Ausführungsbeispielen kann die elektrische Vorrichtung 1800 irgendeine andere elektronische Vorrichtung sein, die Daten verarbeitet.
  • Die nachfolgenden Absätze stellen verschiedene Beispiele der hierin offenbarten Ausführungsbeispiele bereit.
  • Beispiel 1 ist eine Integrierte-Schaltungs- (IC-) Struktur, umfassend: eine Kanalregion, die ein Halbleitermaterial umfasst; und eine Source/Drain-Region an einer Seitenfläche der Kanalregion, wobei die Source/Drain-Region einen Halbleiterabschnitt und ein Kontaktmetall umfasst, und der Halbleiterabschnitt zwischen dem Kontaktmetall und dem Halbleitermaterial ist.
  • Beispiel 2 umfasst den Gegenstand von Beispiel 1 und spezifiziert ferner, dass das Kontaktmetall Titan umfasst.
  • Beispiel 3 umfasst den Gegenstand von einem der Beispiele 1-2, und spezifiziert ferner, dass das Kontaktmetall ein Element umfasst, und das Element Zirkonium, Tantal, Zinn, Molybdän, Mangan, Niobium, Hafnium, Eisen, Indium, Gold, Silber, Palladium, Platin, Chrom, Kupfer oder Kobalt umfasst.
  • Beispiel 4 umfasst den Gegenstand von Beispiel 3, und spezifiziert ferner, dass das Element in dem Kontaktmetall in einer Menge zwischen 10 Atomprozent und 20 Atomprozent vorhanden ist.
  • Beispiel 5 umfasst den Gegenstand von einem der Beispiele 1-4 und spezifiziert ferner, dass das Kontaktmetall gestresst wird.
  • Beispiel 6 umfasst den Gegenstand von einem der Beispiele 1-5 und spezifiziert ferner, dass das Halbleitermaterial gestresst wird.
  • Beispiel 7 umfasst den Gegenstand von einem der Beispiele 1-6 und spezifiziert ferner, dass das Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  • Beispiel 8 umfasst den Gegenstand von einem der Beispiele 1-7 und spezifiziert ferner, dass das Halbleitermaterial eine Halbleiterfinne umfasst.
  • Beispiel 9 umfasst den Gegenstand von einem der Beispiele 1-8 und spezifiziert ferner, dass das Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  • Beispiel 10 umfasst den Gegenstand von einem der Beispiele 1-9 und spezifiziert weiter, dass der Halbleiterabschnitt Teil einer Halbleiterschicht mit einem U-förmigen Querschnitt in der Source/Drain-Region ist.
  • Beispiel 11 umfasst den Gegenstand von Beispiel 10 und spezifiziert ferner, dass die Halbleiterschicht eine epitaktische Schicht umfasst.
  • Beispiel 12 umfasst den Gegenstand von einem der Beispiele 1-9, und spezifiziert ferner, dass der Halbleiterabschnitt einen ersten Halbleiterabschnitt und einen zweiten Halbleiterabschnitt umfasst und das Kontaktmetall zumindest teilweise zwischen dem ersten Halbleiterabschnitt und dem zweiten Halbleiterabschnitt ist.
  • Beispiel 13 umfasst den Gegenstand von Beispiel 12 und spezifiziert ferner, dass der erste Halbleiterabschnitt den zweiten Halbleiterabschnitt nicht kontaktiert.
  • Beispiel 14 umfasst den Gegenstand von Beispiel 12 und spezifiziert ferner, dass der erste Halbleiterabschnitt den zweiten Halbleiterabschnitt kontaktiert.
  • Beispiel 15 umfasst den Gegenstand von einem der Beispiele 12-14 und spezifiziert ferner, dass das Halbleitermaterial einen ersten Halbleiterdraht und einen zweiten Halbleiterdraht umfasst.
  • Beispiel 16 umfasst den Gegenstand von Beispiel 15 und spezifiziert ferner, dass der erste Halbleiterabschnitt den ersten Halbleiterdraht kontaktiert, und der zweite Halbleiterabschnitt den zweiten Halbleiterdraht kontaktiert.
  • Beispiel 17 umfasst den Gegenstand von einem der Beispiele 15-16 und spezifiziert ferner, dass der erste Halbleiterabschnitt einen ersten Teilabschnitt und einen zweiten Teilabschnitt umfasst, der erste Teilabschnitt zwischen einem Paar dielektrischer Abstandshalter ist und der erste Teilabschnitt zwischen dem zweiten Teilabschnitt und dem ersten Halbleiterdraht ist.
  • Beispiel 18 umfasst den Gegenstand von einem der Beispiele 15-17 und spezifiziert ferner, dass der zweite Halbleiterabschnitt einen ersten Teilabschnitt und einen zweiten Teilabschnitt umfasst, der erste Teilabschnitt zwischen einem Paar dielektrischer Abstandshalter ist und der erste Teilabschnitt zwischen dem zweiten Teilabschnitt und dem zweiten Halbleiterdraht ist.
  • Beispiel 19 umfasst den Gegenstand von einem der Beispiele 15-18 und spezifiziert ferner, dass der erste Halbleiterdraht und der zweite Halbleiterdraht in einem vertikalen Array angeordnet sind.
  • Beispiel 20 umfasst den Gegenstand von einem der Beispiele 1-17 und spezifiziert ferner, dass die Kanalregion eine erste Kanalregion ist, das Halbleitermaterial ein erstes Halbleitermaterial ist, der Halbleiterabschnitt ein erster Halbleiterabschnitt ist und die IC-Struktur ferner umfasst: eine zweite Kanalregion, die ein zweites Halbleitermaterial umfasst; wobei die Source/Drain-Region zwischen der ersten Kanalregion und der zweiten Kanalregion ist, die Source/Drain-Region einen zweiten Halbleiterabschnitt umfasst und der zweite Halbleiterabschnitt zwischen dem Kontaktmetall und dem zweiten Halbleitermaterial ist.
  • Beispiel 21 umfasst den Gegenstand von Beispiel 20, und spezifiziert ferner, dass der zweite Halbleiterabschnitt einen dritten Halbleiterabschnitt und einen vierten Halbleiterabschnitt umfasst und das Kontaktmetall zumindest teilweise zwischen dem dritten Halbleiterabschnitt und dem vierten Halbleiterabschnitt ist.
  • Beispiel 22 umfasst den Gegenstand von Beispiel 21 und spezifiziert ferner, dass der dritte Halbleiterabschnitt den vierten Halbleiterabschnitt nicht kontaktiert.
  • Beispiel 23 umfasst den Gegenstand von Beispiel 21 und spezifiziert ferner, dass der dritte Halbleiterabschnitt den vierten Halbleiterabschnitt kontaktiert.
  • Beispiel 24 umfasst den Gegenstand von einem der Beispiele 20-23 und spezifiziert ferner, dass das zweite Halbleitermaterial einen dritten Halbleiterdraht und einen vierten Halbleiterdraht umfasst.
  • Beispiel 25 umfasst den Gegenstand von Beispiel 24 und spezifiziert ferner, dass der dritte Halbleiterabschnitt den dritten Halbleiterdraht kontaktiert, und der vierte Halbleiterabschnitt den vierten Halbleiterdraht kontaktiert.
  • Beispiel 26 umfasst den Gegenstand von einem der Beispiele 24-25 und spezifiziert ferner, dass der dritte Halbleiterabschnitt einen ersten Teilabschnitt und einen zweiten Teilabschnitt umfasst, wobei der erste Teilabschnitt zwischen einem Paar dielektrischer Abstandshalter ist und der erste Teilabschnitt zwischen dem zweiten Teilabschnitt und dem dritten Halbleiterdraht ist.
  • Beispiel 27 umfasst den Gegenstand von einem der Beispiele 24-26 und spezifiziert ferner, dass der vierte Halbleiterabschnitt einen ersten Teilabschnitt und einen zweiten Teilabschnitt umfasst, der erste Teilabschnitt zwischen einem Paar dielektrischer Abstandshalter ist und der erste Teilabschnitt zwischen dem zweiten Teilabschnitt und dem vierten Halbleiterdraht ist.
  • Beispiel 28 umfasst den Gegenstand von einem der Beispiele 21-27 und spezifiziert ferner, dass das Kontaktmetall zwischen dem ersten Halbleiterabschnitt und dem dritten Halbleiterabschnitt ist.
  • Beispiel 29 umfasst den Gegenstand von einem der Beispiele 21-28 und spezifiziert ferner, dass das Kontaktmetall zwischen dem zweiten Halbleiterabschnitt und dem vierten Halbleiterabschnitt ist.
  • Beispiel 30 umfasst den Gegenstand von einem der Beispiele 1-29 und spezifiziert ferner, dass die Source/Drain-Region eine erste Source/Drain-Region ist und die IC-Struktur ferner umfasst: eine zweite Source/Drain-Region, die benachbart zu der ersten Source/Drain-Region ist; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source/Drain-Region und der zweiten Source/Drain-Region.
  • Beispiel 31 umfasst den Gegenstand von Beispiel 30 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source/Drain-Region ist.
  • Beispiel 32 umfasst den Gegenstand von einem der Beispiele 1-31 und umfasst ferner: eine Basisregion; und eine Isoliermaterial-Region zwischen der Basisregion und der Source/Drain-Region.
  • Beispiel 33 umfasst den Gegenstand von Beispiel 32 und spezifiziert ferner, dass die Basisregion ein Halbleitermaterial umfasst.
  • Beispiel 34 ist eine Integrierte-Schaltungs- (IC-) Struktur, umfassend: eine erste Kanalregion, die ein erstes Halbleitermaterial umfasst; eine zweite Kanalregion, die ein zweites Halbleitermaterial umfasst; und eine Source/Drain-Region zwischen der ersten Kanalregion und der zweiten Kanalregion, wobei die Source/Drain-Region eine erste Halbleiterregion in der Nähe der ersten Kanalregion umfasst, die Source/Drain-Region eine zweite Halbleiterregion in der Nähe der zweiten Kanalregion umfasst, die Source/Drain-Region ein Kontaktmetall zwischen der ersten Halbleiterregion und der zweiten Halbleiterregion umfasst, und das Kontaktmetall gestresst wird.
  • Beispiel 35 umfasst den Gegenstand von Beispiel 34 und spezifiziert ferner, dass das Kontaktmetall Titan umfasst.
  • Beispiel 36 umfasst den Gegenstand von einem der Beispiele 34-35, und spezifiziert ferner, dass das Kontaktmetall ein Element umfasst, und das Element Zirkonium, Tantal, Zinn, Molybdän, Mangan, Niobium, Hafnium, Eisen, Indium, Gold, Silber, Palladium, Platin, Chrom, Kupfer oder Kobalt umfasst.
  • Beispiel 37 umfasst den Gegenstand von Beispiel 36, und spezifiziert ferner, dass das Element in dem Kontaktmetall in einer Menge zwischen 10 Atomprozent und 20 Atomprozent vorhanden ist.
  • Beispiel 38 umfasst den Gegenstand von einem der Beispiele 34-37 und spezifiziert ferner, dass das erste Halbleitermaterial gestresst wird.
  • Beispiel 39 umfasst den Gegenstand von einem der Beispiele 34-38 und spezifiziert ferner, dass das erste Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  • Beispiel 40 umfasst den Gegenstand von einem der Beispiele 38-39 und spezifiziert ferner, dass das zweite Halbleitermaterial gestresst wird.
  • Beispiel 41 umfasst den Gegenstand von einem der Beispiele 38-40 und spezifiziert ferner, dass das zweite Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  • Beispiel 42 umfasst den Gegenstand von einem der Beispiele 34-41 und spezifiziert ferner, dass das erste Halbleitermaterial eine Halbleiterfinne umfasst.
  • Beispiel 43 umfasst den Gegenstand von einem der Beispiele 34-42 und spezifiziert ferner, dass das erste Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  • Beispiel 44 umfasst den Gegenstand von einem der Beispiele 42-43 und spezifiziert ferner, dass das zweite Halbleitermaterial eine Halbleiterfinne umfasst.
  • Beispiel 45 umfasst den Gegenstand von einem der Beispiele 42-44 und spezifiziert ferner, dass das zweite Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  • Beispiel 46 umfasst den Gegenstand von einem der Beispiele 34-41 und spezifiziert ferner, dass die erste Halbleiterregion und die zweite Halbleiterregion Teil einer Halbleiterschicht mit einem U-förmigen Querschnitt in der Source/Drain-Region sind.
  • Beispiel 47 umfasst den Gegenstand von Beispiel 46 und spezifiziert ferner, dass die Halbleiterschicht eine epitaktische Schicht umfasst.
  • Beispiel 48 umfasst den Gegenstand von einem der Beispiele 34-47 und spezifiziert ferner, dass die erste Halbleiterregion Abschnitte zwischen Paaren von dielektrischen Abstandshaltern umfasst.
  • Beispiel 49 umfasst den Gegenstand von einem der Beispiele 34-48 und spezifiziert ferner, dass die erste Halbleiterregion das erste Halbleitermaterial kontaktiert.
  • Beispiel 50 umfasst den Gegenstand von einem der Beispiele 34-49 und spezifiziert ferner, dass die Source/Drain-Region eine erste Source/Drain-Region ist und die IC-Struktur ferner umfasst: eine zweite Source/Drain-Region, die benachbart zu der ersten Source/Drain-Region ist; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source/Drain-Region und der zweiten Source/Drain-Region.
  • Beispiel 51 umfasst den Gegenstand von Beispiel 50 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source/Drain-Region ist.
  • Beispiel 52 umfasst den Gegenstand von einem der Beispiele 34-51 und umfasst ferner: eine Basisregion; und eine Isoliermaterial-Region zwischen der Basisregion und der Source/Drain-Region.
  • Beispiel 53 umfasst den Gegenstand von Beispiel 52 und spezifiziert ferner, dass die Basisregion ein Halbleitermaterial umfasst.
  • Beispiel 54 ist eine Integrierte-Schaltungs- (IC-) Struktur, umfassend: eine erste Kanalregion, die ein erstes Halbleitermaterial umfasst; eine zweite Kanalregion, die ein zweites Halbleitermaterial umfasst; und eine Source/Drain-Region zwischen der ersten Kanalregion und der zweiten Kanalregion, wobei die Source/Drain-Region eine erste Halbleiterregion in der Nähe der ersten Kanalregion umfasst, die Source/Drain-Region eine zweite Halbleiterregion in der Nähe der zweiten Kanalregion umfasst, die Source/Drain-Region ein Kontaktmetall zwischen der ersten Halbleiterregion und der zweiten Halbleiterregion umfasst, und das Kontaktmetall sich über die erste Halbleiterregion und die zweite Halbleiterregion erstreckt.
  • Beispiel 55 umfasst den Gegenstand von Beispiel 54 und spezifiziert ferner, dass das Kontaktmetall Titan umfasst.
  • Beispiel 56 umfasst den Gegenstand von einem der Beispiele 54-55, und spezifiziert ferner, dass das Kontaktmetall ein Element umfasst, und das Element Zirkonium, Tantal, Zinn, Molybdän, Mangan, Niobium, Hafnium, Eisen, Indium, Gold, Silber, Palladium, Platin, Chrom, Kupfer oder Kobalt umfasst.
  • Beispiel 57 umfasst den Gegenstand von Beispiel 56, und spezifiziert ferner, dass das Element in dem Kontaktmetall in einer Menge zwischen 10 Atomprozent und 20 Atomprozent vorhanden ist.
  • Beispiel 58 umfasst den Gegenstand von einem der Beispiele 54-57 und spezifiziert ferner, dass das Kontaktmetall gestresst wird.
  • Beispiel 59 umfasst den Gegenstand von einem der Beispiele 54-58 und spezifiziert ferner, dass das erste Halbleitermaterial gestresst wird.
  • Beispiel 60 umfasst den Gegenstand von einem der Beispiele 54-59 und spezifiziert ferner, dass das erste Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  • Beispiel 61 umfasst den Gegenstand von einem der Beispiele 59-60 und spezifiziert ferner, dass das zweite Halbleitermaterial gestresst wird.
  • Beispiel 62 umfasst den Gegenstand von einem der Beispiele 59-61 und spezifiziert ferner, dass das zweite Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  • Beispiel 63 umfasst den Gegenstand von einem der Beispiele 54-62 und spezifiziert ferner, dass das erste Halbleitermaterial eine Halbleiterfinne umfasst.
  • Beispiel 64 umfasst den Gegenstand von einem der Beispiele 54-63 und spezifiziert ferner, dass das erste Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  • Beispiel 65 umfasst den Gegenstand von einem der Beispiele 63-64 und spezifiziert ferner, dass das zweite Halbleitermaterial eine Halbleiterfinne umfasst.
  • Beispiel 66 umfasst den Gegenstand von einem der Beispiele 63-65 und spezifiziert ferner, dass das zweite Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  • Beispiel 67 umfasst den Gegenstand von einem der Beispiele 54-66 und spezifiziert ferner, dass die erste Halbleiterregion und die zweite Halbleiterregion Teil einer Halbleiterschicht mit einem U-förmigen Querschnitt in der Source/Drain-Region sind.
  • Beispiel 68 umfasst den Gegenstand von Beispiel 67 und spezifiziert ferner, dass die erste Halbleiterregion eine epitaktische Schicht umfasst.
  • Beispiel 69 umfasst den Gegenstand von einem der Beispiele 54-68 und spezifiziert ferner, dass die erste Halbleiterregion Abschnitte zwischen Paaren von dielektrischen Abstandshaltern umfasst.
  • Beispiel 70 umfasst den Gegenstand von einem der Beispiele 54-69 und spezifiziert ferner, dass die Source/Drain-Region eine erste Source/Drain-Region ist und die IC-Struktur ferner umfasst: eine zweite Source/Drain-Region, die benachbart zu der ersten Source/Drain-Region ist; und eine Isoliermaterial-Region zumindest teilweise zwischen der ersten Source/Drain-Region und der zweiten Source/Drain-Region.
  • Beispiel 71 umfasst den Gegenstand von Beispiel 70 und spezifiziert ferner, dass die Isoliermaterial-Region ein erstes Isoliermaterial und ein zweites Isoliermaterial umfasst, wobei das erste Isoliermaterial einen U-förmigen Querschnitt aufweist und das erste Isoliermaterial zwischen dem zweiten Isoliermaterial und der ersten Source/Drain-Region ist.
  • Beispiel 72 umfasst den Gegenstand von einem der Beispiele 54-71 und umfasst ferner: eine Basisregion; und eine Isoliermaterial-Region zwischen der Basisregion und der Source/Drain-Region.
  • Beispiel 73 umfasst den Gegenstand von Beispiel 72 und spezifiziert ferner, dass die Basisregion ein Halbleitermaterial umfasst.
  • Beispiel 74 ist eine Elektronikanordnung, umfassend: einen Die, umfassend die IC-Struktur von einem der Beispiele 1-73; und einen Träger, der elektrisch mit dem Die gekoppelt ist.
  • Beispiel 75 umfasst den Gegenstand von Beispiel 74 und spezifiziert ferner, dass der Träger ein Package-Substrat umfasst.
  • Beispiel 76 umfasst den Gegenstand von einem der Beispiele 74-75 und spezifiziert ferner, dass der Träger einen Interposer umfasst.
  • Beispiel 77 umfasst den Gegenstand von einem der Beispiele 74-75 und spezifiziert ferner, dass der Träger eine gedruckte Schaltungsplatine umfasst.
  • Beispiel 78 umfasst den Gegenstand von einem der Beispiele 74-77 und umfasst ferner: ein Gehäuse um den Die und den Träger.
  • Beispiel 79 umfasst den Gegenstand von Beispiel 78 und spezifiziert ferner, dass das Gehäuse ein Gehäuse einer handgehaltenen Rechenvorrichtung ist.
  • Beispiel 80 umfasst den Gegenstand von Beispiel 78 und spezifiziert ferner, dass das Gehäuse ein Server-Gehäuse ist.
  • Beispiel 81 umfasst den Gegenstand von einem der Beispiele 78-80 und umfasst ferner: eine Anzeige, die mit dem Gehäuse gekoppelt ist.
  • Beispiel 82 umfasst den Gegenstand von Beispiel 81 und spezifiziert ferner, dass die Anzeige eine Touchscreen-Anzeige ist.

Claims (20)

  1. Eine Integrierte-Schaltungs-, IC-, Struktur, umfassend: eine Kanalregion, die ein Halbleitermaterial umfasst; und eine Source/Drain-Region an einer Seitenfläche der Kanalregion, wobei die Source/Drain-Region einen Halbleiterabschnitt und ein Kontaktmetall umfasst, und der Halbleiterabschnitt zwischen dem Kontaktmetall und dem Halbleitermaterial ist.
  2. Die IC-Struktur gemäß Anspruch 1, wobei das Kontaktmetall Titan umfasst.
  3. Die IC-Struktur gemäß Anspruch 1 oder 2, wobei das Kontaktmetall ein Element umfasst, und das Element Zirkonium, Tantal, Zinn, Molybdän, Mangan, Niobium, Hafnium, Eisen, Indium, Gold, Silber, Palladium, Platin, Chrom, Kupfer oder Kobalt umfasst.
  4. Die IC-Struktur gemäß Anspruch 3, wobei das Element in dem Kontaktmetall in einer Menge zwischen 10 Atomprozent und 20 Atomprozent vorhanden ist.
  5. Die IC-Struktur gemäß einem der Ansprüche 1-4, wobei das Kontaktmetall gestresst wird.
  6. Die IC-Struktur gemäß einem der Ansprüche 1-5, wobei das Halbleitermaterial gestresst wird.
  7. Die IC-Struktur gemäß einem der Ansprüche 1-6, wobei das Halbleitermaterial eine Spannung zwischen -500 Megapascal und -1500 Megapascal oder zwischen 500 Megapascal und 1500 Megapascal aufweist.
  8. Die IC-Struktur gemäß einem der Ansprüche 1-7, wobei der Halbleiterabschnitt einen ersten Halbleiterabschnitt und einen zweiten Halbleiterabschnitt umfasst und das Kontaktmetall zumindest teilweise zwischen dem ersten Halbleiterabschnitt und dem zweiten Halbleiterabschnitt ist.
  9. Die IC-Struktur gemäß Anspruch 8, wobei der erste Halbleiterabschnitt den zweiten Halbleiterabschnitt nicht kontaktiert.
  10. Die IC-Struktur gemäß Anspruch 8 oder 9, wobei der erste Halbleiterabschnitt den zweiten Halbleiterabschnitt kontaktiert.
  11. Die IC-Struktur gemäß Anspruch 8, 9 oder 10, wobei das Halbleitermaterial einen ersten Halbleiterdraht und einen zweiten Halbleiterdraht umfasst.
  12. Die IC-Struktur gemäß Anspruch 11, wobei der erste Halbleiterabschnitt den ersten Halbleiterdraht kontaktiert und der zweite Halbleiterabschnitt den zweiten Halbleiterdraht kontaktiert.
  13. Eine Integrierte-Schaltungs-, IC-, Struktur, umfassend: eine erste Kanalregion, die ein erstes Halbleitermaterial umfasst; eine zweite Kanalregion, die ein zweites Halbleitermaterial umfasst; und eine Source/Drain-Region zwischen der ersten Kanalregion und der zweiten Kanalregion, wobei die Source/Drain-Region eine erste Halbleiterregion in der Nähe der ersten Kanalregion umfasst, die Source/Drain-Region eine zweite Halbleiterregion in der Nähe der zweiten Kanalregion umfasst, die Source/Drain-Region ein Kontaktmetall zwischen der ersten Halbleiterregion und der zweiten Halbleiterregion umfasst, und das Kontaktmetall gestresst ist.
  14. Die IC-Struktur gemäß Anspruch 13, wobei das erste Halbleitermaterial gestresst wird.
  15. Die IC-Struktur gemäß einem der Ansprüche 13-14, wobei das erste Halbleitermaterial eine Halbleiterfinne umfasst.
  16. Die IC-Struktur gemäß einem der Ansprüche 13-15, wobei das erste Halbleitermaterial mehrere Halbleiterdrähte umfasst.
  17. Eine Integrierte-Schaltungs-, IC-, Struktur, umfassend: eine erste Kanalregion, die ein erstes Halbleitermaterial umfasst; eine zweite Kanalregion, die ein zweites Halbleitermaterial umfasst; und eine Source/Drain-Region zwischen der ersten Kanalregion und der zweiten Kanalregion, wobei die Source/Drain-Region eine erste Halbleiterregion in der Nähe der ersten Kanalregion umfasst, die Source/Drain-Region eine zweite Halbleiterregion in der Nähe der zweiten Kanalregion umfasst, die Source/Drain-Region ein Kontaktmetall zwischen der ersten Halbleiterregion und der zweiten Halbleiterregion umfasst, und sich das Kontaktmetall über die erste Halbleiterregion und die zweite Halbleiterregion erstreckt.
  18. Die IC-Struktur gemäß Anspruch 17, wobei das Kontaktmetall gestresst wird.
  19. Die IC-Struktur gemäß Anspruch 17 oder 18, wobei das erste Halbleitermaterial und das zweite Halbleitermaterial gestresst werden.
  20. Die IC-Struktur gemäß einem der Ansprüche 17-19, wobei die erste Halbleiterregion eine epitaktische Schicht umfasst.
DE102020133251.3A 2020-06-03 2020-12-13 Source/drain-regionen in integrierte-schaltung-strukturen Pending DE102020133251A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/891,950 US20210384307A1 (en) 2020-06-03 2020-06-03 Source/drain regions in integrated circuit structures
US16/891,950 2020-06-03

Publications (1)

Publication Number Publication Date
DE102020133251A1 true DE102020133251A1 (de) 2021-12-09

Family

ID=78605412

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020133251.3A Pending DE102020133251A1 (de) 2020-06-03 2020-12-13 Source/drain-regionen in integrierte-schaltung-strukturen

Country Status (4)

Country Link
US (1) US20210384307A1 (de)
KR (1) KR20210150259A (de)
DE (1) DE102020133251A1 (de)
TW (1) TW202147515A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11450738B2 (en) 2020-03-27 2022-09-20 Intel Corporation Source/drain regions in integrated circuit structures
KR20210124731A (ko) * 2020-04-07 2021-10-15 삼성전자주식회사 게이트 스페이서를 갖는 반도체 소자들
US11527623B2 (en) * 2020-07-28 2022-12-13 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828131A (en) * 1993-10-29 1998-10-27 International Business Machines Corporation Low temperature formation of low resistivity titanium silicide
US9570609B2 (en) * 2013-11-01 2017-02-14 Samsung Electronics Co., Ltd. Crystalline multiple-nanosheet strained channel FETs and methods of fabricating the same
US10347742B2 (en) * 2016-11-14 2019-07-09 Tokyo Electron Limited Method of forming gate spacer for nanowire FET device
US10269983B2 (en) * 2017-05-09 2019-04-23 Globalfoundries Inc. Stacked nanosheet field-effect transistor with air gap spacers
US11201153B2 (en) * 2020-02-26 2021-12-14 International Business Machines Corporation Stacked field effect transistor with wrap-around contacts

Also Published As

Publication number Publication date
TW202147515A (zh) 2021-12-16
KR20210150259A (ko) 2021-12-10
US20210384307A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
DE102020102331A1 (de) Gestapelte transistoren mit unterschiedlichen gate-längen in unterschiedlichen bauelementstrata
DE102020103518A1 (de) Gestapelte Transistoren mit einem Dielektrikum zwischen den Source/Drain- Materialien unterschiedlicher Strata
DE102020112887A1 (de) Substratlose, doppelseitige, eingebettete multi-die-verbindungsbrücke
DE102019100124A1 (de) Gateanordnungen in Quantenpunkt-Vorrichtungen
DE112015006959T5 (de) Verfahren zum bilden rückseitiger selbstausgerichteter durchkontaktierungen und dadurch gebildete strukturen
DE102020133251A1 (de) Source/drain-regionen in integrierte-schaltung-strukturen
DE102020102948A1 (de) Gestapelte transistoren mit unterschiedlichen kristallorientierungen in unterschiedlichen bauelement-strata
DE112017007845T5 (de) Integrierte schaltungskomponenten mit substrathohlräumen
DE102020102335A1 (de) Radiofrequenz-front-end-strukturen
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE102020129973A1 (de) Einzelgate-3d-nanodraht-inverter für dickes-gate-soc-anwendungen mit hoher dichte
DE102020104398A1 (de) Gestapelte Transistoren mit Dielektrikum zwischen Kanälen unterschiedlicher Vorrichtungslagen
DE102020103386A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit gate- oder kontaktstopfen
DE102020113776A1 (de) Depop unter verwendung zyklischer selektiver abstandhalter-ätzung
DE102020102805A1 (de) Kondensatoren mit ferroelektrischen/ antiferroelektrischen und dielektrischen Materialien
DE102020104981A1 (de) Selbstausgerichtete-gate-endkappe(sage)-architektur mit lokalen zwischenverbindungen
DE102019108021A1 (de) Wrap-Around-Kontaktstrukturen für Halbleiterfinnen
DE112017001160T5 (de) Elektronische Komponenten mit dreidimensionalen Kondensatoren in einem Metallisierungsstapel
DE102020108439A1 (de) Packages für integrierte Schaltungen mit Löt-Thermoschnittstellenmaterial
DE102020103736A1 (de) Nichtplanare transistoren mit kanalgebieten, die variierende breiten aufweisen
US20220140143A1 (en) Device isolation
DE102020105127A1 (de) Source- oder drain-strukturen für germanium-n-kanalvorrichtungen
DE102020127728A1 (de) Strukturen integrierter schaltungen mit rückseitigen durchkontaktierungen
DE112016007366T5 (de) Halbleitervorrichtung, die finnenendspannungsinduzierende merkmale aufweist
DE102020132367A1 (de) Gate-beabstandung in integrierte-schaltung-strukturen