JPH06204494A - 絶縁膜の形成方法および半導体素子の製造方法 - Google Patents

絶縁膜の形成方法および半導体素子の製造方法

Info

Publication number
JPH06204494A
JPH06204494A JP5017117A JP1711793A JPH06204494A JP H06204494 A JPH06204494 A JP H06204494A JP 5017117 A JP5017117 A JP 5017117A JP 1711793 A JP1711793 A JP 1711793A JP H06204494 A JPH06204494 A JP H06204494A
Authority
JP
Japan
Prior art keywords
silicon wafer
oxide film
insulating film
natural oxide
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5017117A
Other languages
English (en)
Inventor
Toshiro Nakanishi
俊郎 中西
Yasuhisa Sato
泰久 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5017117A priority Critical patent/JPH06204494A/ja
Priority to US08/172,279 priority patent/US5504022A/en
Publication of JPH06204494A publication Critical patent/JPH06204494A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/138—Roughened surface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】 絶縁膜の形成方法と半導体素子の製造方法に
関し、絶縁膜を通して電荷を注入した場合、正孔捕獲に
よる絶縁破壊が生じ難い絶縁膜を提供する。 【構成】 シリコンウェハ１の表面に周期１〜２０ｎｍ
の滑らかな凹凸を化学エッチングによって形成した後、
このシリコンウェハの表面を熱酸化して絶縁膜２を形成
する。また、シリコンウェハの表面の凹凸を形成する方
法として、自然酸化膜を有するシリコンウェハの表面を
塩酸、過酸化水素、水混合液によって加熱洗浄して自然
酸化膜に厚い部分と薄い部分を形成し、この自然酸化膜
を通してシリコンウェハの表面をフッ酸、硝酸混合液に
よってエッチングする方法、自然酸化膜を有するシリコ
ンウェハの表面を硝酸、あるいは、アンモニア、過酸化
水素、水混合液によって加熱洗浄する方法を、また、シ
リコンウェハの表面を紫外線を照射した状態で塩素ガス
によりドライエッチングする方法を採用できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、フラッシュメモリ、Ｅ
ＰＲＯＭ等の半導体素子において、酸化膜からなる絶縁
膜を通してフローティングゲートに電荷を多数回注入し
ても破壊し難い絶縁膜の形成方法に関する。これらのフ
ローティングゲートを有する半導体素子においては、フ
ローティングゲートに注入され蓄積された電荷が、この
半導体素子に与える電源を切っても長期間保持されるた
め、不揮発性を有する。
【０００２】近年、半導体集積技術の向上によりこの種
のメモリ素子の記憶容量が増大しており、従来のＲＯＭ
としての用法の他に、フロッピーディスク、バードディ
スク等の磁気ディスクに代替できる記憶媒体としての期
待が高まっている。このように、磁気ディスク等の記憶
媒体を不揮発性を有する半導体記憶素子によって代替す
ることができれば、機械的可動部分がなくなり、信頼性
が高まるとともに、アクセスタイムが短縮されるという
利点がある。
【０００３】
【従来の技術】従来のＥＥＰＲＯＭ等の半導体記憶素子
においても、薄いゲート絶縁膜を通してフローティング
ゲートに電荷をトンネル注入していた。ところが、フラ
ッシュメモリのように、これを磁気ディスク等の記憶媒
体に代替することになると、書込み回数が飛躍的に多く
なり、絶縁膜を通して注入される累積電荷量が飛躍的に
増大する。電荷の書込みによる絶縁膜の劣化に与える重
要な要因は、絶縁膜に印加される電界強度ではなく、絶
縁膜を通して流れる電流密度である。
【０００４】今日の一般的半導体製造工程における研磨
技術は高度化しているため、半導体記憶素子を製造する
際にもその研磨技術を用いるため、研磨した後のシリコ
ンウェハの表面の平坦性は極めて良好である。このよう
に平坦なシリコンの表面に薄い酸化膜を形成し、これを
ゲート絶縁膜として用いるフラッシュメモリ等において
は、この絶縁膜が全面的に均一な膜厚を有しているた
め、この絶縁膜を通して電荷をトンネル注入する場合に
は、高い電界を印加することが必要である。
【０００５】図１０は、従来のシリコンウェハ上に形成
された絶縁膜を用いたＭＯＳダイオードの説明図であ
る。この図において、４１はシリコンウェハ、４２は絶
縁膜、４３はポリシリコン電極、４４は欠陥である。
【０００６】この図に示されているように、従来のシリ
コンウェハ４１の表面は通常の研磨技術を用いて研磨さ
れるため平坦であり、その表面を熱酸化することによっ
て形成される絶縁膜４２も基本的に平坦で均一な厚さを
有する。しかし、製造段階の局部的なプロセス環境に起
因して、シリコンウェハ４１の表面上にパーティクルや
重金属の付着や結晶欠陥等の欠陥４４が生じることを避
けることができず、この欠陥によって絶縁膜４２が薄く
なり、あるいは局部的に低抵抗化することがあった。
【０００７】このように、絶縁膜４２に実効的に低抵抗
化した欠陥４４が生じると、この上に形成されたポリシ
リコン電極４３との間に電圧を印加する場合、この低抵
抗化した欠陥４４を含む部分に集中的に電流が流れ、さ
らにそこに正孔が捕獲されて電界強度を高くして、さら
に電流の集中化を招くという正帰還を生じ、絶縁膜４２
が破壊される。
【０００８】
【発明が解決しようとする課題】したがって、通常の研
磨技術によって研磨されるために平坦化されていたシリ
コンウェハの表面に平坦で均一な膜厚の絶縁膜が形成さ
れ、この絶縁膜を通して長時間あるいは多数回にわたっ
て電荷を注入すると、この絶縁膜に局部的に絶縁破壊を
生じるといった問題を生じていた。本発明は、絶縁膜を
通して一定の電荷を注入した場合、正孔捕獲による絶縁
破壊が生じ難い絶縁膜を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明にかかる絶縁膜の
形成方法においては、シリコンウェハの表面に周期１〜
２０ｎｍの滑らかな凹凸を化学的エッチングによって形
成した後、該シリコンウェハの表面を熱酸化する工程を
採用した。
【００１０】この場合、自然酸化膜を有するシリコンウ
ェハの表面を塩酸、過酸化水素、水混合液によって加熱
洗浄して該自然酸化膜に周期１〜２０ｎｍの厚い部分と
薄い部分を形成し、該自然酸化膜を通してシリコンウェ
ハの表面をフッ酸、硝酸混合液によってエッチングして
シリコンウェハ表面に周期１〜２０ｎｍの滑らかな凹凸
を形成した後、熱酸化することができる。
【００１１】またこの場合、自然酸化膜を有するシリコ
ンウェハを硝酸によって加熱洗浄して該自然酸化膜に周
期１〜２０ｎｍの厚い部分と薄い部分を形成し、該自然
酸化膜を通してシリコンウェハの表面をフッ酸、硝酸混
合液によってエッチングしてシリコンウェハ表面に周期
１〜２０ｎｍの滑らかな凹凸を形成した後、熱酸化する
ことができる。
【００１２】またこの場合、自然酸化膜を有するシリコ
ンウェハをアンモニア、過酸化水素、水混合液によって
加熱洗浄して該自然酸化膜に周期１〜２０ｎｍの厚い部
分と薄い部分を形成し、該自然酸化膜を通してシリコン
表面をフッ酸、硝酸混合液によって表面をエッチングし
てシリコンウェハ表面に周期１〜２０ｎｍの滑らかな凹
凸を形成した後、熱酸化することができる。
【００１３】またこの場合、自然酸化膜を有するシリコ
ンウェハを塩酸、過酸化水素、水混合液によって加熱洗
浄して該自然酸化膜に周期１〜２０ｎｍの厚い部分と薄
い部分を形成し、該自然酸化膜を通してシリコン表面を
紫外線を照射した状態で塩素ガスによってエッチングし
てシリコンウェハ表面に周期１〜２０ｎｍの滑らかな凹
凸を形成した後、熱酸化することができる。
【００１４】また、上記の各絶縁膜の形成方法によって
形成した絶縁膜の上にポリシリコン等フローティングゲ
ートを形成して長寿命の電荷蓄積型半導体素子を製造す
ることができる。
【００１５】
【作用】ここで、本発明の絶縁膜の形成方法の各形式ご
とにその作用を説明する。 （第１形式）図１は、本発明の絶縁膜の形成方法の原理
説明図である。この図において、１はシリコンウェハ、
２は絶縁膜、３はポリシリコン電極である。
【００１６】本発明の絶縁膜の形成方法においては、こ
の図に示されたように、シリコンウェハ１の表面上に、
熱酸化膜である絶縁膜２が形成され、その上にポリシリ
コン電極３が形成されて、ＭＯＳダイオードが形成され
る。そして、シリコンウェハ１の表面、すなわちシリコ
ンウェハ１と絶縁膜２の界面（Ｓｉ−ＳｉＯ2 界面）に
は、絶縁膜２の膜厚と比較して長くない短周期の凹凸が
滑らかに、かつ、均一に形成されている。
【００１７】このＭＯＳダイオードのシリコンウェハ１
とポリシリコン電極３の間に電圧を印加して絶縁膜２に
電界を形成すると、従来のＭＯＳダイオード（図１０参
照）のように平坦なＳｉ−ＳｉＯ2 界面を用いた場合に
比べて電流が増加する。逆に、同じ電流を得るには、シ
リコンウェハの表面すなわちＳｉ−ＳｉＯ2 界面が平坦
である場合より、シリコンウェハの表面に凹凸があるほ
うが低電圧でよく、これが正孔捕獲を抑制することにな
る。
【００１８】図２は、本発明の絶縁膜の形成方法の工程
説明図である。この図において、１１はシリコンウェ
ハ、１２は凹凸を有する自然酸化膜、１３は絶縁膜、１
４はポリシンコン電極である。この工程図によって本発
明の絶縁膜の形成方法を説明する。
【００１９】第１工程（図２（Ａ）参照） シリコンウェハ１１の表面に短い周期で厚さむら或いは
組成むらのある自然酸化膜を形成する。この図では自然
酸化膜１２が厚さむらを有する場合を示しているが、後
の説明で明らかなように、この自然酸化膜が組成むらを
有する場合でも本発明の効果を生じる。
【００２０】第２工程（図２（Ｂ）参照） この短い周期の厚さむら或いは組成むらを有する自然酸
化膜を通してシリコンウェハ１１の表面をエッチングす
ることにより、シリコンウェハ１１の表面に自然酸化膜
のむらに対応した短い周期の凹凸を形成する。
【００２１】第３工程（図２（Ｃ）参照） 表面に短い周期の凹凸が形成されたシリコンウェハ１１
の表面を熱酸化して、その凹凸形状が保持されるような
薄い絶縁膜１３を形成する。
【００２２】第４工程（図２（Ｄ）参照） 凹凸を有する薄い絶縁膜１３の上にポリシンコン電極１
４を堆積してＭＯＳダイオードを形成する。
【００２３】なお、シリコンウェハ１１の表面に形成さ
れる自然酸化膜の厚さむら或いは組成むら、およびシリ
コンウェハ１１の表面の凹凸の周期は、１〜２０ｎｍの
範囲にある場合に良好な結果が得られ、また、第２形式
以降で説明する加熱洗浄によって容易に形成される。
【００２４】図３は、本発明によって形成されたＭＯＳ
ダイオードの原理説明図であり、その（Ａ）は従来例、
（Ｂ）は本発明の例を示している。この図において、２
１，３１はシリコンウェハ、２２，３２は絶縁膜、２
３，３３はポリシリコン電極である。
【００２５】この図に示されているように、従来例で
は、シリコンウェハ２１と絶縁膜２２の界面（Ｓｉ−Ｓ
ｉＯ2 界面）は平坦で、その上に均一な厚さｄの絶縁膜
２２を有し、さらにその上にポリシリコン電極２３が形
成されており、本発明の例ではシリコンウェハ３１と絶
縁膜３２の界面（Ｓｉ−ＳｉＯ2 界面）には周期４ｗ、
高低差ｄ0 を有する短周期の凹凸が多数均一に形成され
ており、その上にポリシリコン電極３３が形成されてい
る。
【００２６】従来例のＭＯＳダイオードのように、平坦
なＳｉ−ＳｉＯ2 界面を流れる電流Ｊd は下記のように
表される。 Ｊd ＝ＣＥ2 ｅｘｐ（−Ｂ／Ｅ） Ｃ＝ｑ3 ｍ／１６π2 ｈｍoxφ0 Ｂ＝４（２ｍox）1/2 φ0 3/2 ／３ｑｈ ここで、Ｅは電界強度、ｍは静止電子の質量、ｑは電子
の電荷、ｈはプランク定数、ｍoxは酸化膜中の電子の有
効質量、φ0 は界面のバリアの高さを表している。
【００２７】本発明の絶縁膜の形成方法によって形成し
たＭＯＳダイオードのように、凹凸のあるＳｉ−ＳｉＯ
2 界面では、−ｗから＋ｗまでを１区間とする平均電流
密度Ｊは下記のように表される。 Ｊ≒Ｊd ｛１＋（αδ）2 ／６｝ δ＝ｄ0 ／ｄ， α＝β／Ｅ この式で明らかなように、凹凸のあるＳｉ−ＳｉＯ2 界
面では平坦な場合に比較して｛１＋（αδ）2 ／６｝倍
電流が流れ易くなるため、同一電荷量を注入するのに低
電界或いは短時間で充分である。
【００２８】一方、ＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄ
ｅｎｔ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）
寿命τbdは下記のように表される（Ｉ．Ｃ．Ｃｈｅｎ
ｅｔａｌ．，ＩＥＥＥ Ｅｌｅｃｔｒ．Ｄｅｖ．Ｌｅｔ
ｔ．ＥＤＬ−８，１４０（１９８７）参照）。 τbd∝ｅｘｐ（（Ｂ＋Ｈ）／Ｅox） Ｂ≒２４０ＭＶ／ｃｍ，Ｈ≒８０ＭＶ／ｃｍ ここでＢ＝４（２ｍ）1/2 φ0 3/2／３ｑｈ，Ｊ∝ｅ
-B/Eoxで表されるＦＮ電流の係数、φ0 はバリアの高
さ、Ｅoxは酸化膜にかかる電界強度である。したがっ
て、一定電流を得るために、従来例より電界強度を下げ
ることができるため、絶縁膜の寿命を延ばすことができ
る。
【００２９】（第２形式）この形式においては、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面を塩酸、過酸化水素、水混合液で加熱洗浄する方法を
用いている。そしてこの自然酸化膜を通してシリコンウ
ェハの表面をフッ酸、硝酸混合液でエッチングしてシリ
コンウェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形
成した後、熱酸化することによって絶縁膜を形成する。
【００３０】化学的方法によって形成されたシリコンウ
ェハの表面の凹凸は滑らかで、かつ、均一であり、この
上に形成された熱酸化膜の耐劣化性が改善される。
【００３１】（第３形式）この形式においては、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面を硝酸で加熱洗浄する方法を用いている。そして、こ
の自然酸化膜を通してシリコンウェハの表面をフッ酸、
硝酸混合液でエッチングしてシリコンウェハ表面に周期
１〜２０ｎｍの滑らかな凹凸を形成した後、熱酸化する
ことによって絶縁膜を形成する。
【００３２】そしてこの自然酸化膜を通してシリコンウ
ェハの表面をフッ酸、硝酸混合液でエッチングしてシリ
コンウェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形
成した後、熱酸化することによって絶縁膜を形成する。
【００３３】化学的方法によって形成されたシリコンウ
ェハの表面の凹凸は滑らかで、かつ、均一であり、この
上に形成された熱酸化膜の耐劣化性が改善される。
【００３４】（第４形式）この形式については、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面をアンモニア、過酸化水素、水混合液によって加熱洗
浄する方法を用いている。そして、この自然酸化膜を通
してシリコンウェハの表面をフッ酸、硝酸混合液でエッ
チングしてシリコンウェハ表面に周期１〜２０ｎｍの滑
らかな凹凸を形成した後、熱酸化することによって絶縁
膜を形成する。
【００３５】化学的方法によって形成されたシリコンウ
ェハの表面の凹凸は滑らかで、かつ、均一であり、この
上に形成された熱酸化膜の耐劣化性が改善される。
【００３６】（第５形式）この形式においては、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面を塩酸、過酸化水素、水混合液によって加熱洗浄する
方法を用いている。そして、この自然酸化膜を通してシ
リコンウェハの表面を紫外線を照射した状態で塩素ガス
を用いてエッチングして、シリコンウェハ表面に周期１
〜２０ｎｍの滑らかな凹凸を形成した後、熱酸化するこ
とによって絶縁膜を形成する。
【００３７】化学的方法によって形成されたシリコンウ
ェハの表面の凹凸は滑らか、かつ、均一であり、この上
に形成された熱酸化膜の耐劣化性が改善される。
【００３８】（第６形式）この形式においては、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面を硝酸によって加熱洗浄する方法を用いている。
【００３９】そして、この自然酸化膜を通してシリコン
ウェハの表面を紫外線を照射した状態で塩素ガスを用い
てエッチングして、シリコンウェハ表面に周期１〜２０
ｎｍの滑らかな凹凸を形成した後、熱酸化することによ
って絶縁膜を形成する。化学的方法によって形成された
シリコンウェハの表面の凹凸は滑らか、かつ、均一であ
り、この上に形成された熱酸化膜の耐劣化性が改善され
る。
【００４０】（第７形式）この形式においては、自然酸
化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成す
る方法として、自然酸化膜を有するシリコンウェハの表
面をアンモニア、過酸化水素、水混合液によって加熱洗
浄する方法を用いている。
【００４１】そして、この自然酸化膜を通してシリコン
ウェハの表面を紫外線を照射した状態で塩素ガスを用い
てエッチングして、シリコンウェハ表面に周期１〜２０
ｎｍの滑らかな凹凸を形成した後、熱酸化することによ
って絶縁膜を形成する。化学的方法によって形成された
シリコンウェハの表面の凹凸は滑らか、かつ、均一であ
り、この上に形成された熱酸化膜の耐劣化性が改善され
る。
【００４２】
【実施例】以下、本発明の実施例を具体的に説明する。 （第１実施例）第１実施例の絶縁膜の形成方法を、先に
説明した図２を用いて説明する。
【００４３】第１工程（図２（Ａ）参照） シリコンウェハ１１の表面に１〜２０ｎｍの短い周期で
厚さむらのある自然酸化膜１２を形成する。
【００４４】第２工程（図２（Ｂ）参照） この厚さむらのある自然酸化膜１２を通してシリコンウ
ェハ１１の表面を化学的エッチングすることにより、シ
リコンウェハ１１の表面に自然酸化膜の厚さのむらに対
応した短い周期の凹凸を形成する。
【００４５】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面の凹凸形状が保持されるよう
に、シリコンウェハ１１の表面を熱酸化して１０ｎｍ以
下の薄い絶縁膜１３を形成する。酸化温度は１０００℃
以下である。
【００４６】第４工程（図２（Ｄ）参照） 絶縁膜１３の上にポリシリコン電極１４を厚さ２００ｎ
ｍ堆積する。
【００４７】（第２実施例）第２実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。
【００４８】第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、塩酸、過酸
化水素、水（２：３：６）の混合液によって１０分間加
熱洗浄する。この加熱洗浄によって、シリコンウェハ１
１の表面に１〜２０ｎｍの短い周期で厚さむらのある自
然酸化膜１２を形成する。上記の塩酸は特に重金属を除
去する効果と自然酸化膜に凹凸を形成する効果を持って
いる。
【００４９】第２工程（図２（Ｂ）参照） 次いで、室温で、この厚さむらのある自然酸化膜を通し
てシリコンウェハ１１の表面を、フッ酸、硝酸（１：１
０００）混合液によって５０秒間エッチングする。この
エッチングによって、シリコンウェハ１１の表面は平均
１０ｎｍ除去され、自然酸化膜のむらに対応した短い周
期の滑らかな凹凸が形成される。
【００５０】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気によって２分５４秒間酸化して７ｎｍの
酸化膜を形成する。この熱酸化によって、シリコンウェ
ハ１１の表面に、表面の凹凸形状が保持される１０ｎｍ
以下の薄い絶縁膜１３が形成される。
【００５１】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極１４を２００ｎｍ堆積す
る。
【００５２】図４は、エッチング後のシリコンウェハ表
面の原子間力顕微鏡写真であり、その（Ａ）は第２実施
例による場合、（Ｂ）は従来例による場合を示してい
る。図４（Ａ）にみられるように、この実施例の処理
（ＨＣｌ／Ｈ2 Ｏ2 ／Ｈ2 Ｏ→ＨＦ／ＨＮＯ3 ）によっ
て、Ｓｉ−ＳｉＯ2 界面（シリコンウェハの上の絶縁膜
の表面）に、高さ２〜２０ｎｍ、周期５ｎｍの凹凸が多
数形成されている。一方、従来の例のように、研磨した
シリコンウェハを塩酸、過酸化水素、水混合液で加熱洗
浄しただけで酸化した場合のＳｉ−ＳｉＯ2 界面（シリ
コンウェハの上の絶縁膜の表面）は非常に平坦であるこ
とがわかる。
【００５３】図５は、各工程によるシリコンウェハの表
面粗さを比較する図である。この図のｆに示されるよう
に、この実施例によって形成されたＳｉ−ＳｉＯ2界面
の凹凸は、比較するために示された従来例によって形成
されたＳｉ−ＳｉＯ2 界面の凹凸ａの１８倍にもなって
いることがわかる。なお、この場合、エッチング深さを
１０ｎｍとした場合である。
【００５４】図６は、シリコンウェハのエッチング量と
表面粗さの関係図である。この図に示されるように、エ
ッチング深さが０ｎｍから１０ｎｍに至るまではシリコ
ンウェハの表面粗さが増加するが、エッチング深さが１
０ｎｍを超えると逆に平坦になる傾向があるから、エッ
チング深さを５〜３０ｎｍの範囲内に収めることが望ま
しい。
【００５５】図７は、各工程による定電流累積破壊特性
を比較する図である。この測定は、ＭＯＳダイオードに
形成した面積１．３９×１０-3ｃｍ2 の電極に電流密度
２．２×１０-3Ａ／ｃｍ2 の電流を流した強制劣化試験
のＴＤＤＢ特性を示している。この図によると、この実
施例のＭＯＳダイオードの１０％破壊寿命ｃは、比較の
ために示された従来の例ａに比較して１２００倍も長く
なっている。
【００５６】図８は、各工程による定電圧累積破壊特性
を比較する図である。この図は、ＭＯＳダイオードに形
成した面積１．０９ｃｍ2 の電極１４５個に対して、電
界９ＭＶ／ｃｍ印加した場合の定電圧ＴＤＤＢ特性を示
している。この図から、比較のため示された従来例のＭ
ＯＳダイオードａとこの実施例によるＭＯＳダイオード
ｃの曲線によると、定電圧ＴＤＤＢ寿命は電界強度が一
定であるため、前処理による影響は僅少であることがわ
かる。
【００５７】図９は、各工程によるＣ−Ｖ特性を比較す
る図であり、その（Ａ）は第２実施例のＭＯＳダイオー
ド、（Ｂ）は従来例のＭＯＳダイオードを示している。
この図は、ｑｕａｓｉ−ｓｔａｔｉｃ Ｃ−Ｖ特性を示
しているが、この実施例によって形成したＭＯＳダイオ
ードのＣ−Ｖ特性（Ａ）と従来例によるＭＯＳダイオー
ドのＣ−Ｖ特性（Ｂ）を比較しても、前処理による格別
の差が生じていないことがわかる。
【００５８】また、これらのＣ−Ｖ特性の垂下部の曲線
の対比することによって、Ｈ2 アニールで界面のダング
リングボンドは充分終端されていて、Ｓｉ−ＳｉＯ2 界
面に凹凸があっても界面準位を増加させる要因になって
いないことがわかる。
【００５９】（第３実施例）第３実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。 第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、硝酸によっ
て１０分間加熱洗浄する。この加熱洗浄によって、シリ
コンウェハ１１の表面に１〜２０ｎｍの短い周期で厚さ
むらのある自然酸化膜が形成される。上記の硝酸は特に
重金属を除去する効果と自然酸化膜に凹凸を形成する効
果を持っている。
【００６０】第２工程（図２（Ｂ）参照） 次いで、厚さむらのある自然酸化膜を通してシリコンウ
ェハ１１の表面を、室温でフッ酸、硝酸（１：１００
０）混合液によって５０秒間エッチングする。このエッ
チングによって、シリコンウェハ１１の表面は平均１０
ｎｍ除去され、自然酸化膜のむらに対応した短い周期の
滑らかな凹凸が形成される。
【００６１】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気で２分５４秒間酸化して７ｎｍの酸化膜
を形成する。この熱酸化によって、シリコンウェハ１１
の表面に、表面の凹凸形状が保持される１０ｎｍ以下の
薄い酸化膜が形成される。
【００６２】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極１４を２００ｎｍ堆積す
る。
【００６３】図５のｅに示されているように、この実施
例によって形成したＳｉ−ＳｉＯ2界面の凹凸は、比較
するために示された従来例によって形成したＳｉ−Ｓｉ
Ｏ2界面の凹凸ａの８倍にもなっていることがわかる。
【００６４】（第４実施例）第４実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。
【００６５】第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、アンモニ
ア、過酸化水素、水（１：１：５）の混合液によって１
０分間加熱洗浄する。この加熱洗浄によって、シリコン
ウェハ１１の表面に１〜２０ｎｍの短い周期で厚さむら
のある自然酸化膜が形成される。上記のアンモニアは特
に付着しているパーティクルを除去する効果と自然酸化
膜に凹凸を形成する効果を持っている。
【００６６】第２工程（図２（Ｂ）参照） 厚さむらのある自然酸化膜を通してシリコンウェハ１１
の表面を、室温でフッ酸、硝酸（１：１０００）の混合
液によって５０秒間エッチングする。このエッチングに
よって、シリコンウェハ１１の表面は平均１０ｎｍ除去
され、自然酸化膜のむらに対応した短い周期の滑らかな
凹凸が形成される。
【００６７】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気によって２分５４秒間酸化して７ｎｍの
酸化膜を形成する。この熱酸化によって、シリコンウェ
ハ１１の表面に、表面の凹凸形状が保持される１０ｎｍ
以下の薄い酸化膜が形成される。
【００６８】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極１４を２００ｎｍ堆積す
る。
【００６９】図５のｃに示されるように、この実施例に
よって形成したＳｉ−ＳｉＯ2 界面の凹凸は、比較する
ために示された従来例によって形成したＳｉ−ＳｉＯ2
界面の凹凸ａの４倍にもなっていることがわかる。
【００７０】（第５実施例）第５実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。 第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、塩酸、過酸
化水素、水（２：３：６）の混合液によって１０分間加
熱洗浄する。この加熱洗浄によって、シリコンウェハ１
１の表面に１〜２０ｎｍの短い周期で厚さむらのある自
然酸化膜が形成される。
【００７１】第２工程（図２（Ｂ）参照） 次いで、紫外線照射下の塩素ガス暴露によって表面を１
０ｎｍエッチングすると、自然酸化膜のむらに対応した
短い周期の滑らかな凹凸が形成される。
【００７２】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気で２分５４秒間酸化して７ｎｍの酸化膜
を形成する。この熱酸化によって、シリコンウェハ１１
の表面に、表面の凹凸形状が保持される１０ｎｍ以下の
薄い酸化膜が形成される。
【００７３】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極を２００ｎｍ堆積する。
【００７４】図５のｄに示されるように、この実施例に
よって形成したＳｉ−ＳｉＯ2 界面の凹凸は、比較する
ために示された従来例によって形成したＳｉ−ＳｉＯ2
界面の凹凸ａの７倍にもなっていることがわかる。
【００７５】なお、図５のｂは、シリコンウェハの表面
のダメージ層や不純物を含む層を除去するために一旦酸
化し、この酸化膜を除去した後に改めて酸化膜を形成す
る、いわゆる犠牲酸化を行った場合を示すもので、比較
するために示された従来例によって形成したＳｉ−Ｓｉ
Ｏ2 界面の凹凸ａと同程度の凹凸を有していることを示
している。
【００７６】この実施例によって形成したＭＯＳダイオ
ードに形成した面積１．３９×１０-3ｃｍ2 の電極に対
して電流密度２．２×１０-3Ａ／ｃｍ2 を印加した結
果、図７のｂに示されるように、定電流ＴＤＤＢ特性に
おける１０％破壊寿命は従来例（Ｒｅｆ）ａに比較して
３倍も長くなることがわかる。
【００７７】また、この実施例によって形成したＭＯＳ
ダイオードに形成した面積０．０９ｃｍ2 の電極１４５
個に対して電界９ＭＶ／ｃｍ印加した結果、図８のｂに
示されているように、定電圧寿命は電界強度が一定であ
るため、前処理による差は小さいことがわかる。
【００７８】（第６実施例）第６実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。 第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、硝酸によっ
て１０分間加熱洗浄する。この加熱洗浄によって、シリ
コンウェハ１１の表面に１〜２０ｎｍの短い周期で厚さ
むらのある自然酸化膜が形成される。
【００７９】第２工程（図２（Ｂ）参照） 次いで、紫外線照射下の塩素ガス暴露によって表面を１
０ｎｍエッチングすると、自然酸化膜のむらに対応した
短い周期の滑らかな凹凸が形成される。
【００８０】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気で２分５４秒間酸化して７ｎｍの酸化膜
を形成する。この熱酸化によって、シリコンウェハ１１
の表面に、表面の凹凸形状が保持される１０ｎｍ以下の
薄い酸化膜が形成される。
【００８１】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極１４を２００ｎｍ堆積す
る。図５のｄに示されるように、この実施例によって形
成したＳｉ−ＳｉＯ2 界面の凹凸は、比較するために示
された従来例によって形成したＳｉ−ＳｉＯ2 界面の凹
凸ａの７倍にもなっていることがわかる。
【００８２】なお、図５のｂは、シリコンウェハの表面
のダメージ層や不純物を含む層を除去するために一旦酸
化し、この酸化膜を除去した後に改めて酸化膜を形成す
る、いわゆる犠牲酸化を行った場合を示すもので、比較
するために示された従来例によって形成したＳｉ−Ｓｉ
Ｏ2 界面の凹凸ａと同程度の凹凸を有していることを示
している。
【００８３】この実施例によって形成したＭＯＳダイオ
ードに形成した面積１．３９×１０ -3ｃｍ2 の電極に対
して電流密度２．２×１０-3Ａ／ｃｍ2 を印加した結
果、図７のｂに示されるように、定電流ＴＤＤＢ特性に
おける１０％破壊寿命は従来例（Ｒｅｆ）ａに比較して
３倍も長くなることがわかる。
【００８４】また、この実施例によって形成したＭＯＳ
ダイオードに形成した面積０．０９ｃｍ2 の電極１４５
個に対して電界９ＭＶ／ｃｍ印加した結果、図８のｂに
示されているように、定電圧寿命は電界強度が一定であ
るため、前処理による差は小さいことがわかる。
【００８５】（第７実施例）第７実施例の絶縁膜の形成
方法を、先に説明した図２を用いて説明する。 第１工程（図２（Ａ）参照） 自然酸化膜を有するシリコンウェハ１１を、アンモニ
ア、過酸化水素、水混合液によって１０分間加熱洗浄す
る。この加熱洗浄によって、シリコンウェハ１１の表面
に１〜２０ｎｍの短い周期で厚さむらのある自然酸化膜
が形成される。
【００８６】第２工程（図２（Ｂ）参照） 次いで、紫外線照射下の塩素ガス暴露によって表面を１
０ｎｍエッチングすると、自然酸化膜のむらに対応した
短い周期の滑らかな凹凸が形成される。
【００８７】第３工程（図２（Ｃ）参照） シリコンウェハ１１の表面を、温度１０００℃、８％酸
素／窒素雰囲気で２分５４秒間酸化して７ｎｍの酸化膜
を形成する。この熱酸化によって、シリコンウェハ１１
の表面に、表面の凹凸形状が保持される１０ｎｍ以下の
薄い酸化膜が形成される。
【００８８】第４工程（図２（Ｄ）参照） 酸化膜上にポリシリコン電極１４を２００ｎｍ堆積す
る。図５のｄに示されるように、この実施例によって形
成したＳｉ−ＳｉＯ2 界面の凹凸は、比較するために示
された従来例によって形成したＳｉ−ＳｉＯ2 界面の凹
凸ａの７倍にもなっていることがわかる。
【００８９】なお、図５のｂは、シリコンウェハの表面
のダメージ層や不純物を含む層を除去するために一旦酸
化し、この酸化膜を除去した後に改めて酸化膜を形成す
る、いわゆる犠牲酸化を行った場合を示すもので、比較
するために示された従来例によって形成したＳｉ−Ｓｉ
Ｏ2 界面の凹凸ａと同程度の凹凸を有していることを示
している。
【００９０】この実施例によって形成したＭＯＳダイオ
ードに形成した面積１．３９×１０-3ｃｍ2 の電極に対
して電流密度２．２×１０-3Ａ／ｃｍ2 を印加した結
果、図７のｂに示されるように、定電流ＴＤＤＢ特性に
おける１０％破壊寿命は従来例（Ｒｅｆ）ａに比較して
３倍も長くなることがわかる。
【００９１】また、この実施例によって形成したＭＯＳ
ダイオードに形成した面積０．０９ｃｍ2 の電極１４５
個に対して電界９ＭＶ／ｃｍ印加した結果、図８のｂに
示されているように、定電圧寿命は電界強度が一定であ
るため、前処理による差は小さいことがわかる。
【００９２】
【発明の効果】以上説明したように、本発明によると、
シリコンウェハの上に絶縁膜を介して形成されたポリシ
リコン電極の間に電界を印加しても、シリコンウェハと
絶縁膜の界面の凹凸によって注入される電荷の量が平均
化されるため、絶縁膜の寿命を延長する効果を奏し、将
来性が大きいフラッシュメモリ等の実用化、あるいはそ
の信頼性向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】本発明の絶縁膜の形成方法の原理説明図であ
る。
【図２】本発明の絶縁膜の形成方法の工程説明図であ
る。
【図３】本発明によって形成されたＭＯＳダイオードの
原理説明図であり、その（Ａ）は従来例、（Ｂ）は本発
明の例を示している。
【図４】エッチング後のシリコンウェハ表面の原子間力
顕微鏡写真であり、その（Ａ）は第２実施例による場
合、（Ｂ）は従来例による場合を示している。
【図５】各工程によるシリコンウェハの表面粗さを比較
する図である。
【図６】シリコンウェハのエッチング量と表面粗さの関
係図である。
【図７】各工程による定電流累積破壊特性を比較する図
である。
【図８】各工程による定電圧累積破壊特性を比較する図
である。
【図９】各工程によるＣ−Ｖ特性を比較する図であり、
その（Ａ）は第２実施例のＭＯＳダイオード、（Ｂ）は
従来例のＭＯＳダイオードを示している。
【図１０】従来のシリコンウェハ上に形成された絶縁膜
を用いたＭＯＳダイオードの説明図である。
【符号の説明】
１，１１，２１，３１，４１ シリコンウェハ ２，１３，２２，３２，４２ 絶縁膜 ３，１４，２３，３３，４３ ポリシリコン電極 １２ 凹凸を有する自然酸化膜 ４４ 欠陥

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウェハの表面に周期１〜２０ｎ
    ｍの滑らかな凹凸を化学的エッチングによって形成した
    後、該シリコンウェハの表面を熱酸化することを特徴と
    する絶縁膜の形成方法。
  2. 【請求項２】 自然酸化膜を有するシリコンウェハの表
    面を塩酸、過酸化水素、水混合液によって加熱洗浄して
    該自然酸化膜に周期１〜２０ｎｍの厚い部分と薄い部分
    を形成し、該自然酸化膜を通してシリコンウェハの表面
    をフッ酸、硝酸混合液によってエッチングしてシリコン
    ウェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形成し
    た後、熱酸化することを特徴とする絶縁膜の形成方法。
  3. 【請求項３】 自然酸化膜を有するシリコンウェハを硝
    酸によって加熱洗浄して該自然酸化膜に周期１〜２０ｎ
    ｍの厚い部分と薄い部分を形成し、該自然酸化膜を通し
    てシリコンウェハの表面をフッ酸、硝酸混合液によって
    エッチングしてシリコンウェハ表面に周期１〜２０ｎｍ
    の滑らかな凹凸を形成した後、熱酸化することを特徴と
    する絶縁膜の形成方法。
  4. 【請求項４】 自然酸化膜を有するシリコンウェハをア
    ンモニア、過酸化水素、水混合液によって加熱洗浄して
    該自然酸化膜に周期１〜２０ｎｍの厚い部分と薄い部分
    を形成し、該自然酸化膜を通してシリコン表面をフッ
    酸、硝酸混合液によって表面をエッチングしてシリコン
    ウェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形成し
    た後、熱酸化することを特徴とする絶縁膜の形成方法。
  5. 【請求項５】 自然酸化膜を有するシリコンウェハを塩
    酸、過酸化水素、水混合液によって加熱洗浄して該自然
    酸化膜に周期１〜２０ｎｍの厚い部分と薄い部分を形成
    し、該自然酸化膜を通してシリコン表面を紫外線を照射
    した状態で塩素ガスによってエッチングしてシリコンウ
    ェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形成した
    後、熱酸化することを特徴とする絶縁膜の形成方法。
  6. 【請求項６】 自然酸化膜を有するシリコンウェハを硝
    酸によって加熱洗浄して該自然酸化膜に周期１〜２０ｎ
    ｍの厚い部分と薄い部分を形成し、該自然酸化膜を通し
    てシリコン表面を紫外線を照射した状態で塩素ガスによ
    ってエッチングしてシリコンウェハ表面に周期１〜２０
    ｎｍの滑らかな凹凸を形成した後、熱酸化することを特
    徴とする絶縁膜の形成方法。
  7. 【請求項７】 自然酸化膜を有するシリコンウェハをア
    ンモニア、過酸化水素、水混合液によって加熱洗浄して
    該自然酸化膜に周期１〜２０ｎｍの厚い部分と薄い部分
    を形成し、該自然酸化膜を通してシリコン表面を紫外線
    を照射した状態で塩素ガスによってエッチングしてシリ
    コンウェハ表面に周期１〜２０ｎｍの滑らかな凹凸を形
    成した後、熱酸化することを特徴とする絶縁膜の形成方
    法。
  8. 【請求項８】 請求項１から請求項７までのいずれか１
    項に記載された絶縁膜の形成方法によって形成した絶縁
    膜の上に電極を形成する工程を含むことを特徴とする半
    導体素子の製造方法。
JP5017117A 1993-01-07 1993-01-07 絶縁膜の形成方法および半導体素子の製造方法 Pending JPH06204494A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5017117A JPH06204494A (ja) 1993-01-07 1993-01-07 絶縁膜の形成方法および半導体素子の製造方法
US08/172,279 US5504022A (en) 1993-01-07 1993-12-23 Method of making a semiconductor memory device having a floating gate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5017117A JPH06204494A (ja) 1993-01-07 1993-01-07 絶縁膜の形成方法および半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH06204494A true JPH06204494A (ja) 1994-07-22

Family

ID=11935101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5017117A Pending JPH06204494A (ja) 1993-01-07 1993-01-07 絶縁膜の形成方法および半導体素子の製造方法

Country Status (2)

Country Link
US (1) US5504022A (ja)
JP (1) JPH06204494A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081386B2 (en) 2003-05-27 2006-07-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufactuing the same

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3200497B2 (ja) * 1993-03-19 2001-08-20 三菱電機株式会社 電気的に情報の書込および消去が可能な半導体記憶装置およびその製造方法
KR100226761B1 (ko) * 1996-07-31 1999-10-15 김영환 반도체 소자의 제조방법
EP0833393B1 (en) 1996-09-30 2011-12-14 STMicroelectronics Srl Floating gate non-volatile memory cell with low erasing voltage and manufacturing method
JPH10223640A (ja) * 1997-02-12 1998-08-21 Nec Corp 半導体基板およびその製造方法
US5895240A (en) * 1997-06-30 1999-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making stepped edge structure of an EEPROM tunneling window
US6169303B1 (en) * 1998-01-06 2001-01-02 Hewlett-Packard Company Ferromagnetic tunnel junctions with enhanced magneto-resistance
US6211016B1 (en) * 1998-03-23 2001-04-03 Texas Instruments-Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6204124B1 (en) * 1998-03-23 2001-03-20 Texas Instruments - Acer Incorporated Method for forming high density nonvolatile memories with high capacitive-coupling ratio
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
US6165844A (en) * 1998-11-19 2000-12-26 United Microelectronics Corp. Method for forming a textured surface on a semiconductor substrate and a tunneling oxide layer on the textured surface
US6277765B1 (en) * 1999-08-17 2001-08-21 Intel Corporation Low-K Dielectric layer and method of making same
US6429144B1 (en) * 1999-12-28 2002-08-06 Koninklijke Philips Electronics N.V. Integrated circuit manufacture method with aqueous hydrogen fluoride and nitric acid oxide etch
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6281140B1 (en) * 2000-06-12 2001-08-28 Taiwan Semiconductor Manufacturing Company Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure
JP2002141507A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体装置とその製造方法
US6472236B1 (en) * 2001-05-18 2002-10-29 Advanced Micro Devices, Inc. Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
KR100526463B1 (ko) * 2003-05-07 2005-11-08 매그나칩 반도체 유한회사 반도체 소자의 제조 방법
DE10345475B4 (de) * 2003-09-30 2008-04-17 Infineon Technologies Ag Nichtflüchtiger integrierter Halbleiterspeicher
US7588988B2 (en) 2004-08-31 2009-09-15 Micron Technology, Inc. Method of forming apparatus having oxide films formed using atomic layer deposition
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
US7575978B2 (en) 2005-08-04 2009-08-18 Micron Technology, Inc. Method for making conductive nanoparticle charge storage element
KR100712524B1 (ko) * 2005-08-09 2007-04-30 삼성전자주식회사 확장된 게이트 표면적을 갖는 드라이브 트랜지스터를구비한 ｃｍｏｓ 이미지 센서 및 그 제조방법
JP4817291B2 (ja) * 2005-10-25 2011-11-16 Ｏｋｉセミコンダクタ株式会社 半導体ウェハの製造方法
US7592251B2 (en) 2005-12-08 2009-09-22 Micron Technology, Inc. Hafnium tantalum titanium oxide films
US7759747B2 (en) 2006-08-31 2010-07-20 Micron Technology, Inc. Tantalum aluminum oxynitride high-κ dielectric
KR100800495B1 (ko) * 2007-02-27 2008-02-04 삼성전자주식회사 반도체 장치의 제조방법
US8992791B2 (en) * 2008-10-03 2015-03-31 Sumco Techxiv Corporation Method of cleaning semiconductor wafer and semiconductor wafer
US20200294969A1 (en) * 2019-03-15 2020-09-17 Intel Corporation Stacked transistors with dielectric between source/drain materials of different strata

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55153338A (en) * 1979-05-18 1980-11-29 Fujitsu Ltd Surface treatment of semiconductor substrate
US4757360A (en) * 1983-07-06 1988-07-12 Rca Corporation Floating gate memory device with facing asperities on floating and control gates
US4774202A (en) * 1985-11-07 1988-09-27 Sprague Electric Company Memory device with interconnected polysilicon layers and method for making
US4933904A (en) * 1985-11-29 1990-06-12 General Electric Company Dense EPROM having serially coupled floating gate transistors
US5017505A (en) * 1986-07-18 1991-05-21 Nippondenso Co., Ltd. Method of making a nonvolatile semiconductor memory apparatus with a floating gate
JPH01319944A (ja) * 1988-06-21 1989-12-26 Mitsubishi Electric Corp 半導体基板表面に薄膜を形成する方法およびその装置
US5238500A (en) * 1990-05-15 1993-08-24 Semitool, Inc. Aqueous hydrofluoric and hydrochloric acid vapor processing of semiconductor wafers
US5153691A (en) * 1989-06-21 1992-10-06 Xicor, Inc. Apparatus for a dual thickness floating gate memory cell
US5229334A (en) * 1990-08-24 1993-07-20 Seiko Epson Corporation Method of forming a gate insulating film involving a step of cleaning using an ammonia-peroxide solution
US5294568A (en) * 1990-10-12 1994-03-15 Genus, Inc. Method of selective etching native oxide
US5089867A (en) * 1991-05-06 1992-02-18 Micron Technology, Inc. High control gate/floating gate coupling for EPROMs, E2 PROMs, and Flash E2 PROMs
JP3084497B2 (ja) * 1992-03-25 2000-09-04 東京エレクトロン株式会社 ＳｉＯ２膜のエッチング方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7081386B2 (en) 2003-05-27 2006-07-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufactuing the same

Also Published As

Publication number Publication date
US5504022A (en) 1996-04-02

Similar Documents

Publication Publication Date Title
JPH06204494A (ja) 絶縁膜の形成方法および半導体素子の製造方法
US5656516A (en) Method for forming silicon oxide layer
US4420497A (en) Method of detecting and repairing latent defects in a semiconductor dielectric layer
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JP4095326B2 (ja) 半導体装置の製造方法及び半導体装置
JPH0218934A (ja) 半導体装置の製造方法
JP2636783B2 (ja) 半導体装置の製造方法
Pan et al. Characterization of ultrathin oxynitride (18-21 A) gate dielectrics by NH/sub 3/nitridation and N/sub 2/O RTA treatment
JPH09153489A (ja) 半導体装置の製造方法
JP3048089B2 (ja) シリコン単結晶ウェーハの処理方法
Verhaverbeke et al. Surface characterisation of Si after HF treatments and its influence on the dielectric breakdown of thermal oxides
JPH03257828A (ja) 半導体装置の製造方法
Depas¹ et al. Critical processes for ultrathin gate oxide integrity
JPH06291112A (ja) 半導体装置の製造方法
JP3283703B2 (ja) 半導体素子の製造方法
JP2834344B2 (ja) 半導体装置の絶縁膜の製造方法
JPH11288896A (ja) 半導体装置の製造方法及び半導体装置
JPH08181094A (ja) 半導体基板表面の平坦化方法
JP2000294663A (ja) 酸化膜の形成方法及び半導体装置
JPH0513395A (ja) シリコンウエハ−及び洗浄方法
JPH08330198A (ja) 半導体装置の製造方法
JPH07176504A (ja) 半導体装置の製造方法
JPH11135508A (ja) 半導体装置の製造方法
Brożek et al. Dielectric integrity of thin thermal oxides on silicon
Roy et al. Lightly nitrided N2O/O2 gate oxidation process for submicron complementary metal–oxide semiconductor technology

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020521