JP2834344B2 - 半導体装置の絶縁膜の製造方法 - Google Patents
半導体装置の絶縁膜の製造方法Info
- Publication number
- JP2834344B2 JP2834344B2 JP3177016A JP17701691A JP2834344B2 JP 2834344 B2 JP2834344 B2 JP 2834344B2 JP 3177016 A JP3177016 A JP 3177016A JP 17701691 A JP17701691 A JP 17701691A JP 2834344 B2 JP2834344 B2 JP 2834344B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sio
- oxide film
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Description
の製造方法に関する。より詳しくは半導体装置の薄いゲ
ート絶縁膜、キャパシター絶縁膜の製造方法に関する。
絶縁膜として、Si基板を熱酸化することによって形成
されるSiO2 の熱酸化膜が従来広く用いられている。
これはSiO2 膜/Si基板の界面特性が安定なこと
と、この絶縁膜が絶縁破壊耐圧が高く(9〜10MV/
cm)かつ高電界(約7MV/cm以上)での電流リー
クが低いことから半導体装置に利用した場合に長時間に
わたって信頼性が高いなど、他の絶縁膜にない優れた特
性をもっているからである。
す要望されているために、SiO2 膜の薄膜化が進み、
特に64M以上のDRAMでは厚みが100Å以下の薄
いSiO2 膜が要求されている。そのためトンネル成分
が直接現れてくる70Å以下の厚みの場合にはリーク電
流が大きくなるという問題が発生し、前記のような長期
の信頼性を得ることが困難である。その上に、素子の微
細化にもかかわらず、集積回路の容量が大きくなってき
ている。そのためチップ面積が増大するとともにゲート
領域の総面積が増大するので、ピンホールなどによるS
iO2 膜の欠陥密度を低減する要求がますます高まって
いる。特にデバイス構造によっては、ゲート面積がチッ
プ面積の30%以上にも及ぶ占有率をもっているものが
あり、歩留り向上のためにもSiO2 膜の欠陥密度を大
幅に低下させる必要が生じている。
いては、山部ら(VLSI Research Center, Toshiba
Coporation )、“Proceedings of the sixth Interna
tional Symposium on Silicon Materials Science and
Technology”p349(1990)において分類がなさ
れている。すなわち、電界強度が1)0〜1MV/cm、
2)1〜8MV/cm、および3)8MV/cm以上のそれ
ぞれの場合に絶縁破壊をおこすモードをそれぞれA,B
およびCのモード不良と呼んでいる。Aモード不良は、
Si基板のダスト、汚染などが原因で起こるゲートSi
O2 膜のピンホールによるものであり、Bモード不良
は、Si基板表面のSi結晶の結晶欠陥が原因で生ずる
ゲートSiO2 膜の欠陥や微小SiO2 結晶などの電気
的ウィークスポットなどによるものであり、Cモード不
良はSiO2 固有の絶縁破壊耐圧特性によるものであ
る。
は、ゲートSiO2 膜形成前にSi基板表面の清浄度に
大きく依存しているので、この不良を克服するには、ま
ずSi基板の清浄法を検討する必要がある。しかし洗浄
方法を改善しても防止できないピンホールがゲートSi
O2 膜に発生することがある。したがってこのようなピ
ンホールの欠陥を解消するには、洗浄方法以外の方法が
必要である。
Aモード不良を解消する方法として、Si基板上に熱酸
化法でSiO2 の熱酸化膜を形成し、この熱酸化膜の上
にCVD法でSiO2 膜を形成し、生成した積層膜の上
からフッ素イオンを注入し、次いで不活性気体中で熱処
理を行なうことを特徴とする半導体装置の絶縁膜の製造
方法を提供するものである。
コン膜のようなグレインによる凹凸があるものでも、そ
の凹凸に従って被覆する長所があり、すでにポリシリコ
ン上の絶縁膜として多くの応用が試みられている。その
ため熱酸化法によるSiO2 の酸化膜の微小ピンホール
も十分に修復することができると期待される。ところが
CVD法によるSiO2 膜内、およびこのSiO2 と熱
酸化法によるSiO2 膜との界面にはSiの未結合手が
残っており、多数のトラップ準位が存在する。それ故
に、CVD法によるSiO2 膜は、Fowler−No
rdheimトンネル電流のみ観察される熱酸化法によ
るSiO2 膜に比べて、トラップ準位を介して流れるリ
ーク電流が中電界領域でも見られる。したがって、この
発明は、上記SiO2 の2層にフッ素イオンを注入して
高温熱処理することによって、Siの未結合手をターミ
ネートさせトラップを減少させるものである。
絶縁膜は次のようにして形成される。Si基板として
は、Siの単結晶からなる基板が用いられる。Si基板
は、表面にFeなどの重金属や微小欠陥を有することが
あるので、通常希フッ化水素酸溶液(例えば約1%HF
水溶液)で洗浄し、1000℃以上の高温下で一旦熱酸
化膜を形成し、この熱酸化膜を希フッ化水素酸水溶液で
除去して使用するのが望ましい。
iO2 の熱酸化膜が形成される。この熱酸化膜の形成
は、それ自体公知の方法で行なうことができる。例え
ば、Si基板をHCl/O2 雰囲気下で約900℃に保
持することによって熱酸化膜を形成することができる。
熱酸化膜の膜厚は、約100Åが好ましい。
法によってSiO2 膜が積層される。CVD法の条件
は、高温で(例えば800℃〜900℃、好ましくは8
20℃〜860℃)、減圧(10-1Torr以下)下が
好ましい。蒸発材料としては、ケイ素化合物(例えばS
iH4 )が用いられる。雰囲気ガスとしては、O2 、N
2 Oなどが用いられる。このCVD法によって形成する
SiO2 膜の膜厚は、約30〜80Å、好ましくは40
〜60Åである。このSiO2 膜は、いわゆる高温酸化
膜〔HTO(High Temperature Oxide)膜〕で、上記工
程で形成されたSiO2 (熱酸化膜)中にピンホールが
存在しても、それを充分に埋め込み、ピンホールが補償
される。
によるSiO2膜/熱酸化膜にFイオンを注入する。こ
の場合、両者の膜の界面付近にイオン注入のLSS理論
に従った注入プロファイルのピークがくるようにフッ素
イオンを注入する。フッ素イオンの注入エネルギーは、
HTO膜厚50Åに対し5keV以下の低加速エネルギ
ーで注入量は約1016/cm2 以上とする。
ス雰囲気下熱処理に付される。不活性ガスとして窒素、
アルゴンなどが用いられる。熱処理は約900〜100
0℃で約30〜60分間行なう。
るSiO2 膜内、およびこのSiO2 膜と熱処理酸化膜
の界面のSi未結合手がターミネートされ、トラップ準
位が減少する。このようにして形成された絶縁膜上に
は、その上に必要な各素子を常法にしたがって形成され
るが、この発明の絶縁膜は長期にわたって安定した絶縁
性を提供する。
の発明を限定するものではない。まずP(100)Si
基板1を約1%の希フッ化水素水溶液で洗浄後、105
0℃で1〜2時間処理してSiO2 酸化膜を形成し、上
記希フッ化水素水溶液で除去した。次に塩化水素/酸素
雰囲気下、900℃の温度にて約100Åの厚みでSi
O 2 の熱酸化膜2をSi基板1上に形成させた(図1a
参照)。この熱酸化膜2の上に、SiH4 +N2 Oを用
い850℃、200mTorr でのCVD法にてSiO2 膜
4を約50Åの厚みで形成させた(図1b参照)。
16/cm2 の注入量でフッ素イオン5を注入した(図1c
参照)。次いで電気炉を用いて実質的に窒素ガスのみ含
有する雰囲気下約950℃で約30分間熱処理した。
と、CVD法によるSiO2 膜の積層とフッ素イオンの
注入を行わずに、窒素雰囲気下での熱処理を行ったSi
基板(b)の両者を用いてMOSバラクターを作製し、
次のようにして絶縁破壊耐性特性を比較した。
形成して試料のゲートSiO2 膜上の電極とし、電極面
積Sを4mm2 とし、8MV/cm以上の電界強度で破壊す
るに至る前記Cモード不良のMOSバラクターを良品と
し、1つのSiウェハー上の約100ヶのMOSバラク
ターを母数として、これに対する上記良品バラクターの
数の比率すなわち良品比をPとしたときの欠陥密度ρを
計算した。ρは、欠陥がアトランダムに存在する領域に
発生し、その領域に発生した欠陥が複数個あっても1個
の欠陥と仮定するいわゆるポアソンの式ρ=−1nP/
Sを用いて算出した。その結果は以下の表のとおりであ
った。
象試料(b)に比べてAモード不良が著しく少なく、欠
陥密度が小さくなっている。また界面準位密度Qss/
qも〜10-10 /cm2 となっており、ゲート絶縁膜と
しても良好な値となっている。さらに電流電圧特性から
みて、Fowler−Nordheimトンネル電流に
至るまでの中電界領域付近にみられるリーク電流成分
(伝導帯とトラップ準位を介してのホッピング電流)が
大幅に減少した。
膜の欠陥密度を大幅に低減させることが可能となり、大
容量MOSメモリーに用いた場合良品数が著しく向上す
ることが期待できる。
Claims (2)
- 【請求項1】Si基板上に熱酸化法でSiO2 の熱酸化
膜を形成し、該熱酸化膜の上にCVD法で酸化膜を形成
し、生成した積層膜の上から前記熱酸化膜と酸化膜との
界面付近に注入プロファイルのピークがくるようにフッ
素イオンを注入し、次いで不活性気体中で熱処理を行う
ことを特徴とする半導体装置の酸化膜の製造方法。 - 【請求項2】酸化膜が高温酸化膜である請求項1記載の
半導体装置の酸化膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3177016A JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3177016A JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0521748A JPH0521748A (ja) | 1993-01-29 |
JP2834344B2 true JP2834344B2 (ja) | 1998-12-09 |
Family
ID=16023691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3177016A Expired - Lifetime JP2834344B2 (ja) | 1991-07-17 | 1991-07-17 | 半導体装置の絶縁膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2834344B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19628459A1 (de) * | 1996-07-15 | 1998-01-29 | Siemens Ag | Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten |
KR101016347B1 (ko) * | 2003-07-18 | 2011-02-22 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조 방법 |
CN100442459C (zh) * | 2005-11-24 | 2008-12-10 | 上海华虹Nec电子有限公司 | 自对准硅化物阻挡层的制作工艺方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01264268A (ja) * | 1988-04-14 | 1989-10-20 | Matsushita Electron Corp | 不揮発性記憶装置の製造方法 |
JPH01283872A (ja) * | 1988-05-10 | 1989-11-15 | Seiko Epson Corp | Mis型半導体装置の製造方法 |
JPH02103966A (ja) * | 1988-10-13 | 1990-04-17 | Matsushita Electron Corp | 半導体記憶装置の製造方法 |
-
1991
- 1991-07-17 JP JP3177016A patent/JP2834344B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0521748A (ja) | 1993-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2761685B2 (ja) | 半導体装置の製造方法 | |
JP2937817B2 (ja) | 半導体基板表面の酸化膜の形成方法及びmos半導体デバイスの製造方法 | |
US5780115A (en) | Methods for fabricating electrode structures including oxygen and nitrogen plasma treatments | |
JPH0648683B2 (ja) | 薄膜酸化物用の成長修正熱酸化方法 | |
JPS583269A (ja) | 縦型mosダイナミツクメモリ−セル | |
JPH0766369A (ja) | 半導体装置の製造方法 | |
JPH07335641A (ja) | シリコン酸化膜の形成方法及び半導体装置の酸化膜 | |
JP2003297826A (ja) | 半導体装置の製造方法及び半導体装置 | |
JPH039614B2 (ja) | ||
US6969885B2 (en) | Non-volatile semiconductor memory device with first and second nitride insulators | |
JP2834344B2 (ja) | 半導体装置の絶縁膜の製造方法 | |
JPH0629314A (ja) | 半導体装置及びその製造方法 | |
JP3612144B2 (ja) | 半導体装置の製造方法 | |
JP2002016152A (ja) | 半導体装置の製造方法 | |
JP3242732B2 (ja) | キャパシタ | |
JP3589801B2 (ja) | 半導体基板表面の酸化膜の形成方法 | |
KR100312996B1 (ko) | 반도체장치의절연막제조방법 | |
US6770574B2 (en) | Method of forming a dielectric layer | |
JPH0770535B2 (ja) | 半導体装置の製造方法 | |
JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
JP3071268B2 (ja) | 半導体装置の製造方法 | |
JP3499769B2 (ja) | 酸化膜の形成方法、キャパシタ | |
JP3210510B2 (ja) | 半導体装置の製造方法 | |
KR20060072498A (ko) | 반도체 소자와 그의 제조방법 | |
JP2504558B2 (ja) | 熱酸化膜の形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term |