JP2003297826A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2003297826A
JP2003297826A JP2002094150A JP2002094150A JP2003297826A JP 2003297826 A JP2003297826 A JP 2003297826A JP 2002094150 A JP2002094150 A JP 2002094150A JP 2002094150 A JP2002094150 A JP 2002094150A JP 2003297826 A JP2003297826 A JP 2003297826A
Authority
JP
Japan
Prior art keywords
oxide film
film
silicon oxide
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002094150A
Other languages
English (en)
Other versions
JP4095326B2 (ja
Inventor
Koichi Muraoka
浩一 村岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002094150A priority Critical patent/JP4095326B2/ja
Priority to US10/401,967 priority patent/US7385264B2/en
Publication of JP2003297826A publication Critical patent/JP2003297826A/ja
Priority to US12/106,532 priority patent/US8021988B2/en
Application granted granted Critical
Publication of JP4095326B2 publication Critical patent/JP4095326B2/ja
Priority to US13/219,147 priority patent/US8227356B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高誘電率絶縁膜／シリコン酸化膜／Ｓｉ基板
構造の界面酸化膜先作り工程において、高温酸化及び熱
処理における界面荒れを抑制し、膜密度が高く面内均一
性に優れた界面酸化膜を有する低消費、高速かつ高信頼
ＭＩＳ型半導体装置を提供することを目的とする。 【解決手段】 １ｎｍ以下の極薄シリコン酸化膜上にシ
リコン酸化膜よりも誘電率の高い絶縁膜を備えた積層ゲ
ート絶縁膜を有する半導体装置を製造するに際し、前記
シリコン酸化膜形成中の酸化温度が６５０℃を超え、前
記酸化雰囲気中の酸素及び水分圧の和は、１３３×１０
１１．７０３−１８１１４／ＴＰａ（Ｔは前記熱処理温
度（Ｋ））以上であり、更に前記酸化雰囲気中にヘリウ
ムガスを添加することで、膜厚増加を精密に制御しつつ
界面欠陥を低減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関わり、特にＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕ
ｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を有す
る半導体素子のゲート絶縁膜として用いる界面シリコン
酸化膜を改良した半導体装置及びその製造方法に関する
ものである。
【０００２】
【従来の技術】シリコン半導体集積回路の微細化にとも
なって、ＭＩＳ型半導体素子の寸法が微細化している。
ＩＴＲＳ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｃｈｎｏ
ｌｏｇｙ Ｒｏａｄｍａｐ ｆｏｒ Ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒｓ）の２０００年ｕｐｄａｔｅ版によると、
１００ｎｍのテクノロジー・ノードで、シリコン酸化膜
換算膜厚（Ｅｑｕｉｖａｌｅｎｔ Ｐｈｙｓｉｃａｌ
Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ； 以下、ＥＯＴと呼
ぶ）が１．０−１．５ｎｍのゲート絶縁膜が必要とされ
ている。この膜厚でリーク電流の抑制されたゲート絶縁
膜を実現するためには、シリコン酸化膜及び低Ｎ濃度シ
リコン酸窒化膜では不十分であり、誘電率の高い絶縁
膜、すなわち高Ｎ濃度シリコン酸窒化膜、シリコン窒化
膜、更にはＡｌ、Ｚｒ或いはＨｆ系のシリケート（Ａｌ
ＳｉＯｘ、ＺｒＳｉＯｘ、ＨｆＳｉＯｘ）等の高誘電体
金属絶縁膜が必要とされている。
【０００３】しかしながらこれらの材料をゲート絶縁膜
として用いる場合、それぞれ以下の問題が指摘されてい
る。シリコン酸窒化膜及びシリコン窒化膜において界面
近傍のＮ濃度増加に伴い、界面準位及び正の固定電荷密
度の上昇が起き、モビリティーを劣化させる問題が生じ
ている。同様にＡｌ、Ｚｒ及びＨｆ系シリケート膜にお
いても、金属密度増加に伴い界面近傍の負の固定電荷密
度の上昇が確認されており、高金属濃度シリケート膜に
おいて著しいモビリティー劣化を引き起こしている。
【０００４】これらの問題を解決するために高誘電率絶
縁膜／Ｓｉ界面にシリコン酸化膜を挿入する方法が提案
されている。これにより界面準位を減らし、Ｓｉ基板か
ら固定電荷を離すことでモビリティー劣化を抑えること
が可能となっている。しかしながらその酸化膜厚が１ｎ
ｍを超えては膜全体の誘電率低下が免れられないため、
極薄（＜１ｎｍ）で、均質（＞８インチ）かつ高品質な
極薄シリコン酸化膜の形成方法が必須となってきてい
る。
【０００５】この要求を満たすべく、高誘電率絶縁膜形
成前の極薄シリコン酸化膜形成方法として以下に示す３
つの手法が検討されている。 ・高温短時間減圧酸化（Ｒａｐｉｄ Ｔｈｅｒｍａｌ
Ｏｘｉｄａｔｉｏｎ；ＲＴＯ） ・低温酸化（ラジカルプロセスも含む） ・前処理で形成したＣｈｅｍｉｃａｌ ｏｘｉｄｅの改
質
【０００６】しかしながらこれらの手法も以下の問題に
より適用が困難とされている。ＲＴＯについては初期の
酸化速度が速いため１ｎｍ以下の薄膜領域における膜厚
制御が困難であり、更に減圧下で形成されたＳｉＯ２／
Ｓｉ界面は荒れて不均一な膜になることが判明してい
る。また低温酸化の場合は膜密度が低いため電気的スト
レスに対する信頼性に乏しいこと、ラジカル酸化におい
ては酸素ラジカルの分布、寿命等のバラツキの影響で面
内均一性が劣化することが指摘されている。更にＣｈｅ
ｍｉｃａｌ ｏｘｉｄｅの改質では低酸素分圧下でのア
ニールにより薄膜化するものの、界面からのＳｉＯ脱離
によりピンホールが生じ、不均一になることが問題とな
っている。
【０００７】熱酸化における問題は、ＳｉＯ２／Ｓｉ界
面でＳｉＯ脱離（Ｓｉ＋ＳｉＯ２→２ＳｉＯ↑）が生じ
るためである。Ｓｉ表面初期酸化において、Ｓｉ基板か
ら酸化膜へのＳｉ（若しくはＳｉＯガス）放出が起きる
ことが理論的にも予想されており（Ｈ． Ｋａｇｅｓｈ
ｉｍａ ｅｔ ａｌ．，Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．３８，Ｌ９７１（１９９９）．）、このＳｉ（Ｓｉ
Ｏ）は酸化膜中を拡散し、界面準位及び固定電荷の起源
となることが知られている（高桑ら、「極薄シリコン酸
化膜の形成・評価・信頼性（第４回研究会）」ＪＳＡＰ
Ｃａｔａｌｏｇ Ｎｏ．ＡＰ９９２２０４，９９（１
９９９）．）。酸化膜の高真空中アニールにおいても同
様の反応が起き、酸化膜にピンホールが形成され、界面
が荒れると共に不完全な酸化状態であるｓｕｂ−ｏｘｉ
ｄｅの量が増加することが確認されている（Ｊ．Ｖ．Ｓ
ｅｉｐｌｅ ｅｔ ａｌ．，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅ
ｃｈｎｏｌ．Ａ１３（３），７７２（１９９５）．ａｎ
ｄ Ｎ．Ｍｉｙａｔａ ｅｔ ａｌ．，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．７４（８），１５，５２７５（１９９
３）．）。以上のことから、界面酸化膜厚を増やさない
ために膜厚制御性を維持しつつ低酸化種分圧での低温酸
化を考えなければならないが、逆に界面劣化、面内不均
一、更には低膜密度等の問題が生じるという相反関係が
存在する。シリコン酸化膜の成長とＳｉＯ脱離の両者を
抑制する最適な酸化種分圧・酸化温度の範囲は非常に狭
く、生産ラインに適用する上で大きな障害となってい
る。
【０００８】
【発明が解決しようとする課題】上記のように、高誘電
率絶縁膜／Ｓｉ界面層として用いる極薄シリコン酸化膜
の先作り工程において、酸素分圧が高すぎると容易に酸
化膜厚が増加してしまい、高誘電率絶縁膜の界面層とし
ては使えなくなる。逆に低酸素分圧雰囲気中での酸化を
行なうと、界面からＳｉＯ脱離が生じ、界面劣化及び面
内バラツキの増加を引き起こす。また低温酸化では膜密
度の低下を引き起こし、高品質な酸化膜を形成するラジ
カル酸化であっても面内均一性劣化を避けられない。
【０００９】本発明はこれらの問題点を解決するために
なされたものであり、その目的は、高温酸化及び熱処理
における界面荒れを抑制し、膜密度が高く面内均一性に
優れた極薄シリコン酸化膜を形成する半導体装置および
製造方法にある。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明に係わる第１の半導体装置の製造方法は、シ
リコン酸化膜上にシリコンよりも誘電率の高い絶縁膜を
備えた積層ゲート絶縁膜を有する半導体装置を製造する
に際し、前記シリコン酸化膜形成中の酸化温度が６５０
℃を超え、且つ前記酸化雰囲気中に窒素原子よりも原子
半径の小さいＨｅまたはＮｅを添加することを特徴とす
る。
【００１１】本発明においては、前記酸化雰囲気中に含
まれる酸素及び水の分圧の和は、１３３×１０
１１．７０３−１８１１４／ＴＰａ（Ｔは前記熱処理温
度（Ｋ））以上であることが望ましい。
【００１２】更に本発明に係わる第２の半導体装置の製
造方法は、溶液処理により形成したシリコン酸化膜上に
シリコン酸化膜よりも誘電率の高い絶縁膜を備えた積層
ゲート絶縁膜を有する半導体装置を製造するに際し、前
記シリコン酸化膜の改質熱処理が６５０℃を超え、且つ
前記熱処理雰囲気中に窒素原子よりも原子半径の小さい
ＨｅまたはＮｅを添加することを特徴とする。
【００１３】本発明に係わる半導体装置は、シリコン酸
化膜上にシリコン酸化膜よりも誘電率の高い絶縁膜を備
えた積層ゲート絶縁膜を有する半導体装置において、前
記シリコン酸化膜の少なくとも一部が窒素原子よりも原
子半径の小さいＨｅまたはＮｅを含有する絶縁膜を用い
ることを特徴とする。ここで前記シリコン酸化物の膜厚
は１ｎｍ以下であることが望ましい。更に前記シリコン
よりも誘電率の高い絶縁膜はシリコン酸窒化膜若しくは
シリコン窒化膜であるか、或いはＡｌ若しくはＺｒ若し
くはＨｆの少なくとも１種の元素を含む絶縁膜であるこ
とが望ましい。本発明によれば、高誘電率絶縁膜／シリ
コン酸化膜／Ｓｉ基板構造の界面酸化膜先作り工程にお
いて、高温酸化及び熱処理における界面荒れを抑制し、
膜密度が高く面内均一性に優れた界面酸化膜形成が可能
となり、低消費、高速かつ高信頼ＭＩＳ型半導体装置を
提供することができる。
【００１４】
【発明の実施の形態】以下では、図面を参照しながら本
発明の実施の形態につき、具体的な実施例に基づいて説
明する。 （第１の実施例）本発明の第１の実施例として、ＭＯＳ
トランジスタ形成を例にして説明する。まず、図１に示
すように、単結晶のｐ型シリコン基板１１の表面に、素
子分離の役割を果たす深い溝１２を形成し、ＣＶＤ法に
よりシリコン酸化膜で埋め込み、素子分離領域１３を形
成する。次に、図２に示すように、ＳｉＯ２膜１４及び
ＺｒＯ２膜１５を形成する（ＳｉＯ２膜及びＺｒＯ２膜
の形成方法は、後で詳細に述べる）。次に、図３に示す
ように、ＺｒＯ２膜１５の上部にポリシリコン膜１６を
ＣＶＤ法によって形成する。次に、図４に示すように、
ポリシリコン１６上にフォトレジストパターン１７を形
成する。次に、図５に示すように、フォトレジストパタ
ーン１７をマスクとして、ポリシリコン膜１６を反応性
イオンエッチングし、第１のゲート電極１６を形成す
る。次に、砒素のイオン注入を、例えば加速電圧４０ｋ
ｅＶ、ドーズ量２ｘ１０１５ｃｍ−２の条件で行い活性
化アニールすることで、高不純物濃度のｎ＋型ゲート電
極１６、ｎ＋型ソース領域１８、ｎ＋型ドレイン領域１
９を同時に形成する。次に、図６に示すように、全面に
３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積し、
層間絶縁膜２０を形成する。この後、層間絶縁膜２０上
にコンタクトホール形成用のフォトレジストパターン
（不図示）を形成し、これをマスクとして反応性イオン
エッチング法により層間絶縁膜２０をエッチングして、
コンタクトホールを開口する。最後に、全面にＡｌ膜を
スパッタ法により形成した後、これをパターニングし
て、ソース電極１１０、ドレイン電極１１１、および第
２のゲート電極１１２を形成してｎ型ＭＯＳトランジス
タが完成する。なお、本実施例では、ｎ型ＭＯＳトラン
ジスタの製造工程を示したが、ｐ型ＭＯＳトランジスタ
では導電型がｎ型とｐ型で入れ替わる点が異なるだけで
あり、基本的な製造工程は全く同じである。
【００１５】ここでＳｉＯ２膜１４及びＺｒＯ２膜１５
の形成工程の詳細を説明する。まず、前処理としてシリ
コン・ウェハに対して表面汚染を効果的に除去するため
に、塩酸−オゾン水処理を用いた。これによりＳｉ表面
に約１ｎｍのＣｈｅｍｉｃａｌ Ｏｘｉｄｅが形成され
る。次にＥＯＴ低減のため、希フッ酸処理を行いＣｈｅ
ｍｉｃａｌ ｏｘｉｄｅを除去してＳｉ表面を水素終端
する。これらの前処理後、真空装置中にウエハを搬送
し、酸化を行う。この時の酸化条件は以下の通りであ
る。 ・バックグランド真空度：１３３×５．４×１０−１０
Ｐａ ・Ｈｅ分圧：１３３Ｐａ ・酸素分圧：１３３×１０−６Ｐａ ・基板温度：７００℃ 約０．６ｎｍのＳｉＯ２膜１４形成後、スパッタチャン
バー中へウエハを搬送する。ウエハの温度を室温に保
ち、ＺｒＳｉ２ターゲットを用いてＡｒ／Ｏ２ガスＲＦ
プラズマ（４００Ｗ）によるスパッタを行い、ＳｉＯ２
膜１４上に約２ｎｍのＺｒＳｉＯｘ膜１５を形成した。
【００１６】ここでＨｅ添加酸化により形成された極薄
シリコン酸化膜の膜質の違いを、その場観察Ｘ線光電子
分光法（Ｉｎ−ｓｉｔｕ Ｘ−ｒａｙ Ｐｈｏｔｏｅｌ
ｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ； 以下Ｉｎ
−ｓｉｔｕ ＸＰＳと呼ぶ）により分析している。図７
に基板温度７００℃、Ｈｅ／Ｏ２（１／１×１０−７Ｔ
ｏｒｒ）酸化１０分でのＳｉ２ｐスペクトル変化を示
す。ここでは酸素分圧を１×１０−７Ｔｏｒｒまで下げ
て、形成されるＳｉＯ２膜（Ｓｉ４＋）を薄くし、ｓｕ
ｂ−ｏｘｉｄｅ量の変化を見やすくしている。縦軸は基
板Ｓｉピーク（Ｓｉ０）で規格化しており、ｓｕｂ−ｏ
ｘｉｄｅ領域（Ｓｉ０からＳｉ４＋の間）を拡大して表
示している。Ｘ線源はＡｌＫα、光電子脱出角度は４５
°で測定を行っている。比較のため、水素終端Ｓｉ表面
及びＮ２／Ｏ２（１／１×１０−７Ｔｏｒｒ）酸化の結
果も併せて示す。図７より、Ｎ２添加酸化に比べＨｅ添
加酸化では低次から高次へｓｕｂ−ｏｘｉｄｅ成分が変
化していることが分かる。即ちＨｅ添加酸化では、より
ＳｉＯ２膜（Ｓｉ４＋）に近い膜組成に変質しているこ
とになり、本手法は低リーク極薄ゲート酸化膜の形成に
有効であると言える。また酸化種を変えたＨｅ／Ｈ２Ｏ
酸化或いはＨｅ／Ｏ２／Ｈ２Ｏ酸化においても、同様の
効果を挙げることを確認している。
【００１７】次に、このＨｅ添加酸化効果が酸化種分圧
及び加熱温度に対してどの範囲まで有効か確認を行っ
た。図８に各種酸化温度に対する酸化種分圧（酸素及び
水分圧の和）の酸化還元境界を示す。黒丸はＳｉＯ２／
Ｓｉ界面における酸化還元境界（Ｓｉ＋ＳｉＯ２⇔２Ｓ
ｉＯ↑）の実験値であり、実線より上側が酸化領域（Ｓ
ｉＯ２形成領域）である。これは酸化種分圧が１３３×
１０１１．７０３−１８ １１４／ＴＰａ（Ｔは前記熱処
理温度（Ｋ））以上の範囲と記述でき、本発明のＨｅ添
加酸化はこの領域で界面欠陥低減効果を発揮する。７０
０℃酸化において酸素分圧１×１０−７Ｔｏｒｒは還元
領域、１×１０−６Ｔｏｒｒは酸化領域であり、図７で
示した酸化条件はＳｉＯ２／Ｓｉの還元領域であるにも
係らず、Ｈｅ／Ｏ２酸化では高次のｓｕｂ−ｏｘｉｄｅ
が形成されている。他の雰囲気（Ｎ ２、Ｕｌｔｒａ Ｈ
ｉｇｈ Ｖａｃｕｕｍ；ＵＨＶ）では低次のｓｕｂ−ｏ
ｘｉｄｅ若しくは清浄Ｓｉ表面が形成されてしまうた
め、前記酸化種分圧範囲においてＨｅ添加が有効である
といえる。上記結果は主にＺｒＳｉＯｘ／ＳｉＯ２／Ｓ
ｉ構造に関して記載しているが、ＨｆＳｉＯｘ／ＳｉＯ
２／Ｓｉ構造及びＡｌＳｉＯｘ／ＳｉＯ２／Ｓｉ構造で
も同様の改善効果を確認している。
【００１８】次にＨｅ添加酸化の適用可能な温度範囲に
ついても確認を行った。電子スピン共鳴法（Ｅｌｅｃｔ
ｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ； 以下ＥＳＲ
と呼ぶ）によるＳｉＯ２／Ｓｉ界面評価によると、Ｓｉ
Ｏ２／Ｓｉ界面でダングリングボンドが増加する酸化温
度が６５０℃以上であるため、結合切断に伴うＳｉＯ脱
離の抑制という観点では６５０℃以上の酸化においてＨ
ｅ添加することで最大限の効果を発揮する。以上のこと
から、Ｈｅ添加が最も効果を発揮する酸化条件は、基板
温度６５０℃以上（図８中の縦の破線から左側の領域）
且つ酸化種分圧が１３３×１０１１
．７０３−１８１１４／ＴＰａ（Ｔは前記熱処理温度
（Ｋ））以上の範囲（図８中の黒丸を結ぶ実線より上側
の領域）となる。
【００１９】Ｈｅ添加による界面欠陥低減のメカニズム
について図９を用いて説明する。従来方法では、（ａ）
に示すようにＳｉＯの脱離反応により界面欠陥増加を引
き起こし、更にＳｉＯ２中を拡散するＳｉＯとＯ２ガス
の再結合により膜中にも欠陥を形成する。それに対し酸
化雰囲気中にＨｅを添加する本発明は、Ｈｅが窒素原子
に比べて原子半径及び質量が小さいため絶縁膜中の拡散
速度が大きく、界面から外方拡散しようとするＳｉＯに
Ｈｅが衝突し、物理的に脱離を押さえ込む効果がある。
同時にＨｅが熱的に振動する界面のＳｉ−Ｏ結合を冷却
するため（クエンチ効果）、ＳｉＯの発生そのものを抑
制している。また原子半径が小さいことがＳｉＯ２中の
Ｈｅの固溶限を大きくし、ＳｉＯのＳｉＯ２中拡散を更
に抑制できる。加えてＨｅは不活性ガスであるため、添
加ガスそのものによる酸化・還元反応が起きないため、
ゲート酸化膜の膜質を劣化させることがない。
【００２０】本実施例では、Ｏ２希釈にＨｅガスを用い
た場合の結果を主に示したが、窒素原子よりも原子半径
の小さいＮｅ及びそれらの混合ガスでも同様の改善効果
を確認している。またこれらのＨｅまたはＮｅを窒素ガ
ス若しくは窒素原子よりも原子半径の大きい希ガス（Ａ
ｒ、Ｋｒ、Ｘｅなど）で希釈しても、その効果は維持さ
れる。加えて酸化時のＨｅまたはＮｅ圧力は、減圧だけ
でなく常圧、更には加圧酸化にし、Ｏ２に対するＨｅ比
率を高めることで更に効果が現れる。また本実施例では
主に各種シリケート膜／ＳｉＯ２／Ｓｉ構造について述
べたが、ＳｉＯ２膜上の高誘電率絶縁材料としてシリコ
ン酸窒化膜、シリコン窒化膜、更にはＡｌ及びＺｒ及び
Ｈｆの酸化膜、酸窒化膜、窒化膜、混合膜及び各種多層
膜においても同様の効果が得られる。加えてＳｉＯ２膜
よりも熱的に安定な金属絶縁膜に全て適用可能である。
即ち安定な金属絶縁膜として、ＢｅＯ、ＭｇＯ、Ｃａ
Ｏ、ＳｒＯ、ＢａＯ、Ｙ２Ｏ３、ＣｅＯ２、ＰｒｘＯ
ｙ、Ｎｄ２Ｏ３、ＴｈＯ２、ＲｕＯ２、ＩｒＯ２、Ｉｎ
２Ｏ３などにも本発明は適用可能であり、それらのシリ
ケート膜、酸窒化膜、窒化膜、混合膜及び各種多層膜に
も有効である。更にこれらの金属絶縁膜の成膜手法に依
らず、スパッタ以外にＡＬＣＶＤ（Ａｔｏｍｉｃ Ｌａ
ｙｅｒ ＣＶＤ）、蒸着及びプラズマＣＶＤ等で形成し
た金属絶縁膜であっても同様の効果を得ることができ
る。
【００２１】（第２の実施例）本発明の第２の実施例に
係わるＭＯＳトランジスタの素子構造は、第１の実施例
と同様なので詳細な説明は省略する。本実施例は、界面
ＳｉＯ２膜１４の形成工程が第１の実施例と異なる。そ
こで、この工程につき、図２を用いて詳細に説明する。
まず、前処理としてシリコン・ウェハに対して表面汚染
を効果的に除去するために、塩酸／オゾン水処理を用い
た。これによりＳｉ表面に約１ｎｍのＣｈｅｍｉｃａｌ
Ｏｘｉｄｅが形成される。次に膜密度向上のため、真
空装置中にウエハを搬送し、ポストアニールを行う。こ
の時のアニール条件は以下の通りである。 ・バックグランド真空度：１３３×５．４×１０−１０
Ｐａ ・Ｎｅ分圧：１３３Ｐａ ・酸素分圧：１３３×１０−７Ｐａ ・基板温度：７００℃
【００２２】本実施例のＮｅアニールにより膜が緻密化
し、約０．６ｎｍまで薄膜化する。緻密化したＳｉＯ２
膜１４の形成後、スパッタチャンバー中へウエハを搬送
し、第１の実施例と同様にＺｒＳｉＯｘ膜１５を形成す
る。本実施例のＮｅアニール条件は実施例１に係る図８
中の還元領域（黒丸を結ぶ実線よりも下側の領域）を選
択している。これは酸化の場合と異なり、既にある程度
の膜厚の酸化膜がＳｉ表面に存在しているため、これ以
上膜厚を増やさないためにもこの還元領域を選ぶ必要が
ある。しかし還元領域下でのＵＨＶ若しくはＮ２アニー
ルでは界面からのＳｉＯ脱離によりＳｉＯ２中にピンホ
ールが形成されてしまう。本実施例のＮｅアニールで
は、実施例１で述べた作用により還元領域において界面
からのＳｉＯ脱離・拡散が効果的に抑制され、酸化膜厚
増加と界面ラフネス増加の両者を抑制できる。これら一
連の工程における作用は実施例１の場合と基本的に同じ
であり、全ての半導体工程において実施例１で述べたの
と同じ考え方に従い、特にその中でもＳｉＯ２／Ｓｉ界
面が存在し且つ６５０℃を超える高温熱処理工程におい
てＮｅ添加が、より好ましくはＨｅ添加が有効である。
【００２３】以上のことから、界面シリコン酸化膜厚の
精密制御と界面欠陥低減を両立させるためには、６５０
℃を超える高温酸化若しくは高温熱処理雰囲気中に窒素
原子よりも原子半径の小さいＨｅまたはＮｅを添加する
と共に雰囲気中の酸化種分圧を基板温度に応じて制御す
るのが効果的である。このようなプロセス雰囲気の制御
は、シリコン酸化膜厚が１ｎｍ以下の場合に、特に有効
性が高い。次に本発明の半導体装置について説明する。
第１及び第２の実施例において界面ＳｉＯ２膜１４中に
高濃度のＨｅ及びＮｅがそれぞれ取り込まれる。これら
のＨｅまたはＮｅは基板界面に偏析することで歪んだネ
ットワークを広げ、界面応力を緩和すると共に、結合の
熱的振動を冷却する効果、水素或いはボロン等の不純物
の拡散を防止する効果もあるため、界面準位及び固定電
荷が低減されるだけでなく、電気的ストレスにも強く、
高信頼ゲート絶縁膜とすることができる。なお、上記で
も述べたように、希ガスの中には、Ａｒ、Ｘｅ、Ｋｒな
どもあるが、本発明においては窒素原子よりも原子半径
の小さいＨｅまたはＮｅガスが必要で、Ａｒ、Ｘｅ、Ｋ
ｒを導入した場合、上述した効果が期待できない。但
し、ＨｅまたはＮｅガスとＡｒ、Ｘｅ、Ｋｒガスを併用
して用いることは可能である。
【００２４】また、本発明において、特に金属絶縁膜／
Ｓｉ基板界面のラフネスの低減でき、その界面における
リーク電流を少なくできるため、たとえば、上述したＭ
ＩＳ構造の半導体装置をメモリたとえば不揮発性メモリ
所謂金属絶縁膜中にフローティングゲートを設けてメモ
リ機能を持たせたときは、その効果は絶大である。
【００２５】
【発明の効果】以上述べたごとく、本発明によれば、高
誘電率絶縁膜／シリコン酸化膜／Ｓｉ基板界面のラフネ
スの低減と、界面欠陥の低減の両立が可能となり、低消
費・高速・高信頼ＭＩＳ型半導体装置を提供することが
できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図２】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図３】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図４】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図５】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図６】本発明の第１の実施例のｎ型ＭＯＳトランジス
タの製造工程を示す断面図。
【図７】本発明の第１の実施例に係わる各種酸化条件で
のＳｉ２ｐスペクトル変化を示す図。
【図８】本発明の第１の実施例に係わる各種酸化温度に
対する酸化種分圧の酸化及び還元境界を示す図。
【図９】本発明の第１の実施例に係わる作用を従来例と
比較して説明するための図。
【符号の説明】
１１ ｐ型シリコン基板 １２ 素子分離用の溝 １３ シリコン酸化膜（素子分離領域） １４ ＳｉＯ２膜 １５ ＺｒＳｉＯｘ膜 １６ ポリシリコン膜 １７ フォトレジストパターン １８ ｎ＋型ソース領域 １９ ｎ＋型ドレイン領域 ２０ シリコン酸化膜（層間絶縁膜） １１０ ソース電極（金属電極） １１１ ドレイン電極（金属電極） １１２ ゲート電極（金属電極）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F058 BA20 BD01 BD04 BD05 BD06 BF14 BJ01 BJ10 5F140 AA00 AA19 BA01 BD01 BD06 BD07 BD09 BD11 BD15 BD20 BE07 BE10 BF01 BF04 BG28 BG37 BK13 BK21 BK25 CA03 CB04 CC03 CC12

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】シリコン基板上にシリコン酸化膜を形成
    し、このシリコン酸化膜上にシリコン酸化膜よりも誘電
    率の高い絶縁膜を形成した積層ゲート絶縁膜を有する半
    導体装置を製造するに際し、前記シリコン酸化膜形成中
    の酸化温度が６５０℃を超え、且つ前記酸化雰囲気中に
    窒素原子よりも原子半径の小さいＨｅまたはＮｅを添加
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記酸化雰囲気中に含まれる酸素及び水の
    分圧の和は、１３３×１０１１．７
    ０３−１８１１４／ＴＰａ（Ｔは前記熱処理温度
    （Ｋ））以上であることを特徴とする請求項１記載の半
    導体装置の製造方法。
  3. 【請求項３】シリコン基板上に溶液処理によりシリコン
    酸化膜を形成し、このシリコン酸化膜上にシリコン酸化
    膜よりも誘電率の高い絶縁膜を形成した積層ゲート絶縁
    膜を有する半導体装置を製造する際に、前記シリコン酸
    化膜の改質熱処理が６５０℃を超え、且つ前記熱処理雰
    囲気中に窒素原子よりも原子半径の小さいＨｅまたはＮ
    ｅを添加することを特徴とする半導体装置の製造方法。
  4. 【請求項４】前記熱処理雰囲気中に含まれる酸素及び水
    の分圧の和は、１３３×１０１１．
    ７０３−１８１１４／ＴＰａ（Ｔは前記熱処理温度
    （Ｋ））以下であることを特徴とする請求項３記載の半
    導体装置の製造方法。
  5. 【請求項５】シリコン基板上にシリコン酸化膜を設け、
    このシリコン酸化膜上にシリコン酸化膜よりも誘電率の
    高い絶縁膜を備えた積層ゲート絶縁膜を設けた半導体装
    置において、前記シリコン酸化膜の少なくとも一部が窒
    素原子よりも原子半径の小さいＨｅまたはＮｅを含有す
    る絶縁膜であることを特徴とする半導体装置。
  6. 【請求項６】前記シリコン酸化物の膜厚は１ｎｍ以下で
    あることを特徴とする請求項５記載の半導体装置。
  7. 【請求項７】前記シリコンよりも誘電率の高い絶縁膜
    は、シリコン酸窒化膜若しくはシリコン窒化膜であるこ
    とを特徴とする請求項５記載の半導体装置。
  8. 【請求項８】前記シリコンよりも誘電率の高い絶縁膜を
    構成する元素は、Ａｌ若しくはＺｒ若しくはＨｆの少な
    くとも１種を含むことを特徴とする請求項５記載の半導
    体装置。
JP2002094150A 2002-03-29 2002-03-29 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP4095326B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002094150A JP4095326B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法及び半導体装置
US10/401,967 US7385264B2 (en) 2002-03-29 2003-03-31 Method of forming semiconductor device and semiconductor device
US12/106,532 US8021988B2 (en) 2002-03-29 2008-04-21 Method of forming semiconductor device and semiconductor device
US13/219,147 US8227356B2 (en) 2002-03-29 2011-08-26 Method of forming semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002094150A JP4095326B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2003297826A true JP2003297826A (ja) 2003-10-17
JP4095326B2 JP4095326B2 (ja) 2008-06-04

Family

ID=29386911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002094150A Expired - Fee Related JP4095326B2 (ja) 2002-03-29 2002-03-29 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (3) US7385264B2 (ja)
JP (1) JP4095326B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005228761A (ja) * 2004-02-10 2005-08-25 Rohm Co Ltd 半導体装置及びその製造方法
JP2006005124A (ja) * 2004-06-17 2006-01-05 Rohm Co Ltd 半導体装置の製造方法
JP2006173320A (ja) * 2004-12-15 2006-06-29 Matsushita Electric Ind Co Ltd 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
JP2010161400A (ja) * 2010-03-11 2010-07-22 Rohm Co Ltd 半導体装置とその製造方法
JP2010199610A (ja) * 2010-04-28 2010-09-09 Panasonic Corp 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4095326B2 (ja) 2002-03-29 2008-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置
CN1577796A (zh) * 2003-07-10 2005-02-09 精工爱普生株式会社 电子器件的制造方法和半导体器件的制造方法
US7619272B2 (en) * 2004-12-07 2009-11-17 Lsi Corporation Bi-axial texturing of high-K dielectric films to reduce leakage currents
KR100698013B1 (ko) * 2005-12-08 2007-03-23 한국전자통신연구원 쇼트키 장벽 관통 트랜지스터 및 그 제조 방법
US7741202B2 (en) * 2008-08-07 2010-06-22 Tokyo Electron Limited Method of controlling interface layer thickness in high dielectric constant film structures including growing and annealing a chemical oxide layer
KR20100054453A (ko) * 2008-11-14 2010-05-25 삼성전자주식회사 반도체 소자 및 그 형성 방법
US8603924B2 (en) * 2010-10-19 2013-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming gate dielectric material
US20150255515A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Integrated circuit device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4492110A (en) * 1983-06-01 1985-01-08 Martin Marietta Corporation Ultra sensitive noble gas leak detector
JPS6135548A (ja) 1984-07-27 1986-02-20 Hitachi Ltd 半導体装置の製造方法
WO1990013911A1 (en) * 1989-05-07 1990-11-15 Tadahiro Ohmi Method of forming oxide film
JP2851880B2 (ja) 1989-10-05 1999-01-27 三井化学株式会社 ポリオレフィン組成物の水性分散液の製造方法
JP3091210B2 (ja) 1990-10-08 2000-09-25 忠弘 大見 酸化膜の形成方法
JP3417072B2 (ja) * 1994-08-15 2003-06-16 ソニー株式会社 半導体装置の製法
US6136728A (en) * 1996-01-05 2000-10-24 Yale University Water vapor annealing process
JP3198922B2 (ja) * 1996-07-03 2001-08-13 株式会社村田製作所 静電容量型センサの製造方法
JP3588994B2 (ja) 1997-11-27 2004-11-17 ソニー株式会社 酸化膜の形成方法及びｐ形半導体素子の製造方法
US6531364B1 (en) * 1998-08-05 2003-03-11 Advanced Micro Devices, Inc. Advanced fabrication technique to form ultra thin gate dielectric using a sacrificial polysilicon seed layer
US6355580B1 (en) * 1998-09-03 2002-03-12 Micron Technology, Inc. Ion-assisted oxidation methods and the resulting structures
US6051865A (en) * 1998-11-09 2000-04-18 Advanced Micro Devices, Inc. Transistor having a barrier layer below a high permittivity gate dielectric
JP2001127280A (ja) 1999-10-25 2001-05-11 Sony Corp 半導体装置の製造方法及びｐチャネル型半導体装置の製造方法
JP3551909B2 (ja) * 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4397491B2 (ja) 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP4493796B2 (ja) 2000-03-30 2010-06-30 東京エレクトロン株式会社 誘電体膜の形成方法
JP2001284582A (ja) 2000-03-31 2001-10-12 Toshiba Corp 半導体トランジスタの製造方法
WO2001093336A1 (en) * 2000-05-31 2001-12-06 Motorola, Inc. Semiconductor device and method for manufacturing the same
JP2002083960A (ja) 2000-06-30 2002-03-22 Hitachi Ltd 半導体装置およびその製造方法
US6548368B1 (en) * 2000-08-23 2003-04-15 Applied Materials, Inc. Method of forming a MIS capacitor
US6831339B2 (en) * 2001-01-08 2004-12-14 International Business Machines Corporation Aluminum nitride and aluminum oxide/aluminum nitride heterostructure gate dielectric stack based field effect transistors and method for forming same
US6800519B2 (en) * 2001-09-27 2004-10-05 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6504214B1 (en) * 2002-01-11 2003-01-07 Advanced Micro Devices, Inc. MOSFET device having high-K dielectric layer
JP4095326B2 (ja) * 2002-03-29 2008-06-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP4145624B2 (ja) 2002-10-22 2008-09-03 株式会社東芝 蒸気タービン

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191482A (ja) * 2003-12-26 2005-07-14 Semiconductor Leading Edge Technologies Inc 半導体装置及びその製造方法
JP2005228761A (ja) * 2004-02-10 2005-08-25 Rohm Co Ltd 半導体装置及びその製造方法
JP2006005124A (ja) * 2004-06-17 2006-01-05 Rohm Co Ltd 半導体装置の製造方法
JP2006173320A (ja) * 2004-12-15 2006-06-29 Matsushita Electric Ind Co Ltd 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
JP4541125B2 (ja) * 2004-12-15 2010-09-08 パナソニック株式会社 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
US7956413B2 (en) 2004-12-15 2011-06-07 Panasonic Corporation Semiconductor device having a field effect transistor using a high dielectric constant gate insulating film and manufacturing method of the same
JP2010161400A (ja) * 2010-03-11 2010-07-22 Rohm Co Ltd 半導体装置とその製造方法
JP2010199610A (ja) * 2010-04-28 2010-09-09 Panasonic Corp 高誘電率ゲート絶縁膜を備えた電界効果トランジスタを有する半導体装置及びその製造方法
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置

Also Published As

Publication number Publication date
US20040018690A1 (en) 2004-01-29
US7385264B2 (en) 2008-06-10
US8021988B2 (en) 2011-09-20
US20120058645A1 (en) 2012-03-08
US20080299781A1 (en) 2008-12-04
JP4095326B2 (ja) 2008-06-04
US8227356B2 (en) 2012-07-24

Similar Documents

Publication Publication Date Title
US8227356B2 (en) Method of forming semiconductor device and semiconductor device
US6664160B2 (en) Gate structure with high K dielectric
JP3752241B2 (ja) 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
US20080296704A1 (en) Semiconductor device and manufacturing method thereof
US20080050870A1 (en) Method for fabricating semiconductor device
US6204205B1 (en) Using H2anneal to improve the electrical characteristics of gate oxide
US20110256704A1 (en) Method for manufacturing a metal gate electrode/high k dielectric gate stack
JP2002299607A (ja) Ｍｉｓ型電界効果トランジスタ及びこれの製造方法
JP3593340B2 (ja) 集積回路デバイスの製造方法
US7867918B1 (en) Semiconductor topography including a thin oxide-nitride stack and method for making the same
JP4742867B2 (ja) Ｍｉｓ型電界効果トランジスタを備える半導体装置
JP3399413B2 (ja) 酸窒化膜およびその形成方法
US6740941B2 (en) Semiconductor device including a gate insulating film made of high-dielectric-constant material
JP3696196B2 (ja) 半導体装置
JP2008072001A (ja) 半導体装置及びその製造方法
JP2004207560A (ja) 半導体装置およびその製造方法
JP2005064052A (ja) 半導体装置の製造方法
US20070082503A1 (en) Method of fabricating a dielectric layer
JP4190175B2 (ja) 高誘電率金属酸化物膜を有する半導体装置の製造方法
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
JP2004119899A (ja) 半導体装置の製造方法および半導体装置
JP2000243961A (ja) 半導体素子のゲート酸化膜の形成方法
JP2004006455A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080307

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees