CN1577796A - 电子器件的制造方法和半导体器件的制造方法 - Google Patents
电子器件的制造方法和半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1577796A CN1577796A CN200410042921.0A CN200410042921A CN1577796A CN 1577796 A CN1577796 A CN 1577796A CN 200410042921 A CN200410042921 A CN 200410042921A CN 1577796 A CN1577796 A CN 1577796A
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- mentioned
- manufacture method
- insulating barrier
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 49
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 100
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 50
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 25
- 239000010703 silicon Substances 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 80
- 230000004888 barrier function Effects 0.000 claims description 64
- 230000015572 biosynthetic process Effects 0.000 claims description 35
- 230000008569 process Effects 0.000 claims description 35
- 238000000137 annealing Methods 0.000 claims description 30
- 238000002844 melting Methods 0.000 claims description 30
- 230000008018 melting Effects 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 239000012298 atmosphere Substances 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 abstract description 143
- 239000011229 interlayer Substances 0.000 abstract description 105
- 230000003071 parasitic effect Effects 0.000 abstract description 35
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 107
- 239000012528 membrane Substances 0.000 description 22
- 208000037656 Respiratory Sounds Diseases 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 230000001154 acute effect Effects 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 229920005591 polysilicon Polymers 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000003595 mist Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 239000001272 nitrous oxide Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000033228 biological regulation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000013517 stratification Methods 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
提供一扫会在减小中间存在着层间绝缘膜地叠层起来的布线间的寄生电容时产生的缺憾，构成简便而且可靠性高的电子器件。本发明的电子器件，具备在衬底10上形成的半导体层22，在该半导体层22上形成的栅绝缘层31，在该栅绝缘层31上形成的规定图形的栅电极32，把该栅电极上覆盖起来地形成的层间绝缘膜33，在该层间绝缘膜33上形成的源电极36和漏电极37，其特征在于：层间绝缘膜33的构成为以氮浓度在2原子％以上的氮氧化硅为主体。
Description
技术领域
本发明涉及电子器件的制造方法和半导体器件的制造方法。
背景技术
近些年来，在半导体器件等的电子器件中，为了实现高集成化一直在进行布线的多层化。在具有这样的多层布线的电子器件中，在要把中间存在着层间绝缘膜地配设的上下的布线图形电连起来的情况下，就要作成为在层间绝缘膜上形成接触孔，通过该接触孔进行连接。
在这里，为了减小布线间的寄生电容，有作为层间绝缘膜选择低介电系数的材料，或使层间绝缘膜厚膜化的方法。一般地说，作为层间绝缘膜虽然可以使用氧化硅，但是，若使氧化硅厚膜化，则常常要产生或者会因膜应力变大而发生裂纹，或者若在具备锐角的形状的布线上形成厚膜的层间绝缘膜时，与该锐角部分相对应地在层间绝缘膜上产生缩颈(悬空)，在要在其上形成的布线中发生短路等的缺憾。于是，例如在专利文献1中，公开了这样的技术：为了消除在在锐角形状的布线上形成了层间绝缘膜的情况下会产生的缩颈等的影响，要在该层间绝缘膜之上形成磷玻璃，在其上形成布线。
[专利文献1]特开昭55-145356号公报
倘使用这样的专利文献1的技术，虽然可以防止或抑制归因于可能在层间绝缘膜上形成的缩颈而会在布线上产生的短路，但是却不会达致减小布线间的寄生电容。此外，还存在着这样的问题：除去因使层间绝缘膜2层化，在其制造时要花费时间和劳力外，归因于各个层间形成的热膨胀系数的差异而会产生应力，产生膜剥离。
发明内容
本发明就是鉴于上述问题而发明的，目的在于提供可以减小中间存在着层间绝缘膜地叠层起来的布线间的寄生电容的电子器件或半导体器件。特别是提供一扫在减小寄生电容时会产生的缺憾，构成简便而且可靠性高的电子器件和半导体器件的制造方法。
为了解决上述课题，本发明的电子器件的制造方法，其特征在于具备叠层体形成工序，该叠层体形成工序包括如下的工序：在基材上形成规定图形的第1导电层的工序；在该第1导电层之上形成以氮浓度在2原子％以上的氧氮化硅为主体构成的绝缘层的工序；在该绝缘层上形成第2导电层的工序。另外，在本说明书中，所谓‘为主体的’成分，指的是在构成成分之内含有率最高的成分。
本发明人在根据上述课题进行探讨时，发现在使绝缘层厚膜化时会产生的膜应力可借助于该绝缘层的构成成分进行控制。就是说，如上所述，在第1导电层和第2导电层的层间，形成以氮浓度在2原子％以上的氮氧化硅(可用组成式SiXOYNZ表示(其中，x、y、z是自然数))为主体构成的绝缘层时，发现在使之厚膜化时产生的膜应力会变得比现有技术小。
因此，倘采用本发明的电子器件的制造方法，即便是在例如为要减小各个导电层间的寄生电容而形成厚膜的绝缘层的情况下，也可以减小通常要产生的膜应力，可以防止或抑制在该绝缘层中的裂纹的发生。此外，即便是在例如第1导电层具备锐角的形状的情况下，也可以减小会与该锐角形状相对应地产生的绝缘层上的缩颈的发生，使得在要在该绝缘层上形成的第2导电层中难于产生短路等，因而可以提供可靠性高的电子器件。
此外，如果在在这样的氮浓度比较高的状态下形成了裂纹的发生等少的稳定的绝缘层后，进行退火处理，则结果就变成为除去可以减少该绝缘层的氮浓度，从结果看除可以借助于绝缘层的厚膜化而减小导电层间的寄生电容之外，还可以归因于伴随着绝缘层的氮浓度降低得到的低介电系数化而减小该寄生电容。即，倘采用本发明的电子器件的制造方法，则可以使绝缘层厚膜化而不会伴有以往一直会产生的那些缺憾，此外，在对该绝缘层进行退火处理的情况下，由于可以低介电系数化，故结果就变成为可以减小各个导电层间的寄生电容而不会使可靠性降低，因而可以进一步提高要制造的电子器件的可靠性。特别是可以完全消除厚膜化所伴随的绝缘层中的裂纹的发生或厚膜化所伴随的导电层中的短路的发生，可以没有缺憾地减小导电层间的寄生电容。因此，倘采用本制造方法，则可以提供在绝缘层间具备势垒性高、覆盖形状良好而且膜应力小的绝缘层的可靠性高的电子器件。
在本发明的制造方法中，上述退火处理，可以规定为伴随有加热的热退火处理，具体地说，可以在水蒸气气氛下，在氧气气氛下，在氢气气氛下进行退火处理。因此，结果就变成为得益于施行这样的退火处理，具体地说就可以把绝缘层的氮浓度降低到0.5原子％以下。换句话说，在本发明的制造方法中，就变成为在形成了氮浓度在2原子％以上的绝缘层后，在使该绝缘层的氮浓度变成为0.5原子％以下的条件下进行退火处理。
此外，在本发明的制造方法中，形成上述第1导电层的工序，可以规定为包括如下工序：在基材上形成熔点相对地低的低熔点导电层的工序；在该低熔点导电层上形成熔点相对地高的第1高熔点导电层的工序。在该情况下，例如在借助于刻蚀把第1导电层形成为规定图形时，由于低熔点导电层归因于侧蚀而相对地易于变细，第1高熔点导电层易于变成为帽檐形状，故在用这样的把第1导电层覆盖起来的形状形成现有的由氧化硅构成的绝缘层的情况下，就更易于产生上述那样的缩颈。但是，若采用本发明的制造方法，由于在即便是要在具备那样的帽檐形状的第1导电层上形成绝缘层的情况下，也难于产生缩颈，即，由于已经变成为要形成氮浓度在2原子％以上的绝缘层，故就难于在该绝缘层上产生缩颈等。具体地说，例如，就可以用以铝为主体的层形成上述低熔点导电层，用以金属氮化物为主体的层形成上述高熔点导电层。
再有，例如形成上述第1导电层的工序，可以规定为包括如下工序：在基材上形成熔点相对地高的第1高熔点导电层的工序；在该第1高熔点导电层上形成熔点相对地低的低熔点导电层的工序；在该低熔点导电层上形成熔点比上述低熔点导电层相对地高的第2高熔点导电层的工序。此外，还可以把低熔点导电层作成为以铝为主体的层，把上述第2高熔点导电层作成为以高纯度金属、金属氮化物、金属氧化物中的任何一者为主体的层。由于不论在哪一种情况下，都可以在第1导电层的刻蚀工序中形成帽檐形状，以氮浓度在2原子％以上的氮氧化硅为主体形成将之覆盖起来的绝缘层，故可以防止或抑制上述那样的裂纹的发生。
此外，在形成上述绝缘层的工序中，可以把上述绝缘层的厚度构成得比上述第1导电层的厚度更大。在该情况下，虽然除去得益于绝缘层的厚膜化而可以减小各个导电层间的寄生电容之外，与在绝缘层的厚度比第1导电层的厚度更小的情况下比较起来易于产生缩颈，但是，由于该绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体形成的，故可以满意地防止或抑制上述缩颈的产生。
另外，可以作为本发明的制造方法的中间生成物得到的以下的构成，也可以作为电子器件满意地使用。即，本发明的电子器件，是其构成为具备用规定的图形构成的第1导电层，以把该第1导电层覆盖起来的形状形成的绝缘层，在该绝缘层上形成的第2导电层的电子器件，其特征在于：上述绝缘层的构成为以氮浓度在2原子％以上的氮氧化硅为主体。
如上所述，在第1导电层和第2导电层的层间，含有以氮浓度在2原子％以上的氮氧化硅(可用组成式SiXOYNZ表示(其中，x、y、z是自然数))为主体构成的绝缘层的电子器件，与现有技术比，在使之厚膜化的情况下可以产生的膜应力小。因此，倘采用上述那样的电子器件，则即便是在例如为了减小各个导电层间的寄生电容而加大绝缘层的厚度的情况下，也可以减小所产生的膜应力，可以防止或抑制该绝缘层中的裂纹的发生。此外，即便是在第1导电层具备锐角的形状的情况下，也可以减少与该锐角形状相对应地产生的绝缘层上的缩颈的发生，结果变成为在该绝缘层上形成的第2导电层中，难于产生短路等。
即，倘采用上所说的电子器件，由于使绝缘层厚膜化不伴有以往产生的问题，可以减小各个导电层间的寄生电容而不会使可靠性降低，故结果变成为可以进一步提高该电子器件的可靠性。特别是可以完全消除厚膜化所伴随的绝缘层中的裂纹的发生或厚膜化所伴随的导电层中的短路的发生，可以没有缺憾地减小导电层间的寄生电容。因此，可以提供在绝缘层间具备势垒性高、覆盖形状良好而且膜应力小的绝缘层的可靠性高的电子器件。另外，在上述电子器件中，上述绝缘层可以用折射率在1.5以上(测定波长为632nm)的材料构成。
此外，在上述电子器件中，可以作成为这样的器件：上述第1导电层的构成为具备把熔点相对地低的低熔点导电层和熔点相对地高的第1高熔点导电层叠层起来的构成，而且构成为把上述第1高熔点导电层配设在上述绝缘层一侧。在该情况下，例如在借助于刻蚀把第1导电层形成为规定图形时，由于低熔点导电层归因于侧蚀而相对地易于变细，高熔点导电层易于变成为帽檐形状，故在用这样的把第1导电层覆盖起来的形状形成现有的由氧化硅构成的绝缘层的情况下，就更易于产生上述那样的缩颈。但是，在上述电子器件的构成的情况下，由于即便是在把具备那样的帽檐形状的第1导电层覆盖起来的情况下，也难于产生缩颈，即，为了减小导电层间的寄生电容，可以没有问题地使该绝缘层厚膜化。
作为上述第1导电层的具体的构成，例如可以用以铝为主体的层构成上述低熔点导电层，以高纯度金属、金属氮化物、金属氧化物中的任何一者构成上述第1高熔点导电层。此外，例如，也可以作成为其构成为具备由按照上述高熔点导电层、上述低熔点导电层、熔点比上述低熔点导电层相对地高的第2高熔点导电层的顺序从上述绝缘层一侧开始叠层起来的构成。不论在哪一种情况下，虽然在第1导电层中会形成帽檐形状，但是，由于将之覆盖起来的绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体构成的，故可以防止或抑制上述那样的裂纹的发生。
此外，在上述电子器件中，可以作成为把绝缘层的厚度构成为比第1导电层的厚度更大。在该情况下，虽然除去得益于绝缘层的厚膜化而可以减小各个导电层间的寄生电容之外，与在绝缘层的厚度比第1导电层的厚度更小的情况下比较易于产生缩颈，但是，由于该绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体形成的，故可以满意地防止或抑制上述缩颈的产生。
其次，为了解决上述课题，本发明的半导体器件的制造方法，其特征在于具备叠层体形成工序，该叠层体形成工序包括：在基材上形成半导体层的工序；在该半导体层上形成栅绝缘层的工序；在该栅绝缘层上形成规定图形的栅电极的工序；在该栅电极上形成以氮浓度在2原子％以上的氮氧化硅为主体构成的绝缘层的工序；在该绝缘层上形成导电层的工序。
如上所述，在在栅电极和导电层的层间，形成了以氮浓度在2原子％以上的氮氧化硅(可用组成式SiXOYNZ表示(其中，x、y、z是自然数))为主体构成的层间绝缘层后，就可以减小在使之厚膜化时会产生的膜应力。因此，倘采用本发明的半导体器件的制造方法，则即便是例如为了减小栅电极与导电层之间的寄生电容而形成了厚膜的层间绝缘层的情况下，也可以减小所产生的膜应力，可以防止或抑制该层间绝缘层中的裂纹的发生。此外，例如即便是在栅电极具备锐角的形状的情况下，也可以减少可与该锐角形状相对应地产生的层间绝缘层中的缩颈的发生，在该层间绝缘层上形成的导电层中，难于产生短路等，因而可以提供可靠性高的半导体器件。
此外，在在这样的氮浓度比较高的状态下形成了裂纹的发生等少的稳定的层间绝缘层后，进行退火处理的情况下，则结果就变成为除去可以减少该层间绝缘层的氮浓度，从结果上看可以得益于层间绝缘层的厚膜化而减小栅电极与导电层间的寄生电容之外，还可以归因于伴随着层间绝缘层的氮浓度降低得到的低介电系数化而减小该寄生电容。即，倘采用本发明的电子器件的制造方法，则可以使层间绝缘层厚膜化而不会伴有以往一直会产生的那些缺憾，此外，由于可以借助于退火处理使该层间绝缘层低介电系数化，故结果就变成为可以减小栅电极和导电层间的寄生电容而不会使可靠性降低，因而可以进一步提高所制造的电子器件的可靠性。特别是可以完全消除厚膜化所伴随的层间绝缘层中的裂纹的发生或厚膜化所伴随的导电层中的短路的发生，可以没有缺憾地减小栅电极和导电层间的寄生电容。因此，倘采用本制造方法，则可以提供在栅电极与导电层之间具备势垒性高、覆盖形状良好而且膜应力小的层间绝缘层的可靠性高的半导体器件。
在本发明的制造方法中，上述退火处理，可以规定为伴随有加热的热退火处理，具体地说，可以在水蒸气气氛下，在氧气气氛下，在氢气气氛下进行退火处理。因此，结果就变成为得益于施行这样的退火处理，具体地说就可以把绝缘层的氮浓度降低到0.5原子％以下。换句话说，在本发明的制造方法中，变成为在形成了氮浓度在2原子％以上的层间绝缘层后，在使该层间绝缘层的氮浓度变成为0.5原子％以下的条件下进行退火处理。
再有，在上述半导体器件的制造方法中，形成栅电极的工序，可以规定为包括如下工序：形成熔点相对地低的低熔点层的工序；在该低熔点层上形成熔点相对地高的高熔点层的工序。在该情况下，例如在借助于刻蚀把栅电极形成为规定图形时，由于低熔点层归因于侧蚀而相对地易于变细，高熔点层易于变成为帽檐形状，故在用这样的把栅电极覆盖起来的形状形成现有的由氧化硅构成的层间绝缘层的情况下，就更易于产生上述那样的缩颈。但是，若采用本发明的制造方法，由于即便是在具备那样的帽檐形状的栅电极上形成层间绝缘层的情况下，也难于产生缩颈，即，由于已经变成为形成氮浓度在2原子％以上的层间绝缘层，故就难于在该层间绝缘层上产生缩颈等。具体地说，例如可以用以铝为主体的层形成上述低熔点层，用以金属氮化物为主体的层形成上述高熔点层。
此外，在形成层间绝缘层的工序中，可以把该层间绝缘层的层厚形成得比栅电极的层厚更大。在该情况下，虽然除去得益于层间绝缘层的厚膜化而可以减小栅电极与导电层间的寄生电容之外，与在层间绝缘层的层厚比栅电极的层厚更小的情况下比较起来易于产生缩颈，但是，由于层间该绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体形成的，故可以满意地防止或抑制上述缩颈的产生。
另外，在用这样的方法制造的半导体器件中，把各层的叠层方向规定为上下方向，栅电极的左右周缘的层间绝缘层，变成为氮含有率比处于栅电极的上层上的层间绝缘层更高。具体地说，处于栅电极的上层上的层间绝缘层变成为不足0.5原子％的含氮率。而栅电极左右周缘的层间绝缘层则变成为0.5原子％的含氮率。这样的含氮率，例如可以用元素分析(ESCA(SIMS、AES、XPS等)能量分散型X射线分析)测定。
此外，作为本发明的制造方法的中间生成物得到的以下的构成，也可以作为半导体器件使用。即，本发明的半导体器件，具备在衬底上形成的半导体层，在该半导体层上形成的栅绝缘层，在该栅绝缘层上形成的规定图形的栅电极，被形成为把该栅电极上被覆起来的层间绝缘层，在该层间绝缘层上形成的导电层，其特征在于：上述绝缘层的构成为以氮浓度在2原子％以上的氮氧化硅为主体。
在该情况下，由于把层间绝缘层构成为以氮浓度在2原子％以上的氮氧化硅为主体，故即便是在例如为了减小栅电极与导电层间的寄生电容而加大层间绝缘层的厚度的情况下，也可以减小在该层间绝缘层产生的膜应力，可以防止或抑制例如在该层间绝缘层中的裂纹的发生。此外，即便是在栅电极具备锐角的形状的情况下，也可以减少与该锐角形状相对应地产生的层间绝缘层上的缩颈的发生，其结果是在该层间绝缘层上形成的导电层中，难于产生短路等，因而可以提供可靠性高的半导体器件。
即，倘采用上所说的半导体器件，由于可以使层间绝缘层厚膜化而不会伴随有以往一直会产生的那些缺憾，故结果变成为可以减小栅电极与导电层之间的寄生电容而不会降低可靠性，可以进一步提高该半导体器件的可靠性。特别是可以完全消除厚膜化所伴随的层间绝缘层中的裂纹的发生或厚膜化所伴随的导电层中的短路的发生等的问题，可以没有缺憾地减小栅电极与导电层间的寄生电容。因此，倘采用上述半导体器件，则可以提供具备势垒性高、覆盖形状良好而且膜应力小的层间绝缘层的可靠性高的半导体器件。另外，在上述半导体器件中，上述层间绝缘层可以规定为用折射率在1.5以上的材料构成。
此外，在上述半导体器件中，可以规定为栅电极的构成为具备分别把熔点相对地低的低熔点层，和熔点相对地高的高熔点层叠层起来的形状，而且其构成为把上述高熔点层配设在上述层间绝缘层一侧。在该情况下，例如在借助于刻蚀把栅电极形成为规定图形时，由于低熔点层归因于侧蚀而相对地易于变细，高熔点层易于变成为帽檐形状，故在用这样的把栅电极覆盖起来的形状形成层间绝缘层的情况下，就更易于产生上述那样的缩颈。但是，若采用上述半导体器件的构成，由于即便是在把具备那样的帽檐形状的栅电极覆盖起来的情况下，也难于产生缩颈，即，为了减小栅电极与导电层之间的寄生电容，可以没有问题地使该层间绝缘层厚膜化。
作为上述栅电极的具体的构成，例如可以用以铝为主体的层构成上述低熔点层，用以金属氮化物为主体的层构成上述高熔点层。此外，例如，也可以作成为其构成为具备由按照上述高熔点层、上述低熔点层、熔点比上述低熔点层相对地高的高熔点金属层的顺序从上述绝缘层一侧开始叠层起来的构成。不论在哪一种情况下，虽然在栅电极中会形成帽檐形状，但是，由于将之覆盖起来的层间绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体构成的，故可以防止或抑制上述那样的裂纹的发生。
此外，也可以规定为把层间绝缘层的层厚构成得比栅电极的层厚更大。在该情况下，虽然除去得益于层间绝缘层的厚膜化而可以减小栅电极与导电层间的寄生电容之外，与在层间绝缘层的层厚比栅电极的层厚更小的情况下比较起来易于产生缩颈，但是，由于该绝缘层是以氮浓度在2原子％以上的氮氧化硅为主体形成的，故可以满意地防止或抑制上述缩颈的产生。
附图说明
图1的剖面模式图示出了本发明的半导体器件的一个实施形态。
图2的剖面模式图示出了比较例的半导体器件的一个实施形态。
图3的剖面模式图示出了图1的半导体器件的一个变形例。
图4的剖面图模式性地示出了图1的半导体器件的制造工序。
图5的剖面图接在图4的后边，模式性地示出了半导体器件的制造工序。
图6的剖面图接在图5的后边，模式性地示出了半导体器件的制造工序。
图7的剖面图接在图6的后边，模式性地示出了半导体器件的制造工序。
图8的剖面图模式性地示出了退火处理后的半导体器件的构成。
具体实施方式
以下，边参看附图边对本发明的实施形态进行说明。
图1是作为用本发明的制造方法得到的电子器件的一个实施形态，示出了薄膜晶体管(半导体器件)的概略构成的剖面模式图，图2是示出了比较例的薄膜晶体管的概略构成的剖面模式图。另外，在各个图中，由于要把各层或各个构件作成为在图面上可以识别的大小，对各层或各个构件中的每一者都以不同的比例。
图1所示的薄膜晶体管(TFT)100，是n沟型的多晶硅TFT，在玻璃衬底(基材)10上中间存在着基底保护膜11地具备多晶硅膜22，该多晶硅膜22的构成为包括高浓度源区22d、低浓度源区22b、沟道区22a、低浓度漏区22c、高浓度漏区22e。
在高浓度源区22d上通过接触孔34电连有源电极36，在高浓度漏区22e上通过接触孔35电连有漏电极35。此外，在多晶硅膜22的沟道区22a的上层上，中间存在着栅绝缘膜31地形成有栅电极32。这样的TFT100，例如作为以液晶装置为代表的电光装置的像素开关元件是合适的，在该情况下，结果就变成为漏电极37可构成为像素电极。
在这里，源电极36和漏电极37的构成为具备对于栅电极32中间存在着层间绝缘膜33地对向配置的构成。因此，在这些对向配置的电极间就会产生寄生电容，归因于该寄生电容就存在着会发生晶体管特性降低等的缺憾的悬念。于是，为了减小该寄生电容，例如使配置在源电极36和栅电极32以及漏电极37与栅电极32之间的层间绝缘膜33厚膜化是有效的。
于是，例如如图2所示，当使以往一般地说一直使用的以氧化硅为主体构成的层间绝缘膜33a厚膜化时，有时候膜应力就会增大，在该层间绝缘膜33a中产生裂纹，或者在栅电极32的周围与因该栅电极32的存在而产生的台阶形状相对应地在该层间绝缘膜33a上产生缩颈36a、37a。如上所述，在在层间绝缘膜33a上形成了缩颈36a、37a的情况下，就存在着沿着该缩颈36a、37a，在在该层间绝缘膜33a上形成的源电极36和漏电极37上产生短路的危险性。
但是，在本实施形态的TFT100的情况下，尽管为了减小电极间的寄生电容而已使层间绝缘膜33厚膜化，但是由于该层间绝缘膜33是以氮浓度在2原子％以上的氮氧化硅为主体构成的，故就变成为在该层间绝缘膜33上不会产生大的膜应力。此外，如本实施形态所示，即便是要在具备锐角形状的栅电极32上形成层间绝缘膜33的情况下，也可以减小与该锐角形状相对应地产生的缩颈的发生，在在该层间绝缘膜33上形成的源电极36和漏电极37中难于产生短路，变成为具备高的可靠性的TFT100。
另外，如图3所示，在用具有构成成分不同的多个层的多层结构构成栅电极32的情况下，上所说的缩颈抑制效果将变得更加显著起来。具体地说，从层间绝缘膜31一侧开始，例如可用钛等的熔点相对地高的高熔点金属层32c、以铝为主体的低熔点金属层32b、以氮化钛等的金属氮化物为主体的高熔点导电层32a构成。在该情况下，在借助于刻蚀使栅电极32形成为规定图形时，低熔点金属层32b由于侧蚀就易于变成为相对的细宽度，其结果是可以形成由高熔点导电层32a形成的帽檐形状。
此外，作为第1高熔点导电层、第2高熔点导电层，除去钛之外也可以采用钨、钽、钼、铬。此外，既可以采用高熔点金属的氮化物或氧化物，也可以形成具有该高熔点金属的膜的叠层构造。
如上所述，在把帽檐形状赋予栅电极32的情况下，一般地说在层间绝缘层33中就易于产生上述那样的缩颈。但是得益于具备本实施形态的构成的层间绝缘膜33，即便是在把具备这样的帽檐形状的栅电极覆盖起来的情况下，也难于产生上所说的缩颈，即，变成为在源电极36和漏电极37中难于产生短路的构成。
此外，在本实施形态中，把层间绝缘膜33的膜厚(例如800nm)构成得比栅电极32的膜厚(例如400nm)更厚。就是说，对于除去为了减小电极间的寄生电容而把层间绝缘膜33的膜厚构成得大之外，还因如上所述地作成为比栅电极32更厚的厚膜而变得易于产生缩颈的缺憾，也得益于以氮浓度在2原子％以上的氮氧化硅为主体构成层间绝缘膜33而消除。
以上那样的本实施形态的TFT100，例如可以用以下所述的那样的工艺制造。以下，边参看图4到图6边对TFT100的制造方法进行说明。
首先，如图4(a)所示，在准备好已用超声波清洗等净化后的玻璃衬底10之后，在衬底温度变成为150～450℃的条件下，在玻璃衬底10的整个面上成膜由硅氧化膜等的绝缘膜构成的基底保护膜(缓冲膜)11。具体地说，用等离子体CVD法等成膜为不足10微米(例如500nm左右)的厚度。作为在该工序中使用的原料气体，单硅烷与一氧化二氮的混合气体或TEOS(四乙氧基硅烷，Si(OC2H5)4)与氧，乙硅烷与氨等是合适的。
其次，如图4(b)所示，在衬底温度变成为150～450℃的条件下，在已形成了基底保护膜11的玻璃衬底10的整个面上，用等离子体CVD法等把非晶硅膜(非晶半导体膜)成膜为例如30～100nm。作为在该工序中使用的原料气体，乙硅烷或单硅烷是合适的。
其次，对非晶硅膜21，如图4(c)所示，照射准分子激光L(在XeCl准分子激光的情况下波长为308nm，在KrF准分子激光的情况下波长为249nm)进行激光退火，生成多晶硅膜22。
其次，如图4(d)所示，用光刻法使多晶硅膜22图形化为要形成的有源层的形状。就是说，在向多晶硅膜22上涂敷上光刻胶后，采用进行光刻胶的曝光、显影、多晶硅膜22的刻蚀、光刻胶的除去的办法，进行多晶硅膜22的图形化。另外，也可以在使非晶硅膜21图形化之后，再进行激光退火以形成多晶硅膜22。
其次，如图5(a)所示，在350℃以下的温度条件下，在已形成了多晶硅膜22的玻璃衬底10的整个面上，把由硅氧化膜和/或硅氮化膜等构成的栅绝缘膜31成膜为例如50～150nm的厚度(本实施例中为50nm)。作为在该工序中使用的原料气体TEOS与氧气的混合气体是合适的。
其次，如图5(b)所示，在已形成了栅绝缘膜31的玻璃衬底10的整个面上，用溅射法等成膜了铝、钽、钼等的金属，或以这些金属中的任何一者为主成分的合金等的导电性材料后，用光刻法使之图形化，形成300～800nm的厚度的栅电极32。就是说，在向已成膜了导电性材料的玻璃衬底10上涂敷上光刻胶之后，采用进行光刻胶的曝光、显影、导电性材料的刻蚀、光刻胶的除去的办法，使导电性材料图形化，形成栅电极32。
其次，如图5(c)所示，以栅电极32为掩模，用约0.1×1013～约10×1013/cm2的剂量注入低浓度的杂质离子(磷离子)，对于栅电极32自我对准地形成低浓度源区22b、低浓度漏区22c。在这里，位于栅电极32的正下边，未注入杂质离子的部分，就变成为沟道区22a。
此外，如图5(d)所示，形成宽度比栅电极32更宽的光刻胶掩模(未画出来)用约0.1×1015～约10×1015/cm2的剂量注入高浓度的杂质离子(磷离子)，形成高浓度源区22d、高浓度漏区22e。
其次，对具备图5(d)所示的那样的多晶硅膜22的玻璃衬底10，如图6(a)所示，照射灯光SL进行退火。具体地说，采用在减压气氛下，在氮气气氛中，进行准分子激光退火的办法，进行已注入到源区22b、22d和漏区22c、22e内的杂质的激活化。
其次，如图6(b)所示，用CVD法等在栅电极32的表面一侧(与玻璃衬底10不同的一侧)，把由氮氧化硅膜构成的层间绝缘膜33成膜为例如400～900nm的厚度。具体地说，变成为这样的方法：采用作为原料气体，使用单硅烷与一氧化二氮的混合气体，并适宜设定各个气体的流量比的办法，来得到规定的氮浓度(在本实施形态中为2原子％以上)的氮氧化硅膜。在成膜后，形成规定的图形的光刻胶掩模(未画出来)，中间存在着该光刻胶掩模地进行层间绝缘膜33的干法刻蚀，在层间绝缘膜33中，在与高浓度源区22d和高浓度漏区22e对应的部分上分别形成接触孔34、35。
其次，如图6(c)所示，在用溅射法等在层间绝缘膜33的整个面上使铝、钛、氮化钛、钽、钼或以这些金属中的任何一者为主成分的合金等的导电性材料成膜后，用光刻法使之图形化，形成例如400～800nm的厚度的源电极36和漏电极37。就是说，在向已使导电性材料成膜后的玻璃衬底10上涂敷上光刻胶后，采用进行光刻胶的曝光、显影、导电性材料的刻蚀、光刻胶的除去的办法，使导电性材料图形化，形成源电极36和漏电极37。经由以上那样地处理，就可以制造n沟型的多晶硅TFT(半导体器件)100。
另外，也可以变成为这样的作法：对所得到的TFT(半导体器件)100，如图7所示，进行退火处理(例如激光退火处理)AN。借助于该退火处理AN，就可以减小层间绝缘膜33的氮浓度，具体地说，可以如图8所示地制造具备氮浓度在0.5原子％以下的层间绝缘膜33c的n沟型的多晶硅TFT(半导体器件)400。该情况下的退火处理AN，可以在水蒸气中、氧气中、氢气中等气氛中进行。另外，例如以约300℃的条件的CVD法形成层间绝缘膜(氮氧化硅膜)33，只要在例如同样300℃左右的条件下进行退火处理，就可以在同一处理室内施行该绝缘膜33的成膜工序和退火工序，例如采用切换流入气体的办法就可以实施简便的连续工艺。
倘采用包括这样的退火处理的制造方法，就可以实现以下那样的效果。
即，若用本实施形态的制造方法，则在形成该层间绝缘膜33时，由于在形成了氮浓度在2原子％以上的氮氧化硅膜后，要经过对之进行退火处理以减小氮浓度的工序，故在消除了使厚膜的绝缘膜成膜时的那些缺憾(裂纹或缩颈等的发生)的同时，还实现了层间绝缘膜33自身的低介电系数化。就是说，结果变成为在成膜时，由于如图6(b)所示已形成了氮浓度高的层间绝缘膜33，故不会产生大的膜应力，此外，结果变成为还可以减小会沿着栅电极32产生的缩颈，在在该绝缘膜33上形成的源电极36和漏电极37上难于产生短路等。
再有，采用对使这样的厚膜化成为可能的构成的中间体进行退火处理的办法可以减小氮浓度，实现进一步的低介电系数化。具体地说，借助于退火处理可以使氮浓度变成为0.5原子％以下，实现了得益于低介电系数化的寄生电容的减小。即，图8所示的TFT(半导体器件)400，与作为中间体的TFT(半导体器件)100(参看图6(c))比，栅电极32与源电极36(或漏电极37)之间的寄生电容减小，可靠性更高。另外，具体地说，相对于绝缘膜33的介电系数为4.6～4.9左右，退火后的层间绝缘膜33c的介电系数变成为3.9～4.2左右。另一方面，倘采用本实施形态的制造方法，由于已提高了绝缘膜33的氮浓度，故在退火处理时，多晶硅膜22的氢就难于逃脱，使效率良好地实施退火成为可能。
(实施例)
其次，为了确认本发明的效果，进行了以下的评价。
就是说，在具备图1所示的构成，上所说的制造方法中，采用适宜设定使层间绝缘膜33成膜时的单硅烷和一氧化二氮的流量比的办法，分别准备具备表1所示的那样的各个氮浓度(N浓度：单位原子％)的层间绝缘膜33的比较例1～3和实施例1、2的TFT。
对比较例1～3和实施例1、2的TFT，分别评价层间绝缘膜33的折射率，同时，对源电极36和漏电极37中的短路发生率(用把比较例1的发生率定为1的相对值表示)和膜应力(用把比较例1的膜应力定为1的相对值表示)也进行了评价。表1示出了评价结果。
表1
| N浓度 | 折射率 | 短路发生率 | 膜应力 | |
| 比较例1 | 0.5 | 1.47 | 1.0 | 1.0 |
| 比较例2 | 1.0 | 1.48 | 0.7 | 0.5 |
| 比较例3 | 1.5 | 1.49 | 0.3 | 0.4 |
| 实施例1 | 2.0 | 1.52 | 0.0 | 0.4 |
| 实施例2 | 5.0 | 1.55 | 0.0 | 0.3 |
在像这样地示出了短路发生率和膜应力归因于层间绝缘膜33的氮浓度(N浓度)而不同的值，具体地说，在层间绝缘膜33的氮浓度(N浓度)为0.5原子％～1.5原子％的比较例1到3中，存在着有时候会发生短路，同时膜应力大，层间绝缘膜33上的裂纹的发生等的可能。另一方面，在层间绝缘膜33的氮浓度(N浓度)为2原子％以上的实施例1到2中，则可以避免短路的发生，膜应力也小。
由以上的结果可知，采用用氮浓度在2原子％以上的氮氧化硅构成层间绝缘膜33的办法，就可以避免在使该层间绝缘膜33厚膜化时会产生的短路的问题或裂纹发生等的问题，因此，可以没有缺憾地减小在栅电极32与源电极36以及栅电极32与漏电极37之间产生的寄生电容。
以上，虽然示出的是本发明的一个实施形态，但是本发明并不受限于此，只要不脱离在各个技术方案中所述的范围，不限定于各个技术方案的叙述，基于本专业人员可以根据这些容易地进行置换的范围，而且，本专业人员通常所具有的知识可加以改良。例如，本实施形态虽以制造n沟型TFT情况为例进行了说明，在要制造p沟型的TFT的情况下，也同样可以应用本发明的制造方法。此外，本发明的对象并不限定于TFT，对中间存在着绝缘层配置一对电极的一般的电子器件，也可以采用本发明的构成。
Claims (11)
1.一种电子器件的制造方法，其特征在于具备叠层体形成工序，该叠层体形成工序包括如下的工序：在基材上形成预定图形的第1导电层的工序；在该第1导电层之上形成以氮浓度在2原子％或2原子％以上的氮氧化硅为主体构成的绝缘层的工序；在该绝缘层上形成第2导电层的工序。
2.根据权利要求1所述的电子器件的制造方法，其特征在于：在上述叠层体形成工序基础上，还包括对该所形成的叠层体进行退火处理的工序。
3.根据权利要求2所述的电子器件的制造方法，其特征在于：上述退火处理，是伴随有加热的热退火处理。
4.根据权利要求2或3所述的电子器件的制造方法，其特征在于：在水蒸气气氛下进行上述退火处理。
5.根据权利要求2或3所述的电子器件的制造方法，其特征在于：归因于上述退火处理，上述绝缘层的氮浓度降到0.5原子％或0.5原子％以下。
6.根据权利要求1到3中的任何一项所述的电子器件的制造方法，其特征在于：上述形成第1导电层的工序，包括在基材上形成熔点相对低的低熔点导电层的工序，和在该低熔点导电层上形成熔点相对高的第1高熔点导电层的工序。
7.根据权利要求1到3中的任何一项所述的电子器件的制造方法，其特征在于：上述形成第1导电层的工序，包括在基材上形成熔点相对高的第1高熔点导电层的工序，在该第1高熔点导电层上形成熔点相对低的低熔点导电层的工序，和在该低熔点导电层上形成熔点比上述低熔点导电层相对高的第2高熔点导电层的工序。
8.根据权利要求6所述的电子器件的制造方法，其特征在于：上述低熔点导电层是以铝为主体的层，上述第2高熔点导电层是高纯度金属、金属氮化物、金属氧化物中的任何一者。
9.根据权利要求1到3中的任何一项所述的电子器件的制造方法，其特征在于：在形成上述绝缘层的工序中，把上述绝缘层的厚度形成得比上述第1导电层的厚度大。
10.一种半导体器件的制造方法，其特征在于具备叠层体形成工序，该叠层体形成工序包括：
在基材上形成半导体层的工序；
在该半导体层上形成栅绝缘层的工序；
在该栅绝缘层上形成预定图形的栅电极的工序；
在该栅电极上形成以氮浓度在2原子％或2原子％以上的氮氧化硅为主体构成的绝缘层的工序；
在该绝缘层上形成导电层的工序。
11.根据权利要求10所述的半导体器件的制造方法，其特征在于：在上述叠层体形成工序基础上，还包括对该形成的叠层体进行退火处理的工序。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003195078A JP2005032921A (ja) | 2003-07-10 | 2003-07-10 | 電子デバイス、半導体装置 |
| JP195078/2003 | 2003-07-10 | ||
| JP199925/2003 | 2003-07-22 | ||
| JP2003199925 | 2003-07-22 | ||
| JP048021/2004 | 2004-02-24 | ||
| JP2004048021A JP2005057238A (ja) | 2003-07-22 | 2004-02-24 | 電子デバイスの製造方法、半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1577796A true CN1577796A (zh) | 2005-02-09 |
Family
ID=34119559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200410042921.0A Pending CN1577796A (zh) | 2003-07-10 | 2004-05-27 | 电子器件的制造方法和半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7160768B2 (zh) |
| KR (1) | KR100635900B1 (zh) |
| CN (1) | CN1577796A (zh) |
| TW (1) | TWI244212B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456440C (zh) * | 2005-08-08 | 2009-01-28 | 统宝光电股份有限公司 | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685396B1 (ko) * | 2004-07-22 | 2007-02-22 | 삼성에스디아이 주식회사 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
| US7903219B2 (en) * | 2007-08-16 | 2011-03-08 | Sony Corporation | Liquid crystal display device |
| EP2256814B1 (en) | 2009-05-29 | 2019-01-16 | Semiconductor Energy Laboratory Co, Ltd. | Oxide semiconductor device and method for manufacturing the same |
| KR102236381B1 (ko) * | 2014-07-18 | 2021-04-06 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법 |
| JP6729999B2 (ja) | 2015-02-16 | 2020-07-29 | 富士電機株式会社 | 半導体装置 |
| KR102652370B1 (ko) * | 2017-02-15 | 2024-03-27 | 삼성전자주식회사 | 박막 트랜지스터, 그 제조 방법, 및 박막 트랜지스터를 포함하는 전자 기기 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55145356A (en) | 1979-05-01 | 1980-11-12 | Seiko Epson Corp | Fabricating method of semiconductor device |
| JPS63184340A (ja) * | 1986-09-08 | 1988-07-29 | Nec Corp | 半導体装置 |
| JP3072000B2 (ja) | 1994-06-23 | 2000-07-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3417072B2 (ja) * | 1994-08-15 | 2003-06-16 | ソニー株式会社 | 半導体装置の製法 |
| JP3420653B2 (ja) | 1995-03-16 | 2003-06-30 | 株式会社東芝 | 薄膜トランジスタおよび液晶表示素子 |
| US6096656A (en) * | 1999-06-24 | 2000-08-01 | Sandia Corporation | Formation of microchannels from low-temperature plasma-deposited silicon oxynitride |
| JP2001284342A (ja) | 2000-01-25 | 2001-10-12 | Semiconductor Energy Lab Co Ltd | 電気光学装置の作製方法 |
| US6342133B2 (en) * | 2000-03-14 | 2002-01-29 | Novellus Systems, Inc. | PVD deposition of titanium and titanium nitride layers in the same chamber without use of a collimator or a shutter |
| TW578214B (en) * | 2000-05-29 | 2004-03-01 | Tokyo Electron Ltd | Method of forming oxynitride film or the like and system for carrying out the same |
| JP4104834B2 (ja) * | 2001-04-13 | 2008-06-18 | 株式会社東芝 | Ｍｉｓ型電界効果トランジスタの製造方法 |
| JP2002313806A (ja) | 2001-04-17 | 2002-10-25 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
| JP2003008027A (ja) | 2001-06-27 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタアレイおよびそれを用いた液晶表示装置 |
| JP2003197632A (ja) | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
| JP4095326B2 (ja) * | 2002-03-29 | 2008-06-04 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
-
2004
- 2004-05-27 CN CN200410042921.0A patent/CN1577796A/zh active Pending
- 2004-06-03 TW TW093116031A patent/TWI244212B/zh not_active IP Right Cessation
- 2004-06-11 KR KR1020040042893A patent/KR100635900B1/ko active IP Right Grant
- 2004-07-08 US US10/885,713 patent/US7160768B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456440C (zh) * | 2005-08-08 | 2009-01-28 | 统宝光电股份有限公司 | 高压水气退火的多晶硅薄膜晶体管组件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI244212B (en) | 2005-11-21 |
| US20050029593A1 (en) | 2005-02-10 |
| KR100635900B1 (ko) | 2006-10-18 |
| KR20050007121A (ko) | 2005-01-17 |
| US7160768B2 (en) | 2007-01-09 |
| TW200511588A (en) | 2005-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1156015C (zh) | Mis半导体器件及其制造方法 | |
| CN1568535A (zh) | 金属－绝缘体－金属(mim)电容器结构及其制作方法 | |
| CN1198596A (zh) | 薄膜晶体管及其制造方法和使用它的液晶显示装置 | |
| CN101034685A (zh) | 制造双层导线结构的薄膜晶体管显示器阵列的方法 | |
| CN1172370C (zh) | 半导体装置和半导体装置的制造方法 | |
| CN1613151A (zh) | 半导体器件及其制造方法 | |
| CN1287468C (zh) | 薄膜晶体管及薄膜晶体管的制造方法 | |
| CN102479694B (zh) | 一种金属栅极及mos晶体管的形成方法 | |
| CN1728375A (zh) | 半导体装置及其制造方法 | |
| CN1577796A (zh) | 电子器件的制造方法和半导体器件的制造方法 | |
| US7781775B2 (en) | Production method of semiconductor device and semiconductor device | |
| CN1135425C (zh) | 显示装置的制造方法 | |
| CN100352036C (zh) | 半导体器件及其制造方法 | |
| CN1835194A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN1310304C (zh) | 半导体器件及其制造方法 | |
| CN1901169A (zh) | 制造薄膜晶体管基板的方法 | |
| CN1487569A (zh) | 薄膜晶体管的制造方法 | |
| CN101047184A (zh) | 电容结构及其制作方法 | |
| JP2004063845A (ja) | 薄膜トランジスタの製造方法、平面表示装置の製造方法、薄膜トランジスタ及び平面表示装置 | |
| CN1630099A (zh) | 薄膜晶体管及其制造方法 | |
| CN1411051A (zh) | 半导体装置的制造方法及其结构 | |
| CN100337321C (zh) | 在半导体装置中形成金属接点的方法 | |
| CN100565845C (zh) | 像素结构的制作方法 | |
| CN1351319A (zh) | 薄膜晶体管平面显示器及其制作方法 | |
| CN1220248C (zh) | 微型显示器像素单元及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |