JP2001284342A - 電気光学装置の作製方法 - Google Patents
電気光学装置の作製方法Info
- Publication number
- JP2001284342A JP2001284342A JP2001013099A JP2001013099A JP2001284342A JP 2001284342 A JP2001284342 A JP 2001284342A JP 2001013099 A JP2001013099 A JP 2001013099A JP 2001013099 A JP2001013099 A JP 2001013099A JP 2001284342 A JP2001284342 A JP 2001284342A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thickness
- flattening
- wiring
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 配線の信頼性を向上させ、液晶の配向制御を
容易にしあるいは反射型液晶表示装置の反射率を向上さ
せる。 【解決手段】 平坦化膜を積層させる場合、第一平坦化
膜の膜厚を第二平坦化膜の膜厚よりも薄く形成すること
によってより高い平坦化率が実現できる。このため段差
による表面の凹凸が低減され、上記課題を解決できる。
容易にしあるいは反射型液晶表示装置の反射率を向上さ
せる。 【解決手段】 平坦化膜を積層させる場合、第一平坦化
膜の膜厚を第二平坦化膜の膜厚よりも薄く形成すること
によってより高い平坦化率が実現できる。このため段差
による表面の凹凸が低減され、上記課題を解決できる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（以下、ＴＦＴという）をスイッチング素子として用い
た電気光学装置の作製方法に関する。尚、電気光学装置
は電気的な信号と光学的な情報との変換を行う装置であ
る。電気光学装置として、液晶表示装置、ＥＬ表示装
置、ＦＥＤ（フィールドエミッションディスプレイ）、
イメージセンサおよびＩＣ（集積回路）が含まれる。
（以下、ＴＦＴという）をスイッチング素子として用い
た電気光学装置の作製方法に関する。尚、電気光学装置
は電気的な信号と光学的な情報との変換を行う装置であ
る。電気光学装置として、液晶表示装置、ＥＬ表示装
置、ＦＥＤ（フィールドエミッションディスプレイ）、
イメージセンサおよびＩＣ（集積回路）が含まれる。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置
は、ガラス等の透明基板上に形成されたＴＦＴにより１
画素ごとに液晶への電圧印加を制御するため、画像が鮮
明であり、ＯＡ機器やＴＶ等に広く用いられている。ま
た、文字や図形をより鮮明に表示するため、１画素のサ
イズを小さくして、いわゆる精細度を高くすることが要
求されている。
は、ガラス等の透明基板上に形成されたＴＦＴにより１
画素ごとに液晶への電圧印加を制御するため、画像が鮮
明であり、ＯＡ機器やＴＶ等に広く用いられている。ま
た、文字や図形をより鮮明に表示するため、１画素のサ
イズを小さくして、いわゆる精細度を高くすることが要
求されている。
【０００３】この近年の微細化に伴い、配線間の絶縁層
としての層間絶縁膜は、高い絶縁性を有し、かつ製造プ
ロセスにおいて配線の形成時に段差や断線等の発生が少
なく生産性の優れた材料であることが要求されている。
としての層間絶縁膜は、高い絶縁性を有し、かつ製造プ
ロセスにおいて配線の形成時に段差や断線等の発生が少
なく生産性の優れた材料であることが要求されている。
【０００４】こうした層間絶縁膜材料の形成方法として
は、ＣＶＤや蒸着といった真空系を必要とする成膜方法
とスピンコート法との両方が検討されているが、生産性
の面や段差被覆性（平坦性）の面からはスピンコート法
が有利である。スピンコート法では、各絶縁材料もしく
は前記絶縁材料の前駆体を溶媒に溶解させたワニスを基
板上に吐出しスピン回転させることによって均一に基板
上に塗布する。さらに塗布された基板をオーブンやホッ
トプレート等で焼成することによって絶縁膜を得てい
る。
は、ＣＶＤや蒸着といった真空系を必要とする成膜方法
とスピンコート法との両方が検討されているが、生産性
の面や段差被覆性（平坦性）の面からはスピンコート法
が有利である。スピンコート法では、各絶縁材料もしく
は前記絶縁材料の前駆体を溶媒に溶解させたワニスを基
板上に吐出しスピン回転させることによって均一に基板
上に塗布する。さらに塗布された基板をオーブンやホッ
トプレート等で焼成することによって絶縁膜を得てい
る。
【０００５】このとき膜厚は、スピン回転数、回転時
間、ワニスの濃度および粘度によって制御される。また
このとき用いられる材料は、透明性、耐熱性、耐薬品性
および熱膨張係数等の物性を考慮した上で、ポリイミド
樹脂、アクリル樹脂、シロキサン構造を含む樹脂もしく
は無機ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）材料等を
選択し用いることができる。低誘電性を重視すると有機
材料を用いることが多い。
間、ワニスの濃度および粘度によって制御される。また
このとき用いられる材料は、透明性、耐熱性、耐薬品性
および熱膨張係数等の物性を考慮した上で、ポリイミド
樹脂、アクリル樹脂、シロキサン構造を含む樹脂もしく
は無機ＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）材料等を
選択し用いることができる。低誘電性を重視すると有機
材料を用いることが多い。
【０００６】また、平坦性を追求する場合、形成した絶
縁膜に対しＣＭＰ（化学的機械研磨）を用いて完全平坦
面を作ることも考えられるが、装置コストをはじめと
し、実際には均一性や選択性の問題等、ガラス基板上の
ＴＦＴには課題が多い。
縁膜に対しＣＭＰ（化学的機械研磨）を用いて完全平坦
面を作ることも考えられるが、装置コストをはじめと
し、実際には均一性や選択性の問題等、ガラス基板上の
ＴＦＴには課題が多い。
【０００７】図２に、従来のアクティブマトリクス基板
の断面を示す。ガラス基板１００上に活性層（チャネル
領域１０１、ソース領域１０２およびドレイン領域１０
３を含む）、ゲート配線１０５、ソース配線１０７、お
よびドレイン配線１０８等の段差が存在している。前記
段差を、第一平坦化膜１０９としてアクリル樹脂を代表
とする平坦化樹脂を用いることにより、平坦化する。最
後に、第一平坦化膜１０９上に画素電極１１１を形成
し、アクティブマトリクス基板が作製される。
の断面を示す。ガラス基板１００上に活性層（チャネル
領域１０１、ソース領域１０２およびドレイン領域１０
３を含む）、ゲート配線１０５、ソース配線１０７、お
よびドレイン配線１０８等の段差が存在している。前記
段差を、第一平坦化膜１０９としてアクリル樹脂を代表
とする平坦化樹脂を用いることにより、平坦化する。最
後に、第一平坦化膜１０９上に画素電極１１１を形成
し、アクティブマトリクス基板が作製される。
【０００８】次に、図３に示すように前記アクティブマ
トリクス基板を、液晶１２３を挟んで対向基板１２０を
貼り合わせ、液晶表示装置を作製する。しかしながら、
従来の平坦化膜の形成法では、平坦性は十分とは言えな
いため画素電極１１１の断線が危惧される。また画素電
極１１１表面には前記段差による凹凸が残っており、前
記凹凸部での液晶１２３の配向不良を引き起こしてい
た。
トリクス基板を、液晶１２３を挟んで対向基板１２０を
貼り合わせ、液晶表示装置を作製する。しかしながら、
従来の平坦化膜の形成法では、平坦性は十分とは言えな
いため画素電極１１１の断線が危惧される。また画素電
極１１１表面には前記段差による凹凸が残っており、前
記凹凸部での液晶１２３の配向不良を引き起こしてい
た。
【０００９】
【発明が解決しようとする課題】配線の多層化に伴い、
配線の形成時に段差や断線等の発生が予想される。本発
明の第１の課題は、アクティブマトリクス型表示装置に
おいて、段差による配線の断線を防止することにある。
配線の形成時に段差や断線等の発生が予想される。本発
明の第１の課題は、アクティブマトリクス型表示装置に
おいて、段差による配線の断線を防止することにある。
【００１０】また図２に示した従来構造では、基板１０
０上に金属配線１０５、１０７が集積形成されており、
平坦化膜１０９の平坦性が十分でない。このため図３の
ように画素電極１１１の表面凹凸によって液晶１２３に
配向不良が生じ、均一な画像を得ることができなかっ
た。あるいは、前記表面凹凸によって生じる配向不良
は、遮光パターンを設けることによって隠すことが可能
であるが、遮光パターンを設けることで開口率が犠牲に
なっていた。本発明の第２の課題は、アクティブマトリ
クス型表示装置において、開口率を低下させずに液晶の
配向制御を容易にし均一な画像表示を得ることにある。
０上に金属配線１０５、１０７が集積形成されており、
平坦化膜１０９の平坦性が十分でない。このため図３の
ように画素電極１１１の表面凹凸によって液晶１２３に
配向不良が生じ、均一な画像を得ることができなかっ
た。あるいは、前記表面凹凸によって生じる配向不良
は、遮光パターンを設けることによって隠すことが可能
であるが、遮光パターンを設けることで開口率が犠牲に
なっていた。本発明の第２の課題は、アクティブマトリ
クス型表示装置において、開口率を低下させずに液晶の
配向制御を容易にし均一な画像表示を得ることにある。
【００１１】アクティブマトリクス型液晶表示装置の中
でも特に反射型液晶表示装置においては、画素電極１１
１の表面の反射率が入射光の利用効率に大きく影響する
ため、反射率が高いほど輝度の高い画像表示が可能にな
る。即ち、図２、３のように表面の凹凸が大きい場合、
入射光を散乱させてしまうため反射率を低下させてしま
っていた。本発明の第３の課題は、反射型液晶表示装置
において反射率を向上させることにある。
でも特に反射型液晶表示装置においては、画素電極１１
１の表面の反射率が入射光の利用効率に大きく影響する
ため、反射率が高いほど輝度の高い画像表示が可能にな
る。即ち、図２、３のように表面の凹凸が大きい場合、
入射光を散乱させてしまうため反射率を低下させてしま
っていた。本発明の第３の課題は、反射型液晶表示装置
において反射率を向上させることにある。
【００１２】そして、上記第１の課題、第２の課題及び
第３の課題を全て解決することにより、配線の信頼性が
高く、高開口率でなおかつ均一な画像の表示装置を作製
することを課題とする。また、同時に、本発明を用いて
表示装置を作製することによって、その表示装置を用い
た電気器具の品質および信頼性をも向上することを課題
とする。
第３の課題を全て解決することにより、配線の信頼性が
高く、高開口率でなおかつ均一な画像の表示装置を作製
することを課題とする。また、同時に、本発明を用いて
表示装置を作製することによって、その表示装置を用い
た電気器具の品質および信頼性をも向上することを課題
とする。
【００１３】
【課題を解決するための手段】上記第１の課題を解決す
るためには、平坦性の優れた絶縁膜を用いることが必要
である。特開平５−７８４５３号公報及び特開平５−２
２２１９５号公報等ではスピンコート法で形成される平
坦性の優れた材料が開示されている。確かに、平坦性を
向上させるために、スピンコートに用いる溶液を高濃度
化することは効果的であるが、材料自体の溶媒に対する
高溶解性および容易に均一な塗布ができる粘度が要求さ
れるため、高濃度化には限界がある。
るためには、平坦性の優れた絶縁膜を用いることが必要
である。特開平５−７８４５３号公報及び特開平５−２
２２１９５号公報等ではスピンコート法で形成される平
坦性の優れた材料が開示されている。確かに、平坦性を
向上させるために、スピンコートに用いる溶液を高濃度
化することは効果的であるが、材料自体の溶媒に対する
高溶解性および容易に均一な塗布ができる粘度が要求さ
れるため、高濃度化には限界がある。
【００１４】また前記平坦化率の高い材料を２層以上積
層させることでより高い平坦化率を実現ができることは
明白である。即ち、平坦化膜を厚く形成すればするほど
平坦化率は高くなる。しかしながら、スルーホール形成
時における平坦化膜のエッチングプロセスは容易で生産
性が高くなければならないため、平坦化膜の膜厚を厚く
形成することにも限界がある。
層させることでより高い平坦化率を実現ができることは
明白である。即ち、平坦化膜を厚く形成すればするほど
平坦化率は高くなる。しかしながら、スルーホール形成
時における平坦化膜のエッチングプロセスは容易で生産
性が高くなければならないため、平坦化膜の膜厚を厚く
形成することにも限界がある。
【００１５】そこで本発明者らは、平坦化膜の膜厚を厚
くすることなく平坦化率の高い平坦化膜を積層する方法
について研究を進めた結果、平坦化率の向上について有
効な結果が得られた。その根拠となる実験結果を図５、
６に示す。
くすることなく平坦化率の高い平坦化膜を積層する方法
について研究を進めた結果、平坦化率の向上について有
効な結果が得られた。その根拠となる実験結果を図５、
６に示す。
【００１６】まず実験サンプルは図４のように、ガラス
基板４００上に厚さ（初期段差Ｈ0）０．１６〜０．７
５μｍで幅（Ｌと表記）５〜１００μｍの線状突起パタ
ーンの配線４０１を一定間隔（Ｐと表記）１０〜４００
μｍで形成した。線状突起パターンは評価しやすいよう
に５本ずつの組でＰとＬの多数の組み合わせを同一基板
内に配置した。
基板４００上に厚さ（初期段差Ｈ0）０．１６〜０．７
５μｍで幅（Ｌと表記）５〜１００μｍの線状突起パタ
ーンの配線４０１を一定間隔（Ｐと表記）１０〜４００
μｍで形成した。線状突起パターンは評価しやすいよう
に５本ずつの組でＰとＬの多数の組み合わせを同一基板
内に配置した。
【００１７】次に前記配線４０１上に第一平坦化膜４０
２をスピンコート法により形成した。続いて同様に、前
記第一平坦化膜４０２上に第二平坦化膜４０３を形成し
た。平坦性の評価手段として、平坦化率を用いた。この
平坦化率は、平坦化膜形成前の初期段差Ｈ0と前記平坦
化膜形成後の段差ｈを次の式（１）にあてはめることに
より求めた。平坦化率は、１に近づくほどより平坦性が
高い。
２をスピンコート法により形成した。続いて同様に、前
記第一平坦化膜４０２上に第二平坦化膜４０３を形成し
た。平坦性の評価手段として、平坦化率を用いた。この
平坦化率は、平坦化膜形成前の初期段差Ｈ0と前記平坦
化膜形成後の段差ｈを次の式（１）にあてはめることに
より求めた。平坦化率は、１に近づくほどより平坦性が
高い。
【００１８】
【数１】
【００１９】また段差の計測には、触針式表面形状検査
装置ＤＥＫＴＡＫ3ＳＴ（日本真空技術株式会社製）を
使用し、スキャン速度は１０μｍ／ｓｅｃとした。な
お、本実験で用いられた平坦化膜はアクリル樹脂（ＳＳ
６６９９／０６９９、ＪＳＲ製）である。前記平坦化膜
の膜厚は、初期段差Ｈ0＝０のときの基板上に形成され
る平坦化膜の膜厚とする。
装置ＤＥＫＴＡＫ3ＳＴ（日本真空技術株式会社製）を
使用し、スキャン速度は１０μｍ／ｓｅｃとした。な
お、本実験で用いられた平坦化膜はアクリル樹脂（ＳＳ
６６９９／０６９９、ＪＳＲ製）である。前記平坦化膜
の膜厚は、初期段差Ｈ0＝０のときの基板上に形成され
る平坦化膜の膜厚とする。
【００２０】まず、前記膜厚Ｔ1と平坦化率との関係を
図５に示す。平坦化膜の膜厚Ｔ1が増加するとともに平
坦化率も増加している。前記膜厚Ｔ1の増加に伴う前記
平坦化率の増加傾向は、ＰもしくはＬ（図示しない）の
値にはよらない。ここで膜厚Ｔ 1を積層する場合を考え
る。平坦化率（Ｒ）は段差によらず一定であるので、膜
厚Ｔ1を積層した後の平坦化率について次式（２）が成
り立つ。
図５に示す。平坦化膜の膜厚Ｔ1が増加するとともに平
坦化率も増加している。前記膜厚Ｔ1の増加に伴う前記
平坦化率の増加傾向は、ＰもしくはＬ（図示しない）の
値にはよらない。ここで膜厚Ｔ 1を積層する場合を考え
る。平坦化率（Ｒ）は段差によらず一定であるので、膜
厚Ｔ1を積層した後の平坦化率について次式（２）が成
り立つ。
【００２１】
【数２】
【００２２】ｎは、積層回数とする。例えばＴ1＝０．
５μｍでの平坦化率（Ｌ／Ｐ＝２５／４５μｍ）は０．
５であり、式（２）によると、２層での平坦化率は０．
７５、３層での平坦化率は０．８７５となることが予想
される。しかしながら、Ｔ1＝１．０μｍ、Ｔ1＝１．５
μｍでの平坦化率はそれぞれ０．６７、０．７６であ
り、同じ膜厚を形成する場合、単層で形成するより積層
した方が明らかに平坦化率が高いことがわかる。即ち、
平坦化膜を１度で形成するよりも、複数回に分けて形成
する方が平坦化率は向上する。
５μｍでの平坦化率（Ｌ／Ｐ＝２５／４５μｍ）は０．
５であり、式（２）によると、２層での平坦化率は０．
７５、３層での平坦化率は０．８７５となることが予想
される。しかしながら、Ｔ1＝１．０μｍ、Ｔ1＝１．５
μｍでの平坦化率はそれぞれ０．６７、０．７６であ
り、同じ膜厚を形成する場合、単層で形成するより積層
した方が明らかに平坦化率が高いことがわかる。即ち、
平坦化膜を１度で形成するよりも、複数回に分けて形成
する方が平坦化率は向上する。
【００２３】次に、平坦化率の向上および生産性を考慮
し現実的に２回の平坦化膜形成を行う場合を考える。２
回の平坦化膜形成について、図４に示す第一平坦化膜４
０２の膜厚および第二平坦化膜４０３の膜厚をそれぞれ
Ｔ1、Ｔ2とする。ここでＴ1＋Ｔ2＝１．５μｍとしたと
きのＴ2／Ｔ1と平坦化率との関係を図６に示す。この結
果から、Ｔ2／Ｔ1が大きい方が、平坦化率が向上する傾
向があることがわかった。即ちＴ1＋Ｔ2が一定である場
合、第一平坦化膜４０２の膜厚Ｔ1を第二平坦化膜４０
３の膜厚Ｔ2よりも薄く形成することにより、より高い
平坦化率を実現できる。
し現実的に２回の平坦化膜形成を行う場合を考える。２
回の平坦化膜形成について、図４に示す第一平坦化膜４
０２の膜厚および第二平坦化膜４０３の膜厚をそれぞれ
Ｔ1、Ｔ2とする。ここでＴ1＋Ｔ2＝１．５μｍとしたと
きのＴ2／Ｔ1と平坦化率との関係を図６に示す。この結
果から、Ｔ2／Ｔ1が大きい方が、平坦化率が向上する傾
向があることがわかった。即ちＴ1＋Ｔ2が一定である場
合、第一平坦化膜４０２の膜厚Ｔ1を第二平坦化膜４０
３の膜厚Ｔ2よりも薄く形成することにより、より高い
平坦化率を実現できる。
【００２４】これは、ある範囲のＴ1では、第一平坦化
膜４０２によって段差はなだらかな形状とり、通常矩形
の段差形状の場合よりも第二平坦化膜４０３の平坦化率
が向上するため、平坦化率に差が生じると考えられる。
膜４０２によって段差はなだらかな形状とり、通常矩形
の段差形状の場合よりも第二平坦化膜４０３の平坦化率
が向上するため、平坦化率に差が生じると考えられる。
【００２５】ただし、１層のみでは平坦化率は低いこと
からもわかるように、限りなくＴ1を薄くＴ2を厚くす
る、即ちＴ2／Ｔ1を限りなく大きくしていくと再び平坦
化率は低下することが予想される。
からもわかるように、限りなくＴ1を薄くＴ2を厚くす
る、即ちＴ2／Ｔ1を限りなく大きくしていくと再び平坦
化率は低下することが予想される。
【００２６】しかしながら、膜厚については限りなく薄
くしたり厚くしたりすることは容易ではない。現実的に
は、平坦化膜は塗布むらの発生しない均一性のよい膜厚
でなければならないことを考慮すると、スピン塗布によ
って得られる膜厚には下限があり、０．１μｍ程度であ
る。さらに、形成後にウェットまたはドライエッチング
によりスルーホールを無理なく形成できる膜厚の上限と
しても３．０μｍ程度である。
くしたり厚くしたりすることは容易ではない。現実的に
は、平坦化膜は塗布むらの発生しない均一性のよい膜厚
でなければならないことを考慮すると、スピン塗布によ
って得られる膜厚には下限があり、０．１μｍ程度であ
る。さらに、形成後にウェットまたはドライエッチング
によりスルーホールを無理なく形成できる膜厚の上限と
しても３．０μｍ程度である。
【００２７】図６における前記傾向は、Ｔ1が塗布むら
の発生しない均一性のよい膜厚である範囲内では成り立
つものである。即ち、Ｔ1＋Ｔ2が一定である場合、Ｔ1
＋Ｔ2は０．２μｍ以上３．０μｍ以下であり、Ｔ1は
０．１μｍ以上１．５μｍ未満、Ｔ2は０．１μｍ以上
２．９μｍ以下の範囲で形成される。
の発生しない均一性のよい膜厚である範囲内では成り立
つものである。即ち、Ｔ1＋Ｔ2が一定である場合、Ｔ1
＋Ｔ2は０．２μｍ以上３．０μｍ以下であり、Ｔ1は
０．１μｍ以上１．５μｍ未満、Ｔ2は０．１μｍ以上
２．９μｍ以下の範囲で形成される。
【００２８】前記傾向を利用したアクティブマトリクス
基板の平坦化断面を図１に示す。まず、図２の従来例と
同様にＴＦＴを形成する。次に、第一平坦化膜１０９を
０．５μｍの厚さで形成する。次に前記第一平坦化膜１
０９上に１．０μｍの厚さで第二平坦化膜１１０を形成
する。
基板の平坦化断面を図１に示す。まず、図２の従来例と
同様にＴＦＴを形成する。次に、第一平坦化膜１０９を
０．５μｍの厚さで形成する。次に前記第一平坦化膜１
０９上に１．０μｍの厚さで第二平坦化膜１１０を形成
する。
【００２９】このとき第一平坦化膜もしくは第二平坦化
膜としては、ポリイミド樹脂、アクリル樹脂、シロキサ
ン構造を含む樹脂もしくは無機ＳＯＧ材料を用いること
ができる。ここで無機ＳＯＧ材料とは、無機材料からな
り、かつスピンコート可能な材料であって、具体的には
ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）が挙げられる。
膜としては、ポリイミド樹脂、アクリル樹脂、シロキサ
ン構造を含む樹脂もしくは無機ＳＯＧ材料を用いること
ができる。ここで無機ＳＯＧ材料とは、無機材料からな
り、かつスピンコート可能な材料であって、具体的には
ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓ
ｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）が挙げられる。
【００３０】こうして１．５μｍの厚さの平坦化膜をＴ
1に０．５μｍ、Ｔ2に１．０μｍというように、Ｔ2／
Ｔ1が大きくなるように膜厚を配分して分割形成するこ
とにより、さらに高い平坦化率を実現できる。
1に０．５μｍ、Ｔ2に１．０μｍというように、Ｔ2／
Ｔ1が大きくなるように膜厚を配分して分割形成するこ
とにより、さらに高い平坦化率を実現できる。
【００３１】このようにして得られた平坦面では、配線
の断線および凹凸による液晶の配向不良は生じにくく、
遮光パターンによる開口率の低下させることもない。ま
た、反射型液晶表示装置においては、表面凹凸が小さく
なるため反射率は向上する。本発明を用いることで、飛
躍的に平坦化率が向上し上記第１の要件〜第３の要件が
全て満たされることを見いだした。
の断線および凹凸による液晶の配向不良は生じにくく、
遮光パターンによる開口率の低下させることもない。ま
た、反射型液晶表示装置においては、表面凹凸が小さく
なるため反射率は向上する。本発明を用いることで、飛
躍的に平坦化率が向上し上記第１の要件〜第３の要件が
全て満たされることを見いだした。
【００３２】
【発明の実施の形態】本発明による、平坦化膜の構造を
実施した液晶表示装置の作製プロセスについて図を用い
て説明していく。
実施した液晶表示装置の作製プロセスについて図を用い
て説明していく。
【００３３】
【実施例】［実施例１］本発明の実施例について図７〜
図９を用いて説明する。ここでは、アクティブマトリク
ス基板の作製方法、特に画素部を作製する方法について
説明する。画素部は、画素に設けられたＴＦＴである画
素ＴＦＴ領域と、ＴＦＴ領域を含まない表示領域とから
なる。
図９を用いて説明する。ここでは、アクティブマトリク
ス基板の作製方法、特に画素部を作製する方法について
説明する。画素部は、画素に設けられたＴＦＴである画
素ＴＦＴ領域と、ＴＦＴ領域を含まない表示領域とから
なる。
【００３４】図７（Ａ）において、基板７００には、ガ
ラス基板や石英基板を使用することができる。その他に
もシリコン基板、金属基板またはステンレス基板の表面
に絶縁膜を形成したものを基板としても良い。耐熱性が
許せばプラスチック基板を用いることも可能である。
ラス基板や石英基板を使用することができる。その他に
もシリコン基板、金属基板またはステンレス基板の表面
に絶縁膜を形成したものを基板としても良い。耐熱性が
許せばプラスチック基板を用いることも可能である。
【００３５】そして、基板７００のＴＦＴが形成される
表面には、珪素（シリコン）を含む絶縁膜からなる下地
膜７０１を形成する。本実施例では、下地膜７０１とし
て、２００ｎｍ厚の窒化酸化シリコン膜を形成した。
表面には、珪素（シリコン）を含む絶縁膜からなる下地
膜７０１を形成する。本実施例では、下地膜７０１とし
て、２００ｎｍ厚の窒化酸化シリコン膜を形成した。
【００３６】次に、連続して下地膜７０１の上に２０〜
１００ｎｍの厚さの、非晶質半導体膜（本実施例では非
晶質シリコン膜（アモルファスシリコン膜））７０２を
公知の成膜法で形成する。なお、非晶質半導体膜として
は、非晶質シリコン膜以外にも、非晶質シリコンゲルマ
ニウム膜などの非晶質の化合物半導体膜を用いることも
できる。
１００ｎｍの厚さの、非晶質半導体膜（本実施例では非
晶質シリコン膜（アモルファスシリコン膜））７０２を
公知の成膜法で形成する。なお、非晶質半導体膜として
は、非晶質シリコン膜以外にも、非晶質シリコンゲルマ
ニウム膜などの非晶質の化合物半導体膜を用いることも
できる。
【００３７】そして、特開平７−１３０６５２号公報
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って結晶構造を含む半導体膜（本実施例では結晶
質シリコン膜）７０３を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、ゲルマニウム、
錫、鉛、パラジウム、鉄、銅から選ばれた一種または複
数の元素、代表的にはニッケル）を用いる結晶化手段で
ある。
（ＵＳＰ５，６４３，８２６号に対応）に記載された技
術に従って結晶構造を含む半導体膜（本実施例では結晶
質シリコン膜）７０３を形成する。同公報記載の技術
は、非晶質シリコン膜の結晶化に際して、結晶化を助長
する触媒元素（ニッケル、コバルト、ゲルマニウム、
錫、鉛、パラジウム、鉄、銅から選ばれた一種または複
数の元素、代表的にはニッケル）を用いる結晶化手段で
ある。
【００３８】具体的には、非晶質シリコン膜表面に触媒
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いてもよい。なお、
結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結
晶シリコン膜も含まれるが、本実施例で形成される結晶
質シリコン膜は結晶粒界を有するシリコン膜である。
元素を保持させた状態で加熱処理を行い、非晶質シリコ
ン膜を結晶質シリコン膜に変化させるものである。本実
施例では同公報の実施例１に記載された技術を用いる
が、実施例２に記載された技術を用いてもよい。なお、
結晶質シリコン膜にはいわゆる単結晶シリコン膜も多結
晶シリコン膜も含まれるが、本実施例で形成される結晶
質シリコン膜は結晶粒界を有するシリコン膜である。
【００３９】非晶質シリコン膜は含有水素量にもよる
が、好ましくは４００〜５５０℃で数時間加熱して脱水
素処理を行い、含有水素量を５atom％以下として結晶化
の工程を行うことが望ましい。また、非晶質シリコン膜
をスパッタ法や蒸着法などの他の作製法で形成しても良
いが、膜中に含まれる酸素、窒素などの不純物元素を十
分に低減させておくことが望ましい。
が、好ましくは４００〜５５０℃で数時間加熱して脱水
素処理を行い、含有水素量を５atom％以下として結晶化
の工程を行うことが望ましい。また、非晶質シリコン膜
をスパッタ法や蒸着法などの他の作製法で形成しても良
いが、膜中に含まれる酸素、窒素などの不純物元素を十
分に低減させておくことが望ましい。
【００４０】次に、非晶質シリコン膜７０２に対して公
知の技術を使って結晶質シリコン膜（ポリシリコン膜又
は多結晶シリコン膜）７０３を形成する（図７
（Ｂ））。本実施例では、非晶質シリコン膜７０２に対
してレーザーから発する光（レーザー光）を照射して結
晶質シリコン膜７０３を形成した。レーザーとしては、
パルス発振型または連続発振型のエキシマレーザーを用
いれば良いが、連続発振型のアルゴンレーザーでも良
い。またはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ
4レーザーの第２高調波、第３高調波または第４高調波
を用いても良い。さらに、レーザー光のビーム形状は線
状（長方形状も含む）であっても矩形状であっても構わ
ない。
知の技術を使って結晶質シリコン膜（ポリシリコン膜又
は多結晶シリコン膜）７０３を形成する（図７
（Ｂ））。本実施例では、非晶質シリコン膜７０２に対
してレーザーから発する光（レーザー光）を照射して結
晶質シリコン膜７０３を形成した。レーザーとしては、
パルス発振型または連続発振型のエキシマレーザーを用
いれば良いが、連続発振型のアルゴンレーザーでも良
い。またはＮｄ：ＹＡＧレーザーもしくはＮｄ：ＹＶＯ
4レーザーの第２高調波、第３高調波または第４高調波
を用いても良い。さらに、レーザー光のビーム形状は線
状（長方形状も含む）であっても矩形状であっても構わ
ない。
【００４１】また、レーザー光の代わりにランプから発
する光（ランプ光）を照射（以下、ランプアニールとい
う）しても良い。ランプ光としては、ハロゲンランプ、
赤外ランプ等から発するランプ光を用いることができ
る。
する光（ランプ光）を照射（以下、ランプアニールとい
う）しても良い。ランプ光としては、ハロゲンランプ、
赤外ランプ等から発するランプ光を用いることができ
る。
【００４２】なお、このようにレーザー光またはランプ
光により熱処理（アニール）を施す工程を光アニール工
程という。光アニール工程は短時間で高温熱処理が行え
るため、ガラス基板等の耐熱性の低い基板を用いる場合
にも効果的な熱処理工程を高いスループットで行うこと
ができる。勿論、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。
光により熱処理（アニール）を施す工程を光アニール工
程という。光アニール工程は短時間で高温熱処理が行え
るため、ガラス基板等の耐熱性の低い基板を用いる場合
にも効果的な熱処理工程を高いスループットで行うこと
ができる。勿論、目的はアニールであるので電熱炉を用
いたファーネスアニール（熱アニールともいう）で代用
することもできる。
【００４３】本実施例では、パルス発振型エキシマレー
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＸｅＣｌガス
を用い、処理温度を室温、パルス発振周波数を３０Ｈｚ
とし、レーザーエネルギー密度を２５０〜５００mJ/cm2
（代表的には３５０〜４００mJ/cm2）とする。
ザー光を線状に加工してレーザーアニール工程を行う。
レーザーアニール条件は、励起ガスとしてＸｅＣｌガス
を用い、処理温度を室温、パルス発振周波数を３０Ｈｚ
とし、レーザーエネルギー密度を２５０〜５００mJ/cm2
（代表的には３５０〜４００mJ/cm2）とする。
【００４４】上記条件で行われるレーザーアニール工程
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
ると共に、既に結晶化された結晶質領域の欠陥等を低減
する効果を有する。そのため、本工程は光アニールによ
り半導体膜の結晶性を改善する工程、または半導体膜の
結晶化を助長する工程と呼ぶこともできる。このような
効果はランプアニールの条件を最適化することによって
も得ることが可能である。
は、熱結晶化後に残存した非晶質領域を完全に結晶化す
ると共に、既に結晶化された結晶質領域の欠陥等を低減
する効果を有する。そのため、本工程は光アニールによ
り半導体膜の結晶性を改善する工程、または半導体膜の
結晶化を助長する工程と呼ぶこともできる。このような
効果はランプアニールの条件を最適化することによって
も得ることが可能である。
【００４５】次に、結晶質シリコン膜７０３上に後の不
純物添加時のために保護膜７０４を形成する。保護膜７
０４は１００〜２００ｎｍ（好ましくは１３０〜１７０
ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン
膜を用いる。この保護膜７０４は不純物添加時に結晶質
シリコン膜７０３が直接プラズマに曝されないようにす
るためと、微妙な濃度制御を可能にするための意味があ
る。
純物添加時のために保護膜７０４を形成する。保護膜７
０４は１００〜２００ｎｍ（好ましくは１３０〜１７０
ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン
膜を用いる。この保護膜７０４は不純物添加時に結晶質
シリコン膜７０３が直接プラズマに曝されないようにす
るためと、微妙な濃度制御を可能にするための意味があ
る。
【００４６】続いて、保護膜７０４を介してｐ型を付与
する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には周期表の１
３族に属する元素、典型的にはボロンまたはガリウムを
用いることができる。この工程（チャネルドープ工程と
いう）はＴＦＴのしきい値電圧を制御するための工程で
ある。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離し
ないでプラズマ励起したイオンドープ法でボロンを添加
した。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。
する不純物元素（以下、ｐ型不純物元素という）を添加
する。ｐ型不純物元素としては、代表的には周期表の１
３族に属する元素、典型的にはボロンまたはガリウムを
用いることができる。この工程（チャネルドープ工程と
いう）はＴＦＴのしきい値電圧を制御するための工程で
ある。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離し
ないでプラズマ励起したイオンドープ法でボロンを添加
した。勿論、質量分離を行うイオンインプランテーショ
ン法を用いても良い。
【００４７】この工程により１×１０15〜１×１０18at
oms/cm3（代表的には５×１０16〜５×１０17atoms/c
m3）の濃度でｐ型不純物元素（本実施例ではボロン）を
含む不純物領域７０５を形成する。なお、本明細書中で
は少なくとも上記濃度範囲でｐ型不純物元素を含む不純
物領域をｐ型不純物領域（ｂ）と定義する。（図７
（Ｃ））
oms/cm3（代表的には５×１０16〜５×１０17atoms/c
m3）の濃度でｐ型不純物元素（本実施例ではボロン）を
含む不純物領域７０５を形成する。なお、本明細書中で
は少なくとも上記濃度範囲でｐ型不純物元素を含む不純
物領域をｐ型不純物領域（ｂ）と定義する。（図７
（Ｃ））
【００４８】次に、保護膜７０４を除去した後、結晶質
シリコン膜の不要な部分を除去して、島状の半導体膜
（以下、活性層という）７０５を形成する。（図７
（Ｄ））
シリコン膜の不要な部分を除去して、島状の半導体膜
（以下、活性層という）７０５を形成する。（図７
（Ｄ））
【００４９】次に、活性層７０５を覆ってゲート絶縁膜
７０６を形成した。ゲート絶縁膜７０６は、１０〜２０
０ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれ
ば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳ
ｉＨ4を原料とした窒化酸化シリコン膜を１１５ｎｍの
厚さに形成する。（図７（Ｅ））
７０６を形成した。ゲート絶縁膜７０６は、１０〜２０
０ｎｍ、好ましくは５０〜１５０ｎｍの厚さに形成すれ
ば良い。本実施例では、プラズマＣＶＤ法でＮ2ＯとＳ
ｉＨ4を原料とした窒化酸化シリコン膜を１１５ｎｍの
厚さに形成する。（図７（Ｅ））
【００５０】次に、ゲート配線７０７として、図示しな
いが厚さ５０ｎｍの窒化タングステン（ＷＮ）と厚さ３
５０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成す
る（図７（Ｆ））。ゲート配線は単層の導電膜で形成し
てもよいが、必要に応じて２層、３層といった積層膜と
することが好ましい。
いが厚さ５０ｎｍの窒化タングステン（ＷＮ）と厚さ３
５０ｎｍのタンタル（Ｔａ）との２層の積層膜を形成す
る（図７（Ｆ））。ゲート配線は単層の導電膜で形成し
てもよいが、必要に応じて２層、３層といった積層膜と
することが好ましい。
【００５１】また、本実施例では図７（Ｆ）に示すよう
に、ダブルゲートとしている。ゲートのリーク対策とし
てマルチゲート方式を採用することは有効である。な
お、ゲート配線としては、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、
クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、
または前記元素を組み合わせた合金膜（代表的にはＭｏ
−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
に、ダブルゲートとしている。ゲートのリーク対策とし
てマルチゲート方式を採用することは有効である。な
お、ゲート配線としては、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、
クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、
または前記元素を組み合わせた合金膜（代表的にはＭｏ
−Ｗ合金、Ｍｏ−Ｔａ合金）を用いることができる。
【００５２】次に、ゲート配線７０７をマスクとして自
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する。こうして形成された不純物領域７０８には前述の
チャネルドープ工程で添加されたボロン濃度よりも５〜
１０倍高い濃度（代表的には１×１０16〜５×１０18at
oms/cm3、典型的には３×１０17〜３×１０18atoms/c
m3）でリンが添加されるように調節する。なお、本明細
書中では上記濃度範囲でｎ型不純物元素を含む不純物領
域をｎ型不純物領域（ｃ）と定義する。（図７（Ｇ））
己整合的にｎ型不純物元素（本実施例ではリン）を添加
する。こうして形成された不純物領域７０８には前述の
チャネルドープ工程で添加されたボロン濃度よりも５〜
１０倍高い濃度（代表的には１×１０16〜５×１０18at
oms/cm3、典型的には３×１０17〜３×１０18atoms/c
m3）でリンが添加されるように調節する。なお、本明細
書中では上記濃度範囲でｎ型不純物元素を含む不純物領
域をｎ型不純物領域（ｃ）と定義する。（図７（Ｇ））
【００５３】なお、前述のｐ型不純物領域（ｂ）７０５
には既にチャネルドープ工程で１×１０15〜１×１０18
atoms/cm3の濃度のボロンが添加されているが、この工
程ではｐ型不純物領域（ｂ）７０５に含まれるボロンの
５〜１０倍の濃度でリンが添加されるので、この場合も
ボロンはｐ型不純物領域（ｂ）の機能には影響を与えな
いと考えて良い。
には既にチャネルドープ工程で１×１０15〜１×１０18
atoms/cm3の濃度のボロンが添加されているが、この工
程ではｐ型不純物領域（ｂ）７０５に含まれるボロンの
５〜１０倍の濃度でリンが添加されるので、この場合も
ボロンはｐ型不純物領域（ｂ）の機能には影響を与えな
いと考えて良い。
【００５４】次に、ゲート配線７０７をマスクとして自
己整合的にゲート絶縁膜７０６をエッチングする。エッ
チングはドライエッチング法を用い、エッチングガスと
してはＣＨＦ3ガスを用いる。但し、エッチングガスは
これに限定する必要はない。こうしてゲート配線下にゲ
ート絶縁膜７０９が形成される。（図８（Ａ））
己整合的にゲート絶縁膜７０６をエッチングする。エッ
チングはドライエッチング法を用い、エッチングガスと
してはＣＨＦ3ガスを用いる。但し、エッチングガスは
これに限定する必要はない。こうしてゲート配線下にゲ
ート絶縁膜７０９が形成される。（図８（Ａ））
【００５５】このように活性層を露呈させることによっ
て、次に不純物元素の添加工程を行う際に加速電圧を低
くすることができる。そのため、必要なドーズ量が少な
くて済むのでスループットが向上する。勿論、ゲート絶
縁膜をエッチングしないで残し、スルードーピングによ
って不純物領域を形成しても良い。
て、次に不純物元素の添加工程を行う際に加速電圧を低
くすることができる。そのため、必要なドーズ量が少な
くて済むのでスループットが向上する。勿論、ゲート絶
縁膜をエッチングしないで残し、スルードーピングによ
って不純物領域を形成しても良い。
【００５６】次に、ゲート配線を覆う形でレジストマス
ク７１０を形成し、ｎ型不純物元素（本実施例ではリ
ン）を添加して高濃度にリンを含む不純物領域７１１を
形成する。ここでも、フォスフィン（ＰＨ3）を用いた
イオンドープ法（勿論、イオンインプランテーション法
でも良い）で行い、この領域のリンの濃度は１×１０20
〜１×１０21atoms/cm3（代表的には２×１０20〜５×
１０20atoms/cm3）とする。（図８（Ｂ））
ク７１０を形成し、ｎ型不純物元素（本実施例ではリ
ン）を添加して高濃度にリンを含む不純物領域７１１を
形成する。ここでも、フォスフィン（ＰＨ3）を用いた
イオンドープ法（勿論、イオンインプランテーション法
でも良い）で行い、この領域のリンの濃度は１×１０20
〜１×１０21atoms/cm3（代表的には２×１０20〜５×
１０20atoms/cm3）とする。（図８（Ｂ））
【００５７】なお、本明細書中では上記濃度範囲でｎ型
不純物元素を含む不純物領域をｎ型不純物領域（ａ）と
定義する。また、不純物領域７１１が形成された領域に
は既に前工程で添加されたリンまたはボロンが含まれる
が、十分に高い濃度でリンが添加されることになるの
で、前工程で添加されたリンまたはボロンの影響は考え
なくて良い。従って、本明細書中では不純物領域７１１
はｎ型不純物領域（ａ）と言い換えても構わない。
不純物元素を含む不純物領域をｎ型不純物領域（ａ）と
定義する。また、不純物領域７１１が形成された領域に
は既に前工程で添加されたリンまたはボロンが含まれる
が、十分に高い濃度でリンが添加されることになるの
で、前工程で添加されたリンまたはボロンの影響は考え
なくて良い。従って、本明細書中では不純物領域７１１
はｎ型不純物領域（ａ）と言い換えても構わない。
【００５８】次に、レジストマスク７１０を除去した
後、第１層間絶縁膜７１３を形成する。第１層間絶縁膜
７１３としては、シリコンを含む絶縁膜、具体的には窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜ま
たはそれらを組み合わせた積層膜で形成すれば良い。ま
た、膜厚は６００ｎｍ〜１．５μｍとすれば良い。本実
施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3
を原料ガスとし、１μｍ厚の窒化酸化シリコン膜（但し
窒素濃度が２５〜５０atomic%）を用いる。
後、第１層間絶縁膜７１３を形成する。第１層間絶縁膜
７１３としては、シリコンを含む絶縁膜、具体的には窒
化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜ま
たはそれらを組み合わせた積層膜で形成すれば良い。ま
た、膜厚は６００ｎｍ〜１．５μｍとすれば良い。本実
施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3
を原料ガスとし、１μｍ厚の窒化酸化シリコン膜（但し
窒素濃度が２５〜５０atomic%）を用いる。
【００５９】その後、それぞれの濃度で添加されたｎ型
またはｐ型不純物元素を活性化するために熱処理工程を
行う。この工程はファーネスアニール法、レーザーアニ
ール法、またはラピッドサーマルアニール法（ＲＴＡ
法）で行うことができる。ここではファーネスアニール
法で活性化工程を行う。加熱処理は、窒素雰囲気中にお
いて３００〜６５０℃、好ましくは４００〜５５０℃、
ここでは５５０℃、４時間の熱処理を行う（図８
（Ｃ））。
またはｐ型不純物元素を活性化するために熱処理工程を
行う。この工程はファーネスアニール法、レーザーアニ
ール法、またはラピッドサーマルアニール法（ＲＴＡ
法）で行うことができる。ここではファーネスアニール
法で活性化工程を行う。加熱処理は、窒素雰囲気中にお
いて３００〜６５０℃、好ましくは４００〜５５０℃、
ここでは５５０℃、４時間の熱処理を行う（図８
（Ｃ））。
【００６０】この時、本実施例において非晶質シリコン
膜の結晶化に用いた触媒元素（本実施例ではニッケル）
が、矢印で示す方向に移動して、前述の図８（Ｂ）の工
程で形成された高濃度にリンを含む領域７１１に捕獲
（ゲッタリング）される。これはリンによる金属元素の
ゲッタリング効果に起因する現象であり、この結果、後
のチャネル形成領域７１２は前記触媒元素の濃度が１×
１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3
以下）となる。
膜の結晶化に用いた触媒元素（本実施例ではニッケル）
が、矢印で示す方向に移動して、前述の図８（Ｂ）の工
程で形成された高濃度にリンを含む領域７１１に捕獲
（ゲッタリング）される。これはリンによる金属元素の
ゲッタリング効果に起因する現象であり、この結果、後
のチャネル形成領域７１２は前記触媒元素の濃度が１×
１０17atoms/cm3以下（好ましくは１×１０16atoms/cm3
以下）となる。
【００６１】また逆に触媒元素のゲッタリングサイトと
なった領域（図８（Ｂ）の工程で形成された不純物領域
７１１）は高濃度に触媒元素が偏析して５×１０18atom
s/cm 3以上（代表的には１×１０19〜５×１０20atoms/c
m3）の濃度で存在するようになる。
なった領域（図８（Ｂ）の工程で形成された不純物領域
７１１）は高濃度に触媒元素が偏析して５×１０18atom
s/cm 3以上（代表的には１×１０19〜５×１０20atoms/c
m3）の濃度で存在するようになる。
【００６２】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行う。この工程は熱的に
励起された水素により半導体層のダングリングボンドを
終端する工程である。水素化の他の手段として、プラズ
マ水素化（プラズマにより励起された水素を用いる）を
行っても良い。
中で、３００〜４５０℃で１〜１２時間の熱処理を行
い、活性層を水素化する工程を行う。この工程は熱的に
励起された水素により半導体層のダングリングボンドを
終端する工程である。水素化の他の手段として、プラズ
マ水素化（プラズマにより励起された水素を用いる）を
行っても良い。
【００６３】その後、ＴＦＴのソース領域及びドレイン
領域に達するスルーホール７１４、７１５を形成し（図
８（Ｄ））、ソース配線７１６とドレイン配線７１７を
形成する（図８（Ｅ））。また、図示していないが、本
実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔｉを含
むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパ
ッタ法で連続して形成した３層構造の積層膜とする。
領域に達するスルーホール７１４、７１５を形成し（図
８（Ｄ））、ソース配線７１６とドレイン配線７１７を
形成する（図８（Ｅ））。また、図示していないが、本
実施例ではこの配線を、Ｔｉ膜を１００ｎｍ、Ｔｉを含
むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパ
ッタ法で連続して形成した３層構造の積層膜とする。
【００６４】次に、パッシベーション膜７１８として、
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成する。この時、本実施例では膜の形
成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラ
ズマ処理を行い、成膜後に熱処理を行う。この前処理に
より励起された水素が第１層間絶縁膜中に供給される。
この状態で熱処理を行うことで、パッシベーション膜７
１８の膜質を改善するとともに、第１層間絶縁膜中に添
加された水素が下方側に拡散するため、効果的に活性層
を水素化することができる。（図９（Ａ））
窒化シリコン膜、酸化シリコン膜、または窒化酸化シリ
コン膜で５０〜５００ｎｍ（代表的には２００〜３００
ｎｍ）の厚さで形成する。この時、本実施例では膜の形
成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラ
ズマ処理を行い、成膜後に熱処理を行う。この前処理に
より励起された水素が第１層間絶縁膜中に供給される。
この状態で熱処理を行うことで、パッシベーション膜７
１８の膜質を改善するとともに、第１層間絶縁膜中に添
加された水素が下方側に拡散するため、効果的に活性層
を水素化することができる。（図９（Ａ））
【００６５】また、パッシベーション膜７１８を形成し
た後に、さらに水素化工程を行っても良い。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うと良く、あるいはプラズ
マ水素化法を用いても同様の効果が得られる。なお、こ
こで後に画素電極とドレイン配線７１７を接続するため
のスルーホール７２１を形成する位置において、パッシ
ベーション膜７１８に開口部を形成しておいても良い。
た後に、さらに水素化工程を行っても良い。例えば、３
〜１００％の水素を含む雰囲気中で、３００〜４５０℃
で１〜１２時間の熱処理を行うと良く、あるいはプラズ
マ水素化法を用いても同様の効果が得られる。なお、こ
こで後に画素電極とドレイン配線７１７を接続するため
のスルーホール７２１を形成する位置において、パッシ
ベーション膜７１８に開口部を形成しておいても良い。
【００６６】次に、パッシベーション膜７１８上に第２
層間絶縁膜として第一平坦化膜７１９をスピンコート法
により塗布し、オーブンにて２５０℃１ｈｒの焼成を行
い、０．５μmの厚さに形成する。第一平坦化膜７１９
としては、ポリイミド樹脂、アクリル樹脂、シロキサン
構造を含む樹脂、もしくは無機ＳＯＧ材料を用いること
ができる。本実施例では、アクリル樹脂を用いる。アク
リル樹脂は、低誘電率であり、平坦性に優れ、透明性が
高くかつ安価であることから、液晶表示装置によく用い
られている。
層間絶縁膜として第一平坦化膜７１９をスピンコート法
により塗布し、オーブンにて２５０℃１ｈｒの焼成を行
い、０．５μmの厚さに形成する。第一平坦化膜７１９
としては、ポリイミド樹脂、アクリル樹脂、シロキサン
構造を含む樹脂、もしくは無機ＳＯＧ材料を用いること
ができる。本実施例では、アクリル樹脂を用いる。アク
リル樹脂は、低誘電率であり、平坦性に優れ、透明性が
高くかつ安価であることから、液晶表示装置によく用い
られている。
【００６７】さらに、第一平坦化膜７１９上に第二平坦
化膜７２０として、前記アクリル樹脂をスピンコート法
により塗布し、オーブンにて２５０℃１ｈｒの焼成を行
い、１．０μmの厚さに形成する。第一平坦化膜７１９
が０．５μｍおよび第二平坦化膜７２０が１．０μｍ形
成され、第２層間絶縁膜としては１．５μｍの膜厚とな
る。上記膜厚で２層の平坦化膜を形成することにより、
単層で形成するよりも高い平坦性が実現する。
化膜７２０として、前記アクリル樹脂をスピンコート法
により塗布し、オーブンにて２５０℃１ｈｒの焼成を行
い、１．０μmの厚さに形成する。第一平坦化膜７１９
が０．５μｍおよび第二平坦化膜７２０が１．０μｍ形
成され、第２層間絶縁膜としては１．５μｍの膜厚とな
る。上記膜厚で２層の平坦化膜を形成することにより、
単層で形成するよりも高い平坦性が実現する。
【００６８】次に、第二平坦化膜７２０、第一平坦化膜
７１９及びパッシベーション膜７１８にドレイン配線７
１７に達するスルーホール７２１を形成する。スルーホ
ール７２１の形成は、レジストパターンを形成しドライ
エッチングによって形成すればよく、また感光性の平坦
化膜を用いてスルーホール７２１を形成することも可能
である。
７１９及びパッシベーション膜７１８にドレイン配線７
１７に達するスルーホール７２１を形成する。スルーホ
ール７２１の形成は、レジストパターンを形成しドライ
エッチングによって形成すればよく、また感光性の平坦
化膜を用いてスルーホール７２１を形成することも可能
である。
【００６９】さらに画素電極７２２を形成する。画素電
極７２２は、透過型液晶表示装置とする場合には透明導
電膜を用い、反射型の液晶表示装置とする場合には金属
膜を用いれば良い。ここでは透過型の液晶表示装置とす
るために、酸化インジウムと酸化スズとの化合物からな
る酸化物導電膜（ＩＴＯ膜）を１１０ｎｍの厚さにスパ
ッタ法で形成する。
極７２２は、透過型液晶表示装置とする場合には透明導
電膜を用い、反射型の液晶表示装置とする場合には金属
膜を用いれば良い。ここでは透過型の液晶表示装置とす
るために、酸化インジウムと酸化スズとの化合物からな
る酸化物導電膜（ＩＴＯ膜）を１１０ｎｍの厚さにスパ
ッタ法で形成する。
【００７０】こうして画素部には、ｎチャネル型ＴＦＴ
でなる画素ＴＦＴ領域７２７および表示領域７２８が形
成され、配線による段差が低減された平坦な画素電極表
面を得られる。
でなる画素ＴＦＴ領域７２７および表示領域７２８が形
成され、配線による段差が低減された平坦な画素電極表
面を得られる。
【００７１】［実施例２]本実施例では、実施例１とは
異なる構造で画素ＴＦＴを作製する場合について、説明
する。なお、実施例１とは途中の工程が異なるだけでそ
の他は同様であるので、同じ工程については同一の符号
を用いることにする。
異なる構造で画素ＴＦＴを作製する場合について、説明
する。なお、実施例１とは途中の工程が異なるだけでそ
の他は同様であるので、同じ工程については同一の符号
を用いることにする。
【００７２】ます実施例１の工程に従って、パッシベー
ション膜７１８までを形成する。そして、第一平坦化膜
７１９を０．３μmの厚さに形成する（図９（Ａ））。
さらに、第一平坦化膜７１９上に第二平坦化膜７２０を
１．２μmの厚さに形成する。第一平坦化膜７１９およ
び第二平坦化膜７２０としては、ポリイミド樹脂、アク
リル樹脂、シロキサン構造を含む樹脂、もしくは無機Ｓ
ＯＧ材料を用いることができる。本実施例では、アクリ
ル樹脂を用いる。
ション膜７１８までを形成する。そして、第一平坦化膜
７１９を０．３μmの厚さに形成する（図９（Ａ））。
さらに、第一平坦化膜７１９上に第二平坦化膜７２０を
１．２μmの厚さに形成する。第一平坦化膜７１９およ
び第二平坦化膜７２０としては、ポリイミド樹脂、アク
リル樹脂、シロキサン構造を含む樹脂、もしくは無機Ｓ
ＯＧ材料を用いることができる。本実施例では、アクリ
ル樹脂を用いる。
【００７３】第一平坦化膜７１９が０．３μｍおよび第
二平坦化膜７２０が１．２μｍ形成され、第２層間絶縁
膜としては１．５μｍの膜厚となる。上記膜厚で２層の
平坦化膜を形成することにより、実施例１で形成される
よりもさらに高い平坦性が実現すると推測される。
二平坦化膜７２０が１．２μｍ形成され、第２層間絶縁
膜としては１．５μｍの膜厚となる。上記膜厚で２層の
平坦化膜を形成することにより、実施例１で形成される
よりもさらに高い平坦性が実現すると推測される。
【００７４】この後は、実施例１の工程に従って図９
（Ｂ）以降の工程に従えばよい。こうして画素部には、
ｎチャネル型ＴＦＴでなる画素ＴＦＴ領域７２７および
表示領域７２８が形成され、配線による段差がさらに低
減された平坦な画素電極表面を得られる。
（Ｂ）以降の工程に従えばよい。こうして画素部には、
ｎチャネル型ＴＦＴでなる画素ＴＦＴ領域７２７および
表示領域７２８が形成され、配線による段差がさらに低
減された平坦な画素電極表面を得られる。
【００７５】［実施例３]本実例では、実施例１もしく
は実施例２で作製したアクティブマトリクス基板から、
アクティブマトリクス型液晶表示装置を作製する工程を
説明する。図１０に示すように、図９（Ｃ）の状態の基
板に対し、配向膜１００１を形成する。本実施例では配
向膜としてポリイミド膜を用いた。また、対向基板１０
０２には、対向電極１００３と、配向膜１００４とを形
成する。なお、対向基板には必要に応じてカラーフィル
ターや遮蔽膜を形成しても良い。
は実施例２で作製したアクティブマトリクス基板から、
アクティブマトリクス型液晶表示装置を作製する工程を
説明する。図１０に示すように、図９（Ｃ）の状態の基
板に対し、配向膜１００１を形成する。本実施例では配
向膜としてポリイミド膜を用いた。また、対向基板１０
０２には、対向電極１００３と、配向膜１００４とを形
成する。なお、対向基板には必要に応じてカラーフィル
ターや遮蔽膜を形成しても良い。
【００７６】次に、配向膜を形成した後、ラビング処理
を施して液晶分子がある一定のプレチルト角を持って配
向するようにする。そして、画素部と、駆動回路が形成
されたアクティブマトリクス基板と対向基板とを、公知
のセル組み工程によってシール材やスペーサ（共に図示
せず）などを介して貼りあわせる。その後、両基板の間
に液晶１００５を注入し、封止剤（図示せず）によって
完全に封止する。液晶には公知の液晶材料を用いれば良
い。このようにして図１０に示すアクティブマトリクス
型液晶表示装置が完成する。
を施して液晶分子がある一定のプレチルト角を持って配
向するようにする。そして、画素部と、駆動回路が形成
されたアクティブマトリクス基板と対向基板とを、公知
のセル組み工程によってシール材やスペーサ（共に図示
せず）などを介して貼りあわせる。その後、両基板の間
に液晶１００５を注入し、封止剤（図示せず）によって
完全に封止する。液晶には公知の液晶材料を用いれば良
い。このようにして図１０に示すアクティブマトリクス
型液晶表示装置が完成する。
【００７７】次に、このアクティブマトリクス型液晶表
示装置の構成を、図１１の斜視図を用いて説明する。
尚、図１１は、図７〜図９の断面構造図と対応付けるた
め、共通の符号を用いている。アクティブマトリクス基
板は、ガラス基板７００上に形成された、画素部１００
６と、ゲート信号駆動回路１００７と、画像（ソース）
信号駆動回路１００８で構成される。画素ＴＦＴ領域７
２７はｎチャネル型ＴＦＴであり、周辺に設けられる駆
動回路はＣＭＯＳ回路を基本として構成されている。ゲ
ート信号駆動回路１００７と、画像信号駆動回路１００
８はそれぞれゲート配線７０７とソース配線７１６で画
素部１００６に接続されている。また、ＦＰＣ１００９
が接続された外部入出力端子１０１０から駆動回路の入
出力端子までの接続配線１０１１、１０１２が設けられ
ている。
示装置の構成を、図１１の斜視図を用いて説明する。
尚、図１１は、図７〜図９の断面構造図と対応付けるた
め、共通の符号を用いている。アクティブマトリクス基
板は、ガラス基板７００上に形成された、画素部１００
６と、ゲート信号駆動回路１００７と、画像（ソース）
信号駆動回路１００８で構成される。画素ＴＦＴ領域７
２７はｎチャネル型ＴＦＴであり、周辺に設けられる駆
動回路はＣＭＯＳ回路を基本として構成されている。ゲ
ート信号駆動回路１００７と、画像信号駆動回路１００
８はそれぞれゲート配線７０７とソース配線７１６で画
素部１００６に接続されている。また、ＦＰＣ１００９
が接続された外部入出力端子１０１０から駆動回路の入
出力端子までの接続配線１０１１、１０１２が設けられ
ている。
【００７８】［実施例４］本実施例では、本発明を用い
てＥＬ（Electro Luminescence；エレクトロルミネセン
ス）表示装置を作製した例について説明する。ＥＬと
は、電場を加えることで発生するルミネッセンスが得ら
れる有機化合物を含む層（ＥＬ素子）を光源とする発光
装置である。有機化合物におけるＥＬには、一重項励起
状態から基底状態に戻る際の発光（蛍光）と三重項励起
状態から基底状態に戻る際の発光（リン光）がある。な
お、図１２は本発明のＥＬ表示装置の上面図であり、図
１３はその断面図である。
てＥＬ（Electro Luminescence；エレクトロルミネセン
ス）表示装置を作製した例について説明する。ＥＬと
は、電場を加えることで発生するルミネッセンスが得ら
れる有機化合物を含む層（ＥＬ素子）を光源とする発光
装置である。有機化合物におけるＥＬには、一重項励起
状態から基底状態に戻る際の発光（蛍光）と三重項励起
状態から基底状態に戻る際の発光（リン光）がある。な
お、図１２は本発明のＥＬ表示装置の上面図であり、図
１３はその断面図である。
【００７９】図１２、１３において、４００１は基板、
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。
４００２は画素部、４００３はソース側駆動回路、４０
０４はゲート側駆動回路であり、それぞれの駆動回路は
配線４００５を経てＦＰＣ（フレキシブルプリントサー
キット）４００６に至り、外部機器へと接続される。
【００８０】このとき、画素部４００２、ソース側駆動
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。
回路４００３及びゲート側駆動回路４００４を囲むよう
にして第１シール材４１０１、カバー材４１０２、充填
材４１０３及び第２シール材４１０４が設けられてい
る。
【００８１】また、図１３は、図１２をＡ−Ａ’で切断
した断面図に相当し、基板４００１の上にソース側駆動
回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴを図示してい
る。）４２０１及び画素部４００２に含まれる画素ＴＦ
Ｔ（但し、ここではＥＬ素子への電流を制御するＴＦＴ
を図示している。）４２０２が形成されている。
した断面図に相当し、基板４００１の上にソース側駆動
回路４００３に含まれる駆動ＴＦＴ（但し、ここではｎ
チャネル型ＴＦＴとｐチャネル型ＴＦＴを図示してい
る。）４２０１及び画素部４００２に含まれる画素ＴＦ
Ｔ（但し、ここではＥＬ素子への電流を制御するＴＦＴ
を図示している。）４２０２が形成されている。
【００８２】本実施例では、本発明の平坦化構造を用い
て画素ＴＦＴ４２０２が作製される。すなわち、画素Ｔ
ＦＴ４２０２には図９（Ｃ）の画素部と同じ構造のＴＦ
Ｔが用いられる。
て画素ＴＦＴ４２０２が作製される。すなわち、画素Ｔ
ＦＴ４２０２には図９（Ｃ）の画素部と同じ構造のＴＦ
Ｔが用いられる。
【００８３】駆動ＴＦＴ４２０１及び画素ＴＦＴ４２０
２の上には本発明による樹脂材料でなる層間絶縁膜（平
坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２
０２のドレインと電気的に接続する画素電極（陽極）４
３０２が形成される。画素電極４３０２としては仕事関
数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物または酸化イ
ンジウムと酸化亜鉛との化合物を用いることができる。
２の上には本発明による樹脂材料でなる層間絶縁膜（平
坦化膜）４３０１が形成され、その上に画素ＴＦＴ４２
０２のドレインと電気的に接続する画素電極（陽極）４
３０２が形成される。画素電極４３０２としては仕事関
数の大きい透明導電膜が用いられる。透明導電膜として
は、酸化インジウムと酸化スズとの化合物または酸化イ
ンジウムと酸化亜鉛との化合物を用いることができる。
【００８４】そして、画素電極４３０２の上には絶縁膜
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ層４３０４が形成さ
れる。ＥＬ層４３０４は公知の有機ＥＬ材料または無機
ＥＬ材料を用いることができる。また、有機ＥＬ材料に
は低分子系（モノマー系）材料と高分子系（ポリマー
系）材料があるがどちらを用いても良い。
４３０３が形成され、絶縁膜４３０３は画素電極４３０
２の上に開口部が形成されている。この開口部におい
て、画素電極４３０２の上にはＥＬ層４３０４が形成さ
れる。ＥＬ層４３０４は公知の有機ＥＬ材料または無機
ＥＬ材料を用いることができる。また、有機ＥＬ材料に
は低分子系（モノマー系）材料と高分子系（ポリマー
系）材料があるがどちらを用いても良い。
【００８５】ＥＬ層４３０４の形成方法は公知の技術を
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。
用いれば良い。また、ＥＬ層の構造は正孔注入層、正孔
輸送層、発光層、電子輸送層または電子注入層を自由に
組み合わせて積層構造または単層構造とすれば良い。
【００８６】ＥＬ層４３０４の上には遮光性を有する導
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極４３０５が形成される。また、陰極４３０５
とＥＬ層４３０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連
続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲
気で形成し、酸素や水分に触れさせないまま陰極４３０
５を形成するといった工夫が必要である。本実施例では
マルチチャンバー方式（クラスターツール方式）の成膜
装置を用いることで上述のような成膜を可能とする。
電膜（代表的にはアルミニウム、銅もしくは銀を主成分
とする導電膜またはそれらと他の導電膜との積層膜）か
らなる陰極４３０５が形成される。また、陰極４３０５
とＥＬ層４３０４の界面に存在する水分や酸素は極力排
除しておくことが望ましい。従って、真空中で両者を連
続成膜するか、ＥＬ層４３０４を窒素または希ガス雰囲
気で形成し、酸素や水分に触れさせないまま陰極４３０
５を形成するといった工夫が必要である。本実施例では
マルチチャンバー方式（クラスターツール方式）の成膜
装置を用いることで上述のような成膜を可能とする。
【００８７】そして陰極４３０５は４３０６で示される
領域において配線４００５に電気的に接続される。配線
４００５は陰極４３０５に所定の電圧を与えるための配
線であり、導電性材料４３０７を介してＦＰＣ４００６
に電気的に接続される。
領域において配線４００５に電気的に接続される。配線
４００５は陰極４３０５に所定の電圧を与えるための配
線であり、導電性材料４３０７を介してＦＰＣ４００６
に電気的に接続される。
【００８８】以上のようにして、画素電極（陽極）４３
０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。
０２、ＥＬ層４３０４及び陰極４３０５からなるＥＬ素
子が形成される。このＥＬ素子は、第１シール材４１０
１及び第１シール材４１０１によって基板４００１に貼
り合わされたカバー材４１０２で囲まれ、充填材４１０
３により封入されている。
【００８９】カバー材４１０２としては、ガラス板、金
属板（代表的にはステンレス板）、セラミックス板、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ―Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
属板（代表的にはステンレス板）、セラミックス板、Ｆ
ＲＰ（Ｆｉｂｅｒｇｌａｓｓ―Ｒｅｉｎｆｏｒｃｅｄ
Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライ
ド）フィルム、マイラーフィルム、ポリエステルフィル
ムまたはアクリルフィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【００９０】但し、ＥＬ素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【００９１】また、充填材４１０３としては紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポ
リビニルクロライド）、アクリル、ポリイミド、エポキ
シ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラ
ル）またはＥＶＡ（エチレンビニルアセテート）を用い
ることができる。この充填材４１０３の内部に吸湿性物
質（好ましくは酸化バリウム）を設けておくとＥＬ素子
の劣化を抑制できる。
【００９２】また、充填材４１０３の中にスペーサを含
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陽極４３０５上に樹脂
膜を設けることも有効である。
有させてもよい。このとき、スペーサを酸化バリウムで
形成すればスペーサ自体に吸湿性をもたせることが可能
である。また、スペーサを設けた場合、スペーサからの
圧力を緩和するバッファ層として陽極４３０５上に樹脂
膜を設けることも有効である。
【００９３】また、配線４００５は導電性材料４３０７
を介してＦＰＣ４００６に電気的に接続される。配線４
００５は画素部４００２、ソース側駆動回路４００３及
びゲート側駆動回路４００４に送られる信号をＦＰＣ４
００６に伝え、ＦＰＣ４００６により外部機器と電気的
に接続される。
を介してＦＰＣ４００６に電気的に接続される。配線４
００５は画素部４００２、ソース側駆動回路４００３及
びゲート側駆動回路４００４に送られる信号をＦＰＣ４
００６に伝え、ＦＰＣ４００６により外部機器と電気的
に接続される。
【００９４】また、本実施例では第１シール材４１０１
の露呈部及びＦＰＣ４００６の一部を覆うように第２シ
ール材４１０４を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図１３の断面構造を
有するＥＬ表示装置となる。なお、本実施例のＥＬ表示
装置は実施例１もしくは実施例２の構成と組み合わせて
作製しても構わない。
の露呈部及びＦＰＣ４００６の一部を覆うように第２シ
ール材４１０４を設け、ＥＬ素子を徹底的に外気から遮
断する構造となっている。こうして図１３の断面構造を
有するＥＬ表示装置となる。なお、本実施例のＥＬ表示
装置は実施例１もしくは実施例２の構成と組み合わせて
作製しても構わない。
【００９５】［実施例５］本発明は、段差を平坦化する
プロセス（工程）に対して実施することが可能である。
実施例３のような液晶表示装置もしくは実施例４のＥＬ
表示装置を作製する場合だけでなく、そのような工程を
含む電気光学装置の作製技術に対して実施することが可
能である。ここで電気光学装置は、表示装置、イメージ
センサもしくはＩＣ（集積回路）を含む。
プロセス（工程）に対して実施することが可能である。
実施例３のような液晶表示装置もしくは実施例４のＥＬ
表示装置を作製する場合だけでなく、そのような工程を
含む電気光学装置の作製技術に対して実施することが可
能である。ここで電気光学装置は、表示装置、イメージ
センサもしくはＩＣ（集積回路）を含む。
【００９６】表示装置として具体的には液晶表示装置を
はじめとして、ＥＬ表示装置、ＥＣ（エレクトロクロミ
クス）表示装置、ＦＥＤ（フィールドエミッションディ
スプレイ）が挙げられる。
はじめとして、ＥＬ表示装置、ＥＣ（エレクトロクロミ
クス）表示装置、ＦＥＤ（フィールドエミッションディ
スプレイ）が挙げられる。
【００９７】イメージセンサとして具体的には、ＣＣＤ
（ｃｈａｒｇｅ ｃｏｕｐｌｅｄｄｅｖｉｃｅ）イメー
ジセンサ、ＭＯＳイメージセンサ、ＣＰＤ（ｃｈａｒｇ
ｅｐｒｉｍｉｎｇ ｄｅｖｉｃｅ）イメージセンサなど
が挙げられる。さらにＳＲＡＭ（スタティックＲＡ
Ｍ）、ＤＲＡＭ（ダイナミックＲＡＭ）、不揮発性ＭＯ
Ｓメモリ等のＩＣを作製する際にも本発明は実施でき
る。
（ｃｈａｒｇｅ ｃｏｕｐｌｅｄｄｅｖｉｃｅ）イメー
ジセンサ、ＭＯＳイメージセンサ、ＣＰＤ（ｃｈａｒｇ
ｅｐｒｉｍｉｎｇ ｄｅｖｉｃｅ）イメージセンサなど
が挙げられる。さらにＳＲＡＭ（スタティックＲＡ
Ｍ）、ＤＲＡＭ（ダイナミックＲＡＭ）、不揮発性ＭＯ
Ｓメモリ等のＩＣを作製する際にも本発明は実施でき
る。
【００９８】［実施例６］本発明を用いて作製した表示
装置は電気器具の表示部として用いることができる。そ
のような電気器具としては、ビデオカメラ、デジタルカ
メラ、プロジェクター、プロジェクションＴＶ、ゴーグ
ル型ディスプレイ（ヘッドマウントディスプレイ）、ナ
ビゲーションシステム、音響再生装置、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末（モバイ
ルコンピュータ、携帯電話、携帯型ゲーム機または電子
書籍等）、記録媒体を備えた画像再生装置などが挙げら
れる。それら電気器具の具体例を図１４に示す。
装置は電気器具の表示部として用いることができる。そ
のような電気器具としては、ビデオカメラ、デジタルカ
メラ、プロジェクター、プロジェクションＴＶ、ゴーグ
ル型ディスプレイ（ヘッドマウントディスプレイ）、ナ
ビゲーションシステム、音響再生装置、ノート型パーソ
ナルコンピュータ、ゲーム機器、携帯情報端末（モバイ
ルコンピュータ、携帯電話、携帯型ゲーム機または電子
書籍等）、記録媒体を備えた画像再生装置などが挙げら
れる。それら電気器具の具体例を図１４に示す。
【００９９】図１４（Ａ）は携帯電話であり、本体２０
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本発明の電子装置は表示部２００４に用
いることができる。
０１、音声出力部２００２、音声入力部２００３、表示
部２００４、操作スイッチ２００５、アンテナ２００６
で構成される。本発明の電子装置は表示部２００４に用
いることができる。
【０１００】図１４（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本発明の電子装置は表示部２１０２に
用いることができる。
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６で構成される。本発明の電子装置は表示部２１０２に
用いることができる。
【０１０１】図１４（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本発明の電子装置は表示部
２２０５に用いることができる。
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５で構成される。本発明の電子装置は表示部
２２０５に用いることができる。
【０１０２】図１４（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本発明の電子装置は表示部２３０２に
用いることができる。
あり、本体２３０１、表示部２３０２、アーム部２３０
３で構成される。本発明の電子装置は表示部２３０２に
用いることができる。
【０１０３】図１４（Ｅ）はリアプロジェクター（プロ
ジェクションＴＶ）であり、本体２４０１、光源２４０
２、表示装置２４０３、偏光ビームスプリッタ２４０
４、リフレクター２４０５、２４０６、スクリーン２４
０７で構成される。本発明は表示装置２４０３に用いる
ことができる。
ジェクションＴＶ）であり、本体２４０１、光源２４０
２、表示装置２４０３、偏光ビームスプリッタ２４０
４、リフレクター２４０５、２４０６、スクリーン２４
０７で構成される。本発明は表示装置２４０３に用いる
ことができる。
【０１０４】図１４（Ｆ）はフロントプロジェクターで
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に用いることができる。
あり、本体２５０１、光源２５０２、表示装置２５０
３、光学系２５０４、スクリーン２５０５で構成され
る。本発明は表示装置２５０３に用いることができる。
【０１０５】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。
く、あらゆる分野の電気器具に適用することが可能であ
る。また、本実施例の電気器具は実施例１〜５のどのよ
うな組み合わせからなる構成を用いても実現することが
できる。
【０１０６】
【発明の効果】本発明を用いてアクティブマトリクス基
板を作製すると、従来の層間絶縁膜の膜厚を厚くするこ
となく配線の段差をより平坦化することができる。この
ため、平坦化膜の上に形成された配線の断線を防止で
き、配線の信頼性を向上させることができる。また液晶
の配向不良の発生を低減できるため、表示品位を向上で
きるとともに遮光パターンによって開口率を犠牲にする
必要もなくなる。
板を作製すると、従来の層間絶縁膜の膜厚を厚くするこ
となく配線の段差をより平坦化することができる。この
ため、平坦化膜の上に形成された配線の断線を防止で
き、配線の信頼性を向上させることができる。また液晶
の配向不良の発生を低減できるため、表示品位を向上で
きるとともに遮光パターンによって開口率を犠牲にする
必要もなくなる。
【０１０７】さらに、本発明を用いた表示装置を作製す
ることによって、前記表示装置を表示部として用いた電
気器具の品質および信頼性をも向上させることができ
る。
ることによって、前記表示装置を表示部として用いた電
気器具の品質および信頼性をも向上させることができ
る。
【図１】 本発明における平坦化構造のＴＦＴ断面図。
【図２】 従来の平坦化構造のＴＦＴ断面図。
【図３】 従来の平坦化構造を用いた液晶表示装置の断
面図。
面図。
【図４】 実験サンプルの断面構造を示す図。
【図５】 膜厚Ｔ1と平坦化率の関係示すグラフ。
【図６】 Ｔ2／Ｔ1と平坦化率の関係を示すグラフ。
【図７】 実施例１の画素部の作製工程を示す図。
【図８】 実施例１の画素部の作製工程を示す図。
【図９】 実施例１の画素部の作製工程を示す図。
【図１０】 アクティブマトリクス型液晶表示装置の断
面図。
面図。
【図１１】 アクティブマトリクス型液晶表示装置の斜
視図。
視図。
【図１２】 アクティブマトリクス型ＥＬ表示装置の構
成を示す上面図。
成を示す上面図。
【図１３】 アクティブマトリクス型ＥＬ表示装置の構
成を示す断面図。
成を示す断面図。
【図１４】 電気器具の一例を示す図。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１９Ａ
Claims (6)
- 【請求項１】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法。 - 【請求項２】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法であって、前記第一平坦化膜の膜厚は０．
１μｍ以上１．５μｍ未満であることを特徴とする電気
光学装置の作製方法。 - 【請求項３】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法であって、前記第二平坦化膜の膜厚は０．
１μｍ以上２．９μｍ以下であることを特徴とする電気
光学装置の作製方法。 - 【請求項４】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法であって、前記第一平坦化膜の膜厚と前記
第二平坦化膜の膜厚の和は０．２μｍ以上３．０μｍ以
下であることを特徴とする電気光学装置の作製方法。 - 【請求項５】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法であって、前記第一平坦化膜および前記第
二平坦化膜はスピンコート法により形成される絶縁膜で
あることを特徴とする電気光学装置の作製方法。 - 【請求項６】 配線の上方に形成される第一平坦化膜の
膜厚は前記第一平坦化膜上に形成される第二平坦化膜の
膜厚よりも薄く形成されることを特徴とする電気光学装
置の作製方法であって、前記第一平坦化膜および前記第
二平坦化膜は、ポリイミド樹脂、アクリル樹脂、シロキ
サン構造を含む樹脂もしくは無機ＳＯＧ材料のいずれか
からなることを特徴とする電気光学装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001013099A JP2001284342A (ja) | 2000-01-25 | 2001-01-22 | 電気光学装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000016309 | 2000-01-25 | ||
| JP2000-16309 | 2000-01-25 | ||
| JP2001013099A JP2001284342A (ja) | 2000-01-25 | 2001-01-22 | 電気光学装置の作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004315626A Division JP2005148728A (ja) | 2000-01-25 | 2004-10-29 | 集積回路 |
| JP2004315625A Division JP4963158B2 (ja) | 2000-01-25 | 2004-10-29 | 表示装置の作製方法、電気光学装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284342A true JP2001284342A (ja) | 2001-10-12 |
| JP2001284342A5 JP2001284342A5 (ja) | 2005-07-07 |
Family
ID=26584138
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001013099A Withdrawn JP2001284342A (ja) | 2000-01-25 | 2001-01-22 | 電気光学装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001284342A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004214683A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 可撓性基板上に保護キャップを具備する薄膜半導体素子、これを利用する電子装置及びその製造方法 |
| JP2005223034A (ja) * | 2004-02-04 | 2005-08-18 | Sony Corp | 配線構造及びパネル型表示装置 |
| US7160768B2 (en) | 2003-07-10 | 2007-01-09 | Seiko Epson Corporation | Method of manufacturing electronic device and method of manufacturing semiconductor device |
| JP2007242895A (ja) * | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
| US7282736B2 (en) | 2002-12-10 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting structure including an exposed electrode overlapping a wiring or conductive layer |
| US7436032B2 (en) | 2003-12-19 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit |
| JP2009003434A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US7566640B2 (en) | 2003-12-15 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device |
| US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| US7632721B2 (en) | 2004-02-06 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| JP2014063808A (ja) * | 2012-09-20 | 2014-04-10 | Seiko Epson Corp | 光電変換装置および医療機器 |
| US8830436B2 (en) | 2010-12-24 | 2014-09-09 | Japan Display West Inc. | Pixel structure, display device, and electronic apparatus |
| US9224759B2 (en) | 2010-12-20 | 2015-12-29 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
| JP2018503118A (ja) * | 2014-12-19 | 2018-02-01 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶表示パネルの製造方法 |
| CN111146215A (zh) * | 2020-02-21 | 2020-05-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN111725281A (zh) * | 2020-06-12 | 2020-09-29 | 维沃移动通信有限公司 | 显示模组及电子设备 |
| JP2021005113A (ja) * | 2005-12-05 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
-
2001
- 2001-01-22 JP JP2001013099A patent/JP2001284342A/ja not_active Withdrawn
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7491562B2 (en) | 2002-12-10 | 2009-02-17 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and manufacturing method thereof |
| US7282736B2 (en) | 2002-12-10 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting structure including an exposed electrode overlapping a wiring or conductive layer |
| JP2004214683A (ja) * | 2002-12-31 | 2004-07-29 | Samsung Electronics Co Ltd | 可撓性基板上に保護キャップを具備する薄膜半導体素子、これを利用する電子装置及びその製造方法 |
| US7160768B2 (en) | 2003-07-10 | 2007-01-09 | Seiko Epson Corporation | Method of manufacturing electronic device and method of manufacturing semiconductor device |
| US8202238B2 (en) | 2003-12-15 | 2012-06-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device |
| US7566640B2 (en) | 2003-12-15 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device |
| US7436032B2 (en) | 2003-12-19 | 2008-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit comprising read only memory, semiconductor device comprising the semiconductor integrated circuit, and manufacturing method of the semiconductor integrated circuit |
| US7842561B2 (en) | 2003-12-19 | 2010-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit, semiconductor device, and manufacturing method of the semiconductor integrated circuit |
| US7566010B2 (en) | 2003-12-26 | 2009-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| US7857229B2 (en) | 2003-12-26 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| US8083153B2 (en) | 2003-12-26 | 2011-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| US8662402B2 (en) | 2003-12-26 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Securities, chip mounting product, and manufacturing method thereof |
| JP2005223034A (ja) * | 2004-02-04 | 2005-08-18 | Sony Corp | 配線構造及びパネル型表示装置 |
| US8685835B2 (en) | 2004-02-06 | 2014-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| US7632721B2 (en) | 2004-02-06 | 2009-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| US7968386B2 (en) | 2004-02-06 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film integrated circuit, and element substrate |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2021005113A (ja) * | 2005-12-05 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP7008114B2 (ja) | 2005-12-05 | 2022-01-25 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP2007242895A (ja) * | 2006-03-08 | 2007-09-20 | Mitsubishi Electric Corp | 薄膜トランジスタ装置及びその製造方法 |
| US8471272B2 (en) | 2007-05-18 | 2013-06-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display portion |
| JP2009003434A (ja) * | 2007-05-18 | 2009-01-08 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US10527893B2 (en) | 2010-12-20 | 2020-01-07 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
| US10048548B2 (en) | 2010-12-20 | 2018-08-14 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
| US9224759B2 (en) | 2010-12-20 | 2015-12-29 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
| US8830436B2 (en) | 2010-12-24 | 2014-09-09 | Japan Display West Inc. | Pixel structure, display device, and electronic apparatus |
| JP2014063808A (ja) * | 2012-09-20 | 2014-04-10 | Seiko Epson Corp | 光電変換装置および医療機器 |
| JP2018503118A (ja) * | 2014-12-19 | 2018-02-01 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶表示パネルの製造方法 |
| CN111146215A (zh) * | 2020-02-21 | 2020-05-12 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN111146215B (zh) * | 2020-02-21 | 2022-12-09 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法及显示装置 |
| CN111725281A (zh) * | 2020-06-12 | 2020-09-29 | 维沃移动通信有限公司 | 显示模组及电子设备 |
| CN111725281B (zh) * | 2020-06-12 | 2023-08-04 | 维沃移动通信有限公司 | 显示模组及电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20010053559A1 (en) | Method of fabricating display device | |
| US9035314B2 (en) | Method for manufacturing an electrooptical device | |
| US6590227B2 (en) | Active matrix display device | |
| US9366971B2 (en) | Display device comprising dual transistor with LDD regions overlapping the gate electrodes and one of a source electrode and a drain electrode of first transistor is electrically connected to the second gate electrode | |
| US6686228B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5483763B2 (ja) | 液晶表示装置 | |
| US7851797B2 (en) | Display device including a color filter or color filters over a pixel portion and a driving circuit for driving the pixel portion | |
| US6535535B1 (en) | Laser irradiation method, laser irradiation apparatus, and semiconductor device | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US20020139980A1 (en) | Semiconductor device | |
| US6542205B2 (en) | Display device | |
| JP2001284342A (ja) | 電気光学装置の作製方法 | |
| JP2003098549A (ja) | 半導体装置 | |
| JP4907003B2 (ja) | アクティブマトリクス型表示装置およびそれを用いた電気器具 | |
| JP2000349301A (ja) | 半導体装置およびその作製方法 | |
| JP4896314B2 (ja) | 表示装置 | |
| JP2002164354A (ja) | 半導体装置及びその作製方法 | |
| JP4519278B2 (ja) | 半導体装置の作製方法 | |
| JP4841740B2 (ja) | 半導体装置の作製方法 | |
| JP4836333B2 (ja) | 半導体装置 | |
| JP2000252474A (ja) | 半導体装置の作製方法 | |
| JP2001290171A (ja) | 半導体装置およびその作製方法 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4963158B2 (ja) | 表示装置の作製方法、電気光学装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070430 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071015 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071109 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090106 |