CN111146215A - 一种阵列基板、其制作方法及显示装置 - Google Patents

一种阵列基板、其制作方法及显示装置 Download PDF

Info

Publication number
CN111146215A
CN111146215A CN202010107576.3A CN202010107576A CN111146215A CN 111146215 A CN111146215 A CN 111146215A CN 202010107576 A CN202010107576 A CN 202010107576A CN 111146215 A CN111146215 A CN 111146215A
Authority
CN
China
Prior art keywords
layer
planarization layer
substrate
planarization
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010107576.3A
Other languages
English (en)
Other versions
CN111146215B (zh
Inventor
徐攀
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010107576.3A priority Critical patent/CN111146215B/zh
Publication of CN111146215A publication Critical patent/CN111146215A/zh
Application granted granted Critical
Publication of CN111146215B publication Critical patent/CN111146215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements

Abstract

本发明公开了一种阵列基板、其制作方法及显示装置，通过在钝化层背离衬底基板一侧连续形成第一平坦化层和第二平坦化层，即采用双层平坦化层，每一层的厚度适中，可以采用常规的光刻工艺对每一平坦化层进行单独涂覆和曝光；由于第一平坦化层和第二平坦化层具有的与TFT层漏极对应的第二过孔不交叠，因此在形成第二过孔之前，第二过孔对应区域只有第二平坦化层，容易光刻，且在第一平坦化层上制作第二平坦化层能够提高开口区域的平坦度。因此本发明既可以使用常规的光刻(涂覆和曝光)工艺，又可以提高TFT层背离衬底基板一侧开口区域的平坦度，可以极大缓解采用喷墨打印制作的OLED器件特性的恶化，从而确保OLED器件的特性良好。

Description

一种阵列基板、其制作方法及显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板、其制作方法及显示装置。
背景技术
在平板显示面板中，有机发光二极管(Organic Light Emitting Display，OLED)显示面板因具有自发光、反应快、视角广、亮度高、色彩艳、轻薄等优点而得到人们的广泛重视。
根据发光面的不同OLED显示面板可以分为顶发射和底发射两种。目前OLED显示产品在大尺寸产品中份额越来越高，可以预见未来仍会加速发展。由于底发射技术应用于大尺寸OLED显示产品时，开口率较低，无法满足OLED显示产品的显示效果，因此，需要开发顶发射技术。
目前大尺寸AMOLED面板正在研发一种顶发射喷墨打印OLED的面板技术，简言之，就是像素电路部分在发光器件的下面，发光器件采用喷墨打印技术。喷墨打印OLED器件，需要衬底高度平坦化，如果出现衬底不平坦或平坦度不够，不仅会影响OLED器件的光色，还需影响器件电学特性，最终的结果是OLED器件发光颜色有偏差，效率、寿命等特性也会极大的恶化。因此，对于顶发射喷墨打印技术，需要比较平坦的衬底(TFT背板)。由于顶发射结构的衬底下包括有TFT器件、金属走线等，导致TFT工艺制作完成后的背板表面高低不平，因此一般需要在制作一层有机的平坦化层之后再制作OLED阳极层。但是有机平坦化层的厚度决定了平坦化的效果，太薄的话，平坦效果不够；太厚的话涂胶工艺(Coating)困难，并且太厚的有机膜对于光刻工艺有极大的挑战(在曝光时，有机膜容易无法曝透)。
发明内容
本发明实施例提供一种阵列基板、其制作方法及显示装置，用以解决现有技术中有机平坦化层的厚度太薄导致平坦效果不够，以及有机平坦化层的厚度太厚导致涂胶工艺和光刻工艺困难的问题。
因此，本发明实施例提供了一种阵列基板，包括：衬底基板，位于所述衬底基板一侧的TFT层，位于所述TFT层背离所述衬底基板一侧的钝化层，位于所述钝化层背离所述衬底基板一侧的第一平坦化层，以及位于所述第一平坦化层背离所述衬底基板一侧的第二平坦化层；其中，
所述钝化层具有与所述TFT层漏极对应的第一过孔，所述第二平坦化层具有与所述TFT层漏极对应的第二过孔，所述第一过孔与所述第二过孔对齐；
所述第一平坦化层在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影不交叠。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述第一平坦化层为具有多个网孔的网格状结构，各所述网孔与所述第一过孔一一对应，且所述网孔在所述衬底基板上的正投影面积大于所述第一过孔在所述衬底基板上的正投影面积。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，具有多个开口区域，所述第一平坦化层具有与所述开口区域一一对应的多个独立的块状结构，所述块状结构在所述衬底基板上的正投影与所述开口区域在所述衬底基板上的正投影重叠，或所述块状结构在所述衬底基板上的正投影面积大于所述开口区域在所述衬底基板上的正投影面积。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，具有多个开口区域，所述第一平坦化层具有多个独立的条状结构，每一所述条状结构覆盖一行所述开口区域。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，还包括：位于所述第一平坦化层与所述第二平坦化层之间的绝缘层，所述绝缘层具有与所述第一过孔对齐的第三过孔，且所述绝缘层的厚度为0.2nm-0.8nm。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述第一平坦化层靠近所述第一过孔的侧面为坡面，沿所述第一平坦化层指向所述第一过孔的方向，所述坡面的厚度逐渐降低，且所述坡面的坡角为50°-60°。
可选地，在具体实施时，在本发明实施例提供的上述阵列基板中，所述第一平坦化层的厚度为2μm-3μm，所述第二平坦化层的厚度为2μm-3μm。
相应地，本发明实施例还提供了一种显示装置，包括有机发光显示面板，所述有机发光显示面板包括本发明实施例提供的上述阵列基板。
相应地，本发明实施例还提供了一种本发明提供的上述阵列基板的制作方法，包括：
在衬底基板的一侧依次形成TFT层、钝化层、第一平坦化层和第二平坦化层；所述第一平坦化层在所述衬底基板上的正投影与第一过孔在所述衬底基板上的正投影不交叠；
在所述第二平坦化层与所述TFT层漏极对应的区域形成第二过孔；
在所述钝化层与所述TFT层漏极对应的区域形成所述第一过孔；其中，所述第一过孔与所述第二过孔对齐。
可选地，在具体实施时，在本发明实施例提供的上述制作方法中，在形成所述第二平坦化层之前，还包括：在所述第一平坦化层背离所述衬底基板一侧形成绝缘层；
在所述钝化层形成所述第一过孔的同时，在所述绝缘层形成与所述第一过孔对齐的第三过孔。
本发明实施例的有益效果如下：
本发明实施例提供的阵列基板、其制作方法及显示装置，本发明提供的阵列基板通过在钝化层背离衬底基板一侧连续形成第一平坦化层和第二平坦化层，即本发明采用双层平坦化层，每一层平坦化层的厚度适中，可以采用常规的光刻工艺对每一层平坦化层进行单独涂覆和曝光；由于第一平坦化层和第二平坦化层具有的与TFT层漏极对应的第二过孔不交叠，因此在形成第二过孔之前，第二过孔对应区域只有第二平坦化层，容易光刻，且在第一平坦化层上制作第二平坦化层能够提高开口区域的平坦度。因此本发明在钝化层上连续形成的第一平坦化层和第二平坦化层，既可以使用常规的光刻(涂覆和曝光)工艺，又可以提高TFT层背离衬底基板一侧开口区域的平坦度，可以极大缓解采用喷墨打印制作的OLED器件特性的恶化，从而确保OLED器件的特性良好。
附图说明
图1为相关技术中阵列基板的结构示意图；
图2为本发明实施例提供的阵列基板的剖面结构示意图；
图3为图2对应的阵列基板的俯视结构示意图之一；
图4为图2对应的阵列基板的俯视结构示意图之二；
图5为图2对应的阵列基板的俯视结构示意图之三；
图6为本发明实施例提供的阵列基板的制作方法的流程图；
图7A至图7J分别为本发明实施例执行各步骤后的剖面结构示意。
具体实施方式
为了使本发明的目的，技术方案和优点更加清楚，下面结合附图，对本发明实施例提供的阵列基板、其制作方法及显示装置的具体实施方式进行详细地说明。
附图中各层薄膜厚度和形状不反映阵列基板的真实比例，目的只是示意说明本发明内容。
相关技术中的OLED阵列基板，如图1所示，包括衬底基板1，以及位于衬底基板10上依次层叠设置的TFT层20、钝化层30、平坦化层40、阳极50、像素定义层60和有机发光层70，还包括阴极及后续封装膜层等，在此不做详述。相关技术中图1所示的阵列基板制作时存在以下问题：
1、一般平坦化层40为有机膜层，是一种树脂，其流动性好，因此作为平坦化层，以把TFT背板的段差“磨平”。而对于大尺寸OLED器件中，由于走线较长导致RC Loading和线上阻抗较大，为了减小RC Loading和线上阻抗，使用的走线一般比较厚，造成背板的膜层段差比较大。因此常规的平坦化层难以满足喷墨打印器件所需的平坦度(图1所示的平坦化层40表面不平整)，即OLED器件的衬底不够平整，导致OLED器件特性不佳。
2、如果使用更厚的平坦化层，即Coating时增加平坦化层的厚度，理论上可以达到更好的平坦度。但是Coating很厚的平坦化层，一般Coating设备无法达到。并且一次Coating的平坦化层过厚，在平坦化层图形化(制作阳极50与TFT层20源漏极电连接的过孔)时，曝光能量需要非常大，极易造成曝光不彻底(曝不透)，平坦化层40的过孔不能打开，造成阳极50与TFT连接失效，即使平坦化层40的过孔能打开，平坦化层40过厚导致过孔较深，还容易导致阳极50在过孔处发生断线的风险。
有鉴于此，本发明实施例提供了一种阵列基板，如图2所示，包括：衬底基板1，位于衬底基板1一侧的TFT层2，位于TFT层2背离衬底基板1一侧的钝化层3，位于钝化层3背离衬底基板1一侧的第一平坦化层41，以及位于第一平坦化层41背离衬底基板1一侧的第二平坦化层42；其中，
钝化层3具有与TFT层2漏极对应的第一过孔V1，第二平坦化层42具有与TFT层2漏极对应的第二过孔V2，第一过孔V1与第二过孔V2对齐；
第一平坦化层41在衬底基板1上的正投影与第一过孔41在衬底基板1上的正投影不交叠。
本发明实施例提供的上述阵列基板，通过在钝化层3背离衬底基板1一侧连续形成第一平坦化层41和第二平坦化层42，即本发明采用双层平坦化层，每一层平坦化层的厚度适中，可以采用常规的光刻工艺对每一层平坦化层进行单独涂覆和曝光；由于第一平坦化层41和钝化层3具有的与TFT层2漏极对应的第一过孔V1不交叠，因此在形成第二过孔V2之前，第二过孔V2对应区域只有第二平坦化层41，容易光刻，且在第一平坦化层41上制作第二平坦化层42能够提高开口区域(发光区)的平坦度。因此本发明在钝化层3上连续形成的第一平坦化层41和第二平坦化层42，既可以使用常规的光刻(涂覆和曝光)工艺，又可以提高TFT层2背离衬底基板1一侧开口区域的平坦度，可以极大缓解采用喷墨打印制作的OLED器件特性的恶化，从而确保OLED器件的特性良好。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图3-图5所示，图3-图5分别为图2所示的阵列基板的俯视结构示意图，具有多个开口区域，各开口区域分别制作不同发光颜色的发光器件，例如红色发光器件R、绿色发光器件G和蓝色发光器件B，各发光器件的阳极通过过孔与TFT层的漏极电连接。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图3所示，图3为图2所示的阵列基板的一种俯视结构示意图，第一平坦化层41为具有多个网孔01的网格状结构，各网孔01与第一过孔V1一一对应，且网孔01在衬底基板1上的正投影面积大于第一过孔V1在衬底基板1上的正投影面积。具体地，在制作完第一平坦化层41后，采用光刻工艺对第一平坦化层41进行曝光显影，以在第一平坦化层41与第一过孔V1对应的区域形成正投影面积大于第一过孔V1网孔01，这样第一平坦化层41与第一过孔V1有一定的距离，因此后续制作的第二平坦化层42在阳极与TFT层2搭接的过孔处的厚度基本为第二平坦化层42的厚度，所以不会影响常规的曝光工艺。并且由于平坦化层材料为树脂材料，具有一定的流动性，网孔01较大可以使第一平坦化层41的边缘形成坡面，这样在后续涂覆第二平坦化层42时，可以使第二平坦化层42靠近第一过孔V1的区域具有坡面，坡面可以避免在后续制作阳极时发生断线的风险。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图4所示，图4为图2所示的阵列基板的又一种俯视结构示意图，具有多个开口区域，第一平坦化层41具有与开口区域一一对应的多个独立的块状结构411，块状结构411在衬底基板1上的正投影与开口区域在衬底基板1上的正投影重叠，由于第一平坦化层41只保留在开口区域，并且阳极与TFT搭接过孔与开口区域具有一定的距离，因此第二平坦化层42在阳极与TFT搭接的过孔处的厚度基本为第二平坦化层42的厚度，所以不会影响常规的曝光工艺；并且由于平坦化层材料为树脂材料，具有一定的流动性，块状结构411距离阳极与TFT搭接的过孔有一段距离，可以使第一平坦化层41的边缘形成坡面，这样在后续涂覆第二平坦化层42时，可以使第二平坦化层42靠近第一过孔V1的区域具有坡面，坡面可以避免在后续制作阳极时发生断线的风险。当然，在具体实施时，块状结构411在衬底基板1上的正投影面积也可以大于开口区域在衬底基板1上的正投影面积，只要保证块状结构411距离阳极与TFT搭接的过孔有一定距离即可，具体块状结构411的大小可以根据实际需要进行设计，在合理范围内均属于本发明保护的范围。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图5所示，图5为图2所示的阵列基板的又一种俯视结构示意图，具有多个开口区域，第一平坦化层41具有多个独立的条状结构412，每一条状结构412覆盖一行开口区域。具体地，将第一平坦化层41设计成包括多个覆盖一行开口区域的条状结构412，可以减少对第一平坦化层41的Mask工艺，降低制作成本；另外，图5的结构除了具有能够降低制作成本的技术效果外，还具有与图3和图4相同的技术效果，具体参见对图3和图4的描述，在此不做赘述。
在具体实施时，由于本发明实施例采用连续制作两层平坦化层，由于外界一些不可抗因素，可能导致连续两次涂覆的平坦化层的涂胶出现相容现象，导致第二平坦化层涂胶异常，因此在本发明实施例提供的上述阵列基板中，还可以包括：位于第一平坦化层与第二平坦化层之间的绝缘层，绝缘层具有与第一过孔对齐的第三过孔，且绝缘层的厚度为0.2nm-0.8nm。这样可以在第一平坦化层图形化完成后，沉积一层薄薄的绝缘层，然后再进行第二平坦化层涂覆及图形化，最后对钝化层进行图形化的同时把绝缘层也进行刻蚀即可。
在具体实施时，在本发明实施例提供的上述阵列基板中，绝缘层的厚度优选为0.5nm。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2所示，第一平坦化层41靠近第一过孔V1的侧面为坡面，沿第一平坦化层41指向第一过孔V1的方向，坡面的厚度逐渐降低，且坡面的坡角为50°-60°。这样可以保证后续制作的第二平坦化层42也具有坡面，进一步避免阳极断线的风险。
在具体实施时，在本发明实施例提供的上述阵列基板中，第一平坦化层的厚度可以为2μm-3μm，第二平坦化层的厚度可以为2μm-3μm。这样每一层平坦化层的厚度适中，可以采用常规的光刻工艺对每一层平坦化层进行单独涂覆和曝光，而且还可以提高TFT层背离衬底基板一侧开口区域的平坦度。
在具体实施时，在本发明实施例提供的上述阵列基板中，如图2所示，还包括：阳极5，像素定义层6，有机发光层7，以及阴极和后续封装膜层；阳极5通过第一过孔V1和第二过孔V2与TFT层2电连接。
需要说明的是，本发明实施例提供的阵列基板主要是应用于大尺寸的顶发射OLED器件。
根据半导体制作特点和器件特性，一般大尺寸OLED的背板使用的是oxide工艺，oxide TFT易受光照而特性变化，因此一般Oxide TFT面板中，关键的TFT器件使用遮光层(LS)对有源层进行遮光。
基于同一发明构思，本发明实施例还提供了一种上述阵列基板的制作方法，如图6所示，包括：
S601、在衬底基板的一侧依次形成TFT层、钝化层、第一平坦化层和第二平坦化层；第一平坦化层在衬底基板上的正投影与第一过孔在衬底基板上的正投影不交叠；
S602、在第二平坦化层与TFT层漏极对应的区域形成第二过孔；
S603、在钝化层与TFT层漏极对应的区域形成第一过孔；其中，第一过孔与第二过孔对齐。
在具体实施时，为了防止连续两次涂覆的平坦化层之间出现涂胶相容现象而导致第二平坦化层涂胶异常，在本发明实施例提供的上述阵列基板的制作方法中，在形成第二平坦化层之前，还可以包括：在第一平坦化层背离衬底基板一侧形成绝缘层；
在钝化层形成第一过孔的同时，在绝缘层形成与第一过孔对齐的第三过孔。
下面通过具体实施例对图2所示的阵列基板的制作方法进行详细阐述。
图2和图4所示的阵列基板的制作方法可以包括以下步骤：
(1)在衬底基板1上沉积遮光膜材并图形化形成遮光层11，如图7A所示。
(2)在形成有遮光层11的衬底基板1上依次形成缓冲层12，在缓冲层12上沉积半导体膜材(如氧化物半导体材料)，对半导体膜材进行图形化以及导体化形成有源层13，如图7B所示。
(3)在形成有有源层13的衬底基板1上依次沉积绝缘膜材和金属膜材，先对金属膜材进行图形化形成栅极15，再对绝缘膜材进行图形化形成栅绝缘层14，如图7C所示。
(4)在形成有栅极15的衬底基板1上依次形成层间介质层16，并对层间介质层16进行图形化，在与有源层13导体化对应区域形成过孔，再沉积金属膜材，并对金属膜材进行图形化以形成与有源层13电连接的源极17和漏极18，如图7D所示。
通过上述步骤(1)-(4)即在衬底基板1上形成了TFT层2，如图7D’所示。
(5)在TFT层2背离衬底基板1沉积钝化层3，如图7E所示。
(6)在钝化层3背离衬底基板1涂覆树脂材料，并对树脂材料进行图形化，形成与各开口区域一一对应的多个独立的块状结构，即只保留开口区域的第一平坦化层41，其他区域去掉，所有块状结构构成第一平坦化层41，如图7F所示；具体地，形成第一平坦化层41的过程包括涂覆、曝光、显影和后烘工艺。
(7)在第一平坦化层41背离衬底基板1一侧涂覆树脂材料，并对树脂材料进行图形化，形成与TFT层2漏极对应的第二过孔V2，一形成第二平坦化层42，如图7G所示；具体地，形成第二平坦化层42的过程包括涂覆、曝光、显影和后烘工艺。
(8)对钝化层3进行图形化，形成与第一过孔V1对齐的第二过孔V2，如图7H所示。具体地，形成具有第二过孔V2飞钝化层3的过程包括涂覆光阻层、曝光、刻蚀和显影。
(9)在钝化层3背离衬底基板1一侧沉积阳极材料，并对阳极材料图形化形成阳极5，阳极5通过第一过孔V1和第二过孔V2与TFT层2漏极电连接，如图7I所示。
(10)在阳极5背离衬底基板1一侧沉积像素定义膜材，并对像素定义膜材进行图形化形成像素定义层6，如图7J所示。
(11)在像素定义层6限定出的开口区域采用喷墨打印工艺形成有机发光层7，如图2所示。
通过上述实施例一的步骤(1)至步骤(11)后可以得到本发明实施例提供的图2所示的阵列基板。
在具体实施时，在本发明的上述步骤(11)之后还制作阴极以及封装膜层，在此不做详述。
需要说明的是，本发明上述制作过程没有在第一平坦化层和第二平坦化层之间形成绝缘层，也可以形成绝缘层，即在形成第二平坦化层之前在第一平坦化层背离衬底基板一侧形成绝缘层，如何在对钝化层图形化形成第一过孔的同时，在绝缘层形成与第一过孔对齐的第三过孔即可，其余膜层制作工艺相同。
本发明上述步骤(1)至步骤(11)是以第一平坦化层41为具有独立的多个块状结构为例进行说明的，图3和图5与图4的区别仅在于第一平坦化层41的Mask工艺不同，其余膜层的制作方法均相同，在此不做详述。
需要说明的是，在本发明实施例提供的上述制作方法中，制作各膜层的制作工艺可只包括光刻工艺，或，可以包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。在具体实施时，可根据本发明中所形成的结构选择相应的构图工艺。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括有机发光显示面板，该有机发光显示面板包括本发明实施例提供的上述阵列基板。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置解决问题的原理与前述阵列基板相似，因此该显示装置的实施可以参见前述阵列基板的实施，重复之处在此不再赘述。
本发明实施例提供的阵列基板、其制作方法及显示装置，本发明提供的阵列基板通过在钝化层背离衬底基板一侧连续形成第一平坦化层和第二平坦化层，即本发明采用双层平坦化层，每一层平坦化层的厚度适中，可以采用常规的光刻工艺对每一层平坦化层进行单独涂覆和曝光；由于第一平坦化层和第二平坦化层具有的与TFT层漏极对应的第二过孔不交叠，因此在形成第二过孔之前，第二过孔对应区域只有第二平坦化层，容易光刻，且在第一平坦化层上制作第二平坦化层能够提高开口区域的平坦度。因此本发明在钝化层上连续形成的第一平坦化层和第二平坦化层，既可以使用常规的光刻(涂覆和曝光)工艺，又可以提高TFT层背离衬底基板一侧开口区域的平坦度，可以极大缓解采用喷墨打印制作的OLED器件特性的恶化，从而确保OLED器件的特性良好。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，其特征在于，包括：衬底基板，位于所述衬底基板一侧的TFT层，位于所述TFT层背离所述衬底基板一侧的钝化层，位于所述钝化层背离所述衬底基板一侧的第一平坦化层，以及位于所述第一平坦化层背离所述衬底基板一侧的第二平坦化层；其中，
所述钝化层具有与所述TFT层漏极对应的第一过孔，所述第二平坦化层具有与所述TFT层漏极对应的第二过孔，所述第一过孔与所述第二过孔对齐；
所述第一平坦化层在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影不交叠。
2.如权利要求1所述的阵列基板，其特征在于，所述第一平坦化层为具有多个网孔的网格状结构，各所述网孔与所述第一过孔一一对应，且所述网孔在所述衬底基板上的正投影面积大于所述第一过孔在所述衬底基板上的正投影面积。
3.如权利要求1所述的阵列基板，其特征在于，具有多个开口区域，所述第一平坦化层具有与所述开口区域一一对应的多个独立的块状结构，所述块状结构在所述衬底基板上的正投影与所述开口区域在所述衬底基板上的正投影重叠，或所述块状结构在所述衬底基板上的正投影面积大于所述开口区域在所述衬底基板上的正投影面积。
4.如权利要求1所述的阵列基板，其特征在于，具有多个开口区域，所述第一平坦化层具有多个独立的条状结构，每一所述条状结构覆盖一行所述开口区域。
5.如权利要求1-4任一项所述的阵列基板，其特征在于，还包括：位于所述第一平坦化层与所述第二平坦化层之间的绝缘层，所述绝缘层具有与所述第一过孔对齐的第三过孔，且所述绝缘层的厚度为0.2nm-0.8nm。
6.如权利要求1-4任一项所述的阵列基板，其特征在于，所述第一平坦化层靠近所述第一过孔的侧面为坡面，沿所述第一平坦化层指向所述第一过孔的方向，所述坡面的厚度逐渐降低，且所述坡面的坡角为50°-60°。
7.如权利要求1所述的阵列基板，其特征在于，所述第一平坦化层的厚度为2μm-3μm，所述第二平坦化层的厚度为2μm-3μm。
8.一种显示装置，其特征在于，包括有机发光显示面板，所述有机发光显示面板包括如权利要求8所述的有机发光显示面板。
9.一种如权利要求1-7任一项所述的阵列基板的制作方法，其特征在于，包括：
在衬底基板的一侧依次形成TFT层、钝化层、第一平坦化层和第二平坦化层；所述第一平坦化层在所述衬底基板上的正投影与第一过孔在所述衬底基板上的正投影不交叠；
在所述第二平坦化层与所述TFT层漏极对应的区域形成第二过孔；
在所述钝化层与所述TFT层漏极对应的区域形成所述第一过孔；其中，所述第一过孔与所述第二过孔对齐。
10.如权利要求9所述的制作方法，其特征在于，在形成所述第二平坦化层之前，还包括：在所述第一平坦化层背离所述衬底基板一侧形成绝缘层；
在所述钝化层形成所述第一过孔的同时，在所述绝缘层形成与所述第一过孔对齐的第三过孔。
CN202010107576.3A 2020-02-21 2020-02-21 一种阵列基板、其制作方法及显示装置 Active CN111146215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010107576.3A CN111146215B (zh) 2020-02-21 2020-02-21 一种阵列基板、其制作方法及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010107576.3A CN111146215B (zh) 2020-02-21 2020-02-21 一种阵列基板、其制作方法及显示装置

Publications (2)

Publication Number Publication Date
CN111146215A true CN111146215A (zh) 2020-05-12
CN111146215B CN111146215B (zh) 2022-12-09

Family

ID=70527746

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010107576.3A Active CN111146215B (zh) 2020-02-21 2020-02-21 一种阵列基板、其制作方法及显示装置

Country Status (1)

Country Link
CN (1) CN111146215B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725281A (zh) * 2020-06-12 2020-09-29 维沃移动通信有限公司 显示模组及电子设备
CN111987136A (zh) * 2020-09-09 2020-11-24 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
CN113097223A (zh) * 2021-03-17 2021-07-09 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN113540199A (zh) * 2021-07-16 2021-10-22 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
WO2022088534A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 驱动背板及其制备方法和显示面板
WO2023024136A1 (zh) * 2021-08-27 2023-03-02 深圳市华星光电半导体显示技术有限公司 显示面板

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
WO2014196402A1 (ja) * 2013-06-03 2014-12-11 住友化学株式会社 表示装置
CN104681565A (zh) * 2013-11-29 2015-06-03 乐金显示有限公司 阵列基板及其制造方法
CN105895581A (zh) * 2016-06-22 2016-08-24 武汉华星光电技术有限公司 Tft基板的制作方法
CN106876417A (zh) * 2017-04-24 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110112146A (zh) * 2019-05-17 2019-08-09 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
WO2019186807A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
CN110534549A (zh) * 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110752220A (zh) * 2019-10-30 2020-02-04 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN110797303A (zh) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 一种基板及其制备方法、显示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284342A (ja) * 2000-01-25 2001-10-12 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
WO2014196402A1 (ja) * 2013-06-03 2014-12-11 住友化学株式会社 表示装置
CN104681565A (zh) * 2013-11-29 2015-06-03 乐金显示有限公司 阵列基板及其制造方法
CN105895581A (zh) * 2016-06-22 2016-08-24 武汉华星光电技术有限公司 Tft基板的制作方法
CN106876417A (zh) * 2017-04-24 2017-06-20 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
WO2019186807A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
CN110112146A (zh) * 2019-05-17 2019-08-09 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示面板
CN110534549A (zh) * 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110752220A (zh) * 2019-10-30 2020-02-04 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
CN110797303A (zh) * 2019-11-08 2020-02-14 京东方科技集团股份有限公司 一种基板及其制备方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111725281A (zh) * 2020-06-12 2020-09-29 维沃移动通信有限公司 显示模组及电子设备
CN111725281B (zh) * 2020-06-12 2023-08-04 维沃移动通信有限公司 显示模组及电子设备
CN111987136A (zh) * 2020-09-09 2020-11-24 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
WO2022052249A1 (zh) * 2020-09-09 2022-03-17 深圳市华星光电半导体显示技术有限公司 Oled 显示面板及其制备方法
US20220320210A1 (en) * 2020-09-09 2022-10-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled display panel and method for manufacturing the same
CN111987136B (zh) * 2020-09-09 2022-12-23 深圳市华星光电半导体显示技术有限公司 Oled显示面板及其制备方法
US11665935B2 (en) * 2020-09-09 2023-05-30 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and method for manufacturing the same
WO2022088534A1 (zh) * 2020-10-30 2022-05-05 京东方科技集团股份有限公司 驱动背板及其制备方法和显示面板
CN114442353A (zh) * 2020-10-30 2022-05-06 京东方科技集团股份有限公司 驱动背板及其制备方法和显示面板
CN113097223A (zh) * 2021-03-17 2021-07-09 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN113540199A (zh) * 2021-07-16 2021-10-22 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
WO2023024136A1 (zh) * 2021-08-27 2023-03-02 深圳市华星光电半导体显示技术有限公司 显示面板

Also Published As

Publication number Publication date
CN111146215B (zh) 2022-12-09

Similar Documents

Publication Publication Date Title
CN111146215B (zh) 一种阵列基板、其制作方法及显示装置
US10658440B2 (en) Organic light emitting diode display device and method of fabricating the same
US11296160B2 (en) Display substrate, display apparatus, and method of fabricating the display substrate
US9252398B2 (en) Organic light emitting diode display device and method of fabricating the same
CN110890406B (zh) 一种有机发光显示背板、其制作方法及显示装置
US9825256B2 (en) Display panel having a top surface of the conductive layer coplanar with a top surface of the pixel define layer
US20220367581A1 (en) Display substrate and preparation method therefor, and display apparatus
US20220336556A1 (en) Display substrate and manufacturing method therefor, and display device
CN108831914B (zh) 一种有机发光显示面板、其制作方法及显示装置
US11183111B2 (en) Pixel unit and method for manufacturing the same, and double-sided OLED display device
CN111785760B (zh) 一种显示基板及其制备方法、显示装置
CN111987136A (zh) Oled显示面板及其制备方法
KR102015847B1 (ko) 유기전계 발광소자
CN108231846B (zh) 一种显示基板及其制备方法、显示装置
US20210151548A1 (en) Display panel and manufacturing method thereof, and display device
WO2020233485A1 (zh) 发光器件及其制造方法、掩膜板、显示装置
CN111415963A (zh) 显示面板及其制备方法
JP2023518622A (ja) 表示基板及びその製造方法、表示マザーボード並びに表示装置
WO2021164132A1 (zh) 有机发光二极管显示器及其制造方法
KR102614588B1 (ko) 표시 장치의 제조 방법
CN114420859B (zh) 一种显示基板、显示装置及显示基板的制备方法
US20220399433A1 (en) Display Substrate and Display Apparatus
CN110828484A (zh) 一种显示面板、其制作方法及显示装置
CN219642841U (zh) 一种显示背板、虚拟显示装置
CN116782707A (zh) 显示基板及其制作方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant