CN106876417A - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN106876417A
CN106876417A CN201710271721.XA CN201710271721A CN106876417A CN 106876417 A CN106876417 A CN 106876417A CN 201710271721 A CN201710271721 A CN 201710271721A CN 106876417 A CN106876417 A CN 106876417A
Authority
CN
China
Prior art keywords
contact hole
layer
touching signals
passivation layer
drain contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710271721.XA
Other languages
English (en)
Other versions
CN106876417B (zh
Inventor
刘弘
王凤国
史大为
武新国
王子峰
李峰
郭志轩
马波
李元博
段岑鸿
赵晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710271721.XA priority Critical patent/CN106876417B/zh
Publication of CN106876417A publication Critical patent/CN106876417A/zh
Application granted granted Critical
Publication of CN106876417B publication Critical patent/CN106876417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明实施例提供一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可确保第一漏极接触孔与触控信号线接触孔不连通，且不影响触控电极和触控信号线的搭接。该方法包括：在衬底基板上形成金属层，所述金属层包括漏极和触控信号线；形成第一钝化层和平坦层，所述第一钝化层和所述平坦层上具有第一漏极接触孔和触控信号线接触孔，以分别露出漏极和触控信号线；其中，所述第一钝化层靠近所述金属层，且所述第一钝化层通过干刻工艺形成；形成触控电极，所述触控电极穿过所述第一钝化层和所述平坦层上的所述触控信号线接触孔与所述触控信号线相连接。用于制备阵列基板。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
随着显示技术的发展，触控屏(Touch Panel)技术进入快速发展时期，触控屏按照触控电极的设置位置可以分为外挂式触控屏和内嵌式触控屏，内嵌式触控屏可以分为：外置式触摸屏(On cell Touch Panel)和嵌入式触摸屏(In Cell Touch Panel)。其中，InCell触控屏又可分为复合内嵌式(Hybrid In Cell，简称HIC)触控屏和完全内嵌式(FullIn Cell，简称FIC)触控屏。
目前，高分辨率(Pixels Per Inch，简称PPI)的In Cell触摸屏已成为触控屏的主要发展方向。现有技术中，In Cell触摸屏的结构如图1(a)所示，包括依次设置在衬底基板10上的金属层、平坦层40、触控电极50、钝化层60以及像素电极70，其中，金属层包括漏极20和触控信号线30，漏极20穿过平坦层40和钝化层60上的过孔与像素电极70相连接，触控信号线30穿过平坦层40上的过孔与触控电极50相连接。由于平坦层40上设置有漏极接触孔和触控信号线接触孔，而对于高PPI的In Cell触摸屏来说，每个亚像素区域的尺寸都较小，因而实际制作时平坦层40上的漏极接触孔和触控信号线接触孔之间的距离小于5μm。此外，平坦层40的材料一般为有机材料，例如亚克力，因而平坦层40上的过孔常采用曝光、显影工艺形成。然而，由于平坦层40的厚度较大，因而显影过程不易掌控过孔的关键尺寸(CriticalDimension，简称CD)、角度(Profile)以及与其它孔的重叠程度(Overlay)，因而平坦层40上的漏极接触孔和触控信号线接触孔可能会连在一起，从而会导致不良。
In Cell触摸屏实际制作过程中，由于漏极20既需要与有源层相连，又需要穿过平坦层40和钝化层60上的过孔与像素电极70相连，因而平坦层40上的漏极接触孔的位置不能移动。如图1(b)所示，为了避免平坦层40上的漏极接触孔和触控信号线接触孔连通，因而制作时可能会将平坦层40上的触控信号线接触孔向远离漏极接触孔方向移动，以使平坦层40上的漏极接触孔和触控信号线接触孔之间的距离大于5μm。
然而，触控信号线30的材料为如图2(a)和图2(b)所示的Ti/Al/Ti(钛/铝/钛)叠层材料，由于触控信号线30较细，因而触控信号线接触孔移动后，如图2(a)所示触控信号线接触孔远离漏极20的一侧会悬空，这样在采用曝光、显影形成平坦层40上的过孔时，如图2(b)所示，显影液会腐蚀触控信号线30中的Al，从而导致Al内缩，进而导致触控电极50与触控信号线30的搭接不良，影响产品显示画面的品质和触控性能。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可确保漏极接触孔与触控信号线接触孔不连通，且不影响触控电极和触控信号线的搭接。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种阵列基板的制备方法，包括：在衬底基板上形成金属层，所述金属层包括漏极和触控信号线；形成第一钝化层和平坦层，所述第一钝化层和所述平坦层上具有第一漏极接触孔和触控信号线接触孔，以分别露出漏极和触控信号线；其中，所述第一钝化层靠近所述金属层，且所述第一钝化层通过干刻工艺形成；形成触控电极，所述触控电极穿过所述第一钝化层和所述平坦层上的所述触控信号线接触孔与所述触控信号线相连接。
优选的，形成第一钝化层和平坦层，具体包括：利用干刻工艺形成第一钝化层，所述第一钝化层具有第一触控信号线接触孔和第一子漏极接触孔；形成平坦层，所述平坦层具有第二触控信号线接触孔和第二子漏极接触孔；其中，所述第一触控信号线接触孔和所述第二触控信号线接触孔连通，以形成触控信号线接触孔，所述第一子漏极接触孔和所述第二子漏极接触孔连通，以形成第一漏极接触孔。
进一步优选的，形成平坦层，具体包括：通过曝光、显影工艺形成平坦层。
优选的，形成第一钝化层和平坦层，具体包括：形成第一钝化层薄膜；形成平坦层薄膜，对所述平坦层薄膜进行固化；利用干刻工艺同时对所述第一钝化层薄膜和固化后的所述平坦层薄膜进行刻蚀，以形成触控信号线接触孔和第一漏极接触孔。
优选的，所述第一钝化层的厚度小于所述平坦层的厚度。
优选的，在形成触控电极之后，所述方法还包括：形成第二钝化层，所述第二钝化层具有第二漏极接触孔，所述第一漏极接触孔与所述第二漏极接触孔连通；形成像素电极，所述像素电极穿过所述第一漏极接触孔和所述第二漏极接触孔与所述漏极相连接。
优选的，在形成金属层之前，所述方法还包括：在衬底基板上形成遮光图案；所述遮光图案位于所述阵列基板的像素界定区；在形成有所述遮光图案的衬底基板上形成缓冲层；在形成有所述缓冲层的衬底基板上形成有源层；在形成有所述有源层的衬底基板上形成栅绝缘层；在形成有所述栅绝缘层上的衬底基板上形成栅极；在形成有所述栅极的衬底基板上形成中间介电层；所述漏极穿过所述中间介电层和所述栅绝缘层与所述有源层接触。
第二方面，提供一种阵列基板，包括衬底基板以及依次设置在衬底基板上的金属层、第一钝化层、平坦层和触控电极；所述金属层包括源漏极和触控信号线；其中，所述第一钝化层和所述平坦层上具有第一漏极接触孔和触控信号线接触孔，所述触控电极穿过触控信号线接触孔与所述触控信号线相连接；所述第一钝化层通过干刻工艺形成。
优选的，所述阵列基板还包括设置在触控电极上的第二钝化层和像素电极；所述第二钝化层具有第二漏极接触孔，所述第一漏极接触孔和所述第二漏极接触孔连通，所述像素电极穿过所述第一漏极接触孔和所述第二漏极接触孔与所述漏极相连接。
优选的，所述阵列基板还包括依次设置在所述衬底基板和所述金属层之间的遮光图案、缓冲层、有源层、栅绝缘层、栅极和中间介电层；其中，所述源漏极穿过所述中间介电层和所述栅绝缘层上的过孔与所述有源层接触，所述遮光图案靠近所述衬底基板设置。
第三方面，提供一种显示装置，包括上述的阵列基板。
本发明实施例提供一种阵列基板及其制备方法、显示装置，由于金属层上形成有第一钝化层和平坦层，第一钝化层通过干刻工艺形成，而干刻工艺对过孔的关键尺寸、角度以及与其它孔的重叠程度易于控制，因而可以避免第一钝化层上的第一漏极接触孔和触控信号线接触孔连通。
在此基础上，在第一钝化层上形成平坦层，若平坦层上的过孔采用曝光、显影工艺形成，即使平坦层上的触控信号线接触孔向远离第一漏极接触孔的方向移动，由于形成平坦层过孔的显影液不会腐蚀第一钝化层，因而平坦层成孔时便不会腐蚀到触控信号线的侧边；若平坦层上的过孔采用干刻工艺形成，一方面，干刻工艺形成的过孔关键尺寸、角度以及与其它孔的重叠程度易于控制，另一方面，即使平坦层上的触控信号线接触孔向远离第一漏极接触孔的方向移动，干刻工艺所采用的刻蚀气体也不会腐蚀到触控信号线，因而在金属层上形成第一钝化层，第一钝化层采用干刻工艺形成可确保第一漏极接触孔与触控信号线接触孔不连接，且不影响触控电极和触控信号线的搭接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1(a)为现有技术提供的一种阵列基板的结构示意图一；
图1(b)为现有技术提供的一种阵列基板的结构示意图二；
图2(a)为图1(b)中A点放大示意图一；
图2(b)为图1(b)中A点放大示意图二；
图3为本发明实施例提供的一种阵列基板的制备方法的流程示意图；
图4为本发明实施例提供的一种在衬底基板上形成金属层的结构示意图；
图5(a)为本发明实施例提供的一种在衬底基板上形成金属层、第一钝化层和平坦层的结构示意图一；
图5(b)为本发明实施例提供的一种在衬底基板上形成金属层、第一钝化层和平坦层的结构示意图二；
图6为本发明实施例提供的一种阵列基板的结构示意图一；
图7为本发明实施例提供的一种在衬底基板上形成第一钝化层的结构示意图；
图8(a)为本发明实施例提供的一种在衬底基板上形成第一钝化层薄膜的结构示意图；
图8(b)为本发明实施例提供的一种在衬底基板上形成第一钝化层薄膜和平坦层薄膜的结构示意图；
图9(a)为本发明实施例提供的一种阵列基板的结构示意图二；
图9(b)为本发明实施例提供的一种阵列基板的结构示意图三；
图10(a)为本发明实施例提供的一种阵列基板的结构示意图四；
图10(b)为本发明实施例提供的一种阵列基板的结构示意图五；
图11(a)为本发明实施例提供的一种阵列基板的结构示意图六；
图11(b)为本发明实施例提供的一种阵列基板的结构示意图七。
附图标记：
10-衬底基板；20-漏极；201-第一漏极接触孔；2011-第一子漏极接触孔；2012-第二子漏极接触孔；202-第二漏极接触孔；30-触控信号线；301-触控信号线接触孔；3011-第一触控信号线接触孔；3012-第二触控信号线接触孔；40-平坦层；50-触控电极；60-第二钝化层(钝化层)；70-像素电极；80-第一钝化层；90-第一钝化层薄膜；100-平坦层薄膜；110-遮光图案；120-缓冲层；130-有源层；140-栅绝缘层；150-栅极；160-中间介电层；170-源极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种阵列基板的制备方法，如图3所示，包括：
S100、如图4所示，在衬底基板10上形成金属层，金属层包括漏极20和触控信号线30。
此处，对于漏极20和触控信号线30的材料不进行限定，漏极20和触控信号线30的材料可以相同，也可以不同。当漏极20和触控信号线30的材料不同时，可以先形成漏极20，再形成触控信号线30；也可以先形成触控信号线30，再形成漏极20。
在此基础上，由于触控信号线30通常由金属材料形成，因而也可以将触控信号线30称为触控金属图案(Touch pattern Metal，简称TPM)。由于Ti/Al/Ti叠层材料的导电性能好，因而本发明实施例优选触控信号线30的材料为Ti/Al/Ti叠层材料。
需要说明的是，本发明实施例可以在形成漏极20的同时形成源极，本发明说明书附图4未示意出源极。
S101、如图5(a)和图5(b)所示，形成第一钝化层80和平坦层40，第一钝化层80和平坦层40上具有第一漏极接触孔201和触控信号线接触孔301，以分别露出漏极20和触控信号线30；其中，第一钝化层80靠近金属层，且第一钝化层80通过干刻工艺形成。
其中，用于和漏极接触的过孔称为漏极接触孔，用于和触控信号线30接触的过孔称为触控信号线接触孔301。
此处，本领域技术人员应该明白，钝化层(Passivation，简称PVX)的材料一般为氮化硅(SiNx)、氧化硅(SiOx)或氮氧化硅(SiOxNy)中的至少一种。平坦层(Planarization，简称PLN)40的材料一般为有机材料，具体的，平坦层40的材料例如可以包括亚克力。
此外，第一钝化层80上的过孔和平坦层40上的过孔可以如图5(a)所示通过一次构图同时形成；也可以如图5(b)所示，先形成第一钝化层80上的过孔，再形成平坦层40上的过孔。当第一钝化层80上的过孔和平坦层40上的过孔通过一次同时形成时，由于第一钝化层80通过干刻工艺形成，因而第一钝化层80和平坦层40同时通过干刻工艺形成。当先形成第一钝化层80上的过孔，再形成平坦层40上的过孔时，对于平坦层40可以采用干刻工艺形成，也可以采用曝光、显影工艺形成，对此不进行限定。
基于上述，需要说明的是，相对于湿刻工艺和曝光、显影工艺，干刻工艺能够更精确地管控过孔的关键尺寸、角度以及与其它孔的重叠程度。
S102、如图6所示，形成触控电极50，触控电极50穿过第一钝化层80和平坦层40上的触控信号线接触孔301与触控信号线30相连接。
其中，对于触控电极50的材料不进行限定，只要是透明材料即可。示例的，触控电极50的材料可以是ITO(Indium Tin Oxide，氧化铟锡)、IZO(Indium Zinc Oxide，氧化铟锌)或FTO(Fluorine-Doped Tin Oxide，氟掺杂二氧化锡)中的至少一种。在触摸时，触控电极50可以将触控信号传递给触控信号线30。此处，公共电极可以相当于触控电极50，公共电极的材料可以为ITO，称为common ITO，简称C-ITO。
本发明实施例提供一种阵列基板的制备方法，由于金属层上形成有第一钝化层80和平坦层40，第一钝化层80通过干刻工艺形成，而干刻工艺对过孔的关键尺寸、角度以及与其它孔的重叠程度易于控制，因而可以避免第一钝化层80上的第一漏极接触孔201和触控信号线接触孔301连通。
在此基础上，在第一钝化层80上形成平坦层40，若平坦层40上的过孔采用曝光、显影工艺形成，即使平坦层40上的触控信号线接触孔301向远离第一漏极接触孔201的方向移动，由于形成平坦层40过孔的显影液不会腐蚀第一钝化层80，因而平坦层40成孔时便不会腐蚀到触控信号线30的侧边；若平坦层40上的过孔采用干刻工艺形成，一方面，干刻工艺形成的过孔关键尺寸、角度以及与其它孔的重叠程度易于控制，另一方面，即使平坦层40上的触控信号线接触孔301向远离第一漏极接触孔201的方向移动，干刻工艺所采用的刻蚀气体也不会腐蚀到触控信号线30，因而在金属层上形成第一钝化层80，第一钝化层80采用干刻工艺形成可确保第一漏极接触孔201与触控信号线接触孔301不连接，且不影响触控电极50和触控信号线30的搭接。
可选的，步骤S101具体包括：
S200、如图7所示，利用干刻工艺形成第一钝化层80，第一钝化层80具有第一触控信号线接触孔3011和第一子漏极接触孔2011。
此处，形成第一钝化层80具体可以是：先在金属层上形成一层第一钝化层薄膜，再利用曝光、显影以及刻蚀工艺形成第一钝化层80。可以利用气相沉积法形成第一钝化层薄膜。
其中，干法刻蚀工艺包括光子束刻蚀、中子刻蚀和等离子刻蚀等多种形式。此处，对于干刻工艺的具体类型不进行限定，可以根据第一钝化层80的材料选择相应的干刻工艺。由于钝化层的材料一般为氮化硅、氧化硅或氮氧化硅中的至少一种，因而钝化层常使用等离子刻蚀工艺形成。
S201、如图5(b)所示，形成平坦层40，平坦层40具有第二触控信号线接触孔3012和第二子漏极接触孔2012；其中，第一触控信号线接触孔3011和第二触控信号线接触孔3012连通，以形成触控信号线接触孔301，第一子漏极接触孔2011和第二子漏极接触孔2012连通，以形成第一漏极接触孔201。
此处，平坦层40可以采用干刻工艺形成，也可以采用曝光、显影工艺形成，对此不进行限定。
当平坦层40采用干刻工艺形成时，可以先在第一钝化层80上形成一层平坦层薄膜，并对平坦层薄膜进行固化，之后再利用曝光、显影、刻蚀工艺形成平坦层40；当平坦层40采用曝光、显影工艺形成时，可以先在第一钝化层80上一层平坦层薄膜，再利用曝光、显影工艺形成平坦层40，为了避免平坦层40上的第二触控信号线接触孔3012和第二子漏极接触孔2012接触，因而在实际制作时可以将第二触控信号线接触孔3012向远离第二子漏极接触孔2012的方向移动。由于显影液不能刻蚀第一钝化层80，因而即使第二触控信号线接触孔3012移动后，也不会腐蚀到触控信号线30的侧边，当触控信号线30为Ti/Al/Ti叠层材料时，因而显影液不会腐蚀到Al。
本发明实施例，由于第一钝化层80通过干刻工艺形成，而干刻工艺可以对过孔的关键尺寸、角度以及与其它孔的重叠程度进行精确控制，因而可以避免第一钝化层80上的第一子漏极接触孔2011和第一触控信号线接触孔3011连通。此外，当在第一钝化层80上再形成平坦层40时，若平坦层40采用曝光、显影工艺形成，即使第二触控信号线接触孔3012向远离第二子漏极接触孔2012的方向移动，由于形成平坦层40的显影液不会腐蚀第一钝化层80，因而形成平坦层40时便不会腐蚀触控信号线30的侧边。
进一步优选的，步骤S201具体包括：通过曝光、显影工艺形成平坦层40。
本发明实施例，由于平坦层40的材料一般为有机材料，如亚克力，因而通过镀膜、曝光以及显影工艺便可以直接形成平坦层40。
可选的，步骤S101具体包括：
S300、如图8(a)所示，形成第一钝化层薄膜90。
其中，对于第一钝化层薄膜90的材料不进行限定，可以是氮化硅、氧化硅或氮氧化硅中的至少一种。
在此基础上，可以通过气相沉积法形成第一钝化层薄膜90。
S301、如图8(b)所示，形成平坦层薄膜100，对平坦层薄膜100进行固化。
此处，可以利用喷涂或涂覆工艺形成平坦层薄膜100。
需要说明的是，由于平坦层薄膜100的材料一般为有机材料，因而需要对平坦层薄膜100进行固化。在此基础上，对于如何对平坦层薄膜100进行固化不进行限定，例如可以采用紫外固化或热固化等方法。
S302、如图5(a)所示，利用干刻工艺同时对第一钝化层薄膜90和固化后的平坦层薄膜100进行刻蚀，以形成触控信号线接触孔301和第一漏极接触孔201。
本发明实施例，利用干刻工艺同时对第一钝化层薄膜90和固化后的平坦层薄膜100进行刻蚀，以形成触控信号线接触孔301和第一漏极接触孔201，由于干刻易于控制过孔的关键尺寸、角度以及与其它孔的重叠程度，因而可以避免触控信号线接触孔301和第一漏极接触孔201连通，且即使触控信号线接触孔301向远离第一漏极接触孔201偏移，当触控信号线30的材料为Ti/Al/Ti叠层材料时，干刻工艺采用的刻蚀气体也不会腐蚀触控信号线30中的Al。
在此基础上，相对于分别刻蚀第一钝化层薄膜90和平坦层薄膜100，本发明实施例同时对第一钝化层薄膜90和固化后的平坦层薄膜100进行刻蚀可以节省一张掩膜板(Mask)，简化了阵列基板的制作工艺。
优选的，第一钝化层80的厚度小于平坦层40的厚度。
由于膜层的厚度越小，膜层上形成的过孔的关键尺寸、角度以及与其它孔的重叠程度越易于控制，因而本发明实施例优选第一钝化层80的厚度小于平坦层40的厚度，这样在第一钝化层80上形成第一触控信号线接触孔3011和第一子漏极接触孔2011时，可以避免第一触控信号线接触孔3011和第一子漏极接触孔2011连通。
优选的，在形成触控电极50之后，上述方法还包括：
S400、如图9(a)和图9(b)所示，形成第二钝化层60，第二钝化层60具有第二漏极接触孔202，第一漏极接触孔201与第二漏极接触孔202连通。
其中，第二钝化层60和第一钝化层80的材料可以相同，也可以不同。
此处，可以通过曝光、显影及刻蚀工艺形成第二钝化层60上的第二漏极接触孔202。在利用干刻工艺分别形成第二钝化层60上的第二漏极接触孔202和第一钝化层80上的过孔时，可以使用相同的刻蚀气体，只需根据第一钝化层80和第二钝化层60的厚度来调整刻蚀时间即可。
S401、如图10(a)和图10(b)所示，形成像素电极70，像素电极70穿过第一漏极接触孔201和第二漏极接触孔202与漏极20相连接。
其中，对于像素电极70的材料不进行限定，例如可以是IZO、IIO或P-ITO(多晶硅氧化铟锡)中的至少一种。
此处，漏极20与像素电极70相连接，用于为像素电极70提供驱动信号。
本发明实施例中可以利用触控电极50和像素电极70作为阵列基板的驱动电极和感应电极。
优选的，如图11(a)和图11(b)所示，在形成金属层之前，上述方法还包括：
S501、在衬底基板10上形成遮光图案110；遮光图案110位于阵列基板的像素界定区。
此处，可以先通过溅镀法或蒸镀法沉积遮光薄膜，再根据需要通过构图工艺形成遮光图案110。
其中，当阵列基板为LCD(Liquid Crystal Display，液晶显示器)阵列基板时，像素界定区即指非透光区域；当阵列基板为OLED(Organic Light-Emitting Diode，有机电致发光二极管显示器)阵列基板时，像素界定区即指非发光区域。
S502、在形成有遮光图案110的衬底基板10上形成缓冲层120(Buffer)。
其中，缓冲层120的材料为氮化硅、氧化硅或氮氧化硅中的至少一种。
S503、在形成有缓冲层120的衬底基板10上形成有源层130。
S504、在形成有有源层130的衬底基板10上形成栅绝缘层140(Gate Insulator，简称GI)。
其中，栅绝缘层140的材料为氮化硅、氧化硅或氮氧化硅中的至少一种。此处，可以通过化学气相沉积法形成栅绝缘层140。
S505、在形成有栅绝缘层140上的衬底基板10上形成栅极(Gate)150。
此处，可以通过溅镀法或蒸镀法沉积形成栅极薄膜，并根据需要通过构图工艺形成栅极150。
S506、在形成有栅极150的衬底基板10上形成中间介电层160(Inter-layerDielectric，简称ILD)；漏极20穿过中间介电层160和栅绝缘层140与有源层130接触。
其中，对于中间介电层160的材料不进行限定，例如可以为氮化硅、氧化硅或氮氧化硅中的至少一种。
此处，可以通过干刻工艺形成中间介电层160和栅绝缘层140上的过孔。
需要说明的是，如图11(a)和图11(b)所示，源极170可以和漏极20同时形成，源极170穿过中间介电层160和栅绝缘层140与有源层130接触。
本发明实施例还提供一种阵列基板，如图6、图9-图11所示，包括衬底基板10以及依次设置在衬底基板10上的金属层、第一钝化层80、平坦层40和触控电极50；金属层包括源极170、漏极20和触控信号线30。其中，第一钝化层80和平坦层40上具有第一漏极接触孔201和触控信号线接触孔301，触控电极50穿过触控信号线接触孔301与触控信号线30相连接；第一钝化层80通过干刻工艺形成。
其中，第一钝化层80和平坦层40可以通过一次构图工艺同时形成，也可以先形成第一钝化层80，再形成平坦层40。
本发明实施例提供一种阵列基板，由于金属层上形成有第一钝化层80和平坦层40，第一钝化层80通过干刻工艺形成，而干刻工艺对过孔的关键尺寸、角度以及与其它孔的重叠程度易于控制，因而可以避免第一钝化层80上的第一漏极接触孔201和触控信号线接触孔301连通。
在此基础上，在第一钝化层80上形成平坦层40，若平坦层40上的过孔采用曝光、显影工艺形成，即使平坦层40上的触控信号线接触孔301向远离第一漏极接触孔201的方向移动，由于形成平坦层40过孔的显影液不会腐蚀第一钝化层80，因而平坦层40成孔时便不会腐蚀到触控信号线30的侧边；若平坦层40上的过孔采用干刻工艺形成，一方面，干刻工艺形成的过孔的关键尺寸、角度以及与其它孔的重叠程度易于控制，另一方面，即使平坦层40上的触控信号线接触孔301向远离第一漏极接触孔201的方向移动，干刻工艺所采用的刻蚀气体也不会腐蚀到触控信号线30，因而在金属层上形成第一钝化层80，第一钝化层80采用干刻工艺形成可确保第一漏极接触孔201与触控信号线接触孔301不连接，且不影响触控电极50和触控信号线30的搭接。
优选的，如图10和图11所示，阵列基板还包括设置在触控电极50上的第二钝化层60和像素电极70；第二钝化层60具有第二漏极接触孔202，第一漏极接触孔201和第二漏极接触孔202连通，像素电极70穿过第一漏极接触孔201和第二漏极接触孔202与漏极20相连接。
其中，第二钝化层60和第一钝化层80的材料可以相同，也可以不同。
此处，对于像素电极70的材料不进行限定，例如可以是IZO、IIO或P-ITO(多晶硅氧化铟锡)中的至少一种。
本发明实施例，漏极20与像素电极70相连接，可以为像素电极70提供驱动信号。
优选的，如图11(a)和图11(b)所示，阵列基板还包括依次设置在衬底基板10和金属层之间的遮光图案110、缓冲层120、有源层130、栅绝缘层140、栅极150和中间介电层160；其中，源极170和漏极20穿过中间介电层160和栅绝缘层140上的过孔与有源层130接触，遮光图案110靠近衬底基板10设置。
其中，本领域技术人员应该明白，遮光图案110应设置在阵列基板的像素界定区。
此处，可以通过干刻工艺形成中间介电层160和栅绝缘层140上的过孔。
本发明实施例还提供一种显示装置，包括上述的阵列基板。
其中，本发明实施例提供的显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是图画的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等，此外，显示装置还可以是显示面板。
本发明实施例提供一种显示装置，显示装置包括上述的阵列基板，由于金属层上形成有第一钝化层80和平坦层40，第一钝化层80通过干刻工艺形成，而干刻工艺对过孔的关键尺寸、角度以及与其它孔的重叠程度易于控制，因而可以避免第一钝化层80上的第一漏极接触孔201和触控信号线接触孔301连通。
在此基础上，在第一钝化层80上形成平坦层40，若平坦层40上的过孔采用曝光、显影工艺形成，即使平坦层40上的触控信号线接触孔向远离第一漏极接触孔201的方向移动，由于形成平坦层40过孔的显影液不会腐蚀第一钝化层80，因而平坦层40成孔时便不会腐蚀到触控信号线30的侧边；若平坦层40上的过孔采用干刻工艺形成，一方面，干刻工艺形成的过孔关键尺寸、角度以及与其它孔的重叠程度易于控制，另一方面，即使平坦层40上的触控信号线接触孔301向远离第一漏极接触孔201的方向移动，干刻工艺所采用的刻蚀气体也不会腐蚀到触控信号线30，因而在金属层上形成第一钝化层80，第一钝化层80采用干刻工艺形成可确保第一漏极接触孔201与触控信号线接触孔301不连接，且不影响触控电极50和触控信号线30的搭接。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上形成金属层，所述金属层包括漏极和触控信号线；
形成第一钝化层和平坦层，所述第一钝化层和所述平坦层上具有第一漏极接触孔和触控信号线接触孔，以分别露出漏极和触控信号线；其中，所述第一钝化层靠近所述金属层，且所述第一钝化层通过干刻工艺形成；
形成触控电极，所述触控电极穿过所述第一钝化层和所述平坦层上的所述触控信号线接触孔与所述触控信号线相连接。
2.根据权利要求1所述的制备方法，其特征在于，形成第一钝化层和平坦层，具体包括：
利用干刻工艺形成第一钝化层，所述第一钝化层具有第一触控信号线接触孔和第一子漏极接触孔；
形成平坦层，所述平坦层具有第二触控信号线接触孔和第二子漏极接触孔；其中，所述第一触控信号线接触孔和所述第二触控信号线接触孔连通，以形成触控信号线接触孔，所述第一子漏极接触孔和所述第二子漏极接触孔连通，以形成第一漏极接触孔。
3.根据权利要求2所述的制备方法，其特征在于，形成平坦层，具体包括：
通过曝光、显影工艺形成平坦层。
4.根据权利要求1所述的制备方法，其特征在于，形成第一钝化层和平坦层，具体包括：
形成第一钝化层薄膜；
形成平坦层薄膜，对所述平坦层薄膜进行固化；
利用干刻工艺同时对所述第一钝化层薄膜和固化后的所述平坦层薄膜进行刻蚀，以形成触控信号线接触孔和第一漏极接触孔。
5.根据权利要求1-4任一项所述的制备方法，其特征在于，所述第一钝化层的厚度小于所述平坦层的厚度。
6.根据权利要求1所述的制备方法，其特征在于，在形成触控电极之后，所述方法还包括：
形成第二钝化层，所述第二钝化层具有第二漏极接触孔，所述第一漏极接触孔与所述第二漏极接触孔连通；
形成像素电极，所述像素电极穿过所述第一漏极接触孔和所述第二漏极接触孔与所述漏极相连接。
7.根据权利要求1所述的制备方法，其特征在于，在形成金属层之前，所述方法还包括：
在衬底基板上形成遮光图案；所述遮光图案位于所述阵列基板的像素界定区；
在形成有所述遮光图案的衬底基板上形成缓冲层；
在形成有所述缓冲层的衬底基板上形成有源层；
在形成有所述有源层的衬底基板上形成栅绝缘层；
在形成有所述栅绝缘层上的衬底基板上形成栅极；
在形成有所述栅极的衬底基板上形成中间介电层；所述漏极穿过所述中间介电层和所述栅绝缘层与所述有源层接触。
8.一种阵列基板，其特征在于，包括衬底基板以及依次设置在衬底基板上的金属层、第一钝化层、平坦层和触控电极；所述金属层包括源漏极和触控信号线；
其中，所述第一钝化层和所述平坦层上具有第一漏极接触孔和触控信号线接触孔，所述触控电极穿过触控信号线接触孔与所述触控信号线相连接；所述第一钝化层通过干刻工艺形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括设置在触控电极上的第二钝化层和像素电极；所述第二钝化层具有第二漏极接触孔，所述第一漏极接触孔和所述第二漏极接触孔连通，所述像素电极穿过所述第一漏极接触孔和所述第二漏极接触孔与所述漏极相连接。
10.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括依次设置在所述衬底基板和所述金属层之间的遮光图案、缓冲层、有源层、栅绝缘层、栅极和中间介电层；
其中，所述源漏极穿过所述中间介电层和所述栅绝缘层上的过孔与所述有源层接触，所述遮光图案靠近所述衬底基板设置。
11.一种显示装置，其特征在于，包括权利要求8-10任一项所述的阵列基板。
CN201710271721.XA 2017-04-24 2017-04-24 一种阵列基板及其制备方法、显示装置 Active CN106876417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710271721.XA CN106876417B (zh) 2017-04-24 2017-04-24 一种阵列基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710271721.XA CN106876417B (zh) 2017-04-24 2017-04-24 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN106876417A true CN106876417A (zh) 2017-06-20
CN106876417B CN106876417B (zh) 2020-03-10

Family

ID=59161346

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710271721.XA Active CN106876417B (zh) 2017-04-24 2017-04-24 一种阵列基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN106876417B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272958A (zh) * 2017-06-28 2017-10-20 武汉华星光电半导体显示技术有限公司 一种内嵌式触控oled显示装置及其制作方法
CN107291295A (zh) * 2017-06-28 2017-10-24 武汉华星光电半导体显示技术有限公司 一种内嵌式触控oled显示装置
CN108509082A (zh) * 2018-03-30 2018-09-07 京东方科技集团股份有限公司 阵列基板、其制备方法和显示装置
CN110134278A (zh) * 2019-05-13 2019-08-16 京东方科技集团股份有限公司 触控显示面板及其制造方法、触控显示装置
CN111146215A (zh) * 2020-02-21 2020-05-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN111564457A (zh) * 2020-05-28 2020-08-21 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板
CN112002714A (zh) * 2020-09-14 2020-11-27 武汉华星光电技术有限公司 阵列基板及其制备方法
WO2021027059A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN114980478A (zh) * 2021-02-25 2022-08-30 北京京东方显示技术有限公司 一种柔性线路板、柔性线路板的制备方法及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162387A1 (en) * 2013-12-11 2015-06-11 Shanghai Tianma Micro-electronics Co., Ltd. Oled display apparatus with in cell touch structure
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置
CN106405905A (zh) * 2015-07-28 2017-02-15 乐金显示有限公司 用于触摸显示器的包括薄膜晶体管的基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162387A1 (en) * 2013-12-11 2015-06-11 Shanghai Tianma Micro-electronics Co., Ltd. Oled display apparatus with in cell touch structure
CN106405905A (zh) * 2015-07-28 2017-02-15 乐金显示有限公司 用于触摸显示器的包括薄膜晶体管的基板
CN106168865A (zh) * 2016-06-28 2016-11-30 京东方科技集团股份有限公司 内嵌式触摸屏及其制作方法、显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107272958A (zh) * 2017-06-28 2017-10-20 武汉华星光电半导体显示技术有限公司 一种内嵌式触控oled显示装置及其制作方法
CN107291295A (zh) * 2017-06-28 2017-10-24 武汉华星光电半导体显示技术有限公司 一种内嵌式触控oled显示装置
CN108509082A (zh) * 2018-03-30 2018-09-07 京东方科技集团股份有限公司 阵列基板、其制备方法和显示装置
CN108509082B (zh) * 2018-03-30 2020-12-04 京东方科技集团股份有限公司 阵列基板、其制备方法和显示装置
US11347334B2 (en) 2018-03-30 2022-05-31 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, method for fabricating the same, and display device
CN110134278A (zh) * 2019-05-13 2019-08-16 京东方科技集团股份有限公司 触控显示面板及其制造方法、触控显示装置
WO2021027059A1 (zh) * 2019-08-09 2021-02-18 武汉华星光电技术有限公司 一种阵列基板及其制备方法、触控显示面板
CN111146215A (zh) * 2020-02-21 2020-05-12 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN111564457A (zh) * 2020-05-28 2020-08-21 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板
CN111564457B (zh) * 2020-05-28 2022-08-05 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示面板
CN112002714A (zh) * 2020-09-14 2020-11-27 武汉华星光电技术有限公司 阵列基板及其制备方法
CN114980478A (zh) * 2021-02-25 2022-08-30 北京京东方显示技术有限公司 一种柔性线路板、柔性线路板的制备方法及显示装置

Also Published As

Publication number Publication date
CN106876417B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
CN106876417A (zh) 一种阵列基板及其制备方法、显示装置
CN105573544B (zh) 内置式触摸lcd 设备及其制造方法及阵列基板制造方法
CN104777692B (zh) 阵列基板及制作方法、触控显示面板
CN103529578B (zh) 触控感测结构
CN102411239B (zh) 液晶显示装置及其制造方法
TWI453833B (zh) 液晶顯示裝置及其製造方法
CN103474437B (zh) 一种阵列基板及其制备方法与显示装置
US10180742B2 (en) Display panel, method for fabricating the same, and display apparatus
CN103489824A (zh) 一种阵列基板及其制备方法与显示装置
CN107482046A (zh) 显示基板及其制备方法和显示装置
US20190056818A1 (en) Touch substrate, method for manufacturing the same, and touch display device
CN105068373A (zh) Tft基板结构的制作方法
US20170200750A1 (en) Method for manufacturing array substrate
CN104317097A (zh) 一种coa基板及其制作方法和显示装置
CN107300996B (zh) 一种阵列基板及其制备方法、显示装置
CN108598089A (zh) Tft基板的制作方法及tft基板
US11874984B2 (en) Touch display panel and manufacturing method therefor, and touch display device
CN102646717A (zh) 阵列基板和其制造方法以及显示装置
CN104091806B (zh) 一种阵列基板及其制作方法和显示面板
CN105304646A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN109947304A (zh) 一种触控基板及触控屏
EP3185287B1 (en) Array substrate and manufacturing method thereof, and display device
US20230393698A1 (en) Touch panel, preparation method therefor, and display device
KR102625601B1 (ko) 터치 표시 장치 및 이의 제조 방법
CN107275341A (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant