CN105304646A - 阵列基板及其制造方法、显示面板、显示装置 - Google Patents

阵列基板及其制造方法、显示面板、显示装置 Download PDF

Info

Publication number
CN105304646A
CN105304646A CN201510679279.5A CN201510679279A CN105304646A CN 105304646 A CN105304646 A CN 105304646A CN 201510679279 A CN201510679279 A CN 201510679279A CN 105304646 A CN105304646 A CN 105304646A
Authority
CN
China
Prior art keywords
underlay substrate
layer
protective layer
array base
metal protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510679279.5A
Other languages
English (en)
Inventor
刘耀
白金超
丁向前
郭会斌
陈曦
王其辉
王静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510679279.5A priority Critical patent/CN105304646A/zh
Publication of CN105304646A publication Critical patent/CN105304646A/zh
Priority to US15/254,114 priority patent/US20170110587A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si

Abstract

本发明公开一种阵列基板及其制造方法、显示面板、显示装置，属于显示技术领域。阵列基板包括：衬底基板，衬底基板上依次形成有源漏极金属层和第一钝化金属保护层，源漏极金属层包括：源极和漏极，源极和漏极不接触；形成有第一钝化金属保护层的衬底基板上形成有导电保护层；形成有导电保护层的衬底基板上形成有像素电极，像素电极与导电保护层接触。本发明解决了由于第一钝化金属保护层被刻蚀，像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的效果。本发明用于显示装置的显示。

Description

阵列基板及其制造方法、显示面板、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示面板、显示装置。
背景技术
高级超维转换(英文：ADvancedSuperDimensionSwitch；简称：ADS)显示模式是一种利用处于同一平面内的电极产生的横向电场使液晶产生偏转来实现图像显示的显示模式。ADS显示模式的显示装置具有宽视角、高分辨率、低功耗等优点，广泛应用于移动电话、笔记本电脑、电视机等产品中。
显示装置通常可以包括阵列基板。示例地，如图1所示，其示出的是现有技术提供的一种阵列基板00的结构示意图，该阵列基板00可以包括衬底基板001，衬底基板001上形成依次形成有氧化铟锡(英文：IndiumTinOxide；简称：ITO)公共电极002、栅极003、栅绝缘层004、有源层005、源漏极金属层006、钝化层007和ITO电极008，其中，源漏极金属层006包括源极0061和漏极0062，钝化层007上形成有过孔，ITO电极008通过钝化层007的过孔与漏极0062接触。其中，漏极0062的形成材料通常为铝，ITO电极008与漏极0062接触容易导致漏极0062被氧化，使得ITO电极008与漏极0062之间的电阻变大，影响信号的传输。因此，如图1所示，现有技术在形成钝化层007之前，通常在漏极0062的表面镀一层金属Mo(钼)009来避免ITO电极008与漏极0062直接接触，进而避免漏极0062被氧化。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：现有技术通常采用刻蚀工艺在钝化层上形成过孔，若出现过度刻蚀的情况，则会导致位于钝化层下方的与该过孔对应位置处的金属Mo被刻蚀掉，因此，ITO电极依然会与漏极直接接触，ITO电极与漏极之间的电阻较大。
发明内容
为了解决现有技术的问题，本发明提供一种阵列基板及其制造方法、显示面板、显示装置。所述技术方案如下：
第一方面，提供一种阵列基板，所述阵列基板包括：
衬底基板，
所述衬底基板上依次形成有源漏极金属层和第一钝化金属保护层，所述源漏极金属层包括：源极和漏极，所述源极和所述漏极不接触；
形成有所述第一钝化金属保护层的衬底基板上形成有导电保护层；
形成有所述导电保护层的衬底基板上形成有像素电极，所述像素电极与所述导电保护层接触。
可选地，所述导电保护层是在250～270摄氏度的温度下通过退火工艺处理得到的。
可选地，所述导电保护层为多晶硅-氧化铟锡p-ITO保护层。
可选地，形成有所述导电保护层的衬底基板上形成有钝化层，所述钝化层上形成有过孔，所述像素电极通过所述过孔与所述导电保护层接触。
可选地，所述衬底基板上依次形成有公共电极、栅极、栅绝缘层和有源层；
形成有所述有源层的衬底基板上形成依次有所述源漏极金属层和所述第一钝化金属保护层。
可选地，形成有所述有源层的衬底基板上形成有第二钝化金属保护层；
形成有所述第二钝化金属保护层的衬底基板上依次形成有所述源漏极金属层和所述第一钝化金属保护层。
可选地，所述第一钝化金属保护层的形成材料和所述第二钝化金属保护层的形成材料都为钼。
第二方面，提供一种阵列基板的制造方法，用于制造第一方面所述的阵列基板，所述阵列基板包括：衬底基板，所述阵列基板的制造方法包括：
在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层，使所述源漏极金属层包括：源极和漏极，所述源极和所述漏极不接触；
在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层；
在形成有所述导电保护层的衬底基板上形成像素电极，使所述像素电极与所述导电保护层接触。
可选地，所述导电保护层为多晶硅-氧化铟锡p-ITO保护层，
所述在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层，包括：
在形成有所述第一钝化金属保护层的衬底基板上形成非晶硅-氧化铟锡a-ITO材质层；
依次采用一次构图工艺和退火工艺对所述a-ITO材质层进行处理得到所述导电保护层。
可选地，采用退火工艺对所述a-ITO材质层进行处理，包括：
在250～270摄氏度的温度下，采用退火工艺对所述a-ITO材质层进行处理。
可选地，在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层之后，所述阵列基板的制造方法还包括：
在形成有所述导电保护层的衬底基板上形成钝化层；
在所述钝化层上形成过孔；
所述在形成有所述导电保护层的衬底基板上形成像素电极，使所述像素电极与所述导电保护层接触，包括：
在形成有所述钝化层的衬底基板上形成所述像素电极，使所述像素电极通过所述过孔与所述导电保护层接触。
可选地，在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层之前，所述阵列基板的制造方法还包括：
在所述衬底基板上依次形成公共电极、栅极、栅绝缘层和有源层；
所述在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层，包括：
在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层。
可选地，在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层之前，所述阵列基板的制造方法还包括：
在形成有所述有源层的衬底基板上形成第二钝化金属保护层；
所述在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层，包括：
在形成有所述第二钝化金属保护层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层。
可选地，所述第一钝化金属保护层的形成材料和所述第二钝化金属保护层的形成材料都为钼。
第三方面，提供一种显示面板，所述显示面板包括第一方面所述的阵列基板。
第四方面，提供一种显示装置，所述显示装置包括第一方面所述的阵列基板。
本发明提供的技术方案带来的有益效果是：
本发明提供的阵列基板及其制造方法、显示面板、显示装置，阵列基板包括：衬底基板，衬底基板上依次形成有源漏极金属层和第一钝化金属保护层，源漏极金属层包括：源极和漏极，源极和漏极不接触；形成有第一钝化金属保护层的衬底基板上形成有导电保护层；形成有导电保护层的衬底基板上形成有像素电极，像素电极与导电保护层接触。由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种阵列基板的结构示意图；
图2是本发明一个实施例提供的一种阵列基板的结构示意图；
图3是本发明另一个实施例提供的一种阵列基板的结构示意图；
图4是图3所示实施例提供的另一种阵列基板的结构示意图；
图5是本发明一个实施例提供的一种阵列基板的制造方法的方法流程图；
图6是本发明另一个实施例提供的一种阵列基板的制造方法的方法流程图；
图7是图6所示实施例提供的一种在衬底基板上形成公共电极后的结构示意图；
图8是图6所示实施例提供的一种在形成有公共电极的衬底基板上形成栅极后的结构示意图；
图9是图6所示实施例提供的一种在形成有栅极的衬底基板上形成栅绝缘层后的结构示意图；
图10是图6所示实施例提供的一种在形成有栅绝缘层的衬底基板上形成有源层后的结构示意图；
图11是图6所示实施例提供的一种在形成有有源层的衬底基板上形成第二钝化金属保护层后的结构示意图；
图12是图6所示实施例提供的一种在形成有第二钝化金属保护层的衬底基板上形成源漏极金属层后的结构示意图；
图13是图6所示实施例提供的一种在形成有源漏极金属层的衬底基板上形成第一钝化金属保护层后的结构示意图；
图14是图6所示实施例提供的一种在形成有第一钝化金属保护层的衬底基板上形成导电保护层后的结构示意图；
图15是图6所示实施例提供的另一种在形成有第一钝化金属保护层的衬底基板上形成导电保护层后的结构示意图；
图16是图6所示实施例提供的一种在形成有第一钝化金属保护层的衬底基板上形成导电保护层的方法流程图；
图17是图6所示实施例提供的一种在形成有导电保护层的衬底基板上形成钝化层后的结构示意图；
图18是图6所示实施例提供的一种在钝化层上形成过孔后的结构示意图；
图19是图6所示实施例提供的一种在形成有钝化层的衬底基板上形成像素电极后的结构示意图。
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
请参考图2，其示出的是本发明一个实施例提供的阵列基板01的结构示意图。参见图2，该阵列基板01包括：衬底基板010，衬底基板010可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
衬底基板010上依次形成有源漏极金属层011和第一钝化金属保护层012，源漏极金属层011包括：源极0111和漏极0112，源极0111和漏极0112不接触；形成有第一钝化金属保护层012的衬底基板010上形成有导电保护层013；形成有导电保护层013的衬底基板010上形成有像素电极014，像素电极014与导电保护层013接触。
综上所述，本发明实施例提供的阵列基板，由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
请参考图3，其示出的是本发明另一个实施例提供的阵列基板01的结构示意图。参见图3，该阵列基板01包括：衬底基板010，衬底基板010可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。
衬底基板010上依次形成有源漏极金属层011和第一钝化金属保护层012，源漏极金属层011包括：源极0111和漏极0112，源极0111和漏极0112不接触。其中，可以采用两次构图工艺在衬底基板010上形成有源漏极金属层011和第一钝化金属保护层012，每次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离。示例地，形成源漏极金属层011可以包括：采用涂覆、磁控溅射、热蒸发或者等离子体增强化学气相沉积法(英文：PlasmaEnhancedChemicalVaporDeposition；简称：PECVD)等方法在衬底基板010上形成金属膜层，然后采用一次构图工艺对该金属膜层进行处理得到源漏极金属层011，第一钝化金属保护层012的形成过程可以参考源漏极金属层011的形成过程，本发明实施例在此不再赘述。
形成有第一钝化金属保护层012的衬底基板010上形成有导电保护层013，其中，可以采用一次构图工艺和退火工艺形成导电保护层013，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离，退火工艺的退火温度可以在250～270摄氏度之间，示例地，退火温度为270摄氏度，导电保护层013可以为多晶硅-氧化铟锡(英文：polycrystallinesilicon-ITO；简称：p-ITO)保护层。通常情况下，氧化铟锡为非晶硅-氧化铟锡(英文：amorphoussilicon-ITO；简称：a-ITO)，a-ITO容易被刻蚀，通过退火工艺对a-ITO进行处理可以使a-ITO转化成p-ITO，p-ITO无法被除王水刻蚀之外的方式刻蚀，因此，在本发明实施例中，可以先以a-ITO为材料，采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有第一钝化金属保护层012的衬底基板010上形成有a-ITO材质层，然后采用一次构图工艺对a-ITO材质层进行处理得到导电保护层013的图形，之后在250～270摄氏度的温度下，采用退火工艺对导电保护层013的图形进行处理得到导电保护层013。需要说明的是，本发明实施例是以导电保护层013以a-ITO为材料采用一次构图工艺和退火工艺为例进行说明的，实际应用中，导电保护层013还可以采用其他材料形成，本发明实施例对此不做限定。
需要说明的是，在本发明实施例中，如图3所示，导电保护层013可以位于漏极0112在第一钝化金属保护层012的对应区域上，或者，如图4所示，导电保护层013还可以位于源极0111和漏极0112在第一钝化金属保护层012的对应区域上，本发明实施例对此不做限定。
参见图3或图4，形成有导电保护层013的衬底基板010上形成有像素电极014，像素电极014与导电保护层013接触。其中，像素电极可以采用金属材料形成，可以先在形成有导电保护层013的衬底基板010上形成金属膜层，然后采用一次构图工艺对该金属膜层进行处理得到像素电极014。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离。
进一步地，请继续参考图3或图4，形成有导电保护层013的衬底基板010上形成有钝化层015，钝化层015上形成有过孔(图3和图4中均未标出)，像素电极014通过该过孔与导电保护层013接触。其中，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有导电保护层013的衬底基板010上形成有钝化层015，示例地，在形成有导电保护层013的衬底基板010上溅射一层具有一定厚度的硅化物形成钝化层015。其中，钝化层015可以选用氧化物、氮化物或氧氮化合物生成，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体，本发明实施例对此不做限定。需要说明的是，实际应用中，当钝化层015包括图形时，还可以采用构图工艺对钝化层015进行处理，本发明实施例在此不再赘述。
进一步地，请继续参考图3或图4，衬底基板010上依次形成有公共电极016、栅极017、栅绝缘层018和有源层019；形成有有源层019的衬底基板010上形成依次有源漏极金属层011和第一钝化金属保护层012。其中，可以采用四次构图工艺在衬底基板010上形成公共电极016、栅极017、栅绝缘层018和有源层019，每次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离。需要说明的是，实际应用中，公共电极016和栅极017之间可以设置绝缘层，以使得公共电极016和栅极017彼此绝缘，本发明实施例在此不再赘述。
进一步地，请继续参考图3或图4，形成有有源层019的衬底基板010上形成有第二钝化金属保护层020；形成有第二钝化金属保护层020的衬底基板010上依次形成有源漏极金属层011和第一钝化金属保护层012。其中，第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料都为钼。第二钝化金属保护层020的设置可以避免源漏极金属层011和有源层019之间相互污染。其中，第二钝化金属保护层020的形成过程可以参考第一钝化金属保护层012的形成过程，本发明实施例在此不再赘述。
需要说明的是，本发明实施例是以第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料相同，且第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料都为钼为例进行说明的，实际应用中，第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料也可以不同，且形成材料不限于金属钼。
综上所述，本发明实施例提供的阵列基板，由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
本发明实施例提供的阵列基板可以应用于下文的方法，本发明实施例中阵列基板的制造方法和制造原理可以参见下文各实施例中的描述。
请参考图5，其示出的是本发明一个实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2至图4任一所示的阵列基板，其中，该阵列基板可以包括：衬底基板，衬底基板可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。参见图5，该阵列基板的制造方法可以包括：
步骤501、在衬底基板上依次形成源漏极金属层和第一钝化金属保护层，使源漏极金属层包括：源极和漏极，源极和漏极不接触。
步骤502、在形成有第一钝化金属保护层的衬底基板上形成导电保护层。
步骤503、在形成有导电保护层的衬底基板上形成像素电极，使像素电极与导电保护层接触。
综上所述，本发明实施例提供的阵列基板的制造方法，由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
可选地，在步骤501之前，该阵列基板的制造方法还包括：
在衬底基板上依次形成公共电极、栅极、栅绝缘层和有源层；
因此，该步骤501可以包括：
在形成有有源层的衬底基板上依次形成源漏极金属层和第一钝化金属保护层。
可选地，在形成有有源层的衬底基板上依次形成源漏极金属层和第一钝化金属保护层之前，该阵列基板的制造方法还包括：
在形成有有源层的衬底基板上形成第二钝化金属保护层；
在形成有有源层的衬底基板上依次形成源漏极金属层和第一钝化金属保护层，包括：
在形成有第二钝化金属保护层的衬底基板上依次形成源漏极金属层和第一钝化金属保护层。
可选地，第一钝化金属保护层的形成材料和第二钝化金属保护层的形成材料都为钼。
可选地，导电保护层为多晶硅-氧化铟锡p-ITO保护层，步骤502可以包括：
在形成有第一钝化金属保护层的衬底基板上形成非晶硅-氧化铟锡a-ITO材质层；
依次采用一次构图工艺和退火工艺对a-ITO材质层进行处理得到导电保护层。
可选地，采用退火工艺对a-ITO材质层进行处理，包括：
在250～270摄氏度的温度下，采用退火工艺对a-ITO材质层进行处理。
可选地，在步骤502之后，该阵列基板的制造方法还包括：
在形成有导电保护层的衬底基板上形成钝化层；
在钝化层上形成过孔；
因此，步骤503可以包括：
在形成有钝化层的衬底基板上形成像素电极，使像素电极通过过孔与导电保护层接触。
上述所有可选技术方案，可以采用任意结合形成本发明的可选实施例，在此不再一一赘述。
综上所述，本发明实施例提供的阵列基板的制造方法，由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
请参考图6，其示出的是本发明另一个实施例提供的一种阵列基板的制造方法的方法流程图，该阵列基板的制造方法可以用于制造图2至图4任一所示的阵列基板01，其中，该阵列基板01可以包括：衬底基板010，衬底基板010可以为透明基板，其具体可以是采用玻璃、石英、透明树脂等具有一定坚固性的导光且非金属材料制成的基板。参见图6，该阵列基板的制造方法可以包括：
步骤601、在衬底基板上依次形成公共电极、栅极、栅绝缘层和有源层。
请参考图7，其示出的是图6所示实施例提供的一种在衬底基板010上形成公共电极016后的结构示意图。其中，可以采用金属材料形成公共电极016，示例地，可以采用ITO形成公共电极016，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在衬底基板010上沉积一层ITO材料形成ITO膜层，然后采用一次构图工艺对该ITO膜层进行处理得到公共电极016。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对该ITO膜层进行处理得到公共电极016可以包括：在ITO膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对ITO膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，ITO膜层上非曝光区对应的区域形成公共电极016。需要说明的是，本发明实施例是以采用正性光刻胶形成公共电极016为例进行说明的，实际应用中，还可以采用负性光刻胶形成公共电极016，本发明实施例对此不做限定。
请参考图8，其示出的是图6所示实施例提供的一种在形成有公共电极016的衬底基板010上形成栅极017后的结构示意图。其中，可以采用金属材料形成栅极017。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有公共电极016的衬底基板010上沉积一层金属材料形成金属膜层，然后采用一次构图工艺对该金属膜层进行处理得到栅极017。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对该金属膜层进行处理得到栅极017可以包括：在金属膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对金属膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，金属膜层上非曝光区对应的区域形成栅极017。需要说明的是，本发明实施例是以采用正性光刻胶形成栅极017为例进行说明的，实际应用中，还可以采用负性光刻胶形成栅极017，本发明实施例对此不做限定。
需要说明的是，实际应用中，公共电极016和栅极017之间可以设置绝缘层，以使得公共电极016和栅极017彼此绝缘，本发明实施例在此不再赘述。
请参考图9，其示出的是图6所示实施例提供的一种在形成有栅极017的衬底基板010上形成栅绝缘层018后的结构示意图。其中，栅绝缘层018可以采用有机树脂材料形成，栅绝缘层018的厚度可以根据实际需要进行设置，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅极017的衬底基板010上沉积一层具有一定厚度的有机树脂材料并形成栅绝缘层018。实际应用中，当栅绝缘层018包括图形时，还可以采用构图工艺进行处理得到栅绝缘层018，本发明实施例对此不做限定。
请参考图10，其示出的是图6所示实施例提供的一种在形成有栅绝缘层018的衬底基板010上形成有源层019后的结构示意图。其中，有源层019可以采用多晶硅形成，有源层019的厚度可以根据实际需要进行设置，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有栅绝缘层018的衬底基板010上沉积一层具有一定厚度的多晶硅薄膜，然后采用一次构图工艺对该多晶硅薄膜进行处理得到有源层019。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对该多晶硅薄膜进行处理得到有源层019可以包括：在多晶硅膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区域的光刻胶全部保留，采用刻蚀工艺对多晶硅膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，多晶硅膜层上非曝光区对应的区域形成有源层019。需要说明的是，本发明实施例以采用正性光刻胶形成有源层019为例进行说明，实际应用中，还可以采用负性光刻胶形成有源层019，本发明实施例在此不再赘述。
步骤602、在形成有有源层的衬底基板上形成第二钝化金属保护层。
请参考图11，其示出的是图6所示实施例提供的一种在形成有有源层019的衬底基板010上形成第二钝化金属保护层020后的结构示意图。其中，第二钝化金属保护层020可以采用金属材料钼形成，本发明实施例对此不做限定，该第二钝化金属保护层020的设置可以避免有源层019与后续的源漏极金属层011相互污染，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有有源层019的衬底基板010上沉积一层金属钼膜层，然后采用一次构图工艺对金属钼膜层进行处理得到第二钝化金属保护层020。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对金属钼膜层进行处理得到第二钝化金属保护层020可以包括：在金属钼膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对金属钼膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，金属钼膜层上非曝光区对应的区域形成第二钝化金属保护层020。需要说明的是，本发明实施例是以采用正性光刻胶形成第二钝化金属保护层020为例进行说明的，实际应用中，还可以采用负性光刻胶形成第二钝化金属保护层020，本发明实施例对此不做限定。
步骤603、在形成有第二钝化金属保护层的衬底基板上依次形成源漏极金属层和第一钝化金属保护层，使源漏极金属层包括：源极和漏极，源极和漏极不接触。
请参考图12，其示出的是图6所示实施例提供的一种在形成有第二钝化金属保护层020的衬底基板010上形成源漏极金属层011后的结构示意图。其中，源漏极金属层011可以采用金属材料形成，该金属材料可以为铝，本发明实施例对此不做限定。
示例地，可以采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有第二钝化金属保护层020的衬底基板010上沉积一层金属铝膜层，然后采用一次构图工艺对该金属铝膜层进行处理得到源漏极金属层011。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对该金属铝膜层进行处理得到源漏极金属层011可以包括：在该金属铝膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对金属铝膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，金属铝膜层上非曝光区对应的区域形成源漏极金属层011，其中，可以采用湿法刻蚀工艺对金属铝膜层上完全曝光区对应的区域进行刻蚀，如图12所示，源漏极金属层011包括：源极0111和漏极0112，该源极0111和漏极0112不接触，且源极0111和漏极0112都位于第二钝化金属保护层020上。
请参考图13，其示出的是图6所示实施例提供的一种在形成有源漏极金属层011的衬底基板010上形成第一钝化金属保护层012后的结构示意图。其中，第一钝化金属保护层012可以采用金属材料钼形成，本发明实施例对此不做限定，该第一钝化金属保护层012的设置可以避免后续形成的位于该第一钝化金属保护层012上的像素电极氧化漏极0112。该第一钝化金属保护层012的形成过程与步骤步骤602中在形成第二钝化金属保护层020的过程相同或者类似，本发明实施例在此不再赘述。
需要说明的是，本发明实施例是以第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料相同，且第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料都为钼为例进行说明的，实际应用中，第一钝化金属保护层012的形成材料和第二钝化金属保护层020的形成材料也可以不同，且形成材料不限于金属钼。
步骤604、在形成有第一钝化金属保护层的衬底基板上形成导电保护层。
请参考图14，其示出的是图6所示实施例提供的一种在形成有第一钝化金属保护层012的衬底基板010上形成导电保护层013后的结构示意图，如图14所示，导电保护层013位于漏极0112在第一钝化金属保护层012的对应区域上。
请参考图15，其示出的是图6所示实施例提供的另一种在形成有第一钝化金属保护层012的衬底基板010上形成导电保护层013后的结构示意图，如图15所示，导电保护层013位于源极0111和漏极0112在第一钝化金属保护层012的对应区域上。在本发明实施例中，导电保护层013可以采用金属材料形成，示例地，该金属材料可以为ITO。
请参考图16，其示出的是图6所示实施例提供的一种在形成有第一钝化金属保护层012的衬底基板010上形成导电保护层013的方法流程图。参见图16，该方法流程可以包括：
步骤6041、在形成有第一钝化金属保护层的衬底基板上形成非晶硅-氧化铟锡a-ITO材质层。
示例地，可以以a-ITO为材料，采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有第一钝化金属保护层012的衬底基板010上沉积一层具有一定厚度的a-ITO作为a-ITO材质层。
步骤6042、依次采用一次构图工艺和退火工艺对a-ITO材质层进行处理得到导电保护层。
其中，一次构图工艺可以包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离。退火工艺的退火温度可以在250～270摄氏度之间，示例地，退火温度为270摄氏度，导电保护层013可以为p-ITO保护层。通常情况下，a-ITO容易被刻蚀，通过退火工艺对a-ITO进行处理可以使a-ITO转化成p-ITO，p-ITO无法被除王水刻蚀之外的方式刻蚀。
示例地，可以在a-ITO材质层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对a-ITO材质层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，然后在250～270摄氏度的温度下，采用退火工艺对a-ITO材质层进行处理使a-ITO转化为p-ITO即可得到导电保护层013。需要说明的是，本发明实施例是以导电保护层013以a-ITO为材料，采用一次构图工艺和退火工艺形成为例进行说明的，实际应用中，导电保护层013还可以采用其他材料形成，本发明实施例对此不做限定。
需要说明的是，本发明实施例通过采用退火工艺对a-ITO材质层进行处理得到导电保护层013，退火后，a-ITO转化为p-ITO，由于p-ITO无法被除王水刻蚀之外的方式刻蚀，因此，可以避免后续在钝化层上形成过孔时，第一钝化金属保护层012被刻蚀导致漏极裸露，进而避免由于漏极裸露导致的漏极与像素电极直接接触。
步骤605、在形成有导电保护层的衬底基板上形成钝化层。
请参考图17，其示出的是图6所示实施例提供的一种在形成有导电保护层013的衬底基板010上形成钝化层015后的结构示意图，该图17中以导电保护层013为图14所示的导电保护层为例进行说明。
其中，可以采用涂覆、沉积、溅射等方法在形成有导电保护层013的衬底基板010上形成钝化层015，示例地，采用等离子体加强化学气相沉积的方法在形成有导电保护层013的衬底基板010上沉积一定厚度的硅化物作为钝化层015。
其中，钝化层015的形成材料可以选用氧化物、氮化物或氧氮化合物生成，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。
步骤606、在钝化层上形成过孔。
请参考图18，其示出的是图6所示实施例提供的一种在钝化层015上形成过孔A后的结构示意图。该图18中以导电保护层013为图14所示的导电保护层为例进行说明。参见图18，过孔A位于导电保护层013在钝化层015的对应区域上。
其中，可以采用一次构图工艺形成过孔A，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺在钝化层015上形成过孔A可以包括：在钝化层015上涂覆一层光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对钝化层015上完全曝光区对应的区域进行刻蚀，使钝化层015上形成过孔A，之后剥离非曝光区的光刻胶。参见图18可知，在形成过孔A后，导电保护层013上与过孔A对应的区域裸露。需要说明的是，由于p-ITO能够被王水刻蚀，因此，可以采用除王水刻蚀以外的刻蚀方式对钝化层015上完全曝光区对应的区域进行刻蚀。
步骤607、在形成有钝化层的衬底基板上形成像素电极，使像素电极通过过孔与导电保护层接触。
请参考图19，其示出的是图6所示实施例提供的一种在形成有钝化层015的衬底基板010上形成像素电极014后的结构示意图。其中，像素电极014可以采用金属材料形成，示例地，该金属材料可以为ITO，且该ITO可以为a-ITO。
示例地，可以以a-ITO为材料，采用涂覆、磁控溅射、热蒸发或者PECVD等方法在形成有第一钝化金属保护层012的衬底基板010上沉积一层a-ITO膜层，然后采用一次构图工艺对a-ITO膜层进行处理得到像素电极014。其中，一次构图工艺包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离，因此，采用一次构图工艺对a-ITO膜层进行处理得到像素电极014可以包括：在a-ITO膜层上涂覆一层具有一定厚度的光刻胶，采用掩膜版对光刻胶进行曝光，使得光刻胶形成完全曝光区和非曝光区，之后采用显影工艺处理，使完全曝光区的光刻胶被完全去除，非曝光区的光刻胶全部保留，采用刻蚀工艺对a-ITO膜层上完全曝光区对应的区域进行刻蚀，之后剥离非曝光区的光刻胶，得到像素电极014。其中，参见图19可知，像素电极014通过钝化层015上的过孔与导电保护层013接触。
综上所述，本发明实施例提供的阵列基板的制造方法，由于在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
本发明实施例提供了一种显示面板，该显示面板可以包括：图2至图4任一所示的阵列基板。
综上所述，本发明实施例提供的显示面板，显示面板包括：阵列基板，由于阵列基板在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
本发明实施例还提供了一种显示装置，该显示装置包括：图2至图4任一所示的阵列基板，该显示装置可以为：电子纸、有机发光二极管(英文：OrganicLight-EmittingDiode；简称：OLED)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
综上所述，本发明实施例提供的显示装置，显示装置包括：阵列基板，由于阵列基板在第一钝化金属保护层上形成导电保护层，导电保护层避免第一钝化金属保护层被刻蚀，进而避免像素电极与漏极直接接触，因此，解决了现有技术中像素电极与漏极之间的电阻较大的问题，达到了保证像素电极与漏极之间的电阻的有益效果。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (16)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底基板，
所述衬底基板上依次形成有源漏极金属层和第一钝化金属保护层，所述源漏极金属层包括：源极和漏极，所述源极和所述漏极不接触；
形成有所述第一钝化金属保护层的衬底基板上形成有导电保护层；
形成有所述导电保护层的衬底基板上形成有像素电极，所述像素电极与所述导电保护层接触。
2.根据权利要求1所述的阵列基板，其特征在于，
所述导电保护层是在250～270摄氏度的温度下通过退火工艺处理得到的。
3.根据权利要求1所述的阵列基板，其特征在于，
所述导电保护层为多晶硅-氧化铟锡p-ITO保护层。
4.根据权利要求1至3任一所述的阵列基板，其特征在于，
形成有所述导电保护层的衬底基板上形成有钝化层，所述钝化层上形成有过孔，所述像素电极通过所述过孔与所述导电保护层接触。
5.根据权利要求4所述的阵列基板，其特征在于，
所述衬底基板上依次形成有公共电极、栅极、栅绝缘层和有源层；
形成有所述有源层的衬底基板上形成依次有所述源漏极金属层和所述第一钝化金属保护层。
6.根据权利要求5所述的阵列基板，其特征在于，
形成有所述有源层的衬底基板上形成有第二钝化金属保护层；
形成有所述第二钝化金属保护层的衬底基板上依次形成有所述源漏极金属层和所述第一钝化金属保护层。
7.根据权利要求6所述的阵列基板，其特征在于，
所述第一钝化金属保护层的形成材料和所述第二钝化金属保护层的形成材料都为钼。
8.一种阵列基板的制造方法，其特征在于，用于制造权利要求1至7任一所述的阵列基板，所述阵列基板包括：衬底基板，所述阵列基板的制造方法包括：
在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层，使所述源漏极金属层包括：源极和漏极，所述源极和所述漏极不接触；
在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层；
在形成有所述导电保护层的衬底基板上形成像素电极，使所述像素电极与所述导电保护层接触。
9.根据权利要求8所述的阵列基板的制造方法，其特征在于，所述导电保护层为多晶硅-氧化铟锡p-ITO保护层，
所述在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层，包括：
在形成有所述第一钝化金属保护层的衬底基板上形成非晶硅-氧化铟锡a-ITO材质层；
依次采用一次构图工艺和退火工艺对所述a-ITO材质层进行处理得到所述导电保护层。
10.根据权利要求9所述的阵列基板的制造方法，其特征在于，采用退火工艺对所述a-ITO材质层进行处理，包括：
在250～270摄氏度的温度下，采用退火工艺对所述a-ITO材质层进行处理。
11.根据权利要求8至10任一所述的阵列基板的制造方法，其特征在于，
在形成有所述第一钝化金属保护层的衬底基板上形成导电保护层之后，所述阵列基板的制造方法还包括：
在形成有所述导电保护层的衬底基板上形成钝化层；
在所述钝化层上形成过孔；
所述在形成有所述导电保护层的衬底基板上形成像素电极，使所述像素电极与所述导电保护层接触，包括：
在形成有所述钝化层的衬底基板上形成所述像素电极，使所述像素电极通过所述过孔与所述导电保护层接触。
12.根据权利要求11所述的阵列基板的制造方法，其特征在于，
在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层之前，所述阵列基板的制造方法还包括：
在所述衬底基板上依次形成公共电极、栅极、栅绝缘层和有源层；
所述在所述衬底基板上依次形成源漏极金属层和第一钝化金属保护层，包括：
在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层。
13.根据权利要求12所述的阵列基板的制造方法，其特征在于，
在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层之前，所述阵列基板的制造方法还包括：
在形成有所述有源层的衬底基板上形成第二钝化金属保护层；
所述在形成有所述有源层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层，包括：
在形成有所述第二钝化金属保护层的衬底基板上依次形成所述源漏极金属层和所述第一钝化金属保护层。
14.根据权利要求13所述的阵列基板的制造方法，其特征在于，
所述第一钝化金属保护层的形成材料和所述第二钝化金属保护层的形成材料都为钼。
15.一种显示面板，其特征在于，所述显示面板包括权利要求1至7任一所述的阵列基板。
16.一种显示装置，其特征在于，所述显示装置包括权利要求1-7任一项所述的阵列基板。
CN201510679279.5A 2015-10-19 2015-10-19 阵列基板及其制造方法、显示面板、显示装置 Pending CN105304646A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510679279.5A CN105304646A (zh) 2015-10-19 2015-10-19 阵列基板及其制造方法、显示面板、显示装置
US15/254,114 US20170110587A1 (en) 2015-10-19 2016-09-01 Array substrate and manufacturing method thereof, display panel, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510679279.5A CN105304646A (zh) 2015-10-19 2015-10-19 阵列基板及其制造方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
CN105304646A true CN105304646A (zh) 2016-02-03

Family

ID=55201684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510679279.5A Pending CN105304646A (zh) 2015-10-19 2015-10-19 阵列基板及其制造方法、显示面板、显示装置

Country Status (2)

Country Link
US (1) US20170110587A1 (zh)
CN (1) CN105304646A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910750A (zh) * 2017-04-24 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板以及阵列基板的制作方法
CN107564922A (zh) * 2017-09-19 2018-01-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN111129104A (zh) * 2020-01-16 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板制程方法
CN112802878A (zh) * 2020-12-30 2021-05-14 天马微电子股份有限公司 一种显示面板和显示装置
CN113471219A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 一种半导体器件的金属走线及其制备方法
CN114488638A (zh) * 2022-03-01 2022-05-13 福建华佳彩有限公司 一种可避免有源层开孔过刻的阵列基板及其制造方法
WO2023226688A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353411A (zh) * 2000-11-10 2002-06-12 株式会社日立制作所 液晶显示装置
CN1909248A (zh) * 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102903857A (zh) * 2011-07-28 2013-01-30 三星显示有限公司 有机发光显示装置及其制造方法
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
WO2014054428A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1353411A (zh) * 2000-11-10 2002-06-12 株式会社日立制作所 液晶显示装置
CN1909248A (zh) * 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102403311A (zh) * 2010-09-16 2012-04-04 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
CN102903857A (zh) * 2011-07-28 2013-01-30 三星显示有限公司 有机发光显示装置及其制造方法
CN104656332A (zh) * 2015-01-28 2015-05-27 上海天马微电子有限公司 阵列基板及其制备方法和显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
航天部二院二0八所: "《微细加工论文集》", 31 December 1987 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910750A (zh) * 2017-04-24 2017-06-30 京东方科技集团股份有限公司 一种阵列基板、显示面板以及阵列基板的制作方法
CN107564922A (zh) * 2017-09-19 2018-01-09 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US10534233B2 (en) 2017-09-19 2020-01-14 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the same, display device
CN111129104A (zh) * 2020-01-16 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板制程方法
CN111129104B (zh) * 2020-01-16 2023-04-07 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板制程方法
CN112802878A (zh) * 2020-12-30 2021-05-14 天马微电子股份有限公司 一种显示面板和显示装置
CN112802878B (zh) * 2020-12-30 2024-01-30 天马微电子股份有限公司 一种显示面板和显示装置
CN113471219A (zh) * 2021-06-30 2021-10-01 云谷（固安）科技有限公司 一种半导体器件的金属走线及其制备方法
CN114488638A (zh) * 2022-03-01 2022-05-13 福建华佳彩有限公司 一种可避免有源层开孔过刻的阵列基板及其制造方法
WO2023226688A1 (zh) * 2022-05-27 2023-11-30 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Also Published As

Publication number Publication date
US20170110587A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
CN105304646A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN102723269B (zh) 阵列基板及其制作方法、显示装置
US10181465B2 (en) Array substrate, display device and manufacturing method of array substrate
US11398505B2 (en) Display substrate and manufacturing method thereof, display panel, and display device
CN103295970B (zh) 阵列基板、其制造方法及显示装置
US10186617B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
US10209594B2 (en) Thin film transistor array substrate, manufacturing method therefor, and display device
CN102881598B (zh) 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103579115B (zh) 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
US9299727B2 (en) Array substrate and manufacturing method thereof as well as display panel
US20200343329A1 (en) Array substrate, manufacturing method therefor, and display device
US10388678B2 (en) Gate structure, method for manufacturing gate structure, and display device
US9761615B2 (en) Array substrate, manufacturing method thereof and display device
US20200348784A1 (en) Touch display substrate, method of manufacturing the same and display device
CN103048840B (zh) 阵列基板及其制作方法、液晶显示面板和显示装置
CN102629592A (zh) 阵列基板及其制作方法、显示装置
CN100543539C (zh) 半穿半反式液晶显示器制造方法
CN108470718A (zh) 阵列基板及其制造方法、显示面板、显示装置
CN105742186A (zh) 薄膜晶体管及制造方法、阵列基板及制造方法、显示装置
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN103700670A (zh) 阵列基板及其制作方法、显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication