CN1909248A - 薄膜晶体管及其制造方法 - Google Patents

Abstract

一种薄膜晶体管，其包括基板、栅极、第一介电层、通道层、源极/漏极与第二介电层。栅极设置于基板上，而第一介电层覆盖住栅极与基板。通道层至少设置于栅极上方的第一介电层上。源极/漏极设置于通道层上，而源极/漏极包括第一阻挡层、导体层与第二阻挡层。第一阻挡层设置于导体层与通道层之间，且第一阻挡层与第二阻挡层包覆导体层。第二介电层覆盖住源极/漏极。基于上述，本发明的薄膜晶体管具有较为稳定的电性质量。此外，本发明亦披露一种薄膜晶体管的制造方法。

Description

薄膜晶体管及其制造方法

技术领域

本发明涉及一种主动元件的制造方法，且特别是涉及薄膜晶体管的制造方法。

背景技术

现今社会多媒体技术相当发达，多半受益于半导体元件或显示装置的进步。就显示器而言，具有高画面质量、空间利用效率佳、低消耗功率、无辐射等优越特性的薄膜晶体管液晶显示器(Thin Film Transistor LiquidCrystal Display，TFT-LCD)已逐渐成为市场的主流，使得薄膜晶体管被广泛的运用在薄膜晶体管液晶显示器中。

图1为公知薄膜晶体管的剖面图。请参照图1，公知薄膜晶体管100包括基板110、栅极120、介电层130、通道层140、欧姆接触层142、源/漏极150与介电层160。其中，栅极120设置于基板110上，而介电层130覆盖住栅极120。此外，通道层140设置于栅极120上方区域的介电层130上。欧姆接触层142设置于通道层140上，而源/漏极150设置于通道层140上。另外，介电层160设置于基板上，并覆盖住源/漏极150。

更详细地说，源/漏极150由阻挡层152、导体层154与阻挡层156所构成。其中，阻挡层152设置于导体层154与欧姆接触层142之间，而阻挡层156设置于导体层154上。值得注意的是，部分导体层154暴露于外。

就此种形态的源/漏极150的形成方式而言，在欧姆接触层142之后，在基板上110依次形成阻挡层152、导体层154与阻挡层156。然后，蚀刻部分的阻挡层152、导体层154与阻挡层156，以形成源/漏极150。最后，蚀刻部分欧姆接触层142。

当导体层154的材质为铜或镍时，在蚀刻导体层154的过程中，导体层154的原子可能污染蚀刻设备。此外，在形成欧姆接触层142的过程中，导体层154的原子也可能扩散至通道层140中，使得公知薄膜晶体管100的电性发生变化。

发明内容

鉴于上述情况，本发明的目的就是提供一种薄膜晶体管，其电性质量较为稳定。

此外，本发明的再一目的就是提供一种薄膜晶体管的制造方法，以制造出具有稳定电性质量的薄膜晶体管。

基于上述目的或其它目的，本发明提出一种薄膜晶体管包括基板、栅极、第一介电层、通道层、源极/漏极与第二介电层。其中，栅极设置于基板上，而第一介电层覆盖住栅极与基板。此外，通道层至少设置于栅极上方的第一介电层上。另外，源极/漏极设置于通道层上，而源极/漏极包括第一阻挡层、第一导体层与第二阻挡层。其中，第一阻挡层设置于第一导体层与通道层之间，且第一阻挡层与第二阻挡层包覆第一导体层。第二介电层覆盖住源极/漏极。

上述栅极可以包括第三阻挡层、第二导体层与第四阻挡层。其中，第三阻挡层设置于基板上，而第二导体层设置于第三阻挡层上。第四阻挡层覆盖住第二导体层，且第三阻挡层与第四阻挡层包覆第二导体层。此外，第三阻挡层与第四阻挡层的材质可以是钼、铬、钛或钽等的氮化物、钛钨合金、硅化物金属。另外，第二导体层的材质可以是铜、铝、金、银或镍。

上述薄膜晶体管还可以包括欧姆接触层，其设置于通道层与源极/漏极之间。

上述第一阻挡层与第二阻挡层的材质可以是钼、铬、钛、钽或其氮化物、钛钨合金、硅化物金属。

上述第一导体层的材质可以是铜、铝、金、银或镍。

基于上述目的或其它目的，本发明提供一种薄膜晶体管的制造方法，其包括下列步骤。首先，提供基板，并在此基板上形成栅极。接着，在基板上形成第一介电层以覆盖栅极与基板。然后，至少在栅极上方的第一介电层上形成通道层。在基板上形成第一阻挡层以覆盖通道层。之后，在第一阻挡层上形成第一导体层，接着，移除部分第一导体层。在第一导体层与部分第一阻挡层上形成第二阻挡层。接着，移除部分第二阻挡层，以形成源极/漏极，其中第一阻挡层与第二阻挡层包覆第一导体层。最后，在源极/漏极上形成第二介电层。

上述形成栅极的方法可以是在基板上形成第三阻挡层。接着，在第三阻挡层上形成第二导体层，其中第二导体层暴露出部分第三阻挡层。最后，在第三阻挡层上形成第四阻挡层，以覆盖第二导体层。

上述移除部分第一导体层的方法可以是蚀刻工艺。

上述移除部分第二阻挡层的方法可以是蚀刻工艺。

上述之在形成通道层后，还可以于通道层上形成欧姆接触层。此外，在移除部分第一阻挡层与部分第二阻挡层后，还可以移除部分欧姆接触层。另外，移除部分欧姆接触层的方法可以是蚀刻工艺。

基于上述，本发明先使用两层阻挡层包覆导体层，然后才移除这两层阻挡层的部分，以形成源极/漏极，因此源极/漏极中的导体层的原子较不易扩散至通道层中。换言之，通道层的电性质量较为稳定。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为公知薄膜晶体管的剖面图。

图2A至2E为依照本发明实施例的薄膜晶体管制造流程示意图。

主要元件标记说明

100：公知薄膜晶体管

110、210：基板

120、220：栅极

130、160、230、260：介电层

140、240：通道层

142、242：欧姆接触层

150、250：源极/漏极

152、156、222、226、252、256：阻挡层

154、224、254：导体层

200：薄膜晶体管

具体实施方式

图2A至2E为依照本发明实施例的薄膜晶体管制造流程示意图。请先参照图2A，本实施例的薄膜晶体管的制造方法包括下列步骤。首先，提供基板210，并于基板210上形成栅极220。更详细地说，形成栅极220的方法可以是先在基板210上形成阻挡层222。然后，在部分阻挡层222上形成导体层224。接着，在阻挡层222上形成阻挡层226，而阻挡层222与阻挡层226包覆导体层224。此外，形成阻挡层222与阻挡层226的方法可以是物理气相沉积或化学气相沉积工艺。

然而，栅极220的结构并不限定于上述工艺所形成。举例而言，形成栅极的方法可以是在基板上依次形成阻挡层、导体层与阻挡层。然后，对于上述工艺所形成的结构进行蚀刻工艺，以形成栅极。此时，导体层暴露于外。

请参照图2B，在基板210上形成介电层230，以覆盖基板210与栅极220，而形成介电层230的方法可以是化学气相沉积工艺。接着，在栅极220上方区域的介电层230上形成通道层240，而形成通道层240的方法可以是等离子体增强型化学气相沉积工艺。在本实施例中，为了降低通道层240的阻抗，在通道层240上可以形成欧姆接触层242，然而本实施例亦可不形成此欧姆接触层242。

请参照图2C，在基板210上形成阻挡层252，以覆盖住通道层240、欧姆接触层242及介电层230的部分区域。接着，在阻挡层252上形成导体层254，而形成导体层254的方法可以是化学气相沉积工艺。随后，移除部分导体层254，而移除导体层254的方法可以是蚀刻工艺。值得留意的是，由于阻挡层252覆盖住通道层240，因此在移除部分导体层254时，导体层254的金属原子较不容易扩散到通道层240内。换言之，通道层240可以保持稳定的电性。

请参照图2D，在基板210上形成阻挡层256，以覆盖导体层254与部分阻挡层252。值得注意的是，导体层254可以是具有锥度(Taper)结构，因此阻挡层256将具有较佳的阶梯覆盖(Coverage)效果。然而，导体层254也可以是具有直角的结构(类似图1所示)。然后，移除部分阻挡层252与部分阻挡层256，以形成源极/漏极250，其中阻挡层252与阻挡层256包覆住导体层254。此外，移除部分阻挡层252与部分阻挡层256的方式可以是蚀刻工艺。

请参照图2E，移除部分欧姆接触层242，以暴露出部分通道层240，而移除部分欧姆接触层242的方式可以是用蚀刻工艺或是反应性离子蚀刻(Reactive Ion Etching)工艺。由于阻挡层252与阻挡层256包覆导体层254，因此在移除部分欧姆接触层242时，导体层254的原子污染通道层240的情况能够有所改善。在移除部分欧姆接触层242之后，在基板210上形成介电层260，以覆盖住源极/漏极250。至此便完成了薄膜晶体管200的制造。对于薄膜晶体管200的结构部分将详述如后。

请继续参照图2E，薄膜晶体管200包括基板210、栅极220、介电层230、通道层240、欧姆接触层242、源极/漏极250与介电层260。其中，栅极220设置于基板210上。就本实施例而言，栅极220包括阻挡层222、导体层224与阻挡层226，其中阻挡层222设置于基板210上，而阻挡层222与阻挡层226包覆住导体层224。此外，阻挡层222与阻挡层226的材质可以是钼、铬、钛、钽或其氮化物、钛钨合金、硅化物金属。另外，导体层224的材质可以是铜、铝、金、银或镍。

介电层230覆盖住基板210与栅极220，而介电层230的材质可以是氮化硅、氧化硅或氮氧化硅。通道层240设置于栅极220上方区域的介电层230上，而通道层240的材质可以是非晶硅。另外，欧姆接触层242设置于通道层240与源极/漏极250之间，而欧姆接触层242的材质可以是掺杂非晶硅。

就本实施例而言，源极/漏极250设置于欧姆接触层242上，然而源极/漏极250也可以直接设置于通道层240上。此外，源极/漏极250包括阻挡层252、导体层254与阻挡层256，其中阻挡层252设置于导体层254与欧姆接触层242之间，且阻挡层252与第二阻挡层256包覆导体层254。此外，阻挡层252与阻挡层256的材质可以是钼、铬、钛、钽或其氮化物、钛钨合金、硅化物金属。另外，导体层254的材质可以是铜、铝、金、银或镍。

介电层260覆盖住源极/漏极250，而介电层260的材质可以是氮化硅、氧化硅或氮氧化硅。

综上所述，本发明的薄膜晶体管及其制造方法至少具有下列优点：

一、与公知技术相比，由于本发明的薄膜晶体管的源极/漏极的导体层被两层阻挡层所包覆，因此在蚀刻欧姆接触层时，源极/漏极的导体层的原子扩散至通道层内的情况能够改善，以提高通道层的电性稳定度。换言之，本发明的薄膜晶体管具有较佳的质量稳定度。

二、与公知技术相比，由于本发明的薄膜晶体管的源极/漏极的导体层被两层阻挡层所包覆，因此在蚀刻欧姆接触层时，源极/漏极的导体层的原子较不易污染工艺设备。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与改进，因此本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种薄膜晶体管，其特征是包括：

基板；

栅极，设置于该基板上；

第一介电层，覆盖住该栅极与该基板；

通道层，至少设置于该栅极上方的该第一介电层上；

源极/漏极，设置于该通道层上，而该源极/漏极包括第一阻挡层、第一导体层与第二阻挡层，其中该第一阻挡层设置于该第一导体层与该通道层之间，且该第一阻挡层与该第二阻挡层包覆该第一导体层；以及

第二介电层，覆盖住该源极/漏极。

2.根据权利要求1所述的薄膜晶体管，其特征是该栅极包括：

第三阻挡层，设置于该基板上；

第二导体层，设置于该第三阻挡层上；以及

第四阻挡层，覆盖住该第二导体层，且该第三阻挡层与该第四阻挡层包覆该第二导体层。

3.根据权利要求2所述的薄膜晶体管，其特征是该第三阻挡层与该第四阻挡层的材质包括钼、铬、钛、钽或其氮化物、钛钨合金、硅化物金属。

4.根据权利要求2所述的薄膜晶体管，其特征是该二导体层的材质包括铜、铝、金、银或镍。

5.根据权利要求1所述的薄膜晶体管，其特征是还包括欧姆接触层，设置于该通道层与该源极/漏极之间。

6.根据权利要求1所述的薄膜晶体管，其特征是该第一阻挡层与该第二阻挡层的材质包括钼、铬、钛、钽或其氮化物、钛钨合金、硅化物金属。

7.根据权利要求1所述的薄膜晶体管，其特征是该第一导体层的材质包括铜、铝、金、银或镍。

8.一种薄膜晶体管的制造方法，其特征是包括：

在基板上形成栅极；

在该基板上形成第一介电层，以覆盖该栅极与该基板；

至少在该栅极上方的该第一介电层上形成通道层；

在该基板上形成第一阻挡层，以覆盖该通道层；

在该第一阻挡层上形成第一导体层；

移除部分该第一导体层；

在该第一导体层与部分该第一阻挡层上形成第二阻挡层；

移除部分该第一阻挡层与部分该第二阻挡层，以形成源极/漏极，其中该第一阻挡层与该第二阻挡层包覆该第一导体层；以及

在该源极/漏极上形成第二介电层。

9.根据权利要求8所述的薄膜晶体管的制造方法，其特征是形成该栅极的方法包括：

在该基板上形成第三阻挡层；

在该第三阻挡层上形成第二导体层，其中该第二导体层暴露出部分该第三阻挡层；以及

在该第三阻挡层上形成第四阻挡层，以覆盖该第二导体层。

10.根据权利要求8所述的薄膜晶体管的制造方法，其特征是在形成该通道层后，还包括于该通道层上形成欧姆接触层。

Images