CN104465786B - 薄膜晶体管及其制造方法、显示基板和显示装置 - Google Patents

薄膜晶体管及其制造方法、显示基板和显示装置 Download PDF

Info

Publication number
CN104465786B
CN104465786B CN201410842510.3A CN201410842510A CN104465786B CN 104465786 B CN104465786 B CN 104465786B CN 201410842510 A CN201410842510 A CN 201410842510A CN 104465786 B CN104465786 B CN 104465786B
Authority
CN
China
Prior art keywords
layer
barrier layer
sub
source
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410842510.3A
Other languages
English (en)
Other versions
CN104465786A (zh
Inventor
李正亮
姚琪
曹占锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410842510.3A priority Critical patent/CN104465786B/zh
Publication of CN104465786A publication Critical patent/CN104465786A/zh
Application granted granted Critical
Publication of CN104465786B publication Critical patent/CN104465786B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制造方法、显示基板和显示装置。该薄膜晶体管包括栅极、有源层和源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层。本发明提供的薄膜晶体管及其制造方法、显示基板和显示装置的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。

Description

薄膜晶体管及其制造方法、显示基板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示基板和显示装置。
背景技术
在显示技术领域，随着大尺寸及高驱动频率显示装置的日益普及，低电阻铜(Cu)配线技术越来越受关注。由于Cu薄膜存在与玻璃基板以及半导体层的接触附着力差和易扩散的问题，因此在显示装置中通常采用与玻璃以及半导体层接触好且具有阻挡性的材料作为缓冲层，即在Cu薄膜的下方设置缓冲层。
为了提升显示装置的产能和良率，各个面板厂商均进行了Cu技术的开发，目前显示装置主要采用的技术为刻蚀阻挡层(Etch Stop Layer，简称：ESL)技术和背沟道刻蚀(Back Channel Etched,简称：BCE)技术。在采用上述两种技术时，由于位于Cu薄膜下方的阻挡层的阻挡作用，Cu薄膜中的Cu薄膜不会向下方扩散。但是，Cu薄膜在一定的条件下(例如：在一定的温度下)会向上扩散。当Cu薄膜作为栅极时，Cu薄膜中的Cu会向上扩散到栅极上方的栅绝缘层甚至有源层；当Cu薄膜作为源漏极时，Cu薄膜中的Cu会向上扩散到源漏极上方的钝化层，影响到背沟道。
综上所述，现有技术中Cu薄膜中的Cu向上扩散，从而影响了显示装置中器件的特性。
发明内容
本发明提供一种薄膜晶体管及其制造方法、显示基板和显示装置，用于提高显示装置中器件的性能。
为实现上述目的，本发明提供了一种薄膜晶体管，包括栅极、有源层和源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层。
可选地，所述第一阻挡层的材料为氧化金属合金。
可选地，所述氧化金属合金包括CuCaO或CuMgAlO。
可选地，所述第一阻挡层包括第一子缓冲层和第一子阻挡层，所述第一子阻挡层位于所述第一子缓冲层之上。
可选地，所述第一子缓冲层的厚度包括至所述第一子阻挡层的厚度包括至
可选地，所述第一子缓冲层的材料为金属合金，所述第一子阻挡层的材料为氧化金属合金。
可选地，所述金属合金为CuCa，所述氧化金属合金为CuCaO；或者，所述金属合金为CuMgAl，所述氧化金属合金为CuMgAlO。
可选地，所述栅极的材料为Cu，所述源漏极的材料为Cu。
可选地，所述栅极和/或所述源漏极之下设置有第二阻挡层。
为实现上述目的，本发明提供了一种显示基板，包括：衬底基板和位于所述衬底基板之上的上述薄膜晶体管。
为实现上述目的，本发明提供了一种显示装置，包括相对设置的对置基板和上述显示基板。
为实现上述目的，本发明提供了一种薄膜晶体管的制造方法，包括：
形成栅极；
形成有源层；
形成源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层。
可选地，所述栅极之上设置有第一阻挡层时，所述形成栅极之后包括形成第一阻挡层，所述形成有源层包括在所述栅极之上的第一阻挡层之上形成有源层；
所述源漏极之上设置有第一阻挡层时，所述形成源漏极包括在有源层的上方形成源漏极，所述形成源漏极之后包括形成第一阻挡层。
可选地，所述第一阻挡层包括第一子缓冲层和第一子阻挡层，所述形成第一阻挡层包括：
沉积缓冲材料层；
向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成所述第一子缓冲层。
本发明具有以下有益效果：
本发明提供的薄膜晶体管及其制造方法、显示基板和显示装置的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
附图说明
图1为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图2为本发明实施例二提供的一种薄膜晶体管的结构示意图；
图3为本发明实施例三提供的一种显示基板的结构示意图；
图4为本发明实施例四提供的一种显示基板的结构示意图；
图5为本发明实施例六提供的一种薄膜晶体管的制造方法的流程图；
图6为本发明实施例七提供的一种薄膜晶体管的制造方法的流程图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的薄膜晶体管及其制造方法、显示基板和显示装置进行详细描述。
图1为本发明实施例一提供的一种薄膜晶体管的结构示意图，如图1所示，该薄膜晶体管包括栅极1、有源层2和源漏极3，栅极1和/或源漏极3之上设置有第一阻挡层。
有源层2位于栅极1的上方，源漏极3位于有源层2的上方。源漏极3包括源极31和漏极32。本实施例中的薄膜晶体管为底栅型薄膜晶体管。可选地，在实际应用中，该薄膜晶体管还可以为顶栅型薄膜晶体管，此种情况不再具体画出。优选地，栅极1的厚度可包括至源漏极3的厚度可包括至
栅极1之上设置有第一阻挡层4，第一阻挡层4包括第一子缓冲层41和第一子阻挡层42，第一子阻挡层42位于第一子缓冲层41之上，具体地，栅极1之上设置有第一子缓冲层41。优选地，第一子缓冲层41的厚度包括至第一子阻挡层42的厚度包括至第一阻挡层4可有效阻挡栅极1中的金属向上扩散到源极31之上的保护层中。
源极31之上设置有第一阻挡层5，第一阻挡层5包括第一子缓冲层51和第一子阻挡层52，第一子阻挡层52位于第一子缓冲层51之上，具体地，源极31之上设置有第一子缓冲层51。漏极32之上设置有第一阻挡层6，第一阻挡层6包括第一子缓冲层61和第一子阻挡层62，第一子阻挡层62位于第一子缓冲层61之上，具体地，源极32之上设置有第一子缓冲层61。第一阻挡层5可有效阻挡源极31中的金属向上扩散到源极31之上的保护层中。第二阻挡层6可有效阻挡漏极32中的金属向上扩散到漏极32之上的保护层中。
本实施例中，第一子缓冲层41、第一子缓冲层51和第一子缓冲层61的材料为金属合金，第一子阻挡层42、第一子阻挡层52和第一子阻挡层62的材料为氧化金属合金。例如，金属合金可以为CuCa，则氧化金属合金可以为CuCaO；或者，金属合金可以为CuMgAl，氧化金属合金可以为CuMgAlO。
进一步地，该薄膜晶体管还包括栅绝缘层7，栅绝缘层7位于第一阻挡层4之上，具体地，栅绝缘层7位于第一子阻挡层42之上。有源层2位于栅绝缘层7之上。
进一步地，栅极1和/或源漏极3之下还设置有第二阻挡层。第二阻挡层可包括第二子缓冲层和第二子阻挡层，第二子阻挡层位于第二子缓冲层之上。栅极1之下设置有第二阻挡层8；源极31之下设置有第二阻挡层9，且第二阻挡层9位于有源层2；漏极32之下设置有第二阻挡层10，且第二阻挡层10位于有源层2之上。
本实施例中，第二子缓冲层的材料为金属合金，第二子阻挡层的材料为氧化金属合金。例如，金属合金可以为CuCa，则氧化金属合金可以为CuCaO；或者，金属合金可以为CuMgAl，氧化金属合金可以为CuMgAlO。其中，第二子缓冲层和第二阻挡层在图1中未具体画出。
可选地，当第一阻挡层为单层结构时，第一阻挡层的材料为氧化金属合金。例如：氧化金属合金包括CuCaO或CuMgAlO。此种情况图1中未具体画出。
本实施例中，栅极1的材料可以为金属，例如，该金属可以为Cu；源漏极3的材料可以为金属，例如，该金属可以为Cu。有源层2的材料可以为IGZO或者ITZO；栅绝缘层7的材料可以为SiO2、SiON、SiNx中之一或其任意组合。
本实施例中，第二阻挡层8的厚度可以为至
本实施例中的薄膜晶体管为BCE型薄膜晶体管。
本实施例提供的薄膜晶体管的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
图2为本发明实施例二提供的一种薄膜晶体管的结构示意图，如图1所示，该薄膜晶体管包括栅极1、有源层2和源漏极3，栅极1和/或源漏极3之上设置有第一阻挡层。
有源层2位于栅极1的上方，源漏极3位于有源层2的上方。源漏极3包括源极31和漏极32。本实施例中的薄膜晶体管为底栅型薄膜晶体管。可选地，在实际应用中，该薄膜晶体管还可以为顶栅型薄膜晶体管，此种情况不再具体画出。优选地，栅极1的厚度可包括至源漏极3的厚度可包括至
栅极1之上设置有第一阻挡层4，第一阻挡层4包括第一子缓冲层41和第一子阻挡层42，第一子阻挡层42位于第一子缓冲层41之上，具体地，栅极1之上设置有第一子缓冲层41。优选地，第一子缓冲层41的厚度包括至第一子阻挡层42的厚度包括至第一阻挡层4可有效阻挡栅极1中的金属向上扩散到源极31之上的保护层中。
源极31之上设置有第一阻挡层5，第一阻挡层5包括第一子缓冲层51和第一子阻挡层52，第一子阻挡层52位于第一子缓冲层51之上，具体地，源极31之上设置有第一子缓冲层51。漏极32之上设置有第一阻挡层6，第一阻挡层6包括第一子缓冲层61和第一子阻挡层62，第一子阻挡层62位于第一子缓冲层61之上，具体地，源极32之上设置有第一子缓冲层61。第一阻挡层5可有效阻挡源极31中的金属向上扩散到源极31之上的保护层中。第一阻挡层6可有效阻挡漏极32中的金属向上扩散到漏极32之上的保护层中。
本实施例中，第一子缓冲层41、第一子缓冲层51和第一子缓冲层61的材料为金属合金，第一子阻挡层42、第一子阻挡层52和第一子阻挡层62的材料为氧化金属合金。例如，金属合金可以为CuCa，则氧化金属合金可以为CuCaO；或者，金属合金可以为CuMgAl，氧化金属合金可以为CuMgAlO。
进一步地，该薄膜晶体管还包括栅绝缘层7，栅绝缘层7位于第一阻挡层4之上，具体地，栅绝缘层7位于第一子阻挡层42之上。有源层2位于栅绝缘层7之上。
进一步地，栅极1和/或源漏极3之下还设置有第二阻挡层。第二阻挡层可包括第二子缓冲层和第二子阻挡层，第二子阻挡层位于第二子缓冲层之上。栅极1之下设置有第二阻挡层8；源极31之下设置有第二阻挡层9；漏极32之下设置有第二阻挡层10。在实际应用中，可选地，第二阻挡层为单层结构时，第二阻挡层材料为金属合金或氧化金属合金。例如：金属合金为CuCa，氧化金属合金包括CuCaO或CuMgAlO，此种情况图中未具体画出。第二阻挡层可有效防止栅极和/或源漏极中的金属(特别是铜)向下扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
本实施例中，第二子缓冲层的材料为金属合金，第二子阻挡层的材料为氧化金属合金。例如，金属合金可以为CuCa，则氧化金属合金可以为CuCaO；或者，金属合金可以为CuMgAl，氧化金属合金可以为CuMgAlO。其中，第二子缓冲层和第二阻挡层在图2中未具体画出。
可选地，当第一阻挡层为单层结构时，第一阻挡层的材料为氧化金属合金。例如：氧化金属合金包括CuCaO或CuMgAlO。此种情况图2中未具体画出。
进一步地，薄膜晶体管还包括刻蚀阻挡层11，该刻蚀阻挡层11位于有源层2之上。该刻蚀阻挡层11上设置有源极过孔12和漏极过孔13，第二阻挡层9、源极31和第一阻挡层5设置于源极过孔12，从而使得第二阻挡层9和有源层2连接；第二阻挡层10、漏极32和第一阻挡层6设置于漏极过孔13，从而使得第二阻挡层10和有源层2连接。
本实施例中，栅极1的材料可以为金属，例如，该金属可以为Cu；源漏极3的材料可以为金属，例如，该金属可以为Cu有源层2的材料可以为IGZO或者ITZO；栅绝缘层7的材料可以为SiO2、SiON、SiNx中之一或其任意组合；刻蚀阻挡层11的材料可以为SiOx或者Al2O3。
本实施例中，第二阻挡层8的厚度可以为至
本实施例中的薄膜晶体管为ESL型薄膜晶体管。
本实施例提供的薄膜晶体管的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
图3为本发明实施例三提供的一种显示基板的结构示意图，如图3所示，该显示基板包括衬底基板14和位于衬底基板14之上的薄膜晶体管。该薄膜晶体管可采用上述实施例一提供的薄膜晶体管。其中，第二阻挡层8位于衬底基板14之上。
该显示基板还包括保护层15，该保护层15设置于第一阻挡层5之上。
该显示基板还包括像素电极16，该像素电极16和漏极32电连接。具体地，像素电极16可设置于保护层15之上，保护层15上设置有电极过孔17，部分像素电极16位于电极过孔17中以与第一子阻挡层62连接，从而实现与漏极32电连接。
本实施例中，衬底基板14可以为玻璃基板或者聚对苯二甲酸乙二醇酯PET(polyethylene terephthalate，简称：PET)基板。
本实施例中，该显示基板可以为阵列基板或者彩膜阵列(color filter onarray，简称：COA)基板。
本实施例提供的显示基板的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
图4为本发明实施例四提供的一种显示基板的结构示意图，如图4所示，该显示基板包括衬底基板14和位于衬底基板14之上的薄膜晶体管。该薄膜晶体管可采用上述实施例二提供的薄膜晶体管。其中，第二阻挡层8位于衬底基板14之上。
该显示基板还包括保护层15，该保护层15设置于第一阻挡层5之上。
该显示基板还包括像素电极16，该像素电极16和漏极32电连接。具体地，像素电极16可设置于保护层15之上，保护层15上设置有电极过孔17，部分像素电极16位于电极过孔17中以与第一子阻挡层62连接，从而实现与漏极32电连接。
本实施例中，保护层15的材料可以为SiO2、SiON、SiNx中之一或其任意组合；像素电极16的材料可以为透明导电材料，例如，该透明导电材料可以为ITO或者IZO。
本实施例中，该显示基板可以为阵列基板或者COA。
本实施例提供的显示基板的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
本发明实施例五提供了一种显示装置，该显示装置包括相对设置的对置基板和显示基板，该显示基板可以采用实施例三或者实施例四提供的显示基板，此处不再赘述。
本实施例提供的显示装置的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
本发明实施例六提供了一种薄膜晶体管的制造方法，该方法包括：形成栅极；形成有源层；形成源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层。
优选地，栅极和源漏极之上均设置有第一阻挡层。
下面通过图5中的一个实例对实施例六提供的制造方法进行详细描述。图5为本发明实施例六提供的一种薄膜晶体管的制造方法的流程图，如图5所示，该方法包括：
步骤101、形成栅极。
步骤102、形成第一阻挡层。
第一阻挡层包括第一子缓冲层和第一子阻挡层，则步骤102具体可包括：
步骤1021、沉积缓冲材料层。
具体地，可通过磁控溅射工艺在栅极之上形成缓冲材料层。该缓冲材料层的材料可以为氧化金属合金，例如，金属合金可以为CuCa或者CuMgAl。
步骤1022、向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成第一子缓冲层。
具体地，向缓冲氧化层的表面通入氧气使得缓冲材料层的一部分发生氧化形成第一子阻挡层，另一部分未发生氧化以形成第一子缓冲层，其中，第一子阻挡层位于第一子缓冲层之上。该第一子阻挡层的材料可以为氧化金属合金，该第一子缓冲层的材料可以为金属合金，例如，金属合金为CuCa时，氧化金属合金可以为CuCaO；或者，金属合金为CuMgAl时，氧化金属合金可以为CuMgAlO。向缓冲材料层通入氧气以形成第一子阻挡层的方案，可有效避免位于下方的栅极发生氧化。与第一阻挡层采用单层结构的技术方案相比，本实施例中第一阻挡层采用两层结构(即：第一子缓冲层和第一子阻挡层)可以防止在形成第一阻挡层时通入的氧气与栅极中的金属(特别是铜)发生氧化反应，从而造成界面不良。
步骤103、在栅极之上的第一阻挡层之上形成有源层。
步骤104、形成源漏极。
步骤105、形成第一阻挡层。
第一阻挡层包括第一子缓冲层和第一子阻挡层，则步骤105具体可包括：
步骤1051、沉积缓冲材料层。
具体地，可通过磁控溅射工艺在栅极之上形成缓冲材料层。该缓冲材料层的材料可以为氧化金属合金，例如，金属合金可以为CuCa或者CuMgAl。
步骤1052、向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成第一子缓冲层。
具体地，向缓冲氧化层的表面通入氧气使得缓冲材料层的一部分发生氧化形成第一子阻挡层，另一部分未发生氧化以形成第一子缓冲层，其中，第一子阻挡层位于第一子缓冲层之上。该第一子阻挡层的材料可以为氧化金属合金，该第一子缓冲层的材料可以为金属合金，例如，金属合金为CuCa时，氧化金属合金可以为CuCaO；或者，金属合金为CuMgAl时，氧化金属合金可以为CuMgAlO。向缓冲材料层通入氧气以形成第一子阻挡层的方案，可有效避免位于下方的源漏极发生氧化。与第一阻挡层采用单层结构的技术方案相比，本实施例中第一阻挡层采用两层结构(即：第一子缓冲层和第一子阻挡层)可以防止在形成第一阻挡层时通入的氧气与源漏极中的金属(特别是铜)发生氧化反应，从而造成界面不良。
进一步地，在步骤102和步骤103之间还包括：形成栅绝缘层的步骤。
本实施例提供的薄膜晶体管的制造方法可用于制造上述实施例一提供的薄膜晶体管，对薄膜晶体管的具体描述可参见上述实施例一，此处不再赘述。
本实施例提供的薄膜晶体管的制造方法的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
本发明实施例七提供了一种薄膜晶体管的制造方法，该方法包括：形成栅极；形成有源层；形成源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层。
优选地，栅极和源漏极之上均设置有第一阻挡层。
下面通过图6中的一个实例对实施例六提供的制造方法进行详细描述。图6为本发明实施例七提供的一种薄膜晶体管的制造方法的流程图，如图6所示，该方法包括：
步骤201、形成栅极。
步骤202、形成第一阻挡层。
第一阻挡层包括第一子缓冲层和第一子阻挡层，则步骤202具体可包括：
步骤2021、沉积缓冲材料层。
具体地，可通过磁控溅射工艺在栅极之上形成缓冲材料层。该缓冲材料层的材料可以为氧化金属合金，例如，金属合金可以为CuCa或者CuMgAl。
步骤2022、向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成第一子缓冲层。
具体地，向缓冲氧化层的表面通入氧气使得缓冲材料层的一部分发生氧化形成第一子阻挡层，另一部分未发生氧化以形成第一子缓冲层，其中，第一子阻挡层位于第一子缓冲层之上。该第一子阻挡层的材料可以为氧化金属合金，该第一子缓冲层的材料可以为金属合金，例如，金属合金为CuCa时，氧化金属合金可以为CuCaO；或者，金属合金为CuMgAl时，氧化金属合金可以为CuMgAlO。与第一阻挡层采用单层结构的技术方案相比，本实施例中第一阻挡层采用两层结构(即：第一子缓冲层和第一子阻挡层)可以防止在形成第一阻挡层时通入的氧气与栅极中的金属(特别是铜)发生氧化反应，从而造成界面不良。
步骤203、在栅极之上的第一阻挡层之上形成有源层。
步骤204、在有源层之上形成刻蚀阻挡层。
步骤205、形成源漏极。
步骤206、形成第一阻挡层。
第一阻挡层包括第一子缓冲层和第一子阻挡层，则步骤206具体可包括：
步骤2061、沉积缓冲材料层。
具体地，可通过磁控溅射工艺在栅极之上形成缓冲材料层。该缓冲材料层的材料可以为氧化金属合金，例如，金属合金可以为CuCa或者CuMgAl。
步骤2062、向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成第一子缓冲层。
具体地，向缓冲氧化层的表面通入氧气使得缓冲材料层的一部分发生氧化形成第一子阻挡层，另一部分未发生氧化以形成第一子缓冲层，其中，第一子阻挡层位于第一子缓冲层之上。该第一子阻挡层的材料可以为氧化金属合金，该第一子缓冲层的材料可以为金属合金，例如，金属合金为CuCa时，氧化金属合金可以为CuCaO；或者，金属合金为CuMgAl时，氧化金属合金可以为CuMgAlO。与第一阻挡层采用单层结构的技术方案相比，本实施例中第一阻挡层采用两层结构(即：第一子缓冲层和第一子阻挡层)可以防止在形成第一阻挡层时通入的氧气与源漏极中的金属(特别是铜)发生氧化反应，从而造成界面不良。
进一步地，在步骤202和步骤203之间还包括：形成栅绝缘层的步骤。
本实施例提供的薄膜晶体管的制造方法可用于制造上述实施例二提供的薄膜晶体管，对薄膜晶体管的具体描述可参见上述实施例二，此处不再赘述。
本实施例提供的薄膜晶体管的制造方法的技术方案中，栅极和/或源漏极之上设置有第一阻挡层，该第一阻挡层可阻挡栅极和/或源漏极中的金属向上扩散，避免了对显示装置中器件特性的影响，从而提高了显示装置中器件的特性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括栅极、有源层和源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层，所述第一阻挡层包括第一子缓冲层和第一子阻挡层，所述第一子缓冲层的材料为金属合金。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一子阻挡层位于所述第一子缓冲层之上。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一子缓冲层的厚度包括至所述第一子阻挡层的厚度包括至
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一子阻挡层的材料为氧化金属合金。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述金属合金为CuCa，所述氧化金属合金为CuCaO；或者，所述金属合金为CuMgAl，所述氧化金属合金为CuMgAlO。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极的材料为Cu，所述源漏极的材料为Cu。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极和/或所述源漏极之下设置有第二阻挡层。
8.一种显示基板，其特征在于，包括：衬底基板和位于所述衬底基板之上的权利要求1至7任一所述的薄膜晶体管。
9.一种显示装置，其特征在于，包括相对设置的对置基板和权利要求8所述的显示基板。
10.一种薄膜晶体管的制造方法，其特征在于，包括：
形成栅极；
形成有源层；
形成源漏极，所述栅极和/或所述源漏极之上设置有第一阻挡层，所述第一阻挡层包括第一子缓冲层和第一子阻挡层，所述第一子缓冲层的材料为金属合金。
11.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，所述栅极之上设置有第一阻挡层时，所述形成栅极之后包括形成第一阻挡层，所述形成有源层包括在所述栅极之上的第一阻挡层之上形成有源层；
所述源漏极之上设置有第一阻挡层时，所述形成源漏极包括在有源层的上方形成源漏极，所述形成源漏极之后包括形成第一阻挡层。
12.根据权利要求10所述的薄膜晶体管的制造方法，其特征在于，所述形成第一阻挡层包括：
沉积缓冲材料层；
向缓冲材料层通入氧气使得部分缓冲材料层发生氧化反应以形成第一子阻挡层，未发生氧化反应的部分缓冲材料层形成所述第一子缓冲层。
CN201410842510.3A 2014-12-30 2014-12-30 薄膜晶体管及其制造方法、显示基板和显示装置 Active CN104465786B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410842510.3A CN104465786B (zh) 2014-12-30 2014-12-30 薄膜晶体管及其制造方法、显示基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410842510.3A CN104465786B (zh) 2014-12-30 2014-12-30 薄膜晶体管及其制造方法、显示基板和显示装置

Publications (2)

Publication Number Publication Date
CN104465786A CN104465786A (zh) 2015-03-25
CN104465786B true CN104465786B (zh) 2018-09-04

Family

ID=52911532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410842510.3A Active CN104465786B (zh) 2014-12-30 2014-12-30 薄膜晶体管及其制造方法、显示基板和显示装置

Country Status (1)

Country Link
CN (1) CN104465786B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795402B (zh) * 2015-04-09 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909248A (zh) * 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102576736A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909248A (zh) * 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
CN102576736A (zh) * 2009-10-09 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN104465786A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
CN104064688B (zh) 具有存储电容的tft基板的制作方法及该tft基板
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
US20160291750A1 (en) Array substrate and liquid crystal display panel
WO2015100935A1 (zh) 阵列基板及其制造方法、以及显示装置
CN104218019B (zh) 薄膜晶体管阵列基板及其制造方法
CN104218063B (zh) 有机发光显示装置及其制造方法
CN107170764A (zh) 阵列基板、阵列基板的制造方法、显示面板和显示装置
CN104269414A (zh) 一种阵列基板及其制作方法、显示装置
CN108598089A (zh) Tft基板的制作方法及tft基板
CN103337479B (zh) 一种阵列基板、显示装置及阵列基板的制作方法
CN104915054B (zh) 阵列基板及其制作方法和显示装置
CN104319274B (zh) 阵列基板及其制作方法、显示面板及显示装置
TWI590423B (zh) 顯示裝置
WO2017202057A1 (zh) 电子器件、薄膜晶体管、以及阵列基板及其制作方法
CN105070726B (zh) 薄膜晶体管以及像素结构
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
CN103715203A (zh) 阵列基板及其制造方法和显示装置
CN102969311A (zh) 阵列基板及其制作方法、显示装置
CN104022150B (zh) 薄膜晶体管及像素结构
CN103235456B (zh) 阵列基板及其制造方法和显示装置
CN104465786B (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
CN102610564B (zh) Tft阵列基板的制作方法
CN104167447A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant