CN104022150B - 薄膜晶体管及像素结构 - Google Patents

薄膜晶体管及像素结构 Download PDF

Info

Publication number
CN104022150B
CN104022150B CN201410249739.6A CN201410249739A CN104022150B CN 104022150 B CN104022150 B CN 104022150B CN 201410249739 A CN201410249739 A CN 201410249739A CN 104022150 B CN104022150 B CN 104022150B
Authority
CN
China
Prior art keywords
metal oxide
layer
thin film
film transistor
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410249739.6A
Other languages
English (en)
Other versions
CN104022150A (zh
Inventor
陈信学
陈培铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104022150A publication Critical patent/CN104022150A/zh
Application granted granted Critical
Publication of CN104022150B publication Critical patent/CN104022150B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开一种薄膜晶体管及像素结构。薄膜晶体管配置于基板上。薄膜晶体管包括栅极、绝缘层、金属氧化物半导体层、蚀刻阻挡层、源极、漏极、有机绝缘层以及金属氧化物阻障层。绝缘层覆盖栅极。金属氧化物半导体层位于栅极上方的绝缘层上。蚀刻阻挡层覆盖金属氧化物半导体层，且蚀刻阻挡层具有第一接触窗以及第二接触窗。源极以及漏极分别相对设置于蚀刻阻挡层上。源极以及漏极分别通过第一接触窗及第二接触窗与金属氧化物半导体层电连接。有机绝缘层覆盖蚀刻阻挡层、源极以及漏极。金属氧化物阻障层覆盖有机绝缘层。

Description

薄膜晶体管及像素结构
技术领域
本发明是涉及一种半导体元件，且特别是涉及一种薄膜晶体管及像素结构。
背景技术
随着现代资讯科技的进步，各种不同规格的显示器已被广泛地应用在消费者电子产品的荧幕之中，例如手机、笔记本电脑、数码相机以及个人数字助理(Personal DigitalAssistant，PDA)等。在这些显示器中，由于液晶显示器(Liquid Crystal Display，LCD)及有机电激发光显示器(Organic Electro-luminescent Display，OELD或称为OLED)具有轻薄以及消耗功率低的优点，因此在市场中成为主流商品。LCD与OLED的制作工艺包括将半导体元件阵列排列于基板上，而半导体元件包含薄膜晶体管(Thin Film Transistor，TFT)以及像素结构。
一般而言，具有金属氧化物半导体层(例如氧化铟镓锌(Indium Gallium ZincOxide，IGZO))的薄膜晶体管的起始电压(threshold voltage，Vt)通常为负值(即Vt<0)，因此在未施加电压下处于导通状态的薄膜晶体管会导致漏电流的问题。起始电压为负值的原因包括受到环境影响以及沉积影响。环境影响是由于外界环境中的水气或后续膜层在形成时(例如使用氢等离子体)的氢原子容易扩散至金属氧化物半导体层并提供载流子(电子)，因此容易影响其电性而使得起始电压为负值。沉积影响是由于沉积的金属氧化物半导体层会因为氧空缺而产生载流子(电子)，因此本身即为导通状态需通过起始电压为负值来排斥载流子(电子)而使通道空乏，故起始电压一般为负值。即金属氧化物半导体层的氧空缺的现象会使起始电压通常为负值。由于起始电压为负值的薄膜晶体管会导致漏电流的问题，因此如何开发出起始电压为正值(即Vt>0)的薄膜晶体管实为研发者所欲达成的目标之一。
发明内容
本发明的目的在于提供一种薄膜晶体管及像素结构，可使得起始电压为正值(即Vt>0)。
为达上述目的，本发明提出一种薄膜晶体管。薄膜晶体管配置于基板上。薄膜晶体管包括栅极、绝缘层、金属氧化物半导体层、蚀刻阻挡层、源极、漏极、有机绝缘层以及金属氧化物阻障层。绝缘层覆盖栅极。金属氧化物半导体层位于栅极上方的绝缘层上。蚀刻阻挡层覆盖金属氧化物半导体层，且蚀刻阻挡层具有第一接触窗以及第二接触窗。源极以及漏极分别相对设置于蚀刻阻挡层上，其中源极通过第一接触窗与金属氧化物半导体层电连接，且漏极通过第二接触窗与金属氧化物半导体层电连接。有机绝缘层覆盖蚀刻阻挡层、源极以及漏极。金属氧化物阻障层覆盖有机绝缘层。
本发明另提出一种像素结构。像素结构包括薄膜晶体管以及像素电极。薄膜晶体管配置于基板上。薄膜晶体管包括栅极、绝缘层、金属氧化物半导体层、蚀刻阻挡层、源极、漏极、有机绝缘层以及金属氧化物阻障层。绝缘层覆盖栅极。金属氧化物半导体层位于栅极上方的绝缘层上。蚀刻阻挡层覆盖金属氧化物半导体层，且蚀刻阻挡层具有第一接触窗以及第二接触窗。源极以及漏极分别相对设置于蚀刻阻挡层上，其中源极通过第一接触窗与金属氧化物半导体层电连接，且漏极通过第二接触窗与金属氧化物半导体层电连接。有机绝缘层覆盖蚀刻阻挡层、源极以及漏极。金属氧化物阻障层覆盖有机绝缘层。像素电极位于薄膜晶体管上且与漏极电连接。
基于上述，由于金属氧化物阻障层配置于薄膜晶体管的最外层，因此金属氧化物阻障层可用以阻挡来自外界环境中的水气或后续膜层在形成时(例如使用氢等离子体)的氢原子扩散至金属氧化物半导体层而影响其电性。再者，由于具有氧原子的有机绝缘层配置于金属氧化物半导体层与金属氧化物阻障层之间，因此有机绝缘层可用以提供氧原子至金属氧化物半导体层而改善氧空缺的问题。如此一来，本实施例的薄膜晶体管的设计可使得起始电压为正值(即Vt>0)，进而可改善漏电流的问题。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
图1A为依照本发明的第一实施例的像素结构的上视示意图；
图1B为图1A的薄膜晶体管的放大示意图；
图2为图1A的像素结构沿线I-I’的剖面示意图；
图3为依照本发明的第二实施例的像素结构的上视示意图；
图4为图3的像素结构沿线I-I’的剖面示意图；
图5为依照本发明的一实施例的显示面板的剖面示意图
符号说明
10：基板
10a：表面
12：像素阵列层
20：对向基板
30：显示介质
50：显示面板
100：薄膜晶体管
102：栅极
104：绝缘层
106：金属氧化物半导体层
108：蚀刻阻挡层
108a：第一接触窗
108b：第二接触窗
110：源极
112：漏极
114：有机绝缘层
116：金属氧化物阻障层
140、240：接触窗
150、250：像素电极
200A、200B：像素结构
210：共用电极
230：绝缘层
250S：狭缝
DL：数据线
I-I’：线
SL：扫描线
具体实施方式
图1A为依照本发明的第一实施例的像素结构的上视示意图，图1B为图1A的薄膜晶体管的放大示意图，而图2为图1A的像素结构沿线I-I’的剖面示意图。请同时参照图1A、图1B及图2，像素结构200A包括扫描线SL、数据线DL、薄膜晶体管100以及像素电极150。
扫描线SL与数据线DL的延伸方向不相同，优选的是扫描线SL的延伸方向与数据线DL的延伸方向垂直。此外，扫描线SL与数据线DL是位于不相同的膜层，且两者之间夹有绝缘层(未绘示)。扫描线SL与数据线DL主要用来传递驱动此像素结构200A的驱动信号。扫描线SL与数据线DL一般是使用金属材料。然而，本发明不限于此。根据其他实施例，扫描线SL与数据线DL也可以使用其他导电材料例如是包括合金、金属材料的氧化物、金属材料的氮化物、金属材料的氮氧化物或是金属材料与其它导电材料的堆叠层。
薄膜晶体管100配置于基板10上。基板10的材料可为玻璃、石英、有机聚合物或是金属等等。薄膜晶体管100包括栅极102、绝缘层104、金属氧化物半导体层106、蚀刻阻挡层108、源极110、漏极112、有机绝缘层114以及金属氧化物阻障层116。再者，薄膜晶体管100与扫描线SL以及数据线DL电连接。更详细来说，栅极102与扫描线SL电连接，而源极110与数据线DL电连接。换言之，当有控制信号输入扫描线SL时，扫描线SL与栅极102之间会电性导通；当有控制信号输入数据线DL时，数据线DL会与源极110电性导通。
栅极102配置于基板10的表面10a上。栅极102的材料例如是包括金属、合金、金属氧化物、金属氮化物、金属氮氧化物或是金属材料与上述材料的堆叠层，本发明不限于此。
绝缘层104覆盖栅极102以及基板10的表面10a。在此，绝缘层104又可称为栅极绝缘层，其材料例如是包括无机材料、有机材料或上述的组合。无机材料例如是包括氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆叠层。
金属氧化物半导体层106位于栅极102上方的绝缘层104上。金属氧化物半导体层106的材料例如是包括氧化铟镓锌(Indium Gallium Zinc Oxide，IGZO)、氧化铟镓(IndiumGallium Oxide，IGO)、氧化铟锌(Indium Zinc Oxide，IZO)、氧化铟锡锌(Indium Tin ZincOxide，ITZO)、氧化锌(Zinc oxide，ZnO)或其他合适的材料。
蚀刻阻挡层108覆盖金属氧化物半导体层106以及绝缘层104。蚀刻阻挡层108具有第一接触窗108a以及第二接触窗108b。第一接触窗108a以及第二接触窗108b分别暴露出部分金属氧化物半导体层106。蚀刻阻挡层108的材料例如是包括氮化硅、氧化硅、氮氧化硅或其他合适的材料。
源极110以及漏极112分别相对设置于蚀刻阻挡层108上，其中源极110通过第一接触窗108a与金属氧化物半导体层106电连接，且漏极112通过第二接触窗108b与金属氧化物半导体层106电连接。源极110以及漏极112的材料例如是包括金属、合金、金属氧化物、金属氮化物、金属氮氧化物或是金属材料与上述材料的堆叠层。
有机绝缘层114覆盖蚀刻阻挡层108、源极110以及漏极112。在此，有机绝缘层114又可称为平坦层。有机绝缘层114的材料例如是包括聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类、其它合适的材料、或上述的组合。有机绝缘层114的厚度例如是1.5～3μm，优选是2～2.5μm。
金属氧化物阻障层116覆盖有机绝缘层114。金属氧化物阻障层116的材料例如是包括氧化铝、氧化钛或其他合适的金属氧化物材料。金属氧化物阻障层116的厚度例如是大于优选是金属氧化物阻障层116的形成方法例如是物理气相沉积法(Physical Vapor Deposition，PVD)或其他合适的方法，以形成具有致密结构的金属氧化物阻障层116。再者，金属氧化物阻障层116与有机绝缘层114具有接触窗140，接触窗140暴露出部分漏极112。
像素电极150位于薄膜晶体管100上且与薄膜晶体管100电连接。更详细来说，像素电极150位于金属氧化物阻障层116上。像素电极150可通过接触窗140与漏极112电连接，其中接触窗140穿过金属氧化物阻障层116以及有机绝缘层114。像素电极150为透明导电材料，其包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。
值得一提的是，本实施例的薄膜晶体管100包括依序堆叠的金属氧化物半导体层106、蚀刻阻挡层108、有机绝缘层114以及金属氧化物阻障层116。由于具有致密结构的金属氧化物阻障层116配置于薄膜晶体管100的最外层，因此金属氧化物阻障层116可用以阻挡来自外界环境中的水气或后续膜层(未绘示)在形成时(例如使用氢等离子体)的氢原子扩散至金属氧化物半导体层106而影响其电性。再者，由于具有氧原子的有机绝缘层114配置于金属氧化物半导体层106与金属氧化物阻障层116之间，因此有机绝缘层114可用以提供氧原子至金属氧化物半导体层106而改善氧空缺的问题。如此一来，本实施例的薄膜晶体管100的设计可使得起始电压(threshold voltage，Vt)为正值(即Vt>0)，进而可改善漏电流的问题。
图1A至图2的实施例是以像素结构200A包括像素电极150为例来说明，但本发明不限于此。在其他实施例中，像素结构也可以是边际场切换式(Fringe Field Switching，FFS)液晶显示面板或其他合适的显示面板。换句话说，只要像素结构包括上述图1A至图2的实施例所述的薄膜晶体管100即落入本发明的范畴中，本发明不特别限定像素电极的结构。
图3为依照本发明的第二实施例的像素结构的上视示意图，而图4为图3的像素结构沿线I-I’的剖面示意图。图3至图4中与上述实施例相同或相似的元件符号于此不再赘述。图3至图4的实施例与上述图1A至图2的实施例的不同之处在于，像素结构200B包括共用电极210、绝缘层230以及像素电极250。
共用电极210位于金属氧化物阻障层116上。共用电极210与共用电压(Vcom)电连接。共用电极210例如是图案化或未图案化的透明电极层，本发明不特别限定。共用电极210的材料包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。
绝缘层230覆盖共用电极210以及金属氧化物阻障层116。绝缘层230的材料例如是包括无机材料、有机材料或上述的组合。无机材料例如是包括氧化硅、氮化硅、氮氧化硅或上述至少二种材料的堆叠层。再者，绝缘层230、金属氧化物阻障层116及有机绝缘层114具有接触窗240，接触窗240暴露出部分漏极112。
像素电极250位于薄膜晶体管100上且与薄膜晶体管100电连接。更详细来说，像素电极250位于绝缘层230上且对应共用电极210设置。因此，绝缘层230配置于像素电极250与共用电极210之间，以使像素电极250与共用电极210电性绝缘。再者，像素电极250可通过接触窗240与漏极112电连接，其中接触窗240穿过绝缘层230、金属氧化物阻障层116及有机绝缘层114。像素电极250例如是图案化的透明导电层，且具有多个彼此平行的条状的狭缝250S，但本发明不限于此。在其他实施例中，狭缝250S的形状也可以包括矩形、正方形、圆形、椭圆形、三角形、菱形、多边形或其他合适的形状。像素电极250的材料包括金属氧化物，例如是铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、铟锗锌氧化物、或其它合适的氧化物、或者是上述至少二者的堆叠层。
图5为依照本发明的一实施例的显示面板的剖面示意图。请参照图5，显示面板50包括基板10、像素阵列层12、对向基板20以及显示介质30。显示面板50例如是液晶显示面板(例如边际场切换式液晶显示面板等)、有机发光二极管显示面板、电泳显示面板、等离子体显示面板或其他合适的显示面板。
基板10的材料可为玻璃、石英、有机聚合物或是金属等等。基板10的表面10a上包括配置有像素阵列层12，其中所述像素阵列层12是由上述多个像素结构200A(如图1A至图2所示)或像素结构200B(如图3至图4所示)组成阵列形式所构成。
对向基板20位于基板10的对向。对向基板20的材料可为玻璃、石英或有机聚合物等等。根据本发明的另一实施例，对向基板20上可还包括设置有彩色滤光阵列层(未绘示)，其包括红、绿、蓝色滤光图案。另外，对向基板20上可还包括设置遮光图案层(未绘示)，其又可称为黑矩阵，其设置于彩色滤光阵列层的图案之间。
显示介质30位于基板10上的像素阵列层12与对向基板20之间。当显示面板50为液晶显示面板时，显示介质30例如是液晶分子。在其他实施例中，当显示面板50为有机发光二极管显示面板时，显示介质30例如是有机发光层。当显示面板50为电泳显示面板时，显示介质30例如是电泳显示介质。当显示面板50为等离子体显示面板时，显示介质30例如是等离子体显示介质。
综上所述，在本发明的薄膜晶体管及像素结构中，依序堆叠了金属氧化物半导体层、蚀刻阻挡层、有机绝缘层以及金属氧化物阻障层。由于具有致密结构的金属氧化物阻障层配置于薄膜晶体管的最外层，因此金属氧化物阻障层可用以阻挡来自外界环境中的水气或后续膜层在形成时(例如使用氢等离子体)的氢原子扩散至金属氧化物半导体层而影响其电性。再者，由于具有氧原子的有机绝缘层配置于金属氧化物半导体层与金属氧化物阻障层之间，因此有机绝缘层可用以提供氧原子至金属氧化物半导体层而改善氧空缺的问题。如此一来，本实施例的薄膜晶体管的设计可使得起始电压为正值(即Vt>0)，进而可改善漏电流的问题。
虽然已以实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。

Claims (10)

1.一种薄膜晶体管，配置于一基板上，该薄膜晶体管包括：
栅极；
绝缘层，覆盖该栅极；
金属氧化物半导体层，位于该栅极上方的该绝缘层上；
蚀刻阻挡层，覆盖该金属氧化物半导体层，且该蚀刻阻挡层具有第一接触窗以及第二接触窗；
源极以及漏极，分别相对设置于该蚀刻阻挡层上，其中该源极通过该第一接触窗与该金属氧化物半导体层电连接，且该漏极通过该第二接触窗与该金属氧化物半导体层电连接；
有机绝缘层，具有氧原子，该有机绝缘层覆盖该蚀刻阻挡层、该源极以及该漏极；以及
金属氧化物阻障层，覆盖该有机绝缘层。
2.如权利要求1所述的薄膜晶体管，其中该金属氧化物半导体层的材料包括氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化锌(ZnO)。
3.如权利要求1所述的薄膜晶体管，其中该蚀刻阻挡层的材料包括氮化硅、氧化硅或氮氧化硅。
4.如权利要求1所述的薄膜晶体管，其中该金属氧化物阻障层的材料包括氧化铝或氧化钛。
5.如权利要求1所述的薄膜晶体管，其中该有机绝缘层的厚度为1.5～3μm，该金属氧化物阻障层的厚度为大于该有机绝缘层材料包括聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类。
6.一种像素结构，包括：
薄膜晶体管，配置于一基板上，该薄膜晶体管包括：
栅极；
绝缘层，覆盖该栅极；
金属氧化物半导体层，位于该栅极上方的该绝缘层上；
蚀刻阻挡层，覆盖该金属氧化物半导体层，且该蚀刻阻挡层具有第一接触窗以及第二接触窗；
源极以及漏极，分别相对设置于该蚀刻阻挡层上，其中该源极通过该第一接触窗与该金属氧化物半导体层电连接，该漏极通过该第二接触窗与该金属氧化物半导体层电连接；
有机绝缘层，具有氧原子，该有机绝缘层覆盖该蚀刻阻挡层、该源极以及该漏极；以及
金属氧化物阻障层，覆盖该有机绝缘层；以及
像素电极，位于该薄膜晶体管上且与该漏极电连接。
7.如权利要求6所述的像素结构，其中该金属氧化物半导体层的材料包括氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)或氧化锌(ZnO)。
8.如权利要求6所述的像素结构，其中该蚀刻阻挡层的材料包括氮化硅、氧化硅或氮氧化硅。
9.如权利要求6所述的像素结构，其中该金属氧化物阻障层的材料包括氧化铝或氧化钛。
10.如权利要求6所述的像素结构，其中该有机绝缘层的厚度为1.5～3μm，该金属氧化物阻障层的厚度为大于该有机绝缘层材料包括聚酯类(PET)、聚烯类、聚丙酰类、聚碳酸酯类、聚环氧烷类、聚苯烯类、聚醚类、聚酮类、聚醇类、聚醛类。
CN201410249739.6A 2014-02-20 2014-06-06 薄膜晶体管及像素结构 Active CN104022150B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW103105715 2014-02-20
TW103105715A TWI532192B (zh) 2014-02-20 2014-02-20 薄膜電晶體及畫素結構

Publications (2)

Publication Number Publication Date
CN104022150A CN104022150A (zh) 2014-09-03
CN104022150B true CN104022150B (zh) 2017-11-21

Family

ID=51438814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410249739.6A Active CN104022150B (zh) 2014-02-20 2014-06-06 薄膜晶体管及像素结构

Country Status (2)

Country Link
CN (1) CN104022150B (zh)
TW (1) TWI532192B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158976A (zh) * 2015-04-24 2016-11-23 群创光电股份有限公司 显示装置
CN105140296A (zh) * 2015-08-24 2015-12-09 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示面板
CN112185248A (zh) * 2019-07-05 2021-01-05 瀚宇彩晶股份有限公司 像素结构
CN110707096A (zh) * 2019-09-18 2020-01-17 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示装置
JP2022146576A (ja) * 2021-03-22 2022-10-05 キオクシア株式会社 半導体装置及び半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646676A (zh) * 2011-11-03 2012-08-22 京东方科技集团股份有限公司 一种tft阵列基板
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646676A (zh) * 2011-11-03 2012-08-22 京东方科技集团股份有限公司 一种tft阵列基板
CN103456738A (zh) * 2012-06-05 2013-12-18 群康科技(深圳)有限公司 薄膜晶体管基板以及显示器

Also Published As

Publication number Publication date
TW201533910A (zh) 2015-09-01
CN104022150A (zh) 2014-09-03
TWI532192B (zh) 2016-05-01

Similar Documents

Publication Publication Date Title
JP6982705B2 (ja) 表示装置
JP7434643B2 (ja) 半導体装置
KR102260789B1 (ko) 반도체 장치 및 그 제작 방법
JP6994553B2 (ja) 表示装置
US10211240B2 (en) Method for manufacturing semiconductor device
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
JP2022023881A (ja) 表示装置
TWI543376B (zh) 半導體裝置及其製造方法
US9612487B2 (en) Array substrate, manufacturing method thereof and display device
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
CN104022150B (zh) 薄膜晶体管及像素结构
KR20220031135A (ko) 표시 장치
TW201017871A (en) Display device
TW201023315A (en) Display device and manufacturing method of the same
JP6513197B2 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
CN105070726B (zh) 薄膜晶体管以及像素结构
WO2017030080A1 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
US10205029B2 (en) Thin film transistor, manufacturing method thereof, and display device
CN103984171A (zh) 一种阵列基板及其制造方法、液晶显示器
US10068924B2 (en) Display panel and display apparatus
TW201605053A (zh) 薄膜電晶體
KR20200083700A (ko) 표시 장치 및 이의 제조 방법
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
CN104465786B (zh) 薄膜晶体管及其制造方法、显示基板和显示装置
TWM491180U (zh) 薄膜電晶體及畫素結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant