JP6513197B2 - タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 - Google Patents

タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 Download PDF

Info

Publication number
JP6513197B2
JP6513197B2 JP2017529915A JP2017529915A JP6513197B2 JP 6513197 B2 JP6513197 B2 JP 6513197B2 JP 2017529915 A JP2017529915 A JP 2017529915A JP 2017529915 A JP2017529915 A JP 2017529915A JP 6513197 B2 JP6513197 B2 JP 6513197B2
Authority
JP
Japan
Prior art keywords
active matrix
matrix substrate
film
insulating film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017529915A
Other languages
English (en)
Other versions
JPWO2017014252A1 (ja
Inventor
徹也 山下
徹也 山下
近間　義雅
義雅 近間
義仁 原
義仁 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2017014252A1 publication Critical patent/JPWO2017014252A1/ja
Application granted granted Critical
Publication of JP6513197B2 publication Critical patent/JP6513197B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/02—Bodies
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03B—APPARATUS OR ARRANGEMENTS FOR TAKING PHOTOGRAPHS OR FOR PROJECTING OR VIEWING THEM; APPARATUS OR ARRANGEMENTS EMPLOYING ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ACCESSORIES THEREFOR
    • G03B17/00—Details of cameras or camera bodies; Accessories therefor
    • G03B17/18—Signals indicating condition of a camera member or suitability of light
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、タッチパネル付き表示装置及びその製造方法に関する。
特許文献１には、画素電極及び基準配線が形成されたアクティブマトリクス基板と、データ信号線としても機能する対向電極が形成された対向基板と、アクティブマトリクス基板と対向基板とに挟まれた液晶層と、を有するタッチパネル付き表示装置が開示されている。このタッチパネル付き表示装置では、データ信号線に信号電位を印加することにより、液晶容量を介して画素電極に信号電位が供給されて、画素電極と基準配線との間に相互容量が形成される。指等の物体がアクティブマトリクス基板の表示面にタッチすると、基準配線の電荷が変動するため、基準配線の電荷の変動を検出することにより、タッチ位置を検出している。
国際公開第２０１２／０６３７８８号
しかしながら、特許文献１に記載のタッチパネル付き表示装置では、タッチ位置の検出に必要なデータ信号線が対向基板側に設けられているため、画像表示のためのコントローラをアクティブマトリクス基板側に設け、タッチ位置検出のためのコントローラを対向基板側に設ける必要があり、コストが増大する。
本発明は、タッチ位置検出のために必要な構成をアクティブマトリクス基板に設けたタッチパネル付き表示装置及びその製造方法を提供することを目的とする。
本発明の一実施形態におけるタッチパネル付き表示装置は、アクティブマトリクス基板と、前記アクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、前記アクティブマトリクス基板上に形成された表示制御素子と、前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、を備え、前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されている。
本実施形態の開示によれば、タッチ位置検出のために必要な信号線、複数の対向電極、及び制御部をアクティブマトリクス基板に設けたので、画像表示のためのコントローラと、タッチ位置検出のためのコントローラ（制御部）をアクティブマトリクス基板側に設けることができる。従って、例えば、画像表示制御とタッチ位置検出制御を１つのコントローラで行うことができるので、コントローラを２つ設ける場合に比べてコストを低減することができる。
図１は、第１の実施形態におけるタッチパネル付き表示装置の断面図である。 図２は、アクティブマトリクス基板に形成されている対向電極の配置の一例を示す図である。 図３は、アクティブマトリクス基板の一部の領域を拡大した図である。 図４は、ＴＦＴを含む位置におけるアクティブマトリクス基板の断面図である。 図５は、アクティブマトリクス基板と接続されているコントローラの端子部の断面図である。 図６は、コントローラに最も近い対向電極とコントローラとの間の領域において、第１金属膜及び第２金属膜が接続されている接続部の断面図である。 図７は、第１の実施形態におけるタッチパネル付き表示装置の製造工程を説明するための図である。 図８は、図７に示す製造工程に続いて、第１の実施形態におけるタッチパネル付き表示装置の製造工程を説明するための図である。 図９は、図８に示す製造工程に続いて、第１の実施形態におけるタッチパネル付き表示装置の製造工程を説明するための図である。 図１０は、変形例１の構成におけるタッチパネル付き表示装置であって、ＴＦＴを含む位置におけるアクティブマトリクス基板の断面図である。 図１１は、変形例２の構成におけるタッチパネル付き表示装置であって、ＴＦＴを含む位置におけるアクティブマトリクス基板の断面図である。 図１２は、変形例３の構成におけるタッチパネル付き表示装置であって、ＴＦＴを含む位置におけるアクティブマトリクス基板の断面図である。 図１３は、変形例４の構成におけるタッチパネル付き表示装置であって、アクティブマトリクス基板と接続されているコントローラの端子部の断面図である。
本発明の一実施形態におけるタッチパネル付き表示装置は、アクティブマトリクス基板と、前記アクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、前記アクティブマトリクス基板上に形成された表示制御素子と、前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、を備え、前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されている（第１の構成）。
第１の構成によれば、タッチ位置検出のために必要な信号線、複数の対向電極、及び制御部をアクティブマトリクス基板に設けたので、画像表示のためのコントローラと、タッチ位置検出のためのコントローラ（制御部）をアクティブマトリクス基板側に設けることができる。従って、例えば、画像表示制御とタッチ位置検出制御を１つのコントローラで行うことができるので、コントローラを２つ設ける場合に比べてコストを低減することができる。
また、仮に対向電極より液晶層側に信号線を設けた場合、対向電極の上には液晶層が存在するため、タッチ位置の検出制御時に、表示画像に影響が及ぶ（表示ノイズが生じる）可能性がある。しかしながら、第１の構成によれば、対向電極に対して液晶層とは反対側であって、第１絶縁膜と第２絶縁膜との間に信号線を形成しているので、タッチ位置の検出制御時に、表示画像に影響が及ぶのを抑制することができる。
第１の構成において、前記信号線と前記第１絶縁膜との間に設けられ、前記画素電極と同じ材料からなる導電膜をさらに備える構成としてもよい（第２の構成）。
第２の構成によれば、信号線と第１絶縁膜との間に画素電極と同じ材料からなる導電膜を設けることにより、信号線と第１絶縁膜との間の密着性を向上させることができる。
第１または第２の構成において、前記表示制御素子は薄膜トランジスタであって、ゲート電極、ソース電極及びドレイン電極を少なくとも備えており、前記画素電極が前記ドレイン電極と接触している位置において、前記画素電極と前記第２絶縁膜との間に設けられた金属膜をさらに備える構成としてもよい（第３の構成）。
第３の構成によれば、金属膜によって、画素電極を保護することができる。
第１から第３のいずれかの構成において、前記信号線の前記対向電極側の面のうち、前記対向電極と接触している領域の片側のみにおいて、前記信号線は前記第２絶縁膜と接触している構成としてもよい（第４の構成）。
第４の構成によれば、信号線と第２絶縁膜との間の密着性が悪い場合に、信号線が対向電極と接触している領域の両側において、信号線と第２絶縁膜とが接触している構成と比べて、信号線と第２絶縁膜との界面の表面積が小さくなるので、密着性を向上させることができる。
第１から第４のいずれかの構成において、前記アクティブマトリクス基板上に配置され、第１方向に延びるゲート配線と、前記アクティブマトリクス基板上に配置され、前記第１方向とは異なる第２方向に延びるソース配線と、をさらに備え、前記制御部は、前記アクティブマトリクス基板上に設けられ、前記ゲート配線及び前記ソース配線と電気的に接続されており、前記制御部が前記アクティブマトリクス基板に接続される端子部において、前記アクティブマトリクス基板上には、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、前記画素電極を構成する第１透明電極膜、及び前記対向電極を構成する第２透明電極膜が順に積層されている構成としてもよい（第５の構成）。
第５の構成によれば、制御部の端子部には、信号線と同じ材料からなる金属膜が形成されていないので、積層部分の段差を小さくして、配線の切断を抑制することができる。
第１から第４のいずれかの構成において、前記アクティブマトリクス基板上に配置され、第１方向に延びるゲート配線と、前記アクティブマトリクス基板上に配置され、前記第１方向とは異なる第２方向に延びるソース配線と、をさらに備え、前記制御部は、前記アクティブマトリクス基板上に設けられ、前記ゲート配線及び前記ソース配線と電気的に接続されており、前記制御部が前記アクティブマトリクス基板に接続される端子部において、前記アクティブマトリクス基板上には、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、前記画素電極を構成する第１透明電極膜、前記信号線と同じ材料からなる金属膜、及び対向電極を構成する第２透明電極膜が順に積層されている構成としてもよい（第６の構成）。
第６の構成によれば、端子部に、信号線と同じ材料からなる金属膜も積層することにより、端子部の抵抗を小さくすることができる。
第１から第６のいずれかの構成において、前記アクティブマトリクス基板上であって、前記第１絶縁層と前記複数の画素電極との間に配置された平坦化膜をさらに備え、前記平坦化膜の表面は、プラズマ処理が施されている構成としてもよい（第７の構成）。
第７の構成によれば、平坦化膜の表面にプラズマ処理が施されているので、平坦化膜の表面に微細な凹凸を形成することができ、平坦化膜の上に透明電極膜を成膜した際の密着性を向上させることができる。
第１から第７のいずれかの構成において、前記信号線は、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、及び前記画素電極と同じ材料からなる第１透明電極膜が順に積層されている接続部において、前記第１透明電極膜の上に積層されており、前記信号線は、前記第１金属膜または前記第２金属膜を介して前記制御部と電気的に接続されている構成とすることができる（第８の構成）。
第８の構成によれば、信号線は、第１金属膜及び第２金属膜が積層されている接続部において、第１透明電極膜を介して第１金属膜または第２金属膜と接続されているので、接続部の抵抗を低減することができる。従って、接続部を介して信号線との間で信号を送受信する際の信号レベルの低下を抑制することができる。
本発明の一実施形態におけるタッチパネル付き表示装置の製造方法は、アクティブマトリクス基板と、前記アクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層とを備え、タッチ位置の検出機能を有するタッチパネル付き表示装置の製造方法であって、前記アクティブマトリクス基板上に表示制御素子を形成するステップと、前記表示制御素子の形成後に、前記表示制御素子を覆うように第１絶縁膜を形成するステップと、前記第１絶縁膜の形成後に、前記第１絶縁膜を覆うように平坦化膜を形成するステップと、前記平坦化膜の形成後の露出している表面にプラズマ処理を行うステップと、前記プラズマ処理を行った後に、画素電極を形成するための透明電極膜を成膜するステップと、前記透明電極膜の成膜後に、タッチ駆動信号を供給するための信号線を形成するための金属膜を成膜するステップと、前記金属膜の成膜後に、第２絶縁膜を形成するステップと、前記第２絶縁膜の形成後に、前記信号線と電気的に接続される対向電極を形成するステップと、を有する（第９の構成）。
第９の構成によれば、タッチ位置検出のために必要な信号線、複数の対向電極、及び制御部をアクティブマトリクス基板に設けることにより、画像表示のためのコントローラと、タッチ位置検出のためのコントローラ（制御部）をアクティブマトリクス基板側に設けることができる。従って、例えば、画像表示制御とタッチ位置検出制御を１つのコントローラで行うことができるので、コントローラを２つ設ける場合に比べてコストを低減することができる。また、平坦化膜の形成後の露出している表面にプラズマ処理を行うので、露出している表面に微細な凹凸を形成することができ、平坦化膜等の表面上に透明電極膜を成膜した際の密着性を向上させることができる。
第９の構成において、前記透明電極膜は、少なくとも前記画素電極を形成するための領域、及び前記信号線を形成するための領域に成膜し、前記信号線は、前記信号線を形成するための領域に成膜された前記透明電極膜の上に前記金属膜を成膜することにより形成するようにしてもよい（第１０の構成）。
第１０の構成によれば、透明電極膜の上に信号線を形成するための金属膜を成膜することにより、平坦化膜の上に信号線を形成するための金属膜を成膜する場合と比べて、信号線と平坦化膜との間の密着性を向上させることができる。また、透明電極膜は、画素電極を形成する工程時に同時に、信号線を形成するための領域に成膜するので、製造工程数が大幅に増えることもない。
第９または第１０の構成において、前記透明電極膜を成膜するステップでは、前記画素電極を形成するための領域以外の領域にも前記透明電極膜を成膜し、前記金属膜を成膜するステップでは、前記透明電極膜の上に、前記信号線を形成するための領域以外の領域にも前記金属膜を成膜し、前記タッチパネル付き表示装置の製造方法は、前記画素電極を形成するための領域、及び、前記信号線を形成するための領域に第１マスクを形成するステップと、前記第１マスクの形成後に、前記第１マスクで覆われていない前記透明電極膜及び前記金属膜をエッチングにより除去するステップと、前記透明電極膜及び前記金属膜の除去後に、前記第１マスクを除去するステップと、前記第１マスクの除去後に、前記信号線を形成するための領域に第２マスクを形成するステップと、前記第２マスクの形成後に、前記第２マスクで覆われていない前記金属膜をエッチングにより除去するステップと、前記金属膜の除去後に、前記第２マスクを除去するステップと、をさらに有することにより、前記画素電極を形成するための領域に前記画素電極を形成し、前記信号線を形成するための領域に前記信号線を形成するようにしてもよい（第１１の構成）。
第９から第１１のいずれかの構成において、前記表示制御素子は薄膜トランジスタであって、ゲート電極、ソース電極及びドレイン電極を少なくとも備えており、前記タッチパネル付き表示装置の製造方法は、前記平坦化膜にホールを形成するステップと、前記平坦化膜のホールを形成した位置において、前記第１絶縁膜にホールを形成するステップと、をさらに有し、前記画素電極を形成するための透明電極膜を成膜するステップでは、前記平坦化膜のホール及び前記第１絶縁膜のホールを形成した位置において、形成後の前記画素電極が前記ドレイン電極と接触するように前記透明電極膜を成膜するようにしてもよい（第１２の構成）。
［実施の形態］
以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一または相当部分には同一符号を付してその説明は繰り返さない。なお、説明を分かりやすくするために、以下で参照する図面においては、構成が簡略化または模式化して示されたり、一部の構成部材が省略されたりしている。また、各図に示された構成部材間の寸法比は、必ずしも実際の寸法比を示すものではない。
図１は、一実施形態におけるタッチパネル付き表示装置１０の断面図である。一実施形態におけるタッチパネル付き表示装置１０は、アクティブマトリクス基板１と、対向基板２と、アクティブマトリクス基板１及び対向基板２に挟まれた液晶層３とを備える。アクティブマトリクス基板１及び対向基板２はそれぞれ、ほぼ透明な（高い透光性を有する）ガラス基板を備えている。対向基板２は、図示しないカラーフィルタを備えている。また、図示は省略するが、このタッチパネル付き表示装置１０は、バックライトを備えている。
本実施形態におけるタッチパネル付き表示装置１０は、画像を表示する機能を有するとともに、その表示される画像に基づいて使用者が入力する位置情報（タッチ位置）を検出する機能を有する。このタッチパネル付き表示装置１０は、タッチ位置を検出するために必要な配線等が表示パネル内に形成されている、いわゆるインセル型タッチパネルを備えている。
本実施形態におけるタッチパネル付き表示装置１０では、液晶層３に含まれる液晶分子の駆動方式が横電界駆動方式である。横電界駆動方式を実現するため、電界を形成するための画素電極及び対向電極（共通電極と呼ばれることもある）は、アクティブマトリクス基板１に形成されている。
図２は、アクティブマトリクス基板１に形成されている対向電極２１の配置の一例を示す図である。対向電極２１は、アクティブマトリクス基板１の液晶層３側の面に形成されている。図２に示すように、対向電極２１は矩形形状であり、アクティブマトリクス基板１上に、マトリクス状に複数配置されている。
アクティブマトリクス基板１には、コントローラ２０が設けられている。コントローラ２０は、画像を表示するための制御を行うとともに、タッチ位置を検出するための制御を行う。
コントローラ２０と、各対向電極２１との間は、Ｙ軸方向に延びる信号線２２によって接続されている。すなわち、対向電極２１の数と同じ数の信号線２２がアクティブマトリクス基板１上に形成されている。
本実施形態におけるタッチパネル付き表示装置１０では、対向電極２１は、画素電極と対になって、画像表示制御の際に用いられるとともに、タッチ位置検出制御の際にも用いられる。
対向電極２１は、隣接する対向電極２１等との間に寄生容量が形成されているが、人の指等が表示装置１０の表示画面に触れると、人の指等との間で容量が形成されるため、静電容量が増加する。タッチ位置検出制御の際、コントローラ２０は、信号線２２を介して、タッチ駆動信号を対向電極２１に供給し、信号線２２を介してタッチ検出信号を受信する。これにより、静電容量の変化を検出して、タッチ位置を検出する。すなわち、信号線２２は、タッチ駆動信号及びタッチ検出信号の送受信用の線として機能する。
図３は、アクティブマトリクス基板１の一部の領域を拡大した図である。図３に示すように、複数の画素電極３１は、マトリクス状に配置されている。また、図３では省略しているが、表示制御素子であるＴＦＴ（Thin Film Transistor：薄膜トランジスタ）も、画素電極３１と対応してマトリクス状に配置されている。なお、対向電極２１には、複数のスリット２１ａが設けられている。
画素電極３１の周りには、ゲート配線３２及びソース配線３３が設けられている。ゲート配線３２は、Ｘ軸方向に延びており、Ｙ軸方向に沿って所定の間隔で複数設けられている。ソース配線３３は、Ｙ軸方向に延びており、Ｘ軸方向に沿って所定の間隔で複数設けられている。すなわち、ゲート配線３２及びソース配線３３は格子状に形成されており、ゲート配線３２及びソース配線３３によって区画された領域に画素電極３１が設けられている。
図３に示すように、Ｙ軸方向に延びている信号線２２は、アクティブマトリクス基板１の法線方向において、Ｙ軸方向に延びているソース配線３３と一部が重畳するように配置されている。具体的には、信号線２２は、ソース配線３３よりも上層に設けられており、平面視で信号線２２とソース配線３３は一部が重畳している。
なお、図３において、黒丸３５は、対向電極２１と信号線２２とが接続されている箇所を示している。
図４は、ＴＦＴ４２を含む位置におけるアクティブマトリクス基板１の断面図である。ガラス基板４０の上には、表示制御素子であるＴＦＴ４２が設けられている。ＴＦＴ４２は、ゲート電極４２ａ、半導体膜４２ｂ、ソース電極４２ｃ、及びドレイン電極４２ｄを含む。
ＴＦＴ４２のゲート電極４２ａは、ガラス基板４０上に形成されている。ゲート電極４２ａは、例えばチタン（Ｔｉ）及び銅（Ｃｕ）の積層膜により形成されている。ゲート絶縁膜４３は、ゲート電極４２ａを覆うように形成されている。ゲート絶縁膜４３は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。
ゲート絶縁膜４３の上には、半導体膜４２ｂが形成されている。半導体膜４２ｂは、例えば酸化物半導体膜であり、Ｉｎ、Ｇａ及びＺｎのうち少なくとも１種の金属元素を含んでもよい。本実施形態では、半導体膜４２ｂは、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体を含む。ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の半導体は、Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）の三元系酸化物であって、Ｉｎ、Ｇａ及びＺｎの割合（組成比）は特に限定されず、例えばＩｎ：Ｇａ：Ｚｎ＝２：２：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝１：１：２等を含む。
ソース電極４２ｃ及びドレイン電極４２ｄは、半導体膜４２ｂの上に、互いに離間するように設けられている。ソース電極４２ｃ及びドレイン電極４２ｄは、例えばチタン（Ｔｉ）及び銅（Ｃｕ）の積層膜により形成されている。
第１絶縁膜４４は、ソース電極４２ｃ及びドレイン電極４２ｄを覆うように形成されている。第１絶縁膜４４は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。
第１絶縁膜４４の上には、絶縁体である平坦化膜４５が形成されている。平坦化膜４５は、例えばポリメタクリル酸メチル樹脂（ＰＭＭＡ）などのアクリル系樹脂材料などからなる。なお、平坦化膜４５は省略することもできる。
平坦化膜４５の上には、画素電極３１が形成されている。画素電極３１は透明電極であって、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ（Zinc Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＩＧＺＯ（Indium Gallium Zinc Oxide）、ＩＴＺＯ（Indium Tin Zinc Oxide）等の材料からなる。
平坦化膜４５の上には、導電膜４７も形成されている。この導電膜４７は、画素電極３１と同じ材料からなる透明電極膜であり、信号線２２と平坦化膜４５との密着性を向上させるために設けられている。このため、信号線２２と平坦化膜４５との密着性が高い場合には、導電膜４７を省略することができる。
導電膜４７の上には、信号線２２が形成されている。信号線２２は、例えば銅（Ｃｕ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、コバルト（Ｃｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、カドミウム（Ｃｄ）のいずれか、またはこれらの混合物からなる。導電膜４７を省略した場合、信号線２２は、平坦化膜４５の上に形成される。
第２絶縁膜４６は、画素電極３１及び信号線２２を覆うように形成されている。第２絶縁膜４６は、例えば窒化ケイ素（ＳｉＮｘ）や二酸化ケイ素（ＳｉＯ２）からなる。
第２絶縁膜４６の上には、対向電極２１が形成されている。第２絶縁膜４６には、対向電極２１と信号線２２とを接続するための開口４６ａが設けられている。対向電極２１は、第２絶縁膜４６の開口４６ａ部分において、信号線２２と接触している。対向電極２１は透明電極であって、例えばＩＴＯ、ＺｎＯ、ＩＺＯ、ＩＧＺＯ、ＩＴＺＯ等の材料からなる。
第１絶縁膜４４及び平坦化膜４５には、コンタクトホールＣＨ１が形成されている。画素電極３１は、コンタクトホールＣＨ１を介して、ＴＦＴ４２のドレイン電極４２ｄと接触している。
ここで、信号線２２は、画像表示のための信号を伝送するゲート配線３２及びソース配線３３とは異なり、タッチ位置を検出するためのタッチ駆動信号及びタッチ検出信号を伝送する線であるため、ＴＦＴ４２が設けられている層とは別の層に設ける必要がある。仮に、信号線２２を、対向電極２１より上の層に設けた場合、対向電極２１の上には液晶層３が存在するため、タッチ位置の検出制御時に、表示画像に影響が及ぶ（表示ノイズが生じる）可能性がある。しかしながら、本実施形態では、図４に示すように、ＴＦＴ４２より上の層であって、対向電極２１より下の層に、信号線２２を設けているので、タッチ位置の検出制御時に、表示画像に影響が及ぶのを抑制することができる。
また、従来の液晶表示装置の構成に信号線を追加する場合、画素電極の下に信号線を追加することが考えられる。この場合、下から順に、信号線、絶縁膜、画素電極、絶縁膜、対向電極、の順に積層する必要があるため、絶縁膜が２つ必要となる。しかしながら、本実施形態では、信号線２２を画素電極３１と同じ層（正確には、画素電極３１と導電膜４７が同じ層であり、導電膜４７の上の層）に形成しているので、絶縁膜は、画素電極３１及び信号線２２と対向電極２１との間を絶縁する第２絶縁膜４６の１つだけでよい。
図５は、アクティブマトリクス基板１と接続されているコントローラ２０の端子部の断面図である。コントローラ２０の端子部には、ゲート配線３２と接続されるゲート端子、及びソース配線３３と接続されるソース端子が含まれる。
ガラス基板４０の上には、第１金属膜５１が形成されている。第１金属膜５１は、ゲート配線３２やゲート電極４２ａを形成する際に用いられる金属膜である。第１金属膜５１を覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３には開口４３ａが設けられている。
ゲート絶縁膜４３の開口４３ａを含む周辺領域に、第２金属膜５２が形成されている。第２金属膜５２は、ソース配線３３やソース電極４２ｃを形成する際に用いられる金属膜である。第２金属膜５２は、ゲート絶縁膜４３の開口４３ａを介して、第１金属膜５１と接触している。
端子部に含まれるゲート端子の断面では、第１金属膜５１はゲート配線３２であるが、第２金属膜５２は、ソース配線３３ではない。すなわち、端子部における第２金属膜５２は、ソース配線３３やソース電極４２ｃを形成する過程で形成されるが、ソース配線３３やソース電極４２ｃとは電気的に絶縁されている。
一方、端子部に含まれるソース端子の断面では、第２金属膜５２はソース配線３３であるが、第１金属膜５１は、ゲート配線３２ではない。すなわち、端子部における第１金属膜５１は、ゲート配線３２やゲート電極４２ａを形成する過程で形成されるが、ゲート配線３２やゲート電極４２ａとは電気的に絶縁されている。
第２金属膜５２及びゲート絶縁膜４３の上には、第１絶縁膜４４が形成されている。第１絶縁膜４４には開口４４ａが設けられている。
第１絶縁膜４４の開口４４ａを含む周辺領域に、第１透明電極膜５３が形成されている。第１透明電極膜５３は、画素電極３１や導電膜４７を形成する際に用いられる電極膜であり、画素電極３１とは電気的に絶縁されている。第１透明電極膜５３は、第１絶縁膜４４の開口４４ａを介して、第２金属膜５２と接触している。
第１透明電極膜５３及び第１絶縁膜４４の上には、第２絶縁膜４６が設けられている。第２絶縁膜４６には、開口４６ａが設けられている。
第２絶縁膜４６の開口４６ａを含む周辺領域に、第２透明電極膜５４が形成されている。第２透明電極膜５４は、対向電極２１を形成する際に用いられる電極膜であり、対向電極２１とは電気的に絶縁されている。第２透明電極膜５４は、第２絶縁膜４６の開口４６ａを介して、第１透明電極膜５３と接触している。
すなわち、コントローラ２０の端子部では、アクティブマトリクス基板１上に、ゲート配線３２と同じ材料からなる第１金属膜５１、ソース配線３３と同じ材料からなる第２金属膜５２、画素電極３１と同じ材料からなる第１透明電極膜５３、及び対向電極２１と同じ材料からなる第２透明電極膜５４が順に積層されている。すなわち、信号線２２と同じ材料からなる金属膜は積層されていないので、積層部分の段差を小さくして、配線の切断を抑制することができる。
本実施形態では、対向電極２１と接続されている信号線２２は、コントローラ２０に最も近い対向電極２１と、コントローラ２０との間の領域で、第２金属膜５２及び第１金属膜５１を介して、コントローラ２０と接続されている。すなわち、コントローラ２０に最も近い対向電極２１と、コントローラ２０との間の領域において、ゲート配線３２やゲート電極４２ａを形成する際に用いられる第１金属膜と、ソース配線３３やソース電極４２ｃを形成する際に用いられる第２金属膜が接続されている接続部があり、この接続部において、信号線２２は第１金属膜及び第２金属膜と電気的に接続されている。
本実施形態では、コントローラ２０が設けられている領域には対向基板がない。このため、信号線２２をそのままコントローラ２０に接続する構成とすると、信号線２２を保護する絶縁膜が第２絶縁膜４６しか無いため、対向基板がない領域における信号線２２の腐食の懸念がある。しかしながら、上述したように、接続部において、信号線２２を第１金属膜及び第２金属膜と電気的に接続するようにつなぎ替えると、第１金属膜及び第２金属膜は、第１絶縁膜４４及び第２絶縁膜４６で保護されているので、対向基板がない領域における信号線２２の腐食の懸念を低減することができる。
図６は、上述した接続部の断面図である。この接続部では、ガラス基板４０の上に第１金属膜６１が形成されている。第１金属膜６１は、ゲート配線３２やゲート電極４２ａを形成する際に用いられる金属膜であり、図５に示す第１金属膜５１と同様に、ゲート配線３２及びゲート電極４２ａを形成する過程で形成されるが、図５に示す第１金属膜５１とは電気的に接続されていないため、別の符号を付している。
第１金属膜６１を覆うようにゲート絶縁膜４３が形成されている。ゲート絶縁膜４３には開口４３ａが設けられている。
ゲート絶縁膜４３の開口４３ａを含む周辺領域に、第２金属膜６２が形成されている。第２金属膜６２は、ソース配線３３やソース電極４２ｃを形成する際に用いられる金属膜であり、図５に示す第２金属膜５２と同様に、ソース配線３３及びソース電極４２ｃを形成する過程で形成されるが、図５に示す第２金属膜６２とは電気的に接続されていないため、別の符号を付している。第２金属膜６２は、ゲート絶縁膜４３の開口４３ａを介して、第１金属膜６１と接触している。
第２金属膜６２及びゲート絶縁膜４３の上には、第１絶縁膜４４が形成されている。第１絶縁膜４４には開口４４ａが設けられている。
第１絶縁膜４４の上には平坦化膜４５が形成されている。平坦化膜４５には開口４５ａが設けられている。
第１絶縁膜４４の開口４４ａ及び平坦化膜４５の開口４５ａを含む周辺領域に、第１透明電極膜６３が形成されている。第１透明電極膜６３は、画素電極３１や導電膜４７を形成する際に用いられる電極膜であり、図５に示す第１透明電極膜５３と同様に、画素電極３１や導電膜４７を形成する過程で形成されるが、図５に示す第１透明電極膜５３とは電気的に接続されていないため、別の符号を付している。第１透明電極膜６３は、画素電極３１とも電気的に絶縁されている。第１透明電極膜６３は、第１絶縁膜４４の開口４４ａ及び平坦化膜４５の開口４５ａを介して、第２金属膜６２と接触している。
第１透明電極膜６３の上には、信号線２２が形成されている。信号線２２の上には、第２絶縁膜４６が設けられている。
信号線２２は、第１透明電極膜６３を介して、第１金属膜６１及び第２金属膜６２と電気的に接続されている。第１金属膜６１及び第２金属膜６２はコントローラ２０と電気的に接続されている。すなわち、コントローラ２０から出力されるタッチ駆動信号は、接続部までは第１金属膜６１及び第２金属膜６２を介して伝送され、接続部において、信号線２２に伝達されて、対向電極２１に供給される。
本実施形態によれば、信号線２２は、第１金属膜６１及び第２金属膜６２が接続されている接続部において、第１透明電極膜６３を介して第１金属膜６１及び第２金属膜６２と接続されている。これにより、接続部の抵抗を低減することができる。従って、接続部を介して信号線２２との間でタッチ駆動信号及びタッチ検出信号を送受信する際の信号レベルの低下を抑制することができる。
なお、信号線２２の長さを対向電極２１から接続部に向かう途中までの長さとし、接続部の断面図において、信号線２２を省略した構成とすることもできる。この場合、接続部では、信号線２２と電気的に接続されている第１透明電極膜６３が第１金属膜６１及び第２金属膜６２と接続されているので、信号線２２は第１透明電極膜６３を介して、第１金属膜６１及び第２金属膜６２と電気的に接続される構成となる。
図７〜図９は、第１の実施形態におけるタッチパネル付き表示装置１０の製造工程を説明するための図である。図７〜図９ではそれぞれ、左から順に、ＴＦＴ４２が設けられている領域（以下、ＴＦＴ領域と呼ぶ）、コントローラ２０の端子部（以下、端子部領域と呼ぶ）、及び接続部（以下、接続部領域と呼ぶ）の断面を示している。
ＴＦＴ領域では、ガラス基板４０上に、既知の方法によってＴＦＴ４２を形成する。図７（ａ）では、ガラス基板４０上に、既知の方法によってＴＦＴ４２を形成し、その上に第１絶縁膜４４及び平坦化膜４５を形成した状態を示している。平坦化膜４５には、画素電極３１とＴＦＴ４２のドレイン電極４２ｄとを接続するコンタクトホールＣＨ１を形成するためのホールが形成されている。
端子部領域では、ガラス基板４０上に、第１金属膜５１、ゲート絶縁膜４３、第２金属膜５２、及び第１絶縁膜４４がこの順に、図７（ａ）に示すように積層されている。接続部領域では、ガラス基板４０上に、第１金属膜６１、ゲート絶縁膜４３、第２金属膜６２、第１絶縁膜４４、及び平坦化膜４５がこの順に、図７（ａ）に示すように積層されている。
図７（ａ）に示す状態から、露出している表面に対して、窒素ガスまたは酸素ガスを用いたプラズマ処理を行う（図７（ｂ）参照）。すなわち、ＴＦＴ領域では、第１絶縁膜４４、及び平坦化膜４５の露出している表面に対してプラズマ処理を行う。端子部領域では、第１絶縁膜４４の露出している表面に対してプラズマ処理を行う。接続部領域では、第１絶縁膜４４、及び平坦化膜４５の露出している表面に対してプラズマ処理を行う。プラズマ処理を行うことにより、滑らかな表面に微細な凹凸を形成することができ（表面粗化）、後の工程で透明電極膜を成膜した際の密着性を向上させることができる。
次に、ＴＦＴ領域及び接続部領域では、平坦化膜４５の表面にフォトレジストによるマスク７１を形成する（図７（ｃ）参照）。端子部領域には平坦化膜４５が設けられていないため、第１絶縁膜４４上にフォトレジストによるマスク７１を形成する。
続いて、ＴＦＴ領域において、マスク７１で覆われていない第１絶縁膜４４をドライエッチングして、コンタクトホールＣＨ１を形成する（図７（ｄ）参照）。端子部領域では、マスク７１で覆われていない第１絶縁膜４４をドライエッチングして、第２金属膜５２を露出させる（図７（ｄ）参照）。接続部領域では、マスク７１で覆われていない第１絶縁膜４４をドライエッチングして、第２金属膜６２を露出させる（図７（ｄ）参照）。
続いて、マスク７１を剥離する（図７（ｅ）参照）。
続いて、画素電極３１、導電膜４７、第１透明電極膜５３、及び第１透明電極膜６３を形成するための透明電極膜８１を形成し、その上に、信号線２２を形成するための金属膜８２を形成する（図８（ａ）参照）。透明電極膜８１の厚さは、例えば１０ｎｍ〜１００ｎｍである。また、金属膜８２の厚さは、例えば５０ｎｍ〜３００ｎｍである。
続いて、金属膜８２の上に、フォトレジストによるマスク８３を形成する（図８（ｂ）参照）。マスク８３は、画素電極３１を形成するための領域、及び、信号線２２を形成するための領域に形成する。続いて、マスク８３で覆われていない領域の透明電極膜８１及び金属膜８２をウェットエッチングする（図８（ｃ）参照）。そして、マスク８３を剥離する（図８（ｄ）参照）。
次に、金属膜８２が形成されている領域のうち、信号線２２となる金属膜８２の上に、フォトレジストによるマスク９１を形成する（図９（ａ）参照）。そして、マスク９１で覆われていない金属膜８２をウェットエッチングにより除去する（図９（ｂ）参照）。その後、マスク９１を剥離する（図９（ｃ）参照）。これにより、ＴＦＴ領域では、画素電極３１、導電膜４７、及び信号線２２が形成される。また、端子部領域では、第１透明電極膜５３が形成される。さらに、接続部領域では、第１透明電極膜６３及び信号線２２が形成される。
続いて、第２絶縁膜４６を成膜する。このとき、ＴＦＴ領域では、信号線２２の上部の一部が露出するように、第２絶縁膜４６をドライエッチングし、端子部領域では、第１透明電極膜５３の一部が露出するように、第２絶縁膜４６をドライエッチングする（図９（ｄ）参照）。
そして、対向電極２１及び第２透明電極膜５４を形成するための透明電極膜を成膜する（図９（ｅ）参照）。ＴＦＴ領域では、対向電極２１が信号線２２と接触するように透明電極膜を成膜し、端子部領域では、第２透明電極膜５４が第１透明電極膜５３と接触するように透明電極膜を成膜する。
本実施形態におけるタッチパネル付き表示装置１０は、様々な変形構成とすることができる。
［変形例１］
図１０は、変形例１の構成におけるタッチパネル付き表示装置１０Ａであって、ＴＦＴを含む位置におけるアクティブマトリクス基板１の断面図である。変形例１の構成では、図１０に示すように、コンタクトホールＣＨ１を介してＴＦＴ４２のドレイン電極４２ｄと画素電極３１とが接続されている部分において、画素電極３１と第２絶縁膜４６との間に、信号線２２を構成する金属膜と同じ材料からなる金属膜１０１が設けられている。すなわち、コンタクトホールＣＨ１が設けられている部分において、画素電極３１の上には、信号線２２を構成する金属膜と同じ金属膜１０１が設けられている。これにより、例えば対向電極２１の形成工程におけるエッチングによって画素電極３１がダメージを受けるのを防ぐことができる。
この変形例１の構成とするためには、図７〜図９を用いて説明した製造工程のうち、図９（ａ）に示す工程において、信号線２２となる金属膜８２の上だけでなく、コンタクトホールＣＨ１が形成されている部分の金属膜８２の上にもフォトレジストによるマスク９１を形成し、次にマスク９１で覆われていない金属膜８２をウェットエッチングにより除去すればよい。
［変形例２］
図１１は、変形例２の構成におけるタッチパネル付き表示装置１０Ｂであって、ＴＦＴを含む位置におけるアクティブマトリクス基板１の断面図である。変形例２の構成では、図１１に示すように、信号線２２Ａの線幅が図４に示す信号線２２の線幅と比べて細い。
具体的には、図４に示す構成では、信号線２２の上面（対向電極２１側の面）のうち、対向電極２１と接触している領域の両側において、信号線２２は第２絶縁膜４６と接触している。一方、図１１に示す構成では、信号線２２の上面のうち、対向電極２１と接触している領域の片側のみにおいて、信号線２２は第２絶縁膜４６と接触している。
例えば、信号線２２と第２絶縁膜４６との間の密着性が悪い場合、図１１に示すように、信号線２２の両側ではなく、片側のみで第２絶縁膜４６と接触する構成とすることにより、信号線２２と第２絶縁膜４６との界面の表面積が小さくなるので、密着性が向上する。
［変形例３］
図１２は、変形例３の構成におけるタッチパネル付き表示装置１０Ｃであって、ＴＦＴを含む位置におけるアクティブマトリクス基板１の断面図である。変形例３の構成では、ＴＦＴ４２の半導体膜４２ｂの上であって、ソース電極４２ｃとドレイン電極４２ｄの間にエッチストッパ層１２１が設けられている。エッチストッパ層１２１が設けられることにより、ソース電極４２ｃやドレイン電極４２ｄの形成時のエッチングにより、半導体膜４２ｂがダメージを受けるのを防ぐことができる。
［変形例４］
図１３は、変形例４の構成におけるタッチパネル付き表示装置１０Ｄであって、アクティブマトリクス基板１と接続されているコントローラ２０の端子部の断面図である。変形例４の構成では、コントローラ２０の端子部において、第１透明電極膜５３と、第２透明電極膜５４との間に、信号線２２を構成する金属膜と同じ材料の金属膜１３１が設けられている。
すなわち、コントローラ２０の端子部では、アクティブマトリクス基板１上に、ゲート配線３２と同じ材料からなる第１金属膜５１、ソース配線３３と同じ材料からなる第２金属膜５２、画素電極３１と同じ材料からなる第１透明電極膜５３、信号線２２同じ材料からなる金属膜１３１、及び対向電極２１と同じ材料からなる第２透明電極膜５４が順に積層されている。この構成によれば、端子部に金属膜１３１が設けられているので、端子部の抵抗を小さくすることができる。
この変形例４の構成とするためには、図７〜図９を用いて説明した製造工程のうち、図９（ａ）に示す工程において、端子部領域の金属膜８２の上にフォトレジストによるマスク９１を形成すれば、その後のウェットエッチングにより、第１透明電極膜５３の上の金属膜８２は除去されないので、第１透明電極膜５３と、第２透明電極膜５４との間に金属膜１３１を形成することができる。
以上、上述した実施形態及びその変形例は、本発明を実施するための例示に過ぎない。よって、本発明は上述した実施形態及び変形例に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。
例えば、ＴＦＴ４２は、ボトムゲート型に限定されることはなく、トップゲート型でもよい。また、半導体膜３２ｂは酸化物半導体膜でなく、アモルファスシリコン膜であってもよい。
図７〜図９に示す製造工程において、ガラス基板４０上にＴＦＴ４２を形成し、その上に第１絶縁膜４４及び平坦化膜４５を形成した後（図７（ａ）参照）であって、マスク７１を配置（図７（ｃ）参照）する前にプラズマ処理を行った（図７（ｂ）参照）。しかし、プラズマ処理はこのタイミングに限定されることはなく、マスク７１を剥離（図７（ｅ）参照）した後であって、透明電極膜８１及び金属膜８２を形成する（図８（ａ）参照）前にプラズマ処理を行ってもよい。
１…アクティブマトリクス基板、２…対向基板、３…液晶層、１０、１０Ａ、１０Ｂ、１０Ｃ、１０Ｄ…タッチパネル付き表示装置、２１…対向電極、２２、２２Ａ…信号線、３１…画素電極、４２…ＴＦＴ（表示制御素子）、４２ａ…ゲート電極、４２ｂ…半導体膜、４２ｃ…ソース電極、４２ｄ…ドレイン電極、４３…ゲート絶縁膜、４４…第１絶縁膜、４５…平坦化膜、４６…第２絶縁膜、４７…導電膜、１０１…金属膜、１３１…金属膜

Claims (11)

  1. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    前記信号線と前記第１絶縁膜との間に設けられ、前記画素電極と同じ材料からなる導電膜と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されている、タッチパネル付き表示装置。
  2. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されており、
    前記表示制御素子は薄膜トランジスタであって、ゲート電極、ソース電極及びドレイン電極を少なくとも備えており、
    前記画素電極が前記ドレイン電極と接触している位置において、前記画素電極と前記第２絶縁膜との間に設けられた金属膜をさらに備える、タッチパネル付き表示装置。
  3. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されており、
    前記信号線の前記対向電極側の面のうち、前記対向電極と接触している領域の片側のみにおいて、前記信号線は前記第２絶縁膜と接触している、タッチパネル付き表示装置。
  4. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    前記アクティブマトリクス基板上に配置され、第１方向に延びるゲート配線と、
    前記アクティブマトリクス基板上に配置され、前記第１方向とは異なる第２方向に延びるソース配線と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されており、
    前記制御部は、前記アクティブマトリクス基板上に設けられ、前記ゲート配線及び前記ソース配線と電気的に接続されており、
    前記制御部が前記アクティブマトリクス基板に接続される端子部において、前記アクティブマトリクス基板上には、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、前記画素電極と同じ材料からなる第１透明電極膜、及び前記対向電極と同じ材料からなる第２透明電極膜が順に積層されている、タッチパネル付き表示装置。
  5. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    前記アクティブマトリクス基板上に配置され、第１方向に延びるゲート配線と、
    前記アクティブマトリクス基板上に配置され、前記第１方向とは異なる第２方向に延びるソース配線と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されており、
    前記制御部は、前記アクティブマトリクス基板上に設けられ、前記ゲート配線及び前記ソース配線と電気的に接続されており、
    前記制御部が前記アクティブマトリクス基板に接続される端子部において、前記アクティブマトリクス基板上には、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、前記画素電極と同じ材料からなる第１透明電極膜、前記信号線と同じ材料からなる金属膜、及び対向電極と同じ材料からなる第２透明電極膜が順に積層されている、タッチパネル付き表示装置。
  6. アクティブマトリクス基板と、
    前記アクティブマトリクス基板と対向する対向基板と、
    前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層と、
    前記アクティブマトリクス基板上に形成された表示制御素子と、
    前記アクティブマトリクス基板上であって、前記表示制御素子より前記液晶層側に形成された第１絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜より前記液晶層側に形成された複数の画素電極と、
    前記アクティブマトリクス基板上であって、前記複数の画素電極より前記液晶層側に形成された第２絶縁膜と、
    前記アクティブマトリクス基板上であって、前記第２絶縁膜より前記液晶層側に形成され、前記複数の画素電極との間で静電容量を形成する複数の対向電極と、
    前記アクティブマトリクス基板に設けられ、前記複数の対向電極にタッチ駆動信号を供給することによって、タッチ位置を検出する制御部と、
    前記制御部と前記対向電極とを接続し、前記制御部から前記対向電極に前記タッチ駆動信号を供給するための信号線と、
    前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記複数の画素電極との間に配置された平坦化膜と、
    を備え、
    前記信号線は、前記アクティブマトリクス基板上であって、前記第１絶縁膜と前記第２絶縁膜との間に形成されており、
    前記平坦化膜の表面は、プラズマ処理が施されている、タッチパネル付き表示装置。
  7. 前記信号線は、前記ゲート配線と同じ材料からなる第１金属膜、前記ソース配線と同じ材料からなる第２金属膜、及び前記画素電極と同じ材料からなる第１透明電極膜が順に積層されている接続部において、前記第１透明電極膜の上に積層されており、
    前記信号線は、前記第１金属膜または前記第２金属膜を介して前記制御部と電気的に接続されている、請求項４または５に記載のタッチパネル付き表示装置。
  8. アクティブマトリクス基板と、前記アクティブマトリクス基板と対向する対向基板と、前記アクティブマトリクス基板及び前記対向基板に挟まれた液晶層とを備え、タッチ位置の検出機能を有するタッチパネル付き表示装置の製造方法であって、
    前記アクティブマトリクス基板上に表示制御素子を形成するステップと、
    前記表示制御素子の形成後に、前記表示制御素子を覆うように第１絶縁膜を形成するステップと、
    前記第１絶縁膜の形成後に、前記第１絶縁膜を覆うように平坦化膜を形成するステップと、
    前記平坦化膜の形成後の露出している表面にプラズマ処理を行うステップと、
    前記プラズマ処理を行った後に、画素電極を形成するための透明電極膜を成膜するステップと、
    前記透明電極膜の成膜後に、タッチ駆動信号を供給するための信号線を形成するための金属膜を成膜するステップと、
    前記金属膜の成膜後に、第２絶縁膜を形成するステップと、
    前記第２絶縁膜の形成後に、前記信号線と電気的に接続される対向電極を形成するステップと、
    を有するタッチパネル付き表示装置の製造方法。
  9. 前記透明電極膜は、少なくとも前記画素電極を形成するための領域、及び前記信号線を形成するための領域に成膜し、
    前記信号線は、前記信号線を形成するための領域に成膜された前記透明電極膜の上に前記金属膜を成膜することにより形成する、請求項８に記載のタッチパネル付き表示装置の製造方法。
  10. 前記透明電極膜を成膜するステップでは、前記画素電極を形成するための領域以外の領域にも前記透明電極膜を成膜し、
    前記金属膜を成膜するステップでは、前記透明電極膜の上に、前記信号線を形成するための領域以外の領域にも前記金属膜を成膜し、
    前記タッチパネル付き表示装置の製造方法は、
    前記画素電極を形成するための領域、及び、前記信号線を形成するための領域に第１マスクを形成するステップと、
    前記第１マスクの形成後に、前記第１マスクで覆われていない前記透明電極膜及び前記金属膜をエッチングにより除去するステップと、
    前記透明電極膜及び前記金属膜の除去後に、前記第１マスクを除去するステップと、
    前記第１マスクの除去後に、前記信号線を形成するための領域に第２マスクを形成するステップと、
    前記第２マスクの形成後に、前記第２マスクで覆われていない前記金属膜をエッチングにより除去するステップと、
    前記金属膜の除去後に、前記第２マスクを除去するステップと、
    をさらに有することにより、前記画素電極を形成するための領域に前記画素電極を形成し、前記信号線を形成するための領域に前記信号線を形成する、請求項８または９に記載のタッチパネル付き表示装置の製造方法。
  11. 前記表示制御素子は薄膜トランジスタであって、ゲート電極、ソース電極及びドレイン電極を少なくとも備えており、
    前記タッチパネル付き表示装置の製造方法は、
    前記平坦化膜にホールを形成するステップと、
    前記平坦化膜のホールを形成した位置において、前記第１絶縁膜にホールを形成するステップと、
    をさらに有し、
    前記画素電極を形成するための透明電極膜を成膜するステップでは、前記平坦化膜のホール及び前記第１絶縁膜のホールを形成した位置において、形成後の前記画素電極が前記ドレイン電極と接触するように前記透明電極膜を成膜する、請求項８から１０のいずれか一項に記載のタッチパネル付き表示装置の製造方法。
JP2017529915A 2015-07-22 2016-07-21 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法 Active JP6513197B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015145097 2015-07-22
JP2015145097 2015-07-22
PCT/JP2016/071344 WO2017014252A1 (ja) 2015-07-22 2016-07-21 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017014252A1 JPWO2017014252A1 (ja) 2018-05-31
JP6513197B2 true JP6513197B2 (ja) 2019-05-15

Family

ID=57834327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017529915A Active JP6513197B2 (ja) 2015-07-22 2016-07-21 タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法

Country Status (4)

Country Link
US (1) US10386950B2 (ja)
JP (1) JP6513197B2 (ja)
CN (1) CN107850963B (ja)
WO (1) WO2017014252A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6807683B2 (ja) * 2015-09-11 2021-01-06 株式会社半導体エネルギー研究所 入出力パネル
KR102555392B1 (ko) * 2016-03-18 2023-07-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US10825843B2 (en) 2016-10-19 2020-11-03 Sharp Kabushiki Kaisha Active matrix substrate and method for producing same
JP2019184864A (ja) * 2018-04-12 2019-10-24 シャープ株式会社 表示装置
US10795197B2 (en) 2018-08-24 2020-10-06 Sharp Kabushiki Kaisha Liquid crystal panel
JP7229789B2 (ja) * 2019-01-22 2023-02-28 株式会社ジャパンディスプレイ 表示装置、及び、表示装置を組み込んだ電子機器
US10928691B2 (en) * 2019-02-15 2021-02-23 Sharp Kabushiki Kaisha Active matrix substrate comprising a first contact hole that overlaps with a counter electrode control line and passes through a flattening film and liquid crystal display with the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6517546B2 (en) * 2001-03-13 2003-02-11 Gregory R. Whittaker Method and apparatus for fixing a graft in a bone tunnel
AU2003253590A1 (en) * 2002-03-29 2003-11-10 Board Of Regents For The Oklahoma Agricultural And Mechanical Colleges, Acting For And On Behalf Of Oklahoma State University Implantable biosensor from stratified nanostructured membranes
US7187367B2 (en) * 2003-05-22 2007-03-06 Meng-Ju Chuang Touch panel
JP4791267B2 (ja) * 2006-06-23 2011-10-12 株式会社日立ハイテクノロジーズ 欠陥検査システム
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
JP4950673B2 (ja) * 2007-01-10 2012-06-13 キヤノン株式会社 有機ｅｌ表示装置
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
JP4900421B2 (ja) * 2009-05-29 2012-03-21 カシオ計算機株式会社 液晶表示パネル及び液晶表示装置
KR101278353B1 (ko) * 2010-05-11 2013-06-25 샤프 가부시키가이샤 액티브 매트릭스 기판 및 표시패널
WO2012063788A1 (ja) 2010-11-10 2012-05-18 シャープ株式会社 表示装置
WO2012073942A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置およびその製造方法
WO2012118038A1 (ja) 2011-03-03 2012-09-07 シャープ株式会社 液晶表示装置
JP5141794B2 (ja) * 2011-06-10 2013-02-13 三菱マテリアル株式会社 有機ｅｌ用透明導電膜およびこの透明導電膜を用いた有機ｅｌ素子
JP5836671B2 (ja) * 2011-07-11 2015-12-24 キヤノン株式会社 撮像装置および画像表示システム
KR101524449B1 (ko) * 2011-12-22 2015-06-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5532075B2 (ja) * 2012-04-18 2014-06-25 凸版印刷株式会社 液晶表示装置
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
KR102082265B1 (ko) * 2013-11-28 2020-02-27 엘지디스플레이 주식회사 터치센서 일체형 표시장치
CN104391606A (zh) * 2014-12-11 2015-03-04 东莞通华液晶有限公司 一种嵌入液晶区域的触摸传感结构及其控制方法
US9703439B2 (en) 2014-12-26 2017-07-11 Lg Display Co., Ltd. Touch sensor integrated type display device

Also Published As

Publication number Publication date
US20190004647A1 (en) 2019-01-03
WO2017014252A1 (ja) 2017-01-26
US10386950B2 (en) 2019-08-20
CN107850963B (zh) 2020-11-17
CN107850963A (zh) 2018-03-27
JPWO2017014252A1 (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
JP6513197B2 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
US10739918B2 (en) Display device integrated with touch screen panel and method of fabricating the same
JP5490314B2 (ja) 薄膜トランジスタ、表示パネル及び薄膜トランジスタの製造方法
WO2016195039A1 (ja) アクティブマトリクス基板およびその製造方法、ならびにアクティブマトリクス基板を用いた表示装置
US9710086B2 (en) Display device integrated with touch screen panel and method of fabricating the same
TWI532190B (zh) 半導體裝置、顯示面板、及半導體裝置之製造方法
WO2017030080A1 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
JP6625212B2 (ja) 表示装置及びその製造方法
KR102081107B1 (ko) 박막트랜지스터 어레이 기판 및 그의 제조방법
WO2015087586A1 (ja) 半導体装置およびその製造方法
JP5253686B2 (ja) アクティブマトリクス基板、表示装置、およびアクティブマトリクス基板の製造方法
WO2014050636A1 (ja) 半導体装置、表示パネル、及び半導体装置の製造方法
KR102156057B1 (ko) 표시장치용 표시패널
JP6218949B2 (ja) アクティブマトリクス基板および液晶パネル
WO2017213175A1 (ja) タッチパネル付き表示装置及びタッチパネル付き表示装置の製造方法
KR101690600B1 (ko) 터치 스크린 일체형 표시장치 및 그 제조 방법
JP6196387B2 (ja) アクティブマトリクス基板
US20180143714A1 (en) Display substrate, fabrication method for forming the same, and display device containing the same
KR20170065881A (ko) 터치스크린 내장형 표시장치 및 제조방법
KR102444782B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
JP5964967B2 (ja) 半導体装置およびその製造方法
KR102172898B1 (ko) 터치스크린 일체형 표시장치 및 그 제조 방법
US11927860B2 (en) Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate
KR102159969B1 (ko) 터치스크린 일체형 표시장치 및 그 제조방법
CN110596975A (zh) 有源矩阵基板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R150 Certificate of patent or registration of utility model

Ref document number: 6513197

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150