TWI543376B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI543376B
TWI543376B TW099131044A TW99131044A TWI543376B TW I543376 B TWI543376 B TW I543376B TW 099131044 A TW099131044 A TW 099131044A TW 99131044 A TW99131044 A TW 99131044A TW I543376 B TWI543376 B TW I543376B
Authority
TW
Taiwan
Prior art keywords
layer
insulating layer
electrode layer
oxide
gate electrode
Prior art date
Application number
TW099131044A
Other languages
English (en)
Other versions
TW201126722A (en
Inventor
山崎舜平
坂倉真之
小山潤
及川欣聰
丸山穗高
神長正美
岡崎健一
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201126722A publication Critical patent/TW201126722A/zh
Application granted granted Critical
Publication of TWI543376B publication Critical patent/TWI543376B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Shift Register Type Memory (AREA)

Description

半導體裝置及其製造方法
本發明係有關於包含氧化物半導體的半導體裝置及其製造方法。
在本說明書中，半導體裝置一般意指可以藉由使用半導體特徵而作用的裝置，並且，電光裝置、半導體電路、及電子設備都是半導體裝置。
近年來，使用形成於具有絕緣表面的基板之上的薄的半導體薄膜(具有約數奈米至數百奈米的厚度)以形成薄膜電晶體(TFT)之技術已引起注意。薄膜電晶體可以被應用至例如IC或電光裝置之範圍廣泛的電子裝置，特別是，正在推動快速發展使用作為影像顯示裝置中的切換元件之薄膜電晶體。
以各種金屬氧化物使用於不同的應用。某些金屬氧化物具有半導體特徵。具有半導體特徵的這些金屬氧化物的實例包含氧化鎢、氧化錫、氧化銦、氧化鋅、等等。已知有薄膜電晶體，其通道形成區由此類具有半導體特徵的金屬氧化物所形成(專利文獻1及專利文獻2)。
關於其中使用薄膜電晶體的電子裝置，有例如行動電話或個人電腦之行動裝置、等等。對此類行動電子裝置而言，影響連續操作時間的耗電是大問題。而且，對於尺寸變大的電視機，也需要抑制因尺寸增加而增加的功耗。
[參考文獻]
專利文獻1：日本公開專利申請案號2007-123861
專利文獻2：日本公開專利申請案號2007-096055
本發明的目的在於提供包含具有氧化物半導體層的半導體裝置，其實現低耗電。
此外，目的在於提供包含具有氧化物半導體層的半導體裝置，其具有高可靠度。
為了降低半導體裝置的耗電，將覆蓋閘極電極層的周圍的部份絕緣層形成為厚的。具體而言，形成包含間隙壁絕緣層和閘極絕緣層的堆疊。覆蓋閘極絕緣層的周圍之厚的部份絕緣層降低形成於薄膜電晶體的閘極電極層以及與閘極電極層相重疊的另一電極層(另一佈線層)之間的寄生電容。同時，在要被形成電容的區域之間，僅使用閘極絕緣層作為介電質並因而降低介電質的厚度，以便增加電容。
在形成覆蓋閘極電極層之1μm至2μm(含)厚的間隙壁絕緣層之後，選擇性地去除間隙壁絕緣層。在其之上形成厚度小於間隙壁絕緣層的閘極絕緣層，以便部份地形成具有大厚度的堆疊層區及具有小厚度的單層區。使用包含間隙壁絕緣層及閘極絕緣層的堆疊，形成具有大厚度的區域，以降低寄生電容。另一方面，僅使用閘極絕緣層以形成具有小厚度的區域，以便形成儲存電容器、等等。
本說明書中所揭示之本發明的實施例是半導體裝置，其包含：在基板之上的閘極電極層；絕緣層，與閘極電極層的側表面相接觸且在閘極電極層之上具有逐漸變細的側表面；在絕緣層之上的閘極絕緣層，比絕緣層薄且接觸閘極電極層的頂表面；在閘極絕緣層之上的氧化物半導體層；在包含絕緣層、閘極絕緣層、及氧化物半導體層的堆疊之上的源極電極層和汲極電極層；以及，氧化物半導體層，在源極電極層和汲極電極層之上，且與氧化物半導體層相接觸。
注意，在結構中，絕緣層被閘極絕緣層所覆蓋；因此，源極電極和汲極電極層未與具有逐漸變細的側表面之絕緣層相接觸。
有此結構，可以取得這些目的中的至少之一。藉由使用所述結構，可以降低形成於閘極電極層與汲極電極層之間的寄生電容。因此，可以取得低耗電。
在此結構中，閘極電極層的周圍中的部份絕緣層係形成為厚的，以使閘極電極層與氧化物半導體層之間的耐受電壓可以增進。
實現此結構之本發明的實施例是半導體裝置製造方法，包含下述步驟：在基板之上形成閘極電極層；形成覆蓋閘極電極層之絕緣膜；經由選擇性蝕刻絕緣膜以形成到達閘極電極層的頂表面之開口，而形成覆蓋閘極電極層的側表面之絕緣層；在絕緣層之上，形成比絕緣層薄且接觸閘極電極層的頂表面之閘極絕緣層；在閘極絕緣層之上形 成氧化物半導體層，在包含絕緣層、閘極絕緣層、及氧化物半導體層的堆疊之上，形成源極電極層和汲極電極層；以及，在源極電極層和汲極電極層之上，形成接觸氧化物半導體層的氧化物絕緣層。
在此方法中，使用不同於用以形成閘極絕緣層的膜形成設備之膜形成設備，以形成絕緣膜，並且，使用高密度電漿設備以形成閘極絕緣層。因此，閘極絕緣層比設置成接觸閘極絕緣層的底表面之絕緣層更密緻。在藉由相同的蝕刻劑之蝕刻速率互相比較的情況中，閘極絕緣層的蝕刻速率比絕緣層的蝕刻速率低10%或更多或20%或更多。
在此方法中，在氧化物半導體層係形成於閘極絕緣層之上後，使用RTA設備，較佳執行400℃至750℃(含)的溫度之加熱。當藉由使用RTA(GRTA或LRTA)以執行高溫加熱時，在氧化物半導電膜的表面的附近，在垂直於表面(c軸方向)的方向上，可以產生針狀晶體。藉由使用RTA設備的熱處理，可以增進薄膜電晶體的電氣特徵(場效遷移率等)或可靠度。
此外，可以使用藉由使用多色調掩罩所形成的光阻掩罩。在使用多色調掩罩的情況中，包含接觸源極電極層和汲極電極層的底表面之氧化物半導體層。本發明的另一實施例是半導體裝置，其包含：在基板之上的閘極電極層；絕緣層，與閘極電極層的側表面相接觸且在閘極電極層之上具有逐漸變細的側表面；在絕緣層之上的閘極絕緣層，比絕緣層薄且接觸閘極電極層的頂表面；在閘極絕緣層之 上的氧化物半導體層；在氧化物半導體層之上的源極電極層和汲極電極層；以及，氧化物絕緣層，在源極電極層和汲極電極層之上，與氧化物半導體層的側表面相接觸。
根據此結構，可以取得多個目的的至少其中之一。
在此結構中，源極電極層和汲極電極層並未接觸閘極絕緣層。無需多言，在此結構中，由於絕緣層被閘極絕緣層所覆蓋，所以，源極電極層和汲極電極層並未接觸具有逐漸變細的側表面之絕緣層。
在這些結構中的每一個結構中，閘極絕緣層具有包含氮化矽膜或氧化矽膜的堆疊層結構。此外，在這些結構中的每一個結構中，使用由濺射法所形成的氧化鋁膜或氧化矽膜作為氧化物絕緣層。
在這些結構中的每一個結構中，可以降低與另一條佈線相重疊的佈線之部份中的寄生電容。因此，可以防止佈線之間的短路。
在這些結構中的每一個結構中，在電容要被形成的部份中，在絕緣層中設置開口，並且，僅有薄的閘極絕緣層作為介電質。因此，可以形成大的電容。
對於包含具有氧化物半導體層的薄膜電晶體之半導體裝置，可以實現低耗電。
於下，將參考附圖來詳述本發明的實施例。但是，本發明不限於下述說明，並且，習於此技藝者將容易瞭解， 在不違離本發明的精神及範圍之下，可以依不同方式修改在此所揭示的模式及細節。因此，本發明不應被解釋成侷限於下述實施例的說明。
(實施例1)
在本實施例中，將說明多個製於基板之上且稱為通道蝕刻型的底部閘極型薄膜電晶體的其中之一。圖1D顯示薄膜電晶體的剖面結構。
圖1D中所示的薄膜電晶體410是通道蝕刻型薄膜電晶體，其在具有絕緣表面的基板400之上包含閘極電極層411；絕緣層402a；閘極絕緣層402b；氧化物半導體層，至少包含通道形成區414c、高電阻源極區414a、及高電阻汲極區414b；源極電極層415a；以及，汲極電極層415b。此外，設置覆蓋薄膜電晶體410及與通道形成區414c相接觸之氧化物絕緣層416。
絕緣層402a至少是閘極絕緣層402b的五倍厚。絕緣層402a具有使閘極電極層411的頂表面曝露出之開口，並且，開口的側表面是逐漸變細的。閘極絕緣層402b的底表面接觸閘極電極層411的頂表面。氧化物半導體層接觸閘極絕緣層402b的頂表面。
於下，將參考圖1A至1D，說明在基板之上製造薄膜電晶體410的製程。
首先，在具有絕緣表面的基板400之上形成導電膜，然後，以第一微影步驟形成閘極電極層411。注意，以噴 墨法，形成光阻掩罩。當以噴墨法形成光阻掩罩時，不使用光罩，其造成製造成本的降低。
對於可以被使用作為具有絕緣表面的基板400之基板並無特別限定，只要其至少具有承受稍後執行的熱處理之抗熱性即可。可以使用硼矽酸鋇玻璃、硼矽酸鋁玻璃的玻璃基板、等等作為具有絕緣表面的基板400。
當稍後執行的熱處理的溫度高時，較佳的是使用具有730℃或更高的應變點之基板作為玻璃基板。關於玻璃基板的材料，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃之玻璃材料。注意，藉由含有數量大於硼酸的量的氧化鋇(BaO)，可以取得更實用的耐熱玻璃基板。因此，較佳地使用含有BaO的量大於B2O3的量之玻璃基板。
注意，可以使用由例如陶瓷基板、石英基板、或藍寶石基板等絕緣體所形成的基板作為玻璃基板以取代上述玻璃基板。或者，可以使用結晶玻璃等。
使用選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素的合金，含有任何這些元素組合的合金、等等，以形成閘極電極層411。
在閘極電極層411之上形成絕緣層402a，以成為間隙壁絕緣層。
藉由電漿CVD法、濺射法等等方法，絕緣層402a可被形成為具有氧化矽層、氮化矽層、氧氮化矽層、及/或氮氧化矽層的單層結構或疊層結構。舉例而言，當形成氧 氮化矽層時，可以使用SiH4、氧、及氮作為沈積氣體，藉由電漿CVD法來形成氧氮化矽層。絕緣層402a的膜厚是500nm至2μm(含)。在本實施例中，使用平行板PCVD設備，藉由PCVD法，以形成膜厚為1μm的氧氮化矽膜(也稱為SiOxNy，其中，x>y>0)。
接著，藉由第二微影步驟，在絕緣層402a中形成與閘極電極層411相重疊的開口。在本實施例中，藉由乾式蝕刻來形成開口。注意，為了增進稍後形成於絕緣層402a之上的膜的覆蓋，藉由控制蝕刻條件，較佳使絕緣層402a逐漸變細。圖1A是此階段的剖面視圖。此外，也在使用同於閘極電極層411的步驟中所形成的電極層來形成例如儲存電容器的電容之情況中，在絕緣層402a中設置與要形成電容的區域相重疊的開口。此外，使用與開口相同的光罩，也形成接觸孔，用以電連接與閘極電極層相同的步驟中所形成的佈線層以及稍後要被設於上部中的佈線層。
接著，形成閘極絕緣層402b。藉由電漿CVD法、濺射法等等，閘極絕緣層402b可被形成為具有氧化矽層、氮化矽層、氧氮化矽層、及/或氮氧化矽層的單層結構或疊層結構。舉例而言，使用包含氮化矽膜及氧化矽膜的堆疊。閘極絕緣層402b的膜厚是50nm至200nm(含)。
在本實施例中，藉由高密度電漿設備，以形成閘極絕緣層402b。在此，高密度電漿設備意指可以實現高於或等於1x1011/cm3的電漿密度之設備。舉例而言，藉由施加高於或等於3kW且低於或等於6kW的微波功率來產生電 漿，以便形成絕緣膜。
將單矽烷(SiH4)氣體、氧化亞氮(N2O)、及稀有氣體導入腔室中作為源氣體，以產生高於或等於10Pa且低於或等於30Pa的壓力之高密度電漿，以使在例如玻璃基板之具有絕緣表面的基板之上形成絕緣膜。之後，停止單矽烷氣體的供應，並且，導入氧化亞氮(N2O)及稀有氣體而不曝露於空氣，以使在絕緣膜的表面上執行電漿處理。至少在形成絕緣膜之後，執行導入氧化亞氮(N2O)及稀有氣體而於絕緣膜的表面上執行的電漿處理。經由上述處理程序所形成的絕緣膜具有小厚度且相當於即使具有小於例如100nm時仍然能夠確保可靠度的絕緣膜。
在形成閘極絕緣層402b時，被導入至腔室中的單矽烷氣體(SiH4)對氧化亞氮(N2O)的流速比是在1：10至1：200的範圍中。此外，關於被導入至腔室中的稀有氣體，可以使用氦、氬、氪、氙、等等。特別是，較佳使用不昂貴的氬。
此外，由於藉由使用高密度電漿設備所形成的絕緣膜可以具有均勻的厚度，所以，絕緣膜具有優良的步階覆蓋(step coverage)。此外，藉由使用高密度電漿設備所形成的絕緣膜，可以精準地控制薄膜的厚度。
經由上述處理程序所形成的絕緣膜與使用習知的平行板電漿CVD設備所形成的絕緣膜大大地不同。在相同的蝕刻劑下的蝕刻率之比較的情況中，經由上述處理程序所形成的絕緣膜的蝕刻率比使用習知的平行板電漿CVD設 備所形成的絕緣膜的蝕刻率低10%或更多或20%或更多。因此，可以說使用高密度電漿設備所形成的絕緣膜是緻密膜。閘極絕緣層402b比絕緣層402a的膜更緻密。
在本實施例中，使用高密度電漿設備形成的厚度100nm之氧氮化矽膜(也稱為SiOxNy，其中，x>y>0)被使用作為閘極絕緣層402b。
此外，在基板400與閘極電極層411之間設置用作為基底膜的絕緣膜。基底膜具有防止雜質元素從基板400擴散出的功能，並且，可以被形成為具有使用氧化矽膜、氮化矽膜、氧氮化矽膜、及氮氧化矽膜之其中一者或多者的單層結構或疊層結構。
接著，在閘極絕緣層402b之上，形成氧化物半導電膜430至厚度為2nm至200nm(含)(請參見圖1B)。或者，在稀有氣體氛圍(典型上為氬)、氧氛圍、或稀有氣體(典型上為氬)及氧的氛圍中，藉由濺射法來形成氧化物半導電膜430。在本實施例中，在靶材為用於含有In、Ga、及Zn的氧化物半導體的膜形成的靶材(用於以In-Zn-O為基礎之氧化物半導體的膜形成的靶材)(In2O3：Ga2O3：ZnO=1：1：1(分子比例))、基板與靶材之間的距離為170mm、壓力為0.4Pa、直流(DC)電源為0.5kW之條件下，在氧氛圍、氬氛圍、或氬氣及氧氣的混合氛圍中，形成氧化物半導電膜至30nm的厚度。關於含有In、Ga、及Zn的氧化物半導體的膜形成的靶材，也可以使用具有In2O3：Ga2O3：ZnO=1：1：2(分子比例)的 成份比例之靶材或具有In2O3：Ga2O3：ZnO=1：1：4(分子比例)的成份比例之靶材。在使用濺射法的情況中，可以使用含有2wt%至10wt%(含)的SiO2的靶材。
關於使用於氧化物半導體層的金屬氧化物，也可以使用下述金屬氧化物：例如，以In-Sn-Ga-Zn-O為基礎的氧化物半導體之四成分金屬氧化物；例如，以In-Sn-Zn-O為基礎的氧化物半導體、以In-Al-Zn-O為基礎的氧化物半導體、以Sn-Ga-Zn-O為基礎的氧化物半導體、以Al-Ga-Zn-O為基礎的氧化物半導體、及以Sn-Al-Zn-O為基礎的氧化物半導體之三成分金屬氧化物；例如，以In-Zn-O為基礎的氧化物半導體、以Sn-Zn-O為基礎的氧化物半導體、以Al-Zn-O為基礎的氧化物半導體、以Zn-Mg-O為基礎的氧化物半導體、以Sn-Mg-O為基礎的氧化物半導體、以In-Ga-O為基礎的氧化物半導體、以In-Mg-O為基礎的氧化物半導體之二成份金屬氧化物；以In-O為基礎的氧化物半導體；及以Sn-O為基礎的氧化物半導體。此外，在上述氧化物半導體中可以含有SiO2。
此外，在形成氧化物半導電膜430之前，較佳執行預熱處理，以去除移留在濺射設備的內壁、靶材表面上、或是靶材中的濕氣或氫。關於預熱處理，可為在降壓下膜形成腔室的內部被加熱至高於或等200℃且低於或等於600℃之方法、當膜形成腔室的內部被加熱時重複導入及排出氮或惰性氣體之方法、等等。在預熱處理之後，將基板或濺射設備冷卻。然後，形成氧化物半導電膜而未曝露於空 氣。在此情況中，較佳使用油而非水或類似者作為用於靶材的冷卻劑。雖然當重複導入及排出氮氣而未加熱時可以取得某種程度的效果，但是，較佳的是以膜形成腔室的內部受加熱來執行處理。
接著，以第三微影步驟，將氧化物半導電膜430處理成島狀氧化物半導體層。藉由噴墨法來形成用於島狀氧化物半導體層的光阻掩罩。當以噴墨法來形成光阻掩罩時不使用光罩，其造成製造成本降低。
接著，使氧化物半導體層受到脫水或脫氫。脫水或脫氫之第一熱處理期的溫度為大於或等於400℃且小於或等於750℃，較佳高於或等於400℃且低於基板的應變點。在本實施例中，藉由使用高溫氮氣以執行熱處理的GRTA設備，在650℃下執行加熱六分鐘，然後，氧化物半導體層未曝露於空氣及水中且防止氫再度混入氧化物半導體層中；因此，取得氧化物半導體層431(請參見圖1B)。
注意，用於熱處理的設備不限於特定設備，設備可以設有藉由來自例如電阻加熱元件等加熱元件的熱傳導或熱輻射以加熱要被處理之物體的裝置。舉例而言，使用例如氣體快速熱退火(GRTA)設備或是燈快速熱退火(LRTA)設備之快速熱退火(RTA)設備。LRTA設備是以例如鹵素燈、金屬鹵化物燈、氙氣電弧燈、碳電弧燈、高壓鈉燈、高壓水銀燈等燈發射的光(電磁波)的照射，以加熱要被處理的物體。GRTA設備是使用高溫氣體的熱處理設備。關於氣體，使用不會因熱處理而與要被處理的物 體起反應的惰性氣體，例如氮或例如氬之稀有氣體。
舉例而言，關於第一熱處理，以下述方式執行GRTA。將基板傳送至受650℃至700℃的高溫加熱的惰性氣體中，並且，在加熱一分鐘至10分鐘之後，將基板傳送至受高溫加熱的惰性氣體及自高溫加熱的惰性氣體中取出。藉由GRTA，可以取得短時間的高溫熱處理。
注意，在第一熱處理中，較佳的是水、氫、等等不包含於氮氛圍中或例如氦、氖、或氬等稀有氣體氛圍中。或者，較佳的是，導入於熱處理的設備中之氮或例如氦、氖、或氬等稀有氣體之純度設定為6N(99.9999%)或更大，較佳為7N(99.99999%)或更大(亦即，雜質濃度設定為1ppm或更小，較佳為0.1ppm或更低)。
此外，可以視第一熱處理的條件或用於氧化物半導體層的材料，而將氧化物半導體層晶化及改變成微晶膜或多晶膜。舉例而言，氧化物半導體層可以被晶化而變成具有90%或更多、或80%或更多的晶化程度之微晶氧化物半導體膜。或者，可以視第一熱處理的條件及用於氧化物半導體層的材料，而將氧化物半導體層變成不含有結晶成分的非晶氧化物半導電膜。又或者，視第一熱處理的條件或用於氧化物半導體層的材料，而使氧化物半導電膜可以變成微晶部份(1nm至20nm(含)的晶粒直徑)混入於非晶氧化物半導體之氧化物半導電膜。又當藉由使用RTA(GRTA或LRTA)以執行高溫加熱時，在氧化物半導電膜的表面的附近，在垂直於表面(c軸方向)的方向上，可以產生針 狀晶體。在此情況中，取決於使用RTA的加熱之條件、用於氧化物半導電膜的材料、及氧化物半導電膜的膜厚，氧化物半導電膜被形成為在其表面的附近具有高度結晶的部份、以及微晶部份(1nm至20nm(含)的晶粒直徑)混入於非晶氧化物半導體之其它部份。
或者，在氧化物半導電膜430被處理成島狀氧化物半導體層之前，對其執行用於氧化物半導體層的第一熱處理。在該情況中，在第一熱處理之後，將基板自加熱設備取出及執行微影步驟。
接著，雖然在此未顯示，但是，藉由第四微影步驟，在閘極絕緣層402b中形成到達閘極電極層411的接觸孔。在接觸孔中，閘極電極層411係電連接至稍後要被設於上部份中的端子電極及引線佈線。此外，可以在與稍後要被形成的另一接觸孔相同的步驟中形成接觸孔，但不使用第四微影步驟，以降低掩罩的數目。
接著，在藉由濺射法等等以便在閘極絕緣層402b及氧化物半導體層431之上形成金屬導電膜之後，執行第五微影步驟。形成光阻掩罩，並且，選擇性地蝕刻金屬導電膜，以便形成金屬電極層。在本實施例中，蝕刻金屬電極膜，以使金屬電極層的端部係位於與絕緣層402a中的開口區相重疊的氧化物半導體層的上方。在開口區中，設置用作為源極電極層的金屬電極層的端部及用作為汲極電極層的另一端，並且，將端部之間的距離定義為通道長度L。
金屬導電膜的材料的實例是選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素；含有這些元素中的任何元素的合金；及含有任何這些元素組合的合金。
金屬導電膜較佳具有鋁層堆疊於鈦層之上以及鈦層堆疊於鋁層之上的三層結構、或是鋁層堆疊於鉬層之上以及鉬層堆疊於鋁層之上的三層結構。或者，金屬導電膜可以具有鋁層及鎢層堆疊的二層結構、銅層及鎢層堆疊的二層結構、或是鋁層及鉬層堆疊的二層結構。無需多言，金屬導電膜可以具有單層結構、或包含四或更多層的堆疊層結構。
然後，去除光阻掩罩，以及執行第六微影步驟。形成光阻掩罩，並且，執行選擇性蝕刻，以便形成源極電極層415a和汲極電極層415b。然後，去除光阻掩罩。注意，在第六微影步驟中，僅有部份氧化物半導體層431被蝕刻而去除，因而在某些情況中可以形成具有溝槽(凹部)的氧化物半導體層。此外，藉由噴墨法，以形成用來形成源極電極層415a和汲極電極層415b的光阻掩罩。當藉由噴墨法來形成光阻掩罩時，不使用光罩，其造成製造成本降低。
為了降低微影步驟中使用的光罩數目及降低步驟的數目，使用多色調掩罩來執行蝕刻步驟，多色調掩罩是光可以透射經過而具有多種強度的曝光掩罩。由於藉由使用多色調掩罩而形成的光阻掩罩具有多種膜厚且又可藉由對光阻掩罩執行蝕刻而形狀被改變，所以，在用以處理成不同 圖案的多個蝕刻步驟中，可以使用光阻掩罩。因此，對應於至少二種或更多不同圖案的光阻掩罩可以由一個多色調掩罩來予以形成。因此，可以降低曝光掩罩的數目，並且也可以降低對應的微影步驟的數目，因而可以實現製程簡化。
接著，形成與部份氧化物半導體層接觸的用作為保護絕緣膜之氧化物絕緣層416。
使用濺射法或類似方法，亦即，可以使例如水及氫等雜質不混入氧化物絕緣層416中的方法，適當地形成至少1nm或更高的厚度之氧化物絕緣層416。在本實施例中，藉由濺射法，以形成厚度300nm的氧化矽膜用作為氧化物絕緣層416。膜形成時的基板溫度可以大於或等於室溫且小於或等於300℃，在本實施例中，是100℃。在稀有氣體(典型上為氬)氛圍、氧氛圍、或稀有氣體(典型上為氬)及氧的氛圍中，藉由濺射法來形成氧化矽膜。此外，使用氧化矽靶材或矽靶材作為靶材。舉例而言，藉由使用矽靶材，在氧及氮的氛圍下，藉由濺射法以形成氧化矽。關於形成為與電阻降低的氧化物半導體層相接觸的氧化物絕緣層416，使用不包含例如濕氣、氫離子、及OH-之雜質並且阻擋這些雜質從外部進入的無機絕緣膜。典型上，使用氧化矽膜、氮氧化矽膜、氧化鋁膜、氧氮化鋁膜、等等。此外，在氧化物絕緣層416之上，形成例如氮化矽膜或氮化鋁膜等保護絕緣層。
此外，在形成氧化物絕緣層416之前，較佳執行預熱 處理，以去除殘留在濺射設備的內壁、靶材表面上、或是靶材中的濕氣或氫。在預熱處理之後，將基板或濺射設備冷卻。然後，形成氧化物絕緣層而不曝露於空氣。在此情況中，較佳以油而非水或類似者作為用於靶材的冷卻劑。雖然當重複導入及排出氮氣而不加熱時可以取得某種程度的效果，但是較佳的是以膜形成腔室的內部受加熱來執行處理。
此外，在氧化物絕緣層416的膜形成之後，以濺射法在其之上堆疊氮化矽膜而不曝露於空氣。
接著，在惰性氣體氛圍或氧氧氛圍中執行第二熱處理(較佳在100℃至400℃(含)，舉例而言，250℃至350℃(含)，執行1小時至30小時)。舉例而言，在氮氛圍中，在150℃下，執行第二熱處理10小時。經由第二熱處理，部份氧化物半導體層(通道形成區)在與氧化物絕緣層416相接觸下受加熱。
經由上述步驟，藉由脫水或脫氫熱處理，所形成的氧化物半導電膜的電阻降低，然後，使部份氧化物半導電膜選擇性地變成為氧過量狀態。結果，與閘極電極層411相重疊的通道形成區414c變成本質的，並且，與源極電極層415a相重疊的高電阻源極區414a以及與汲極電極層415b相重疊的高電阻汲極區414b以自行對準方式而被形成。經由上述製程，以形成薄膜電晶體410。
氧化物半導體較佳包含In，又較佳包含In和Ga。脫水或脫氫對於形成i型(本質)氧化物半導體層是有效的。
藉由在與汲極電極層415b(及源極電極層415a)相重疊的部份氧化物半導體層中形成高電阻汲極區414b(或高電阻源極區414a)，可以增進薄膜電晶體的可靠度。具體而言，當形成高電阻汲極區414b時，電晶體可以具有導電率從汲極電極層至高電阻汲極區414b和通道形成區逐漸地改變之結構。因而，在藉由使汲極電極層415b連接至供應高電源電位VDD的佈線而執行操作的情況中，高電阻汲極區用作為緩衝器，因此，即使高電壓被施加於閘極電極層411與汲極電極層415b時，仍然不易發生電場局部集中，其導致增加電晶體的耐受電壓。
厚的絕緣層(包含間隙壁絕緣層及閘極絕緣層的堆疊)係位於閘極電極層的周圍(包含側表面)。藉由此結構，形成於閘極電極層411與汲極電極層415b之間的圖1D中所示的薄膜電晶體410的寄生電容可以被降低。特別是，在閘極電極層是厚的且閘極電極層的周圍(包含側表面)上之閘極絕緣層是薄的情況中，形成於閘極電極層的側表面上的閘極絕緣層容易具有比形成於閘極電極層的頂表面上的閘極絕緣層還小的厚度，這造成寄生電容增加。因此，可以說圖1D中所示的薄膜電晶體410的結構是有效的，特別是在閘極電極層係形成為厚的且閘極絕緣層係形成為薄的情況中。此外，僅有小厚度的閘極絕緣層402b被設於通道形成區與閘極電極層之間；因此，可以增進電氣特徵。
(實施例2)
在本實施例中，說明一實例，其中，藉由使用實施例1中所述的薄膜電晶體的結構，在一個基板之上形成像素部及驅動電路，以製造主動矩陣型發光顯示裝置。
圖2是剖面視圖，顯示一基板，而在基板之上，EL層是要被形成於第一電極(像素電極)之上。注意，與圖1D共同之圖2中的元件以相同代號來予以表示。
在圖2中，電連接至第一電極457的驅動TFT是像素部中的底部閘極型薄膜電晶體410，可以根據實施例1來製造。
注意，在形成發光裝置的情況中，在一個像素中設置複數個薄膜電晶體，並且設置連接一個薄膜電晶體的閘極電極層至其它薄膜電晶體的汲極電極層之連接部。在藉由選擇性蝕刻閘極絕緣層402b以形成接觸孔後，使用與薄膜電晶體的汲極電極層415b相同的材料及相同的步驟，以形成連接電極層429。注意，連接電極層429係電連接至閘極電極層421b。
在根據實施例1而形成氧化物絕緣層416之後，依序地形成綠色濾光層456、藍色濾光層、及紅色濾光層。藉由印刷法、噴墨法，使用微影術的蝕刻法、等等，以形成每一個濾光層。藉由設置濾光層，可以執行發光元件的發光區與濾光層的對齊，而不需取決於密封基板的對齊準確度。
接著，形成覆蓋綠色濾光層456、藍色濾光層、及紅 色濾光層的覆蓋層458。使用透光樹脂來形成覆蓋層458。
在此，顯示使用RGB三種顏色來執行全彩顯示的實例；但是，本發明不特別侷限於此，可以使用RGBW四種顏色以來執行全彩顯示。
接著，形成覆蓋覆蓋層458及氧化物絕緣層416之保護絕緣層413。關於保護絕緣層413，使用無機絕緣膜。具體而言，使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜、等等。由於保護絕緣層413及氧化物絕緣層416稍後在形成接觸孔時藉由同一個製程來予以蝕刻，所以，它們較佳具有相同的成分。
接著，以微影步驟選擇性地蝕刻保護絕緣層413和氧化物絕緣層416，使得到達汲極電極層415b的接觸孔被形成。此外，藉由此蝕刻步驟，選擇性地蝕刻端子部中的保護絕緣層413和氧化物絕緣層416。此外，為了使稍後形成的發光元件的第二電極連接至共同電位線，也形成到達共同電位線的接觸孔。
接著，形成透光導電膜，並且，藉由微影步驟來形成電連接至汲極電極層415b的第一電極457。
接著，形成分隔壁459以覆蓋第一電極457的周圍。使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂膜、無機絕緣膜、或以有機聚矽氧烷為基礎的樹脂，以形成分隔壁459。特別較佳的是，使用感光樹脂材料來形成分隔壁459，使得在第一電極457上具有開口，以使開口 的側壁被形成為具有連續曲率的傾斜表面。在使用感光樹脂材料作為分隔壁459的情況中，可以省略形成光阻掩罩的步驟。
經由上述步驟，可以取得圖2中所示的基板狀態。在上述步驟之後，在第一電極457之上形成EL層，並且，在EL層之上形成第二電極，因而形成發光元件。第二電極係電連接至共同電位線。
此外，如圖2所示，在電容器部中，設置電容器佈線層421d以及形成覆蓋電容器佈線層421d的周圍之絕緣層402a。電容器包含電容器佈線層421d、電容器電極層428、及用作為電介質的閘極絕緣層402b。在發光裝置中，電容器佈線層421d是部份電源線，電容器電極層428是驅動TFT的部份閘極電極層。
在佈線互連部中，如圖2所示，絕緣層402a和閘極絕緣層402b係堆疊於閘極佈線層421c與源極佈線層422之間，以降低寄生電容。
在圖2中，設於驅動電路中的TFT是底部閘極型薄膜電晶體450，在本實施例中，其係依據實施例1而被製成。注意，導電層417係設於驅動電路中的薄膜電晶體450的氧化物半導體層之上；但是，假使不需要時，不設置導電層417是可受到的。使用與第一電極457相同的步驟及相同的材料，以形成導電層417。
藉由使用設置成與氧化物半導體層的通道形成區423相重疊的導電層417，在用以檢查薄膜電晶體的可靠度之 偏壓一溫度應力測試中(此後稱為BT測試)，可以降低BT測試前後薄膜電晶體450的臨界電壓變化量。導電層417的電位可以與閘極電極層412a的電位相同或不同。導電層417也可以用作為第二閘極電極層。或者，導電層417的電位可為GND或0V，或者，導電層417可處於浮動狀態。
由於薄膜電晶體容易因靜電等而損壞，所以，在與像素部或驅動電路相同的基板之上，較佳設置保護電路。保護電路較佳由包含氧化物半導體層的非線性元件所形成。舉例而言，保護電路係設於像素部與掃描線輸入端子和訊號輸入端子之間。在本實施例中，設置多個保護電路，以便當導因於靜電等的突波電壓被施加至掃描線、訊號線、及電容器匯流排線時，防止像素電晶體等受損。因此，形成保護電路，以便當突波電壓被施加至保護電路時，電荷釋放至共同佈線。此外，保護電路包含非線性元件，非線性元件係配置成與它們之間的掃描線彼此平行。非線性元件包含例如二極體之二端子元件或例如電晶體之三端子元件。舉例而言，經由與像素部中的薄膜電晶體410相同的步驟，可以形成非線性元件，並且，藉由連接閘極端子至非線性元件的汲極端，可以使非線性元件被製成而具有與二極體相同的特性。
本實施例可以與實施例1自由地結合。
(實施例3)
在本實施例中，將參考圖3A至3D，說明與實施例1中所述的實例部份地不同之實例。在本實施例中，藉由使用多色調掩罩所形成的掩罩層，以執行蝕刻步驟，多色調掩罩是使光透射過而具有多種強度的曝光掩罩。因此，可以降低光罩的總數。注意，圖3A至3D與圖1A至1D共同的元件係由相同代號來予以表示。
首先，根據實施例1，在基板400之上形成導電膜；之後，形成閘極電極層411；並且，在閘極電極層411之上形成絕緣層402a。因此，取得圖3A中所示的狀態。注意，圖3A與圖1A相同。
然後，根據實施例1，以形成閘極絕緣層402b。在形成閘極絕緣層402b之後，不曝露於空氣，在閘極絕緣層402b之上，形成氧化物半導電膜至厚度為2nm至200nm(含)。在本實施例中，在氧氛圍、氬氛圍、或含有氬及氧的氛圍中，以下述條件來形成氧化物半導體膜至厚度20nm：靶材為用於含有In、Ga、及Zn的氧化物半導體的膜形成的靶材(用於以In-Ga-Zn-O為基礎之氧化物半導體的膜形成的靶材)(In2O3：Ga2O3：ZnO=1：1：1)、基板與靶材之間的距離為170mm、壓力為0.4Pa、直流(DC)電源為0.5kW。
此外，在形成氧化物半導電膜之前，較佳執行預熱處理，以去除餘留在濺射設備的內壁、靶材表面上、或是靶材內部的濕氣或氫。
接著，使氧化物半導電膜受到脫水或脫氫。脫水或脫 氫之第一熱處理的溫度為高於或等於400℃且小於或等於750℃，較佳高於或等於400℃且低於基板的應變點。在本實施例中，藉由使用高溫氮氣以執行熱處理的GRTA設備，在650℃下執行加熱六分鐘。
接著，在氧化物半導電膜之上形成金屬導電膜，然後，在金屬導電膜之上形成光阻掩罩432a。在本實施例中，說明用多色調掩罩執行曝光以形成光阻掩罩432a的實例。首先，形成光阻以形成光阻掩罩432a。關於光阻，可以使用正型光阻或負型光阻。在此，使用正型光阻。以旋轉塗敷法來形成光阻、或是以噴墨法而選擇性地形成光阻。當以噴墨法來選擇性地形成光阻時，可以防止在不想要的部份中選擇性地形成光阻，其降低材料浪費。
多色調掩罩可以達成三種等級曝光，以取得曝光部份、半曝光部份、及未曝光部份。多色調掩罩是光可以透射經過而具有多種強度之掩罩。一次曝光及顯影步驟，可以形成具有複數個厚度(典型上二種厚度)的區域之光阻掩罩。因此，藉由使用多色調掩罩，可以降低光罩的數目。
關於多色調掩罩的典型實例，有灰色調掩罩、半色調掩罩、等等。灰色調掩罩包含繞射光柵，繞射光柵具有規律地配置的狹縫、點、或網目狀、或不規律地配置的狹縫、點、或網目狀、以及遮光部。半色調掩罩包含使用MoSiN、MoSi、MoSiO、MoSiON、CrSi、等等所形成的半透光部份、以及遮光部份。
在使用多色調掩罩之曝光之後，執行顯影，因而如圖3B所示般形成具有不同厚度的區域之光阻掩罩432a。
接著，使用光阻掩罩432a以執行第一蝕刻步驟，使得氧化物半導電膜及金屬導電膜被蝕刻成島狀。因而，形成氧化物半導體層431及金屬導電層433(請參見圖3B)。
接著，光阻掩罩432a受到灰化。結果，光阻掩罩的區域(考量三維的體積)縮小且厚度縮小。此外，在具有小厚度的區域中的部份光阻掩罩(與部份閘極電極層411相重疊的區域)被去除，使得可以形成個別的光阻掩罩432b及432c。
藉由使用光阻掩罩432b和432c，以第二蝕刻步驟來蝕刻金屬導電層433；因此，形成源極電極層435a和汲極電極層435b(請參見圖3C)。注意，取決於第二蝕刻步驟的條件，僅有部份氧化物半導體層被蝕刻，因而在某些情況中形成具有溝槽的氧化物半導體層(凹部)。此外，取決於第二蝕刻步驟的條件，氧化物半導體層431可以在邊緣部份具有小厚度的區域。
接著，去除光阻掩罩432b和432c，然後，形成與氧化物半導體層431相接觸之用作為保護絕緣膜的氧化物絕緣層416。
此外，在形成氧化物絕緣層416之前較佳執行預熱處理，以去除餘留在濺射設備、靶材表面上、靶材內部的濕氣或氫。
接著，在惰性氣體氛圍或氧氧氛圍中執行第二熱處理 (較佳在100℃至400℃(含)，舉例而言，250℃至350℃(含)，執行1小時至30小時)。舉例而言，在氮氛圍中，在150℃下，執行第二熱處理10小時。經由第二熱處理，部份的氧化物半導體層(通道形成區)在與氧化物絕緣層416相接觸下受加熱。
經由上述步驟，在膜形成之後對氧化物半導電膜執行脫水或脫氫熱處理，然後，使部份的氧化物半導電膜選擇性地處於氧過量狀態。結果，與閘極電極層411相重疊的通道形成區434c變成本質的，並且，與源極電極層435a相重疊的高電阻源極區434a以及與汲極電極層435b相重疊的高電阻汲極區434b以自行對準方式而被形成。經由上述步驟，以形成薄膜電晶體420。
厚的絕緣層(包含間隙壁絕緣層及閘極絕緣層的堆疊)係位於薄膜電晶體420的閘極電極層的周圍(包含側表面)。藉由此結構，可以降低形成於閘極電極層411與汲極電極層435b之間的寄生電容。
此外，相較於實施例1，藉由使用多色調掩罩，可以使光阻的數目減少一個。
在電連接至汲極電極層435b的導體層係形成於氧化物絕緣層416之上的情況中，在氧化物絕緣層416中形成接觸孔。藉由使用用於此接觸孔的形成之掩罩，形成到達閘極電極層411的接觸孔。舉例而言，在製造液晶裝置時，使用相同掩罩，在微影步驟中，形成電連接至汲極電極層435b的像素電極層、以及電連接至閘極電極層411 的電極層(端子電極、連接電極、等等)。在此情況中，相較於實施例1，可以使掩罩的數目進一步減少。
本實施例可以與實施例1或實施例2自由地組合。
(實施例4)
在本實施例中，說明一實例中，其中，藉由使用實施例3中所述的薄膜電晶體之結構，在一個基板之上形成像素部及驅動電路，以製造主動矩陣型液晶顯示裝置。
圖4是剖面視圖，顯示一基板，而在基板之上形成像素電極層。注意，與圖3D共同之圖4中的元件以相同代號來表示。
在圖4中，電連接至像素電極層477的驅動TFT是像素部中的底部閘極型薄膜電晶體420，可以根據實施例3來予以製造。
在根據實施例1來形成氧化物絕緣層416之後，以微影步驟而選擇性地蝕刻保氧化物絕緣層416，以便形成到達汲極電極層435b的接觸孔。此外，藉由微影步驟，選擇性地蝕刻連接佈線部中的閘極絕緣層402b及氧化物絕緣層416，以便曝露出部份的閘極電極層421b。此外，以微影步驟而選擇性地蝕刻氧化物絕緣層416，以便形成到達連接佈線部中的連接電極層479的接觸孔。
接著，在氧化物絕緣層416之上形成平坦化絕緣層476。使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂之耐熱性有機材料，以形成平坦化絕緣層 476。除了這些有機材料之外，也能夠使用低介電常數材料(低k-材料)、以矽氧烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。可以藉由堆疊這些材料所形成的多個絕緣膜，以形成平坦化絕緣層476。
在以感光樹脂材料使用於平坦化絕緣層476的情況中，可以省略形成光阻掩罩的步驟。在本實施例中，使用感光丙稀酸樹脂來形成平坦化絕緣層476。注意，在導電層417係設於驅動電路中的薄膜電晶體470之氧化物半導體層之上的情況中，較佳去除與導電層417及薄膜電晶體470相重疊的平坦化絕緣層。
接著，形成透光導電膜，並且，以微影步驟來形成電連接至汲極電極層435b的像素電極層477。
經由上述步驟，可以取得圖4中所示的基板。在本實施例中，使用五個光罩來取得圖4中所示的基板。在上述步驟之後，設有對置電極的對置基板與圖4中所示的基板係固定在一起。液晶層係設於圖4中所示的基板與設有對置電極的對置基板之間。注意，要電連接至對置基板上的對置電極之共同電極係設於圖4中所示的基板上，並且，電連接至共同電極的端子電極係設於端子部中。設置此端子電極，以使共同電極係設定在例如GND或0V之固定電位。
此外，實施例3中所述的步驟是使用多色調掩罩的實例。因此，氧化物半導體層被設置成接觸與汲極電極層和源極電極層相同的佈線層或相同的電極層的底部。注意， 使用與汲極電極層435b和源極電極層435a相同的材料及相同的步驟，以形成電容器電極層428、源極佈線層422、連接電極層479、源極電極層475a、和汲極電極層475b。
此外，如圖4所示，在電容器部中，設置電容器佈線層421d以及形成覆蓋電容器佈線層421d的周圍之絕緣層402a。藉由使用閘極絕緣層402b作為電介質、電容器佈線層421d、及電容器電極層428，以形成電容。
在佈線互連部中，如圖4所示，絕緣層402a和閘極絕緣層402b係堆疊於閘極佈線層421c與源極佈線層422之間，以降低寄生電容。
在佈線互連部中，如圖4所示，設置接觸閘極電極層421b的電極層478及連接電極層479以電連接至閘極電極層421b和連接電極層479。使用與像素電極層477及導電層417相同的材料及相同的步驟，以形成電極層478。
在圖4中，設於驅動電路中的TFT是底部閘極型薄膜電晶體470，在本實施例中，其係依據實施例3所製成。雖然導電層417係設於驅動電路中的薄膜電晶體470的氧化物半導體層之上，但是，假使不需要時，不設置導電層417是可受到的。使用與像素電極層477相同的步驟及相同的材料，以形成導電層417。
藉由使用與氧化物半導體層的通道形成區474相重疊的導電層417，在用以檢查薄膜電晶體的可靠度之偏壓-溫度應力測試中(此後稱為BT測試)，可以降低BT測 試前後薄膜電晶體470的臨界電壓變化量。導電層417的電位可以與閘極電極層421a的電位相同或不同。導電層417也可以用作為第二閘極電極層。或者，導電層417的電位可為GND或0V，或者，導電層417可處於浮動狀態。
本實施例可以與實施例1或實施例3自由地結合。
(實施例5)
製造薄膜電晶體，並且，在像素部份中及又在驅動電路中使用薄膜電晶體，可以製造具有顯示功能之半導體裝置(也稱為顯示裝置)。此外，在有像素部形成的基板之上形成包含薄膜電晶體的部份或全部驅動電路，因而可以取得面板上的系統(system-on-panel)。
顯示裝置包含顯示元件。關於顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別內包含亮度受電流或電壓控制的元件，並且，具體上包含其類別中之無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水之對比會受電效應改變的顯示媒體。
此外，顯示裝置包含面板及模組，顯示元件係密封於面板中，在模組中，包含控制器之IC等係安裝於面板上。此外，對應於顯示裝置製程中完成顯示元件之前的一實例之元件基板係設有供應電流給多個像素中的每一個像素中的顯示元件之機構。具體而言，元件基板可以處於僅 形成顯示元件的像素電極之狀態、在形成要成為像素電極的導電膜但尚未被蝕刻以形成像素電極的狀態、或任何其它狀態。
注意，在本說明書中的「顯示裝置」意指影像顯示裝置、顯示裝置、或光源(包含發光裝置)。此外，顯示裝置在其類別中包含下述模組：例如可撓性印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等連接器附接的模組；具有端部設有印刷線路板之TCP或TAB帶的模組；以及，具有以玻璃上晶片(COG)法而被直接安裝於顯示元件上的積體電路(IC)之模組。
將參考圖5A至5C，說明對應於半導體裝置的一實例之液晶顯示面板的外觀及剖面。圖5A至5C為視圖，顯示面板，在每一個面板中，薄膜電晶體4010和4011及液晶元件4013被密封劑4005所密封於第一基板4001與第二基板4006之間。圖5B是圖5A至5C之M-N剖面視圖。
密封劑4005係設置成圍繞而設於第一基板4001之上的像素部4002及掃描線驅動電路4004。第二基板4006係設於像素部4002及掃描線驅動電路4004之上。因此，像素部4002及掃描線驅動電路4004與液晶層4008一起被第一基板4001、密封劑4005、及第二基板4006所密封。使用單晶半導電膜或多晶半導電膜而形成於分開製備之基板上的訊號線驅動電路4003被安裝於一區域中，所述區域與第一基板4001之上被密封劑4005所圍繞的區域不 同。
注意，對於分開形成的驅動電路之連接方法並無特別限定，可以使用COG、打線接合、TAB、等等。圖5A顯示以COG法來安裝訊號線驅動電路4003的實例。圖5C顯示以TAB法來安裝訊號線驅動電路4003的實例。
第一基板4001之上的像素部4002及掃描線驅動電路4004包含多個薄膜電晶體。圖5B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。保護絕緣層4020、4041、及4021設於薄膜電晶體4010和4011之上。
可以使用實施例1或實施例3中所述的包含氧化物半導體層之薄膜電晶體作為薄膜電晶體4010及4011。實施例1或實施例3中所述的薄膜電晶體410或420可以被使用作為用於驅動電路的薄膜電晶體4011及用於像素的薄膜電晶體4010。在本實施例中，薄膜電晶體4010和4011為n通道薄膜電晶體。
導電層4040係設於與用於驅動電路的薄膜電晶體4011中的氧化物半導體層的通道形成區相重疊的部份絕緣層4021之上。導電層4040係設在與氧化物半導體層的通道形成區相重疊的位置，因而可以降低BT測試前後之薄膜電晶體4011的臨界電壓的變化量。導電層4040的電位可以與薄膜電晶體4011的閘極電極層的電位相同或不同。導電層4040也可以用作為第二閘極電極層。或者，導電層4040的電位可為GND或0V，或者，導電層4040 可處於浮動狀態。
包含於液晶元件4013中的像素電極層4030係電連接至薄膜電晶體4010。對第二基板4006設置液晶元件4013的對置電極層4031。像素電極層4030、對置電極層4031、及液晶層4008彼此相重疊的部份對應於液晶元件4013。注意，像素電極層4030及對置電極層4031係分別設有均用作為對齊膜的絕緣層4032及絕緣層4033，並且，液晶層4008係夾置於像素電極層4030與對置電極層4031之間，而以氧化物絕緣層4032及4033介於其間。
注意，可以使用透光基板作為第一基板4001與第二基板4006；可以使用玻璃、或塑膠。關於塑膠，可為玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
代號4305代表藉由選擇性地蝕刻絕緣膜而取得的柱狀間隙壁，且係設置成控制像素電極層4030與對置電極層4031之間的距離(胞間隙)。或者，也可以使用球形間隙壁。此外，對置電極層4031係電連接至形成於與薄膜電晶體4010相同的基板之上的共同電位線。藉由使用共同連接部，對置電極層4031及共同電位線可以經由配置於成對基板之間的導電粒子而彼此電連接。注意，導電粒子係包含於密封劑4005中。
或者，可以使用不需要對齊膜之呈現藍相位的液晶。藍色相位是當膽茲液晶的溫度增加時正好在膽茲液晶變成各向等性相位之前產生的液晶相位的其中之一。由於藍色 相位僅在相當狹窄的溫度範圍內產生，所以，以含有5重量%或更高的掌性劑之液晶成份用於液晶層4008，以擴展溫度範圍。包含呈現藍色相位的液晶及掌性劑的液晶成份具有1msec或更小的短響應時間、具有光學各向等性，而不需要對齊處理、以及具有小的視角相依性。
注意，本實施例也可被應用至半透射式液晶顯示裝置與透射式液晶顯示裝置。
在液晶顯示裝置的實例中，極化板係設置於基板的較外表面上(觀視者側上)，並且，用於顯示元件的著色層(濾光器)及電極層係依序地設置於基板的較內表面上；或者，極化板可以被設置於基板的較內表面上。極化板及著色層的堆疊結構不限於本實施例，且可以視極化板和著色層的材料或製程條件而被適當地設置。此外，顯示部中除外，設置用作為黑色基質的遮光膜。
在薄膜電晶體4010和4011中，保護絕緣層4041係形成為接觸氧化物半導體層的保護絕緣膜。使用類似於實施例1中所述的氧化物絕緣層416之材料及方法，以形成保護絕緣層4041。在此，藉由濺射法，使用氧化矽膜以形成保護絕緣層4041。此外，為了降低導因於薄膜電晶體的表面粗糙度，以用作為平坦化絕緣膜的保護絕緣層4021來覆蓋保護絕緣層4041。
關於絕緣層4021，可以使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂之耐熱性有機材料。除了這些有機材料之外，也能夠使用低介電常數材料(低-k材 料)、以矽氧烷為基礎的樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)、等等。注意，可以藉由堆疊這些材料所形成的多個絕緣膜來形成絕緣層4021。
對於絕緣層4021之形成方法並無特別限定，可以視材料而使用下述方法來形成絕緣層4021：例如濺射法、SOG法、旋轉塗敷法、浸漬塗著法、噴灑塗著法、或滴放法(例如，噴墨法、網版印刷法、偏離印刷法、等等)、或者例如刮刀、輥塗器、簾幕塗著器、或刀式塗著器等工具(設備)。絕緣層4021的烘烤步驟也用作為半導體層的退火，因而可以有效率地製造半導體裝置。
使用例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(於下稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫之透光導電材料，以形成像素電極層4030及對置電極層4031。
包含導電高分子(也稱為導電聚合物)的導電成份可以被使用於像素電極層4030及對置電極層4031。使用導電成份形成的像素電極較佳具有小於或等於10000歐姆/平方的薄片電阻以及在波長550nm時大於或等於70%的透光率。此外，包含於導電成份中的導電高分子的電阻率較佳小於或等於0.1Ω．cm。
此外，各種訊號及電位從可撓性印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。
使用與包含於液晶元件4013中的像素電極層4030相同的導電膜，以形成連接端子電極4015。使用與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜，以形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019而被電連接至包含於FPC 4018中的端子。
圖5A及5C顯示訊號線驅動電路4003係分別地形成及安裝於第一基板4001之上的實例；但是，本發明的實施例不限於此結構。掃描線驅動電路可以被分開地形成，然後被安裝，或是，僅有部分訊號線驅動電路或部份掃描線驅動電路分別地被形成，然後安裝。
對於液晶顯示模組，可以使用扭轉向列(TN)模式、平面中切換(IPS)模式、邊緣場切換(FFS)模式、多域垂直對齊(MVA)模式、圖案化垂直對齊(PVA)模式、軸向對稱對齊微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、抗鐵電液晶(AFLC)模式、等等。
於下，將說明VA液晶顯示裝置的實例。
VA液晶顯示裝置具有控制液晶顯示面板的液晶分子之對齊的一種形式。在VA液晶顯示裝置，當無電壓施加時，液晶分子在相對於面板表面的垂直方向上對齊。在本實施例中，特別是，像素被分成一些區域(子像素)，並且，分子在它們個別的區域中係對齊於不同的方向上。這被稱為多域或多域設計。於下說明多域設計的液晶顯示裝置。
圖6及圖7均顯示VA液晶顯示面板的像素結構。圖7是基板600的平面視圖。圖6顯示圖7中的Y-Z剖面結構。將參考圖6及圖7，於下作出說明。
在本像素結構中，在一個像素中設置多個像素電極，並且，TFT係連接至每一個像素電極。複數個TFT係構造成藉由不同的閘極訊號來予以驅動的。亦即，多域設計的像素具有獨立地控制施加至每一個像素電極之訊號的結構。
在接觸孔623中，像素電極624經由佈線618而被連接至TFT 628。此外，像素電極626經由佈線619而在設於絕緣層620、覆蓋絕緣層620的保護絕緣層621、以及覆蓋保護絕緣層621的絕緣層622中之接觸孔627中，被連接至TFT 629。TFT 628的閘極佈線602與TFT 629的閘極佈線603分開，而使得不同的閘極訊號可以供應到那裡。另一方面，作為資料線的佈線616由TFT 628和629所共用。實施例1或實施例3中所述的薄膜電晶體可以被適當地使用作為TFT 628及629。
藉由濺射法，使用氧化矽膜來形成絕緣層606a，藉由PCVD法，使用氧化矽膜來形成閘極絕緣層606b。藉由濺射法，使用氧化矽膜來形成接觸佈線618的絕緣層620和氧化物半導體層，並且，使用濺射法所形成的氧化矽膜而在絕緣層620之上形成保護絕緣層621。在設於絕緣層620、覆蓋絕緣層620的保護絕緣層621、以及覆蓋保護絕緣層621的絕緣層622中的接觸孔623中，像素電極624 係電連接至佈線618。
此外，藉由使用電容器佈線690、作為電介質的閘極絕緣層606a和閘極絕緣層606b的堆疊層、以及像素電極或電連接至像素電極的電容器電極，以形成儲存電容器。
像素電極624的形狀與像素電極626的形狀不同，且這些像素電極藉由狹縫來予以分開。像素電極626圍繞具有V形的像素電極624。TFT 628及629使供應電壓至像素電極層624和626的時序彼此不同，藉以控制液晶的對齊。圖9顯示此像素結構的等效電路。TFT 628係連接至閘極佈線602，TFT 629係連接至閘極佈線603。假使不同的閘極訊號被供應至閘極佈線602和603，則TFT 628和629的操作時序不同。
對置基板601係設有遮光膜632、第二著色膜636及對置電極640。平坦化膜637也稱為覆蓋膜，平坦化膜637係形成於第二著色膜636與對置電極640之間，以防止液晶的對齊失序。圖8顯示對置基板側的結構。對置電極640是由複數個像素所共用，並且，狹縫641係形成於對置電極640中。像素電極624和626上的狹縫641和狹縫彼此交錯地配置，而有效地產生歪斜電場，因而可以控制液晶的對齊。因此，液晶的方向在不同地方會改變，以便加寬視角。
像素電極624、液晶層650、及對置電極640彼此重疊，以便形成第一液晶元件。此外，像素電極626、液晶層650、及對置電極640彼此重疊，以便形成第二液晶元 件。本實施例的像素結構是多域結構，其中，第一液晶元件及第二液晶元件係包含於一個像素中。
本實施例可以與實施例1至3中的任一實施例中所述的任何結構做適當地自由結合。
(實施例6)
在本實施例中，將以電子紙實例作為本發明的實例之半導體裝置來作說明。
圖10顯示作為應用本發明的實例之半導體裝置的實例之主動矩陣型電子紙。以類似於實施例1中所述的薄膜電晶體410之方式來製造用於半導體裝置的薄膜電晶體581。薄膜電晶體581是寄生電容降低的薄膜電晶體，其中，設置薄的絕緣層583作為閘極絕緣層，並且，閘極電極層的端部被厚的絕緣膜所覆蓋，並且，氧化物半導體層被氧化物絕緣層584所覆蓋。
圖10中的電子紙是使用扭轉球顯示系統的顯示裝置實例。扭轉球顯示系統意指一方法，其中，顏色為黑色及白色的球形粒子係配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，並且，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的方向，以便執行顯示。
設於基板580之上的薄膜電晶體581是底部閘極型薄膜電晶體。薄膜電晶體581的源極電極層或汲極電極層在形成於氧化物絕緣層584中的開口中電連接至第一電極層 587。在第一電極層587與第二電極層588之間，設置球形粒子589。每一個球形粒子589包含黑色區590a、白色區590b、以及圍繞黑色區590a和白色區590b而被液體所填充的穴594。球形粒子589的周圍被例如樹脂之填充物595所填充。在本實施例中，第一電極層587對應於像素電極，並且，為對置基板596設置的第二電極層588對應於共同電極。
此外，也可以使用電泳元件來取代使用扭轉球。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白色微粒、及負電荷的黑色微粒係封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當係第一電極層及第二電極層施加電場時，白色微粒與黑色微粒移至彼此相反的方向，使得可以顯示白色或黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率，因此，不需要輔助光、功率消耗低且在昏暗的地方仍可辨識顯示部。此外，即使當電力未被供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(可以簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電波源時，仍然可以儲存顯示的影像。
經由上述步驟，可以製造低耗電的高度可靠之電子紙作為半導體裝置。
本實施例可以與實施例1或實施例3中所述的薄膜電晶體做適當地結合來予以實施。
(實施例7)
在本實施例中，將說明一實例，其中，使用複數個實施例1中所述的薄膜電晶體及使用電致發光的發光元件來製造主動矩陣型發光顯示裝置。
利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物而分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞分別從電極對被注入至含有發光有機化合物的層，並且，電流流通。然後，載子(電子及電洞)再結合，以便發光。歸因於此機制，此發光元件稱為電流激發型發光元件。
無機EL元件根據它們的元件結構而被分類成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中，發光材料的粒子係散佈於結合劑中，並且，其發光機制是利用施體能階與受體能階之施體-受體再結合型發光。薄膜型無機EL元件具有一結構，在結構中，發光層係夾置於電介層之間，電介層又被夾置於電極之間，並且，其發光機制是使用金屬離子之內殼電子跳遷之局部型發光。注意，在此說明有機EL元件用作為發光元件的實例。
圖11顯示應用數位時間灰階驅動的像素結構實例作為半導體裝置的實例。
將說明應用數位時間灰階驅動的像素的結構及操作。在此，一個像素包含二個n通道電晶體，每一個n通道電晶體均包含氧化物半導體層用作為通道形成區。
像素6400包含切換電晶體6401、用以驅動發光元件的電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極係連接至掃描線6406、切換電晶體6401的第一電極(源極電極與汲極電極的其中之一)係連接至訊號線6405，切換電晶體6401的第二電極(源極電極與汲極電極中的另一個電極)係連接至用以驅動發光元件之電晶體6402的閘極。用以驅動發光元件的電晶體6402的閘極經由電容器6403而被連接至電源線6407，用以驅動發光元件之電晶體6402的第一電極係連接至電源線6407，用以驅動發光元件之電晶體6402的第二電極係連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408係電連接至與共同電極6408設於相同基板之上的共同電位線。
發光元件6404的第二電極(共同電極6408)係設定於低電源電位。注意，相對於設定給電源線6407的高電源電位，低電源電位滿足低電源電位<高電源電位之電位。舉例而言，可以使用接地(GND)、或0V等作為低電源電位。在高電源電位與低電源電位之間的電位差施加至發光元件6404，並且，電流被供應至發光元件6404，以使發光元件6404發光。在此，為了使發光元件6404發光， 每一個電位被設定成使得高電源電位與低電源電位之間的電位差是發光元件6404的順向臨界電壓或更高。
當使用用以驅動發光元件的電晶體6402的閘極電容作為電容器6403的替代時，可以省略電容器6403。用以驅動發光元件的電晶體6402的閘極電容可以被形成於通道區與閘極電極之間。
在此，在使用電壓輸入電壓驅動法的情況中，視頻訊號被輸入至用以驅動發光元件的電晶體6402的閘極，使得用以驅動發光元件的電晶體6402完全開啟或關閉。亦即，用以驅動發光元件的電晶體6402在線性區操作。由於用以驅動發光元件的電晶體6402在線性區操作，所以，高於電源線6407的電壓之電壓被供應給用以驅動發光元件之電晶體6402的閘極。注意，高於或等於(電源線電壓+用於驅動發光元件之電晶體6402的Vth)的電壓被施加至訊號線6405。
此外，在使用類比灰階驅動以取代數位時間灰階驅動的情況中，藉由以不同方式輸入訊號，可以使用與圖11中相同的像素結構。
在使用類比灰階方法的情況中，高於或等於(發光元件6404的順向電壓+用以驅動發光元件的電晶體6402的Vth)的電壓被施加至用以驅動發光元件的電晶體6402的閘極。發光元件6404的順向電壓意指取得所需亮度之電壓，並且，包含至少順向臨界電壓。藉由輸入使用以驅動發光元件的電晶體6402能夠在飽合區操作的視頻訊號， 能夠將電流供應至發光元件6404。為了使用以驅動發光元件的電晶體6402在飽合區操作，電源線6407的電位高於用以驅動發光元件的電晶體6402的閘極電位。當使用類比視頻訊號時，能夠根據視頻訊號而將電流饋送給發光元件6404以及執行類比灰階驅動。
注意，圖11中所示的像素結構不限於此。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路、等等可以被加至圖11中所示的像素。
接著，參考圖12A，說明具有底部發光結構的發光元件。
圖12A是用以驅動發光元件的TFT 7011是n型及光從發光元件7012發射至第一電極7013側的情況之像素的剖面視圖。在圖12A中，發光元件7012的第一電極7013係形成於電連接至用以驅動發光元件的TFT 7011的透光導電膜7017之上，以及，EL層7014及第二電極7015依呈現的次序而被堆疊於第一電極7013之上。
使用例如包含氧化鎢的氧化銦膜、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫之透光導電膜，以使用作為透光導電膜7017。
各種材料中的任何材料可以被使用於發光元件的第一電極7013。舉例而言，在使用第一電極7013作為陰極的情況中，較佳的是使用具有低功函數的材料以形成第一電極7013，具有低功函數的材料為例如Li或Cs等鹼金屬； 例如Mg、Ca、或Sr等鹼土金屬；含有這些金屬中的任何金屬之合金(例如，Mg：Ag或Al：Li)；或例如Yb或Er等稀土金屬。在圖12A中，第一電極7013的厚度係形成幾乎為可使光透射的厚度(較佳地，約5nm至30nm)。舉例而言，以具有20nm厚度的鋁膜使用於第一電極7013。
注意，藉由堆疊透光導電膜及鋁膜可以堆疊，然後執行選擇性蝕刻，可以形成透光導電膜7017及第一電極7013。在此情況中，使用相同的掩罩來執行蝕刻，這是較佳的。
此外，第一電極7013的周圍被分隔壁7019所覆蓋。使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂膜；無機絕緣膜；或有機聚氧矽烷，以形成分隔壁7019。特別較佳的是，使用感光樹脂材料來形成分隔壁7019以在第一電極7013上具有開口，使得開口的側壁被形成為具有連續曲率的傾斜表面。在以感光樹脂材料使用於分隔壁7019的情況中，可以省略形成光阻掩罩的步驟。
關於形成於第一電極7013及分隔壁7019之上的EL層7014，使用包含至少發光層的EL層是可受到的。此外，EL層7014可以被形成為具有單層結構或堆疊層結構。當使用複數個層以形成EL層7014時，在用作為陰極的第一電極7013之上依呈現的次序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。注意，並非需要設置所有這些層。
堆疊次序不限於上述次序。第一電極7013可以用作為陽極，在第一電極7013上依呈現次序堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。但是，考慮耗電時，由於可以防止驅動電路部的電壓增加以及可以比使用第一電極7013用作為陽極及以上述次序堆疊的層之情況更有效地降低耗電，所以，較佳的是第一電極7013用作為陰極以及在第一電極7013之上依呈現的次序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。
此外，各種材料中的任何材料可以被使用於形成於EL層7014之上的第二電極7015。舉例而言，在使用第二電極7015作為陽極的情況中，較佳使用具有高功函數的材料，舉例而言，高功函數的材料為ZrN、Ti、W、Ni、Pt、Cr、等等；或例如ITO、IZO、或ZnO之透明導體材料。此外，例如遮光的金屬、反射光的金屬、等屏蔽膜7016係設於第二電極7015之上。在本實施例中，使用ITO膜作為第二電極7015，並且，使用Ti膜作為屏蔽膜7016。
發光元件7012對應於包含發光層的EL層7014夾置於第一電極7013與第二電極7015之間的區域。在圖12A中所示的元件結構之情況中，如箭頭所示，從發光元件7012發射的光發射至第一電極7013側。
注意，在圖12A中，從發光元件7012發射的光通過濾光層7033及通過閘極絕緣層7031、絕緣層7030、和基 板7010而發射。
藉由使用微影技術等等者，以例如噴墨法等滴放排放法、印刷法、蝕刻法來形成濾光層7033。
濾光層7033被覆蓋層7034所覆蓋，也被保護絕緣層7035所覆蓋。注意，圖12A顯示具有小厚度的覆蓋層7034，使用例如丙稀酸樹脂之樹脂材料以形成覆蓋層7034且具有使導因於濾光層7033的不平整度的表面平坦化之功能。
形成於保護絕緣層7035及絕緣層7032中且到達汲極電極層的接觸孔係設於與分隔壁7019相重疊的部份中。
參考圖12B，說明具有雙發光結構的發光元件。
在圖12B中，發光元件7022的第一電極7023係形成於透光導電膜7027之上，透光導電膜7027係電連接至用以驅動發光元件的TFT 7021的汲極電極層，EL層7024及第二電極7025依呈現次序而被堆疊於第一電極7023之上。
使用例如包含氧化鎢的氧化銦膜、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫之透光導電膜，以作為透光導電膜7027。
各式材料中的任何材料可以被使用於第一電極7023。舉例而言，在使用第一電極7023作為陰極的情況中，較佳使用具有低功函數的材料以形成第一電極7023，舉例而言，具有低功函數的材料為例如Li或Cs之鹼金屬、例如 Mg、Ca、或Sr之鹼土金屬、含有這些元素中的任何元素之合金(Mg：Ag或Al：Li)；或者，例如Yb或Er之稀土金屬。在本實施例中，使用第一電極7023作為陰極，第一電極7023幾乎被形成為厚度可使光透射(較佳地，約5nm至30nm)。舉例而言，使用20nm厚的鋁膜作為陰極。
注意，藉由堆疊透光導電膜及鋁膜且然後執行選擇性蝕刻，以形成透光導電膜7027及第一電極7023。在此情況中，藉由使用相同的掩罩以執行蝕刻，這是較佳的。
此外，第一電極7023的周圍被分隔壁7029所覆蓋。使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂膜；無機絕緣膜；或有機聚矽氧烷，以形成分隔壁7029。特別較佳的是，使用感光樹脂材料來形成分隔壁7029以在第一電極7023上具有開口，使得開口的側壁被形成為具有連續曲率的傾斜表面。在以感光樹脂材料使用於分隔壁7029的情況中，可以省略形成光阻掩罩的步驟。
關於形成於第一電極7023及分隔壁7029之上的EL層7024，包含發光層的EL層是可受到的。此外，EL層7024可以被形成至具有單層結構或堆疊層結構。當使用複數個層以形成EL層7024時，在用作為陰極的第一電極7023之上依呈現次序而堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。注意，並非需要設置所有的這些層。
堆疊次序不限於上述堆疊次序。第一電極7023可以 用作為陽極，並且，在第一電極7023之上，依呈現次序而堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。但是，考慮耗電時，由於比使用第一電極7023作為陽極和依上述次序堆疊的複數個層之情況中，可以更有效地降低耗電，所以，較佳的是使用第一電極7023作為陰極，並且在陰極之上依呈現次序而堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。
此外，各種材料中的任何材料可以被使用於形成於EL層7024之上的第二電極7025。舉例而言，在使用第二電極7025作為陽極的情況中，具有高功函數的材料是較佳的，舉例而言，具有高功函數的材料可為ITO、IZO、ZnO之透光導體材料。在本實施例中，第二電極7025係由包含氧化矽的ITO膜所形成並用作為陽極。
發光元件7022對應於包含發光層的EL層7024夾置於第一電極7023與第二電極7025之間的區域。在圖12B中所示的元件結構之情況中，如箭頭所示，從發光元件7022發射的光發射至第二電極7025側及第一電極7023側。
注意，在圖12B中，從發光元件7022發射至第一電極7023的光通過濾光層7043並且通過閘極絕緣層7041、絕緣層7040、及基板7020。
藉由使用微影技術等等者，以例如噴墨法之滴放排放法、印刷法、蝕刻法來形成濾光層7043。
濾光層7043被覆蓋層7044所覆蓋，也被保護絕緣層 7045所覆蓋。
形成於絕緣層7042及保護絕緣層7045中且到達汲極電極層的接觸孔係設於與分隔壁7029相重疊的部份中。
注意，在使用具有雙發光結構的發光元件及在二顯示表面上執行全彩顯示的情況中，來自第二電極7025側的光未通過濾光層7043；因此，設有另一濾光層的密封基板較佳被設於第二電極7025之上。
接著，參考圖12C，說明具有頂部發光結構的發光元件。
圖12C是用以驅動發光元件的TFT 7001是n型的及光從發光元件7002發射而通過第二電極7005的情況中像素的剖面視圖。在圖12C中，形成連接至用以驅動發光元件的TFT 7001的汲極電極層之發光元件7002的第一電極7003，並且，EL層7004及第二電極7005依呈現的次序而被堆疊於第一電極7003之上。
各種材料中的任何材料可以被使用於第一電極7003。舉例而言，在使用第一電極7003作為陰極的情況中，使用具有低功函數的材料，較佳形成第一電極7003，具有低功函數的材料為例如Li或Cs之鹼金屬；例如Mg、Ca、或Sr之鹼土金屬；含有這些金屬中的任何金屬之合金(Mg：Ag或Al：Li)；或者，例如Yb或Er之稀土金屬。
此外，第一電極7003的周圍被分隔壁7009所覆蓋。使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂之有機樹脂 膜；無機絕緣膜；或有機聚矽氧烷，以形成分隔壁7009。特別較佳的是，使用感光樹脂材料，以形成分隔壁7009而在第一電極7003之上具有開口，使得形成開口的側壁為具有連續曲率的傾斜表面。在以感光樹脂材料使用於分隔壁7009的情況中，可以省略形成光阻掩罩的步驟。
關於形成於第一電極7003及分隔壁7009之上的EL層7004，包含至少發光元件的EL層是可受到的。此外，EL層7004可以被形成至具有單層結構或堆疊層結構。當使用複數個層以形成EL層7004時，在用作為陰極的第一電極7003之上依呈現次序而堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層。注意，並非需要形成所有的這些層。
堆疊次序不限於上述堆疊次序，並且，在用作為陽極的第一電極7003之上，依呈現次序而堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層。
在圖12C中，在Ti膜、鋁膜、及鈦膜依呈現次序而堆疊的堆疊膜之上，依呈現次序而堆疊電洞注入層、電洞傳輸層、發光層、電子傳輸層、及電子注入層，並且，在其上形成Mg：Ag合金薄膜及ITO的堆疊層。
但是，在用以驅動發光元件的TFT 7001具有n型時，由於可以防止驅動電路的電壓增加以及比使用依此述次序而堆疊的複數個層之情況可以更有效地降低耗電，所以，較佳的是在第一電極7003之上依呈現的次序而堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞 注入層。
使用例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、或添加氧化矽之氧化銦錫的透光導電膜，以形成第二電極7005。
發光元件7002對應於包含發光層的EL層7004係夾置於第一電極7003與第二電極7005之間的區域。在圖12C中所示的像素之情況中，如箭頭所示般，光從發光元件7002發射至第二電極7005側。
在圖12C中，說明使用薄膜電晶體410作為用以驅動發光元件的TFT 7001的實例；但是，並無特別限定，可以替代地使用薄膜電晶體420。
在圖12C中，用以驅動發光元件的TFT 7001的汲極電極層經由設於保護絕緣層7052及絕緣層7055中的接觸孔而被電連接至第一電極7003。使用例如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂之樹脂材料，以形成平坦化絕緣層7053。除了這些樹脂材料之外，也能夠使用低介電常數材料(低-k材料)、以矽氧烷為基礎的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、等等。注意，可以藉由堆疊使用這些材料所形成的多個絕緣膜，以形成平坦化絕緣層7053。形成平坦化絕緣層7053之方法並無特別限定，可以視材料而使用例如濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、或滴放法(例如，噴墨法、網版印刷法、偏離印刷法、等等)、或是例如刮 刀、輥塗器、簾幕塗著器、刀式塗著器等工具(設備)，以形成平坦化絕緣層7053。
設置分隔壁7009以便使第一電極7003與相鄰像素的第一電極絕緣。使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等有機樹脂膜；無機絕緣膜；或有機聚矽氧烷，以形成分隔壁7009。特別較佳的是，使用光敏樹脂材料所形成的分隔壁7009具有開口於第一電極7003之上，使得開口的側壁被形成為具有連續的曲率之傾斜表面。在光敏樹脂材料被使用於分隔壁7009的情況中，形成光阻遮罩的步驟可以被省略。
在圖12C所示的結構中，為了執行全彩顯示，舉例而言，發光元件7002相鄰之發光元件的其中之一、以及相鄰的發光元件中的另一發光元件分別為綠色發光元件、紅色發光元件、及藍色發光元件。或者，使用包含白色發光元件加上三種發光元件之四種發光元件，製造能夠全彩顯示的發光顯示裝置。
在圖12C的結構中，以所有之配置的多個發光元件為白色發光元件以及具有濾光器等的密封基板配置於發光元件7002上的方式，製造能夠全彩顯示的發光顯示裝置。形成可以呈現例如白色等單色的材料以及將其與濾光器或色彩轉換層結合，因而可以執行全彩顯示。
無須多言，也可以執行單色光顯示。舉例而言，藉由使用白色發光，可以形成發光系統，或者，藉由使用單色發光，可以形成區域彩色發光裝置。
假使需要時，可以設置例如包含圓形極化板的極化膜之光學膜。
注意，雖然在此將有機EL元件說明為發光元件，但是，也可以設置無機EL元件作為發光元件。
注意，說明一實例，其中，控制發光元件的驅動之薄膜電晶體(用以驅動發光元件的TFT)係電連接至發光元件；但是，可以使用用於電流控制的TFT係連接於用以驅動發光元件的TFT與發光元件之間的結構。
圖13A及13B顯示發光顯示面板(也稱為發光面板)的外觀及剖面。
圖13A是面板的平面視圖，其中，形成於第一基板之上的薄膜電晶體及發光元件被密封劑所密封於第一基板與第二基板之間。圖13B是圖13A的H-I剖面視圖。
密封劑4505設置成圍繞設於第一基板4501之上的像素部4502、訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b。此外，第二基板4506係設於像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b之上。因此，像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起被第一基板4501、密封劑4505、及第二基板4506所密封。較佳地，依此方式，面板係由具有高氣密性及低除氣之覆蓋材料或保護膜(例如，疊層膜或紫外線可固化樹脂膜)來予以封裝(密封)，使得面板不會曝露於外部空氣。
形成於第一基板4501之上的像素部4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體。包含於像素部4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為實例而被顯示於圖13B中。
以實施例1中所述之其寄生電容降低的薄膜電晶體410，可被使用於像素的薄膜電晶體4510。實施例1中所述的薄膜電晶體也可以被使用於驅動電路的薄膜電晶體4509。導電層4540係設於與用於驅動電路的薄膜電晶體4509中氧化物半導體層的通道形成區相重疊之部份上。在本實施例中，薄膜電晶體4509和4510是n通道薄膜電晶體。
導電層4540係設於與用於驅動電路的薄膜電晶體4509中氧化物半導體層的通道形成區相重疊之部份氧化物絕緣層4542之上。導電層4540係設在與氧化物半導體層的通道形成區相重疊的位置，因而可以降低BT測試前後薄膜電晶體4509的臨界電壓變化量。導電層4540的電位可以與薄膜電晶體4509中的閘極電極層的電位相同或不同。導電層4540也可以用作為第二閘極電極層。或者，導電層4540的電位可為GND、0V、或導電層4540處於浮動狀態。
此外，薄膜電晶體4510係電連接至第一電極4517。此外，形成覆蓋薄膜電晶體4510的氧化物半導體層之氧化物絕緣層4542。
使用類似於實施例1中所述的氧化物絕緣層416之材料及方法，以形成氧化物絕緣層4542。此外，以類似於保護絕緣層403的方式，藉由濺射法來形成氧化矽膜用作為絕緣層4544。
在薄膜電晶體4510之上形成濾光層4545以與發光元件4511的發光區相重疊。
此外，為了降低濾光層4545的表面粗糙度，濾光層4545被用作為平坦化絕緣膜的覆塗層4543所覆蓋。
在此，絕緣層4544係形成於覆塗層4543之上。
代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511具有第一電極4517、電致發光層4512、及第二電極4513的疊層結構，但對於結構無特別限定。發光元件4511的結構可以視從發光元件4511取出光的方向等而被適當地改變。
使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷，以形成分隔壁4520。特別較佳地，分隔壁4520係使用感光材料來予以形成而在第一電極層4517之上具有開口部，以使開口部的側壁被形成為具有連續曲率的傾斜表面。
電致發光層4512可以被形成而具有單層結構或疊層結構。
在第二電極4513和分隔壁4520之上形成保護膜，以防止氧、氫、濕氣、二氧化碳等進入發光元件4511。關於 保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。
此外，各種訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部4502。
由與包含於發光元件4511中的第一電極4517相同的導電膜來形成連接端子電極4515，並且，使用與包含於薄膜電晶體4509中的源極和汲極電極層相同的導電膜以形成端子電極4516。
連接端子電極4515經由各向異性導電膜4519而被電連接至包含於FPC 4518a中的端子。
位於從發光元件4511取出光的方向上之第二基板應具有透光特性。在該情況中，以例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料使用於第二基板4506。
關於填充物4507，使用紫外光可固化樹脂或熱固性樹脂、與例如氮或氬等惰性氣體。舉例而言，可以使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯丁醛(PVB)、或乙烯乙酸乙烯酯(EVA)。舉例而言，以氮使用於填充物。
此外，假使需要時，可以在發光元件的發光表面上適當地設置例如極化板、圓形極化板(包含橢圓形極化板)、延遲板(四分之一波板、或半波板)、或濾光器之光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光由表面上 的凹部及凸部散射以降低眩光。
關於訊號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b，可以使用及安裝由單晶半導電膜或多晶半導電膜所形成於分開製備的基板之上的驅動電路。或者，僅有訊號線驅動電路或其部份、或僅有掃描線驅動電路或其一部份可以分別被形成及安裝。本實施例不限於圖13A及13B中所示的結構。
根據上述步驟，可以製造實現低耗電的發光顯示裝置(顯示面板)。
本實施例可以與實施例1至3中的任何實施例做自由地結合。
(實施例8)
在本實施例中，於下將說明一實例，其中，至少部份驅動電路及配置於像素部中的薄膜電晶體形成於一個基板之上。
根據實施例1或3，形成要被配置於像素部份中的薄膜電晶體。實施例1或3中所述的薄膜電晶體是n通道TFT；因此，由n通道TFT所形成的部份驅動電路與像素部的薄膜電晶體形成於相同基板之上。
圖14A顯示主動矩陣顯示裝置的方塊圖實例。像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303及訊號線驅動電路5304係設置於顯示裝置中的基板5300之上。在像素部5301中，設置從訊號線驅動電路 5304延伸出的多個訊號線、以及設置從第一掃描線驅動電路5302和第二掃描線驅動電路5303延伸出的多個掃描線。注意，包含顯示元件的像素以矩陣的方式而被配置於掃描線與訊號線彼此交會的個別區域中。此外，顯示裝置中的基板5300經由例如可撓性印刷電路(FPC)等被連接部而被連接至時序控制電路5305(也稱為控制器或控制IC)。
在圖14A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304係形成於基板5300之上，在基板5300中係形成有像素部份5301。因此，減少外部設置之驅動電路等的元件數目，使得可以降低成本。此外，在佈線從設於基板5300之外部的驅動電路延伸出的情況中，可以降低連接部中的連接數目，因而可以增加可靠度或產量。
注意，舉例而言，時序控制電路5305供應第一掃描線驅動電路啟動訊號(GSP1)及掃描線驅動電路時脈訊號(GCK1)給第一掃描線驅動電路5302。舉例而言，時序控制電路5305供應第二掃描線驅動電路啟動訊號(GSP2)(也稱為啟動脈衝)及掃描線驅動電路時脈訊號(GCK2)給第二掃描線驅動電路5303。時序控制電路5305供應訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCK)、視頻訊號資料(DATA，也簡稱為視頻訊號)、及鎖存訊號(LAT)給訊號線驅動電路5304。注意，每一個時脈訊號可為多個週期不同的時脈訊號、或是與反相的時脈 訊號(CKB)一起被供應。注意，能夠省略第一掃描線驅動電路5302及第二掃描線驅動電路5303的其中之一。
圖14B顯示一結構，其中，具有較低驅動頻率的電路(例如，第一掃描線驅動電路5302及第二掃描線驅動電路5303)係形成於有像素部5301形成的基板5300之上，並且，訊號線驅動電路5304係形成於與有像素部5301形成的基板5300不同的基板之上。根據此結構，使用場效遷移率低於由單晶半導體所形成的電晶體之場效遷移率的薄膜電晶體，構成形成於基板5300之上的驅動電路。因此，可以取得顯示裝置尺寸的增加，步驟數目的降低、成本的降低、產量的增進、等等。
實施例1或3中所述的薄膜電晶體是n通道TFT。圖15A及15B顯示由n通道TFT所構成的訊號線驅動電路的結構及操作的實例。
訊號線驅動電路包含移位暫存器5601及切換電路5602。切換電路5602包含多個切換電路5602_1至5602_N(N是自然數)。切換電路5602_1至5602_N中的每一者均包含多個薄膜電晶體5603_1至5603_k(k是自然數)。將於下說明薄膜電晶體5603_1至5603_k是n通道TFT的實例。
以切換電路5602_1為例，說明訊號線驅動電路中的連接關係。薄膜電晶體5603_1至5603_k的第一端子係分別連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子係分別連接至訊號線S1至Sk。薄膜電 晶體5603_1至5603_k的閘極係連接至佈線5605_1。
移位暫存器5601具有藉由依序地輸出H位準訊號(也稱為H訊號或高電源電位位準訊號)至佈線5605_1至5605_N以便依序地選取切換電路5602_1至5602_N的功能。
切換電路5602_1具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的導通狀態(第一端子與第二端子之間的導通)之功能，亦即，具有控制佈線5604_1至5604_k的電位是否被供應至訊號線S1至Sk的功能。如同所述般，切換電路5602_1具有選擇器的功能。此外，薄膜電晶體5603_1至5603_k具有控制佈線5604_1至5604_k與訊號線S1至Sk之間的電連續之功能，亦即，具有是否供應佈線5604_1至5604_k的電位至訊號線S1至Sk的功能。以此方式，每一個薄膜電晶體5603_1至5603_k均具有作為開關的功能。
注意，視頻訊號(DATA)被輸入至佈線5604_1至5604_k中的每一條佈線。在許多情況中，視頻訊號資料(DATA)通常是對應於影像訊號或影像資料的類比訊號。
接著，將參考圖15B中的時序圖，說明圖15A中的訊號線驅動電路的操作。圖15B顯示訊號Sout_1至Sout_N及訊號Vdata_1至Vdata_k的實例。訊號Sout_1至Sout_N是來自移位暫存器5601的輸出訊號的實例，訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k的訊號之實例。注意，訊號線驅動電路的一個操作週期相當於 顯示裝置中的一個閘極選取週期。舉例而言，一個閘極選取週期被分成週期T1至TN。週期T1至TN是用以將視頻訊號資料(DATA)寫至屬於被選取之列之像素。
注意，在某些情況中，為了簡明起見，在本實施例中的圖式中所示的每一個結構中的訊號波形失真等被放大。因此，本實施例不需要侷限於圖式中所示的比例。
在T1至TN的週期中，移位暫存器5601依序地輸出H位準訊號給佈線5605_1至5605_N。舉例而言，在週期T1中，移位暫存器5601輸出H位準訊號至佈線5605_1。然後，開啟薄膜電晶體5603_1至5603_k，以便使佈線5604_1至5604_k及訊號線S1至Sk具有電連續性。在此情況中，Data(S1)至Data(Sk)係分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別經由薄膜電晶體5603_1至5603_k而被寫入至第一至第k行中被選取到之列中的像素。因此，在週期T1至TN，視頻訊號資料(DATA)依序地寫入至每k個行的被選取到的列中的像素中。
藉由將視頻資料(DATA)寫入至複數行的像素，可以降低視頻訊號資料(DATA)的數目或佈線的數目。因此，可以降低與外部電路的連接。藉由將視頻訊號寫入至複數行的像素，可以延長用於寫入的時間，且可以防止視頻訊號的不充份寫入。
注意，包含實施例1或3中所述的薄膜電晶體的電路可以用作為移位暫存器5601及切換電路5602。在該情況中，移位暫存器5601可以僅由n通道電晶體所構成。
將參考圖16A至16D及圖17A和17B，說明用於部份掃描線驅動電路及/或訊號線驅動電路之移位暫存器的一實例。
掃描線驅動電路包含移位暫存器。此外，在某些情況中，掃描線驅動電路可以包含位準偏移器、緩衝器、等等。在掃描線驅動電路中，當時脈訊號(CLK)及啟動脈衝訊號(SP)輸入至移位暫存器時，產生選取訊號。所產生的選取訊號會被緩衝器所緩衝及放大，所造成的訊號被供應給對應的掃描線。在一線之像素中的電晶體的閘極係電極連接至掃描線。由於一線的像素中的電晶體必須全部一次開啟，所以，使用可以供應大電流的緩衝器。
參考圖16A至16D及圖17A和17B，說明掃描線驅動電路及/或訊號線驅動電路之移位暫存器。移位暫存器包含第一至第N脈衝輸出電路10_1至10_N(N是大於或等於3的自然數)(請參見圖16A)。在圖16A中所示的移位暫存器中，第一時脈訊號CK1、第二時脈訊號CK2、第三時脈訊號CK3、及第四時脈訊號CK4分別從第一佈線11、第二佈線12、第三佈線13、及第四佈線14供應至第一至第N脈衝輸出電路10_1至10_N。啟動脈衝SP1(第一啟動脈衝)從第五佈線15輸入至第一脈衝輸出電路10_1。來自先前的級之脈衝輸出電路的訊號(此訊號稱為先前級訊號OUT(n-1))(n是大於或等於2且小於或等於N的自然數)被輸入至第二或後續的級之第n脈衝輸出電路10_n(n是大於或等於2且小於或等於N的自然數)。來自接續 於下一級之後的級之第三脈衝輸出電路10_3的訊號被輸入至第一脈衝輸出電路10_1。以類似方式，來自接續於下一級之後的級之第(n+2)脈衝輸出電路10_(n+2)的的訊號(此訊號稱為後續級訊號OUT(n+2))輸入至第二或後續的級之第n脈衝輸出電路10_n。因此，個別級的脈衝輸出電路輸出要被輸入至後續級的脈衝輸出電路及/或先前級之前的脈衝輸出電路之第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))、以及輸出要被輸入至另一電路等的二輸出訊號(OUT(1)至OUT(N))。注意，由於如圖16A所示般後續級訊號OUT(n+2)未被輸入至移位暫存器的最後二個級，所以，舉例而言，第二啟動脈衝SP2及第三啟動脈衝SP3可以額外地輸入至最後二個級的脈衝輸出電路。
注意，時脈訊號(CK)是以固定循環而在H位準與L位準(也稱為L訊號或低電源電位位準訊號)之間振盪的訊號。第一時脈訊號(CK1)至第四時脈訊號(CK4)均依序地延遲1/4週期。在本實施例中，藉由使用第一至第四時脈訊號(CK1)至(CK4)，執行脈衝輸出電路的驅動控制、等等。注意，在某些情況中，時脈訊號視其所輸入的驅動電路而稱為GCK或SCK；在下述說明中，時脈訊號稱為CK。
第一輸入端子21、第二輸入端子22、及第三輸入端子23係電連接至第一至第四佈線11至14中的任一條佈線。舉例而言，在圖16A中的第一脈衝輸出電路10_1中，第一輸入端子21係電連接至第一佈線11、第二輸入 端子22係電連接至第二佈線12、以及第三輸入端子23係電連接至第三佈線13。在第二脈衝輸出電路10_2中，第一輸入端子21係電連接至第二佈線12、第二輸入端子22係電連接至第三佈線13、及第三輸入端子23係電連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N均包含第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(請參見圖16B)。在第一脈衝輸出電路10_1中，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟動脈衝輸入至第四輸入端子24；後續級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)SR從第一輸出端子26輸出；並且，第二輸出訊號OUT(1)從第二輸出端子27輸出。
注意，在第一至第N脈衝輸出電路10_1至10_N中，除了三個端子的薄膜電晶體之外，還可以使用具有背閘極之四個端子的薄膜電晶體。圖16C顯示四個端子的薄膜電晶體28的符號。圖16C中所示之薄膜電晶體28的符號代表四個端子的薄膜電晶體且用於下述圖式中。注意，在本說明書中，當薄膜電晶體具有二個閘極電極而以半導體層介於其間時，在半導體層下方的閘極電極稱為下閘極電極，而在半導體層上方的閘極電極稱為上閘極電極(或稱為背閘極)。薄膜電晶體28可以藉由輸入至下閘極電 極的第一控制訊號G1以及輸入至上閘極電極的第二控制訊號G2來控制IN端與OUT端之間的電流。
當氧化物半導體被使用於包含薄膜電晶體中的通道形成區之半導體層時，臨界電壓有時會視製程而在正或負方向上偏移。基於此理由，以氧化物半導體使用於包含通道形成區的半導體層之薄膜電晶體較佳具有可以控制臨界電壓的結構。藉由在薄膜電晶體28的通道形成區之上方及下方設置閘極電極而以閘極絕緣膜介於上閘極電極與通道形成區之間以及下閘極電極與通道形成區之間，並且，藉由控制上閘極電極的電位及/或下閘極電極的電位，可以將圖16C中所示的薄膜電晶體28之臨界電壓控制於所需位準。
接著，將參考圖16D，說明脈衝輸出電路的具體電路配置之實例。
脈衝輸出電路10_1包含第一至第十三電晶體31至43(請參見圖16D)。除了上述第一至第五輸入端子21至25、第一輸出端子26、及第二輸出端子27之外，訊號或電源電位從被供予第一高電源電位VDD的電源線51、被供予第二高電源電位VCC的電源線52、及被供予低電源電位VSS的電源線53供應至第一至第十三電晶體31至43。圖16D中的電源線的電源電位的關係如下所述：第一電源電位VDD大於或等於第二電源電位VCC，以及第二電源電位VCC高於第三電源電位VSS。注意，第一至第四時脈訊號(CK1)至(CK4)均以規律間隔在H位準與L 位準之間交替；在H位準的時脈訊號是VDD，在L位準的時脈訊號是VSS。藉由使電源線51的電位VDD高於電源線52的電位VCC，可以降低施加至電晶體的閘極電極之電位，可以減少電晶體的臨界電壓偏移，並且可以抑制電晶體的劣化，而不會對電晶體的操作有不利的影響。注意，如圖16D中所示般，較佳使用圖16C中所示的具有四個端子的薄膜電晶體28作為第一至第十三電晶體31至43之中的第一電晶體31及第六至第九電晶體36至39。第一電晶體31及第六至第九電晶體36至39視閘極電極的控制訊號而需要切換作為源極或汲極的其中一個電極所連接的節點之電位，並且，藉由對輸入至閘極電極的控制訊號之快速響應(開啟電流的急遽上升)，可以降低脈衝輸出電路的故障。藉由使用圖16C中所示的具有四個端子的薄膜電晶體28，可以控制臨界電壓，並且，可以進一步降低脈衝輸出電路的故障。注意，雖然第一控制訊號G1及第二控制訊號G2在圖16D中是相同的控制訊號，但是，第一控制訊號G1及第二控制訊號G2可以是不同的控制訊號。
在圖16D中，第一電晶體31的第一端子電連接至電源線51，第一電晶體31的第二端子電連接至第九電晶體39的第一端子，第一電晶體31的閘極電極(下閘極電極及上閘極電極)電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電源線53，第二電晶體32的第二端子電連接至第九電晶體39的第一端子，第二電晶體32 的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子21，第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電源線53，第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電源線53，第五電晶體35的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電源線52，第六電晶體36的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第六電晶體36的閘極電極(下閘極電極及上閘極電極)電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電源線52，第七電晶體37的第二端子電連接至第八電晶體38的第二端子，第七電晶體37的閘極電極(下閘極電極和上閘極電極)電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，並且，第八電晶體38的閘極電極(下閘極電極和上閘極電極)電連接至第二輸入端子22。第九電晶體39的第一端子電連接至第一電晶體31的第二端子及第二電晶體32的第二端子，第九電晶體39的第二端子電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極，並且，第九電晶體39的閘極電極(下閘極電極和上閘極電極)電連接至電源線52。第十電晶體40的第一端子電連接至第一輸入端 子21，第十電晶體40的第二端子電連接至第二輸出端子27，第十電晶體40的閘極電極電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子電連接至電源線53，第十一電晶體41的第二端子電連接至第二輸出端子27，第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端子電連接至電源線53，第十二電晶體42的第二端子電連接至第二輸出端子27，第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。第十三電晶體43的第一端子電連接至電源線53，第十三電晶體43的第二端子電連接至第一輸出端子26，第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。
在圖16D中，第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端子相連接的連接的部份稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子、及第十一電晶體41的閘極電極連接的連接點稱為節點B。
圖17A顯示在圖16D中所示的脈衝輸出電路被應用至第一脈衝輸出電路10_1的情況中輸入至或輸出自第一至第五輸入端子21至25及第一和第二輸出端子26和27的訊號。
具體而言，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟始脈衝輸入至第四輸入端子24；後續的級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)(SR)從第一輸出端子26輸出；以及，第二輸出訊號OUT(1)從第二輸出端子27輸出。
注意，薄膜電晶體是至少具有閘極、汲極、和源極等三個端子的元件。薄膜電晶體具有半導體，半導體包含形成於與閘極相重疊的區域中的通道形成區。藉由控制閘極的電位，可以控制經由通道區而在汲極與源極之間流動的電流。在此，由於薄膜電晶體的源極和汲極可以視薄膜電晶體的結構、操作條件、等等而互換，所以，難以界定何者為源極或汲極。因此，作為源極或汲極的區域在某些情況中不會稱為源極或汲極。在此情況中，舉例而言，源極或汲極的其中之一可以稱為第一端子以及第二端子。
注意，在圖16D和圖17A中，可以額外地設置藉由將節點A帶至浮動狀態以執行自舉操作的電容器。此外，可以額外地設置具有電連接至節點B的一個電極之電容器，以固持節點B的電位。
圖17B顯示包含圖17A中所示的多個脈衝輸出電路之移位暫存器的時序圖。注意，當移位暫存器包含於掃描線驅動電路中時，圖17B中的週期61相當於垂直追馳週期，週期62相當於閘極選取週期。
注意，藉由如圖17A所示般，設置第二電源電位VCC施加至閘極的第九電晶體39，則在自舉操作前後具有下述優點。
未設置第二電源電位VCC施加至閘極電極的第九電晶體39時，假使節點A的電位由自舉操作推升時，作為第一電晶體31的第二端子之源極的電位上升至高於第一電源電位VDD的值。然後，第一電晶體31的源極切換至第一端子側，亦即，在電源線51側上。結果，在第一電晶體31中，施加高偏壓且因而施加顯著的應力於閘極與源極之間以及閘極與汲極之間，其可能導致電晶體的劣化。因此，藉由設置第二電源電位VCC施加至閘極電極的第九電晶體39，可以防止第一電晶體31的第二端子的電位增加，而節點A的電位由自舉操作推升。換言之，第九電晶體39的配置可以降低施加於第一電晶體31的閘極和源極之間的負偏壓電壓的值。因此，在本實施例中的電路配置可以降低施加於第一電晶體31的閘極與源極之間的負偏壓電壓，使得可以抑制導因於應力之第一電晶體31的劣化。
注意，第九電晶體39係設置成經由其第一端子及第二端子而被連接於第一電晶體31的第二端子與第三電晶體33的閘極。注意，當在本實施例中包含多個脈衝輸出電路的移位暫存器包含於比掃描線驅動電路具有更多級數目的訊號線驅動電路中時，可以省略第九電晶體39，這對於電晶體的數目降低是有利的。
注意，以氧化物半導體用於第一至第十三電晶體31至43的半導體層；因此，可以降低薄膜電晶體的關閉電流，可以增加場效遷移率及開啟電流，並且，可以降低電晶體的劣化程度。比較使用氧化物半導體所形成的電晶體及使用非晶矽所形成的電晶體，因高電位施加至閘極電極之電晶體劣化程度低。因此，即使當第一電源供應電位VDD被供應至供應第二電源電位VCC的電源時，仍然可以執行類似操作，並且，可以降低設置於電路中的電源線的數目，使得可以使電路微小化。
注意，即使當連接關係改變以便從第三輸入端子23供應至第七電晶體37的閘極電極(下閘極電極及上閘極電極)之時脈訊號以及從第二輸入端子22供應至第八電晶體38的閘極電極(下閘極電極及上閘極電極)之時脈訊號分別從第二輸入端子22及第三輸入端子23供應時，仍然能夠取得類似的功能。在圖17A中所示的移位暫存器中，第七電晶體37及第八電晶體38的狀態改變，以使第七電晶體37及第八電晶體38均開啟，然後，第七電晶體37關閉及第八電晶體38開啟，然後，第七電晶體37及第八電晶體38關閉；因此，由第七電晶體37的閘極電極的電位下降及第八電晶體38的閘極電極的電位下降造成二次導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降。另一方面，在圖17A中所示的移位暫存器中，當如同在圖17B中的週期中一般，第七電晶體37及第八電晶體38的狀態改變，以使第七電晶體37及第 八電晶體38都開啟、然後第七電晶體37開啟及第八電晶體38關閉、然後第七電晶體37及第八電晶體38關閉時，因第八電晶體38的閘極電極的電位下降，而使導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降次數僅發生一次。因此，時脈訊號CK3從第三輸入端子123供應至第七電晶體137的閘極電極(下電極以及上電極)以及時脈訊號CK2從第二輸入端子122供應至第八電晶體138的閘極電極(下閘極電極以及上閘極電極)之連接關係是較佳的。這是因為可以降低節點B的電位波動及雜訊。
以此方式，在第一輸出端子26的電位及第二輸出端子27的電位保持在L位準期間，H位準訊號規律地供應至節點B；因此，可以抑制脈衝輸出電路的故障。
本實施例可以與任何其它實施例自由地結合。
(實施例9)
在本實施例中，將參考圖18A和18B，說明使用一個氧化物半導體層設置多個薄膜電晶體之實例。圖18A是第四薄膜電晶體的俯視圖。
圖18B是設於基板1800之上的第一薄膜電晶體1801、第二薄膜電晶體1802、第三薄膜電晶體1803、及第四薄膜電晶體1804之剖面視圖。注意，圖18B對應於圖18A中沿著虛線X-Y所取得的剖面。
第一薄膜電晶體1801包含第一閘極電極層1811之上 具有逐漸變細的側表面之絕緣層1805；與第一閘極電極層1811的頂表面接觸的閘極絕緣層1806；在閘極絕緣層之上的氧化物半導體層1807；在氧化物半導體層之上有作為源極和汲極電極層的電極層1808a和1808b；以及，與氧化物半導體層1807相接觸的氧化物絕緣層1809。注意，第一薄膜電晶體1801的通道長度L1係由電極層1808a和1808b之間的距離所決定。此外，第一薄膜電晶體1801的通道寬度係由開口1815a的寬度所決定。
第二薄膜電晶體1802包含第二閘極電極層1821之上具有逐漸變細的側表面之絕緣層1805；與第二閘極電極層1821的頂表面接觸的閘極絕緣層1806；在閘極絕緣層之上的氧化物半導體層1807；在氧化物半導體層之上用作為源極和汲極電極層的電極層1808c和1808d；以及，與氧化物半導體層1807相接觸的氧化物絕緣層1809。注意，第二薄膜電晶體1802的通道長度L2係由電極層1808c和1808d之間的距離所決定。第二薄膜電晶體1802的通道寬度係由開口1815b的寬度所決定。
第三薄膜電晶體1803包含第三閘極電極層1831之上具有逐漸變細的側表面之絕緣層1805；與第三閘極電極層1831的頂表面接觸的閘極絕緣層1806；在閘極絕緣層之上的氧化物半導體層1807；在氧化物半導體層之上用作為源極和汲極電極層的電極層1808e和1808f；以及，與氧化物半導體層1807相接觸的氧化物絕緣層1809。注意，第三薄膜電晶體1803的通道長度L3係由電極層1808e和 1808f之間的距離所決定。此外，第三薄膜電晶體1803的通道寬度係由開口1815c的寬度所決定。
第四薄膜電晶體1804包含第四閘極電極層1841之上具有逐漸變細的側表面之絕緣層1805；與第四閘極電極層1841的頂表面接觸的閘極絕緣層1806；在閘極絕緣層之上的氧化物半導體層1807；在氧化物半導體層之上用作為源極和汲極電極層的電極層1808f和1808g；以及，與氧化物半導體層1807相接觸的氧化物絕緣層1809。注意，電極層1808f係由第三薄膜電晶體1803和第四薄膜電晶體1804所共用。此外，第四薄膜電晶體1804的通道長度L4係由電極層1808f和1808g之間的距離所決定。此外，第四薄膜電晶體1804的通道寬度係由開口1815d的寬度所決定。
如上所述，氧化物半導體層1807是一個島，用作為第四薄膜電晶體的半導體層。
絕緣層1805中的開口係顯示於圖18A中。開口(第一開口)1815a係設置成開口的底部接觸第一閘極電極層1811的頂表面。開口(第二開口)1815b係設置成開口的底部接觸第二閘極電極層1821的頂表面。開口(第三開口)1815c係設置成開口的底部接觸第三閘極電極層1831的頂表面。開口(第四開口)1815d係設置成開口的底部接觸第四閘極電極層1841的頂表面。
在圖18B中，閘極絕緣層1806係顯示為單層。但是，在本實施例中，使用氮化矽膜和氧化矽膜在氮化矽膜 之上的疊層以形成閘極絕緣層1806。此外，在圖18B中，氧化物絕緣層1809顯示為單層。但是，在本實施例中，使用氧化矽膜和氮化矽膜在氧化矽膜之上的疊層以形成氧化物絕緣層1809。
注意，可以根據實施例1或實施例3，以形成第一薄膜電晶體1801、第二薄膜電晶體1802、第三薄膜電晶體1803、及第四薄膜電晶體1804。
在形成要成為氧化物半導體層1807的膜之後執行650℃或更高溫的加熱之情況中，基板1800是玻璃基板，其形狀可能改變(例如，因收縮而改變尺寸)。因此，取決於積體電路的設計規則，在需要掩罩對齊的曝光步驟中可能產生問題。例如閘極電極層之佈線的位置以及接觸孔的位置相對地未對齊，因而無法依原先設計的尺寸完成元件。
如圖18A所示，氧化物半導體層1807的面積加大且閘極電極層的面積加大。根據此結構，即使基板1800的形狀因高溫熱處理而改變時，仍然可以沒問題地製造薄膜電晶體。
本實施例可以與實施例1至8中的任一實施例自由地結合。
(實施例10)
在本實施例中，參考圖19A至19C，說明使用薄膜電晶體的反相器電路的實例。
在顯示裝置中，當使用包含氧化物半導體的薄膜電晶體以形成用於驅動像素部的至少部份驅動電路時，使用n通道TFT來形成電路，並且，使用圖19A中所示的電路作為基本電路。
此外，在驅動電路中，閘極電極係電連接至源極佈線或汲極佈線，因而可以取得有利的接觸，其造成接觸電阻降低。
圖19C顯示驅動電路的反相器電路之剖面結構。在圖19C中，第一閘極電極1901和第二閘極電極1902係設於基板1900之上。使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、鈮、或鈧、及/或含有任何這些材料作為主成分的合金，將第一閘極電極1901和第二閘極電極1902形成為具有單層結構或疊層結構。
絕緣層1907係形成為接觸第一閘極電極1901和第二閘極電極1902的側表面。在絕緣層1907中的開口1914a和1914b係設置成開口的底部接觸閘極電極的頂表面。此外，在覆蓋閘極電極的頂表面之閘極絕緣層1903之上，形成與閘極絕緣層1903和第一閘極電極1901相重疊的氧化物半導體層1905。
此外，第一佈線1909、第二佈線1910、及第三佈線1911係設置於氧化物半導體層1905之上。第二佈線1910在形成於閘極絕緣層1903中的接觸孔1904中直接被連接至第二閘極電極1902。設置覆蓋第一佈線1909、第二佈線1910、及第三佈線1911之保護絕緣層1908。藉由濺射 法，使用氧化矽膜、氮化矽膜等等，以形成保護絕緣層1908。在本實施例中，藉由濺射法來形成氧化矽膜，並且，在氧化矽膜之上形成氮化矽膜而不會曝露於空氣。
第一薄膜電晶體1912包含第一閘極電極1901、及與第一閘極電極1901重疊的氧化物半導體層1905，而以閘極絕緣層1903被夾置於第一閘極電極1901與氧化物半導體層1905之間。第一佈線1909是處於接地電位之電源線(接地電源線)。在接地電位之此電源線可以是負電壓VDL施加至其的電源線(負電源線)。
此外，第二薄膜電晶體1913包含第二閘極電極1902、及與第二閘極電極1902重疊的氧化物半導體層1905，而以閘極絕緣層1903被夾置於第二閘極電極1902與氧化物半導體層1905之間。第三佈線1911是正電壓VDD施加至其的電源線(正電源線)。
圖19B顯示驅動電路的反相器電路之俯視圖。在圖19B中，沿著虛線V-W所取得的剖面對應於圖19C。
如圖19B和19C所示，在形成於閘極絕緣層1903中的接觸孔1904中，第二佈線1910係直接連接至第二薄膜電晶體1913的第二閘極電極1902。第二佈線1910和第二閘極電極1902彼此直接連接，因而可以取得有利的接觸，其造成接觸電阻降低。
注意，在像素部與驅動電路係設於相同基板的情況中，在像素部中，藉由使用以矩陣的方式來予以配置的增強型電晶體以切換施加至像素電極的電壓開/關。氧化物 半導體被使用於配置在像素部中的這些增強型電晶體。由於增強型電晶體具有例如+20V的閘極電壓及-20V的閘極電壓下109或更高的開/關比等電氣特徵，所以，漏電流小且可以實現低耗電驅動。
本實施例可以與實施例1至9中的任一實施例自由地結合。
(實施例11)
本說明書中揭示的半導體裝置可以被應用至不同的電子設備(包含遊戲機)。電子設備的實例可為電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等像機、數位相框、行動電話(也稱為行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音頻再生裝置、以及例如彈珠台等大型遊戲機、等等。
圖20A顯示行動電話1100的實例。行動電話1100係設有併入於殼體1101中的顯示部1102、操作鍵1103、外部連接埠1104、揚音器1105、麥克風1106、等等。
在圖20A中所示的行動電話1100中，當以手指等碰觸顯示部1102時，可以將資料輸入。此外，以手指等觸控顯示部1102，可以執行例如撥打電話、撰寫電子郵件等操作。
主要有三種顯示部1102的螢幕模式。第一模式是主要用以顯示影像的顯示模式。第二模式是主要用以輸入例如文字等資料的輸入模式。第三模式是顯示及輸入模式， 其中，結合顯示模式與輸入模式等二模式。
舉例而言，在撥打電話或撰寫郵件的情況中，選取主要用以輸入文字的文字輸入模式以使用於顯示部1102，使得可以輸入螢幕上顯示的文字。在該情況中，較佳的是在顯示部1102的螢幕的幾乎所有面積上顯示鍵盤或數字鍵。
當在行動電話1100內設置例如陀螺儀或加速度感測器等用以偵測傾斜的感測器時，藉由決定行動電話1100的方向(行動電話1100為用於橫式或直式的水平置放或垂直置放)，而自動地切換顯示部1102的螢幕上的顯示。
藉由碰觸顯示部1102或操作殼體1101的操作鍵1103，以切換螢幕模式。或者，可視顯示部1102上顯示的影像種類而切換螢幕模式。舉例而言，當顯示於顯示部上的影像之訊號為移動影像資料的訊號時，螢幕模式切換至顯示模式。當訊號為文字資料的訊號時，螢幕模式切換至輸入模式。
此外，在輸入模式中，當有一段時間未執行藉由碰觸顯示部1102以輸入並偵測到顯示部1102中的光學感測器偵測到的訊號時，螢幕模式可以被控制而從輸入模式切換至顯示模式。
顯示部1102也可以作為影像感測器。舉例而言，當顯示部1102由手掌或手指碰觸時，取得掌紋或指紋等影像，因而可以執行人員識別。此外，藉由在顯示部中設置發射近紅外光的背照光或感測光源，可以取得指紋、掌 紋、等等的影像。
在顯示部1102中，配置多個實施例1中所述的寄生電容減少之薄膜電晶體410用作為用於像素的切換元件。
圖20B顯示行動電話的另一實例。圖20B中所示的可攜式資訊終端的一實例具有許多功能。舉例而言，除了電話功能之外，此可攜式資訊終端可以藉由併有電腦而具有處理各式各樣的資料件之功能。
圖20B中所示的可攜式資訊終端包含殼體2800及殼體2801。殼體2801包含顯示面板2802、揚音器2803、麥克風2804、指向裝置2806、相機鏡頭2807、外部連接端子2808、等等。殼體2800包含鍵盤2810、外部記憶體槽2811、等等。此外，天線係併入於殼體2801中。
此外，顯示面板2802係設有觸控面板。圖20B中以虛線表示顯示為影像的許多操作鍵2805。
此外，除了上述結構之外，可以併入非接觸式IC晶片、小型記憶體裝置、等等。
本發明的發光裝置可以用於顯示面板2802及視應用模式而適當地改變顯示的方向。此外，顯示裝置在與顯示面板2802相同的表面上設有相機鏡頭2807，因而能夠用作為視訊電話。揚音器2803及麥克風2804可以用於視訊電話、記錄、播放、等等而不侷限於語音通話。此外，處於如圖20B中所示的展開狀態之殼體2800和2801可以滑動，以使一殼體可以疊在另一殼體上；因此，可以縮小可攜式資訊終端的尺寸，使得可攜式資訊終端適於攜帶。
外部連接端子2808可以被連接至AC轉接器及例如USB纜線等各種型式的纜線，而能夠與個人電腦進行資料通訊及充電。此外，藉由將儲存媒體插入外部記憶體插槽2811，而可以儲存及移動大量資料。
此外，除了上述功能之外，可以提供紅外線通訊功能、電視接收功能、等等。
圖21A顯示電視機9600的實例。在電視機9600中，顯示部9603係併入於機殼9601中。顯示部9603可以顯示影像。在此，機殼9601係由架子9605來予以支撐。
電視機9600可以由機殼9601的操作開關或分開的遙控器9610來予以操作。以遙控器9610的操作鍵9609，可以控制頻道及聲音，使得可以控制顯示於顯示部9603上的影像。此外，遙控器9610可以設有顯示部9607，用以顯示自遙控器9610輸出的資料。
注意，電視機9600係設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當電視機經由數據機而有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間、或在接收器與接收器之間)資訊通訊。
在顯示部9603中，配置多個實施例1中所述的寄生電容降低的薄膜電晶體410用作為用於像素的切換元件。
圖21B顯示數位相框9700的實例。舉例而言，在數位相框9700中，顯示部9703係併入於機殼9701中。顯示部9703可以顯示各種影像。舉例而言，顯示部9703可 以顯示由數位相機等所拍攝的影像資料等以及作為一般相框。
在顯示部9703中，配置多個實施例1中所述的寄生電容降低的薄膜電晶體用作為用於像素的切換元件。
注意，數位相框9700係設有操作部、外部連接部(USB端子、可以連接至例如USB纜線等不同纜線的端子、等等)、記錄媒體插入部、等等。雖然這些元件可以設於與顯示部所設置之表面相同的表面上，但是，較佳的是為了數位相框9700的設計，將它們設於側表面或背面上。舉例而言，儲存數位相機拍攝的影像資料之記憶體插入於數位相框的記錄媒體插入部中，因此，影像資料可以被傳送，然後顯示於顯示部9703上。
數位相框9700可以被配置成無線地發送及接收資料。可以使用所需的影像資料經由無線傳輸而顯示的結構。
圖22是可攜式遊機，其由機殼9881和機殼9891等二機殼構成，機殼9881和機殼9891藉由接合部9893而連接，以便能夠開啟及關閉。顯示部9882及顯示部9883分別併入於機殼9881和機殼9891中。
在顯示部9883中，配置多個實施例1中所述的寄生電容降低之薄膜電晶體410用作為用於像素的切換元件。
此外，圖22中所示的可攜式遊戲機包含揚音器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力 量、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流速、濕度、梯度、振動、氣味、或紅外線的功能之感濺器)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖22中所示的可攜式遊戲機具有讀出儲存於記錄媒體中的程式或資料以將其顯示於顯示部上之功能以及具有經由無線通訊而與其它可攜式遊戲機共用資訊之功能。注意，圖22中所示的可攜式遊戲機的各種功能，不限於上述功能，而是可以提供各式各樣的功能。
圖23是使用根據實施例2或7形成的發光裝置用作為室內照明裝置3001的實例。由於實施例2或實施例7中所述的發光裝置可以增大，所以，發光裝置可以用作為具有大面積的發光裝置。此外，實施例2或7中所述的發光裝置可以用作為桌燈3000。注意，照明設備依其類別包含天花板燈、壁燈、車內照明、逃難燈、等等。
如上所述，實施例1或3中所述的薄膜電晶體可以配置於例如上述各式各樣的電子設備之顯示面板中。藉由使用寄生電容降低的薄膜電晶體410用作為顯示面板的切換元件可以實現低耗電以及可以提供具有高可靠度的電子設備。
(實施例12)
在本說明書中揭示的半導體裝置可以被應用於電子紙。電子紙可以用於不同領域的電子設備，只要它們顯示資料即可。舉例而言，電子紙可以應用於e-書(電子書)讀取器、海報、例如火車等車輛中的廣告、或例如信用卡等不同卡片、等等的顯示。圖24顯示電子設備的實例。
圖24顯示電子書讀取器的實例。舉例而言，電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和2703藉由鉸鏈2711而彼此結合，以使電子書讀取器2700以鉸鏈2711為軸而打開及閉合。藉由此結構，電子書讀取器2700能夠如同紙書般地操作。
顯示部2705及顯示部2707係分別併入於機殼2701及機殼2703中。顯示部2705和顯示部2707可以顯示一個影像、或不同的影像。在顯示部2705及顯示部2707顯示不同影像的情況中，舉例而言，在右側上的顯示部(圖24中的顯示部2705)可以顯示文字，在左側上的顯示部(圖24中的顯示部2707)可以顯示圖像。
圖24顯示一實例，其中，機殼2701係設有操作部等等。舉例而言，機殼2701係設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723，可以翻頁。注意，鍵盤、指向裝置、等等可以設於設有顯示部的機殼之表面上。此外，在機殼的背面或側面上，可以設置外部連接端子(例如，耳機端子、USB端子、可以被連接至例如AC轉接器及USB纜線等不同纜線的端子、等 等)、記錄媒體插入部、等等。此外，電子書讀取器2700可以具有電子字典的功能。
電子書讀取器2700可以具有能夠無線發送及接收資料的配置。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。
本實施例可以與實施例1或3中所述的薄膜電晶體、或實施例6中所述的電子紙的結構適當地結合。
本申請案係根據2009年9月16日向日本專利局申請之日本專利申請序號2009-215050，其整體內容於此一併列入參考。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸入端子
26‧‧‧輸出端子
27‧‧‧輸出端子
28‧‧‧薄膜電晶體
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
61‧‧‧週期
62‧‧‧週期
400‧‧‧基板
402a‧‧‧絕緣層
402b‧‧‧閘極絕緣層
403‧‧‧保護絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
413‧‧‧保護絕緣層
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
414c‧‧‧通道形成區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層
417‧‧‧導電層
420‧‧‧薄膜電晶體
421a‧‧‧閘極電極層
421b‧‧‧閘極電極層
421c‧‧‧閘極佈線層
421d‧‧‧電容器佈線層
422‧‧‧源極佈線層
423‧‧‧通道形成區
428‧‧‧電容器電極層
429‧‧‧連接電極層
430‧‧‧氧化物半導電膜
431‧‧‧氧化物半導體層
432a‧‧‧光阻掩罩
432b‧‧‧光阻掩罩
432c‧‧‧光阻掩罩
433‧‧‧金屬導電層
434a‧‧‧高電阻源極區
434b‧‧‧高電阻汲極區
434c‧‧‧通道形成區
435a‧‧‧源極電極層
435b‧‧‧汲極電極層
450‧‧‧薄膜電晶體
456‧‧‧濾光層
457‧‧‧第一電極
458‧‧‧覆蓋層
459‧‧‧分隔壁
470‧‧‧薄膜電晶體
474‧‧‧通道形成區
475a‧‧‧源極電極層
475b‧‧‧汲極電極層
476‧‧‧平坦化絕緣層
477‧‧‧像素電極層
478‧‧‧電極層
479‧‧‧連接電極層
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧氧化物絕緣層
587‧‧‧電極層
588‧‧‧電極層
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧穴
595‧‧‧填充物
596‧‧‧對置基板
600‧‧‧基板
601‧‧‧對置基板
602‧‧‧閘極佈線
603‧‧‧閘極佈線
606a‧‧‧絕緣層
606b‧‧‧閘極絕緣層
616‧‧‧佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣層
621‧‧‧保護絕緣層
622‧‧‧絕緣層
623‧‧‧接觸孔
624‧‧‧像素電極
625‧‧‧狹縫
626‧‧‧像素電極
627‧‧‧接觸孔
628‧‧‧薄膜電晶體
629‧‧‧薄膜電晶體
632‧‧‧遮光膜
636‧‧‧著色膜
637‧‧‧平坦化膜
640‧‧‧對置電極
641‧‧‧狹縫
650‧‧‧液晶層
690‧‧‧電容器佈線
1100‧‧‧行動電話
1101‧‧‧殼體
1102‧‧‧顯示部
1103‧‧‧操作鍵
1104‧‧‧外部連接埠
1105‧‧‧揚音器
1106‧‧‧麥克風
1800‧‧‧基板
1801‧‧‧薄膜電晶體
1802‧‧‧薄膜電晶體
1803‧‧‧薄膜電晶體
1804‧‧‧薄膜電晶體
1805‧‧‧絕緣層
1806‧‧‧閘極絕緣層
1807‧‧‧氧化物半導體層
1808a‧‧‧電極層
1808b‧‧‧電極層
1808c‧‧‧電極層
1808d‧‧‧電極層
1808e‧‧‧電極層
1808f‧‧‧電極層
1808g‧‧‧電極層
1809‧‧‧氧化物絕緣層
1811‧‧‧閘極電極層
1815a‧‧‧開口
1815b‧‧‧開口
1815c‧‧‧開口
1815d‧‧‧開口
1821‧‧‧閘極電極層
1831‧‧‧閘極電極層
1841‧‧‧閘極電極層
1900‧‧‧基板
1901‧‧‧閘極電極
1902‧‧‧閘極電極
1903‧‧‧閘極絕緣層
1904‧‧‧接觸孔
1905‧‧‧氧化物半導體層
1907‧‧‧絕緣層
1908‧‧‧保護絕緣層
1909‧‧‧佈線
1910‧‧‧佈線
1911‧‧‧佈線
1912‧‧‧薄膜電晶體
1913‧‧‧薄膜電晶體
1914a‧‧‧開口
1914b‧‧‧開口
2700‧‧‧電子書讀取器
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚音器
2800‧‧‧殼體
2801‧‧‧殼體
2802‧‧‧顯示面板
2803‧‧‧揚音器
2804‧‧‧麥克風
2805‧‧‧操作鍵
2806‧‧‧指向裝置
2807‧‧‧相機鏡頭
2808‧‧‧外部連接端子
2810‧‧‧鍵盤
2811‧‧‧外部記憶體槽
3000‧‧‧桌燈
3001‧‧‧照明裝置
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧訊號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧可撓性印刷電路
4019‧‧‧各向異性導電膜
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4040‧‧‧導電層
4041‧‧‧保護絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧訊號線驅動電路
4503b‧‧‧訊號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封劑
4506‧‧‧基板
4507‧‧‧填充物
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極
4518a‧‧‧可撓性印刷電路
4518b‧‧‧可撓性印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
4540‧‧‧導電層
4542‧‧‧氧化物絕緣層
4543‧‧‧覆蓋層
4544‧‧‧絕緣層
4545‧‧‧濾光層
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧訊號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧用於驅動發光元件的電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧用於驅動發光元件的薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧電極
7004‧‧‧電致發光層
7005‧‧‧電極
7009‧‧‧分隔壁
7010‧‧‧基板
7011‧‧‧用於驅動發光元件的薄膜電晶體
7012‧‧‧發光元件
7013‧‧‧電極
7014‧‧‧電致發光層
7015‧‧‧電極
7016‧‧‧屏蔽膜
7017‧‧‧導電膜
7019‧‧‧分隔壁
7020‧‧‧基板
7021‧‧‧用於驅動發光元件的薄膜電晶體
7022‧‧‧發光元件
7023‧‧‧第一電極
7024‧‧‧電致發光層
7025‧‧‧電極
7027‧‧‧導電膜
7029‧‧‧分隔壁
7030‧‧‧絕緣層
7031‧‧‧閘極絕緣層
7032‧‧‧絕緣層
7033‧‧‧濾光層
7034‧‧‧覆蓋層
7035‧‧‧保護絕緣層
7040‧‧‧絕緣層
7041‧‧‧閘極絕緣層
7042‧‧‧絕緣層
7043‧‧‧濾光層
7044‧‧‧覆蓋層
7045‧‧‧保護絕緣層
7052‧‧‧保護絕緣層
7053‧‧‧平坦化絕緣層
7055‧‧‧絕緣層
9600‧‧‧電視機
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧架子
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
9881‧‧‧機殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚音器部
9885‧‧‧輸入機構(操作鍵)
9886‧‧‧記憶媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧接合部
圖1A至1D是剖面視圖，顯示本發明的實施例。
圖2是剖面視圖，顯示本發明的實施例。
圖3A至3D是剖面視圖，顯示本發明的實施例。
圖4是剖面視圖，顯示本發明的實施例。
圖5A至5C是俯視圖及剖面視圖，顯示本發明的實施例。
圖6是剖面視圖，顯示本發明的實施例。
圖7是俯視圖，顯示本發明的實施例。
圖8是俯視圖，顯示本發明的實施例。
圖9是等效電路圖，顯示本發明的實施例。
圖10是剖面視圖，顯示本發明的實施例。
圖11是等效電路圖，顯示本發明的實施例。
圖12A至12C是剖面視圖，顯示本發明的實施例。
圖13A及13B是俯視圖及剖面視圖，顯示本發明的實施例。
圖14A及14B是顯示裝置的方塊圖。
圖15A及15B是訊號線驅動電路的電路圖及訊號線驅動電路的時序圖；圖16A至16D是顯示移位暫存器的電路圖；圖17A及17B是移位暫存器的電路圖及顯示移位暫存器的操作之時序圖；圖18A及18B是俯視圖及剖面視圖，顯示本發明的實施例。
圖19A至19C是顯示本發明的實施例之等效電路圖、俯視圖及剖面視圖。
圖20A及20B均顯示電子設備的實例。
圖21A及21B均顯示電子設備的實例。
圖22顯示電子設備的實例。
圖23顯示電子設備的實例。
圖24顯示電子設備的實例。
400‧‧‧基板
402a‧‧‧絕緣層
402b‧‧‧閘極絕緣層
410‧‧‧薄膜電晶體
411‧‧‧閘極電極層
414a‧‧‧高電阻源極區
414b‧‧‧高電阻汲極區
414c‧‧‧通道形成區
415a‧‧‧源極電極層
415b‧‧‧汲極電極層
416‧‧‧氧化物絕緣層
430‧‧‧氧化物半導電膜
431‧‧‧氧化物半導體層

Claims (16)

  1. 一種半導體裝置，包含：在基板之上的閘極電極層；絕緣層，與該閘極電極層的側表面相接觸且在該閘極電極層之上具有逐漸變細的側表面；閘極絕緣層，在該絕緣層之上，該閘極絕緣層比該絕緣層薄且接觸該閘極電極層的頂表面；在該閘極絕緣層之上的氧化物半導體層；源極電極層和汲極電極層，在包含該絕緣層、該閘極絕緣層、及該氧化物半導體層的堆疊之上；以及氧化物絕緣層，在該源極電極層和該汲極電極層之上，該氧化物絕緣層與該氧化物半導體層相接觸，其中，該氧化物半導體層包含與該氧化物絕緣層相接觸的第一部份，以及在該源極電極層與該汲極電極層之下的一對第二部份，並且該第一部份的氧濃度高於該對第二部份的氧濃度。
  2. 一種半導體裝置，包含：在基板之上的閘極電極層；絕緣層，與該閘極電極層的側表面相接觸且在該閘極電極層之上具有逐漸變細的側表面；閘極絕緣層，在該絕緣層之上，該閘極絕緣層比該絕緣層薄且接觸該閘極電極層的頂表面；在該閘極絕緣層之上的氧化物半導體層；源極電極層和汲極電極層，在該氧化物半導體層之 上；以及氧化物絕緣層，在該源極電極層和該汲極電極層之上，該氧化物絕緣層與該氧化物半導體層的側表面相接觸，其中，該氧化物半導體層包含與該氧化物絕緣層相接觸的第一部份，以及在該源極電極層與該汲極電極層之下的一對第二部份，並且該第一部份的氧濃度高於該對第二部份的氧濃度。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，該閘極絕緣層具有堆疊層的結構。
  4. 如申請專利範圍第1或2項之半導體裝置，其中，使用藉由濺射法所形成的氧化鋁膜或氧化矽膜作為該氧化物絕緣層。
  5. 如申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體層含有In、Ga及Zn。
  6. 一種電子裝置，包含如申請專利範圍第1或2項之半導體裝置，其中，該電子裝置是選自由電視機、電腦、行動裝置、電子紙、遊戲機及照明裝置所組成的群組。
  7. 如申請專利範圍第1或2項之半導體裝置，另外包含在該氧化物絕緣層之上具有平坦化表面之層。
  8. 如申請專利範圍第7項之半導體裝置，其中，具有該平坦化表面之該層為濾光層。
  9. 如申請專利範圍第7項之半導體裝置，其中，具有該平坦化表面之該層包含樹脂材料。
  10. 如申請專利範圍第7項之半導體裝置，其中，具有該平坦化表面之該層包含聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、環氧樹脂、低介電常數材料、以矽氧烷為基礎的樹脂、磷矽酸鹽玻璃、及硼磷矽酸鹽玻璃之至少一者。
  11. 一種半導體裝置之製造方法，包括下述步驟：在基板之上形成閘極電極層；形成覆蓋該閘極電極層的絕緣膜；藉由選擇性蝕刻該絕緣膜而形成到達該閘極電極層的頂表面之開口，以形成覆蓋該閘極電極層的側表面之絕緣層；在該絕緣層之上，形成比該絕緣層薄且接觸該閘極電極層的該頂表面之閘極絕緣層；在該閘極絕緣層之上形成氧化物半導體層；在包含該絕緣層、該閘極絕緣層、及該氧化物半導體層的堆疊之上，形成源極電極層和汲極電極層；以及，在該源極電極層和該汲極電極層之上，形成接觸該氧化物半導體層的氧化物絕緣層。
  12. 如申請專利範圍第11項的半導體裝置之製造方法，其中，使用與用以形成該閘極絕緣層的膜形成設備不同的膜形成設備來形成該絕緣膜，以及其中，使用高密度電漿設備來形成該閘極絕緣層。
  13. 如申請專利範圍第11項的半導體裝置之製造方法，其中，該閘極絕緣層具有堆疊層的結構。
  14. 如申請專利範圍第11項的半導體裝置之製造方法，其中，使用藉由濺射法所形成的氧化鋁膜或氧化矽膜作為該氧化物絕緣層。
  15. 如申請專利範圍第11項的半導體裝置之製造方法，其中，該氧化物半導體層含有In、Ga、及Zn。
  16. 一種電子裝置，包含如申請專利範圍第11項的方法所製造之半導體裝置，其中，該電子裝置是選自由電視機、電腦、行動裝置、電子紙、遊戲機及照明裝置所組成的群組。
TW099131044A 2009-09-16 2010-09-14 半導體裝置及其製造方法 TWI543376B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009215050 2009-09-16

Publications (2)

Publication Number Publication Date
TW201126722A TW201126722A (en) 2011-08-01
TWI543376B true TWI543376B (zh) 2016-07-21

Family

ID=43729603

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099131044A TWI543376B (zh) 2009-09-16 2010-09-14 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US20110062432A1 (zh)
JP (2) JP5731778B2 (zh)
KR (1) KR20120071398A (zh)
TW (1) TWI543376B (zh)
WO (1) WO2011033911A1 (zh)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2494692B1 (en) 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
WO2011065208A1 (en) 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011181596A (ja) * 2010-02-26 2011-09-15 Mitsubishi Electric Corp 半導体装置及びその製造方法
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
KR20140054465A (ko) 2010-09-15 2014-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9614094B2 (en) 2011-04-29 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer and method for driving the same
JP5731904B2 (ja) * 2011-05-25 2015-06-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5876249B2 (ja) * 2011-08-10 2016-03-02 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
JP5681809B2 (ja) * 2011-10-20 2015-03-11 パナソニック株式会社 薄膜トランジスタ装置及びその製造方法
WO2013141062A1 (ja) * 2012-03-21 2013-09-26 シャープ株式会社 半導体装置および半導体装置の製造方法
KR20230104756A (ko) * 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014041344A (ja) * 2012-07-27 2014-03-06 Semiconductor Energy Lab Co Ltd 液晶表示装置の駆動方法
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014074908A (ja) * 2012-09-13 2014-04-24 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
US8785225B2 (en) * 2012-10-10 2014-07-22 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin-film transistor pixel structure having shielding layer and manufacturing method thereof
TWI691084B (zh) * 2012-10-24 2020-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102712705B1 (ko) * 2012-12-28 2024-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
JP6224338B2 (ja) 2013-04-11 2017-11-01 株式会社半導体エネルギー研究所 半導体装置、表示装置及び半導体装置の作製方法
JP2015035506A (ja) 2013-08-09 2015-02-19 株式会社東芝 半導体装置
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
JP6433757B2 (ja) * 2013-10-31 2018-12-05 株式会社半導体エネルギー研究所 半導体装置、表示装置、電子機器
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
KR20150086022A (ko) * 2014-01-17 2015-07-27 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
JP6459271B2 (ja) * 2014-07-23 2019-01-30 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその駆動方法
US9634145B2 (en) * 2014-10-29 2017-04-25 Eastman Kodak Company TFT substrate with variable dielectric thickness
US9368490B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement-depletion mode inverter with two transistor architectures
US9368491B2 (en) 2014-10-29 2016-06-14 Eastman Kodak Company Enhancement mode inverter with variable thickness dielectric stack
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US20170200755A1 (en) * 2016-01-12 2017-07-13 Omnivision Technologies, Inc. Flip-Chip Image Sensor Package
JP2016177863A (ja) * 2016-04-11 2016-10-06 株式会社半導体エネルギー研究所 半導体装置
CN110476255B (zh) * 2017-03-29 2023-09-19 夏普株式会社 半导体装置以及半导体装置的制造方法
JP7056274B2 (ja) * 2018-03-19 2022-04-19 株式会社リコー 電界効果型トランジスタの製造方法
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
WO2020213043A1 (ja) * 2019-04-15 2020-10-22 シャープ株式会社 表示装置
JP2021141193A (ja) * 2020-03-05 2021-09-16 株式会社ジャパンディスプレイ 半導体装置、及び表示装置
CN114597220A (zh) * 2022-03-02 2022-06-07 武汉华星光电技术有限公司 指纹采集器件、显示面板
CN115390302A (zh) * 2022-08-23 2022-11-25 广州华星光电半导体显示技术有限公司 液晶显示面板及其制备方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651185A (en) * 1983-08-15 1987-03-17 Alphasil, Inc. Method of manufacturing thin film transistors and transistors made thereby
JPS60103677A (ja) * 1983-11-11 1985-06-07 Seiko Instr & Electronics Ltd 薄膜トランジスタの製造方法
JPH01300567A (ja) * 1988-05-30 1989-12-05 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタおよびその製造方法
US5474941A (en) * 1990-12-28 1995-12-12 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US5828082A (en) * 1992-04-29 1998-10-27 Industrial Technology Research Institute Thin film transistor having dual insulation layer with a window above gate electrode
US6265249B1 (en) * 1994-03-01 2001-07-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US5721164A (en) * 1996-11-12 1998-02-24 Industrial Technology Research Institute Method of manufacturing thin film transistors
US5859463A (en) * 1996-12-23 1999-01-12 General Electric Company Photosensitive imager contact pad structure
JP2000235355A (ja) * 1999-02-15 2000-08-29 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6261880B1 (en) * 1999-05-24 2001-07-17 Chi Mei Electronics Corp Process for manufacturing thin film transistors
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100556702B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4785396B2 (ja) * 2004-03-26 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4450834B2 (ja) * 2004-08-24 2010-04-14 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
KR101261450B1 (ko) * 2006-02-06 2013-05-10 삼성디스플레이 주식회사 액정 표시 장치와 그 제조 방법
US7868960B2 (en) * 2006-02-24 2011-01-11 Sharp Kabushiki Kaisha Active matrix substrate, display device, and television receiver
WO2007097074A1 (ja) * 2006-02-24 2007-08-30 Sharp Kabushiki Kaisha アクティブマトリクス基板、表示装置、テレビジョン受像機、アクティブマトリクス基板の製造方法、ゲート絶縁膜形成方法
JP2007294709A (ja) * 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置、電子機器、および電気光学装置の製造方法
KR101244898B1 (ko) * 2006-06-28 2013-03-19 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
KR101525805B1 (ko) * 2008-06-11 2015-06-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
JP2010206154A (ja) * 2009-02-09 2010-09-16 Hitachi Displays Ltd 表示装置

Also Published As

Publication number Publication date
JP2015165576A (ja) 2015-09-17
JP5731778B2 (ja) 2015-06-10
JP6019159B2 (ja) 2016-11-02
JP2011086927A (ja) 2011-04-28
WO2011033911A1 (en) 2011-03-24
US20110062432A1 (en) 2011-03-17
KR20120071398A (ko) 2012-07-02
TW201126722A (en) 2011-08-01

Similar Documents

Publication Publication Date Title
TWI543376B (zh) 半導體裝置及其製造方法
JP6526738B2 (ja) 液晶表示装置の作製方法
TWI557879B (zh) 電子裝置
TWI505373B (zh) 半導體裝置之製造方法
TWI505445B (zh) 半導體裝置及其製造方法
TWI629769B (zh) 半導體裝置和其製造方法
TWI515872B (zh) 半導體裝置及其製造方法
TWI567935B (zh) 半導體裝置及其製造方法
KR101739154B1 (ko) 반도체 장치 및 그 제조 방법
TWI591646B (zh) 半導體裝置
TWI559552B (zh) 半導體裝置和其製造方法