KR101525805B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101525805B1
KR101525805B1 KR1020080054544A KR20080054544A KR101525805B1 KR 101525805 B1 KR101525805 B1 KR 101525805B1 KR 1020080054544 A KR1020080054544 A KR 1020080054544A KR 20080054544 A KR20080054544 A KR 20080054544A KR 101525805 B1 KR101525805 B1 KR 101525805B1
Authority
KR
South Korea
Prior art keywords
conductor
insulating film
opening
forming
electrode
Prior art date
Application number
KR1020080054544A
Other languages
English (en)
Other versions
KR20090128681A (ko
Inventor
김종인
김장수
이영욱
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020080054544A priority Critical patent/KR101525805B1/ko
Priority to US12/268,725 priority patent/US8537296B2/en
Publication of KR20090128681A publication Critical patent/KR20090128681A/ko
Application granted granted Critical
Publication of KR101525805B1 publication Critical patent/KR101525805B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 제1 도전체, 상기 제1 도전체 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 제2 절연막, 상기 제2 절연막 위에 형성되어 있는 반도체, 그리고 상기 반도체 위에 형성되어 있는 제2 도전체를 포함하고, 상기 제1 절연막의 두께는 상기 제1 도전체의 두께보다 두껍고, 상기 제1 절연막은 상기 제1 도전체를 드러내는 제1 개구부를 포함한다.
RC 지연, 저유전율, 저저항, low-k, 평탄화

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 그 제조 방법에 관한 것이다.
현재 표시 장치는 평판 표시 장치(flat panel display)가 폭발적으로 시장을 점유하면서 급속한 성장을 하고 있다. 평판 표시 장치는 화면의 크기에 비해 두께가 얇은 표시 장치를 말하며, 널리 사용되는 평판 표시 장치로는 액정 표시 장치(liquid crystal display)와 유기 발광 표시 장치(organic light emitting display) 등이 있다.
그 중 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 전기장 생성 전극 이 두 표시판에 각각 구비되어 있는 것이다. 이중에서도 한 표시판에는 복수의 화소 전극이 행렬의 형태로 배열되어 있고 다른 표시판에는 하나의 공통 전극이 표시판 전면을 덮고 있는 구조의 액정 표시 장치가 주류이다. 액정 표시 장치에서의 화상의 표시는 각 화소 전극에 별도의 전압을 인가함으로써 이루어진다. 이를 위해서 화소 전극에 인가되는 전압을 스위칭 하기 위한 삼단자 소자인 박막 트랜지스터를 각 화소 전극에 연결하고 이 박막 트랜지스터를 제어하기 위한 신호를 전달하는 게이트선과 화소 전극에 인가될 데이터 전압을 전달하는 데이터선을 표시판에 설치한다. 박막 트랜지스터는 게이트선을 통하여 전달되는 게이트 신호에 따라 데이터선을 통하여 전달되는 데이터 전압을 화소 전극에 전달 또는 차단하는 스위칭 소자로서의 역할을 한다.
한편 액정 표시 장치를 비롯한 표시 장치 대면적화 고해상도화 되면서 RC 지연 등 신호 지연이 발생하여 각 화소에 충분히 데이터 전압을 충전할 수 없어 표시 특성이 저하된다.
본 발명이 이루고자 하는 기술적 과제는 신호 지연을 방지하여 표시장치의 표시 특성을 향상하는 것이다
본 발명이 이루고자 하는 또 다른 기술적 과제는 표시 장치의 제조 공정을 쉽고 단순하게 하는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 기판, 상기 기판 위에 형성되어 있는 제1 도전체, 상기 제1 도전체 위에 형성되어 있는 제1 절연막, 상기 제1 절연막 위에 형성되어 있는 제2 절연막, 상기 제2 절연막 위에 형성되어 있는 반도체, 그리고 상기 반도체 위에 형성되어 있는 제2 도전체를 포함하고, 상기 제1 절연막의 두께는 상기 제1 도전체의 두께보다 두껍고, 상기 제1 절연막은 상기 제1 도전체를 드러내는 제1 개구부를 포함한다.
상기 제1 도전체의 두께는 0.5μｍ 내지 7μｍ이고, 상기 제1 절연막의 두께는 0.5μｍ 내지 8μｍ일 수 있다.
상기 제1 도전체 또는 상기 제2 도전체는 알루미늄(Al), 은(Ag), 그리고 구리(Cu) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 절연막의 유전 상수는 3.5 이하일 수 있다.
상기 제1 절연막은 무기 절연물 또는 유기 절연물을 포함할 수 있다.
상기 무기 절연물은 불소 도핑된 산화규소(SiO2F), 카본 도핑된 산화규소(SiO2C), 수소 도핑된 산화규소(SiO2H), 다공성 산화규소(porous SiO2), 다공성 카본 산화규소(porous SiO2C) 및 고다공성 산화물(highly porous oxides) 중 적어도 어느 하나를 포함할 수 있다.
상기 유기 절연물은 수소실세스퀴옥산(hydrogen silsesquioxane, HSQ), 메틸실세스퀴옥산(methylsilsesquioxane), 폴리이미드(polyimide), 폴리노르보르넨(polynorbornenes), 벤조사이크로부텐(benzocyclobutene), 방향성 폴리 머(aromatic polymers), 기상 증착 파릴렌(vapor-deposited parylene), 파릴렌F(parylene-F), 불소 도핑된 비정질 카본(fluorine doped amorphous carbon) 및 PTFE 테프론(PTFE teflon) 중 적어도 어느 하나를 포함할 수 있다.
상기 제1 절연막은 평탄면을 가질 수 있다.
상기 제1 도전체, 상기 제2 절연막, 상기 반도체 및 상기 제2 도전체는 박막 트랜지스터를 이루고, 상기 제1 개구부는 상기 박막 트랜지스터에 위치할 수 있다.
상기 제1 개구부의 측면 중 상기 제2 도전체의 아래에 위치하는 부분이 상기 기판과 이루는 각을 제1 경사각이라 하고, 상기 제1 개구부의 측면 중 상기 제2 도전체의 아래에 위치하지 않는 부분이 상기 기판과 이루는 각을 제2 경사각이라 하면, 상기 제1 경사각은 상기 제2 경사각보다 작을 수 있다.
상기 제1 도전체는 게이트 전극과 끝 부분을 포함하는 복수의 게이트선 및 복수의 유지 전극선을 포함하고, 상기 제1 개구부는 상기 게이트 전극의 일부 또는 전부를 드러내는 제2 개구부, 상기 게이트선의 끝 부분을 일부 또는 전부 드러내는 제3 개구부, 그리고 상기 유지 전극선의 일부를 드러내는 제4 개구부를 포함할 수 있다.
상기 제3 개구부는 상기 복수의 게이트선의 끝 부분을 한꺼번에 드러낼 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 도전체를 형성하는 단계, 상기 제1 도전체 위에 제1 절연막을 형성하는 단계, 상기 제1 절연막에 상기 제1 도전체를 드러내는 제1 개구부를 형성하는 단계, 상기 제1 절연 막 위에 제2 절연막을 형성하는 단계, 상기 제2 절연막 위에 반도체를 형성하는 단계, 상기 반도체 위에 소스 전극 및 드레인 전극을 포함하는 제2 도전체를 형성하는 단계, 상기 제2 도전체 위에 보호막을 형성하는 단계, 그리고 상기 보호막 위에 화소 전극을 형성하는 단계를 포함하고, 상기 제1 절연막의 두께는 상기 제1 도전체의 두께보다 두껍다.
상기 제1 도전체를 형성하는 단계는 알루미늄 계열 금속, 은 계열 금속 및 구리 계열 금속 중 적어도 어느 하나를 스퍼터링, 전해 도금, 무전해 도금, 잉크젯 인쇄 및 그라비어 인쇄 중 어느 하나의 방법을 이용해 적층하는 단계를 포함할 수 있다.
상기 제1 도전체의 두께는 0.5μｍ 내지 7μｍ일 수 있다.
상기 제1 절연막을 형성하는 단계 및 상기 제1 개구부를 형성하는 단계는 감광성 유기막을 도포하는 단계, 그리고 상기 감광성 유기막에 광 마스크를 이용하여 빛을 조사하는 단계를 포함할 수 있다.
상기 유기막을 도포하는 단계 이후에 상기 유기막을 연마하여 평탄화하는 단계를 더 포함할 수 있다.
상기 광 마스크는 반투명부, 투명부 및 불투명부를 포함하며, 상기 반투명부는 슬릿, 격자 패턴 및 반투명막 중 어느 하나일 수 있다.
상기 반투명부는 상기 제2 도전체와 상기 제1 개구부의 측면이 중첩하는 부분에 위치할 수 있다.
상기 제1 절연막의 유전 상수는 3.5 이하일 수 있다.
본 발명에 따르면 표시 장치의 신호 지연을 방지하여 표시 특성을 향상시킬 수 있고, 동시에 표시 장치의 제조 공정을 단순하고 쉽게 할 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
먼저, 도 1을 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소의 등가 회로도이다.
도 1을 참고하면, 본 발명의 한 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 그 사이에 들어 있는 액정 층(3)을 포함한다.
하부 표시판(100)에는 게이트선(GL), 데이터선(DL) 및 유지 전극선(SL)을 포함하는 신호선, 게이트선(GL) 및 데이터선(DL)에 연결된 스위칭 트랜지스터(Q), 이에 연결된 화소 전극(PE)이 구비되어 있다.
게이트선(GL)은 게이트 신호를 전달하고 데이터선(DL)은 데이터 신호를 전달하며, 유지 전극선(SL)에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 데이터선(DL)은 게이트선(GL) 및 유지 전극선(SL)과 교차한다.
스위칭 소자(Q)는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 화소 전극(PE)과 연결되어 있다.
다음 상부 표시판(200)에는 공통 전극(CE) 및 색필터(CF)가 구비되어 있다.
공통 전극(CE)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다.
한편 색 표시를 구현하기 위해서는 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 화소(PX)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 1은 공간 분할의 한 예로서 화소(PX)가 화소 전극(PE)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 도 1과는 달리 색 필터(CF)는 하부 표시판(100)의 화소 전극(PE) 위 또는 아래에 둘 수도 있다.
다음 액정층(3)은 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다. 도 1에서와는 달리 공통 전극(CE)이 하부 표시판(100)에 구비되는 경우도 있으며 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
하부 표시판(100)의 화소 전극(PE)과 상부 표시판(200)의 공통 전극(CE)은 두 전극(PE, CE) 사이의 액정층(3)을 유전체로 하여 액정 축전기(Clc)를 이룬다.
또한 화소 전극(PE)과 유지 전극선(SL)은 절연체를 사이에 두고 중첩하여 액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기(Cst)를 이룬다. 그러나 유지 축전기(Cst)는 화소 전극(PE)이 절연체를 매개로 바로 위의 전단 게이트선(GL)과 중첩되어 이루어질 수 있다.
액정 표시판 조립체에는 적어도 하나의 편광자(도시하지 않음)가 구비되어 있다.
이러한 액정 표시판 조립체를 포함하는 액정 표시 장치에서, 화소 전극(PE)은 데이터선(DL)을 통해 데이터 전압을 인가 받고 공통 전극(CE)은 공통 전압(Vcom)을 인가 받는다. 두 전압의 차이는 액정 축전기(Clc)의 충전 전압, 즉 화소 전압으로 나타난다. 액정 분자들은 화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 편광자에 의하여 빛의 투과율 변화로 나타나며, 이를 통해 액정 표시 장치는 영상 을 표시한다.
그러면 도 2 내지 도 4를 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 2는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 3은 도 2의 액정 표시판 조립체를 III-III 선을 따라 잘라 도시한 단면도이고, 도 4는 도 2의 액정 표시판 조립체를 IV-IV' 및 IV'-IV"선을 따라 자른 단면도이다.
도 2 내지 도 4를 참고하면, 본 실시예에 따른 액정 표시판 조립체는 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
먼저, 하부 표시판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode lines)(131)을 포함하는 복수의 게이트 도전체가 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하고 주로 가로 방향으로 뻗으며, 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 게이트 구동부(도시하지 않음)와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 구동부(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.
유지 전극선(131)은 공통 전압(Vcom) 등 소정의 전압을 인가 받으며, 주로 가로 방향으로 뻗어 있다. 각 유지 전극선(131)은 이웃하는 두 게이트선(121) 사 이에 위치하고, 두 게이트선(121)으로부터 거의 동일한 거리를 두고 있다.
게이트 도전체(121, 131)는 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 그리고 구리(Cu)나 구리 합금 등 구리 계열 금속 등 저항이 낮은 금속 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 그러나 게이트 도전체(121, 131)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트 도전체(121, 131)의 두께는 0.5μｍ 내지 7μｍ일 수 있다.
게이트 도전체(121, 131) 위에는 저유전율 절연막(140)이 형성되어 있다.
저유전율 절연막(140)은 수소실세스퀴옥산(hydrogen silsesquioxane, HSQ), 메틸실세스퀴옥산(methylsilsesquioxane, MSQ), 폴리이미드(polyimide), 폴리노르보르넨(polynorbornenes, PN), 벤조사이크로부텐(benzocyclobutene), 방향성 폴리머(aromatic polymers), 기상 증착 파릴렌(vapor-deposited parylene), 파릴렌F(parylene-F), 불소 도핑된 비정질 카본(fluorine doped amorphous carbon) 및 PTFE 테프론(PTFE teflon) 등의 유기 절연물 따위로 만들어진다. 저유전율 절연막(140)은 불소 도핑된 산화규소(SiO2F), 카본 도핑된 산화규소(SiO2C), 수소 도핑된 산화규소(SiO2H), 다공성 산화규소(porous SiO2), 다공성 카본 산화규소(porous SiO2C) 및 고다공성 산화물(highly porous oxides) 등의 무기 절연물로 만들어질 수도 있다. 저유전율 절연막(140)은 3.5 이하의 유전 상수(relative permittivity) 를 가질 수 있으며 표면이 평탄할 수 있다. 저유전율 절연막(140)이 유기 절연물로 이루어진 경우 유기 절연물은 고내열성일 수 있다.
저유전율 절연막(140)의 두께는 0.5μｍ 내지 8μｍ일 수 있으며, 게이트 도전체(121, 131)의 두께보다 두꺼우며 표면이 거의 평탄하다. 따라서 두꺼운 게이트 도전체(121, 131)에 의해 저유전율 절연막(140)의 위쪽에 위치할 다른 층의 단차가 커지는 것을 방지할 수 있으며 단선(disconnection) 등의 불량을 막을 수 있다.
저유전율 절연막(140)에는 게이트 전극(124)을 드러내는 개구부(opening)(143), 유지 전극선(131)의 일부를 드러내는 개구부(145, 147), 그리고 게이트선(121)의 끝 부분(129)의 일부를 드러내는 개구부(141)가 형성되어 있다. 개구부(143)의 네 변 중 왼쪽 변의 중앙 부분과 위쪽 변의 중앙 부분의 측면이 기판(110) 면과 이루는 경사각이 나머지 변 및 나머지 개구부(145, 147, 141)의 측면이 기판(110) 면과 이루는 경사각보다 작으며 매우 완만하다. 따라서 저유전율 절연막(140)의 급격한 높이 변화를 줄여 상부의 금속층 등이 끊어지는 등의 불량을 막을 수 있다.
저유전율 절연막(140) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(148)이 형성되어 있다.
게이트 절연막(148) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 각각의 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 이로부터 복수의 돌출부(154)가 게이트 전극(124)을 향하여 뻗어 나와 있다.
반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 선형 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 게이트 전극(124)을 중심으로 서로 마주하며 쌍을 이루어 반도체(154) 위에 배치되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)을 포함하는 데이터 도전체가 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗어 U자형으로 굽은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 데이터 구동부(도시하지 않음)와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 구동부(도시하지 않음)가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
한편 소스 전극(173)과 드레인 전극(175) 중 개구부(143)의 경계 부분에 위치하는 부분은 하부의 저유전율 절연막(140)의 경사가 완만함에 따라 역시 완만한 경사를 이루며, 소스 전극(173) 및 드레인 전극(175)의 급격한 높이 변화에 의해 발생하는 단선 등의 불량을 방지할 수 있다.
저유전율 절연막(140)의 개구부(143)의 경계 중 경사가 완만한 부분의 위쪽에는 소스 전극(173) 또는 드레인 전극(175) 등의 금속층이 위치하므로 빛샘(light leakage)이 발생해도 이를 충분히 방지할 수 있다.
드레인 전극(175)은 게이트 전극(124)을 중심으로 소스 전극(173)과 마주하며, 넓은 한 쪽 끝 부분(177)과 막대형인 다른 쪽 끝 부분을 포함한다. 넓은 끝 부분(177)은 유지 전극선(131)과 중첩하며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.
데이터 도전체(171, 175)는 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어질 수 있으며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 또는 게이트 도전체(121, 131)와 같이 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 그리고 구리(Cu)나 구리 합금 등 구리 계열 금속 등 저항이 낮은 금속 따위로 만들어질 수 있다.
또한 게이트 도전체(121, 131)와 같이 그 두께가 0.5μｍ 내지 7μｍ일 수 있으며, 이 경우 데이터 도전체(171, 175) 위에는 두꺼운 저유전율 절연막(도시하지 않음)이 더 형성되어 있을 수 있다. 그러나 데이터 도전체(171, 175)는 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
이와 같이 게이트 도전체(121, 131) 또는 데이터 도전체(171, 175)를 저저항 금속으로 만들거나 그 두께를 두껍게 하여 배선 저항을 충분히 낮출 수 있다.
게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 박막 트랜지스터(thin film transistor, TFT)(Q)를 이루며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.
앞에서 설명한 바와 같이, 하부의 저유전율 절연막(140)이 게이트 전극(124)을 드러내는 개구부(143)를 가지므로 박막 트랜지스터(Q)의 채널 부분에는 두꺼운 저유전율 절연막(140)이 존재하지 않는다. 따라서 게이트 전극(124)과 반도체(151)의 돌출부(154) 사이에는 게이트 절연막(148)만이 존재하여 박막 트랜지스터(Q)의 온전류(Ion)가 낮아지는 것을 막을 수 있다.
반도체(151)는 박막 트랜지스터가 위치하는 돌출부(154)를 제외하면 데이터선(171), 드레인 전극(175) 및 그 하부의 저항성 접촉 부재(161, 165,)와 거의 동일한 평면 형태를 가지고 있다. 구체적으로, 저항성 접촉 부재(161, 165)는 데이터선(171) 및 드레인 전극(175)과 실질적으로 동일한 평면 형태를 가지고 있으나, 선형 반도체(151)는 소스 전극(173)과 드레인 전극(175) 사이에 데이터선(171) 및 드레인 전극(175)과 저항성 접촉 부재(161, 165)에 가리지 않고 노출된 부분을 가지고 있다.
데이터 도전체(171, 175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 4.0 이하 의 유전 상수를 가질 수 있고, 감광성(photosensitivity)을 가질 수도 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)의 넓은 끝 부분(177)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(148)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가지며 네 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이다. 화소 전극(191)의 모딴 빗변은 게이트선(121)에 대하여 약 45도의 각도를 이룬다.
화소 전극(191)에는 제1 중앙 절개부(91), 제2 중앙 절개부(92), 제1 상부 절개부(93a), 제1 하부 절개부(93b), 제2 상부 절개부(94a), 제2 하부 절개부(94b)가 형성되어 있으며, 화소 전극(191)은 이들 절개부(91-94b)에 의하여 복수의 영역(partition)으로 분할된다. 절개부(91-94b)는 화소 전극(191)을 이등분하는 가상의 가로 중심선 대하여 거의 반전 대칭을 이룬다.
제1 및 제2 상부 절개부(93a, 94a), 제1 및 제2 하부 절개부(93b, 9b), 제1 중앙 절개부(91)의 빗변, 그리고 제2 중앙 절개부(92)의 사선부는 서로 거의 나란 하며, 게이트선(121)에 대하여 약 45도의 각도를 이룰 수 있다.
화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적, 전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.
접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
다음, 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 화소 전극(191) 사이의 빛샘을 막고 화소 전극(191)과 마주하는 개구 영역을 정의한다.
기판(210) 및 차광 부재(220) 위에는 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(220)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
본 실시예와 달리 차광 부재(220)와 색필터(230)가 하부 표시판(100)에 형성되어 있을 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 (유기) 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며, 공통 전압(Vcom)을 인가 받는다.
공통 전극(270)에는 복수의 절개부(71, 72, 73a, 73b, 74a, 74b) 집합이 형성되어 있다. 절개부(71-74b)는 제1 및 제2 중앙 절개부(71, 72), 제1 및 제2 상부 절개부(73a, 74a), 그리고 제1 및 제2 하부 절개부(73b, 74b)를 포함한다. 절개부(71-74b) 역시 가로 중심선에 대하여 거의 대칭 구조를 이루고 있다. 각 절개부(71-74b)는 비스듬하게 뻗은 적어도 하나의 사선부를 포함하며 각 사선부에는 움푹 패거나 볼록 튀어나온 복수의 노치가 있다.
화소 전극(191) 및 공통 전극(270)의 절개부(91-94b, 71-74b)는 돌기(protrusion)(도시하지 않음)나 함몰부(depression)(도시하지 않음)로 대체할 수 있으며, 절개부(91-94b, 71-74b)의 모양 및 배치는 변형될 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 도포되어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있을 수 있으며, 두 편광자(도시하지 않음)의 투과축은 직교하며 이중 한 투과축은 게이트선(121)에 대하여 나란할 수 있다.
하부 표시판(100)과 상부 표시판(200) 사이에 들어 있는 액정층(3)은 음의 유전율 이방성을 가지는 액정 분자를 포함하며 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판(100, 200)의 표면에 대하여 수직을 이루도록 배향되어 있을 수 있다.
화소 전극(191)과 공통 전극(270)은 그 사이의 액정층(3) 부분과 함께 액정 축전기(Clc)를 이루어 박막 트랜지스터(Q)가 턴 오프된 후에도 인가된 전압을 유지한다.
화소 전극(191)과 연결된 드레인 전극(175)의 넓은 끝 부분(177)은 게이트 절연막(140)과 반도체(154) 및 저항성 접촉 부재(165)를 사이에 두고 유지 전극선(131)과 중첩하여 유지 축전기(Cst)를 이루며, 유지 축전기(Cst)는 액정 축전기(Clc)의 전압 유지 능력을 강화한다. 드레인 전극(175)의 넓은 끝 부분(177)과 유지 전극선(131)이 중첩하는 부분에는 저유전율 절연막(140)이 제거되어 있는 개구부(147)가 위치하므로 유지 축전기(Cst)의 용량을 크게 할 수 있으며 전압 유지 능력이 더욱 강화된다.
데이터 전압이 인가된 화소 전극(191)은 공통 전압(Vcom)을 인가 받는 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이러한 전기장은 표시판(100, 20)의 표면에 직각인 수직 성분과 표시판(100, 200) 표면에 평행하며 절개부(91-94b, 71-74b)와 수직인 수평 성분을 포함한다. 액정 분자들이 기울어지는 방향은 일차적으로 전기장의 수평 성분에 의하여 결정되며 액정 분자들이 기울어지는 방향은 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
또한 앞에서 설명한 바와 같이 금속 도전체(121, 131, 171, 175)를 저항이 낮은 금속으로 만들고 그 두께를 두껍게 하여 배선 저항을 낮추고 저유전율 절연 막(140)을 유전율이 낮은 절연물로 형성함으로써, 액정 표시 장치의 구동시 RC 지연에 의한 신호 지연을 줄일 수 있고, 화소 전압의 충전 시간을 충분히 확보할 수 있다. 특히 대면적 또는 고해상도 액정 표시 장치에 유리하며 액정 표시 장치의 구동시 표시의 불균일성 등의 문제를 해결할 수 있다.
그러면, 도 1 내지 도 4에 도시한 액정 표시판 조립체의 하부 표시판(100)을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 5a 내지 도 11b 및 도 1 내지 도 4를 참고하여 상세하게 설명한다.
도 5a 내지 도 6b, 그리고 도 7a 내지 도 11b는 도 1 내지 도 4에 도시한 액정 표시판 조립체의 하부 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도로서 도 2의 III-III 선 및 IV-IV'-IV" 선을 따라 잘라 도시한 단면도이고, 도 6c는 도 2에 도시한 액정 표시판 조립체의 일부를 도시한 배치도이다.
먼저 도 5a 및 도 5b를 참고하면, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 알루미늄 계열 금속, 은 계열 금속, 그리고 구리 계열 금속 등 저항이 낮은 금속 따위로 게이트 도전층(도시하지 않음)을 적층하고 사진 식각하여 복수의 게이트선(121) 및 복수의 유지 전극선(131)을 포함하는 게이트 도전체(121, 131)를 형성한다. 게이트 도전층(도시하지 않음)의 적층은 스퍼터링(sputtering), 전해 도금(electroplating), 무전해 도금(electroless plating), 잉크젯 인쇄(inkjet printing), 그리고 그라비어 인쇄(gravure printing) 따위의 방법을 이용할 수 있다. 게이트 도전체(121, 131)의 두께는 0.5μｍ 내지 7μｍ일 수 있다. 이 때 게이트 도전층(도시하지 않음)의 적층시 스트레스(stress)로 인하여 기판(110)이 휘는 것을 방지하기 위해 질화 규소(SiNx) 따위로 만들어진 하부 버퍼층(buffer layer)을 부착할 수 있다.
이어서 게이트 도전체(121, 131) 위에 수소실세스퀴옥산(hydrogen silsesquioxane, HSQ), 메틸실세스퀴옥산 (methylsilsesquioxane, MSQ), 폴리이미드(polyimide), 폴리노르보르넨(polynorbornenes, PN), 벤조사이크로부텐(benzocyclobutene), 방향성 폴리머(aromatic polymers), 기상 증착 파릴렌(vapor-deposited parylene), 파릴렌F(parylene-F), 불소 도핑된 비정질 카본(fluorine doped amorphous carbon) 및 PTFE 테프론(PTFE teflon) 등의 감광성 유기 절연물 따위로 저유전율 절연막(140)을 적층한다. 적층한 저유전율 절연막(140)이 평탄하지 않을 경우 연마하여 평탄하게 할 수 있다.
다음 도 6a 내지 도 6c에 도시한 바와 같이 광 마스크(도시하지 않음)를 통하여 저유전율 절연막(140)에 빛을 조사하여 도 7a 및 도 7b에 도시한 바와 같이 개구부(141, 143, 145, 147)를 형성한다.
이때 유기 절연물이 빛이 조사되지 않은 부분이 제거되는 음(negative)의 감광성을 가진 경우, A 영역에 위치하는 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, B 영역에 위치하는 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, C 영역에 위치하는 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. C 영역의 광 마스크(도시하지 않음)는 빛 투과량을 조절하기 위하여 슬릿(slit) 이나 격자 형태의 패턴이 형성되어 있거나 반투명막을 사용할 수 있다. 도 6c를 참고하면, C 영역은 후속 공정에서 형성할 소스 전극(173) 및 드레인 전극(175)과 저유전율 절연막(140)의 개구부(143)의 경계가 만나는 부위에 위치한다.
이러한 광 마스크(도시하지 않음)를 통하여 빛을 조사하면, A 영역의 저유전율 절연막(140)은 남게 되고, B 영역의 저유전율 절연막(140)은 제거되며, C 영역의 저유전율 절연막(140)은 도 7a에 도시한 바와 같이 A 영역과 B 영역 사이에서 기판(110)과 완만한 경사각을 이루게 된다.
저유전율 절연막(140)이 양의 감광성을 가진 경우, 사용되는 광 마스크(도시하지 않음)의 A 및 B 영역의 투명성이 반대로 바뀌며 C 영역은 반투명하다.
다음 도 8a 및 도 8b에 도시한 바와 같이 게이트 도전체(121, 131) 및 저유전율 절연막(140) 위에 게이트 절연막(148), 반도체층(150), 불순물이 도핑된 반도체층(160)을 화학 기상 증착법 등을 이용하여 차례로 적층한다. 이어 스퍼터링 따위의 방법으로 데이터 도전층(170)을 적층한 다음 그 위에 음의 감광막(photo resist)을 도포한다. 다음 광 마스크(도시하지 않음)를 통하여 감광막에 빛을 조사한 후 현상하여 감광막 패턴(52, 54)을 형성한다.
이때 A 영역의 광 마스크(도시하지 않음)는 투명하여 빛이 조사되고, B 영역의 광 마스크(도시하지 않음)는 불투명하여 빛이 조사되지 않으며, C 영역의 광 마스크(도시하지 않음)는 반투명하여 빛이 일부분 조사된다. 빛이 조사되는 부분은 감광막이 남게 되며, 빛이 조사되지 않는 부분은 감광막이 제거되어 A 영역에 위치한 감광막은 두꺼운 감광막 패턴(52)을 형성하고, B 영역에 위치한 감광막은 모두 제거되며, C 영역에 위치한 감광막은 얇은 감광막 패턴(54)을 형성하게 된다. C 영역에 위치하는 광 마스크(도시하지 않음)는 슬릿이나 격자 형태의 패턴을 가지거나 반투명막일 수 있다.
다음 도 9a 및 도 9b에 도시한 바와 같이, B 영역에 위치하는 데이터도전층(170), 불순물이 도핑된 반도체층(160) 및 반도체층(150)을 식각하여 동일한 평면 형태의 복수의 데이터 도전체층(174), 복수의 저항성 접촉층(164), 그리고 복수의 선형 반도체(151)를 형성한다. 다음 C 영역에 위치한 감광막 패턴(54)을 제거한다.
다음 도 10a 및 도 10b에 도시한 바와 같이 감광막 패턴(54)이 존재하지 않는 영역에 위치한 데이터 도전체층(174) 및 저항성 접촉층(164)을 식각하여 박막 트랜지스터의 채널부를 형성하고, 소스 전극(173)을 포함하는 복수의 데이터선(171), 복수의 드레인 전극(175), 돌출부(163)를 포함하는 복수의 선형 저항성 접촉 부재(161), 그리고 복수의 섬형 저항성 접촉 부재(165)를 형성한다. 다음 남은 감광막(52)을 제거한다.
본 실시예와 다르게 감광막(52, 54)이 양성인 경우 광 마스크(도시하지 않음)의 투명성은 반대가 되며 반투명한 부분은 여전히 반투명하다.
다음 도 11a 및 도 11b에 도시한 바와 같이 유기 절연 물질 또는 무기 절연 물질을 도포하거나 적층하여 보호막(180)을 형성한 다음 식각하여 복수의 접촉 구멍(181, 182, 185)을 형성한다. 이때 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 형성하기 위해 게이트 절연막(140)도 함께 식각한다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이 보호막(180) 위에 IZO 또는 ITO 층을 스퍼터링 방법으로 증착하고 패터닝하여 절개부(91-94b)를 포함한 복수의 화소 전극(191)을 형성한다.
본 실시예에서 데이터선(171), 드레인 전극(175), 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 감광막 패턴을 식각 마스크로 이용하여 형성하므로 제조 공정을 단순화할 수 있다. 또한 두꺼운 게이트 도전체(121, 131)의 단차를 보상할 수 있는 별도의 평탄화막이 없어도 평탄화 성질이 좋은 저유전율 절연막(140)을 게이트 도전체(121, 131) 위에 바로 형성함으로써 신호 지연을 막음과 동시에 제조 공정을 쉽고 단순하게 할 수 있다.
다음 도 12 내지 도 15를 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 12는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고, 도 13은 도 12의 액정 표시판 조립체를 XIII-XIII 선을 따라 잘라 도시한 단면도이고, 도 14는 도 12의 액정 표시판 조립체를 XIV-XIV' 및 XIV'-XIV"선을 따라 자른 단면도이고, 도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이다.
본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(100)과 상부 표시판(200) 및 이들 두 표시판(100, 200) 사이에 들어 있는 액정층(3)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조 및 평면 구조는 대개 도 2 내지 도 4에 도시한 액정 표시판 조립체의 층상 구조와 동일하다. 이하 전술한 실시예와 다른 점을 중심으로 설명한다.
게이트 도전체(121, 131) 위에 형성된 저유전율 절연막(140)에는 게이트 전극(124)의 일부를 드러내는 개구부(143), 유지 전극선(131)의 일부를 드러내는 개구부(145, 147), 그리고 게이트선(121)의 끝 부분(129) 전부를 드러내는 개구부(141)가 형성되어 있다.
앞선 실시예와 다르게 개구부(143)는 박막 트랜지스터(Q)의 채널 부분에 한정되어 있다. 저유전율 절연막(140)이 박막 트랜지스터(Q)의 채널 부분에서만 제거됨으로써 게이트 전극(124)과 반도체(154) 사이에는 게이트 절연막(148)만이 존재하여 박막 트랜지스터(Q)의 온전류(Ion)가 낮아지는 것을 막을 수 있다. 또한 본 실시예에서도 개구부(143)의 대부분 측면이 기판(110) 면과 이루는 경사각이 완만하여 소스 전극(173) 및 드레인 전극(175) 등 상부의 금속층이 높은 단차에 의해 끊어지는 등의 불량을 막을 수 있다.
개구부(141)는 앞선 실시예와 다르게 게이트선(121)의 끝 부분(129)을 모두 드러낸다. 따라서 두꺼운 저유전율 절연막(140)의 높은 단차로 인해 게이트선(121)의 끝부분(129)과 외부 장치와의 접착에 불량이 생기는 것을 방지할 수 있다.
이와는 다르게 도 15에 도시한 바와 같이 복수의 게이트선(121)의 끝 부분(129)을 따라 위 아래 방향으로 길게 저유전율 절연막(140)이 제거하여 개구부(141)를 형성함으로써 게이트선(121)의 끝 부분(129)을 한꺼번에 드러낼 수 있다.
게이트 절연막(140) 위에는 복수의 섬형 반도체(154)가 형성되어 있으며, 그 위에는 복수 쌍의 섬형 저항성 접촉 부재(163, 165)가 형성되어 있다. 본 실시예에서는 앞선 실시예와 다르게 저항성 접촉 부재(163, 165)가 그 아래의 반도체(154)와 그 위의 데이터 도전체(171, 175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터 도전체(171, 175)로 가리지 않고 노출된 부분이 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
도 1은 본 발명의 한 실시예에 따른 액정 표시판 조립체에서 한 화소의 등가 회로도이고,
도 2는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고,
도 3은 도 2의 액정 표시판 조립체를 III-III 선을 따라 잘라 도시한 단면도이고,
도 4는 도 2의 액정 표시판 조립체를 IV-IV' 및 IV'-IV"선을 따라 자른 단면도이고,
도 5a 내지 도 6b, 그리고 도 7a 내지 도 11b는 도 1 내지 도 4에 도시한 액정 표시판 조립체의 하부 표시판을 본 발명의 한 실시예에 따라 제조하는 방법을 차례로 도시한 단면도로서 도 2의 III-III 선 및 IV-IV'-IV" 선을 따라 잘라 도시한 단면도이고,
도 6c는 도 2에 도시한 액정 표시판 조립체의 일부를 도시한 배치도이고,
도 12는 본 발명의 한 실시예에 따른 액정 표시판 조립체의 배치도이고,
도 13은 도 12의 액정 표시판 조립체를 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 14는 도 12의 액정 표시판 조립체를 XIV-XIV' 및 XIV'-XIV" 선을 따라 자른 단면도이고,
도 15는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도이다.
<도면의 주요 부분에 대한 부호의 설명>
3: 액정층 11, 21: 배향막
52, 54: 감광막 패턴 71-74b, 91-94b: 절개부
81, 82: 접촉 보조 부재 110, 210: 기판
121: 게이트선 126: 평탄화막
131: 유지 전극선
126: 평탄화막 140: 저유전율 절연막
141, 143, 145, 147: 개구부 148: 게이트 절연막
151, 154: 반도체 161, 163, 165: 저항성 접촉 부재
171: 데이터선 173: 소스 전극
175: 드레인 전극 180: 보호막
181, 182, 185: 접촉 구멍 191: 화소 전극
220: 차광 부재 230: 색필터
250: 덮개막 270: 공통 전극

Claims (20)

  1. 기판,
    상기 기판 위에 형성되어 있는 제1 도전체,
    상기 제1 도전체 위에 형성되어 있는 제1 절연막,
    상기 제1 절연막 위에 형성되어 있는 제2 절연막,
    상기 제2 절연막 위에 형성되어 있는 반도체, 그리고
    상기 반도체 위에 형성되어 있는 제2 도전체
    를 포함하고,
    상기 제1 절연막의 두께는 상기 제1 도전체의 두께보다 두껍고,
    상기 제1 절연막은 상기 제1 도전체를 드러내는 제1 개구부를 포함하고,
    상기 제1 도전체, 상기 제2 절연막, 상기 반도체 및 상기 제2 도전체는 박막 트랜지스터를 이루고,
    상기 제1 개구부는 상기 박막 트랜지스터에 위치하는
    표시 장치.
  2. 제1항에서,
    상기 제1 도전체의 두께는 0.5μｍ 내지 7μｍ인 표시 장치.
  3. 제1항에서,
    상기 제1 도전체 또는 상기 제2 도전체는 알루미늄(Al), 은(Ag), 그리고 구리(Cu) 중 적어도 어느 하나를 포함하는 표시 장치.
  4. 제1항에서,
    상기 제1 절연막의 유전 상수는 3.5 이하인 표시 장치.
  5. 제4항에서,
    상기 제1 절연막은 무기 절연물 또는 유기 절연물을 포함하는 표시 장치.
  6. 제5항에서,
    상기 무기 절연물은 불소 도핑된 산화규소(SiO2F), 카본 도핑된 산화규소(SiO2C), 수소 도핑된 산화규소(SiO2H), 다공성 산화규소(porous SiO2), 다공성 카본 산화규소(porous SiO2C) 및 고다공성 산화물(highly porous oxides) 중 적어도 어느 하나를 포함하는 표시 장치.
  7. 제5항에서,
    상기 유기 절연물은 수소실세스퀴옥산(hydrogen silsesquioxane, HSQ), 메틸실세스퀴옥산(methylsilsesquioxane), 폴리이미드(polyimide), 폴리노르보르넨(polynorbornenes), 벤조사이크로부텐(benzocyclobutene), 방향성 폴리머(aromatic polymers), 기상 증착 파릴렌(vapor-deposited parylene), 파릴렌F(parylene-F), 불소 도핑된 비정질 카본(fluorine doped amorphous carbon) 및 PTFE 테프론(PTFE teflon) 중 적어도 어느 하나를 포함하는 표시 장치.
  8. 제1항에서,
    상기 제1 절연막은 평탄면을 가지는 표시 장치.
  9. 삭제
  10. 제1항에서,
    상기 제1 개구부의 측면 중 상기 제2 도전체의 아래에 위치하는 부분이 상기 기판과 이루는 각을 제1 경사각이라 하고,
    상기 제1 개구부의 측면 중 상기 제2 도전체의 아래에 위치하지 않는 부분이 상기 기판과 이루는 각을 제2 경사각이라 하면,
    상기 제1 경사각은 상기 제2 경사각보다 작은
    표시 장치.
  11. 제1항에서,
    상기 제1 도전체는 게이트 전극과 끝 부분을 포함하는 복수의 게이트선 및 복수의 유지 전극선을 포함하고,
    상기 제1 개구부는
    상기 게이트 전극의 일부 또는 전부를 드러내는 제2 개구부,
    상기 게이트선의 끝 부분을 일부 또는 전부 드러내는 제3 개구부, 그리고
    상기 유지 전극선의 일부를 드러내는 제4 개구부
    를 포함하는
    표시 장치.
  12. 제11항에서,
    상기 제3 개구부는 상기 복수의 게이트선의 끝 부분을 한꺼번에 드러내는 표시 장치.
  13. 기판 위에 제1 도전체를 형성하는 단계,
    상기 제1 도전체 위에 제1 절연막을 형성하는 단계,
    상기 제1 절연막에 상기 제1 도전체를 드러내는 제1 개구부를 형성하는 단계,
    상기 제1 절연막 위에 제2 절연막을 형성하는 단계,
    상기 제2 절연막 위에 반도체를 형성하는 단계,
    상기 반도체 위에 소스 전극 및 드레인 전극을 포함하는 제2 도전체를 형성하는 단계,
    상기 제2 도전체 위에 보호막을 형성하는 단계, 그리고
    상기 보호막 위에 화소 전극을 형성하는 단계
    를 포함하고,
    상기 제1 절연막의 두께는 상기 제1 도전체의 두께보다 두껍고,
    상기 제1 도전체, 상기 제2 절연막, 상기 반도체 및 상기 제2 도전체는 박막 트랜지스터를 이루고,
    상기 제1 개구부는 상기 박막 트랜지스터에 위치하는
    표시 장치의 제조 방법.
  14. 제13항에서,
    상기 제1 도전체를 형성하는 단계는 알루미늄 계열 금속, 은 계열 금속 및 구리 계열 금속 중 적어도 어느 하나를 스퍼터링, 전해 도금, 무전해 도금, 잉크젯 인쇄 및 그라비어 인쇄 중 어느 하나의 방법을 이용해 적층하는 단계를 포함하는 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제1 도전체의 두께는 0.5μｍ 내지 7μｍ인 표시 장치의 제조 방법.
  16. 제13항에서,
    상기 제1 절연막을 형성하는 단계 및 상기 제1 개구부를 형성하는 단계는
    감광성 유기막을 도포하는 단계, 그리고
    상기 감광성 유기막에 광 마스크를 이용하여 빛을 조사하는 단계
    를 포함하는 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 유기막을 도포하는 단계 이후에 상기 유기막을 연마하여 평탄화하는 단계를 더 포함하는 표시 장치의 제조 방법.
  18. 제16항에서,
    상기 광 마스크는 반투명부, 투명부 및 불투명부를 포함하며,
    상기 반투명부는 슬릿, 격자 패턴 및 반투명막 중 어느 하나인
    표시 장치의 제조 방법.
  19. 제18항에서,
    상기 반투명부는 상기 제2 도전체와 상기 제1 개구부의 측면이 중첩하는 부분에 위치하는 표시 장치의 제조 방법.
  20. 제13항에서,
    상기 제1 절연막의 유전 상수는 3.5 이하인 표시 장치의 제조 방법.
KR1020080054544A 2008-06-11 2008-06-11 표시 장치 및 그 제조 방법 KR101525805B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080054544A KR101525805B1 (ko) 2008-06-11 2008-06-11 표시 장치 및 그 제조 방법
US12/268,725 US8537296B2 (en) 2008-06-11 2008-11-11 Display device wherein a thickness of a first insulating layer is greater than a thickness of a first conductor and wherein the first insulating layer completely covers lateral side surfaces of the first conductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080054544A KR101525805B1 (ko) 2008-06-11 2008-06-11 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090128681A KR20090128681A (ko) 2009-12-16
KR101525805B1 true KR101525805B1 (ko) 2015-06-05

Family

ID=41413916

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080054544A KR101525805B1 (ko) 2008-06-11 2008-06-11 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8537296B2 (ko)
KR (1) KR101525805B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3227353B2 (ja) * 1995-07-13 2001-11-12 東芝セラミックス株式会社 炭化珪素膜被覆部材及びその製造方法
KR20120071398A (ko) * 2009-09-16 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US20130021385A1 (en) * 2011-07-22 2013-01-24 Shenzhen China Star Optoelectronics Technology Co, Ltd. Lcd device and black frame insertion method thereof
KR101914168B1 (ko) 2011-08-10 2018-11-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101975263B1 (ko) * 2012-02-07 2019-05-08 삼성디스플레이 주식회사 박막트랜지스터 표시판과 이를 제조하는 방법
CN103178119B (zh) * 2013-03-25 2015-07-29 京东方科技集团股份有限公司 阵列基板、阵列基板制备方法以及显示装置
CN103941504B (zh) * 2014-02-08 2016-05-11 北京京东方光电科技有限公司 显示面板、显示装置以及显示面板的制作方法
TWI553836B (zh) 2014-05-07 2016-10-11 群創光電股份有限公司 顯示裝置
KR20160084537A (ko) * 2015-01-05 2016-07-14 삼성디스플레이 주식회사 박막 트랜지스터 기판
JP6494341B2 (ja) * 2015-03-13 2019-04-03 株式会社ジャパンディスプレイ 表示装置
CN105161506B (zh) 2015-10-29 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10763005B2 (en) 2017-05-08 2020-09-01 General Electric Company Insulation for conductors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000317A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651350A (ja) 1992-08-03 1994-02-25 Alps Electric Co Ltd 表示装置
JPH06163585A (ja) 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JPH06326130A (ja) 1993-05-17 1994-11-25 Matsushita Electric Ind Co Ltd 平坦化方法と平坦化素子
JPH07333648A (ja) 1994-06-07 1995-12-22 Mitsubishi Electric Corp 液晶表示装置およびその製法
JPH0823102A (ja) 1994-07-08 1996-01-23 Matsushita Electric Ind Co Ltd 電子部品及びその製造方法
JP3268723B2 (ja) * 1996-03-25 2002-03-25 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
KR100628256B1 (ko) 2000-09-01 2006-09-27 엘지.필립스 엘시디 주식회사 액정표시장치 및 제조방법
KR20030073006A (ko) 2002-03-08 2003-09-19 삼성전자주식회사 저유전율 절연막을 사용하는 박막 트랜지스터 기판 및 그제조 방법
WO2005055309A1 (en) 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
KR100659912B1 (ko) * 2003-12-03 2006-12-20 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR20050064661A (ko) 2003-12-24 2005-06-29 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
JP4503356B2 (ja) * 2004-06-02 2010-07-14 東京エレクトロン株式会社 基板処理方法および半導体装置の製造方法
KR100726090B1 (ko) * 2004-12-30 2007-06-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4341054B2 (ja) 2005-04-28 2009-10-07 株式会社フューチャービジョン 液晶表示装置及びその製造方法
JP4395659B2 (ja) 2005-12-20 2010-01-13 株式会社フューチャービジョン 液晶表示装置とその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000317A (ko) * 2005-06-27 2007-01-02 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US8537296B2 (en) 2013-09-17
KR20090128681A (ko) 2009-12-16
US20090309099A1 (en) 2009-12-17

Similar Documents

Publication Publication Date Title
KR101525805B1 (ko) 표시 장치 및 그 제조 방법
KR100961946B1 (ko) 수직 배향형 액정 표시 장치
JP5351388B2 (ja) 表示装置
JP4241391B2 (ja) 液晶表示装置及び薄膜トランジスタ表示板
KR101177720B1 (ko) 액정표시장치와 그 제조방법
JP2012141579A (ja) 液晶表示装置及びその製造方法
TWI394280B (zh) 薄膜電晶體陣列面板
KR101479997B1 (ko) 액정 표시 장치 및 그 제조 방법
US8304772B2 (en) Thin-film transistor array panel and method of fabricating the same
KR20040107674A (ko) 표시 장치용 표시판 및 그 표시판을 포함하는 액정 표시장치
KR20050000129A (ko) 액정 표시 장치
KR20120061383A (ko) 표시 장치 및 그 제조 방법
KR20060131018A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20060128601A (ko) 박막 트랜지스터 표시판
KR102545697B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080030761A (ko) 박막 트랜지스터 표시판의 제조 방법
KR20060128521A (ko) 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법
KR20120109856A (ko) 표시 장치 및 그 제조 방법
KR20060123996A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR101152121B1 (ko) 표시 장치와 박막 트랜지스터 표시판 및 그 제조 방법
KR20080003985A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20060123997A (ko) 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치
KR20050024639A (ko) 액정 표시 장치의 제조 방법
KR20080053645A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070037069A (ko) 액정표시장치와 그 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5