KR20060131018A

KR20060131018A - 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는액정 표시 장치

Info

Publication number: KR20060131018A
Application number: KR1020050050842A
Authority: KR
Inventors: 이영욱; 김시열; 김성진
Original assignee: 삼성전자주식회사
Priority date: 2005-06-14
Filing date: 2005-06-14
Publication date: 2006-12-20

Abstract

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 투명한 도전체로 이루어진 공통 전극 도전층을 증착하는 단계, 공통 전극 도전층 위에 3개의 층으로 게이트 도전층을 증착하는 단계, 공통 전극 도전층 및 게이트 도전층을 제1 노광 마스크를 이용하여 사진 식각하여 공통 전극 및 게이트선을 형성하는 단계, 게이트선 및 공통 전극 위에 게이트 절연막, 반도체층 및 도전층을 순차적으로 적층하는 단계, 도전층 및 반도체층을 제2 노광 마스크를 이용하여 사진 식각하여 소스 전극을 포함하는 데이터선, 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극 및 이들 하부의 반도체 패턴을 형성하는 단계, 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 게이트 도전층은 제1 도전층은 공통 전극과 동일한 물질로 이루어지며, 제2 도전층은 내화성 금속으로 이루어지며, 제3 도전층은 알루미늄을 포함하는 것이 바람직하다. 따라서, 본 발명에 따른 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치는 하나의 기판에 형성된 공통 전극 위에 화소 전극을 중첩되게 배치함으로써, 시야각을 넓힐 수 있고, 구동 전압을 낮출 수 있으며, 개구율을 크게 할 수 있다. 또한, 게이트선 및 공통 전극을 하나의 노광 마스크로 형성하고, 반도체층, 저항성 접촉층 및 데이터선을 하나의 노광 마스크로 형성함으로써 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮출 수 있다.

액정표시장치, PLS, 공통전극, MoAlMo, 건식식각

Description

박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치{THIN FILM TRANSISTOR ARRAY PANEL, MANUFACTURING METHOD THEREOF, AND LIQUID CRYSTAL DISPLAY INCLUDING THE SAME}

도 1은 본 발명의 한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2a는 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도이고, 도 2b는 도 1의 박막 트랜지스터 표시판을 IIb-IIb' 선 및 IIb'-IIb" 선을 따라 잘라 도시한 단면도이다.

도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 전극을 나타내는 배치도이고,

도 4는 도 3에서 IV-IV 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 기판 및 하부 기판사이의 등전위선 및 전기력선을 함께 도시한 도면이고,

도 5는 본 발명의 한 실시예에서 액정 분자들의 비틀림각 변화를 설명하기 위한 도면이고,

도 6은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이고,

도 7은 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이고,

도 8은 본 발명의 한 실시예에서 액정 분자들의 경사각 변화를 설명하기 위한 도면이고,

도 9는 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고,

도 10은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고,

도 11은 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도로서, 도 1 내지 도 2b의 박막 트랜지스터 표시판을 제조하는 첫 단계의 박막 트랜지스터 표시판의 단면도이고,

도 12는 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도로서, 도 11 다음 단계의 단면도이고,

도 13은 도 12 다음 단계의 박막 트랜지스터 표시판의 배치도이고,

도 14a 및 14b는 각각 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa 선 및 XIVb-XIVb', XIVb'-XIVb" 선을 따라 잘라 도시한 단면도이며,

도 15 및 도 16은 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa 선을 따라 잘라 도시한 단면도로서, 도 14a 다음 단계의 단면도이고,

도 17은 도 16 다음 단계의 박막 트랜지스터 표시판의 배치도이고,

도 18a 및 18b는 각각 도 17의 박막 트랜지스터 표시판을 XVIIIa-XVIIIa 선 및 XVIIIb-XVIIIb', XVIIIb'-XVIIIb" 선을 따라 잘라 도시한 단면도이며,

도 19는 도 17 다음 단계의 박막 트랜지스터 표시판의 배치도이고,

도 20a 및 20b는 각각 도 19의 박막 트랜지스터 표시판을 IIXa-IIXa 선 및 IIXb-IIXb', IIXb'-IIXb" 선을 따라 잘라 도시한 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

110: 기판 121, 129: 게이트선

124: 게이트 전극 131: 공통 전극

140: 게이트 절연막 151, 154: 반도체

161, 165: 저항성 접촉 부재 171, 179: 데이터선

173: 소스 전극 175: 드레인 전극

180: 보호막 181, 182, 185: 접촉 구멍

190: 화소 전극 81, 82: 접촉 보조 부재

본 발명은 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치에 관한 것이다.

일반적으로 액정 표시 장치는 양 기판 또는 한 기판의 내면에 전극을 가지고 있으며, 광학적 스위칭 매개체로서 두 전극 사이에 액정 물질층을 둔 표시 장치로서, 양 전극에 전위차를 주면 그 전위차로 인하여 액정 분자들이 재배열되고, 재배열된 액정 분자들이 빛을 산란시키거나 빛의 투과 특성을 변화시킴으로써 화상을 표시한다.

종래의 액정 표시 장치의 한 예로서, 아래 위 두 기판의 내면에 각각 형성되어 있는 위 전극과 아래 전극 사이에 네마틱 액정 물질이 삽입되어 있으며, 액정 분자들은 기판에 평행하게 비틀려 배향되어 있는 미국 특허 제5,576,861호에 개시된 비틀린 네마틱형 액정 표시 장치를 들 수 있다. 이 액정 표시 장치에서는 아래 위 전극에 전압을 인가하여 전위차를 주면 양 기판에 수직한 전기장이 형성되고, 액정 분자의 장축 방향을 전기장의 방향과 평행하게 배열시키려는 토크(torque)(이 토크의 크기는 전기장의 세기에 의존함), 즉 유전율 이방성으로 인한 토크와 러빙 등의 배향 처리를 통하여 발생하며 액정 분자의 장축 방향을 특정한 방향을 향하도록 배열시키려는 탄성 토크가 평형을 이루도록 액정 분자들이 재배열된다.

종래의 액정 표시 장치의 또 다른 예로는, 한쪽 기판 위에 줄 모양의 두 전극을 서로 평행하게 배치하고 그 사이에 액정 물질층을 두며, 액정 분자들은 기판에 평행하게 배향한 미국 특허 제5,598,285호에 개시되어 있는 액정 표시 장치를 들 수 있다. 이 액정 표시 장치에서는 전극 사이에 전위차를 주어, 본질적으로 기판에 평행하고 두 전극에 수직한 방향으로 전기장을 형성하고, 액정 물질의 유전율 이방성으로 인한 토크와 배향 처리로 인한 탄성 토크가 평형을 이루도록 액정 분자들이 재배열한다.

이러한 종래의 액정 표시 장치는 각각 문제점을 가지고 있다.

비틀린 네마틱형 액정 표시 장치의 가장 큰 문제점은 시야각이 좁다는 것이다. 이 액정 표시 장치에서는 표시 장치를 바라보는 사람의 눈의 방향과 표시 장치의 표면에 수직인 방향과 이루는 각이 커질수록, 액정 분자들의 장축 방향과 단축 방향의 굴절률 차이인 복굴절성(△n)과 액정층의 두께(d)의 곱, 즉 △nㆍd 값이 커지고, 이에 따라 대비비가 급격히 저하된다. 그 뿐 아니라, 밝기가 뒤바뀌는 계조 반전의 현상도 나타난다. 따라서 시야각이 매우 좁고, 그 시야각보다 큰 각도로 표시 장치를 바라보는 경우 정면에서 보는 화상에 비하여 화질이 급격히 나빠진다.

시야각을 보상하기 위하여, 앞에서 언급한 미국 특허 제5,576,861호에서와 같이, 위상차 보상판 등을 이용하여 시야각을 넓히는 방법이 제시되고 있으나, 부가적인 부분인 보상판을 부착하는 부가적인 공정이 필요하기 때문에 비용이 높아지고 공정이 늘어날 뿐 아니라, 보상판을 사용하더라도 시야각의 한계는 여전히 남아 있다.

두 번째 장치에서는 두 전극 사이의 영역에 위치하는 전기장이 두 전극으로부터 멀어질수록 작아지기 때문에, 노멀리 블랙 모드(normally black mode)에서 빛을 통과시키기 위한 최소의 전압(문턱 전압)이 높을 뿐 아니라 빛을 최대한 통과시키는 전압(포화 전압) 또한 높아서 전체적으로 소비 전력이 커지는 문제점이 있다. 또한 모든 전극이 하나의 기판에 형성되어 있을 뿐 아니라, 충분한 정전 용량을 확보하기 위하여 화소 전극과 공통 전극이 절연막을 사이에 두고 중첩되는 부분을 두어야 하므로 빛이 통과하는 개구율이 작아지는 문제점이 있다.

본 발명의 기술적 과제는 넓은 시야각을 확보하고, 낮은 전압으로 액정을 구동하여 소비 전력을 낮추며, 개구율을 크게 하는 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.

또한, 본 발명의 다른 기술적 과제는 제조 공정수가 단순화된 박막 트랜지스터 표 시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치를 제공하는 것이다.

본 발명에 따른 박막 트랜지스터 표시판은 기판, 상기 기판 위에 형성되어 있으며, 3개의 도전층으로 이루어진 복수의 게이트선, 상기 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극, 상기 게이트선 및 공통 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있으며 상기 공통 전극과 중첩하고 있는 복수의 화소 전극을 포함하고, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이의 부분을 제외한 영역에서 상기 데이터선 및 드레인 전극과 실질적으로 동일한 평면적 모양으로 형성되어 있고, 상기 게이트선의 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 상기 게이트선의 제2 도전층은 내화성 금속으로 이루어지며, 상기 게이트선의 제3 도전층은 알루미늄을 포함하는 것이 바람직하다.

또한, 상기 공통 전극은 상기 화소 전극 사이에서 연속적인 면으로 이루어져 있으며, 상기 게이트선 위에 내화성 금속으로 이루어진 제4 도전층이 더 형성되어 있는 것이 바람직하다.

또한, 본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은 기판 위에 투명한 도전체로 이루어진 공통 전극 도전층을 증착하는 단계, 상기 공통 전극 도전층 위에 3개의 층으로 게이트 도전층을 증착하는 단계, 상기 공통 전극 도전층 및 게이트 도전층을 제1 노광 마스크를 이용하여 사진 식각하여 공통 전극 및 게이트선을 형성하는 단계, 상기 게이트선 및 공통 전극 위에 게이트 절연막, 반도체층 및 도전층을 순차적으로 적층하는 단계, 상기 도전층 및 반도체층을 제2 노광 마스크를 이용하여 사진 식각하여 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극 및 이들 하부의 반도체 패턴을 형성하는 단계, 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며, 상기 게이트 도전층은 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 제2 도전층은 내화성 금속으로 이루어지며, 제3 도전층은 알루미늄을 포함하는 것이 바람직하다.

또한, 상기 제1 노광 마스크를 이용하여 공통 전극 및 게이트선을 형성하는 단계는 상기 게이트 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분 및 상기 게이트 도전층을 노출하는 제3 부분을 가지는 제1 감광막 패턴을 형성하는 단계, 상기 제1 감광막 패턴을 이용하여 상기 제3 부분에 의해 노출된 게이트 도전층 및 그 아래의 공통 전극 도전층을 식각하는 단계, 상기 제1 감광막 패턴의 제1 부분을 제거하는 단계, 상기 제1 부분이 제거되어 노출된 상기 게이트 도전층을 식각하는 단계를 포함하는 것이 바람직하다.

또한, 상기 제1 부분은 상기 공통 전극 상부에 위치하도록 형성하고, 상기 제2 부분은 상기 게이트선 상부에 위치하도록 형성하는 것이 바람직하다.

또한, 상기 제3 부분에 의해 노출된 게이트 도전층 및 그 아래의 공통 전극 도전층은 건식 식각하고, 상기 제1 감광막 패턴의 제1 부분은 건식 식각으로 제거하며, 상기 제1 부분이 제거되어 노출된 상기 게이트 도전층은 건식 식각하는 것이 바람직하다.

또한, 상기 제2 노광 마스크를 이용하여 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분 및 하부막을 노출하는 제3 부분을 가지는 제2 감광막 패턴을 형성하는 것이 바람직하다.

또한, 상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 것이 바람직하다.

또한, 본 발명에 따른 액정 표시 장치는 제1 기판, 상기 제1 기판 위에 형성되어 있으며, 3개의 도전층으로 이루어진 복수의 게이트선, 상기 제1 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극, 상기 게이트선 및 공통 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있으며 상기 공통 전극과 중첩하고 있는 복수의 화소 전극을 포함하고, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이의 부분을 제외한 영역에서 상기 데이터선 및 드레인 전극과 실질적으로 동일한 평면적 모양으로 형성되어 있고, 상기 게이트선의 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 상기 게이트선의 제2 도전층은 내화성 금속으로 이루어지며, 상기 게이트선의 제3 도전층은 알루미늄을 포함하는 박막 트랜지스터 표시판, 상기 제1 기판과 대향하고 있는 제2 기판, 상기 제2 기판 위에 형성되어 있는 색필터를 포함하는 색필터 표시판, 상기 박막 트랜지스터 표시판 및 색필터 표시판 사이에 주입되어 있는 액정층을 포함하는 것이 바람직하다.

또한, 하나의 화소는 적어도 하나의 상기 화소 전극과 공통 전극으로 이루어지며, 상기 공통 전극은 인접한 화소의 공통 전극과 연결되어 있는 것이 바람직하다.

또한, 상기 공통 전극 및 화소 전극이 중첩되는 부분에 대응하는 액정층의 일부가 화상 표시 영역의 일부가 되는 것이 바람직하다.

또한, 상기 화상 표시 영역의 액정 분자들은 비틀림각 및 경사각을 가지는 것이 바람직하다.

또한, 상기 공통 전극 및 화소 전극 사이에 발생하는 전기장은 포물선 모양의 전기력선이며, 상기 전기력선은 상기 공통 전극 또는 화소 전극 위에서 수직 및 수평 성분을 가지는 것이 바람직하다.

또한, 상기 공통 전극의 선폭은 상기 화소 전극의 선폭보다 큰 것이 바람직하며, 상기 제1 및 제2 기판의 바깥면에 각각 부착되어 있는 편광판을 더 포함하는 것이 바람직하다.

또한, 상기 화소 전극과 상기 공통 전극은 일부 중첩되어 유지 축전기를 이루는 것이 바람직하다.

그러면, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예에 대하여 첨부한 도면을 참고로 하여 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1, 도 2a 및 도 2b를 참고로 하여 본 발명의 바람직한 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.

투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 공통 전극(common electrode)(131)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다.

게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 집적 회로 칩의 형태로 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착될 수 있고, 또는 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.

공통 전극(131)은 공통 전압(common voltage)을 인가 받으며 게이트선(121) 사이의 공간을 거의 채우며 배치되어 있다. 공통 전극(131)은 가로 방향으로 길게 뻗어 있으며 공통 전극(131)의 밑면의 일부(132)는 오목한 모양으로 길게 파여져 있다.

게이트선(121)은 4중층으로 이루어져 있다. 게이트선(121)의 제1 도전층은 공통 전극과 동일한 물질로 이루어지며, 게이트선의 제2 도전층은 ITO, IZO 또는 ITON 등의 투명한 도전 물질로 이루어진 제1 도전층과 접촉하고 있으므로 이들과 접촉 특성이 우수한 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지고, 제3 도전층은 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지며, 제4 도전층은 ITO나 IZO와의 접촉 특성이 우수한 내화성 금속 또는 이들의 합금으로 만들어진다. 제2 내지 제4 도전체의 삼중막 구조의 예로는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막을 들 수 있다.

게이트선(121)은 제1 도전층 위에 내화성 금속 하부막(도시하지 않음)과 저저항 상부막(도시하지 않음)을 포함하는 이중막 구조를 형성할 수 있다. 이중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

도 2a 및 도 2b에서 게이트 전극(124) 및 게이트선의 끝부분(129)에 대하여 제2 도전층은 영문자 p를, 제3 도전층은 영문자 q를, 제4 도전층은 영문자 r을 도면 부호에 덧붙여 표기하였다. 이 때, 제1 도전층은 도면 부호 134 및 139로 표기하였다.

공통 전극(131)은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 ITON(indium tin oxide nitride) 등의 투명한 도전 물질로 만들어질 수 있다.

게이트선(121) 및 공통 전극(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30도 내지 약 80도인 것이 바람직하다.

게이트선(121) 및 공통 전극(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다. 게이트 절연막(140)은 게이트선(121) 및 공통 전극(131)이 서로 단락되는 것을 방지한다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.

반도체(151)와 저항성 접촉 부재(161, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30도 내지 80도 정도이다.

저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.

드레인 전극(175)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다. 그러나 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(151) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 무기 절연물로 만들어지며, 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다. 그러나 보호막(180)은 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.

보호막(180) 위에는 복수의 화소 전극(pixel electrode line)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 등의 투명한 도전 물질로 만들어질 수 있다.

화소 전극(191)은 주로 세로 방향으로 뻗어 공통 전극(131)과 중첩한다. 이 때, 화소 전극(191)의 하단은 서로 연결되어 있다. 화소 전극(191)은 데이터선(171)과 평행한 방향으로 복수개의 가지가 선형으로 뻗어있다. 공통 전극(131)이 데이터선(171)과 중첩되는 부분은 기생용량이 발생하여 화상 신호를 지연시키므로 공통 전극(131) 중에서 데이터선(171)과 중첩되는 부분은 제거하고 일부(132)만을 남겨두어 인접하는 공통 전극(131)을 서로 연결한다.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압을 인가 받는 공통 전극(131)과 함께 전기장을 생성함으로써 두 전극(191, 131) 위에 위치하는 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(131)은 유지 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

이하에서 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치에 의해 액정 표시 장치가 동작하는 방법에 대해 상세히 설명한다.

도 3은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 전극을 나타내는 배치도이고, 도 4는 도 3에서 IV-IV 선을 잘라 도시한 액정 표시 장치의 단면도로서, 상부 기판 및 하부 기판 사이의 등전위선 및 전기력선을 함께 도시한 도면이다.

도 3 및 도 4에 도시한 바와 같이, 하부 기판(110) 위에는 면형의 공통 전극(131)이 형성되어 있으며, 공통 전극(131) 위에는 게이트 절연막(140) 및 보호막(180)이 덮여 있고, 보호막(180) 위에는 폭이 좁은 다수의 화소 전극(191)이 세로 방향으로 서로 평행하게 형성되어 있다. 화소 전극(191)의 폭은 화소 전극 (191)사이의 간격보다 작다. 화소 전극 (191) 위에는 폴리이미드(polyimide) 따위의 물질로 만들어진 배향막(alignment layer)(11)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 하부 기판(110)의 바깥 면에는 편광판(12)이 부착되어 있다.

상부 기판(210) 위에는 색필터(230)가 형성되어 있으며, 색필터(230) 위에는 폴리이미드 따위의 물질로 만들어진 배향막(21)이 도포되어 있으며 이들은 수평 배향막일 수 있다. 상부 기판(210)의 바깥 면에는 편광판(22)이 부착되어 있다.

그리고, 두 기판(110, 211)의 배향막(11, 21) 사이에는 양의 유전율 이방성을 가지는 액정층(3)이 주입되어 있다. 따라서, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 화소 전극(191)의 방향과 평행하도록 배향되어 있으며, 전압이 인가된 경우에는 그 장축이 화소 전극(191)의 방향과 수직하도록 배향되며 이에 따라 액정층을 통과하는 빛의 편광이 달라진다.

이러한 액정 표시 장치는 하부 기판(110)의 하부에 위치하는 조명부(backlight unit)(도시하지 않음)로부터 발생한 빛의 투과율을 조절하여 표시 동작을 할 수도 있지만, 반사형 액정 표시 장치의 경우에는 아래 편광판(12)은 필요하지 않다. 반사형 액정 표시 장치의 경우에는 화소 전극(191)과 공통 전극(131) 모두를 불투명하고 반사율이 높은 알루미늄(Al) 등의 물질로 만드는 것이 바람직하다.

도 4에 도시한 바와 같이, 이러한 액정 표시 장치의 공통 전극(131) 및 화소 전극(191)에 전압을 인가하여 전위차를 주면 전기장이 생성된다. 도 4에 실선으로 도시한 것은 등전위선이며, 점선으로 도시한 것은 전기력선이다.

전기장의 형태는 화소 전극(191) 위의 좁은 영역(NR)의 세로 방향 중앙선(C)(실제로는 면에 해당함) 및 화소 전극(191) 사이의 넓은 영역(WR)의 세로 방향 중앙선(B)(실제로는 면에 해당함)에 대하여 대칭이다. 좁은 영역(NR)의 중앙선(C)으로부터 넓은 영역(WR)의 중앙선(B)까지의 영역에는 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A)(실제로는 면에 해당함)에 정점을 두고 있는 반타원 모양 또는 포물선 모양(이하에서는 편의상 반타원 모양인 것으로 설명한다)의 전기력선 형태를 가지는 전기장이 생성된다. 전기력선의 접선은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에서 기판(10)에 대하여 거의 평행하고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙 위치에서는 기판(10)에 대하여 거의 수직이 된다. 또한, 타원의 중심 및 세로 방향 정점은 좁은 영역(NR)과 넓은 영역(WR)의 경계선(A) 상에 위치하고, 가로 방향의 두 정점은 각각 넓은 영역(WR) 및 좁은 영역(NR)에 위치한다. 이때, 좁은 영역(NR)에 위치하는 가로 방향 정점은 넓은 영역(WR)에 위치하는 가로 방향 정점에 비하여 타원의 중심으로부터의 거리가 짧기 때문에 타원은 경계선(A)에 대하여 대칭을 이루지 않는다. 또한, 전기력선의 밀도가 위치에 따라 달라지고 전기장의 세기도 이에 비례하여 달라진다. 따라서, 좁은 영역(NR)과 넓은 영역(WR) 사이의 경계선(A-A) 상에서 전기장의 세기가 가장 크고, 좁은 영역(NR) 및 넓은 영역(WR)의 중앙선(C-C, B-B)으로 갈수록, 그리고 상부 기판(210)으로 갈수록 작아진다.

그러면, 이러한 전기장에 의하여 액정 분자가 재배열된 상태를 기판에 수평인 성분과 이에 수직인 성분으로 나누어 살펴본다. 먼저, 초기 상태를 설명한다.

두 배향막(11, 21)은 러빙 또는 자외선 조사법으로 배향 처리되어, 액정 분자들이 모두 한 방향으로 배열하되 기판(110, 210)에 대하여 약간의 선경사각을 가지지만 거의 수평이 되고, 기판(110, 210)에 평행한 면상에서 볼 때 화소 전극(191) 방향 및 이에 수직인 방향에 대하여 일정 각을 이루도록 배열되어 있다. 편광판(12, 22)의 편광축은 서로 직교하도록 배치하며, 하부 편광판(12)의 편광축은 러빙 방향과 거의 일치한다.

다음, 화소 전극(191) 및 공통 전극(131)에 각각 전압을 인가하되, 화소 전극(191)에 높은 전압을 인가한다. 이 때 액정 분자의 배열은 전기장에 의한 힘(전기장의 방향과 세기에 의존)과 배향 처리로 인하여 발생하는 탄성 복원력이 평형을 이룸으로써 결정된다.

이러한 액정 분자의 재배열 상태를 기판에 평행한 성분과 수직인 성분으로 나누어 살펴본다. 설명의 편의상 기판에 수직인 방향을 z축, 기판과 평행하고 화소 전극(191) 방향에 수직인 방향을 x축, 화소 전극(191)의 방향에 평행한 방향을 y축으로 정한다. 즉, 도 3에서 왼쪽에서 오른쪽을 향하는 방향을 x축, 화소 전극(191)을 따라 아래에서 위로 향하는 방향을 y축, 도 4에서 하부 기판(110)에서 상부 기판(210)을 향하는 방향을 z축으로 정한다.

먼저, 액정 분자(310)의 비틀림각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 평행한 면(xy 평면) 위에서 이루는 각의 변화를 도 5, 도 6 및 도 7을 참고로 설명한다.

도 5는 본 발명의 한 실시예에서 액정 분자들의 비틀림각 변화를 설명하기 위한 도면이고, 도 6은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이고, 도 7은 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 비틀림각 변화를 도시한 그래프이다.

도 5에 도시한 바와 같이, 러빙 방향은 벡터

로, 전기장의 x-y 평면 성분은 벡터

로, 아래 편광판(12)의 광축은 벡터

로 나타내었으며, 러빙 방향이 x축과 이루는 각은 ΨR로, 액정 분자의 장축이 x축과 이루는 각을 ΨLC로 나타내었다. 그런데 여기에서 아래 편광판(12)의 광축은 러빙 방향과 일치하므로 아래 편광판(12)의 광축이 x축과 이루는 각 ΨP=ΨR이다.

전기장의 x-y 평면 성분(

)의 방향은 경계선(A)으로부터 넓은 영역(WR)의 중앙선(B)에 이르기까지는 양의 x 방향이고, 넓은 영역(WR)의 중앙선(B)으로부터 다음 경계선(D)까지는 음의 x 방향이다. 전기장 성분의 세기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아져 중앙선(B-B) 상에서는 0이 된다.

배향 처리에 의한 탄성적 복원력의 크기는 xy 평면 상에서는 위치에 관계없이 일정하다. 액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 하므로, 도 6에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 장축 방향이 전기장 성분(

)에 대하여 거의 평행하고 러빙 방향에 대해서는 큰 각도를 가지지만, 영역(NR, WR)의 중심선(C, B)으로 갈수록 액정 분자의 장축이 러빙 방향에 대하여 이루는 각(│ΨR-ΨLC│)이 작아지고, 중심선(B, C)에서는 액정 분자의 장축과 러빙 방향이 동일해진다. 아래 편광판(20)의 광축은 러빙 방향과 평행하므로, 아래 편광판(20)의 광축과 액정 분자의 장축이 이루는 각도도 이와 동일한 분포를 가지며, 이 값은 빛의 투과율과 밀접한 관련이 있다.

좁은 영역(NR)과 넓은 영역(WR)의 폭의 비를 변화시켜 다양한 형태의 전기장을 만 들어 낼 수 있다. 화소 전극(191)을 투명한 물질로 만드는 경우에는 좁은 영역(NR) 또한 표시 영역으로 사용할 수 있으나, 불투명 전극으로 하는 경우에는 화소 전극(191) 위의 좁은 영역(NR)을 표시 영역으로 사용할 수 없다.

한편, 전기장의 xy 평면 성분(

)은 아래 배향막(11)으로부터 위 배향막(21)에 이르기까지, 즉 z축을 따라가며 점점 작아지며, 배향에 의한 탄성적 복원력은 배향막(11, 21)의 표면에서 가장 크고, 두 배향막(11, 21) 사이 액정층의 중앙으로 갈수록 점점 작아진다.

도 7은 z축을 따라가며 액정 분자의 장축 방향이 x축과 이루는 비틀림각을 도시한 도면으로서, 두 배향막 사이의 간격, 즉 셀 간격이 d인 경우이다. 여기에서 가로축은 아래 배향막(11)으로부터의 높이를 뜻하고, 세로축은 비틀림각을 나타낸다.

도 7에 도시한 바와 같이, 비틀림각은 배향막(11, 21)의 표면에서는 배향력에 의한 힘이 강하기 때문에 크고, 액정층의 중앙으로 갈수록 작아져 전기장의 방향에 가깝게 되는 것을 알 수 있으며, 배향막(11, 21) 바로 위에서는 액정 분자의 장축이 러빙 방향과 동일한 방향으로 배열한다. 여기에서 인접한 액정 분자의 비틀림각의 차이를 비틀림(twist)이라고 하면, 도 7에서 비틀림은 곡선의 기울기에 해당되고, 이는 배향막(11, 21)의 표면에서는 크고 액정층의 중앙으로 갈수록 작아진다.

액정 분자의 경사각, 즉, x축 또는 초기 배열 방향에 대하여 액정 분자의 장축이 기판에 수직인 면(zx 평면) 위에서 이루는 각의 변화를 도 8, 도 9 및 도 10을 참고로 설명한다.

도 8은 본 발명의 한 실시예에서 액정 분자들의 경사각 변화를 설명하기 위한 도면이고, 도 9는 본 발명의 한 실시예에서 기판에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이고, 도 10은 본 발명의 한 실시예에서 기판에 수평이고 화소 전극에 수직인 선에 대한 액정 분자들의 경사각 변화를 도시한 그래프이다.

도 8에서는 편의상 기판(110, 210)만을 도시한 것이며, 도 5에서 도시한 러빙 방향을 나타내는 벡터

의 zx 평면에 대한 성분을 벡터

로, 전기장의 zx 평면 성분은 벡터

로 나타내었으며, 전기장의 zx 평면 성분

가 x축과 이루는 각은 θE로, 액정 분자의 장축이 x축과 이루는 경사각을 θLC로 나타내었다. 그런데, 여기에서 벡터

은 xy 평면상에 존재하므로(선경사각은 무시)

는 x 방향이 된다.

전기장의 zx 평면 성분(

)의 크기는 아래 기판(10)에서 위 기판(11)으로 갈수록 작아지고, 각도 θE 또한 아래 기판(10)에서 위 기판(11)으로 갈수록 작아진다.

앞서 설명한 것처럼 배향 처리에 의한 탄성적 복원력의 크기는 두 기판(10, 11)의 표면에서 가장 크고, 액정층의 중앙으로 갈수록 작아진다.

액정 분자들은 이러한 두 가지 힘이 평형을 이루도록 배열하여야 한다. 도 9에 나타낸 것처럼, 하부 기판(110) 표면에서는 배향력이 강하므로 액정 분자들이 x축과 평행하게 배열하지만, 위로 올라갈수록 전기장에 의한 힘이 상대적으로 커지므로 경사각(θLC)의 크기가 어느 정도 지점까지는 계속해서 증가하다가 다시 감소하여 위 기판(11) 표면에서는 다시 x축과 평행하게 배열한다. 이때, 곡선의 정점은 아래 기판(10)에 가까운 위치에서 나타난다.

한편, 전기장의 zx 평면 성분(

)이 x축에 대하여 이루는 각 ??E는 경계선(A, D) 상에서는 0에 가깝고 중앙선(B-B) 쪽으로 갈수록 커지며, 전기장의 zx 평면 성분(

)의 크기는 경계선(A, D) 상에서 가장 크고 중앙선(B-B) 쪽으로 갈수록 작아진다.

배향 처리에 의한 탄성적 복원력의 크기는 x 축 상에서는 위치에 관계없이 일정하다.

따라서, 도 10에 도시한 바와 같이, 경계선(A, D)에서는 액정 분자의 경사각이 거의 0에 가깝지만 중심선(C, B)으로 갈수록 커져 전기장의 zx 평면 성분(

)이 x축과 이루는 각(θE)과 유사한 분포를 가진다. 그러나, θE보다는 완만하게 변화한다.

이와 같이 공통 전극 및 화소 전극(131, 191)에 전압이 인가되면 액정 분자들은 비틀림각 및 경사각을 가지며 재배열하는데, 그 비틀림각 및 경사각의 변화로 인하여 빛의 투과율이 변화한다. 경계선(A, D) 상에서는 z축을 따라 볼 때 경사각의 변화는 거의 없지만 비틀림각의 변화는 크다. 반면에, 중앙선(B, C) 상에서는 z축을 따라 볼 때 비틀림각의 변화는 거의 없지만 경사각은 약간 변화한다. 따라서, 경계선(A, D)과 중앙선(B, C) 사이의 영역에서는 비틀림각과 경사각이 모두 변화하는 영역이 된다. 결국, 위치에 따른 투과율 곡선은 전기력선의 형태와 유사한 형태가 된다.

그러면 도 1, 도 2a 및 도 2b에 도시한 액정 표시 장치용 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에 대하여 도 11 내지 도 20b를 참고로 하여 상세히 설명한다.

도 11은 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도로서, 도 1 내지 도 2b의 박막 트랜지스터 표시판을 제조하는 첫 단계의 박막 트랜지스터 표시판의 단면도이고, 도 12는 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선을 따라 잘라 도시한 단면도로서, 도 11 다음 단계의 단면도이고, 도 13은 도 12 다음 단계의 박막 트랜지스터 표시판의 배치도이고, 도 14a 및 14b는 각각 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa 선 및 XIVb-XIVb', XIVb'-XIVb" 선을 따라 잘라 도시한 단면도이며, 도 15 및 도 16은 도 13의 박막 트랜지스터 표시판을 XIVa-XIVa 선을 따라 잘라 도시한 단면도로서, 도 14a 다음 단계의 단면도이고, 도 17은 도 16 다음 단계의 박막 트랜지스터 표시판의 배치도이고, 도 18a 및 18b는 각각 도 17의 박막 트랜지스터 표시판을 XVIIIa-XVIIIa 선 및 XVIIIb-XVIIIb', XVIIIb'-XVIIIb" 선을 따라 잘라 도시한 단면도이고, 도 19는 도 17 다음 단계의 박막 트랜지스터 표시판의 배치도이고, 도 20a 및 20b는 각각 도 19의 박막 트랜지스터 표시판을 IIXa-IIXa 선 및 IIXb-IIXb', IIXb'-IIXb" 선을 따라 잘라 도시한 단면도이다.

우선, 도 11에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 ITO, IZO 또는 ITON 등의 투명한 도전 물질로 이루어진 공통 전 극 도전층(130) 및 게이트 도전층(120)을 스퍼터링 따위의 방법으로 연속하여 적층한다. 이 때, 공통 전극 도전층(130)은 ITO, IZO 또는 ITON 등의 투명한 도전 물질로 이루어지며, 게이트 도전층(120)은 하부막(120p), 중간막(120q) 및 상부막(120r)을 포함하는 삼중막 구조를 가진다. 하부막(120p)은 ITO, IZO 또는 ITON 등의 투명한 도전 물질로 이루어진 공통 전극 도전층(130)과 접촉하고 있으므로 이들과 접촉 특성이 우수한 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지고, 중간막(120q)은 비저항이 낮은 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어지며, 상부막(120r)은 ITO나 IZO와의 접촉 특성이 우수한 내화성 금속 또는 이들의 합금으로 만들어진다. 이러한 삼중막 구조의 예로는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막을 들 수 있다.

그리고, 게이트 도전층(120) 위에 감광막을 형성한 후 제1 노광 마스크(1100)를 이용하여 노광 및 현상하여, 서로 다른 두께를 가지는 감광막 패턴(52, 54)을 형성한다.

설명의 편의상, 게이트선(121)이 형성되는 부분에 위치한 공통 전극 도전층(130) 및 게이트 도전층(120) 부분을 게이트선 부분(X)이라 하고, 공통 전극이 형성되는 부분에 위치한 공통 전극 도전층(130) 및 게이트 도전층(120) 부분을 공통 전극 부분(Y)이라 하고, 게이트선 및 공통 전극 부분을 제외한 영역에 위치하는 공통 전극 도전층(130) 및 게이트 도전층(120) 부분을 기타 부분(Z)이라 전제한다.

감광막 패턴(52, 54) 중에서 공통 전극 부분(Y)에 위치한 제1 부분(54)은 게이트선 부분(X)에 위치한 제2 부분(52)보다 두께를 얇게 하며, 기타 부분(Z)의 감광막은 모두 제거한다. 이 때, 공통 전극 부분(Y)에 남아 있는 감광막(54)의 두께와 게이트선 부분(X)에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(54)의 두께를 제2 부분(52)의 두께의 1/2 이하로 하는 것이 바람직하다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크(1100)에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성할 수 있다.

다음으로, 도 12에 도시한 바와 같이, 기타 부분(Z)에 노출되어 있는 게이트 도전층(120)을 건식 식각하여, 그 하부의 공통 전극 도전층(130)의 기타 부분(Z)을 노출시킨다. 이어서, 기타 부분(Z)에 위치한 공통 전극 도전층(130)을 식각하여 제거한다. 따라서, 공통 전극 도전층(130) 및 게이트 도전층(120)의 이중층은 게이트선 부분(X) 및 공통 전극 부분(Y)으로 나누어진다. 이 때, 게이트선 부분(X)은 4중층으로 이루어진 게이트 전극(134, 124p, 124q, 124r)을 포함하고, 공통 전극 부분(Y)은 공통 전극(131) 및 그 위에 게이트 도전층으로 이루어진 3중층(121p, 121q, 121r)을 포함한다. 그리고, 건식 식각 방법으로 감광막(52, 54)을 전면 식각하여 공통 전극 부분(Y)의 감광막(54)을 제거함으로써 하부의 게이트 도전층(121)을 노출시킨다.

다음으로, 도 13 내지 도 14b에 도시한 바와 같이, 공통 전극 부분(Y)에 위치한 게이트 도전층(121)을 건식 식각하여 제거한다. 또한, 게이트선 부분(X)의 감광막(52)도 제거한다. 이와 같이, 건식 식각 방법을 이용하여 기타 부분(Z)의 게이트 도전층(120) 및 공통 전극 도전층(130)의 제거와 동시에 공통 전극 부분(Y)의 감광막(54)을 제거함으로써 제조 공정을 단순화할 수 있다.

따라서, 절연 기판(110) 위에 게이트 전극(134, 124p, 124q, 124r)을 포함하는 게이트선(121) 및 공통 전극(131)이 형성된다. 이 때, 게이트선(121) 아래에는 공통 전극 도전층으로 이루어진 공통 게이트선(134, 139)이 형성된다. 그리고, 공통 전극(131) 및 게이트선(121) 위에 게이트 절연막(140)을 화학 기상 증착법(chemical vapor deposition, CVD)으로 형성한다.

다음으로, 도 15에 도시한 바와 같이, 게이트 절연막(140) 위에 진성 비정질 규소층(intrinsic amorphous silicon)(150), 불순물 비정질 규소층(extrinsic amorphous silicon)(160)을 화학 기상 증착법으로, 도전층(170)을 스퍼터링 따위로 연속하여 적층한다. 그리고, 도전층(170) 위에 감광막을 형성한 후 제2 슬릿 마스크(1200)을 이용하여 노광 및 현상하여, 서로 다른 두께를 가지는 감광막 패턴(62, 64)을 형성한다.

설명의 편의상, 배선이 형성될 부분의 도전층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 부분을 배선 부분(L)이라 하고, 채널이 형성되는 부분에 위치한 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 부분을 채널 부분(M)이라 하고, 채널 및 배선 부분을 제외한 영역에 위치하는 불순물 비정질 규소층(160), 진성 비정질 규소층(150) 부분을 기타 부분(N)이라 전제한다.

감광막 패턴(52, 54) 중에서 박막 트랜지스터의 채널부(M)에 위치한 제1 부분(64)은 데이터선(171)이 형성될 부분(L)에 위치한 부분보다 두께를 얇게 하며, 나머지 부분(N)의 감광막은 모두 제거한다. 이 때, 채널 부분(M)에 남아 있는 감광막(54)의 두께와 배선 부분(L)에 남아 있는 감광막(52)의 두께의 비는 후술할 식각 공정에서의 공정조건에 따라 다르게 하여야 하되, 제1 부분(64)의 두께를 제2 부분(62)의 두께의 1/2 이하로 하는 것이 바람직하다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 제2 노광 마스크에 투명 영역(transparent area)과 차광 영역(light blocking area) 뿐 아니라 반투광 영역(semi-transparent area)을 두는 것이 그 예이다. 반투광 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투명 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막 패턴을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성할 수 있다.

다음으로, 도 16에 도시한 바와 같이, 기타 영역(N)에 노출되어 있는 도전층(170)을 식각하여, 그 하부의 불순물 비정질 규소층(160)의 기타 부분(N)을 노출시킨다. 이어서, 기타 부분(N)에 위치한 불순물 비정질 규소층(160) 및 그 하부의 진성 비정질 규소층(150)을 제거함과 함께, 채널 부분(B)의 감광막(54)을 제거하여 하부의 도전층(174)을 노출시킨다.

채널 부분(M)의 감광막의 제거는 기타 영역(N)의 불순물 비정질 규소층(161) 및 진성 비정질 규소층(151)의 제거와 동시에 수행하거나 또는 별도로 수행할 수 있다. 채널 부분(M)에 남아 있는 감광막(54) 잔류물은 애싱(ashing)으로 제거한다.

다음으로, 도 17 내지 도 18b에 도시한 바와 같이, 채널 부분(M)에 위치한 도전층(174) 및 불순물 비정질 규소층(164)을 식각하여 제거한다. 이 경우, 채널 부분(B)에 위치한 진성 비정질 규소층(154)의 상부가 일부 제거되어 두께가 작아질 수도 있다. 또한, 배선 부분(L)의 감광막(52)도 제거한다.

따라서, 채널 부분(M)의 금속층(174)이 각각 소스 전극(173)을 포함한 데이터선(171)과 복수의 드레인 전극(175)으로 분리되고, 불순물 비정질 규소층(164)도 선형 저항성 접촉층(161)과 섬형 저항성 접촉층(165)으로 나누어진다.

다음으로, 도 19 내지 도 20b에 도시한 바와 같이, 데이터선(171, 173) 및 드레인 전극(175)에 의해 가려지지 않는 반도체층(154)을 덮도록 보호막(passivation layer)(180)을 형성한다. 이때 보호막(180)은 무기 물질인 질화규소(SiNx) 따위로 형성한다. 그리고, 보호막(180)에 사진 식각 공정으로 복수의 접촉 구멍(181, 182, 185)을 형성한다.

다음으로, 도 1 내지 도 2b에 도시한 바와 같이, 보호막(180) 위에 ITO 또는 IZO 등의 투명한 도전 물질을 증착하고, 마스크를 이용한 사진 식각 공정으로 식각하여 화소 전극(191) 및 접촉 보조 부재(81, 82)를 형성한다. 화소 전극(191)과 연결된 화소 전극(190)은 접촉 구멍(185)을 통해 드레인 전극(175)과 연결되며, 접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 각각 게이트선 및 데이터선의 끝부분(129, 179)과 연결되어 게이트선 및 데이터선의 끝부분(129, 179)과 구동 집적 회로와 같은 외부 장치의 접착성을 보완한다.

본 발명에 따른 박막 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 액정 표시 장치는 하나의 기판에 형성된 공통 전극 위에 화소 전극을 중첩되게 배치함으로써, 시야각을 넓힐 수 있고, 구동 전압을 낮출 수 있으며, 개구율을 크게 할 수 있다.

또한, 게이트선 및 공통 전극을 하나의 노광 마스크로 형성하고, 반도체층, 저항성 접촉층 및 데이터선을 하나의 노광 마스크로 형성함으로써 제조 공정 수를 줄이고, 공정을 단순화하여 제조 원가를 낮출 수 있다.

또한, 건식 식각 방법을 이용하여 기타 부분의 게이트 도전층 및 공통 전극 도전층의 제거와 동시에 공통 전극 부분의 감광막을 제거함으로써 제조 공정을 단순화할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

기판,

상기 기판 위에 형성되어 있으며, 3개의 도전층으로 이루어진 복수의 게이트선,

상기 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극,

상기 게이트선 및 공통 전극 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 반도체층,

상기 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 그리고

상기 드레인 전극과 연결되어 있으며 상기 공통 전극과 중첩하고 있는 복수의 화소 전극

을 포함하고,

상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이의 부분을 제외한 영역에서 상기 데이터선 및 드레인 전극과 실질적으로 동일한 평면적 모양으로 형성되어 있고,

상기 게이트선의 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 상기 게이트선의 제2 도전층은 내화성 금속으로 이루어지며, 상기 게이트선의 제3 도전층은 알루미늄을 포함하는 박막 트랜지스터 표시판.
제1항에서,

상기 공통 전극은 상기 화소 전극 사이에서 연속적인 면으로 이루어져 있는 박막 트랜지스터 표시판.
제2항에서,

상기 게이트선 위에 내화성 금속으로 이루어진 제4 도전층이 더 형성되어 있는 박막 트랜지스터 표시판.
기판 위에 투명한 도전체로 이루어진 공통 전극 도전층을 증착하는 단계,

상기 공통 전극 도전층 위에 3개의 층으로 게이트 도전층을 증착하는 단계,

상기 공통 전극 도전층 및 게이트 도전층을 제1 노광 마스크를 이용하여 사진 식각하여 공통 전극 및 게이트선을 형성하는 단계,

상기 게이트선 및 공통 전극 위에 게이트 절연막, 반도체층 및 도전층을 순차적으로 적층하는 단계,

상기 도전층 및 반도체층을 제2 노광 마스크를 이용하여 사진 식각하여 소스 전극을 포함하는 데이터선, 상기 소스 전극과 소정 간격을 두고 마주하고 있는 드레인 전극 및 이들 하부의 반도체 패턴을 형성하는 단계,

상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 포함하며,

상기 게이트 도전층은 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 제2 도전층은 내화성 금속으로 이루어지며, 제3 도전층은 알루미늄을 포함하는 박 막 트랜지스터 표시판의 제조 방법.
제4항에서,

상기 제1 노광 마스크를 이용하여 공통 전극 및 게이트선을 형성하는 단계는

상기 게이트 도전층 위에 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분 및 상기 게이트 도전층을 노출하는 제3 부분을 가지는 제1 감광막 패턴을 형성하는 단계,

상기 제1 감광막 패턴을 이용하여 상기 제3 부분에 의해 노출된 게이트 도전층 및 그 아래의 공통 전극 도전층을 식각하는 단계,

상기 제1 감광막 패턴의 제1 부분을 제거하는 단계,

상기 제1 부분이 제거되어 노출된 상기 게이트 도전층을 식각하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제5항에서,

상기 제1 부분은 상기 공통 전극 상부에 위치하도록 형성하고, 상기 제2 부분은 상기 게이트선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
제4항에서,

상기 제3 부분에 의해 노출된 게이트 도전층 및 그 아래의 공통 전극 도전층은 건식 식각하고, 상기 제1 감광막 패턴의 제1 부분은 건식 식각으로 제거하며, 상기 제1 부분이 제거되어 노출된 상기 게이트 도전층은 건식 식각하는 박막 트랜지스터 표시판의 제조 방법.
제4항에서,

상기 제2 노광 마스크를 이용하여 제1 부분, 상기 제1 부분보다 두께가 두꺼운 제2 부분 및 하부막을 노출하는 제3 부분을 가지는 제2 감광막 패턴을 형성하는 박막 트랜지스터 표시판의 제조 방법.
제7항에서,

상기 제1 부분은 상기 소스 전극과 상기 드레인 전극 사이에 위치하도록 형성하고, 상기 제2 부분은 상기 데이터선 상부에 위치하도록 형성하는 박막 트랜지스터 표시판의 제조 방법.
제1 기판, 상기 제1 기판 위에 형성되어 있으며, 3개의 도전층으로 이루어진 복수의 게이트선, 상기 제1 기판 위에 형성되어 있으며 투명한 도전체로 이루어진 복수의 공통 전극, 상기 게이트선 및 공통 전극 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있으며, 소스 전극을 포함하는 데이터선 및 상기 소스 전극과 마주하고 있는 드레인 전극, 그리고 상기 드레인 전극과 연결되어 있으며 상기 공통 전극과 중첩하고 있는 복수의 화소 전극을 포함하고, 상기 반도체층은 상기 소스 전극과 상기 드레인 전극 사이의 부분을 제외한 영역에서 상기 데이터선 및 드레인 전극과 실질적으로 동일한 평면적 모양으로 형성되어 있고, 상기 게이트선의 제1 도전층은 상기 공통 전극과 동일한 물질로 이루어지며, 상기 게이트선의 제2 도전층은 내화성 금속으로 이루어지며, 상기 게이트선의 제3 도전층은 알루미늄을 포함하는 박막 트랜지스터 표시판,

상기 제1 기판과 대향하고 있는 제2 기판, 상기 제2 기판 위에 형성되어 있는 색필터를 포함하는 색필터 표시판,

상기 박막 트랜지스터 표시판 및 색필터 표시판 사이에 주입되어 있는 액정층

을 포함하는 액정 표시 장치.
제10항에서,

상기 공통 전극은 상기 화소 전극 사이에서 연속적인 면으로 이루어져 있는 액정 표시 장치.
제10항에서,

상기 게이트선 위에 내화성 금속으로 이루어진 제4 도전층이 더 형성되어 있는 액정 표시 장치.
제10항에서,

하나의 화소는 적어도 하나의 상기 화소 전극과 공통 전극으로 이루어지며, 상기 공통 전극은 인접한 화소의 공통 전극과 연결되어 있는 액정 표시 장치.
제10항에서,

상기 공통 전극 및 화소 전극이 중첩되는 부분에 대응하는 액정층의 일부가 화상 표시 영역의 일부가 되는 액정 표시 장치.
제10항에서,

상기 화상 표시 영역의 액정 분자들은 비틀림각 및 경사각을 가지는 액정 표시 장치.
제10항에서,

상기 공통 전극 및 화소 전극 사이에 발생하는 전기장은 포물선 모양의 전기력선이며, 상기 전기력선은 상기 공통 전극 또는 화소 전극 위에서 수직 및 수평 성분을 가지는 액정 표시 장치.
제10항에서,

상기 화소 전극 사이의 상기 공통 전극의 선폭은 상기 화소 전극의 선폭보다 큰 액정 표시 장치.
제10항에서,

상기 제1 및 제2 기판의 바깥면에 각각 부착되어 있는 편광판을 더 포함하는 액정 표시 장치.
제10항에서,

상기 화소 전극과 상기 공통 전극은 일부 중첩되어 유지 축전기를 이루는 액정 표시 장치.