KR101914168B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101914168B1
KR101914168B1 KR1020110079612A KR20110079612A KR101914168B1 KR 101914168 B1 KR101914168 B1 KR 101914168B1 KR 1020110079612 A KR1020110079612 A KR 1020110079612A KR 20110079612 A KR20110079612 A KR 20110079612A KR 101914168 B1 KR101914168 B1 KR 101914168B1
Authority
KR
South Korea
Prior art keywords
pattern
base substrate
metal pattern
buffer
layer
Prior art date
Application number
KR1020110079612A
Other languages
English (en)
Other versions
KR20130017273A (ko
Inventor
장종섭
강윤호
유세환
이용수
강민
차명근
이지선
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110079612A priority Critical patent/KR101914168B1/ko
Priority to US13/418,175 priority patent/US8912552B2/en
Publication of KR20130017273A publication Critical patent/KR20130017273A/ko
Application granted granted Critical
Publication of KR101914168B1 publication Critical patent/KR101914168B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/07—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 buffer layer

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판 및 이의 제조방법에서, 표시 기판은 베이스 기판 상에 형성된 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴, 상기 제1 금속 패턴의 측벽면과 상기 베이스 기판이 형성하는 모서리에 배치된 버퍼 패턴, 및 상기 제1 신호 배선과 전기적으로 연결된 화소 전극을 포함한다. 이에 따라, 제1 금속 패턴 상에 제2 금속 패턴을 형성하기 위한 금속층을 전면적으로 균일하게 형성할 수 있어 표시 기판 및 이의 제조 신뢰성을 향상시킬 수 있다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THEREOF}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 표시 장치에 이용되는 표시 기판 및 이의 제조 방법에 관한 것이다.
일반적으로, 표시 패널은 각 화소를 구동하기 위한 스위칭 소자, 신호 배선들, 화소 전극이 형성된 제1 표시 기판과, 상기 제1 표시 기판과 대향하는 제2 표시 기판과, 상기 제1 및 제2 표시 기판들 사이에 개재된 표시 소자를 포함한다. 상기 표시 소자는 전압에 따라 광의 투과율을 제어할 수 있는 액정일 수 있다.
최근에는, 신호 전달 속도가 빠르고 해상도가 높은 표시 장치가 요구되고 있고, 이에 따라 상기 표시 장치에 RC 지연(RC delay)이 문제가 되고 있다. 이를 해결하기 위한 일 방안으로서, 상기 신호 배선 및 상기 스위칭 소자의 전극을 두껍게 형성하고 있다. 그러나 동시에 상기 표시 장치의 개구율을 증가시키기 위해서 상기 신호 배선들 및 상기 스위칭 소자가 상기 제1 표시 기판에서 차지하는 면적 또한 최소화되어야 할 필요가 있다.
상기 면적을 최소화시키기 위해서 상기 신호 배선들이나 전극들의 폭을 감소시키는 경우, 상대적으로 상기 신호 배선들이나 전극의 두께가 증가되어야 상기 RC 지연 문제가 해소될 수 있다. 그러나, 상기 신호 배선들 및 상기 전극의 두께가 너무 두꺼운 경우, 후속 공정에서 형성되는 박막이 상기 기판의 전면에 균일하게 형성되기 어려운 문제점이 있다.
이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 베이스 기판과 제1 금속 패턴의 측벽면이 형성하는 모서리에 대한 상기 제1 금속 패턴 상에 형성되는 제2 금속 패턴의 커버력이 향상된 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 제1 금속 패턴, 버퍼 패턴 및 화소 전극을 포함한다. 상기 제1 금속 패턴은 베이스 기판 상에 형성되고, 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함한다. 상기 버퍼 패턴은 상기 제1 금속 패턴의 측벽면과 상기 베이스 기판이 형성하는 모서리에 배치된다. 상기 화소 전극은 상기 제1 신호 배선과 전기적으로 연결된다.
일 실시예에서, 상기 버퍼 패턴은 제1 측면부, 제2 측면부 및 경사부를 포함할 수 있다. 상기 제1 측면부는 상기 측벽면과 마주하고, 상기 제2 측면부는 상기 제1 측면부와 연결되고 상기 베이스 기판과 마주할 수 있다. 상기 경사부는 상기 제1 및 제2 측면부들을 연결하고 상기 베이스 기판의 표면을 기준으로 상기 측벽면보다 작은 기울기를 갖는다.
일 실시예에서, 상기 경사부가 상기 베이스 기판의 표면과 이루는 예각은 0° 초과 50° 이하일 수 있다.
일 실시예에서, 상기 측벽면이 상기 베이스 기판의 표면과 이루는 예각과 상기 경사부가 상기 베이스 기판의 표면과 이루는 예각의 차이는 10° 이상 40°이하일 수 있다.
일 실시예에서, 상기 제1 측면부의 높이는 상기 제1 금속 패턴의 높이의 0％ 초과 80％ 이하일 수 있다.
일 실시예에서, 상기 베이스 기판의 표면을 기준으로 한 상기 경사부의 기울기는 일정할 수 있다. 이와 달리, 상기 베이스 기판의 표면을 기준으로 한 상기 경사부의 기울기는 상기 베이스 기판의 표면에서부터 상기 측벽면을 향해 갈수록 점점 증가할 수 있다.
일 실시예에서, 상기 모서리에 배치되고 상기 측벽면과 상기 버퍼 패턴 사이 및 상기 베이스 기판과 상기 버퍼 패턴 사이에 개재된 캡핑 패턴을 더 포함할 수 있다.
일 실시예에서, 상기 제1 금속 패턴을 전체적으로 커버하는 캡핑막을 더 포함할 수 있다. 이때, 상기 버퍼 패턴은 상기 모서리에서 상기 캡핑막과 접촉할 수 있다.
일 실시예에서, 상기 버퍼 패턴은 실세스퀴옥산(silsesquioxane)계 화합물을 포함할 수 있다.
일 실시예에서, 상기 표시 기판은 상기 제1 금속 패턴 및 상기 버퍼 패턴이 형성된 베이스 기판 상에 형성된 제2 금속 패턴을 더 포함할 수 있다. 상기 제2 금속 패턴은 제2 상기 제1 신호 배선과 교차하고 상기 화소 전극과 전기적으로 연결된 제2 신호 배선 및 상기 제1 전극과 부분적으로 중첩된 제2 전극을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 표시 기판의 제조 방법에서, 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴을 베이스 기판에 형성한 후, 상기 제1 금속 패턴의 측벽면과 상기베이스 기판이 형성하는 모서리에 버퍼 패턴을 형성한다. 상기 제1 금속 패턴 및 상기 버퍼 패턴이 형성된 베이스 기판 상에 상기 제1 신호 배선과 전기적으로 연결된 화소 전극을 형성한다.
일 실시예에서, 상기 제1 금속 패턴이 형성된 베이스 기판 상에 코팅 물질을 슬릿 코팅하여 코팅막을 형성하고, 상기 코팅막을 건식 식각하여 부분적으로 제거함으로써 상기 버퍼 패턴을 형성할 수 있다.
일 실시예에서, 상기 버퍼 패턴을 형성하기 전에, 상기 제1 금속 패턴이 형성된 베이스 기판의 전면을 커버하는 캡핑막을 형성할 수 있다. 상기 버퍼 패턴을 형성하는 단계에서 상기 캡핑막이 패터닝되어 상기 측벽면과 상기 버퍼 패턴 사이 및 상기 베이스 기판과 상기 버퍼 패턴 사이에 배치된 캡핑 패턴이 형성될 수 있다.
일 실시예에서, 상기 버퍼 패턴을 형성하기 전에, 상기 제1 금속 패턴이 형성된 베이스 기판의 전면을 커버하는 캡핑막을 형성할 수 있다. 이때, 상기 버퍼 패턴은 상기 캡핑막 상에 형성될 수 있다.
일 실시예에서, 상기 버퍼 패턴은 실세스퀴옥산(silsesquioxane)계 화합물을 포함할 수 있다. 이때, 상기 실세스퀴옥산계 화합물의 점도는 약 1cP (centi poise) 이상 약 5 cP 이하일 수 있다.
이와 같은 표시 기판 및 이의 제조 방법에 따르면, 제1 금속 패턴의 측벽면과 베이스 기판이 형성하는 모서리에 버퍼 패턴을 형성함으로써 후속 공정에서 제2 금속 패턴이 상기 모서리에서 끊어지는 것을 방지할 수 있다. 이에 따라, 폭이 좁고 두께가 두꺼운 제1 금속 패턴을 형성함으로써 RC 지연 문제를 해결하는 동시에, 상기 버퍼 패턴에 의해서 제2 금속 패턴의 제조 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 3a 및 도 3b는 도 2에 도시된 경사 패턴을 설명하기 위한 도 2의 A 부분의 확대 단면도들이다.
도 4a 내지 도 4c는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5는 본 발명의 다른 실시예에 따른 표시 기판의 단면도이다.
도 6a 및 도 6b는 도 5에 도시된 경사 패턴을 설명하기 위한 도 5의 B 부분의 확대 단면도들이다.
도 7은 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 기판의 단면도이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 기판의 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이고, 도 2는 도 1의 I-I' 라인을 따라 절단한 단면도이다.
도 1 및 도 2를 참조하면, 표시 기판(101)은 베이스 기판(110) 상에 형성된 제1 금속 패턴(MP1), 버퍼 패턴(BP), 제1 절연층(130), 액티브 패턴(AP), 더미 패턴(DP), 제2 금속 패턴(MP2), 제2 절연층(160) 및 화소 전극(PE)을 포함한다.
상기 제1 금속 패턴(MP1)은 상기 베이스 기판(110)의 일 방향을 따라 연장된 제1 신호 배선(GL) 및 제1 전극(GE)을 포함한다. 일례로, 상기 제1 신호 배선(GL)은 게이트 구동 신호를 인가하는 게이트 라인이고, 상기 제1 전극(GE)은 상기 게이트 라인과 연결된 게이트 전극일 수 있다. 상기 제1 금속 패턴(MP1)의 두께는 약 5,000 이상일 수 있다. 상기 제1 금속 패턴(MP1)의 두께가 약 5,000 이상인 경우, 본 발명에 따른 상기 버퍼 패턴(BP)에 의한 효과가 최대화될 수 있다. 상기 제1 금속 패턴(MP1)의 단면은 상기 베이스 기판(110)의 표면으로부터 상부를 향해 갈수록 폭이 점점 좁아지는 사다리꼴을 가질 수 있다. 즉, 상기 제1 금속 패턴(MP1)이 상기 베이스 기판(110)과 접촉하는 하부면의 면적이 상기 하부면과 대향하는 상부면의 면적보다 넓을 수 있다.
상기 버퍼 패턴(BP)은 상기 제1 금속 패턴(MP1)의 측벽면과 상기 베이스 기판(110)이 형성하는 모서리에 형성된다. 상기 버퍼 패턴(BP)은 상기 제1 금속 패턴(MP1)의 테두리를 따라 형성된다. 즉, 상기 버퍼 패턴(BP)은 상기 제1 신호 배선(GL) 및 상기 제1 전극(GE) 각각의 테두리를 따라 형성된다. 이에 따라, 평면에서 볼 때 상기 버퍼 패턴(BP)은 상기 제1 금속 패턴(MP1)의 테두리와 실질적으로 동일한 형상을 가질 수 있다. 상기 버퍼 패턴(BP)은 실세스퀴옥산(silsesquioxane)계 화합물을 포함한다. 상기 버퍼 패턴(BP)은 일반적인 절연층을 형성하는 실리콘막, 예를 들어 질화 실리콘 또는 산화 실리콘을 포함하는 박막에 비해 실세스퀴옥산으로 형성함으로써 약 300℃ 이상의 고온에서 변질을 최소화시킬 수 있다
상기 버퍼 패턴(BP)과 상기 제1 전극(GE) 사이의 관계는 상기 버퍼 패턴(BP)과 상기 제1 신호 배선(GL) 사이의 관계와 실질적으로 동일하다. 따라서, 상기 버퍼 패턴(BP)과 상기 제1 신호 배선(GL) 사이의 관계는 상기 버퍼 패턴(BP)과 상기 제1 전극(GE) 사이의 관계에 대한 설명으로 대신한다.
상기 버퍼 패턴(BP)은 상기 제1 금속 패턴(MP1)과 상기 베이스 기판(110) 각각과 접촉한다. 구체적으로, 상기 버퍼 패턴(BP)은 상기 제1 전극(GE) 및 상기 베이스 기판(110)의 측벽면과 접촉한다. 상기 버퍼 패턴(BP)은 상기 제1 전극(GE)의 측벽면의 기울기를 감소시킬 수 있다. 상기 버퍼 패턴(BP)에 대한 구체적인 설명은 도 3a 및 도 3b를 참조하여 후술하기로 한다.
상기 제1 절연층(130)은 상기 제1 금속 패턴(MP1) 및 상기 버퍼 패턴(BP)이 형성된 베이스 기판(110) 상에 형성된다. 상기 제1 절연층(130)의 하부면은 상기 제1 금속 패턴(MP1) 및 상기 버퍼 패턴(BP)과 접촉한다.
상기 액티브 패턴(AP)은 상기 제1 전극(GE)과 중첩되고, 상기 제1 절연층(130) 상에 형성된다. 상기 액티브 패턴(AP)은 반도체층(130a) 및 오믹 콘택층(130b)을 포함한다. 이와 달리, 상기 액티브 패턴(AP)은 상기 오믹 콘택층(130b)이 생략될 수 있다. 상기 반도체층(130a)은 예를 들어, 비정질 실리콘, 산화물 반도체 등을 포함할 수 있다.
상기 제2 금속 패턴(MP2)은 상기 제1 신호 배선(GL)과 교차하는 제2 신호 배선(DL) 및 상기 제1 전극(GE)과 부분적으로 중첩된 제2 전극(SE) 및 제3 전극(DE)을 포함한다. 상기 제2 신호 배선(DL)은 데이터 신호를 인가하는 데이터 라인일 수 있고, 상기 제2 전극(SE)은 상기 데이터 라인과 연결된 입력 전극일 수 있으며, 상기 제3 전극(DE)은 상기 입력 전극과 이격된 출력 전극일 수 있다. 상기 제2 금속 패턴(MP2) 중에서, 상기 제2 및 제3 전극들(SE, DE) 하부에는 상기 액티브 패턴(AP)이 형성되고, 상기 제2 신호 배선(DL) 하부에서는 상기 액티브 패턴(AP)과 실질적으로 동일한 적층 구조를 갖는 상기 더미 패턴(DP)이 형성된다.
상기 제1 금속 패턴(MP1)의 상기 제1 전극(GE), 상기 제2 금속 패턴(MP2)의 상기 제2 및 제3 전극들(SE, DE) 및 상기 액티브 패턴(AP)이 상기 화소 전극(PE)과 전기적으로 연결된 스위칭 소자인 박막트랜지스터(SW)를 구성한다. 상기 박막트랜지스터(SW)가 상기 제1 신호 배선(GL) 및 상기 제2 신호 배선(DL)과 전기적으로 연결됨으로써, 상기 제1 및 제2 신호 배선들(GL, DL)은 상기 화소 전극(PE)과 전기적으로 연결된다.
상기 제2 신호 배선(DL)이 상기 제1 신호 배선(GL)과 교차하는 영역에서, 상기 제2 신호 배선(DL)은 상기 버퍼 패턴(BP)에 의해서 상기 제1 신호 배선(GL)을 안정적으로 타고 넘는 구조를 가질 수 있다. 또한, 상기 제2 및 제3 전극들(SE, DE) 각각이 상기 제1 전극(GE)과 부분적으로 중첩된 영역에서, 상기 제2 전극(SE)이 상기 제1 전극(GE)의 일단부에 안정적으로 걸친 구조를 가질 수 있고, 상기 제3 전극(DE)이 또한 상기 제1 전극(GE)의 타단부에 안정적으로 배치된 구조를 가질 수 있다. 상기 버퍼 패턴(BP)에 의해서, 상기 제2 금속 패턴(MP2)이 상기 제1 금속 패턴(MP1)이 형성된 상기 베이스 기판(110) 상에 안정적으로 형성될 수 있다. 즉, 상기 버퍼 패턴(BP)에 의해서 상기 제1 금속 패턴(MP1)의 모서리에서 상기 제2 금속 패턴(MP2)의 커버력이 향상될 수 있다.
상기 제2 절연층(160)은 상기 제2 금속 패턴(MP2)이 형성된 베이스 기판(110) 상에 형성되고, 상기 제3 전극(DE)을 부분적으로 노출시키는 콘택홀(CNT)을 포함한다. 상기 콘택홀(CNT)을 통해서 상기 제3 전극(DE)이 상기 화소 전극(PE)과 접촉한다.
도면으로 도시하지 않았으나, 상기 표시 기판(101)은 상기 제2 절연층(160) 상에 형성된 평탄화막을 더 포함할 수 있다. 이때, 상기 콘택홀(CNT)은 상기 제2 절연층(160) 및 상기 평탄화막을 관통하여 형성되고, 상기 평탄화막 상에 상기 화소 전극(PE)이 형성될 수 있다.
상기 화소 전극(PE)은 상기 제2 절연층(160) 상에 형성된다. 상기 화소 전극(PE)은 상기 제3 전극(DE)과 접촉함으로써 상기 제1 및 제2 신호 배선들(GL, DL)과 전기적으로 연결된다.
도 3a 및 도 3b는 도 2에 도시된 경사 패턴을 설명하기 위한 도 2의 A 부분의 확대 단면도들이다.
도 3a를 참조하면, 상기 버퍼 패턴(BP)은 상기 베이스 기판(110)의 표면(SF1)과 상기 제1 전극(GE)의 측벽면(SWP)이 형성하는 모서리에 형성한다. 상기 버퍼 패턴(BP)은 상기 베이스 기판(110)의 표면(SF1)과 상기 측벽면(SWP) 각각과 접촉한다. 이에 따라, 상기 버퍼 패턴(BP)은 상기 모서리에 끼워진 구조를 가질 수 있다. 일례로, 상기 버퍼 패턴(BP)은 입체적으로 상기 모서리에 끼워진 삼각 프리즘 형상을 가질 수 있다.
구체적으로, 상기 버퍼 패턴(BP)은 제1 측면부(P1), 제2 측면부(P2) 및 경사부(P3)를 포함한다. 상기 제1 측면부(P1)는 상기 측벽면(SWP)과 대향한다. 상기 제2 측면부(P2)는 상기 제1 측면부(P1)와 연결되고 상기 베이스 기판(110)의 표면(SF1)과 대향한다.
상기 경사부(P3)는 상기 제1 및 제2 측면부들(P1, P2)을 연결하고, 상기 베이스 기판(110)의 표면(SF1)을 기준으로 상기 측벽면(SWP)보다 작은 기울기를 가진다. 상기 경사부(P3)가 상기 베이스 기판(110)의 표면(SF1)과 이루는 예각인 상기 경사부(P3)의 경사각(θa)은, 상기 베이스 기판(110)의 표면(SF1)과 상기 측벽면(SWP)이 이루는 예각인 상기 측벽면(SWP)의 경사각(θg)보다 작은 값을 갖는다. 상기 경사부(P3)는 상기 경사부(P3)의 모든 지점에서 동일한 기울기를 갖는다. 즉, 상기 경사부(P3)는 일정한 기울기를 가지고 상기 베이스 기판(110)의 표면(SF1)을 기준으로 기울어진 평면을 포함한다. 이하에서, 모든 "경사각"의 기준은 상기 베이스 기판(110)의 표면(SF1)이 되는 것으로 정의한다.
상기 제1 및 제2 측면부들(P1, P2)과 상기 경사부(P3)가 서로 연결되어 삼각형을 형성한다고 볼 때, 상기 경사부(P3)의 경사각(θa)은 상기 제2 측면부(P2)와 상기 경사부(P3) 사이의 각도와 실질적으로 동일하다. 상기 버퍼 패턴(BP)이 상기 베이스 기판(110) 및 상기 측벽면(SWP)과 접촉하는 구조에서는, 상기 경사부(P3)의 연장 방향을 따라 연장된 기준선과 상기 측벽면(SWP)이 형성하는 예각(θb)은 적어도 약 0°보다는 큰 값을 가지고, 상기 경사부(P3)의 경사각(θa)은 상기 측벽면(SWP)의 경사각(θg)에서 상기 예각(θb)을 뺀 값과 실질적으로 동일하므로, 상기 경사부(P3)의 경사각(θa)은 상기 측벽면(SWP)의 경사각(θg)보다 작은 값을 갖게 된다. 상기 경사부(P3)의 경사각(θa)이 약 50°이하인 경우에, 상기 버퍼 패턴(BP)에 의한 상기 측벽면(SWP)의 경사각(θg)의 감소 효과가 최대화될 수 있으므로, 상기 경사부(P3)의 경사각(θa)은 약 0° 초과 약 50°이하인 것이 바람직하다.
한편, 상기 제1 및 제2 측벽면들(P1, P2)이 교차하는 부분에서부터 상기 제1 전극(GE)의 외부를 향해 돌출된 길이(Lt)가 지나치게 길어지면, 상기 버퍼 패턴(BP)에 의해서 상기 표시 기판(101)의 개구율이 저하되거나 상기 버퍼 패턴(BP)에 의한 상기 측벽면(SWP)의 경사각(θg)의 감소 효과가 거의 나타나지 않을 수 있다. 따라서 상기 경사부(P3)의 경사각(θa)과 상기 측벽면(SWP)의 경사각(θg)의 차이는 약 10° 내지 약 40° 범위를 갖는 것이 바람직하다. 상기 경사각들(θa, θg)의 차이는 상기 경사부(P3)의 연장 방향을 따라 연장된 기준선과 상기 측벽면(SWP)이 형성하는 예각(θb)과 실질적으로 동일할 수 있다.
상기 제1 측면부(P1)의 최고점과 상기 베이스 기판(110)의 표면(SF1) 사이의 거리인 상기 제1 측면부(P1)의 높이(tb)는 상기 제1 전극(GE)의 높이(tg)와 실질적으로 동일하거나 상대적으로 낮을 수 있다. 상기 제1 전극(GE)의 높이(tg)는 상기 베이스 기판(110)의 표면(SF1)과 상기 제1 전극(GE)의 상부면(SF2) 사이의 거리로 정의될 수 있다. 상기 제1 전극(GE)의 상부면(SF2)은 상기 제1 전극(GE) 중에서 상기 베이스 기판(110)의 표면(SF1)과 마주하는 일 면으로 정의할 수 있다. 다만, 상기 제1 측면부(P1)의 높이(tb)가 높을수록 상기 버퍼 패턴(BP)의 돌출된 길이(Lt)가 길어질 수 있다. 따라서 상기 버퍼 패턴(BP)의 돌출된 길이(Lt)를 조절하기 위해서 상기 제1 측면부(P1)의 높이(tb)는 상기 제1 전극(GE)의 높이(tg)의 약 0％ 초과 내지 약 80％ 이하인 것이 바람직하다.
상기에서 설명한 바와 같이 상기 버퍼 패턴(BP)이 상기 모서리에 배치됨으로써 상기 측벽면(SWP)의 경사각(θg)이 상기 측벽면(SWP)의 경사각(θg)보다 작은 값을 갖는 상기 경사부(P3)의 경사각(θa) 및 상기 기준선과 상기 측벽면(SWP)이 형성하는 예각(θb)만큼 감소하는 효과를 얻을 수 있다. 이에 따라, 상기 측벽면(SWP)의 기울기를 상기 경사부(P3)의 경사각(θa) 및 상기 기준선과 상기 측벽면(SWP)이 형성하는 예각(θb)으로 분산시킬 수 있어, 상기 베이스 기판(110)과 상기 제1 전극(GE)의 상부면(SF2)이 형성하는 단차를 완화시킬 수 있다.
도 3b를 참조하면, 상기 버퍼 패턴(BP)은 도 3a에 도시된 것과 다르게 상기 경사부(P3)가 다수의 기울기들을 가질 수 있다. 도 3b에 도시된 상기 버퍼 패턴(BP)의 돌출된 길이(Lt), 상기 버퍼 패턴(BP)의 높이(tb), 상기 제1 전극(GE)의 높이(tg) 및 상기 측벽면(SWP)의 경사각(θg)은 도 3a에서 설명한 것과 실질적으로 동일하므로, 중복되는 구체적인 설명은 생략한다.
상기 경사부(P3)의 기울기는, 상기 베이스 기판(110)의 표면(SF1)에서부터 상기 측벽면(SWP)을 향해 갈수록 점점 증가한다. 상기 경사부(P3)는 외부에서 상기 제1 측면부(P1)와 상기 제2 측면부(P2)가 교차하는 부분을 향하는 오목형을 갖는다.
구체적으로, 상기 경사부(P3) 중에서 상기 측벽면(SWP)과 가장 멀리 떨어진 제1 지점의 접선과 상기 베이스 기판(110)의 표면(SF1)이 이루는 경사각(θ1)은 상기 베이스 기판(110)과 가장 멀리 떨어진 제2 지점의 접선과 상기 베이스 기판(110)의 표면(SF1)이 이루는 경사각(θn)보다 작은 값을 갖는다. 상기 경사부(P3) 중에서, 상기 제1 및 제2 지점들 사이의 제3 지점의 접선과 상기 베이스 기판(110)의 표면(SF1)이 이루는 경사각(θk)은 상기 제1 지점에서의 경사각(θ1)보다는 큰 값을 갖고 상기 제2 지점에서의 경사각(θn)보다는 작은 값을 갖는다.
상기 버퍼 패턴(BP)의 돌출된 길이(Lt)를 고려하여, 상기 경사부(P3)의 각 지점의 접선과 상기 베이스 기판(110)의 표면(SF1)이 이루는 경사각들의 평균값인 평균 경사각은 0° 초과 50° 인 것이 바람직하다. 또한, 상기 제2 지점에서의 경사각(θn)은 0° 초과 50° 인 것이 바람직하다.
상기에서 설명한 바와 같이 상기 버퍼 패턴(BP)이 상기 모서리에 배치됨으로써 상기 측벽면(SWP)의 기울기를 상기 경사부(P3)의 기울기로 분산시킬 수 있어, 상기 베이스 기판(110)과 상기 제1 전극(GE)의 상부면(SF2)이 형성하는 단차를 완화시킬 수 있다. 상기 경사부(P3)를 오목하게 형성함으로써 상기 단차를 점진적으로 완화시킬 수 있다.
도 4a 내지 도 4c는 도 2에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 4a를 도 1과 함께 참조하면, 상기 베이스 기판(110) 상에 상기 제1 전극(GE)을 포함하는 상기 제1 금속 패턴(MP1)을 형성한다. 상기 제1 금속 패턴(MP1)은 상기 베이스 기판(110) 상에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝함으로써 형성할 수 있다. 상기 제1 금속층의 두께는 약 5,000Å일 수 있다.
상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상에 코팅막(120)을 형성한다. 상기 코팅막(120)은 상기 베이스 기판(110)에 전면적으로 형성되어 상기 제1 금속 패턴(MP1)을 커버한다.
상기 코팅막(120)은 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상이 코팅 물질을 적하하고, 상기 코팅 물질을 슬릿 코팅함으로써 형성할 수 있다. 이와 달리, 상기 코팅막(120)은 스핀 코팅법을 이용하여 형성할 수도 있고, 슬릿 코팅법과 스핀 코팅법을 병행하여 형성할 수도 있다. 상기 코팅 물질은 실세스퀴옥산(silsesquioxane)계 화합물을 포함한다. 상기 코팅 물질이 상기 제1 금속 패턴(MP1)과 상기 베이스 기판(110)이 형성하는 모서리에 충진되는 양을 충분하게 하기 위해서, 상기 실세스퀴옥산계 화합물은 점도가 약 1 cP(centi poise) 이상 약 5 cP 이하인 것이 바람직하다.
상기 코팅막(120)은 상기 베이스 기판(110)의 표면에서는 제1 두께(t1)를 갖고 상기 제1 금속 패턴(MP1)의 상부면에서는 제2 두께(t2)를 갖는다. 상기 제1 금속 패턴(MP1)의 상부면은 상기 베이스 기판(110)의 표면과 마주하는 일 면으로 정의될 수 있다. 이때, 상기 제1 두께(t1)와 상기 제2 두께(t2)는 실질적으로 동일할 수 있다. 반면, 상기 모서리에 형성된 상기 코팅막(120)의 최대 두께(t3)는 상기 제1 및 제2 두께들(t1, t2)보다 두껍다. 상기 최대 두께(t3)는 상기 제1 및 제2 측면부들(P1, P2)이 교차하는 부분에서부터 연장되어 상기 코팅막(120)의 표면에 수직한 직선의 길이로 정의될 수 있다. 일반적인 절연층을 형성하는 방법인 화학 기상 증착법(CVD)으로 상기 코팅막(120)을 형성하는 경우에는 상기 코팅막(120)의 두께가 전체적으로 균일하게 형성되므로, 상기 최대 두께(t3)를 상기 제1 및 제2 두께들(t1, t2)보다 두껍게 형성하기 어렵다. 따라서, 상기 코팅막(120)은 스핀 또는 슬릿 코팅법으로 형성하는 것이 바람직하다.
이어서, 상기 코팅막(120)을 건식 식각하여 상기 코팅막(120)을 부분적으로 제거한다. 일례로, 상기 코팅막(120)은 플루오르화 황(SF6)과 질소(N2)를 포함하는 식각 가스를 이용하여 식각할 수 있다. 건식 식각의 이방성 특성에 의해서, 상기 건식 식각하는 동안 상기 코팅막(120)의 두께는 점점 얇아지고 상기 코팅막(120)이 제거되어 상기 제1 금속 패턴(MP1)의 상부면과 상기 베이스 기판(110)의 표면이 노출될 때까지 건식 식각을 수행한다. 이와 달리, 상기 코팅막(120)은 산소 가스를 이용한 에싱(ashing) 공정을 통해서 부분적으로 제거될 수 있다.
상기 모서리에 형성된 상기 코팅막(120)의 최대 두께(t3)는 상기 제1 및 제2 두께들(t1, t2)보다 두껍기 때문에, 상기 제1 금속 패턴(MP1)의 상부면과 상기 베이스 기판(110)의 표면이 노출되더라도 상기 모서리에는 상기 코팅막(120)의 일부가 잔류할 수 있다. 이에 따라, 도 2에 도시된 상기 버퍼 패턴(BP)이 형성된다.
도 4b를 참조하면, 상기 버퍼 패턴(BP)이 형성된 베이스 기판(110) 상에 상기 제1 절연층(130), 상기 오믹 콘택층(140a), 상기 반도체층(140b) 및 제2 금속층(150)을 순차적으로 형성한다.
상기 제1 금속 패턴(MP1) 상에 바로 형성되는 상기 제1 절연층(130)은 상기 제1 금속 패턴(MP1)과 상기 베이스 기판(110)의 표면이 이루는 단차만을 커버하면 되지만 상기 제2 금속층(150)은 상기 베이스 기판(110)의 표면이 상기 반도체층(140b)과 이루는 단차까지도 커버해야 된다. 특히, 상기 베이스 기판(110) 상에 상기 제1 금속 패턴(MP1)이 약 5,000Å 이상의 두께로 형성되는 경우, 상기 제2 금속층(150)이 실질적으로 커버해야 하는 단차는 매우 크다. 본 발명에서는, 상기 제2 금속층(150)을 형성하기 이전 단계에서 상기 버퍼 패턴(BP)을 형성함으로써 상기 제2 금속층(150)이 상기 반도체층(140b)이 형성된 베이스 기판(110) 상에 증착되는 공정 중에서 평탄한 영역과 단차 영역에서 상기 제2 금속층(150)의 증착 속도가 달라지는 것을 최소화할 수 있다. 이에 따라, 상기 단차 영역에서도 상기 평탄한 영역과 유사한 수준으로 상기 제2 금속층(150)이 균일하게 형성되고, 상기 제2 금속층(150)의 밀도가 낮아지는 것이 방지된다.
이어서, 상기 제2 금속층(150)이 형성된 베이스 기판(110) 상에 포토레지스트 패턴(200)을 형성한다. 상기 포토레지스트 패턴(200)은 제1 두께부(210) 및 상기 제1 두께부(210)보다 얇은 제2 두께부(220)를 포함한다. 상기 제1 두께부(210)는 상기 제2 금속 패턴(MP2)의 형성 영역에 형성되고, 상기 제2 두께부(220)는 상기 제2 및 제3 전극들(SE, DE) 사이의 이격 영역에 형성된다.
상기 포토레지스트 패턴(200)을 식각 방지막으로 이용하여, 상기 제2 금속층(150), 상기 오믹 콘택층(140b) 및 상기 반도체층(140a)을 1차 식각한다.
도 4c를 도 2와 함께 참조하면, 상기 포토레지스트 패턴(200)의 상기 제2 두께부(220)를 제거하여 잔류 포토 패턴(201)을 형성한다. 상기 잔류 포토 패턴(201)은 상기 제2 금속 패턴(MP2)의 형성 영역 상에 형성된다. 상기 잔류 포토 패턴(201)을 식각 방지막으로 상기 이격 영역의 상기 제2 금속층(150) 및 상기 오믹 콘택층(140b)을 2차 식각한다. 이에 따라, 상기 제2 금속 패턴(MP2), 상기 액티브 패턴(AP) 및 상기 더미 패턴(DP)이 형성된다.
이어서, 상기 잔류 포토 패턴(201)을 제거함으로써, 최종적으로 상기 베이스 기판(110) 상에 상기 박막 트랜지스터(SW), 상기 제1 및 제2 신호 배선들(GL, DL)이 형성된다.
상기 제2 금속 패턴(MP2)이 형성된 상기 베이스 기판(110) 상에 상기 제2 절연층(160)을 형성하고, 상기 제3 전극(DE) 상의 상기 제2 절연층(160)을 부분적으로 제거함으로써 상기 제2 절연층(160)에 상기 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)이 형성된 상기 베이스 기판(110) 상에 상기 화소 전극(PE)을 형성한다. 예를 들어, 상기 화소 전극(PE)은 인듐 징크 옥사이드(Indium zinc oxide, IZO) 또는 인듐 틴 옥사이드(Indium tin oxide, ITO)를 포함할 수 있다.
이에 따라, 도 2에 도시된 상기 표시 기판(101)이 제조된다.
상기에서 설명한 바에 따르면, 상기 모서리에 배치된 상기 버퍼 패턴(BP)을 형성함으로써 상기 제1 금속 패턴(MP1)의 상기 측벽면(SWP)의 기울기를 상기 버퍼 패턴(MP)의 상기 경사부(P3)의 기울기로 분산시킬 수 있다. 이에 따라, 상기 베이스 기판(110)과 상기 제1 금속 패턴(MP1)이 형성하는 단차를 완화시킬 수 있어 상기 제2 금속층(150)을 상기 베이스 기판(110) 전면에 균일하게 형성할 수 있다. 특히, 상기 제1 금속 패턴(MP1)의 두께가 약 5,000Å 이상이거나 상기 제2 금속층(150)이 상기 제1 절연층(120), 상기 반도체층(140a) 및 상기 오믹 콘택층(140b)이 형성된 상기 베이스 기판(110) 상에 형성되는 경우 상기 버퍼 패턴(BP)의 단차 완화 효과는 최대화될 수 있다. 이에 따라, 상기 제2 금속층(150)의 형성 신뢰성 및 상기 제2 금속 패턴(MP2)의 제조 신뢰성을 향상시킴으로써, 상기 표시 기판(101)에 대한 신뢰성을 향상시킬 수 있다.
도 1 내지 도 4에서는, 상기 제1 금속 패턴(MP1)이 게이트 패턴이고 상기 제2 금속 패턴(MP2)이 데이터 패턴인 바텀 게이트 구조를 일례로 들어 설명하였으나 데이터 라인, 소스 전극 및 드레인 전극이 베이스 기판 상에 형성되고, 상기 소스 전극 및 상기 드레인 전극 상에 게이트 전극이 형성되는 탑 게이트 구조에도 상기 데이터 라인, 상기 소스 전극 및 상기 드레인 전극 각각의 측벽면에 도 3a 또는 도 3b에 도시된 것과 같은 구조를 갖는 패턴을 형성할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 표시 기판의 단면도이다.
도 5에 도시된 표시 기판(102)의 평면 구조는 도 1에 도시된 것과 실질적으로 동일하다. 또한, 도 5에 도시된 표시 기판(102)의 단면 구조는 캡핑 패턴(CP)을 더 포함하는 것을 제외하고는 도 2에 도시된 표시 기판(101)과 실질적으로 동일하다. 따라서 도 5에 도시된 표시 기판(102)은 도 1 및 도 2를 도 5와 함께 참조하여 설명하고, 중복되는 설명은 생략한다.
도 5를 도 1 및 도 2와 함께 참조하면, 표시 기판(102)은 베이스 기판(110) 상에 형성된 제1 금속 패턴(MP1), 캡핑 패턴(CP), 버퍼 패턴(BP), 제1 절연층(130), 액티브 패턴(AP), 더미 패턴(DP), 제2 금속 패턴(MP2), 제2 절연층(160) 및 화소 전극(PE)을 포함한다.
상기 캡핑 패턴(CP)은 제1 전극(GE) 및 제1 신호 배선(GL)을 포함하는 상기 제1 금속 패턴(MP1)의 측벽면과 상기 베이스 기판(110)이 형성하는 모서리에 형성된다. 상기 캡핑 패턴(CP)은 상기 제1 금속 패턴(MP1)의 측벽면 및 상기 베이스 기판(110)의 표면 각각과 접촉하되, 전체적으로 일정한 두께를 갖는다. 상기 캡핑 패턴(CP)은 상기 버퍼 패턴(BP)을 형성하는 공정에서, 상기 제1 금속 패턴(MP1)의 금속이 상기 버퍼 패턴(BP)으로 확산되는 것을 방지할 수 있다. 상기 캡핑 패턴(CP)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiO2) 등으로 형성될 수 있다.
상기 버퍼 패턴(BP)은 상기 캡핑 패턴(CP) 상에 형성된다. 구체적으로, 상기 버퍼 패턴(BP)은 상기 베이스 기판(110) 상의 상기 캡핑 패턴(CP)과 상기 측벽면 상의 상기 캡핑 패턴(CP) 상에 배치될 수 있다. 이에 따라, 상기 캡핑 패턴(CP)은 상기 베이스 기판(110)과 상기 버퍼 패턴(BP) 사이에 배치되고 상기 제1 금속 패턴(MP1)과 상기 버퍼 패턴(BP) 사이에 배치된다. 이하, 도 6a 및 도 6b를 참조하여, 상기 버퍼 패턴(BP) 및 상기 캡핑 패턴(CP)에 대해서 구체적으로 설명한다.
도 6a 및 도 6b는 도 5에 도시된 경사 패턴을 설명하기 위한 도 5의 B 부분의 확대 단면도들이다.
도 6a를 참조하면, 상기 베이스 기판(110) 상에 형성된 상기 캡핑 패턴(CP)의 두께는, 상기 제1 전극(GE)의 측벽면(SWP)과 접촉하는 캡핑 패턴(CP)의 두께와 실질적으로 동일하다. 또한, 상기 제1 전극(GE)의 측벽면(SWP)과 상기 베이스 기판(110)이 형성하는 모서리에 형성된 상기 캡핑 패턴(CP)의 두께 또한 상기 제1 전극(GE)의 측벽면(SWP)과 접촉하는 캡핑 패턴(CP)의 두께와 실질적으로 동일하여, 상기 캡핑 패턴(CP)은 전체적으로 일정한 두께를 갖는다. 상기 캡핑 패턴(CP)이 실질적으로 일정한 두께를 갖기 때문에, 상기 캡핑 패턴(CP)이 상기 버퍼 패턴(BP)보다 먼저 형성되더라도 상기 캡핑 패턴(CP)에 의한 상기 제1 전극(GE)의 경사각(θg)의 완화 효과는 적을 수 있다.
상기 캡핑 패턴(CP)은 상기 제1 전극(GE)의 측벽면(SWP)의 일부를 커버한다. 이와 달리, 상기 캡핑 패턴(CP)은 제조 공정의 조건에 따라 상기 측벽면(SWP)을 모두 커버하고 상기 제1 전극(GE)의 상부면을 노출시킬 수 있다.
상기 버퍼 패턴(BP)의 제1 측면부(P1) 및 제2 측면부(P2) 각각이 상기 캡핑 패턴(CP)과 직접적으로 접촉한다. 상기 버퍼 패턴(BP)의 경사부(P3)가 상기 제1 및 제2 측면부들(P1, P2)을 연결하고 상기 베이스 기판(110)의 표면을 기준으로 소정 각도 기울어진다. 상기 경사부(P3)의 경사각(θa)은 상기 제1 전극(GE)의 경사각(θg)보다 작은 값을 갖는다. 도 6a에 도시된 버퍼 패턴(BP)은 도 3a에서 설명한 버퍼 패턴(BP)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다. 다만, 상기 버퍼 패턴(BP)은 상기 캡핑 패턴(CP) 상에 형성되므로, 상기 버퍼 패턴(BP)의 돌출 길이(Lt)는 상기 캡핑 패턴(CP)의 두께(tc)를 고려하여 정해지는 것이 바람직하다.
도 6b를 참조하면, 도 6a에 도시된 것과 달리, 상기 캡핑 패턴(CP) 및 상기 버퍼 패턴(BP)은 도 6b에 도시된 것과 같은 구조를 가질 수 있다. 상기 버퍼 패턴(BP)의 경사부(P3)가 오목한 형태를 가지고 상기 캡핑 패턴(CP) 상에 배치된다. 상기 버퍼 패턴(BP)의 형상은 도 3b에서 설명한 것과 실질적으로 동일하고, 상기 버퍼 패턴(BP)과 상기 캡핑 패턴(CP)의 관계는 도 6a에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 7은 도 5에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도이다.
도 5에 도시된 표시 기판의 제조 방법은 제1 절연층(130)을 형성하기 전에 상기 캡핑 패턴(CP)을 형성하는 공정을 더 포함하는 것을 제외하고는 도 4a 내지 도 4c에서 설명한 방법들과 실질적으로 동일하다. 따라서 도 5에 도시된 표시 기판의 제조 방법은, 도 7을 참조하여 상기 제1 금속 패턴(MP1), 상기 캡핑 패턴(CP) 및 상기 버퍼 패턴(BP)을 형성하는 단계를 설명하고, 이후 공정은 도 4b 및 도 4c에서 설명한 것과 중복되므로 생략한다.
도 7을 참조하면, 상기 베이스 기판(110) 상에 상기 제1 전극(GE)을 포함하는 상기 제1 금속 패턴(MP1)을 형성하고, 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상에 캡핑막(CL) 및 코팅막(120)을 순차적으로 형성한다.
상기 캡핑막(CL)은 플라즈마를 이용하여 증착함으로써 형성할 수 있다. 예를 들어, 상기 캡핑막(CL)은 화학 기상 증착 방법(CVD)으로 형성할 수 있다. 상기 캡핑막(CL)은 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110) 상에 균일하게 일정한 두께로 형성될 수 있다.
이어서, 상기 캡핑막(CL)이 형성된 베이스 기판(110) 상에 코팅 물질을 슬릿 코팅하여 상기 코팅막(120)을 형성한다. 상기 코팅막(120)은 상기 제1 금속 패턴(MP1)이 상기 베이스 기판(110)과 형성하는 모서리에서 상기 베이스 기판(110)의 표면이나 상기 제1 금속 패턴(MP1)의 상부면보다 상대적으로 두껍게 형성될 수 있다.
도 5 및 도 7을 참조하면, 상기 캡핑막(CL) 및 상기 코팅막(120)이 형성된 베이스 기판(110)을 식각 가스를 이용하여 건식 식각한다. 시간이 경과함에 따라서, 상기 베이스 기판(110)의 표면이나 상기 제1 금속 패턴(MP1)의 상부면에 형성된 상기 캡핑막(CL) 및 상기 코팅막(120)은 상기 식각 가스에 의해서 제거되고, 상기 모서리에 상기 코팅막(120)의 일부가 잔류한다. 이에 따라, 상기 버퍼 패턴(BP)이 형성되고, 상기 버퍼 패턴(BP)에 의해서 커버되는 상기 캡핑막(CL)의 일부가 잔류함으로써 상기 캡핑 패턴(CP)을 형성한다.
이어서, 상기 제1 금속 패턴(MP1), 상기 캡핑 패턴(CP) 및 상기 버퍼 패턴(BP)이 형성된 베이스 기판(110) 상에 상기 제1 절연층(130), 상기 액티브 패턴(AP), 상기 더미 패턴(DP), 상기 제2 금속 패턴(MP2), 상기 제2 절연층(160) 및 상기 화소 전극(PE)을 순차적으로 형성한다.
이에 따라, 도 5에 도시된 표시 기판(102)이 제조된다.
상기에서 설명한 바에 따르면, 상기 버퍼 패턴(BP)에 의해 상기 제1 금속 패턴(MP1)의 경사각(θg)을 완화시키는 동시에 상기 버퍼 패턴(BP)을 형성하기 전에 상기 캡핑 패턴(CP)을 형성함으로써 상기 제1 금속 패턴(MP1)의 금속이 상기 버퍼 패턴(BP)으로 확산되는 것을 방지할 수 있다.
도 8은 본 발명의 또 다른 실시예에 따른 표시 기판의 단면도이다.
도 8에 도시된 표시 기판(103)의 평면 구조는 도 1에 도시된 것과 실질적으로 동일하다. 또한, 도 8에 도시된 표시 기판(103)의 단면 구조는 상기 캡핑 패턴(CP)과 달리 캡핑막(CL)이 베이스 기판(110)에 전면적으로 형성된 것을 제외하고는 도 5에 도시된 표시 기판(102)과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
도 8을 참조하면, 표시 기판(103)은 제1 금속 패턴(MP1), 상기 캡핑막(CL), 버퍼 패턴(BP), 제1 절연층(130), 액티브 패턴(AP), 더미 패턴(DP), 제2 금속 패턴(MP2), 제2 절연층(160) 및 화소 전극(PE)을 포함한다. 도 8에 도시된 표시 기판(103)은 상기 캡핑막(CL)이 베이스 기판(110)에 전면적으로 형성되는 것을 제외하고는 상기 캡핑막(CL)은 상기 제1 금속 패턴(MP1)이 형성된 베이스 기판(110)에 전면적으로 형성된다. 상기 캡핑막(CL)은 상기 제1 금속 패턴(MP1)의 측벽면 및 상부면 모두를 커버한다. 상기 캡핑막(CL)은 전체적으로 일정한 두께를 갖는다. 상기 캡핑막(CL)은 상기 제1 금속 패턴(MP1)의 금속이 상기 버퍼 패턴(BP)으로 확산되는 것을 방지할 수 있다. 상기 캡핑막(CL)은 상기 제1 금속 패턴(MP1)의 상부면 및 상기 베이스 기판(110)의 표면 전체를 커버하는 것을 제외하고는, 도 5에서 설명한 상기 캡핑 패턴(CP)과 실질적으로 동일하다. 따라서, 중복되는 설명은 생략한다.
일례로, 상기 제1 금속 패턴(MP1)이 구리를 포함할 때, 상기 캡핑막(CL)은 질화 실리콘(SiNx)을 포함할 수 있다. 또는, 상기 제1 금속 패턴(MP1)이 알루미늄을 포함할 때, 상기 캡핑막(CL)은 산화 실리콘(SiO2) 또는 질화 실리콘을 포함할 수 있다. 상기 버퍼 패턴(BP)이 상기 캡핑막(CL) 상에 형성된다.
도 8에 도시된 표시 기판(103)의 제조 방법은 도 7에 도시된 코팅막(120)을 식각하는 공정에서 캡핑막(CL)이 식각되지 않는 것을 제외하고는 도 7에서 설명한 표시 기판(102)의 제조 방법과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다. 도 8을 도 7과 함께 참조하면, 상기 캡핑막(CL) 및 상기 코팅막(120)이 형성된 베이스 기판(110)에 식각 가스를 제공하면 상기 캡핑막(CL)보다 상부에 형성된 상기 코팅막(120)부터 식각된다. 상기 제1 금속 패턴(MP1)의 상부면과 상기 베이스 기판(110)의 표면에 형성된 상기 코팅막(120)은 제거되고 상기 제1 금속 패턴(MP1)과 상기 베이스 기판(110)이 형성하는 모서리에만 상기 코팅막(120)이 부분적으로 잔류한 때에 상기 식각 공정을 완료한다. 이에 따라, 상기 캡핑막(CL) 상에 형성된 상기 버퍼 패턴(BP)을 형성할 수 있다. 상기 캡핑막(CL)은 상기 식각 가스에 의해 소정 두께가 제거되어 최종 두께는 상기 코팅막(120)의 하부에 형성된 초기 두께보다 얇을 수 있다.
이어서, 상기 제1 금속 패턴(MP1), 상기 캡핑막(CL) 및 상기 버퍼 패턴(BP)이 형성된 베이스 기판(110) 상에 상기 제1 절연층(130), 상기 액티브 패턴(AP), 상기 더미 패턴(DP), 상기 제2 금속 패턴(MP2), 상기 제2 절연층(160) 및 상기 화소 전극(PE)을 순차적으로 형성한다.
이에 따라, 도 8에 도시된 표시 기판(102)이 제조된다.
상기에서 설명한 바에 따르면, 상기 버퍼 패턴(BP)에 의해 상기 제1 금속 패턴(MP1)의 경사각(θg)을 완화시키는 동시에 상기 버퍼 패턴(BP)을 형성하기 전에 상기 캡핑막(CL)을 형성함으로써 상기 제1 금속 패턴(MP1)의 금속이 상기 버퍼 패턴(BP)으로 확산되는 것을 방지할 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 기판을 설명하기 위한 단면도이다.
도 9를 참조하면, 표시 기판(104)은 베이스 기판(110) 상에 형성된 액티브 패턴(AP)과, 데이터 라인(DL), 소스 전극(SE) 및 드레인 전극(DE)을 포함하는 제1 금속 패턴, 버퍼 패턴(BP), 제1 절연층(130), 더미 패턴(DP), 게이트 전극(GE)을 포함하는 제2 금속 패턴, 제2 절연층(160) 및 화소 전극(PE)을 포함한다. 상기 게이트 전극(GE), 상기 소스 전극(SE), 상기 드레인 전극(DE) 및 상기 액티브 패턴(AP)을 포함하는 박막 트랜지스터(SW)가 탑 게이트 구조를 가진다.
상기 액티브 패턴(AP)은 반도체층(111) 및 오믹 콘택층(113)을 포함한다. 상기 반도체층(111)은 비정질 실리콘 또는 산화물 반도체를 포함할 수 있다. 상기 오믹 콘택층(113)은 생략될 수 있다. 상기 더미 패턴(DP)은 상기 액티브 패턴(AP)과 실질적으로 동일한 층상 구조를 갖는다.
상기 제1 금속 패턴은 상기 액티브 패턴(AP)을 포함하는 상기 베이스 기판(110) 상에 형성된다. 상기 소스 전극(SE)과 상기 드레인 전극(DE)이 상기 액티브 패턴(AP) 상에서 서로 이격된다. 상기 데이터 라인(DL)의 하부에 상기 더미 패턴(DP)이 형성된다.
상기 버퍼 패턴(BP)은 상기 제1 금속 패턴과 상기 액티브 패턴(AP)이 형성하는 모서리나, 상기 제1 금속 패턴 및 상기 액티브 패턴(AP)이 상기 베이스 기판(110)과 형성하는 모서리에 형성된다. 상기 버퍼 패턴(BP)은 상기 제1 금속 패턴과 상기 버퍼 패턴(BP)이 상기 베이스 기판(110)과 형성하는 모서리에 형성될 수 있다. 상기 버퍼 패턴(BP)이 상기 제1 금속 패턴의 상부 표면과 상기 베이스 기판(110)의 표면 사이를 완만하게 연결해줌으로써 상기제1 금속 패턴 상에 형성되는 상기 제1 절연층(130)이 상기 모서리에서 끊어지는 것을 방지할 수 있다. 상기 버퍼 패턴(BP)의 세부적인 형상 및 기능은 도 3a 및 도 3b에서 설명한 것과 실질적으로 동일하다. 이와 달리, 상기 버퍼 패턴(BP)과 상기 제1 금속 패턴 사이에 도 6a 및 도 6b에서 설명한 것과 같은 캡핑 패턴(CP)이 더 형성될 수 있다. 따라서, 중복되는 설명은 생략한다.
상기 게이트 전극(GE)은 상기 제1 절연층(130) 상에 형성되고, 상기 게이트 전극(GE)은 상기 제2 절연층(160)이 커버한다. 상기 제1 및 제2 절연층들(130, 160)을 관통하는 콘택홀(CNT)에 의해서 상기 드레인 전극(DE)과 상기 화소 전극(PE)이 접촉한다.
도 9를 참조하여 상기 표시 기판(104)의 제조 방법에 대해서 간략하게 설명하면, 먼저 상기 베이스 기판(110) 상에 상기 반도체층(111), 상기 오믹 콘택층(113) 및 제1 금속층을 순차적으로 형성하고, 이들을 하나의 마스크를 이용하여 패터닝함으로써 상기 소스 전극(SE), 상기 드레인 전극(DE), 상기 데이터 라인(DL), 상기 액티브 패턴(AP) 및 상기 더미 패턴(DP)이 형성된다.
이어서, 상기 제1 금속 패턴, 상기 액티브 패턴(AP) 및 상기 더미 패턴(DP)이 형성된 상기 베이스 기판(110) 상에 코팅막을 형성하고, 상기 코팅막을 패터닝하여 상기 버퍼 패턴(BP)을 형성한다. 상기 버퍼 패턴(BP)을 형성하는 공정은 도 4a 및 도4b에서 설명한 것과 실질적으로 동일하다. 따라서 중복되는 설명은 생략한다.
상기 버퍼 패턴(BP)을 형성한 후, 상기 제1 절연층(130)을 형성한다. 상기 제1 절연층(130)이 형성된 베이스 기판(110) 상에 제2 금속층을 형성하고 상기 제2 금속층을 패터닝하여 상기 게이트 전극(GE)을 형성한다.
상기 게이트 전극(GE)이 형성된 베이스 기판(110) 상에 상기 제2 절연층(160)을 형성하고, 상기 제1 및 제2 절연층들(130, 160)을 패터닝하여 상기 드레인 전극(DE)을 부분적으로 노출시키는 상기 콘택홀(CNT)을 형성한다.
상기 콘택홀(CNT)이 형성된 베이스 기판(110) 상에 상기 화소 전극(PE)을 형성함으로써, 도 9에 도시된 표시 기판(104)이 형성된다.
이상에서 상세하게 설명한 바에 의하면, 제1 금속 패턴의 측벽면과 베이스 기판이 형성하는 모서리에 버퍼 패턴을 형성함으로써 후속 공정에서 제2 금속 패턴이 상기 모서리에서 끊어지는 것을 방지할 수 있다. 이에 따라, 폭이 좁고 두께가 두꺼운 제1 금속 패턴을 형성함으로써 RC 지연 문제를 해결하는 동시에, 상기 버퍼 패턴에 의해서 제2 금속 패턴의 제조 신뢰성을 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
101, 102, 103, 104: 표시 기판 110: 베이스 기판
MP1, MP2: 제1, 제2 금속 패턴 GL, DL: 제1, 제2 신호 배선
GE, SE, DE: 제1, 제2, 제3 전극 BP: 버퍼 패턴
P1, P2: 제1, 제2 측면부 P3: 경사부
CP: 캡핑 패턴 CL: 캡핑막
SWP: 측벽면 120: 코팅막

Claims (20)

  1. 베이스 기판 상에 형성된 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴;
    코팅 물질로 형성되고, 상기 제1 금속 패턴의 측벽면과 상기 베이스 기판이 형성하는 모서리에 배치된 버퍼 패턴; 및
    상기 제1 신호 배선과 전기적으로 연결된 화소 전극을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 버퍼 패턴은
    상기 측벽면과 마주하는 제1 측면부;
    상기 제1 측면부와 연결되고, 상기 베이스 기판과 마주하는 제2 측면부; 및
    상기 제1 및 제2 측면부들을 연결하고 상기 베이스 기판의 표면을 기준으로 상기 측벽면보다 작은 기울기를 갖는 경사부를 갖는 것을 특징으로 하는 표시 기판.
  3. 제2항에 있어서, 상기 경사부가 상기 베이스 기판의 표면과 이루는 예각은 0° 초과 50° 이하인 것을 특징으로 하는 표시 기판.
  4. 제2항에 있어서, 상기 측벽면이 상기 베이스 기판의 표면과 이루는 예각과, 상기 경사부가 상기 베이스 기판의 표면과 이루는 예각의 차이는 10° 이상 40°이하인 것을 특징으로 하는 표시 기판.
  5. 제2항에 있어서, 상기 제1 측면부의 높이는 상기 제1 금속 패턴의 높이의 0％ 초과 80％ 이하인 것을 특징으로 하는 표시 기판.
  6. 제2항에 있어서, 상기 베이스 기판의 표면을 기준으로 한 상기 경사부의 기울기는 일정한 것을 특징으로 하는 표시 기판.
  7. 제2항에 있어서, 상기 베이스 기판의 표면을 기준으로 한 상기 경사부의 기울기는 상기 베이스 기판의 표면에서부터 상기 측벽면을 향해 갈수록 점점 증가하는 것을 특징으로 하는 표시 기판.
  8. 제1항에 있어서, 상기 모서리에 배치되고 상기 측벽면과 상기 버퍼 패턴 사이 및 상기 베이스 기판과 상기 버퍼 패턴 사이에 개재된 캡핑 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  9. 제8항에 있어서, 상기 캡핑 패턴의 두께는 일정한 것을 특징으로 하는 표시 기판.
  10. 제1항에 있어서, 상기 제1 금속 패턴을 전체적으로 커버하는 캡핑막을 더 포함하고, 상기 버퍼 패턴은 상기 모서리에서 상기 캡핑막과 접촉하는 것을 특징으로 하는 표시 기판.
  11. 제1항에 있어서, 상기 버퍼 패턴은 실세스퀴옥산(silsesquioxane)계 화합물을 포함하는 것을 특징으로 하는 표시 기판.
  12. 제1항에 있어서, 상기 제1 금속 패턴 및 상기 버퍼 패턴이 형성된 베이스 기판 상에 형성되고, 상기 제1 신호 배선과 교차하고 상기 화소 전극과 전기적으로 연결된 제2 신호 배선 및 상기 제1 전극과 부분적으로 중첩된 제2 전극을 포함하는 제2 금속 패턴을 더 포함하는 것을 특징으로 하는 표시 기판.
  13. 베이스 기판 상에 제1 신호 배선 및 상기 제1 신호 배선과 연결된 제1 전극을 포함하는 제1 금속 패턴을 형성하는 단계;
    상기 제1 금속 패턴의 측벽면과 상기 베이스 기판이 형성하는 모서리에 코팅 물질로 버퍼 패턴을 형성하는 단계; 및
    상기 제1 금속 패턴 및 상기 버퍼 패턴이 형성된 베이스 기판 상에 상기 제1 신호 배선과 전기적으로 연결된 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 버퍼 패턴을 형성하는 단계는,
    상기 제1 금속 패턴이 형성된 베이스 기판 상에 코팅 물질을 슬릿 코팅하여 코팅막을 형성하는 단계; 및
    상기 코팅막을 건식 식각하여 부분적으로 제거하는 단계를 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 모서리에 형성된 코팅막의 최대 두께는
    상기 베이스 기판의 표면 및 상기 제1 금속 패턴의 상부면 상에 형성된 상기 코팅막의 두께보다 두꺼운 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제13항에 있어서, 상기 버퍼 패턴을 형성하기 전에, 상기 제1 금속 패턴이 형성된 베이스 기판의 전면을 커버하는 캡핑막을 형성하는 단계를 더 포함하고,
    상기 버퍼 패턴을 형성하는 단계에서 상기 캡핑막이 패터닝되어 상기 측벽면과 상기 버퍼 패턴 사이 및 상기 베이스 기판과 상기 버퍼 패턴 사이에 배치된 캡핑 패턴이 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  17. 제13항에 있어서, 상기 버퍼 패턴을 형성하기 전에, 상기 제1 금속 패턴이 형성된 베이스 기판의 전면을 커버하는 캡핑막을 형성하는 단계를 더 포함하고,
    상기 버퍼 패턴은 상기 캡핑막 상에 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  18. 제13항에 있어서, 상기 버퍼 패턴은 실세스퀴옥산(silsesquioxane)계 화합물을 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
  19. 제18항에 있어서, 상기 실세스퀴옥산계 화합물의 점도는 1 cP (centi poise) 이상 5 cP 이하인 것을 특징으로 하는 표시 기판의 제조 방법.
  20. 제13항에 있어서, 상기 화소 전극을 형성하기 전에 상기 제1 금속 패턴 및 상기 버퍼 패턴이 형성된 베이스 기판 상에 절연층을 형성하는 단계;
    상기 절연층 상에 반도체층을 형성하는 단계;
    상기 반도체층 상에 금속층을 형성하는 단계; 및
    상기 금속층 및 상기 반도체층을 패터닝하여 상기 제1 신호 배선과 교차하고 상기 화소 전극과 전기적으로 연결된 제2 신호 배선 및 상기 제1 전극과 부분적으로 중첩된 제2 전극을 포함하는 제2 금속 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 표시 기판의 제조 방법.
KR1020110079612A 2011-08-10 2011-08-10 표시 기판 및 이의 제조 방법 KR101914168B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110079612A KR101914168B1 (ko) 2011-08-10 2011-08-10 표시 기판 및 이의 제조 방법
US13/418,175 US8912552B2 (en) 2011-08-10 2012-03-12 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110079612A KR101914168B1 (ko) 2011-08-10 2011-08-10 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130017273A KR20130017273A (ko) 2013-02-20
KR101914168B1 true KR101914168B1 (ko) 2018-11-02

Family

ID=47676969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110079612A KR101914168B1 (ko) 2011-08-10 2011-08-10 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US8912552B2 (ko)
KR (1) KR101914168B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6326715B2 (ja) * 2013-01-29 2018-05-23 セイコーエプソン株式会社 配線構造体、液滴吐出ヘッドおよび液滴吐出装置
JP2015150827A (ja) * 2014-02-18 2015-08-24 セイコーエプソン株式会社 配線実装構造及びその製造方法、並びに液体噴射ヘッド及び液体噴射装置
TWI528074B (zh) * 2014-03-28 2016-04-01 群創光電股份有限公司 顯示面板
CN104319274B (zh) * 2014-11-14 2017-03-29 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板及显示装置
CN105280633B (zh) * 2015-11-30 2019-01-01 深圳市华星光电技术有限公司 Tft阵列基板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309099A1 (en) 2008-06-11 2009-12-17 Samsung Electronics Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918496B2 (ja) * 2001-10-22 2007-05-23 株式会社日立製作所 液晶表示装置及びその製造方法
TWI353063B (en) * 2007-07-27 2011-11-21 Au Optronics Corp Photo detector and method for fabricating the same
KR101646100B1 (ko) * 2008-12-02 2016-08-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101583263B1 (ko) * 2009-04-27 2016-01-11 삼성디스플레이 주식회사 표시기판, 이의 제조방법 및 이를 갖는 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090309099A1 (en) 2008-06-11 2009-12-17 Samsung Electronics Co., Ltd. Display device and method of manufacturing the same

Also Published As

Publication number Publication date
KR20130017273A (ko) 2013-02-20
US8912552B2 (en) 2014-12-16
US20130037829A1 (en) 2013-02-14

Similar Documents

Publication Publication Date Title
JP3971909B2 (ja) 液晶表示装置用薄膜トランジスターの製造方法
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
US8633066B2 (en) Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof
KR101914168B1 (ko) 표시 기판 및 이의 제조 방법
US8610871B2 (en) Method for forming multilayer structure, method for manufacturing display panel, and display panel
JP5418421B2 (ja) 液晶表示素子
US9502536B2 (en) Manufacturing method of thin film transistor display panel
CN111223815B (zh) 薄膜晶体管阵列基板及其制作方法
US20230098341A1 (en) Array substrate and display panel
US20240049539A1 (en) Display substrate, method for fabricating the same, and display panel
US20170221924A1 (en) Method for Manufacturing TFT, Array Substrate and Display Device
US9081243B2 (en) TFT substrate, method for producing same, and display device
KR20060133818A (ko) 광 마스크와 박막 트랜지스터 기판의 제조 방법 및 그에의해 제조된 박막 트랜지스터 기판
US9541811B2 (en) Thin film transistor array panel and manufacturing method thereof
US20050170290A1 (en) Method of manufacturing substrate for display and method of manufacturing display utilizing the same
JP5707725B2 (ja) 薄膜のパターニング方法及び表示パネルの製造方法
JP2002341373A (ja) アクティブマトリクス基板
US7749821B2 (en) Method of fabricating pixel structure
JP2011221158A (ja) 液晶装置の製造方法
KR101302550B1 (ko) 액정표시장치 및 그 제조 방법
US11469258B2 (en) Display panel and display device
US8901743B2 (en) Fabrication of semiconductor device including chemical mechanical polishing
JP5032188B2 (ja) 液晶表示装置及びその製造方法
JP4052804B2 (ja) 電極基板および電極基板の作製方法
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right