JPH07333648A - 液晶表示装置およびその製法 - Google Patents

液晶表示装置およびその製法

Info

Publication number
JPH07333648A
JPH07333648A JP12511894A JP12511894A JPH07333648A JP H07333648 A JPH07333648 A JP H07333648A JP 12511894 A JP12511894 A JP 12511894A JP 12511894 A JP12511894 A JP 12511894A JP H07333648 A JPH07333648 A JP H07333648A
Authority
JP
Japan
Prior art keywords
groove
substrate
liquid crystal
display device
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12511894A
Other languages
English (en)
Inventor
Kazuki Inoue
一樹 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd, Mitsubishi Electric Corp filed Critical Asahi Glass Co Ltd
Priority to JP12511894A priority Critical patent/JPH07333648A/ja
Publication of JPH07333648A publication Critical patent/JPH07333648A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 段差に伴う配線断線や短絡などの問題を回避
し、かつ配線抵抗値を小さくして輝度傾斜のない液晶表
示装置を提供する。 【構成】 少なくともマトリクス状に薄膜トランジスタ
および画素電極が設けられ、画素間に信号線が設けられ
た一方の絶縁性透明基板であるTFT基板と、対向電極
が設けられた他方の絶縁性透明基板である対向電極基板
とのあいだに液晶材料が挟持されてなる液晶表示装置で
あって、前記信号線の一部2が前記TFT基板1に設け
られた溝9内に形成されるとともに該信号線の表面は前
記TFT基板の表面から数十〜数百nmの高さになるよ
うに成膜されている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示装置およびその
製法に関する。さらに詳しくは、マトリクス状に形成さ
れる各画素に薄膜トランジスタを有し、画素間に信号線
が設けられるアクティブマトリクス型で、信号線の膜厚
を厚くすることにより信号線の抵抗による輝度ムラをな
くするとともに信号線の段差に伴う配線切れなどを防止
した液晶表示装置およびその製法に関する。
【0002】
【従来の技術】従来の薄膜トランジスタ(以下、TFT
という)を各画素に有するアクティブマトリクス型液晶
表示装置におけるTFTが設けられた側のTFT基板
は、たとえば図5に示されるように、ガラスなどの絶縁
性透明基板1上に複数のゲート線2とソース線3が各画
素11のあいだに格子状に絶縁膜を介して設けられ、各
画素に設けられたTFT4のゲート電極2aはゲート線
2に、ソース電極3aがソース線3に接続されている。
各ゲート線2には駆動回路から送信された走査信号が順
次印加され、走査信号が印加されたゲート線2に接続さ
れたTFT4はONになり、また各ソース線3には順次
データ信号が印加され、信号が印加されたソース線3に
接続されたTFT4のソース電極3aに画素信号が入力
される。
【0003】そのため、TFT4がONとなり、データ
信号が印加されたソース線3に接続されたTFT4のみ
で、データ信号がドレイン電極7に伝わり、さらに画素
電極8に伝わり、その画素のみがONになり、液晶表示
装置の画面に表示がなされる。
【0004】よって、液晶表示装置の表示の制御をより
正確に行うためには、TFT4がONとなる時間を正確
に制御する、すなわちゲート電極2aに印加される走査
信号電圧の制御を正確にすることが必要である。しか
し、最近の液晶表示装置の高精細化、高開口率化に伴
い、画素数は増え、ゲート線などの信号線は細くなる傾
向にある。その結果、ゲート線などの抵抗を無視するこ
とができず、入力端子10から入力されたときの走査信
号は入力端子からゲート線2の末端に接続されているT
FT4に伝わるまでに遅延の影響で波形がなまってしま
う。この結果、入力端子10に最も近い位置に接続され
ているTFT4と最も遠いゲート線2の末端に接続され
ているTFT4とではTFT4がONとなる時間に差が
できるため、輝度ムラが発生するという問題がある。
【0005】ゲート線2は、たとえば図5のA−A線断
面図が図6に示されるように、絶縁性透明基板1上に形
成され、その上にSiO2、SiNなどからなる絶縁膜
5を介して図示しないソース線が交差するように形成さ
れている。そのため、ゲート線2の厚さを厚くすると、
段差が大きくなり、ステップカバレジがわるくなるた
め、その上に交差して形成されるソース線と短絡した
り、ソース線の断線をひき起す。
【0006】一方、基板上に形成されるゲート線やソー
ス線の積層による段切れを防止するため、特開平2−2
71637号公報に開示されているように、ゲート電極
およびゲート線を溝内に埋め込む方法が提案されてい
る。このTFTの断面図およびゲート線の形成工程断面
をそれぞれ図7〜8に示す。
【0007】図7において、たとえばガラス基板1に設
けられた溝内にたとえばAlまたはCrなどからなるゲ
ート電極2aおよび平面を平らにするための絶縁膜5c
が設けられ、ガラス基板1の表面全体にゲート絶縁膜5
aが設けられ、ゲート電極2a上にあたる部分のゲート
絶縁膜5a上に、スイッチング作用の活性層となる半導
体層6として、たとえばアモルファスシリコン層が設け
られ、その上にソース電極3aおよびドレイン電極7が
AlまたはCrなどの金属膜により設けられ、ドレイン
電極7はITOなどの透明導電膜からなる画素電極8に
接続されている。なおソース電極3aは図示されていな
いソース線3と一体に形成されている。これらの表面全
体には保護膜5bがSiO2、SiNなどにより形成さ
れている。すなわちTFT4そのものは通常の逆スタガ
構造のTFTと同じであるがゲート電極2aが図示され
ていないゲート線とともに前記基板1内に設けられるこ
とにより、表面での段差を少なくしてステップカバレジ
の改良が試みられている。
【0008】この溝内にゲート電極およびゲート線を埋
め込む方法を、図8を参照してゲート線部で代表して説
明する。
【0009】まず、図8(a)に示されるように、ガラ
ス基板1上のゲート線が設けられる場所に露光、現像、
エッチングなどの写真製版工程により溝9を形成し、そ
ののち、スパッタリング法などの方法を用いてAlなど
の金属膜12を全面に成膜する。
【0010】金属膜12の形成後、ゲート線2部以外の
金属膜12を取り除くために、(b)に示されるように
レジスト膜13を金属膜12上に塗布し、ゲート線2部
以外の金属膜12の上部のレジスト膜13を除去し(図
8(c)参照)露出した余分な金属膜12をエッチング
により取り除く(図8(d)参照)。 そののちレジス
ト膜13を剥離し、必要なゲート線2が形成される。こ
こでゲート線2の低抵抗化を図ろうとするならばゲート
線の膜厚はできるだけ厚いほうがよい。
【0011】そののち、図7に示されるように、溝9内
に絶縁膜を堆積し、表面の平坦化を図っている。
【0012】
【発明が解決しようとする課題】前述のゲート線などの
信号線の抵抗を減らすため、膜厚を厚くするとステップ
カバレジがわるくなり断線や短絡などの事故を起しやす
いとともに、液晶材料を挟持する2枚の基板間隙(通常
5〜10μm程度)内にTFTを形成しなければならな
いため、厚く形成するのに限界がある。
【0013】一方、基板に溝を形成し、該溝内にゲート
線などを形成する方法では前述のレジスト膜を露光、現
像する際の露光機の位置合わせ精度は数百nm程度のず
れに抑えるのが限度で、図9に図8と同様の工程図を、
同じ部分には同じ符号を付して示すように、露光ずれ1
0が起こる。露光ずれ10によりパターンがずれると、
溝9の外に残った金属膜12aの膜厚分の段差が溝9部
とともに、かえって大きく生じ、電気的断線や短絡など
の欠陥が生じやすいという問題がある。
【0014】本発明はかかる問題を解決するためになさ
れたもので、段差に伴う配線断線や短絡などの問題を回
避し、かつ、配線抵抗値を小さくして輝度傾斜のない液
晶表示装置を提供することを目的とする。
【0015】
【課題を解決するための手段】本発明の液晶表示装置
は、少なくともマトリクス状に薄膜トランジスタおよび
画素電極が設けられ、画素間に信号線が設けられた一方
の絶縁性透明基板であるTFT基板と、対向電極が設け
られた他方の絶縁性透明基板である対向電極基板とのあ
いだに液晶材料が挟持されてなる液晶表示装置であっ
て、前記信号線の一部が前記TFT基板に設けられた溝
内に形成されるとともに該信号線の表面は前記TFT基
板の表面から数十〜数百nmの高さになるように成膜さ
れている。
【0016】前記TFT基板の表面に絶縁膜が成膜さ
れ、該絶縁膜に前記溝が設けられ該溝内に前記信号線が
形成されていることが、エッチングによる溝形成が容易
であるため好ましい。
【0017】前記TFT基板上に形成される前記溝は基
板表面側が底面より広くなるように形成されているこ
と、または前記溝内に形成され、該溝から突出するよう
に形成された前記信号線の突出部が表面側で断面積が小
さくなるように形成されていることが、露光時のマスク
ずれがあってもパターニング後の段差が軽減されるため
好ましい。
【0018】本発明の液晶表示装置の製法は、少なくと
もマトリクス状に薄膜トランジスタおよび画素電極が設
けられ、画素間に信号線が設けられた一方の絶縁性透明
基板であるTFT基板と、対向電極が設けられた他方の
絶縁性透明基板である対向電極基板とのあいだに液晶材
料が挟持されてなる液晶表示装置の製法であって、前記
信号線の一部の形成を、前記絶縁性透明基板の該信号線
を形成する場所に溝を形成し、該溝を含めて前記絶縁性
透明基板の表面全体に前記溝部で前記基板表面より突出
するように、信号線用金属膜を成膜し、該金属膜の信号
線形成部分にマスクを設け、等方性エッチングにより前
記金属膜をパターニングすることにより形成することを
特徴とする。
【0019】また、少なくともマトリクス状に薄膜トラ
ンジスタおよび画素電極が設けられ、画素間に信号線が
設けられた一方の絶縁性透明基板であるTFT基板と、
対向電極が設けられた他方の絶縁性透明基板である対向
電極基板とのあいだに液晶材料が挟持されてなる液晶表
示装置の製法であって、前記信号線の一部の形成を、前
記絶縁性透明基板の該信号線を形成する場所に開口部を
設けたマスクを形成し、該マスクの開口部からエッチン
グ液により底部の断面が小さくなるような溝を形成し、
該溝を含めて前記絶縁性透明基板の表面全体に前記溝部
で前記基板表面より突出するように、信号線用金属膜を
成膜し、該金属膜をエッチングしてパターニングするこ
とにより形成することを特徴とする。
【0020】
【作用】本発明によれば、信号線が基板に設けられた溝
内に形成されるとともに、基板上に盛り上がるように形
成されているため、信号線の膜厚が厚く形成され、信号
線の入力端子側と末端側での輝度ムラが生じなくなると
ともに基板表面での段差をなだらかにでき、配線の断線
や短絡を防止できる。すなわち、信号線の膜厚が厚くさ
れることにより、時定数が小さくなり高い周波数成分も
信号線の末端側に伝わるため、走査信号のなまりが減少
し、輝度ムラは生じない。また信号線が基板表面上に数
十〜数百nm程度に盛り上がるように形成されているた
め、パターニングの際のエッチングを等方性エッチング
で行うことなどによりエッチング面に傾斜ができるた
め、基板上での段差を小さくすることができ、しかも基
板表面上の膜厚は従来以下としているため、ステップカ
バレジの問題が生じない厚さであり、配線の断線や短絡
を防止することができる。
【0021】また本発明の製法によれば、溝形成や信号
線のパターニングの際に等方性エッチングにより行うた
め、溝は底面積が小さく、信号線はその表面側の断面積
が小さい形状にすることができ、傾斜面を形成できるた
め、露光の際の位置ずれが生じても極端な段差は生じな
い。
【0022】
【実施例】つぎに、添付図面を参照しつつ本発明の液晶
表示装置を説明する。
【0023】液晶表示装置はガラス、プラスチックスな
どの絶縁性透明基板に少なくとも前述のTFTおよび画
素電極がマトリックス状に形成され、各画素間を縦横に
マトリクス状に設けられたソース線とゲート線などの信
号線が設けられ、さらに配向膜などが設けられた一方の
基板であるTFT基板と、同様の絶縁性透明基板に少な
くとも対向電極が設けられ、他に配向膜やブラックマス
ク、カラーフィルタなどが必要に応じて設けられた他方
の基板である対向電極基板とが一定間隙を保持して周囲
で貼着され、その間隙に液晶材料が注入され、その両側
に偏光板が配置されるとともにバックライトなどが設け
られることにより形成されている。本発明の液晶表示装
置は前記TFT基板に設けられる信号線のうち絶縁性透
明基板側に設けられる信号線が絶縁性透明基板に設けら
れた溝内に形成されるとともに、その信号線の表面部は
基板表面上に数十〜数百nm突出するように形成されて
いることに特徴がある。すなわちゲート線とソース線は
相互に接触しないように、絶縁膜を介して設けられてお
り、TFTが逆スタガ構造のものではゲート電極および
ゲート線が基板側に形成され、正スタガ構造のTFTで
はソース電極およびソース線が基板側に形成され、基板
側に形成される信号線が基板に設けられた溝内に設けら
れているもので、どちらの構造にも本発明を適用でき
る。
【0024】液晶表示装置の他の部分の構造は従来の構
造および製法と同様であり、TFT基板側の絶縁性透明
基板の溝内に形成される信号線をゲート線を例にとり、
その部分の構造および製法について、以下に具体的実施
例により説明する。
【0025】[実施例1]図1は本発明の液晶表示装置
の一実施例で絶縁性透明基板1にゲート線2が設けられ
た部分の断面説明図、図2はゲート線の形成工程の断面
説明図である。
【0026】図1において、ガラス、プラスチックスな
どからなる絶縁性透明基板1に設けられた溝9にゲート
線2が形成されている。本発明により絶縁性透明基板1
に設けられる溝9は、その深さが200〜300nm程
度、好ましくは400〜500nm程度である。抵抗を
減らすという観点からは深い程好ましいが、ある程度ゲ
ート線の膜厚を厚くすれば、それ以上厚くする効果は少
ない反面、深く形成するにはエッチング時間を長くする
必要があり、工数アップになるとともに、前記基板1の
強度が弱くなるからである。この溝9は図1に示される
ようにその断面がテーパ状に形成されたり、おわん状な
どに形成され、溝9の表面側の断面積が底面側の断面積
より広くなるように形成されている。その結果、後述す
るように露光の際のマスクずれが生じても段差の形成が
なだらかになるので、段差による配線切れや短絡を防止
することができて好ましい。
【0027】溝がテーパ状に形成されたばあい、このテ
ーパの角度(図1のθ)は、たとえば露光の際のステッ
プのマスク合わせのずれを30〜40nmとすれば、溝
の深さを300nmとしてtanθ=30/300以
上、すなわちθ=5.7°以上であることが好ましい。
すなわち、溝9の側面がこのような傾斜面に形成されて
いると、マスクずれで溝9内にエッチングされてもテー
パ状の傾斜面でエッチングは止まり、大きな段差にはな
らないからである。マスク合わせのずれが30〜40n
mより大きければθは大きくなり、マスク合わせのずれ
が30〜40nmでもθが大きい程位置ずれによる段差
を小さくする面からは好ましい。しかし余り大きくする
と隣接する画素電極部まで侵入することになり、後述す
る等方性エッチングにより形成される深さと同じ長さで
横に広がる45°程度が限度である。またこの傾斜面は
錐状でなくても曲面形状でもよい。
【0028】この溝9の断面がテーパ状になるようにす
るには、レジスト膜の開口部をテーパ状にして反応性イ
オンエッチングなどの異方性エッチングで形成したり、
レジスト膜でエッチング場所を開口したのち、たとえば
硝酸第2セリウムアンモニウムと過塩素酸の混合液など
のエッチング液で前記基板1をエッチングすることによ
り深さ方向のみならず、横方向にもエッチングされるた
め、球面状の凹部となり、断面がテーパ状に形成され
る。
【0029】また本発明のゲート線は前記基板1の表面
上に数十〜数百nm突出するように形成されている。従
来のゲート線は300nm程度であるため、従来程度以
下の厚さが突出するもので、この程度の厚さであれば、
ステップカバレジの問題は発生しない。このような突出
部が形成されることにより後述するように、表面部の断
面をテーパ状にすることができ、露光の際のマスクずれ
が生じても極端な段差を解消できる。
【0030】つぎに、図2を参照しながらその製法につ
いて説明する。まず図2(a)に示されるように、前記
基板1のゲート線形成場所に溝9を形成し、ゲート線用
のAl、Cr、Taなどをスパッタリングなどにより成
膜して金属膜12を形成する。この溝9の形成は前述の
ように、マスクとするレジスト膜の開口部をテーパ状に
形成して反応性イオンエッチングなどの異方性エッチン
グを行うか、またはレジスト膜に開口部を設けたのち硝
酸第2セリウムアンモニウムと過塩素酸の混合液などの
エッチング液により等方性エッチングすることにより、
断面がテーパ状になるように形成することが好ましい。
【0031】つぎに、ゲート線以外の金属膜12を取り
除くために、図2(b)に示されるように、レジスト膜
13を金属膜12上に塗布し、露光、現像によりゲート
線2を形成しない部分の金属膜12の上部のレジスト膜
13のみを除去する(図2(c)参照)。ついで図2
(d)に示されるように、露出した余分な金属膜12を
硝酸第2セリウムアンモニウムと過塩素酸の混合液など
のエッチング液を用いて取り除く。この際金属膜12は
等方性エッチングされるため、レジスト膜13の下側も
エッチングされ、マスクずれが生じていても高い金属膜
部分も除去され(図2(d)のA参照)、極端な段差は
なくなる。そののち、レジスト膜13を剥離することに
より、表面の断面がテーパ状の、必要なゲート線2が形
成される。そののち、CVD法、スパッタリング、蒸着
法などによりゲート絶縁膜5を成膜することにより、図
1に示される構造のゲート線が形成される。
【0032】本発明によれば、ゲート線2のガラス表面
からの厚さは、通常の逆スタガ方式のTFTにおけるゲ
ート線の膜厚と同程度以下であるから、この上に積層さ
れるゲート絶縁膜5やソース線の段切れのおそれはな
く、また、ゲート線2の全体の膜厚に関しては、絶縁性
透明基板1に形成された溝の200〜500nmだけ通
常の逆スタガ方式よりも増加しているので、ゲート線の
断面積が2倍程度増加することになり、ゲート線の抵抗
を50%低減することができる。
【0033】また、図2(d)に示されるように、露光
のずれが起こっても、溝9の断面がテーパ状に形成され
ているため、露光精度の限界により露光のずれが発生し
て溝内のエッチングされる部分は傾斜面で止まり(図2
(d)のA参照)、段差を小さくすることができる。
【0034】[実施例2]図3は本発明の液晶表示装置
の他の実施例のゲート線部の断面図である。
【0035】本実施例は絶縁性透明基板1がガラス、プ
ラスチックスなどの基板1a上に酸化ケイ素、チッ化ケ
イ素などの絶縁膜1bが形成されたものからなり、その
絶縁膜1bに溝9が形成されている。ガラス、プラスチ
ックスなどをエッチングする方法としては、ドライエッ
チングが考えられるが、ドライエッチングではシャープ
な形状のエッチングは困難である。ガラス基板1aの上
に絶縁膜1bを200〜500nm成膜し、ドライエッ
チングすれば、現在の技術で容易に溝を形成することが
できる。そののち、実施例1と同様にゲート線2および
ゲート絶縁膜5を形成する。
【0036】本実施例によれば、絶縁膜1bの成膜工程
が必要となるが、溝の形成は容易で、作業し易いという
効果がある。
【0037】[実施例3]図4は本発明の液晶表示装置
のさらに他の実施例のゲート線形成工程を示す断面図で
ある。
【0038】本実施例は絶縁性透明基板に溝を形成した
のち、ゲート線用の金属膜を、形成するのに液体有機金
属をスピンコートなどにより塗布したのち、パターニン
グするもので、液体有機金属のため、溝9内に完全に埋
ったのち、表面は同一高さに形成されるため、表面の薄
い層のみエッチングすればよく、溝9の断面を傾斜面に
しなくても、マスクずれがあるばあいでも極端な段差は
生じない。
【0039】まず図4(a)に示されるように、実施例
1と同様に溝9を絶縁性透明基板1にエッチングなどに
より形成したのち、液体有機金属を塗布し、焼成するこ
とにより金属膜12を形成する。このばあい金属膜表面
は溝の深さに関係なく平らである。
【0040】つぎに、ゲート線以外の金属膜を取り除く
ためにレジスト膜13を全面に設け(図4(b)参
照)、露光、現像によりゲート線2上にのみレジスト膜
を残し(図4(c)参照)絶縁性透明基板1の表面まで
等方性エッチングを行う(図4(d)参照)。そののち
レジスト膜13を除去する(図4(e)参照)ことによ
り、前記基板1上に数十〜数百nmの厚さ突出したゲー
ト線2が形成される。
【0041】本実施例によれば、金属膜12のエッチン
グする量が薄い(数十〜数百nm)ため、図4(c)に
示されるようなマスクずれ10が生じても、段差は僅か
ですみ、溝の形状を断面がテーパ状でなくても問題はな
い。
【0042】また本実施例において金属12のパターニ
ングをする際にエッチング液により行うことにより、ゲ
ート線表面の断面を傾斜面とすることができる。
【0043】
【発明の効果】本発明によれば、信号線を絶縁性透明基
板に設けられた溝内に埋め込み、かつ、絶縁性透明基板
の表面から数十〜数百nmの高さまで成膜しているた
め、信号線の抵抗を大幅に低下させることができ、信号
線の入力端と末端での画素の輝度の差がなくなるととも
に、露光機の精度の限界に関わらず、信号線に伴う段差
は軽減され、断線、短絡などの事故を防止でき、液晶表
示装置の表示性能を向上させることができる。
【0044】また本発明の製法によれば、溝の底面側お
よび/または信号線の表面側の断面積を小さく形成でき
るため、露光の際のマスク合わせの位置ずれを補うこと
ができる。
【図面の簡単な説明】
【図1】 本発明の液晶表示装置の一実施例を示すゲー
ト線部分の断面説明図である。
【図2】 図1の製造工程を示す断面説明図で、露光ず
れが生じたときの図である。
【図3】 本発明の液晶表示装置の他の実施例を示すゲ
ート線部分の断面説明図である。
【図4】 本発明の液晶表示装置のさらに他の実施例の
ゲート線部分の製造工程を示す断面説明図である。
【図5】 TFTと信号線が形成されたTFT基板の模
式的平面説明図である。
【図6】 図5のA−A線断面図である。
【図7】 従来の液晶表示装置の一例のTFT部分の断
面説明図である。
【図8】 図7のゲート線部分の製造工程を示す断面説
明図である。
【図9】 図8の製造工程でマスクずれがあったばあい
の製造工程を示す図である。
【符号の説明】
1 透明絶縁性基板、1a 基板、1b 絶縁膜、2
ゲート線、5 ゲート絶縁膜、9 溝。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 少なくともマトリクス状に薄膜トランジ
    スタおよび画素電極が設けられ、画素間に信号線が設け
    られた一方の絶縁性透明基板であるTFT基板と、対向
    電極が設けられた他方の絶縁性透明基板である対向電極
    基板とのあいだに液晶材料が挟持されてなる液晶表示装
    置であって、前記信号線の一部が前記TFT基板に設け
    られた溝内に形成されるとともに該信号線の表面は前記
    TFT基板の表面から数十〜数百nmの高さになるよう
    に成膜されてなる液晶表示装置。
  2. 【請求項2】 前記TFT基板の表面に絶縁膜が成膜さ
    れ、該絶縁膜に前記溝が設けられ該溝内に前記信号線が
    形成されてなる請求項1記載の液晶表示装置。
  3. 【請求項3】 前記TFT基板上に形成される前記溝
    は、基板表面側が底面より広くなるように形成されてな
    る請求項1または2記載の液晶表示装置。
  4. 【請求項4】 前記溝内に形成され、該溝から突出する
    ように形成された前記信号線の突出部が表面側で断面積
    が小さくなるように形成されてなる請求項1、2または
    3記載の液晶表示装置。
  5. 【請求項5】 少なくともマトリクス状に薄膜トランジ
    スタおよび画素電極が設けられ、画素間に信号線が設け
    られた一方の絶縁性透明基板であるTFT基板と、対向
    電極が設けられた他方の絶縁性透明基板である対向電極
    基板とのあいだに液晶材料が挟持されてなる液晶表示装
    置の製法であって、前記信号線の一部の形成を、前記絶
    縁性透明基板の該信号線を形成する場所に溝を形成し、
    該溝を含めて前記絶縁性透明基板の表面全面に前記溝部
    で前記基板表面より突出するように、信号線用金属膜を
    成膜し、該金属膜の信号線形成部分にマスクを設け、等
    方性エッチングにより前記金属膜をパターニングするこ
    とにより形成することを特徴とする液晶表示装置の製
    法。
  6. 【請求項6】 少なくともマトリクス状に薄膜トランジ
    スタおよび画素電極が設けられ、画素間に信号線が設け
    られた一方の絶縁性透明基板であるTFT基板と、対向
    電極が設けられた他方の絶縁性透明基板である対向電極
    基板とのあいだに液晶材料が挟持されてなる液晶表示装
    置の製法であって、前記信号線の一部の形成を、前記絶
    縁性透明基板の該信号線を形成する場所に開口部を設け
    たマスクを形成し、該マスクの開口部からエッチング液
    により底部の断面が小さくなるような溝を形成し、該溝
    を含めて前記絶縁性透明基板の表面全体に前記溝部で前
    記基板表面より突出するように、信号線用金属膜を成膜
    し、該金属膜をエッチングしてパターニングすることに
    より形成することを特徴とする液晶表示装置の製法。
JP12511894A 1994-06-07 1994-06-07 液晶表示装置およびその製法 Pending JPH07333648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12511894A JPH07333648A (ja) 1994-06-07 1994-06-07 液晶表示装置およびその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12511894A JPH07333648A (ja) 1994-06-07 1994-06-07 液晶表示装置およびその製法

Publications (1)

Publication Number Publication Date
JPH07333648A true JPH07333648A (ja) 1995-12-22

Family

ID=14902297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12511894A Pending JPH07333648A (ja) 1994-06-07 1994-06-07 液晶表示装置およびその製法

Country Status (1)

Country Link
JP (1) JPH07333648A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815720B2 (en) 2001-08-24 2004-11-09 Sharp Kabushiki Kaisha Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
WO2005055178A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
JPWO2004110117A1 (ja) * 2003-06-04 2006-07-20 大見 忠弘 基板及びその製造方法
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7535022B2 (en) 2001-05-24 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding overlapping electrode
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
JP2010190948A (ja) * 2009-02-16 2010-09-02 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置
US8537296B2 (en) 2008-06-11 2013-09-17 Samsung Display Co., Ltd. Display device wherein a thickness of a first insulating layer is greater than a thickness of a first conductor and wherein the first insulating layer completely covers lateral side surfaces of the first conductor

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535022B2 (en) 2001-05-24 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding overlapping electrode
US6815720B2 (en) 2001-08-24 2004-11-09 Sharp Kabushiki Kaisha Substrate having buried structure, display device including the substrate, method of making the substrate and method for fabricating the display device
US6992008B2 (en) 2001-08-24 2006-01-31 Sharp Kabushiki Kaisha Method of making a substrate having buried structure and method for fabricating a display device including the substrate
JPWO2004110117A1 (ja) * 2003-06-04 2006-07-20 大見 忠弘 基板及びその製造方法
JP4858682B2 (ja) * 2003-06-04 2012-01-18 日本ゼオン株式会社 基板の製造方法
WO2005055178A1 (en) * 2003-12-02 2005-06-16 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US8742421B2 (en) 2003-12-02 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and television apparatus
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7759735B2 (en) 2004-08-20 2010-07-20 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US8003420B2 (en) 2004-08-20 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device provided with semiconductor element and manufacturing method thereof, and electronic device installed with display device provided with semiconductor element
US8537296B2 (en) 2008-06-11 2013-09-17 Samsung Display Co., Ltd. Display device wherein a thickness of a first insulating layer is greater than a thickness of a first conductor and wherein the first insulating layer completely covers lateral side surfaces of the first conductor
JP2010190948A (ja) * 2009-02-16 2010-09-02 Toppan Printing Co Ltd 薄膜トランジスタ及び画像表示装置

Similar Documents

Publication Publication Date Title
JP3983019B2 (ja) 埋め込み構造を有する基板の製造方法および表示装置の製造方法
KR19990017836A (ko) 박막트랜지스터 및 그의 제조방법
JP2002057347A (ja) 液晶表示装置用アレー基板の製作方法
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20060290830A1 (en) Semi-transmissive liquid crystal display device and method of manufacture thereof
US6713786B2 (en) Thin film transistors with self-aligned transparent pixel electrode
JP5063936B2 (ja) Tftアレイ基板の製造方法
JPH06295924A (ja) 液晶表示素子の製造方法
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
KR101074383B1 (ko) 액정표시장치 및 그의 제조방법
JPH1152419A (ja) アクティブマトリクス型液晶表示装置およびその製造方法
JPH07333648A (ja) 液晶表示装置およびその製法
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100621534B1 (ko) 액정 표시장치
JP2004013003A (ja) 液晶表示装置
US6734048B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
KR100455537B1 (ko) 액정 표시 장치 및 투사형 액정 표시 장치
JP2881868B2 (ja) 薄膜トランジスタ液晶ディスプレイの製造方法
KR0145898B1 (ko) 액정 표시장치의 패드 형성방법 및 구조
KR100621858B1 (ko) 액정표시소자의 제조방법
JP2001264802A (ja) マトリクスアレイ基板
KR100662779B1 (ko) 액정표시소자
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR20070069388A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100671510B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법