KR100386631B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100386631B1
KR100386631B1 KR10-2000-0050429A KR20000050429A KR100386631B1 KR 100386631 B1 KR100386631 B1 KR 100386631B1 KR 20000050429 A KR20000050429 A KR 20000050429A KR 100386631 B1 KR100386631 B1 KR 100386631B1
Authority
KR
South Korea
Prior art keywords
data line
electrode
dummy gate
gate electrode
liquid crystal
Prior art date
Application number
KR10-2000-0050429A
Other languages
English (en)
Other versions
KR20020017229A (ko
Inventor
박재덕
하용민
여주천
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-2000-0050429A priority Critical patent/KR100386631B1/ko
Priority to US09/892,648 priority patent/US6661477B2/en
Publication of KR20020017229A publication Critical patent/KR20020017229A/ko
Application granted granted Critical
Publication of KR100386631B1 publication Critical patent/KR100386631B1/ko
Priority to US10/683,666 priority patent/US6982771B2/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

고개구율을 이루면서 수직 크로스토크를 감소시켜서 화질을 개선하기에 용이한 액정표시장치 및 그의 제조방법을 제공하기 위한 것으로써, 이와 같은 목적을 달성하기 위한 액정표시장치는 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서, 상기 게이트라인과 격리되어 상기 하판상에 일정패턴을 갖고 적층 형성된 더미 게이트절연막과 더미 게이트전극, 상기 더미 게이트전극을 포함한 상기 하판상에 단차를 갖고 형성된 층간절연막, 상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 형성된 드레인전극, 상기 게이트전극과 직교하며 상기 드레인전극과 단차를 갖도록 상기 층간절연막상에 형성된 데이터라인, 상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 형성된 패시베이션막, 상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 형성된 콘택홀, 상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되어 형성된 화소전극을 포함하여 구성됨을 특징으로 한다.

Description

액정표시장치 및 그의 제조방법 {liquid crystal display and method for fabricating the same}
본 발명은 액정표시장치에 대한 것으로, 특히 고개구율을 달성하면서 수직 크로스토크에 의한 화질 불량을 개선하기 위한 액정표시장치 및 그 제조방법에 관한 것이다.
일반적으로 액정 표시 장치는 크게 액정 패널과 광원 그리고 구동회로부로 구분된다.
그리고, 상기 액정 패널은 크게 상하 투명 기판과 상하 투명 기판 사이에 주입되는 액정층으로 구성된다.
상기 상측 투명 기판에는 공통전극, 블랙 매트릭스 및 칼라 필터층이 형성된다.
상기 하측 투명 기판에는 일정한 간격을 갖고 일 방향으로 복수개의 게이트 라인들이 배열되고, 일정한 간격을 갖고 상기 각 게이트 라인과 수직한 방향으로 복수개의 데이터 라인들이 배열되어 서로 교차되는 부분에 LCD 어레이를 구성한다. 이와 같이 LCD 어레이 영역에는 상기 각 게이트 라인과 데이터 라인 사이의 공간영역이 화소영역이 되고, 각 화소 영역에는 화소 전극과 박막 트랜지스터가 배열된다. 즉, 상기 박막 트랜지스터는 상기 게이트라인에 게이트 전극이 연결되고 상기 데이터 라인에 소오스 전극이 연결되며 드레인 전극에 화소전극이 연결되어 상기 게이트 라인에 인가되는 신호에 따라 선택적으로 턴온되어 데이터 라인의 데이터 신호를 화소전극에 인가한다. 그리고 각 게이트 라인 또는 데이터 라인은 구동 회로부에 전기적으로 연결된다.
상기와 같은 액정 표시 장치에서 수직 크로스토크 현상에 의한 화질 불량이 발생할 수 있는데, 이와 같은 수직 크로스토크 현상은 소오스전극과 드레인전극간의 용량(Cds)에 기인하여 발생되는 것으로써, 수직 라인의 화소들에게 주어질 소오스 전압(데이타신호)들이 한 액정 화소 전압에 영향을 주어 화질을 떨어뜨리게 되는 것을 의미한다.
이와 같은 수직 크로스토크 현상은 주로 데이터 라인과 화소전극간 정전용량이 커짐에 의해서 발생되는 것인데, 특히 고개구율 구조를 갖는 액정표시장치에서 수직 크로스토크를 감소시킬 수 있는 방법에 대한 연구가 진행중이다.
이때, 고개구율 구조를 달성하기 위해서 데이터라인과 화소전극 사이에 증착하는 페시베이션막으로 유기절연막을 사용하고 데이터 라인의 가장자리와 화소 전극을 오버랩하여 형성한다.
이하, 첨부 도면을 참조하여 종래 액정표시장치 및 그의 제조방법에 대하여 설명하면 다음과 같다.
도 1은 종래 액정표시장치의 액정패널 하판의 레이아웃도이고, 도 2는 도 1의 A-A' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 종래의 액정표시장치의 구조 단면도이다.
종래 액정표시장치는 도 1과 도 2에 도시된 바와 같이 절연기판(1)에 정의된 액티브영역상에 액티브 패턴층이 형성되어 있고, 액티브 패턴층을 감싸도록 액티브 패턴층상에 게이트산화막(도시되지 않음)이 형성되어 있으며, 게이트산화막상에 액티브 패턴층의 중앙부분을 가로지르도록 게이트전극(10b)이 형성되어 있다. 이때 게이트전극(10b)은 일방향을 갖는 게이트라인(10a)에서 돌출된 형태를 갖는다.
그리고 게이트전극(10b) 양측의 액티브 패턴층내에는 소오스/드레인 영역이 형성되어 있고, 상기 게이트전극(10b)을 포함한 전면에 층간절연막(2)이 증착되어 있고, 액티브 패턴층에 형성된 소오스/드레인 영역이 드러나도록 층간절연막(2)과 게이트산화막이 식각되어 제 1 콘택홀을 형성하고 있다.
그리고 소오스영역과 드레인영역에 형성된 각각의 제 1 콘택홀 및 층간절연막(2)상에 소오스전극(데이터라인(11c)에서 돌출 형성된 구조)(11b)과 드레인전극(11a,3a) 및 데이터라인(11c,3b)이 형성되어 있다. 이때 데이터라인(11c)는 게이트라인(10a)과 직교하는 방향으로 배치되어 있다.
그리고 소오스전극(11b)과 드레인전극(11a,3a) 및 데이터라인(11c,3b)을 포함한 층간절연막(2)상에 유기절연막(4)이 코팅되어 있다. 이때 유기절연막(4)은 표면이 평탄하게 형성되어 있다. 그리고 드레인전극(11a,3a)이 노출되도록 유기절연막(4)상에 제 2 콘택홀이 형성되어 있으며, 제 2 콘택홀내 및 유기절연막(4)상에 ITO(Indium Thin Oxidation)막으로 구성된 화소전극(12,5)이 형성되어 있다. 이때화소전극(12,5)은 데이터라인(11c,3)의 중앙영역을 제외한 데이터라인(11c,3b) 가장자리 상측과 오버랩되어 형성되어 있다.
상기의 도 2에 도시한 바와 같이 고개구율 구조에서 화소전극(12,5)과 데이터 라인(11c,3b)간의 거리 'b'는 수직 크로스토크(vertical crosstalk)로 인한 화질불량 측면에서 가장 중요한 요소이다.
즉, 'b'의 길이가 길수록 화소전극(12,5)과 데이터 라인(11c,3b)간에 기생 커패시턴스가 줄어들어서 수직 크로스토크로 인한 화질불량을 줄일 수 있다.
그러나 'b'를 증가시키면 화소전극(12,5)과 드레인전극(11a,3a)의 콘택을 위한 제 2 콘택홀의 식각 두께 'c'를 증가시켜야 하기 때문에 'b'를 증가시킬 수 없다. 결론적으로 건식식각(이방성 식각) 능력에 의해서 'c'가 결정되고, 'c'에 의해서 'a'도 결정되며, 'a'에 의해서 'b'의 길이도 결정된다.
예를들어서 'c'=9500Å이고 'd'=3500Å이며 'a'는 1.3㎛이고 'b'= 0.95㎛의 두께를 갖고 있다고 할 때 'b'의 두께를 두껍게 하면 'c'의 두께도 두꺼워진다.
다음에 상기와 같은 구성을 갖는 액정표시장치의 제조방법에 대하여 설명한다.
도 3a 내지 도 3c는 도 2의 구조를 이루기 위한 종래기술에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도이다.
종래 액정표시장치의 제조방법은 도 3a에 도시된 바와 같은 절연기판(1)에 액티브영역을 정의한 후에 액티브영역상에 액티브 패턴층(도 1참조)을 형성하고, 액티브 패턴층을 감싸도록 액티브 패턴층상에 게이트산화막(도면에 도시되지 않음)을 형성하며, 게이트산화막상에 액티브 패턴층의 중앙부분을 가로지르도록 돌출되는 게이트전극(10b)(도 1참조) 및 이에 연장되며 일라인 방향을 이루도록 게이트라인(10a)(도1참조)을 형성한다. 그리고 게이트전극(10b) 양측의 액티브 패턴층내에 소오스/드레인영역을 형성한다.
이후에 도 3b에 도시한 바와 같이 게이트전극(10b)을 포함한 전면에 층간절연막(2)을 증착하고, 액티브 패턴층에 형성된 소오스/드레인영역이 드러나도록 층간절연막(2)과 게이트산화막을 식각하여 제 1 콘택홀(도면에 도시되지 않음)을 형성한다.
그리고 소오스영역과 드레인영역에 형성된 각각의 제 1 콘택홀 및 층간절연막(2)상에 금속층을 증착한 후에, 금속층을 이방성 식각해서 소오스영역에 콘택되도록 소오스전극(11b)(도 1 참조) 및 이에 연장되며 게이트라인(10a)과 직교하는 일라인 방향을 이루도록 데이터라인(11c,3b)을 형성하고, 드레인영역에 콘택되도록 드레인전극(11a,3a)을 형성한다.
다음에 도 3c에 도시한 바와 같이 소오스전극(11b)과 데이터라인(11c,3b) 및 드레인전극(11a,3a) 전면에 유기절연막(4)을 코팅하고 드레인전극(11a,3a)이 노출되도록 유기절연막(4)에 제 2 콘택홀을 형성한다.
그리고 제 2 콘택홀을 포함한 유기절연막(4)전면에 ITO(Indium Tin Oxide)막을 증착한 후에 데이터라인(11c,3b)의 중앙부분이 노출되며, 데이터라인(11c)의 가장자리 상측에 오버랩되도록 ITO막을 이방성 식각하여서 화소전극(12,5)을 형성한다.
상기와 같은 종래 액정표시장치 및 그의 제조방법은 다음과 같은 문제가 있다.
데이터라인과 화소전극사이의 기생 커패시턴스를 감소시키기 위해서 그 사이의 유기절연막의 두께를 두껍게하면 드레인전극과 화소전극을 콘택시키기 위한 제 2 콘택홀의 식각시간이 길어진다. 상기와 같은 이유로 종래기술은 고개구율을 이루면서 수직 크로스토크를 감소시켜서 화질을 개선하기 위한 액정표시장치를 제공하는데 한계가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 고개구율을 이루면서 수직 크로스토크를 감소시켜서 화질을 개선하기에 용이한 액정표시장치 및 그의 제조방법을 제공하는데 그 목적이 있다.
도 1은 종래 액정표시장치의 액정패널 하판의 레이아웃도
도 2는 도 1의 A-A' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 종래의 액정표시장치의 구조단면도
도 3a 내지 도 3c는 도 2의 구조를 이루기 위한 종래기술에 따른 액정표시장치의 제조방법을 나타낸 공정 단면도
도 4는 본 발명에 따른 액정표시장치의 액정패널 하판의 레이아웃도
도 5는 도 4의 B-B' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 본 발명의 제 1 실시예에 따른 액정표시장치의 구조단면도
도 6a 내지 도 6c는 본 발명 제 1 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
도 7은 도 4의 B-B' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 본 발명의 제 2 실시예에 따른 액정표시장치의 구조단면도
도 8a 내지 도 8c는 본 발명 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
41 : 절연기판 42 : 더미 게이트산화막
43 : 더미 게이트전극 44 : 층간절연막
45a : 드레인전극 45b : 데이터라인
46 : 유기절연막 47 : 화소전극
상기와 같은 목적을 달성하기 위한 본 발명 액정표시장치는 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서, 상기 게이트라인과 격리되어 상기 하판상에 일정패턴을 갖고 적층 형성된 더미 게이트절연막과 더미 게이트전극, 상기 더미 게이트전극을 포함한 상기 하판상에 단차를 갖고 형성된 층간절연막, 상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 형성된 드레인전극, 상기 게이트전극과 직교하며 상기 드레인전극과 단차를 갖도록 상기 층간절연막상에 형성된 데이터라인, 상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 형성된 패시베이션막, 상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 형성된 콘택홀, 상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되어 형성된 화소전극을 포함하여 구성됨을 특징으로 한다.
상기와 같은 구성을 갖는 본 발명 액정표시장치의 제조방법은 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서, 상기 게이트라인을 형성함과 동시에 상기 게이트라인과 격리되어 일정패턴을 갖도록 상기 하판상에 더미 게이트절연막과 더미 게이트전극을 형성하는 공정, 상기 더미 게이트전극 및 상기 게이트라인을 포함한 상기 하판상에 단차를 갖도록 층간절연막을 형성하는 공정, 상기 데이터라인을 형성함과 동시에 상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 드레인전극을 형성하는 공정, 상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 패시베이션막을 형성하는 공정, 상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 콘택홀을 형성하는 공정, 상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되도록 상기 패시베이션막상에 화소전극을 형성하는 공정을 포함함을 특징으로 한다.
상기와 같은 목적을 이루기 위해서 본 발명은 화소전극과 데이터라인간의 정전용량을 감소시켜서 수직 크로스토크를 감소시키는 것에 그 주안점이 있는 것으로, 화소전극과 드레인전극간의 콘택을 위한 콘택홀 형성시간(두께)을 그대로 유지하면서 화소전극과 데이터라인 사이에 형성되는 유기절연막의 두께를 종래보다 두껍게 형성하는 것에 그 특징이 있다.
이하, 첨부 도면을 참조하여 본 발명 액정표시장치 및 그의 제조방법에 대하여 설명하기로 한다.
도 4는 본 발명에 따른 액정표시장치의 액정패널 하판의 레이아웃도이고, 도 5는 도 4의 B-B' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 본 발명의 제 1 실시예에 따른 액정표시장치의 구조단면도이다.
먼저, 본 발명 제 1 실시예에 따른 액정표시장치는 도 4와 도 5에 도시한 바와 같이 절연기판(41)에 정의된 액티브영역상에 액티브 패턴층이 형성되어 있고, 액티브 패턴층을 감싸도록 액티브 패턴층상에 게이트산화막(도면에 도시되지 않았음)이 형성되어 있으며, 게이트산화막상에 액티브 패턴층의 중앙부분을 가로지르도록 게이트전극이 형성되어 있다.
그리고 게이트전극 양측의 액티브 패턴층내에는 소오스/드레인 영역이 형성되어 있다. 이때 게이트전극은 일방향을 갖는 게이트라인에서 돌출된 형태를 갖는다.
이와 같이 게이트산화막과 게이트전극을 형성할 때 차후에 형성될 드레인전극(45a)의 일측 하부와 오버랩되도록 절연기판(41)의 일영역상에 더미 게이트산화막(42)과 더미 게이트전극(43)이 적층 형성되어 있다. 상기 더미게이트전극(43)의 폭은 상기 드레인전극(45a)의 폭보다 넓게 형성한다.
이후에 게이트전극 및 더미 게이트전극(43)을 포함한 전면에 층간절연막(44)이 증착되어있고, 액티브 패턴층에 형성된 소오스/드레인 영역이 드러나도록 층간절연막(44)과 게이트산화막이 식각된 제 1 콘택홀이 형성되어 있다.
그리고 소오스영역과 드레인영역에 형성된 각각의 제 1 콘택홀 및 층간절연막(44)상에 소오스전극(데이터라인(45b)에서 돌출 형성된 구조)(도 4참조)과 드레인전극(45a) 및 데이터라인(45b)이 형성되어 있다. 이때 데이터라인(45b)과 드레인전극(45a)은 더미 게이트산화막(42)과 더미 게이트전극(43)에 의해서 서로 단차를 갖는다.
그리고 소오스전극과 드레인전극(45a) 및 데이터라인(45b)을 포함한 층간절연막(44)상에 유기절연막(46)이 증착되어 있다. 이때 유기절연막(46)은 표면이 평탄하게 형성되어 있다.
그리고 더미 게이트전극(43)과 오버랩되어 있는 드레인전극(45a)상부가 노출되도록 유기절연막(46)상에 제 2 콘택홀이 형성되어 있으며, 제 2 콘택홀내 및 유기절연막(46)상에 ITO(Indium Tin Oxide)막으로 구성된 화소전극(47)이 형성되어 있다. 이때 화소전극(47)은 데이터라인(45b)의 중앙을 제외한 가장자리 상측과 오버랩되어 형성되어 있다.
상기의 도 5에 도시한 바와 같이 고개구율 구조에서 화소전극(47)과 데이터 라인(45b)간의 거리 'b'는 수직 크로스토크(vertical crosstalk)로 인한 화질불량 측면에서 가장 중요한 요소이다.
즉, 'b'의 두께가 두꺼울수록 화소전극(47)과 데이터 라인(45b)간에 커패시턴스가 줄어들어서 수직 크로스토크로 인한 화질불량을 줄일 수 있다.
상기에서와 같이 본 발명 제 1 실시예에서는 제 2 콘택홀을 형성할 드레인전극(45a)의 일측 하부에서 더미 게이트산화막(42)과 더미 게이트전극(43)이 오버랩되어 형성되어 있으므로, 제 2 콘택홀을 형성하기 위한 유기절연막(46)의 식각 두께는 그대로 유지한 상태에서, 화소전극(47)과 가장자리에서 일부 오버랩되는 데이터라인(45b) 상부의 유기절연막(46)의 두께만 종래보다 두껍게 형성되는 것이다.
예를 들어서 종래와 동일하게 'c'는 9500Å이고 'd'는 3500Å일때 더미 게이트산화막(42)과 더미 게이트전극(43)의 두께인 'e'가 4800Å이면, 'a'는 1.78㎛이 되고 이에 따라서 'b'는 1.43㎛의 두께를 갖는다.
이것은 종래에 'b'가 0.95㎛의 두께를 갖었던 것에 비해서 50.5%정도 두께가 증가된 것이다.
다음에 본 발명 제 2 실시예에 따른 액정표시장치에 대하여 설명한다.
도 7은 도 4의 B-B' 선상을 자른 화소전극과 데이터라인 및 드레인전극을 나타낸 본 발명의 제 2 실시예에 따른 액정표시장치의 구조단면도이다.
먼저 본 발명 제 2 실시예에 따른 액정표시장치는 도 1과 도 7에 도시한 바와 같이 절연기판(41)에 정의된 액티브영역상에 액티브 패턴층이 형성되어 있고, 액티브 패턴층을 감싸도록 액티브 패턴층상에 게이트산화막(도면에 도시되지 않았음)이 형성되어 있으며, 게이트산화막상에 액티브 패턴층의 중앙부분을 가로지르도록 게이트전극(도면에 도시되지 않았음)이 형성되어 있다. 그리고 게이트전극 양측의 액티브 패턴층내에는 소오스/드레인 영역이 형성되어 있다. 이때 게이트전극은 일방향을 갖는 게이트라인(도 4 참조)에서 돌출된 구조를 갖는다.
이때 차후에 형성될 드레인전극(45a)의 일측 하부에 오버랩되도록 절연기판(41)의 일영역상에 더미 게이트산화막(42)과 더미 게이트전극(43)이 적층 형성되어 있다. 상기 더미게이트전극(43)의 폭은 상기 드레인전극(45a)의 폭보다 넓게 형성한다.
그리고 게이트전극 및 더미 게이트전극(43)을 포함한 전면에 층간절연막(44)이 증착되어 있고, 도면에는 도시되지 않았지만 액티브 패턴층에 형성된 소오스/드레인 영역이 드러나도록 층간절연막(44)과 게이트산화막이 식각된 제 1 콘택홀이 형성되어 있다.
제 1 콘택홀을 형성할때 데이터라인(45b)을 형성할 부분의 층간절연막(44)도 같이 식각되어서 절연기판(41)이 드러나도록 되어 있다. 이때 층간절연막(44)의 식각폭은 데이터라인(45b)의 폭보다 넓다.
그리고 소오스영역과 드레인영역에 형성된 각각의 제 1 콘택홀 및 층간절연막(44)상에 소오스전극(데이터라인에서 돌출 형성된 구조)(도 4 참조)과 드레인전극(45a) 및 데이터라인(45b)이 형성되어 있다.
이때 데이터라인(45b)은 층간절연막(44)이 식각된 절연기판(41)상에 형성된다. 그리고 데이터라인(45b)과 드레인전극(45a)은 더미 게이트산화막(42)과 더미 게이트전극(43) 및 제 1 콘택홀을 형성할 때 식각된 층간절연막(44)에 의해서 서로 단차를 갖는다.
그리고 소오스전극과 드레인전극(45a) 및 데이터라인(45b)을 포함한 층간절연막(44)상에 유기절연막(46)이 증착되어 있다.
이때 유기절연막(46)은 표면이 평탄하게 형성되어 있고, 드레인전극(45a)이 노출되도록 유기절연막(46)에 제 2 콘택홀이 형성되어 있으며, 제 2 콘택홀내 및 유기절연막(46)상에 ITO(Indium Tin Oxide)막으로 구성된 화소전극(47)이 형성되어 있다. 이때 화소전극(47)은 데이터라인(45b)의 중앙을 제외한 가장자리 상측과 오버랩되어 형성되어 있다.
상기와 같이 본 발명 제 2 실시예에서는 화소전극(47)과 데이터라인(45b) 사이의 유기절연막(46)의 두께를 두껍게 해주기 위해서 제 2 콘택홀이 형성되는 영역 하부에 더미 게이트산화막(42)과 더미 게이트전극(43)을 배치하였고, 또한 제 1 콘택홀 형성공정시 층간절연막(44)의 식각된 부분에 데이터라인(45b)을 묻었다.
이에 따라서 제 2 콘택홀의 식각 두께가 증가되지 않고 데이터라인(45b)상부의 유기절연막(46)의 두께만을 증가시켜서 데이터라인(45b)과 화소전극(47)간의 커패시턴스(Cdp)의 값을 감소시켰다.
예를 들어서 종래에서와 같이 'c'는 9500Å, 'd'는 3500Å이고 더미 게이트산화막(42)과 더미 게이트전극(43)의 두께 'e'는 4800Å이고 층간절연막(44)의 두께 'f'가 6000Å이라면, 'a'는 1.78㎛이고 'b'는 2.03㎛의 두께를 갖는다.
이때 'b'가 2.03㎛의 두께를 갖는다는 것은 종래에 'b'가 0.95㎛인 것에 비해서 그 두께가 114%정도 증가된 것이다.
상기와 같은 구성을 갖는 본 발명 액정표시장치의 제조방법에 대하여 설명하면 다음과 같다.
도 6a 내지 도 6c는 본 발명 제 1 실시예의 액정표시장치의 제조방법을 나타낸 것이고, 도 8a 내지 도 8c는 본 발명 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도 이다.
먼저 본 발명 제 1 실시예에 따른 액정표시장치의 제조방법은 도면에는 도시되지 않았지만 액티브영역이 정의된 절연기판(41)(도 6a참조)상에 반도체층을 증착한다. 이후에 사진식각공정으로 반도체층을 식각하여 액티브영역상에 액티브 패턴층을 형성한다. 그리고 액티브 패턴층을 감싸도록 게이트산화막을 형성한다.
다음에 게이트산화막을 포함한 전면에 반도체층을 증착한 후에 게이트전극 형성 마스크로 반도체층을 식각하여 액티브 패턴층의 중앙부분을 가로지르도록 게이트전극과 게이트전극에 연결되어 일라인 방향을 이루는 게이트라인을 형성한다. 이때 게이트전극은 게이트라인에서 돌출된 구조를 갖도록 형성한다.
이와 같이 게이트산화막과 게이트전극 및 게이트라인을 형성하는 공정을 진행할 때, 도 6a에 도시한 바와 같이 차후에 형성될 드레인전극(45a)(도 6b참조) 일측 하부와 오버랩되도록 절연기판(41)상에도 더미 게이트산화막(42)과 더미 게이트전극(43)을 적층 형성한다.
이후에 도면에는 도시되지 않았지만 게이트전극을 마스크로 게이트전극 양측의 액티브 패턴층내에 불순물이온을 주입하여 소오스/드레인영역을 형성한다.
다음에 도 6b에 도시한 바와 같이 게이트전극 및 더미 게이트전극(43)을 포함한 절연기판(41) 전면에 층간절연막(44)을 증착한다.
그리고 도면에는 도시되어 있지 않지만 소오스/드레인영역이 드러나도록 층간절연막(44)과 게이트산화막(도면에 도시되지 않음)을 이방성 식각하여 소오스/드레인영역상에 각각 제 1 콘택홀을 형성한다.
이후에 층간절연막(44)상에 금속층을 증착한 후에, 이방성 식각해서 소오스영역의 제 1 콘택홀에는 소오스전극(도면에는 도시되지 않았음)을 형성하고, 이에 인접하며 게이트라인과 직교하는 방향을 갖도록 층간절연막(44)상에는 데이터라인(45b)을 형성한다. 그리고 드레인영역에는 상기 소오스전극과 일정간격을 갖고 격리되도록 드레인전극(45a)을 형성한다.
다음에 도 6c에 도시한 바와 같이 소오스전극과 드레인전극(45a) 및 데이터라인(45b)을 포함한 층간절연막(44) 전면에 유기절연막(46)을 코팅한다.
그리고 상기 더미 게이트전극(43)과 오버랩되어 있는 드레인전극(45a) 상부가 노출되도록 유기절연막(46)을 이방성 식각해서 제 2 콘택홀을 형성한다.
이후에 제 2 콘택홀을 포함한 유기절연막(46) 전면에 ITO(Indium Tin Oxide)막을 증착한 후 데이터라인(45b)의 중앙부분을 제외한 데이터라인 가장자리 상측에 오버랩되도록 ITO막을 이방성 식각해서 화소전극(47)을 형성한다.
상기에서와 같이 제 2 콘택홀을 형성할 하부에 더미 게이트산화막(42)과 더미 게이트전극(43)을 형성하므로써, 제 2 콘택홀이 형성될 유기절연막(46)의 두께는 그대로 유지하면서 데이터라인(45b)과 화소전극(47) 사이의 유기절연막(46)의 두께를 증가시켰다.
다음에 본 발명 제 2 실시예에 따른 액정표시장치의 제조방법에 대하여 설명하기로 한다.
본 발명 제 2 실시예의 액정표시장치의 제조방법은 제 1 실시예의 도 6a의더미 게이트산화막(42)과 더미 게이트전극(43)의 형성까지는 그 방법이 서로 동일하므로, 그 이후에 층간절연막(44)의 증착공정부터 설명하면 다음과 같다.
도 8b에 도시한 바와 같이 게이트전극 및 더미 게이트전극(43)을 포함한 절연기판(41) 전면에 층간절연막(44)을 증착한다.
그리고 도면에는 도시되어 있지 않지만 소오스/드레인영역이 드러나도록 층간절연막(44)과 게이트산화막을 이방성 식각하여 소오스/드레인영역상에 각각 제 1 콘택홀을 형성한다.
이와 같이 제 1 콘택홀을 형성할 때 데이터라인(45b)이 형성될 절연기판(41)도 함께 드러나도록 층간절연막(44)을 일라인 방향으로 이방성 식각한다. 이때 절연기판(41)의 식각되는 폭은 차후에 데이터라인(45b)을 형성할 폭보다 넓게한다.
이후에 드러난 절연기판(41)을 포함한 층간절연막(44)상에 금속층을 증착한 후에, 이방성 식각해서 소오스영역의 제 1 콘택홀에는 소오스전극(도 4 참조)을 형성하고, 소오스전극에 접하며 게이트라인과 직교하는 방향을 갖도록 층간절연막(44)이 식각되어 드러난 절연기판(41)상에는 데이터라인(45b)을 형성한다. 그리고 드레인영역에는 상기 소오스전극과 일정간격을 갖고 격리되도록 드레인전극(45b)을 형성한다.
다음에 도 8c에 도시한 바와 같이 소오스전극과 드레인전극(45a) 및 데이터라인(45b)을 포함한 층간절연막(44) 전면에 유기절연막(46)을 코팅한다.
그리고 상기 더미 게이트전극(43)과 오버랩된 드레인전극(45a)상부가 노출되도록 드레인전극(45a)상부의 유기절연막(46)을 이방성 식각해서 제 2 콘택홀을 형성한다.
이후에 제 2 콘택홀을 포함한 유기절연막(46) 전면에 ITO(Indium Tin Oxide)막을 증착한 후 데이터라인(45b)의 중앙부분을 제외한 데이터라인(45b) 가장자리 상측과 오버랩되도록 ITO막을 이방성 식각해서 화소전극(47)을 형성한다.
상기에서와 같이 제 2 콘택홀을 형성할 드레인전극(45a)의 일측 하부에 오버랩되도록 더미 게이트산화막(42)과 더미 게이트전극(43)을 적층형성하고, 층간절연막(44)을 식각하여 드러난 절연기판(41)상에 데이터라인(45b)이 묻히도록 형성하므로써, 데이터라인(45b)과 화소전극(47) 사이의 유기절연막(46)의 두께를 증가시켰다.
상기와 같은 본 발명 액정표시장치 및 그의 제조방법은 다음과 같은 효과가 있다.
고개구율 구조를 갖도록 데이터라인의 가장자리를 따라 화소전극이 오버랩되도록 형성함에 있어서, 데이터라인과 화소전극의 사이에 형성되는 유기절연막의 두께를 두껍게 형성하여 주므로써, 데이터라인과 화소전극에 의한 기생 커패시턴스를 감소시킬 수 있다. 이에 따라서 수직 크로스토크 현상이 감소되어 화질 불량이 발생하는 것을 방지할 수 있다.

Claims (19)

  1. 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서,
    상기 게이트라인과 격리되어 상기 하판상에 일정패턴을 갖고 적층 형성된 더미 게이트절연막과 더미 게이트전극,
    상기 더미 게이트전극을 포함한 상기 하판상에 단차를 갖고 형성된 층간절연막,
    상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 형성된 드레인전극,
    상기 게이트라인과 직교하며 상기 드레인전극과 단차를 갖도록 상기 층간절연막상에 형성된 데이터라인,
    상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 형성된 패시베이션막,
    상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 형성된 콘택홀,
    상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되어 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서, 상기 콘택홀이 형성될 드레인전극의 위치는 상기 데이터라인이 형성될 위치 보다 높은 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서, 상기 패시베이션막은 상기 콘택홀이 형성될 드레인전극 상측보다 상기 데이터라인 상측에서 더 두껍게 형성됨을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서, 상기 소오스영역과 콘택되도록 상기 데이터라인에서 돌출된 소오스전극을 더 포함함을 특징으로 하는 액정표시장치.
  5. 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서,
    상기 게이트라인과 격리되어 상기 하판상에 일정패턴을 갖고 적층 형성된 더미 게이트절연막과 더미 게이트전극,
    상기 데이터라인이 형성될 부분의 상기 하판이 드러나도록 상기 더미 게이트전극을 포함한 상기 하판상에 단차를 갖고 형성된 층간절연막,
    상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 형성된 드레인전극,
    상기 드레인전극과 단차를 갖으며 상기 드러난 하판상에 일라인 방향을 갖고형성된 데이터라인,
    상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 형성된 패시베이션막,
    상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 형성된 콘택홀,
    상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되어 형성된 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서, 상기 콘택홀이 형성될 드레인전극의 위치는 상기 데이터라인이 형성될 위치 보다 높은 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서, 상기 패시베이션막은 상기 콘택홀이 형성될 드레인전극 상측보다 상기 데이터라인 상측에서 더 두껍게 형성됨을 특징으로 하는 액정표시장치.
  8. 제 5 항에 있어서, 상기 소오스영역과 콘택되도록 상기 데이터라인에서 돌출된 소오스전극을 더 포함함을 특징으로 하는 액정표시장치.
  9. 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서,
    상기 게이트라인을 형성함과 동시에 상기 게이트라인과 격리되어 일정패턴을 갖도록 상기 하판상에 더미 게이트절연막과 더미 게이트전극을 형성하는 공정,
    상기 더미 게이트전극 및 상기 게이트라인을 포함한 상기 하판상에 단차를 갖도록 층간절연막을 형성하는 공정,
    상기 데이터라인을 형성함과 동시에 상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 드레인전극을 형성하는 공정,
    상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 패시베이션막을 형성하는 공정,
    상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 콘택홀을 형성하는 공정,
    상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되도록 상기 패시베이션막상에 화소전극을 형성하는 공정을 포함함을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 9 항에 있어서, 상기 더미 게이트전극은 상기 드레인전극보다 그 폭을 넓게 형성함을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 9 항에 있어서, 상기 패시베이션막은 상기 콘택홀이 형성될 드레인전극상측에서는 그 두께를 그대로 유지하면서, 상기 콘택홀이 형성될 드레인전극 상측보다 상기 데이터라인 상측에서 더 두껍게 형성함을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 9 항에 있어서, 상기 화소전극은 ITO(Indium Tin Oxide)막으로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 9 항에 있어서, 상기 패시베이션막은 그 표면이 평탄한 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 하판상에 소오스/드레인영역이 형성된 액티브패턴층 및 서로 직교하는 게이트라인과 데이터라인을 구비한 액정표시장치에 있어서,
    상기 게이트라인을 형성함과 동시에 상기 게이트라인과 격리되어 일정패턴을 갖도록 상기 하판상에 더미 게이트절연막과 더미 게이트전극을 형성하는 공정,
    상기 데이터라인이 형성될 부분의 상기 하판이 드러나도록 상기 더미 게이트전극 및 상기 게이트라인을 포함한 상기 하판상에 단차를 갖도록 층간절연막을 형성하는 공정,
    상기 드러난 하판상에 데이터라인을 형성함과 동시에 상기 드레인영역에 콘택되고 상기 데이터라인과 단차를 갖으며 상기 더미 게이트전극의 일영역 상측에서 오버랩되도록 상기 층간절연막상에 드레인전극을 형성하는 공정,
    상기 더미 게이트전극과 상기 데이터라인을 포함한 상기 층간절연막상에 패시베이션막을 형성하는 공정,
    상기 더미 게이트전극과 오버랩된 상기 드레인전극이 드러나도록 콘택홀을 형성하는 공정,
    상기 콘택홀을 통해 드레인전극과 콘택되며 상기 데이터라인의 가장자리 상측과 오버랩되도록 상기 패시베이션막상에 화소전극을 형성하는 공정을 포함함을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 14 항에 있어서, 상기 더미 게이트전극은 상기 드레인전극보다 그 폭을 넓게 형성함을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 14 항에 있어서, 상기 패시베이션막은 상기 콘택홀이 형성될 드레인전극 상측에서는 그 두께를 그대로 유지하면서, 상기 콘택홀이 형성될 드레인전극 상측보다 상기 데이터라인 상측에서 더 두껍게 형성함을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 14 항에 있어서, 상기 화소전극은 ITO(Indium Tin Oxide)막으로 형성함을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 14 항에 있어서, 상기 패시베이션막은 그 표면이 평탄한 것을 특징으로하는 액정표시장치의 제조방법.
  19. 제 14 항에 있어서, 상기 층간절연막 형성시 드러난 하판의 폭은 상기 데이터라인보다 그 폭이 넓은 것을 특징으로 하는 액정표시장치의 제조방법.
KR10-2000-0050429A 2000-08-29 2000-08-29 액정표시장치 및 그의 제조방법 KR100386631B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0050429A KR100386631B1 (ko) 2000-08-29 2000-08-29 액정표시장치 및 그의 제조방법
US09/892,648 US6661477B2 (en) 2000-08-29 2001-06-28 TFT-LCD having dummy gate electrode and dummy gate insulator
US10/683,666 US6982771B2 (en) 2000-08-29 2003-10-14 Liquid crystal display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0050429A KR100386631B1 (ko) 2000-08-29 2000-08-29 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020017229A KR20020017229A (ko) 2002-03-07
KR100386631B1 true KR100386631B1 (ko) 2003-06-02

Family

ID=19685858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0050429A KR100386631B1 (ko) 2000-08-29 2000-08-29 액정표시장치 및 그의 제조방법

Country Status (2)

Country Link
US (2) US6661477B2 (ko)
KR (1) KR100386631B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW466773B (en) * 2000-12-15 2001-12-01 Acer Display Tech Inc Manufacturing method of thin film transistor liquid crystal display
KR20030093519A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100905383B1 (ko) * 2002-12-31 2009-06-30 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100532087B1 (ko) * 2003-06-20 2005-11-30 엘지.필립스 엘시디 주식회사 액정표시장치
KR100956340B1 (ko) * 2003-06-23 2010-05-06 삼성전자주식회사 박막 트랜지스터 표시판
KR100731733B1 (ko) * 2004-11-24 2007-06-22 삼성에스디아이 주식회사 액정표시장치 및 그 제조방법
US7796223B2 (en) * 2005-03-09 2010-09-14 Samsung Electronics Co., Ltd. Liquid crystal display apparatus having data lines with curved portions and method
KR101240649B1 (ko) 2006-01-10 2013-03-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN100452410C (zh) * 2006-04-30 2009-01-14 北京京东方光电科技有限公司 一种有源驱动tft矩阵结构及其制造方法
KR101473795B1 (ko) * 2008-09-03 2014-12-17 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그의 제조 방법
CN103913884A (zh) * 2013-06-28 2014-07-09 上海天马微电子有限公司 一种彩膜基板及其制造方法、显示面板
KR102338947B1 (ko) * 2015-07-28 2021-12-13 엘지디스플레이 주식회사 박막트랜지스터를 포함하는 기판
CN106483726B (zh) * 2016-12-21 2023-07-25 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板及制作方法和液晶显示面板
KR20200110573A (ko) * 2019-03-15 2020-09-24 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970028689A (ko) * 1995-11-15 1997-06-24 구자홍 액정표시장치의 제조방법
KR20000006579A (ko) * 1998-06-30 2000-01-25 마찌다 가쯔히꼬 반도체장치및그의제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR100244447B1 (ko) * 1997-04-03 2000-02-01 구본준 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR100265755B1 (ko) 1997-04-30 2000-12-01 윤종용 반도체장치
KR100338011B1 (ko) * 1999-06-30 2002-05-24 윤종용 액정 표시 장치용 기판의 제조 방법
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970028689A (ko) * 1995-11-15 1997-06-24 구자홍 액정표시장치의 제조방법
KR20000006579A (ko) * 1998-06-30 2000-01-25 마찌다 가쯔히꼬 반도체장치및그의제조방법

Also Published As

Publication number Publication date
US20020044231A1 (en) 2002-04-18
US6982771B2 (en) 2006-01-03
KR20020017229A (ko) 2002-03-07
US6661477B2 (en) 2003-12-09
US20040075784A1 (en) 2004-04-22

Similar Documents

Publication Publication Date Title
KR100293760B1 (ko) Ｉｔｏ 막 접촉 구조, ｔｆｔ 기판 및 그 제조방법
USRE43557E1 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
JP3941032B2 (ja) 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子
JP4486554B2 (ja) 低分子有機半導体物質を利用する液晶表示装置及びその製造方法
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
KR100386631B1 (ko) 액정표시장치 및 그의 제조방법
KR19990000915A (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
KR20010040183A (ko) 액티브 매트릭스 액정 표시 패널
JP2002182243A (ja) 液晶表示装置用トランジスタ基板及びその製造方法
KR100322968B1 (ko) 프린지 필드 구동 액정 표시 장치의 제조방법
JP2780681B2 (ja) アクティブマトリクス液晶表示パネル及びその製造方法
KR20020058270A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
US6876404B2 (en) Liquid crystal display device and fabricating method thereof
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
JP4217308B2 (ja) 液晶表示装置およびその製造方法
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
JPS60261174A (ja) マトリツクスアレ−
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
KR100259611B1 (ko) 액정표시장치의 기판 및 그 액정표시장치의 기판의 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100268105B1 (ko) 박막트랜지스터기판및그제조방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR100599958B1 (ko) 고개구율 및 고투과율 액정표시장치의 제조방법
KR19990050745A (ko) 액정 표시 장치용 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 17