KR100436011B1 - 유기절연막을이용한액정표시장치및그제조방법 - Google Patents

유기절연막을이용한액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100436011B1
KR100436011B1 KR1019970038854A KR19970038854A KR100436011B1 KR 100436011 B1 KR100436011 B1 KR 100436011B1 KR 1019970038854 A KR1019970038854 A KR 1019970038854A KR 19970038854 A KR19970038854 A KR 19970038854A KR 100436011 B1 KR100436011 B1 KR 100436011B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
gate
insulating film
protective film
Prior art date
Application number
KR1019970038854A
Other languages
English (en)
Other versions
KR19980041817A (ko
Inventor
노수귀
이정호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to CNB971229120A priority Critical patent/CN1148600C/zh
Priority to JP9325008A priority patent/JPH10186408A/ja
Priority to US08/979,572 priority patent/US6057896A/en
Publication of KR19980041817A publication Critical patent/KR19980041817A/ko
Priority to US09/532,810 priority patent/US6243146B1/en
Priority to US09/800,700 priority patent/US6597415B2/en
Priority to US10/387,278 priority patent/US6862050B2/en
Priority to US10/676,667 priority patent/US6940566B1/en
Priority to JP2003362036A priority patent/JP2004110054A/ja
Application granted granted Critical
Publication of KR100436011B1 publication Critical patent/KR100436011B1/ko
Priority to US11/036,222 priority patent/US7973905B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

박막 트랜지스터 및 유지 용량 전극이 형성되어 있는 기판 위에 층간 절연막의 역할을 하는 평탄화된 유기 절연막을 회전 코팅하고, 화소 전극을 형성한 다음 박막 트랜지스터 상부의 층간 절연막을 일부 식각하고 식각된 부분에 유기 블랙 포토 레지스트를 채워 넣어 블랙 매트릭스를 형성한다. 유지 용량 전극 상부의 층간 절연막을 제거하거나, 금속층을 형성하여 충분한 유지 용량을 확보할 수 있다.

Description

유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAYS USING AN ORGANIC INSULATOR LAYER, AND METHODS OF FABRICATING THE SAME}
이 발명은 박막 트랜지스터 액정 표시 장치(thin film transistor liquid crystal display, 이하 'TFT-LCD'라 한다)에 관한 것으로서, 더 상세하게는 블랙 매트릭스(black matrix)가 TFT 기판 상에 형성되어 있는 TFT-LCD에 관한 것이다.
평판 표시 장치로 널리 사용되고 있는 TFT-LCD는 TFT 기판과 컬러 필터 (color filter) 기판으로 이루어진다. 블랙 매트릭스는 인접한 화소 사이의 빛샘을 막기 위해 사용되며, 보통 컬러 필터 위에 형성된다. 그러나 TFT 기판과 컬러 필터 기판의 정렬 오차 때문에 블랙 매트릭스가 빛샘을 막는 데는 한계가 있다. 따라서 최근에는 블랙 매트릭스를 TFT 기판 위에 형성하는 방법이 사용되고 있다. 이러한 TFT 기판의 제조 방법은 블랙 매트릭스 온 TFT(black matrix on TFT)로 불리어지고 있다.
도 1은 종래 기술에 따른 블랙 매트릭스 온 TFT 방식의 TFT 기판의 단면도이다.
도 1에 나타난 바와 같이, 투명한 절연 기판(1) 위에 게이트(gate) 전극(2) 및 유지 용량(storage capacitor) 전극(3)이 형성되어 있다. 게이트 전극(2)과 유지 용량 전극(3) 위에는 게이트 절연막(4)이 형성되어 있다. 게이트 전극(2)에 대응하는 위치의 게이트 절연막(4) 위에 비정질 규소(amorphous silicon)층(5)과 에치 스탑(etch stop)층(6) 및 n+비정질 규소층(7)이 차례로 형성되어 있다. n+비정질 규소층(7) 위에 소스(source) 전극(8)과 드레인(drain) 전극(9)이 형성되어 있으며 소스 전극(8)은 데이터선(도시하지 않음)과 연결되어 있다. 게이트 전극(2), 게이트 절연막(4), 비정질 규소층(5), n+비정질 규소층(7), 소스 전극(8) 및 드레인 전극(9)은 TFT를 이룬다. 이러한 TFT와 게이트 절연막(4) 위에 보호막(10)이 형성되어 있고, TFT 위에 형성되어 있는 보호막(10) 위에 블랙 매트릭스(11)가 형성되어 있다. 화소 영역에는 보호막(10) 위에 ITO(Indium-tin oxide)로 이루어진 화소 전극(12)이 형성되어 있는데, 이 화소 전극(12)은 접촉 구멍(contact hole)을 통해 드레인 전극(9)과 연결된다.
화소 전극(12)과 데이터선은 인접하고 있어 액정 표시 장치가 구동될 때 화소 전극(12)과 데이터선 사이에서 결합 용량(coupling capacitance)이 발생할 수 있고, 이 결합 용량은 액정 표시 장치의 화상 신호를 왜곡시킨다.
또한 블랙 매트릭스(11)가 TFT 위에 형성되어 있어서 TFT와 화소 전극간의 단차가 커지고 이에 따라 액정 배향의 불량이 발생하여 빛샘이 발생할 수도 있다. 이러한 빛샘은 블랙 매트릭스의 폭을 넓히면 해결할 수 있으나 이렇게 할 경우 개구율(aperture ratio)이 감소하는 단점이 있다.
한편 액정 표시 장치는 TFT 기판과 컬러 필터 기판으로 이루어지며, 두 기판 사이에 주입되는 액정층의 두께인 셀 간격(cell gap)을 일정하게 유지하기 위하여두 기판 사이에 기판 간격제(spacer)를 삽입한다. 종래 기술에 따르면 크기가 일정한 기판 간격제를 기판에 산포하는 방법이 주로 사용되며 이 기판 간격제는 화소 전극(12) 위에도 뿌려진다. 그러나 컬러 필터 기판에서의 단차와 TFT 기판에서의 단차 때문에 균일한 셀 간격을 만들 수 없고, 이에 따라 액정층의 두께가 균일하지 않게 되어 표시 특성이 저하된다. 또한 액정 셀의 화소 전극(12) 위에 뿌려진 기판 간격제의 음영 영역에 기인하여 액정 배향 불량과 후면광(back light)의 산란이 생길 수 있다. 이러한 배향 불량이나 후면광의 산란은 액정 셀의 투과율을 감소시키고 빛샘을 발생시킨다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 본 발명의 과제는 화소 전극과 데이터선 사이에서 발생하는 결합 용량을 감소시키고, 액정 배향의 불량을 감소시키고, 개구율을 높이는 것이다.
또한 액정 셀의 간격을 균일하게 하고, 기판 간격제에 기인한 후면광의 산란을 억제하여 투과율 감소와 광누설의 문제를 해결하는 것이다.
도 1은 종래의 블랙 매트릭스 온 TFT 기판의 구조를 도시한 단면도이고,
도 2는 본 발명의 제1 실시예에 따른 TFT 기판의 구조를 도시한 평면도이고,
도 3은 도 2의 III-III'선을 따라 도시한 단면도이고,
도 4 내지 도 6은 도 2에 나타난 본 발명의 제1 실시예에 따른 TFT 기판에서 유지 용량을 보상하기 위해 개선된 구조들을 나타내는 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 TFT 기판의 구조를 도시한 단면도이고,
도 8은 본 발명의 실시예에 따른 컬러 필터 기판의 구조를 도시한 단면도이고,
도 9는 본 발명의 실시예에 따른 액정 셀의 구조를 도시한 단면도이고,
도 10a는 도 8의 컬러 필터 기판에서 기판 간격제가 형성된 부분에 대한 평면도이고,
도 10b는 도 10a의 X - X'선을 따라 도시한 단면도이고,
도 11a, 도 12a 및 도 13a는 본 발명의 제1 실시예에 따른 TFT 기판의 제조 방법을 나타내는 평면도이고,
도 11b,도 12b 및 도 13b는 각각 도 11a의 XI - XI', 도 12a의 XII - XII' 및 도 13a의 XIII - XIII' 선을 따라 도시한 단면도이다.
이러한 과제를 달성하기 위하여, 본 발명에서는 낮은 유전 상수(dielectric constant)를 갖는 유기 절연막으로 층간 절연막을 형성한다. 유전 상수는 2.4 - 3.7이 적당하며, 유기 절연막은 TFT 기판의 게이트선과 데이터선 및 TFT의 상부에 평탄하게 형성되어 있어, 유기 절연막 위에 형성되어 있는 화소 전극과 유기 절연막 하부의 데이터선 사이의 신호의 간섭을 막아주는 역할을 한다.
또한, TFT와 게이트선 및 데이터선 상부의 층간 절연막의 일부가 제거되어 홈을 이루고, 그 홈 안에 유기 블랙 포토 레지스트(organic black photoresist)로 된 블랙 매트릭스가 평탄하게 채워져 있다.
여기서, 유기 절연막의 두께는 절연성을 충분히 높이기 위하여 2.0 - 4.0 ㎛로 형성하고, 블랙 매트릭스의 두께는 0.5 - 1.7 ㎛가 적당하다.
화소 영역에는 투명 기판 위에 유지 용량 전극이 형성되어 층간 절연막 상부의 화소 전극과 함께 유지 축전기를 이룬다. 낮은 유전율을 갖는 층간 절연막 때문에 유지 용량이 감소하는 것을 방지하기 위해, 유지 용량 전극 상부의 층간 절연막은 제거하거나 두께를 얇게 하여 유지 용량이 충분한 값을 가지도록 한다.
또한 유지 용량을 보상하기 위한 다른 방법으로, 유지 용량 전극과 화소 전극 사이의 게이트 절연막의 일부를 제거하여 두께를 줄이거나, 유지 용량 전극을 드러내는 게이트 절연막의 접촉 구멍을 통해 유지 용량 전극과 연결되는 금속층을 게이트 절연막 위에 형성하거나, 유지 용량 전극 상부의 게이트 절연막 위에 화소 전극과 접촉하여 연결되는 금속층을 형성할 수 있다.
TFT 기판과 이에 대응되는 컬러 필터 기판 사이의 셀 간격을 유지하기 위하여, 사진 식각 공정이 가능한 유기 절연막으로 된 기판 간격제를 컬러 필터 기판 위에 형성한다. 이 기판 간격제는 컬러 필터 사이에 형성하며 상기 TFT 기판의 TFT에 대응하는 부분에만 위치한다.
이러한 TFT 기판을 제조할 때에는 게이트선, 데이터선, 유지 용량 전극 및 TFT가 형성되어 있는 기판 위에 유기 절연막을 코팅하고, 유지 용량 전극 상부의층간 절연막을 식각하여 두께를 줄인다.
다음으로, 층간 절연막 위에 ITO막을 증착하고 패터닝하여 화소 영역에 화소 전극을 형성하고, 화소 전극을 마스크(mask)로 사용하여 층간 절연막을 일정 깊이로 식각한 다음, 그 식각된 부분에 유기성 블랙 포토 레지스트를 채워서 블랙 매트릭스를 평탄하게 형성한다.
이제 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 상세히 설명한다. 첨부한 도면에서 각 구성 요소들은 필요에 따라 실제 비율과 달리 도시하였다.
본 발명의 실시예에 따른 TFT-LCD는 TFT 기판과 컬러 필터 기판으로 이루어진 셀과 이 셀에 주입된 액정, 그리고 구동 회로 및 부가 장치들을 포함한다.
도 2에 본 발명의 제1 실시예에 따른 TFT 기판의 배선도를 도시하였고, 도 3은 도 2의 III- III'선을 따라 그린 단면도이다.
도 2와 도 3에 나타난 바와 같이, 유리 등의 투명한 절연 기판(10) 위에 외부로부터 주사 신호를 전달하는 게이트선(21) 및 그 분지인 게이트 전극(20)과 게이트선(21)에 평행한 유지 용량 전극(30)이 형성되어 있고, 게이트 절연막(40)이 이들을 덮고 있다. 게이트 절연막(40) 위에는 게이트선(21)과 수직으로 교차하며 외부로부터의 화상 신호를 전달하는 데이터선(81)이 형성되어 있다. 게이트 전극 (20) 상부의 게이트 절연막(40) 위에는 비정질 규소층(50)이 형성되어 있고, 그 위에 에치 스탑층(60)과 n+비정질 규소로 된 저항 접촉층(71, 72)이 차례로 형성되어있다. 저항 접촉층(71, 72) 위에는 각각 소스 전극(80)과 드레인 전극(90)이 형성되어 있으며, 소스 전극(80)은 데이터선(81)과 연결되어 있다.
여기에서 게이트 전극(20), 소스 전극(80), 드레인 전극(90), 게이트 절연막 (40), 저항 접촉층(71, 72) 및 비정질 규소층(50)은 TFT를 이루며, 소스 전극(80)과 드레인 전극(90) 사이의 비정질 규소층(50)은 TFT의 채널부가 된다. 즉, 게이트선(21)을 통하여 게이트 전극(20)에 주사 신호가 인가되면, 박막 트랜지스터가 턴온(turn on)되고, 이에 따라 데이터선(81)을 통하여 소스 전극(80)에 인가된 화상 신호가 비정질 규소층(50)을 통과하여 드레인 전극으로 전달된다.
층간 절연막(100)이 박막 트랜지스터와 게이트 절연막(40)을 덮고 평탄하게 형성되어 있다. 이 층간 절연막(100)은 2.4 - 3.7 정도의 낮은 유전 상수를 갖는 유기 재료로 되어 있으며, 2.0 - 4.0 ㎛ 정도의 두께를 갖는다.
유기 절연막의 투과율을 종래에 보호막으로 사용되던 질화 규소막의 경우와 비교해 보면, 막의 두께가 10배 이상이 되는 경우에도 얇은 두께의 질화 규소막과 동일한 정도의 높은 투과율을 나타낸다. 구체적으로 2.5 ㎛의 유기 절연막의 투과율은 대부분의 가시광 파장 영역에서 0.2 ㎛의 질화 규소막과 동일한 투과율을 나타낸다.
유기 절연막으로는 다우 케미컬사의 Photo-BCB, BCB, PFCB 또는 JSR 사의 포토 레지스트 계열의 아크릴계 또는 폴리이미드(polyimide)계 등을 쓸 수 있으며, SOG(spin on glass) 등도 사용 가능하다. 이러한 유기 재료들은 흘러내릴 수 있는 (flowable) 물질이므로 이를 회전 코팅하여 층간 절연막을 평탄하게 형성한다.
층간 절연막(100)은 유지 용량 전극(30) 상부에서 그 두께가 작아져 트렌치 (120)를 이루거나 아예 제거되어 게이트 절연막(40)이 드러날 수도 있으며, 드레인 전극(90)을 드러내는 접촉 구멍(130)을 가지고 있다. 게이트선(21)과 데이터선 (81)으로 구분되는 화소 영역에 ITO막으로 된 화소 전극(140)이 층간 절연막(100) 위에 형성되어 있는데, 이 화소 전극(140)은 접촉 구멍(130)을 통해 드레인 전극 (90)과 연결되어 화상 신호를 인가받아 액정 분자를 구동시킨다.
화소 전극(140)으로 덮여 있지 않은 TFT와 게이트선(21) 및 데이터선(81) 상부의 층간 절연막(100)은 일정 깊이로 패여 홈을 이루고 있고 홈 안에는 유기 블랙 포토 레지스트로 된 블랙 매트릭스(110)가 채워져 평탄하게 형성되어 있다. 블랙 매트릭스(110)의 두께는 0.5 - 1.7㎛로 형성하여 2.5 이상의 광 밀도를 가짐으로써 충분한 차광 특성이 확보될 수 있다. 블랙 매트릭스의 두께는 블랙 매트릭스를 이루는 물질의 특성에 따라 달라질 수 있으며, 특히 구성 물질의 광 밀도와 관계되는데 광 밀도가 높은 재료를 쓰게 되면 블랙 매트릭스의 두께를 줄일 수 있다. 화소 전극(140)과 층간 절연막(100)이 서로 연결되어 있기 때문에 블랙 매트릭스(110)의 저항은 크게 하는 것이 바람직하며 표면 저항은 1010Ω/ □ 이상으로 하는 것이 바람직하다.
블랙 매트릭스를 형성하는 물질로는 탄소를 주로 한(carbon base) 유기 재료와 안료(pigment)형의 유기 재료 등을 쓸 수 있는데, 탄소를 주로 한 유기 재료의 경우가 더 높은 광 밀도를 나타내고 있어 이를 사용하는 것이 바람직하다. 흑연(graphite) 타입의 재료는 높은 광 밀도를 갖고 있지만 표면 저항이 낮아 블랙 매트릭스의 재료로는 부적절하다.
여기에서 유지 용량 전극(30)과 화소 전극(140)은 유지 축전지의 역할을 하는데, 두 전극(30, 140) 사이에 두꺼운 층간 절연막(100)이 형성되면 유지 용량이 줄어들기 때문에, 이를 보상하기 위해 유지 용량 전극(30)과 화소 전극(140) 사이의 층간 절연막(100)을 제거하거나 두께를 얇게 하여 두 전극(30, 140) 사이의 거리를 줄인다.
이러한 TFT 기판은 유지 용량을 보상하기 위하여 몇 가지의 다른 형태를 가질 수 있다. 도 4에서 도 6은 유지 용량을 보상하기 위해 개선된 TFT 기판의 구조들을 나타내는 단면도이다.
제1 형태의 TFT 기판은 도 4에 도시한 바와 같이, 유지 용량 전극(30) 위의 층간 절연막(100) 외에도 게이트 절연막(40)을 일정 깊이로 식각하여 제거한 형태이다. 이 경우에, 게이트 절연막(40)을 균일한 깊이로 식각하기 위하여 서로 다른 식각비를 갖는 이중층으로 형성하여 상부층만 제거할 수도 있다.
제2 형태의 TFT 기판에서는 도 5에 도시한 바와 같이, 유지 용량 전극(30) 상부의 게이트 절연막(40) 위에 금속층(31)이 형성되어 있다. 이 금속층(31)은 접촉 구멍(32)을 통해 유지 용량 전극(30)과 연결되며, 금속층(31)은 층간 절연막 (100)으로 덮여 있다.
제3 형태의 TFT 기판은 도 6에 도시한 바와 같이, 유지 용량 전극(30) 상부 게이트 절연막(40) 위에 금속층(31)이 형성되어 있으며, 금속층(31) 위의 층간 절연막은 제거되어 화소 전극(140)이 금속층(31)을 덮고 있다.
이와 같이, 낮은 유전 상수를 가지는 유기 층간 절연막(100)이 화소 전극 (140)과 데이터선(81) 사이에 형성되어 있으므로, 화소 전극(140)과 데이터선(81) 사이에서 발생하는 결합 용량이 줄어들고, 이에 따라 화소 전극(140)을 데이터선 (81) 및 게이트선(21)과 겹치도록 형성할 수 있다. 따라서, 블랙 매트릭스(110)가 차지하는 면적을 줄이고 화소 전극(140)이 차지하는 면적을 늘임으로써 TFT 기판의 개구율을 증가시킬 수 있다.
또한, 블랙 매트릭스(110)가 TFT 기판 상에 형성되어 후면광의 반사에 기인한 광유도 전류(photo induced leakage current)를 억제할 수 있으며, 기판(10)의 표면이 평탄하게 형성되어 있기 때문에 액정 배향 공정에서 발생하는 기판(10)에 형성된 패턴간의 단차에 기인한 배향 불량의 문제점을 해결할 수 있고, 균일한 러빙을 할 수 있다. 결국, 광유도 전류가 억제되어 표시 장치에서의 백화 현상이 감소되며, 액정 배향의 불량이 감소되어 광누설을 억제할 수 있다.
도 7에는 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 단면도가 도시되어 있다. 본 발명의 제2 실시예에서는 에치백(etch-back) 구조의 박막 트랜지스터가 형성되어 있는 박막 트랜지스터 기판에 유기 절연막으로 층간 절연막을 형성하고, 박막 트랜지스터 상부의 층간 절연막에 홈을 형성하고 유기 블랙 포토 레지스트를 채워 블랙 매트릭스를 형성하였다.
도 7에 나타난 바와 같이, 본 발명의 제2 실시예에 따른 TFT 기판에서는 유리 등의 투명한 절연 기판(10) 위에 게이트 전극(20)과 유지 용량 전극(30)이 형성되어 있고, 게이트 절연막(40)이 이들을 덮고 있다. 게이트 전극(20) 상부의 게이트 절연막(40) 위에는 비정질 규소층(50)이 형성되어 있고, 그 위에 n+비정질 규소로 이루어진 저항 접촉층(71, 72)이 형성되어 있다. 저항 접촉층(71, 72) 위에는 각각 소스 전극(80)과 드레인 전극(90)이 형성되어 있으며, 소스 전극(80)은 데이터선(도시하지 않음)과 연결되어 있다.
층간 절연막(100)이 박막 트랜지스터와 게이트 절연막(40)을 덮고 평탄하게 형성되어 있으며, 유지 용량 전극(30) 상부에서 그 두께가 작아져 트렌치(120)를 이루거나 아예 제거되어 게이트 절연막(40)이 드러날 수도 있으며, 드레인 전극 (90)을 드러내는 접촉 구멍(130)을 가지고 있다. 화소 영역에는 ITO막으로 된 화소 전극(140)이 층간 절연막(100) 위에 형성되어 있으며 접촉 구멍(130)을 통해 드레인 전극(90)과 연결되어 있다.
TFT 상부의 층간 절연막(100)은 일정 깊이로 패여 홈을 이루고 있고 홈 안에는 유기 블랙 포토 레지스트로 된 블랙 매트릭스(110)가 채워져 평탄하게 형성되어 있다.
층간 절연막으로 사용되는 유기 절연막이나 블랙 매트릭스를 이루는 유기 블랙 포토 레지스트의 종류나 성질, 두께 등은 본 발명의 제1 실시예의 경우와 유사하다.
에치백 구조의 박막 트랜지스터를 갖는 기판의 경우 에치 스토퍼 구조의 경우와 달리 박막 트랜지스터의 채널부와 유기 절연막이 직접 접촉하게 되지만, 이경우도 박막 트랜지스터의 성능 저하는 발생하지 않음이 확인되었다.
본 발명의 제2 실시예에 따른 TFT 기판에서도 제1 실시예에서와 마찬가지로 유지 용량을 보상하기 위한 다른 형태를 가질 수 있다. 이 다른 형태를 갖는 TFT 기판들은 박막 트랜지스터의 구조를 제외하고는 본 발명의 제1 실시예에 따른 TFT 기판의 개선된 구조들과 유사하다.
도 8에 본 발명의 실시예에 따른 컬러 필터 기판의 단면 구조를 도시하였다. 도 8에서 나타낸 바와 같이, 컬러 필터 기판은 투명한 절연 기판(150) 위에 컬러 필터(160)가 형성되어 있고, 컬러 필터(160) 위에 보호막(170)이 형성되어 있으며, 보호막(170) 위에 공통 전극(180)이 형성되어 있다.
도 9에 본 발명의 실시예에 따른 액정 셀의 단면 구조를 도시하였다. TFT 기판과 컬러 필터 기판 사이의 셀 간격을 유지하기 위하여 기둥 모양의 기판 간격제(190)가 컬러 필터 기판 위에 형성되어 있다. 이 기판 간격제(190)는 사진 공정이 가능한 유기 절연막으로 형성되어 있으며, TFT 기판에서 TFT의 채널부 위에 놓여있다. 이 경우에, TFT 채널의 상부는 일정한 두께를 가지는 평탄화된 막으로 되어 있으므로 그 위에 기판 간격제(190)가 형성되어 있더라도 TFT가 손상되지 않는다.
도 10a는 기판 간격제(190)가 형성된 컬러 필터 기판의 평면도이고, 도 10b는 도 10a의 X - X' 부분에 대한 단면도이다. 도 10a 및 도 10b에서 R, G, B는 각각 적색(red), 녹색(green) 및 청색(blue)의 컬러 필터를 나타낸다. 이러한 컬러 필터(160)는 중간에 도 10a에서와 같이 오목한 부분 (a)를 가지며 기판 간격제는이 부분에 형성된다.
컬러 필터 기판에서는 기판 간격제(190)가 사진 식각 공정이 가능한 유기 절연막으로 형성되므로 셀 간격의 조절이 쉽고 원하는 위치에 기판 간격제(190)를 형성할 수 있다. 따라서 기판 간격제를 TFT 기판의 화소 전극에 대응하는 컬러 필터 (160) 상에 형성하지 않고 상기 TFT 기판의 TFT 채널에 대응하는 부분에만 형성함으로써, 단차에 기인한 셀 간격 불량을 줄일 수 있고, 기판 간격제(190)가 개구부에 위치함에 따라 발생되는 빛샘과 투과율 감소의 문제를 방지할 수 있다. 또한, 셀 간격을 일정하게 유지하기 위해서 R, G, B 컬러 필터가 모두 단일 두께로 형성되어야 하는 종래의 기판과 달리, R, G, B 각각의 컬러 필터가 서로 다른 두께를 갖도록 형성되어도 일정한 셀 간격 유지에 영향을 주지 않으므로 컬러 필터의 색좌표와 투과율 조정이 용이하다.
이러한 기판 간격제(190)는 일정한 높이를 가지므로 이에 의해서 음영 영역이 발생될 수 있다. 일반적으로 이러한 음영 영역은 러빙 공정에서 액정 배향의 불량을 일으킨다. 그러나 상기의 경우의 음영 영역은 TFT의 채널부보다 좁게 형성되어 블랙 매트릭스에 의하여 가려지기 때문에 배향막 도포 및 러빙 불량에 기인한 디스플레이 불량을 줄일 수 있다.
이하 본 발명의 실시예에 따른 TFT-LCD의 제조 방법을 도면을 참조로 하여 설명한다.
도 11a, 도 12a 및 도 13a는 본 발명의 실시예에 따른 TFT 기판의 제조 방법을 나타내는 평면도이고, 도 11b, 도 12b 및 도 13b는 각각 도 11a의 XI - XI', 도12a의 XII - XII' 및 도 13a의 XIII - XIII' 선을 따라 도시한 단면도이다.
도 11a와 도 11b에서와 같이 투명한 절연 기판(10) 위에 3,000 Å 정도 두께의 금속층을 증착하고 패터닝하여 게이트 전극(20), 게이트선(21) 및 유지 용량 전극(30)을 형성한다. 이어 화학 기상 증착법(chemical vapor deposition)을 이용하여 기판(10) 상부에 질화 규소 등으로 형성된 게이트 절연막(40), 비정질 규소층 및 질화 규소막을 잇달아 형성한다. 이 때 게이트 절연막의 두께는 3,000 - 6,000 Å 정도이고, 비정질 규소층의 두께는 500 - 1,000 Å, 에치 스탑층으로 사용되는 질화 규소막의 두께는 1,000 - 2,000 Å이다. 다음, 질화 규소막 위에 포토 레지스트를 증착한 후 기판(10)의 후면에서 노광하여 포토 레지스트 패턴을 형성한다. 상기한 포토 레지스트를 마스크로 질화막을 식각하여 에치 스탑층(60)을 형성한다. 이어서 고농도로 도핑된 n+비정질 규소층을 증착하고, 비정질 규소층과 함께 식각한다. 다음으로 기판(10) 상부에 3,000 Å 정도의 금속을 증착하고 패터닝하여 소스 전극(80), 드레인 전극(90) 및 데이터선(81)을 형성하고, 이를 마스크로 하여 n+비정질 규소층으로 이루어진 저항 접촉층(71, 72)을 식각한다. 게이트 전극 (20), 소스 전극(80), 드레인 전극(90), 게이트 절연막(40), 저항 접촉층(71, 72) 및 비정질 규소층(50)은 TFT를 이룬다.
다음으로 도 12a와 도 12b에서와 같이 기판(10) 상부에 낮은 유전 상수와 높은 광투과율을 갖는 유기 절연막으로 된 층간 절연막(100)을 형성한다. 층간 절연막(100)은 회전 코팅 방법으로 형성하여 평탄화한다. 층간 절연막(100)은 2.4 -3.7 정도의 유전 상수와 2.0 - 4.0 ㎛ 정도의 두께를 갖는 것이 가장 바람직하다. 층간 절연막(100)의 일부를 식각하여, 드레인 전극(90) 위에 접촉 구멍(130)을 형성하고 유지 용량 전극(30) 상부에 트렌치(120)를 형성한다. 이 때 접촉 구멍을 형성하는 과정은 일반적인 사진 식각 공정을 이용하여 형성하는 것으로서, O2, SF6, CF4등을 이용한 건식 식각 방법으로 형성할 수 있다. 그리고, 이 때 사용되는 유기 재료가 사진 공정이 가능한(photo definable) 재료인 경우라면, 별도의 포토 레지스트를 도포할 필요 없이 마스크를 사용하여 노광하고, 현상하는 과정만으로도 패턴 형성이 가능하다.
다음으로, 도 13a와 도 13b에서와 같이 기판(10) 상부에 ITO막을 증착하고 패터닝하여 게이트선(21)과 데이터선(81)의 교차에 의해 정의되는 개개의 화소 영역에 화소 전극(140)을 형성한다.
다음으로, 도 2와 도 3에 나타난 바와 같이, 화소 전극(140)을 마스크로 사용하여 층간 절연막(100)을 일정 깊이로 식각하고, 그 식각된 부분에 유기성 블랙 포토 레지스트를 채워서 블랙 매트릭스(110)를 평탄하게 형성한다. 이 때 바람직한 식각 깊이는 0.5 - 1.7㎛ 이며, 유기성 블랙 포토 레지스트의 표면 저항은 1010Ω/□ 이상의 값을 가진다. 이와 같이 형성된 블랙 매트릭스(110)는 2.5 이상의 광 밀도를 갖는다.
이러한 TFT 기판은 유지 용량을 증가시키기 위해, 몇 가지 다른 형태를 가질 수 있다. 도 4에서 도 6을 참조하여 서로 다른 유지 용량 전극을 갖는 TFT 기판의제조 방법을 기재한다.
제1 형태의 TFT 기판은 도 4에 도시한 바와 같이, 층간 절연막(100)을 식각하여 트렌치(120)를 형성한 후에 유지 용량 전극(30) 위의 게이트 절연막(40)의 일부를 건식 식각 방법을 사용하여 식각한다. 따라서 유지 용량 전극(30) 위의 게이트 절연막(40)의 두께가 줄어들어 유지 용량이 증가된다. 이 때 게이트 절연막 (40)의 균일한 깊이로 식각하기 위하여 서로 다른 식각비를 갖는 이중층으로 형성하고 상부층만 제거할 수도 있다.
제2 형태의 TFT 기판은 도 5에 도시한 바와 같이, 게이트 절연막(40)의 일부를 식각하여 유지 용량 전극(30) 위에 접촉 구멍(32)을 형성한다. 다음으로, 소스 전극(80)을 형성할 때 유지 용량 전극(30) 상부에 금속층(31)을 형성한다. 이 금속층(31)은 접촉 구멍(32)을 통해 유지 용량 전극(30)과 연결된다.
제3 형태의 TFT 기판은 도 6에 도시한 바와 같이, 소스 전극(80)이 형성될 때 유지 용량 전극(30) 상부에 금속층(31)을 형성한다. 이 경우에는 금속층(31)은 이후에 형성되는 화소 전극(140)과 연결된다.
한편, 도 8을 참조로 하여 본 발명의 실시예에 따른 컬러 필터 기판의 제조 방법을 설명한다. 도 8에서와 같이, 투명한 기판(150) 위에 컬러 레지스트를 도포하고 사진 식각 공정을 통해 컬러 필터(160)를 형성한다. 이러한 컬러 필터(160)는 기판 간격제가 형성될 영역을 충분하게 제공하기 위하여, 부분적으로 제거된 형태를 가질 수도 있다. 컬러 필터(160) 위에 보호막(170)을 형성하고, ITO막을 이용하여 보호막(170) 위에 공통 전극(180)을 형성한다.
다음으로, 도 9에서와 같이, 기판(150) 위에 유기 절연막을 도포하고 사진 식각 공정을 통해 기둥 모양의 기판 간격제(190)를 형성한다. 기판 간격제(190)는 상기한 TFT 기판에서 TFT의 채널부에만 놓여있다.
상기한 TFT 기판과 컬러 필터 기판을 결합하여 액정 셀을 만들고, 여기에 액정을 주입하고 부가 회로를 부착하여 TFT-LCD를 만든다.
상기한 바와 같이, 본 발명에 따른 TFT-LCD에서는 낮은 유전 상수를 가지는 유기 절연막으로 된 층간 절연막을 사용하여 평탄화된 블랙 매트릭스 온 TFT 기판을 형성하였다. 따라서 컬러 필터 기판 위에 블랙 매트릭스가 형성되었을 때 발생하는 후면광의 반사를 제거하여 광유도 전류를 감소시킬 수 있다. 또한 화소 전극 패턴을 이용하여 블랙 매트릭스를 형성하므로 개구율을 최대화시킬 수 있으며, 액정 배향 공정에서 기판에 형성된 패턴간의 단차에 기인한 배향 불량을 감소시킬 수 있다.
한편으로, 사진 식각 공정이 가능한 유기 절연막으로 기판 간격제를 형성하므로, 컬러 필터 상에 기판 간격제가 존재하지 않게 형성하여 컬러 필터의 단차에 기인한 셀 간격 불량을 줄일 수 있고, 컬러 필터의 색좌표와 투과율 조정이 용이하다. 또한, 기판 간격제가 TFT 채널부에만 존재하므로, 기판 간격제가 개구부에 위치함에 따라 발생되는 광누설과 투과율 감소의 문제를 방지할 수 있으며, 기판 간격제의 음영 영역이 TFT 채널부의 면적보다 작으므로 배향막 도포 및 러빙 불량에 기인한 디스플레이에서의 불량을 줄일 수 있다.
결국, 본 발명에 따른 TFT-LCD는 고개구율, 저전력 소비, 높은 대비비 및 백화 감소의 특성을 가질 수 있다.

Claims (23)

  1. 제1 기판,
    상기 제1 기판 상부에 형성되어 있는 게이트 전극 및 게이트선,
    상기 게이트 전극 및 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막의 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 서로 분리되어 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 데이터선, 드레인 전극 및 소스 전극과 상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 접촉 구멍을 가지는 보호막,
    상기 보호막 상부에 형성되어 있으며 상기 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제1 기판 및 상기 제2 기판 사이에 위치하며, 사진 식각 공정으로 형성되어 있는 다수의 기판 간격제
    를 포함하는 액정 표시 장치,
  2. 제1항에서,
    상기 보호막의 유전율은 2.4-3.7 범위인 액정 표시 장치.
  3. 제1항에서,
    상기 보호막은 유기 절연 물질로 이루어진 액정 표시 장치.
  4. 제1항에서,
    상기 보호막은 평탄화되어 있는 액정 표시 장치.
  5. 제1항에서,
    상기 화소 전극은 적어도 상기 데이터선과 중첩되어 있는 액정 표시 장치.
  6. 제1항에서,
    상기 보호막에 형성되어 있는 홈에 블랙 매트릭스를 더 포함하며,
    상기 기판 간격제들은 블랙 매트릭스의 상부에 형성되어 있는 액정 표시 장치.
  7. 제1항에서,
    상기 반도체층과 상기 보호막 사이에 형성되어 있는 에치 스토퍼를 더 포함하는 액정 표시 장치.
  8. 제1 기판,
    상기 제1 기판 상부에 형성되어 있는 게이트 전극 및 게이트선,
    상기 제1 기판 상부에 형성되어 있는 유기 용량 전극,
    상기 유기 용량 전극, 상기 게이트 전극 및 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 서로 분리되어 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 유지 용량 전극과 중첩되어 형성되어 있는 금속 패턴,
    상기 금속 패턴, 상기 데이터선, 트레인 전극 및 소스 전극과 상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 제1 접촉 구멍 및 상기 금속 패턴을 드러내는 제2 접촉 구멍을 가지는 보호막,
    상기 보호막 상부에 형성되어 있으며 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치.
  9. 제8항에서,
    상기 보호막의 유전율은 2.4-3.7 범위인 액정 표시 장치.
  10. 제8항에서,
    상기 보호막은 유기 절연 물질로 이루어진 액정 표시 장치.
  11. 제8항에서,
    상기 보호막은 평탄화되어 있는 액정 표시 장치.
  12. 제8항에서,
    상기 화소 전극은 적어도 상기 데이터선과 중첩되어 있는 액정 표시 장치.
  13. 제8항에서,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제1 기판 및 상기 제2 기판 사이에 위치하며, 사진 식각 공정으로 형성되어 있는 다수의 기판 간격제
    를 더 포함하는 액정 표시 장치,
  14. 제13항에서,
    상기 보호막에 형성되어 있는 홈에 블랙 매트릭스를 더 포함하며,
    상기 기판 간격제들은 블록 매트릭스의 상부에 형성되어 있는 액정 표시 장치.
  15. 제8항에서,
    상기 반도체층과 상기 보호막 사이에 형성되어 있는 에치 스토퍼를 더 포함하는 액정 표시 장치.
  16. 제1 기판,
    상기 제1 기판 상부에 형성되어 있는 게이트 전극 및 게이트선,
    상기 제1 기판 상부에 형성되어 있는 유기 용량 전극,
    상기 유기 용량 전극, 상기 게이트 전극 및 게이트선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있는 반도체층,
    상기 반도체층 상부에 서로 분리되어 형성되어 있는 소스 및 드레인 전극과 상기 소스 전극과 연결되어 있으며 상기 게이트선과 교차하는 데이터선,
    상기 데이터선, 드레인 전극 및 소스 전극과 상기 반도체층을 덮고 있으며 상기 드레인 전극을 드러내는 접촉 구멍을 가지고 상기 유지 용량 전극 상부에는 제거되어 있는 보호막,
    상기 보호막 상부에 형성되어 있으며 상기 제1 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 액정 표시 장치.
  17. 제16항에서,
    상기 보호막의 유전율은 2.4-3.7 범위인 액정 표시 장치.
  18. 제16항에서,
    상기 보호막은 유기 절연 물질로 이루어진 액정 표시 장치.
  19. 제16항에서,
    상기 보호막은 평탄화되어 있는 액정 표시 장치.
  20. 제16항에서,
    상기 화소 전극은 적어도 상기 데이터선과 중첩되어 있는 액정 표시 장치.
  21. 제16항에서,
    상기 제1 기판과 마주하는 제2 기판,
    상기 제1 기판 및 상기 제2 기판 사이에 위치하며, 사진 식각 공정으로 형성되어 있는 다수의 기판 간격제
    를 더 포함하는 액정 표시 장치.
  22. 제21항에서,
    상기 보호막에 형성되어 있는 홈에 블랙 매트릭스를 더 포함하며,
    상기 기판 간격제들은 블랙 매트릭스의 상부에 형성되어 있는 액정 표시 장치.
  23. 제16항에서,
    상기 반도체층과 상기 보호막 사이에 형성되어 있는 에치 스토퍼를 더 포함하는 액정 표시 장치.
KR1019970038854A 1996-11-26 1997-08-14 유기절연막을이용한액정표시장치및그제조방법 KR100436011B1 (ko)

Priority Applications (9)

Application Number Priority Date Filing Date Title
CNB971229120A CN1148600C (zh) 1996-11-26 1997-11-25 薄膜晶体管基片及其制造方法
JP9325008A JPH10186408A (ja) 1996-11-26 1997-11-26 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
US08/979,572 US6057896A (en) 1996-11-26 1997-11-26 Liquid crystal displays using organic insulating material for a passivation layer and/or a gate insulating layer and manufacturing methods thereof
US09/532,810 US6243146B1 (en) 1996-11-26 2000-03-21 Liquid crystal displays using organic insulating material and manufacturing methods thereof
US09/800,700 US6597415B2 (en) 1996-11-26 2001-03-07 Thin film transistor substrates for liquid crystal displays including thinner passivation layer on storage capacitor electrode than other regions
US10/387,278 US6862050B2 (en) 1996-11-26 2003-03-12 Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
US10/676,667 US6940566B1 (en) 1996-11-26 2003-10-01 Liquid crystal displays including organic passivation layer contacting a portion of the semiconductor layer between source and drain regions
JP2003362036A JP2004110054A (ja) 1996-11-26 2003-10-22 液晶表示装置用薄膜トランジスタ基板及びその製造方法並びに液晶表示装置
US11/036,222 US7973905B2 (en) 1996-11-26 2005-01-18 Liquid crystal displays using organic insulating material and manufacturing methods thereof

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960057610 1996-11-26
KR19960057610 1996-11-26
KR96-057610 1996-11-26

Publications (2)

Publication Number Publication Date
KR19980041817A KR19980041817A (ko) 1998-08-17
KR100436011B1 true KR100436011B1 (ko) 2004-11-06

Family

ID=37348832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038854A KR100436011B1 (ko) 1996-11-26 1997-08-14 유기절연막을이용한액정표시장치및그제조방법

Country Status (1)

Country Link
KR (1) KR100436011B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455870B2 (en) 2009-08-26 2013-06-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9559127B2 (en) 2013-12-31 2017-01-31 Samsung Display Co., Ltd. Thin film transistor array panel

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720083B1 (ko) * 1998-11-02 2008-11-19 삼성전자주식회사 액정 표시 장치의 제조 방법
JP3826618B2 (ja) * 1999-05-18 2006-09-27 ソニー株式会社 液晶表示装置
KR100620846B1 (ko) * 1999-10-15 2006-09-06 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
GB9928353D0 (en) * 1999-12-01 2000-01-26 Koninkl Philips Electronics Nv Liquid crystal display and method of manufacture
KR100653467B1 (ko) * 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR101197044B1 (ko) 2004-12-02 2012-11-06 삼성디스플레이 주식회사 액정 표시 장치
KR102507144B1 (ko) * 2016-01-06 2023-03-07 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 표시장치 및 그 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0474476A (ja) * 1990-07-17 1992-03-09 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH0486809A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 液晶表示装置
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH07318979A (ja) * 1995-01-30 1995-12-08 Casio Comput Co Ltd 薄膜トランジスタ基板
JPH0933950A (ja) * 1995-07-24 1997-02-07 Sony Corp 液晶表示装置
JPH0990415A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JPH0474476A (ja) * 1990-07-17 1992-03-09 Stanley Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH0486809A (ja) * 1990-07-31 1992-03-19 Sanyo Electric Co Ltd 液晶表示装置
JPH07318979A (ja) * 1995-01-30 1995-12-08 Casio Comput Co Ltd 薄膜トランジスタ基板
JPH0933950A (ja) * 1995-07-24 1997-02-07 Sony Corp 液晶表示装置
JPH0990415A (ja) * 1995-09-26 1997-04-04 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455870B2 (en) 2009-08-26 2013-06-04 Samsung Display Co., Ltd. Thin film transistor array panel and method of manufacturing the same
US9559127B2 (en) 2013-12-31 2017-01-31 Samsung Display Co., Ltd. Thin film transistor array panel

Also Published As

Publication number Publication date
KR19980041817A (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
US6862050B2 (en) Liquid crystal displays using organic insulating material for a gate insulating layer and/or having photolithographic formed spacers
KR100262953B1 (ko) 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US7973905B2 (en) Liquid crystal displays using organic insulating material and manufacturing methods thereof
US9052550B2 (en) Thin film transistor liquid crystal display
US20020089615A1 (en) Active-matrix type liquid crystal display device and manufacturing method thereof
JPH09105952A (ja) アクティブマトリクス型液晶表示装置
KR20050001707A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
JPH1096955A (ja) 液晶表示装置
KR100436011B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR100674209B1 (ko) 능동매트릭스기판 및 그 제조방법
US7136122B2 (en) Liquid crystal display and manufacturing method thereof
KR100625027B1 (ko) 액정표시소자와 그 제조방법
JP4217308B2 (ja) 液晶表示装置およびその製造方法
KR20020017229A (ko) 액정표시장치 및 그의 제조방법
KR100502093B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
JP4090594B2 (ja) 反射型液晶表示装置およびその製造方法
KR100413512B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100552281B1 (ko) 유기절연막을이용한액정표시장치및그제조방법
KR100483525B1 (ko) 유기절연막을이용한액정표시장치의제조방법
KR100502091B1 (ko) 유기 절연막을 이용한 액정 표시 장치 및 그 제조 방법
KR100237680B1 (ko) 액정 표시 장치 및 그 제조 방법
KR19980077750A (ko) 박막 트랜지스터 액정표시장치(tft-lcd) 및 그 제조방법
KR100268302B1 (ko) 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조방법
KR100996213B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20030047176A (ko) 색 필터 기판, 그의 제조 방법 및 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 14