JPH09105952A - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JPH09105952A JPH09105952A JP26301295A JP26301295A JPH09105952A JP H09105952 A JPH09105952 A JP H09105952A JP 26301295 A JP26301295 A JP 26301295A JP 26301295 A JP26301295 A JP 26301295A JP H09105952 A JPH09105952 A JP H09105952A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- electrode
- liquid crystal
- film
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133345—Insulating layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133357—Planarisation layers
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ＴＦＴを用いるアクティブマトリクス基板の
開口率向上を図ると共に、画素電極及び信号線間のショ
ート或いはカップリング容量による表示不良を防止し、
表示品位の向上を図る。 【解決手段】 裏面露光技術によりパターン形成される
画素電極を、絶縁性保護膜４１を介し信号線３８を異な
る面に形成する。又、絶縁性保護膜４１に形成される第
１のコンタクトホール４２に設けられる透明導電膜から
なる第１コンタクト電極３３を介しソース電極３７及び
画素電極４３を接続する。
開口率向上を図ると共に、画素電極及び信号線間のショ
ート或いはカップリング容量による表示不良を防止し、
表示品位の向上を図る。 【解決手段】 裏面露光技術によりパターン形成される
画素電極を、絶縁性保護膜４１を介し信号線３８を異な
る面に形成する。又、絶縁性保護膜４１に形成される第
１のコンタクトホール４２に設けられる透明導電膜から
なる第１コンタクト電極３３を介しソース電極３７及び
画素電極４３を接続する。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス状に配
列された薄膜トランジスタ（以下ＴＦＴと略称する。）
を駆動素子として備えたアクティブマトリクス基板及び
対向基板との間に、液晶組成物を保持して成るアクティ
ブマトリクス型液晶表示装置に関する。
列された薄膜トランジスタ（以下ＴＦＴと略称する。）
を駆動素子として備えたアクティブマトリクス基板及び
対向基板との間に、液晶組成物を保持して成るアクティ
ブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】近年、高密度且つ大容量でありながら高
機能更には高精細を得る液晶表示装置の実用化が図られ
ている。
機能更には高精細を得る液晶表示装置の実用化が図られ
ている。
【０００３】これ等液晶表示装置のうち、隣接する画素
間のクロストークが無く、高コントラスト表示を得られ
ると共に、透過型表示が可能であり且つ、大面積化も容
易である等の理由から、従来よりＴＦＴを制御素子とし
て備えたアクティブマトリクス型の液晶表示装置が多用
されている。
間のクロストークが無く、高コントラスト表示を得られ
ると共に、透過型表示が可能であり且つ、大面積化も容
易である等の理由から、従来よりＴＦＴを制御素子とし
て備えたアクティブマトリクス型の液晶表示装置が多用
されている。
【０００４】そして、液晶表示装置に用いるアクティブ
マトリクス基板としては従来、図１１乃至図１３に示す
様なものが用いられている。即ち、透明な絶縁基板１上
に、ゲート電極２、ゲート絶縁膜３、半導体層４を積層
し、その上に、チャネル領域６を保護するエッチングス
トッパ層６ａを設け、その両側にオーミックコンタクト
層８を介し、ソース電極９、ドレイン電極１０が形成さ
れるＴＦＴ１１が、走査線１２と、信号線１３との交差
部に設けられている。
マトリクス基板としては従来、図１１乃至図１３に示す
様なものが用いられている。即ち、透明な絶縁基板１上
に、ゲート電極２、ゲート絶縁膜３、半導体層４を積層
し、その上に、チャネル領域６を保護するエッチングス
トッパ層６ａを設け、その両側にオーミックコンタクト
層８を介し、ソース電極９、ドレイン電極１０が形成さ
れるＴＦＴ１１が、走査線１２と、信号線１３との交差
部に設けられている。
【０００５】更にＴＦＴ１１のソース電極９には、フォ
トリソグラフィ技術を用い、ＴＦＴ１１、走査線１２、
信号線１３と間隙を保持して形成された画素電極１４が
接続されている。
トリソグラフィ技術を用い、ＴＦＴ１１、走査線１２、
信号線１３と間隙を保持して形成された画素電極１４が
接続されている。
【０００６】このＴＦＴ１１及び各配線１２、１３上に
は、ＴＦＴ１１の経時変化を抑制するための保護膜１６
が設けられている。
は、ＴＦＴ１１の経時変化を抑制するための保護膜１６
が設けられている。
【０００７】更に、絶縁基板１上には、補助容量線１７
が設けられ、ゲート絶縁膜３を介し、画素電極１４との
重なり部分で補助容量が形成され、ゲート電圧オフ時に
発生する画素電極電位のレベルシフトΔＶｐの低減や、
信号電圧書き込み後の画素電極電位の保持特性の向上を
図っている。
が設けられ、ゲート絶縁膜３を介し、画素電極１４との
重なり部分で補助容量が形成され、ゲート電圧オフ時に
発生する画素電極電位のレベルシフトΔＶｐの低減や、
信号電圧書き込み後の画素電極電位の保持特性の向上を
図っている。
【０００８】そしてこの様な構造を有するアクティブマ
トリクス基板１８と、対向基板とを対向して組み立てて
液晶セル（図示せず）を形成し、両基板間に液晶層を挾
持させ、透過型の液晶表示装置を形成している。
トリクス基板１８と、対向基板とを対向して組み立てて
液晶セル（図示せず）を形成し、両基板間に液晶層を挾
持させ、透過型の液晶表示装置を形成している。
【０００９】又、この透過型の液晶表示装置では、一般
にノーマリーホワイトモードを採用し、アクティブマト
リクス基板１８側にバックライトを設置し、照明を行う
事から、画素電極の無い部分からの光の漏れを防止する
ため、対向基板側にブラックマトリクスを設け、遮光し
ている。
にノーマリーホワイトモードを採用し、アクティブマト
リクス基板１８側にバックライトを設置し、照明を行う
事から、画素電極の無い部分からの光の漏れを防止する
ため、対向基板側にブラックマトリクスを設け、遮光し
ている。
【００１０】
【発明が解決しようとする課題】従来、ＴＦＴを駆動素
子とするアクティブマトリクス基板を用いた透過型の液
晶表示装置にあっては、アクティブマトリクス基板の画
素電極が、フォトリソグラフィ技術によりゲート絶縁膜
上にて、信号線と同一面上に平面的に形成されていた。
子とするアクティブマトリクス基板を用いた透過型の液
晶表示装置にあっては、アクティブマトリクス基板の画
素電極が、フォトリソグラフィ技術によりゲート絶縁膜
上にて、信号線と同一面上に平面的に形成されていた。
【００１１】このため、画素電極の外周は、パターン形
成時のフォトレジスト上に形成されるパターンのずれ等
を考慮し、ＴＦＴや、各配線に対して、２〜４μｍ内側
となるよう形成されていた。そして特に、信号線に対し
ては、画素電極とのカップリング容量が大きくなり、画
素電極電位が信号電位にリークし、表示品位が低下する
のを防止する為、上記間隔より更に数μｍ内側になるよ
う形成されていた。このため画素領域の面積が縮小さ
れ、アクティブマトリクス基板ひいては液晶表示装置の
開口率を低減してしまうという問題を生じていた。
成時のフォトレジスト上に形成されるパターンのずれ等
を考慮し、ＴＦＴや、各配線に対して、２〜４μｍ内側
となるよう形成されていた。そして特に、信号線に対し
ては、画素電極とのカップリング容量が大きくなり、画
素電極電位が信号電位にリークし、表示品位が低下する
のを防止する為、上記間隔より更に数μｍ内側になるよ
う形成されていた。このため画素領域の面積が縮小さ
れ、アクティブマトリクス基板ひいては液晶表示装置の
開口率を低減してしまうという問題を生じていた。
【００１２】又従来、アクティブマトリクス基板の画素
電極の間からの光漏れによりコントラスト比が低下され
るのを防止する為、対向基板にブラックマトリクスを設
けて遮光していたが、画素電極とブラックマトリクスと
の位置合わせ精度は、液晶セルの組み立て精度に依存し
ており、この組み立て精度が６〜１０μｍと大きいこと
から、ブラックマトリクスの幅をかなり大きく設定しな
ければならず、これを用いて液晶表示装置を形成した場
合、液晶表示装置の開口率がさらに低下するという問題
を生じていた。
電極の間からの光漏れによりコントラスト比が低下され
るのを防止する為、対向基板にブラックマトリクスを設
けて遮光していたが、画素電極とブラックマトリクスと
の位置合わせ精度は、液晶セルの組み立て精度に依存し
ており、この組み立て精度が６〜１０μｍと大きいこと
から、ブラックマトリクスの幅をかなり大きく設定しな
ければならず、これを用いて液晶表示装置を形成した場
合、液晶表示装置の開口率がさらに低下するという問題
を生じていた。
【００１３】しかもアクティブマトリクス基板形成時、
ＴＦＴのソース電極及び画素電極間の接続不良による表
示不良を防止する為、その重なり部分を大きくする必要
があるが、従来は、ソース電極が不透明な金属で形成さ
れている事から、両電極を十分にコンタクトさせるた
め、重なり部分の面積を増大すると、液晶表示装置の開
口率を一層低下させる事となっていた。
ＴＦＴのソース電極及び画素電極間の接続不良による表
示不良を防止する為、その重なり部分を大きくする必要
があるが、従来は、ソース電極が不透明な金属で形成さ
れている事から、両電極を十分にコンタクトさせるた
め、重なり部分の面積を増大すると、液晶表示装置の開
口率を一層低下させる事となっていた。
【００１４】そして上述の理由による開口率の低下によ
り、液晶表示装置の光透過量が低減する事から、表示さ
れた画面輝度が低下されてしまうので、良好な表示のた
め、所要の輝度を得ようとすると、バックライトの光量
を上げなければ成らず、その為の消費電力が増大され、
装置の省エネルギー化が妨げられるという問題を生じて
いた。
り、液晶表示装置の光透過量が低減する事から、表示さ
れた画面輝度が低下されてしまうので、良好な表示のた
め、所要の輝度を得ようとすると、バックライトの光量
を上げなければ成らず、その為の消費電力が増大され、
装置の省エネルギー化が妨げられるという問題を生じて
いた。
【００１５】更に従来、アクティブマトリクス基板の構
造上、同一面上に設けられる画素電極と信号線とがショ
ートする恐れがあり、ショートした場合、これが点欠陥
と成るという問題も有していた。
造上、同一面上に設けられる画素電極と信号線とがショ
ートする恐れがあり、ショートした場合、これが点欠陥
と成るという問題も有していた。
【００１６】そこで本発明は上記課題を除去するもの
で、ＴＦＴを駆動素子とするアクティブマトリクス基板
を用いた液晶表示装置の開口率ひいては光の透過率の向
上を図り、画面輝度を向上する事により、従来バックラ
イトに要していたエネルギーの省力化を図ると共に、表
示画面における点欠陥を防止し、表示品位の高いアクテ
イブマトリクス型液晶表示装置を提供する事を目的とす
る。
で、ＴＦＴを駆動素子とするアクティブマトリクス基板
を用いた液晶表示装置の開口率ひいては光の透過率の向
上を図り、画面輝度を向上する事により、従来バックラ
イトに要していたエネルギーの省力化を図ると共に、表
示画面における点欠陥を防止し、表示品位の高いアクテ
イブマトリクス型液晶表示装置を提供する事を目的とす
る。
【００１７】
【課題を解決するための手段】上記課題を解決する為の
請求項１に記載の発明は、透明な絶縁基板上に形成さ
れ、マトリクス状に配列される画素電極を有するアクテ
ィブマトリクス基板及び、このアクティブマトリクス基
板に対向され対向電極を有する対向基板並びに、前記ア
クティブマトリクス基板及び前記対向基板の間に封入さ
れる液晶組成物とを具備するアクテイブマトリクス型液
晶表示装置において、前記アクティブマトリクス基板
が、ゲート絶縁膜を介しゲート電極上方に設けられる活
性領域並びに、この活性領域を挾みソース電極更にはド
レイン電極を備え、マトリクス状に配列される複数の薄
膜トランジスタと、遮光性材料からなり前記ゲート電極
に接続され走査信号を供給する複数の走査線と、遮光性
材料からなり前記ドレイン電極に接続され映像信号を供
給する複数の信号線と、前記薄膜トランジスタ及び前記
走査線並びに前記信号線を被覆する透明な絶縁性保護膜
と、この絶縁性保護膜上に設けられ、前記透明絶縁基板
側からの裏面露光技術により、前記絶縁性保護膜により
被覆される全ての遮光性材料をマスクにして自己整合的
に形状加工され、一部が前記ソース電極に接続される画
素電極とを設けるものである。
請求項１に記載の発明は、透明な絶縁基板上に形成さ
れ、マトリクス状に配列される画素電極を有するアクテ
ィブマトリクス基板及び、このアクティブマトリクス基
板に対向され対向電極を有する対向基板並びに、前記ア
クティブマトリクス基板及び前記対向基板の間に封入さ
れる液晶組成物とを具備するアクテイブマトリクス型液
晶表示装置において、前記アクティブマトリクス基板
が、ゲート絶縁膜を介しゲート電極上方に設けられる活
性領域並びに、この活性領域を挾みソース電極更にはド
レイン電極を備え、マトリクス状に配列される複数の薄
膜トランジスタと、遮光性材料からなり前記ゲート電極
に接続され走査信号を供給する複数の走査線と、遮光性
材料からなり前記ドレイン電極に接続され映像信号を供
給する複数の信号線と、前記薄膜トランジスタ及び前記
走査線並びに前記信号線を被覆する透明な絶縁性保護膜
と、この絶縁性保護膜上に設けられ、前記透明絶縁基板
側からの裏面露光技術により、前記絶縁性保護膜により
被覆される全ての遮光性材料をマスクにして自己整合的
に形状加工され、一部が前記ソース電極に接続される画
素電極とを設けるものである。
【００１８】又請求項２に記載の発明は、請求項１に記
載のアクティブマトリクス型液晶表示装置において、絶
縁性保護膜に形成される第１のコンタクトホールと、ゲ
ート絶縁膜上の前記第１のコンタクトホール位置に設け
られ画素電極及びソース電極を電気的に接続する第１の
透明導電膜とを設けるものである。
載のアクティブマトリクス型液晶表示装置において、絶
縁性保護膜に形成される第１のコンタクトホールと、ゲ
ート絶縁膜上の前記第１のコンタクトホール位置に設け
られ画素電極及びソース電極を電気的に接続する第１の
透明導電膜とを設けるものである。
【００１９】又請求項３に記載の発明は、請求項２に記
載のアクティブマトリクス型液晶表示装置において、ゲ
ート絶縁膜を介しＮ行目の走査線上方に積層される（Ｎ
＋１番目の画素電極の補助容量電極と、絶縁性保護膜に
形成される第２のコンタクトホールと、前記ゲート絶縁
膜上の前記第２のコンタクトホール位置に形成され前記
画素電極及び前記補助容量電極を電気的に接続する第２
の透明導電膜とを設けるものである。
載のアクティブマトリクス型液晶表示装置において、ゲ
ート絶縁膜を介しＮ行目の走査線上方に積層される（Ｎ
＋１番目の画素電極の補助容量電極と、絶縁性保護膜に
形成される第２のコンタクトホールと、前記ゲート絶縁
膜上の前記第２のコンタクトホール位置に形成され前記
画素電極及び前記補助容量電極を電気的に接続する第２
の透明導電膜とを設けるものである。
【００２０】又請求項４に記載の発明は、請求項２に記
載のアクティブマトリクス型液晶表示装置において、遮
光性材料からなり走査線から独立した位置に設けられる
補助容量線と、絶縁性保護膜に形成される第２のコンタ
クトホールと、前記ゲート絶縁膜上の前記第２のコンタ
クトホール位置に形成され裏面露光技術により分割され
た画素電極を電気的に接続する第２の透明導電膜とを設
けるものである。
載のアクティブマトリクス型液晶表示装置において、遮
光性材料からなり走査線から独立した位置に設けられる
補助容量線と、絶縁性保護膜に形成される第２のコンタ
クトホールと、前記ゲート絶縁膜上の前記第２のコンタ
クトホール位置に形成され裏面露光技術により分割され
た画素電極を電気的に接続する第２の透明導電膜とを設
けるものである。
【００２１】又請求項５に記載の発明は、請求項２に記
載のアクティブマトリクス型液晶表示装置において、透
明絶縁膜からなり走査線から独立した第１のゲート絶縁
膜上の位置に設けられる補助容量線と、少なくとも前記
補助容量線を被覆する第２のゲート絶縁膜とを具備し、
補助容量が、前記第２のゲート絶縁膜及び絶縁性保護膜
を介する前記補助容量線と画素電極との重なり部分、或
いは前記第２のゲート絶縁膜を介する前記補助容量線と
前記画素電極との重なり部分にて形成されるものであ
る。
載のアクティブマトリクス型液晶表示装置において、透
明絶縁膜からなり走査線から独立した第１のゲート絶縁
膜上の位置に設けられる補助容量線と、少なくとも前記
補助容量線を被覆する第２のゲート絶縁膜とを具備し、
補助容量が、前記第２のゲート絶縁膜及び絶縁性保護膜
を介する前記補助容量線と画素電極との重なり部分、或
いは前記第２のゲート絶縁膜を介する前記補助容量線と
前記画素電極との重なり部分にて形成されるものであ
る。
【００２２】そしてこの様な構成により本発明は、画素
電極を絶縁性保護膜の上に形成し、裏面露光技術によ
り、ＴＦＴ、走査線、信号線等遮光性材料をマスクにし
て自己整合的にパターン形成する事により、従来に比し
画素電極自身の面積の拡大を図り、アクティブマトリク
ス基板の開口率ひいては画面輝度を向上し、バックライ
トに要する電力の節約を図るものである。
電極を絶縁性保護膜の上に形成し、裏面露光技術によ
り、ＴＦＴ、走査線、信号線等遮光性材料をマスクにし
て自己整合的にパターン形成する事により、従来に比し
画素電極自身の面積の拡大を図り、アクティブマトリク
ス基板の開口率ひいては画面輝度を向上し、バックライ
トに要する電力の節約を図るものである。
【００２３】又本発明によれば、コンタクトホールでの
画素電極とソース電極との接続部分及び、画素電極と補
助容量電極との接続部分を、透明導電膜とする事によ
り、接続面積を十分広く取っても開口率の低下を招く恐
れが無い。
画素電極とソース電極との接続部分及び、画素電極と補
助容量電極との接続部分を、透明導電膜とする事によ
り、接続面積を十分広く取っても開口率の低下を招く恐
れが無い。
【００２４】更に本発明によれば、画素電極及び信号線
が、絶縁性保護膜を介し夫々異なる面に配置される事か
ら、ショートする恐れが無く、ショートによる点欠陥の
発生を防止し、表示品位の向上を図るものである。
が、絶縁性保護膜を介し夫々異なる面に配置される事か
ら、ショートする恐れが無く、ショートによる点欠陥の
発生を防止し、表示品位の向上を図るものである。
【００２５】
【発明の実施の形態】以下、本発明の第１の実施の形態
を図１乃至図５を参照して説明する。２０は、アクティ
ブマトリクス型の液晶表示装置であり、駆動素子として
ＴＦＴ２１を用いるアクティブマトリクス基板２２及び
対向基板２３の間に、ポリイミドからなる配向膜２４、
２６を介して、液晶組成物であるネマチック型液晶２７
が保持されると共に偏光板５３、５４を有している。
を図１乃至図５を参照して説明する。２０は、アクティ
ブマトリクス型の液晶表示装置であり、駆動素子として
ＴＦＴ２１を用いるアクティブマトリクス基板２２及び
対向基板２３の間に、ポリイミドからなる配向膜２４、
２６を介して、液晶組成物であるネマチック型液晶２７
が保持されると共に偏光板５３、５４を有している。
【００２６】ここでアクティブマトリクス基板２２は、
透明なガラスからなる絶縁基板２８上に、遮光性材料で
あるタリウム（Ｔａ）からなり、走査信号を供給すると
共に一部がゲート電極３１として用いられる走査線３０
がパターン形成されている。
透明なガラスからなる絶縁基板２８上に、遮光性材料で
あるタリウム（Ｔａ）からなり、走査信号を供給すると
共に一部がゲート電極３１として用いられる走査線３０
がパターン形成されている。
【００２７】そしてこれ等の上には、酸化シリコン（Ｓ
ｉＯｘ）からなる透明のゲート絶縁膜３２が被覆され、
このゲート絶縁膜３２を介したゲート電極３１上方に
は、ｉ型の水素化アモルファスシリコン（以下ｉ型ａ−
Ｓｉ：Ｈと称する。）からなる半導体層３４及び、窒化
シリコン（ＳｉＮｘ）からなるエッチングストッパ層３
５並びに、良好なオーミックコンタクトを得るためのｎ
型アモルファスシリコン（以下ｎ型ａ−Ｓｉと称す
る。）膜４０がパターン形成され、チャネル領域（Ａ）
を挾み、ソース領域（Ｂ）、ドレイン領域（Ｃ）を有す
るＴＦＴ２１を形成している。
ｉＯｘ）からなる透明のゲート絶縁膜３２が被覆され、
このゲート絶縁膜３２を介したゲート電極３１上方に
は、ｉ型の水素化アモルファスシリコン（以下ｉ型ａ−
Ｓｉ：Ｈと称する。）からなる半導体層３４及び、窒化
シリコン（ＳｉＮｘ）からなるエッチングストッパ層３
５並びに、良好なオーミックコンタクトを得るためのｎ
型アモルファスシリコン（以下ｎ型ａ−Ｓｉと称す
る。）膜４０がパターン形成され、チャネル領域（Ａ）
を挾み、ソース領域（Ｂ）、ドレイン領域（Ｃ）を有す
るＴＦＴ２１を形成している。
【００２８】又、３３、３６は、透明導電膜であるイン
ジウム錫酸化物（以下ＩＴＯと称する。）からなり、ゲ
ート絶縁膜３２上にパターン形成される第１及び第２の
コンタクト電極である。
ジウム錫酸化物（以下ＩＴＯと称する。）からなり、ゲ
ート絶縁膜３２上にパターン形成される第１及び第２の
コンタクト電極である。
【００２９】更にゲート絶縁膜３２上には、アルミニウ
ム（Ａｌ）からなり、第１のコンタクト電極３３とソー
ス領域（Ｂ）の（ｎ型ａ−Ｓｉ）膜４０とを接続するソ
ース電極３７及び、信号線３８並びに、信号線３８から
枝別れして成りドレイン領域（Ｃ）の（ｎ型ａ−Ｓｉ）
膜４０に接続されるドレイン電極３９更には、補助容量
電極４４がパターン形成されている。ここで補助容量電
極４４は、ゲート絶縁膜３２を介して１行前の走査線３
０の上方に積層され、１行前の走査線３０との重なり部
分で補助容量を形成している。
ム（Ａｌ）からなり、第１のコンタクト電極３３とソー
ス領域（Ｂ）の（ｎ型ａ−Ｓｉ）膜４０とを接続するソ
ース電極３７及び、信号線３８並びに、信号線３８から
枝別れして成りドレイン領域（Ｃ）の（ｎ型ａ−Ｓｉ）
膜４０に接続されるドレイン電極３９更には、補助容量
電極４４がパターン形成されている。ここで補助容量電
極４４は、ゲート絶縁膜３２を介して１行前の走査線３
０の上方に積層され、１行前の走査線３０との重なり部
分で補助容量を形成している。
【００３０】そしてこれ等の上面には、第１及び第２の
コンタクトホール４２、５２を有する、窒化シリコン
（ＳｉＮｘ）からなる絶縁性保護膜４１が被覆されてい
る。
コンタクトホール４２、５２を有する、窒化シリコン
（ＳｉＮｘ）からなる絶縁性保護膜４１が被覆されてい
る。
【００３１】この絶縁性保護膜４１上には、ＴＦＴ２
１、走査線３０、信号線３８、補助容量電極４４に対し
て自己整合的にパターン形成されるＩＴＯ膜からなる画
素電極４３が設けられている。そして画素電極４３は、
第１のコンタクトホール４２及び第１のコンタクト電極
３３を介しソース電極３７に接続されると共に、第２の
コンタクトホール５２及び第２のコンタクト電極３６を
介し補助容量電極４４に接続されている。
１、走査線３０、信号線３８、補助容量電極４４に対し
て自己整合的にパターン形成されるＩＴＯ膜からなる画
素電極４３が設けられている。そして画素電極４３は、
第１のコンタクトホール４２及び第１のコンタクト電極
３３を介しソース電極３７に接続されると共に、第２の
コンタクトホール５２及び第２のコンタクト電極３６を
介し補助容量電極４４に接続されている。
【００３２】一方対向基板２３は、透明なガラスからな
る絶縁基板４６上に遮光性材料であるクロム（Ｃｒ）か
らなるブラックマトリクス４７と、各領域に赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の着色層及びＩＴＯからなる対向電
極４８を有している。
る絶縁基板４６上に遮光性材料であるクロム（Ｃｒ）か
らなるブラックマトリクス４７と、各領域に赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の着色層及びＩＴＯからなる対向電
極４８を有している。
【００３３】ここでブラックマトリクス４７は、ＴＦＴ
２１の光リーク電流を低減するためＴＦＴ２１への光入
射を防ぐ目的で形成している。
２１の光リーク電流を低減するためＴＦＴ２１への光入
射を防ぐ目的で形成している。
【００３４】次に液晶表示装置２０の製造方法について
述べる。先ずアクティブマトリクス基板２２は、絶縁基
板２８上にスパッタ法によりタリウム（Ｔａ）を成膜
し、フォトレジスト（図示せず）をマスクとしてタリウ
ム（Ｔａ）をエッチング加工するフォトリソグラフィ技
術を用い、走査線３０及びその一部であるゲート電極３
１をパターン形成する。
述べる。先ずアクティブマトリクス基板２２は、絶縁基
板２８上にスパッタ法によりタリウム（Ｔａ）を成膜
し、フォトレジスト（図示せず）をマスクとしてタリウ
ム（Ｔａ）をエッチング加工するフォトリソグラフィ技
術を用い、走査線３０及びその一部であるゲート電極３
１をパターン形成する。
【００３５】次にプラズマＣＶＤ法によりゲート絶縁膜
３２、（ｉ型ａ−Ｓｉ：Ｈ）膜、窒化シリコン（ＳｉＮ
ｘ）膜を積層形成し、フォトリソグラフィ技術を用い、
窒化シリコン（ＳｉＮｘ）膜及び（ｉ型ａ−Ｓｉ：Ｈ）
膜をエッチング加工し、保護絶縁膜３５及び半導体層３
４をパターン形成する。
３２、（ｉ型ａ−Ｓｉ：Ｈ）膜、窒化シリコン（ＳｉＮ
ｘ）膜を積層形成し、フォトリソグラフィ技術を用い、
窒化シリコン（ＳｉＮｘ）膜及び（ｉ型ａ−Ｓｉ：Ｈ）
膜をエッチング加工し、保護絶縁膜３５及び半導体層３
４をパターン形成する。
【００３６】更にゲート絶縁膜３２上にスパッタ法によ
りＩＴＯ膜を形成し、フォトリソグラフィ技術によりエ
ッチングし第１及び第２のコンタクト電極３３、３６を
パターン形成する。
りＩＴＯ膜を形成し、フォトリソグラフィ技術によりエ
ッチングし第１及び第２のコンタクト電極３３、３６を
パターン形成する。
【００３７】続いて半導体層３４上に、（ｎ型ａ−Ｓ
ｉ）膜４０を形成し、更にアルミニウム（Ａｌ）膜を堆
積しエッチング加工し、ソース電極３７、信号線３８及
びこれと一体のドレイン電極３９、補助容量電極４４を
夫々パターン形成する。
ｉ）膜４０を形成し、更にアルミニウム（Ａｌ）膜を堆
積しエッチング加工し、ソース電極３７、信号線３８及
びこれと一体のドレイン電極３９、補助容量電極４４を
夫々パターン形成する。
【００３８】次に窒化シリコン（ＳｉＮｘ）からなる絶
縁性保護膜４１を、ＴＦＴ２１付近の凹凸がほぼ平坦と
なる様０．８〜１μｍの膜厚に堆積し、第１及び第２の
コンタクト電極３３、３６位置にて、第１及び第２のコ
ンタクトホール４２、５２をエッチング加工により形成
する。
縁性保護膜４１を、ＴＦＴ２１付近の凹凸がほぼ平坦と
なる様０．８〜１μｍの膜厚に堆積し、第１及び第２の
コンタクト電極３３、３６位置にて、第１及び第２のコ
ンタクトホール４２、５２をエッチング加工により形成
する。
【００３９】更にスパッタ法により絶縁性保護膜４１上
にＩＴＯ膜を形成した上に、ネガ型レジストを塗布す
る。この後、遮光性材料からなる走査線３０、信号線３
８、ソース電極３７、ドレイン電極３９、補助容量電極
４４を遮光マスクにして、絶縁基板２８の背面から露光
し、ネガ型レジストを露光部分を残してパターン形成す
る。
にＩＴＯ膜を形成した上に、ネガ型レジストを塗布す
る。この後、遮光性材料からなる走査線３０、信号線３
８、ソース電極３７、ドレイン電極３９、補助容量電極
４４を遮光マスクにして、絶縁基板２８の背面から露光
し、ネガ型レジストを露光部分を残してパターン形成す
る。
【００４０】そしてこのネガ型レジストをマスクにして
ＩＴＯ膜をエッチングする事により、ＩＴＯ膜を、遮光
性材料に対して自己整合的に形状加工し画素電極４３を
パターン形成しアクティブマトリクス基板を形成する。
ＩＴＯ膜をエッチングする事により、ＩＴＯ膜を、遮光
性材料に対して自己整合的に形状加工し画素電極４３を
パターン形成しアクティブマトリクス基板を形成する。
【００４１】次に対向基板２３にあっては、絶縁基板４
６上にスパッタ法によりクロム（Ｃｒ）を成膜し、フォ
トリソグラフィ技術により島状にエッチングし、ブラッ
クマトリクス４７をアクティブマトリクス基板２２上の
ＴＦＴ２１と対向する位置に形成する。更に顔料を分散
させた層を塗布後、パターン露光、現像を繰り返し、
赤、緑、青の３色の領域をストライプ状の領域を形成し
た後、スパッタ法によりＩＴＯからなる対向電極４８を
全面に形成して対向基板２３を形成する。
６上にスパッタ法によりクロム（Ｃｒ）を成膜し、フォ
トリソグラフィ技術により島状にエッチングし、ブラッ
クマトリクス４７をアクティブマトリクス基板２２上の
ＴＦＴ２１と対向する位置に形成する。更に顔料を分散
させた層を塗布後、パターン露光、現像を繰り返し、
赤、緑、青の３色の領域をストライプ状の領域を形成し
た後、スパッタ法によりＩＴＯからなる対向電極４８を
全面に形成して対向基板２３を形成する。
【００４２】続いて、アクティブマトリクス基板２２及
び対向基板２３の画素電極４３側及び対向電極４８側全
面に配向膜２４、２６を塗布し、両基板２２、２３の対
向時に、配向軸が９０°と成るようにラビング処理をし
た後、両基板２２、２３を対向して組み立て、セル化
し、その間隙にネマチック型液晶２７を注入し封止す
る。そして両基板２２、２３の絶縁基板２８、４６側に
偏光板５３、５４を取着して液晶表示装置２０とする。
び対向基板２３の画素電極４３側及び対向電極４８側全
面に配向膜２４、２６を塗布し、両基板２２、２３の対
向時に、配向軸が９０°と成るようにラビング処理をし
た後、両基板２２、２３を対向して組み立て、セル化
し、その間隙にネマチック型液晶２７を注入し封止す
る。そして両基板２２、２３の絶縁基板２８、４６側に
偏光板５３、５４を取着して液晶表示装置２０とする。
【００４３】尚この様にして得られたアクティブマトリ
クス基板２２にあっては、画素電極４３の面積が従来の
装置の画素電極に比し約１．３倍となり、従来の様に対
向基板側のブラックマトリクスにて開口部を規定する必
要が無く、その開口率は従来に比し約１．８倍に増加さ
れた。
クス基板２２にあっては、画素電極４３の面積が従来の
装置の画素電極に比し約１．３倍となり、従来の様に対
向基板側のブラックマトリクスにて開口部を規定する必
要が無く、その開口率は従来に比し約１．８倍に増加さ
れた。
【００４４】この様に構成すれば、第１及び第２のコン
タクト電極３３、３６を透明にする一方、画素電極４３
を、絶縁基板２８側から露光する裏面露光技術により、
走査線３０、信号線３８、ソース電極３７、ドレイン電
極３９、補助容量電極４４をマスクにして自己整合的に
パターン形成する事により、従来の様に、レジストのず
れを考慮して画素電極を小さめに形成する必要が無くな
り、従来に比し画素電極４３の光透過面積を拡大し、更
に開口部が上記遮光性材料の配線や電極パターンで規定
された画素電極４３の面積とほぼ等しくなるため、アク
ティブマトリクス基板２２の開口率を向上出来、ひいて
は液晶表示装置２０の画面輝度を向上出来る。従って、
バックライトの光量を低減出来、装置の省エネルギー化
を促進出来る。
タクト電極３３、３６を透明にする一方、画素電極４３
を、絶縁基板２８側から露光する裏面露光技術により、
走査線３０、信号線３８、ソース電極３７、ドレイン電
極３９、補助容量電極４４をマスクにして自己整合的に
パターン形成する事により、従来の様に、レジストのず
れを考慮して画素電極を小さめに形成する必要が無くな
り、従来に比し画素電極４３の光透過面積を拡大し、更
に開口部が上記遮光性材料の配線や電極パターンで規定
された画素電極４３の面積とほぼ等しくなるため、アク
ティブマトリクス基板２２の開口率を向上出来、ひいて
は液晶表示装置２０の画面輝度を向上出来る。従って、
バックライトの光量を低減出来、装置の省エネルギー化
を促進出来る。
【００４５】しかもソース電極３７及び画素電極４３と
の接続部分である第１のコンタクト電極３３が透明なの
で、ＴＦＴ２１のオン電流を充分に得るために、ソース
電極３７及び画素電極４３との接続部分を拡大しても、
液晶表示装置２０の開口率を低減する恐れもない。
の接続部分である第１のコンタクト電極３３が透明なの
で、ＴＦＴ２１のオン電流を充分に得るために、ソース
電極３７及び画素電極４３との接続部分を拡大しても、
液晶表示装置２０の開口率を低減する恐れもない。
【００４６】更に、画素電極４３及び信号線３８が絶縁
性保護膜４１を介し異なる面に形成される事から、信号
線３８及び画素電極４３間でショートを生じる恐れがな
く、ショートが原因で生じていた点欠陥を防止できると
共に、絶縁性保護膜４１が充分厚い事から、信号線３８
と画素電極４３のカップリング容量が減少し、クロスト
ークのない均一な表示を得られる。
性保護膜４１を介し異なる面に形成される事から、信号
線３８及び画素電極４３間でショートを生じる恐れがな
く、ショートが原因で生じていた点欠陥を防止できると
共に、絶縁性保護膜４１が充分厚い事から、信号線３８
と画素電極４３のカップリング容量が減少し、クロスト
ークのない均一な表示を得られる。
【００４７】次に本発明の第２の実施の形態を図６及び
図７を参照して説明する。本実施の形態は補助容量線を
走査線と独立した位置に設けたものであり、他は第１の
実施の形態と同一であることから同一部分については同
一符号を付けてその説明を省略する。
図７を参照して説明する。本実施の形態は補助容量線を
走査線と独立した位置に設けたものであり、他は第１の
実施の形態と同一であることから同一部分については同
一符号を付けてその説明を省略する。
【００４８】アクティブマトリクス基板７０は、走査線
３０と同じ材料で補助容量線７１が走査線３０と重なら
ない位置に同時にパターン形成する。その上にゲート絶
縁膜３２が被覆され、ＩＴＯ膜からなる第１のコンタク
ト電極３３と同時に第２のコンタクト電極７２がパター
ン形成され、これらの上には第１及び第２のコンタクト
ホール４２、７３を有する絶縁性保護膜４１が被膜され
ている。更にＩＴＯ膜からなる画素電極７４及び７５が
設けられ、第２のコンタクトホール７３及びコンタクト
電極７２を介して画素電極７４と７５が接続され、補助
容量線７１との重なり部分で補助容量を形成する。
３０と同じ材料で補助容量線７１が走査線３０と重なら
ない位置に同時にパターン形成する。その上にゲート絶
縁膜３２が被覆され、ＩＴＯ膜からなる第１のコンタク
ト電極３３と同時に第２のコンタクト電極７２がパター
ン形成され、これらの上には第１及び第２のコンタクト
ホール４２、７３を有する絶縁性保護膜４１が被膜され
ている。更にＩＴＯ膜からなる画素電極７４及び７５が
設けられ、第２のコンタクトホール７３及びコンタクト
電極７２を介して画素電極７４と７５が接続され、補助
容量線７１との重なり部分で補助容量を形成する。
【００４９】この様な構成にすれば従来と同様に走査線
と別の補助容量線を設けながら、従来に比べて画素電極
の面積を拡大出来、開口率を向上させることが出来る。
と別の補助容量線を設けながら、従来に比べて画素電極
の面積を拡大出来、開口率を向上させることが出来る。
【００５０】次に本発明の第３の実施の形態を図８及び
図９を参照して説明する。本実施の形態は、ゲート絶縁
膜を２層にし、その間に透明導電膜であるＩＴＯからな
る補助容量線を走査線と独立に設けたものであり、他は
第１の実施の形態と同一である事から同一部分について
は同一符号を付けて、その説明を省略する。
図９を参照して説明する。本実施の形態は、ゲート絶縁
膜を２層にし、その間に透明導電膜であるＩＴＯからな
る補助容量線を走査線と独立に設けたものであり、他は
第１の実施の形態と同一である事から同一部分について
は同一符号を付けて、その説明を省略する。
【００５１】即ちアクティブマトリクス基板５７は、第
１のゲート絶縁膜８０上にて、ＩＴＯからなる補助容量
線５８を、走査線３０と重ならない位置にコンタクト電
極３３より前の工程でパターン形成する。その上に第２
のゲート絶縁膜８１及び絶縁性保護膜４１を積層し、更
に、絶縁性保護膜４１上に画素電極６１を、裏面露光技
術によりパターン形成するものである。
１のゲート絶縁膜８０上にて、ＩＴＯからなる補助容量
線５８を、走査線３０と重ならない位置にコンタクト電
極３３より前の工程でパターン形成する。その上に第２
のゲート絶縁膜８１及び絶縁性保護膜４１を積層し、更
に、絶縁性保護膜４１上に画素電極６１を、裏面露光技
術によりパターン形成するものである。
【００５２】これにより補助容量は第２のゲート絶縁膜
８１と、絶縁性保護膜４１を介し、補助容量線５８と画
素電極６１との重なり部分で形成される。
８１と、絶縁性保護膜４１を介し、補助容量線５８と画
素電極６１との重なり部分で形成される。
【００５３】この様に構成すれば、補助容量線を走査線
と独立して充分広く配置しても透明であるため、裏面露
光技術による画素電極のパターン形成時、補助容量線に
よりパターン形成を妨げる恐れも無く、第１の実施の形
態と同様、従来に比し画素電極の面積を拡大出来、開口
率を向上させることが出来る。又画素電極が第１のコン
タクト電極の周囲を除いて平坦に形成出来、液晶の配向
を乱す恐れが無い。次に本発明の第４の実施の形態を図
１０を参照して説明する。本実施の形態は、第３の実施
の形態における補助容量線上方の絶縁性保護膜にコンタ
クトホールを形成するものであり、他は第３の実施の形
態と同一である事から同一部分については同一符号を付
けて、その説明を省略する。
と独立して充分広く配置しても透明であるため、裏面露
光技術による画素電極のパターン形成時、補助容量線に
よりパターン形成を妨げる恐れも無く、第１の実施の形
態と同様、従来に比し画素電極の面積を拡大出来、開口
率を向上させることが出来る。又画素電極が第１のコン
タクト電極の周囲を除いて平坦に形成出来、液晶の配向
を乱す恐れが無い。次に本発明の第４の実施の形態を図
１０を参照して説明する。本実施の形態は、第３の実施
の形態における補助容量線上方の絶縁性保護膜にコンタ
クトホールを形成するものであり、他は第３の実施の形
態と同一である事から同一部分については同一符号を付
けて、その説明を省略する。
【００５４】即ちアクティブマトリクス基板６２の、第
１のゲート絶縁膜８０上に形成されるＩＴＯからなる補
助容量線６３上には、第２のゲート絶縁膜８１及び、絶
縁性保護膜４１が被覆されるが、補助容量線６３上方に
て絶縁性保護膜４１にはコンタクトホール６４が形成さ
れている。そして画素電極６６は、絶縁性保護膜４１上
に裏面露光技術によりパターン形成されている。
１のゲート絶縁膜８０上に形成されるＩＴＯからなる補
助容量線６３上には、第２のゲート絶縁膜８１及び、絶
縁性保護膜４１が被覆されるが、補助容量線６３上方に
て絶縁性保護膜４１にはコンタクトホール６４が形成さ
れている。そして画素電極６６は、絶縁性保護膜４１上
に裏面露光技術によりパターン形成されている。
【００５５】これにより補助容量は第２のゲート絶縁膜
８１を介し、補助容量線６３と画素電極６６との重なり
部分で形成される。
８１を介し、補助容量線６３と画素電極６６との重なり
部分で形成される。
【００５６】この様に構成すれば、第３の実施の形態と
同様、補助容量線６３が透明なので、裏面露光技術によ
る画素電極６６のパターン形成時、補助容量線６３によ
りパターン形成が妨げられる恐れがなく、第３の実施の
形態と同様、従来に比し画素電極６６の面積を拡大出来
る。
同様、補助容量線６３が透明なので、裏面露光技術によ
る画素電極６６のパターン形成時、補助容量線６３によ
りパターン形成が妨げられる恐れがなく、第３の実施の
形態と同様、従来に比し画素電極６６の面積を拡大出来
る。
【００５７】更に本実施の形態にあっては、コンタクト
ホール６４の形成により、補助容量を形成する補助容量
線６３と画素電極６６との電極間距離が第３の実施の形
態に比し近接されるので、補助容量線６３の幅を狭くし
ても、第２の実施の形態と同等の充分な補助容量を得る
ことが可能となる。
ホール６４の形成により、補助容量を形成する補助容量
線６３と画素電極６６との電極間距離が第３の実施の形
態に比し近接されるので、補助容量線６３の幅を狭くし
ても、第２の実施の形態と同等の充分な補助容量を得る
ことが可能となる。
【００５８】尚本発明は上記実施の形態に限られるもの
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えばゲート電極や、走査線或いは信号線の材質或
いはゲート絶縁膜や絶縁性保護膜の材料等任意である。
又走査線やゲート電極の形状等も限定されず、第１の実
施の形態の様に走査線の一部をゲート電極とするのでは
なく、ゲート電極を走査線から枝別れするように突き出
して設ける等しても良い。
でなく、その趣旨を変えない範囲での変更は可能であっ
て、例えばゲート電極や、走査線或いは信号線の材質或
いはゲート絶縁膜や絶縁性保護膜の材料等任意である。
又走査線やゲート電極の形状等も限定されず、第１の実
施の形態の様に走査線の一部をゲート電極とするのでは
なく、ゲート電極を走査線から枝別れするように突き出
して設ける等しても良い。
【００５９】更にブラックマトリクスも対向基板では無
くアクティブマトリクス基板側に設ける等しても良い。
この様にすれば、対向基板に設ける場合に比し、液晶セ
ルの組み立て精度の影響を受ける事がなく、ブラックマ
トリクスの面積を最小に出来、ひいては液晶表示装置の
開口率をより向上出来る。又、ブラックマトリクスの材
料や形成方法等も任意である。
くアクティブマトリクス基板側に設ける等しても良い。
この様にすれば、対向基板に設ける場合に比し、液晶セ
ルの組み立て精度の影響を受ける事がなく、ブラックマ
トリクスの面積を最小に出来、ひいては液晶表示装置の
開口率をより向上出来る。又、ブラックマトリクスの材
料や形成方法等も任意である。
【００６０】
【発明の効果】以上説明したように本発明によれば、画
素電極を、裏面露光技術により遮光性材料からなる配線
及び電極をマスクにして自己整合的にパターン形成する
事により、従来のフォトリソグラフィ技術によるパター
ン形成時の様にレジストのずれを考慮する必要がなく、
画素電極の面積を拡大出来るので、アクティブマトリク
ス基板２２の開口率、ひいてはアクティブマトリクス型
液晶表示装置の画面輝度を向上出来、バックライトの光
量の低減による省エネルギー化を促進出来る。
素電極を、裏面露光技術により遮光性材料からなる配線
及び電極をマスクにして自己整合的にパターン形成する
事により、従来のフォトリソグラフィ技術によるパター
ン形成時の様にレジストのずれを考慮する必要がなく、
画素電極の面積を拡大出来るので、アクティブマトリク
ス基板２２の開口率、ひいてはアクティブマトリクス型
液晶表示装置の画面輝度を向上出来、バックライトの光
量の低減による省エネルギー化を促進出来る。
【００６１】又、画素電極及び信号線が絶縁性保護膜を
介し異なる面に設けられており、画素電極及び信号線間
がショートされる事が無く、ショートが原因で生じてい
た点欠陥による表示不良を防止できると共に、信号線と
画素電極間のカップリング容量も低減され、クロストー
クのない均一な表示を得られ、表示品位を向上出来る。
介し異なる面に設けられており、画素電極及び信号線間
がショートされる事が無く、ショートが原因で生じてい
た点欠陥による表示不良を防止できると共に、信号線と
画素電極間のカップリング容量も低減され、クロストー
クのない均一な表示を得られ、表示品位を向上出来る。
【図１】本発明の第１の実施の形態のアクティブマトリ
クス基板を示す一部概略平面図である。
クス基板を示す一部概略平面図である。
【図２】本発明の第１の実施の形態の液晶表示装置を示
す一部概略断面図である。
す一部概略断面図である。
【図３】本発明の第１の実施の形態のアクティブマトリ
クス基板を示す図１のＡ−Ａ´線における概略断面図で
ある。
クス基板を示す図１のＡ−Ａ´線における概略断面図で
ある。
【図４】本発明の第１の実施の形態のアクティブマトリ
クス基板を示す図１のＢ−Ｂ´線における概略断面図で
ある。
クス基板を示す図１のＢ−Ｂ´線における概略断面図で
ある。
【図５】本発明の第１の実施の形態のアクティブマトリ
クス基板を示す図１のＣ−Ｃ´線における概略断面図で
ある
クス基板を示す図１のＣ−Ｃ´線における概略断面図で
ある
【図６】本発明の第２の実施の形態のアクティブマトリ
クス基板を示す一部概略平面図である。
クス基板を示す一部概略平面図である。
【図７】本発明の第２の実施の形態のアクティブマトリ
クス基板を示す図６のＡ−Ａ´線における概略断面図で
ある。
クス基板を示す図６のＡ−Ａ´線における概略断面図で
ある。
【図８】本発明の第３の実施の形態のアクティブマトリ
クス基板を示す一部概略平面図である。
クス基板を示す一部概略平面図である。
【図９】本発明の第３の実施の形態のアクティブマトリ
クス基板を示す図８のＡ−Ａ´線における概略断面図で
ある。
クス基板を示す図８のＡ−Ａ´線における概略断面図で
ある。
【図１０】本発明の第４の実施の形態のアクティブマト
リクス基板を示す一部概略断面図である。
リクス基板を示す一部概略断面図である。
【図１１】従来のアクティブマトリクス基板を示す一部
概略平面図である。
概略平面図である。
【図１２】従来のアクティブマトリクス基板を示す図１
１のＡ−Ａ´線における概略断面図である。
１のＡ−Ａ´線における概略断面図である。
【図１３】従来のアクティブマトリクス基板を示す図１
１のＢ−Ｂ´線における概略断面図である。
１のＢ−Ｂ´線における概略断面図である。
２０…液晶表示装置 ２１…ＴＦＴ ２２…アクティブマトリクス基板 ２３…対向基板 ２７…ネマチック型液晶 ３０…走査線 ３１…ゲート電極 ３２…ゲート絶縁膜 ３３…第１のコンタクト電極 ３６…第２のコンタクト電極 ３７…ソース電極 ３８…信号線 ３９…ドレイン電極 ４１…絶縁性保護膜 ４２…第１のコンタクトホール ４３…画素電極 ４４…補助容量電極 ４７…ブラックマトリクス ４８…対向電極 ５２…第２のコンタクトホール
───────────────────────────────────────────────────── フロントページの続き (72)発明者 飯塚 哲也 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社
Claims (5)
- 【請求項１】 透明な絶縁基板上に形成され、マトリク
ス状に配列される画素電極を有するアクティブマトリク
ス基板及び、このアクティブマトリクス基板に対向され
対向電極を有する対向基板並びに、前記アクティブマト
リクス基板及び前記対向基板の間に封入される液晶組成
物とを具備するアクテイブマトリクス型液晶表示装置に
おいて、 前記アクティブマトリクス基板が、 ゲート絶縁膜を介しゲート電極上方に設けられる活性領
域並びに、この活性領域を挾みソース電極更にはドレイ
ン電極を備え、マトリクス状に配列される複数の薄膜ト
ランジスタと、 遮光性材料からなり前記ゲート電極に接続され走査信号
を供給する複数の走査線と、 遮光性材料からなり前記ドレイン電極に接続され映像信
号を供給する複数の信号線と、 前記薄膜トランジスタ及び前記走査線並びに前記信号線
を被覆する透明な絶縁性保護膜と、 この絶縁性保護膜上に設けられ、前記絶縁基板側からの
裏面露光技術により、前記絶縁性保護膜により被覆され
る全ての遮光性材料をマスクにして自己整合的に形状加
工され、一部が前記ソース電極に接続される画素電極と
を具備する事を特徴とするアクティブマトリクス型液晶
表示装置。 - 【請求項２】 絶縁性保護膜に形成される第１のコンタ
クトホールと、 ゲート絶縁膜上の前記第１のコンタクトホール位置に設
けられ画素電極及びソース電極を電気的に接続する第１
の透明導電膜とを具備する事を特徴とする請求項１に記
載のアクティブマトリクス型液晶表示装置。 - 【請求項３】 ゲート絶縁膜を介しＮ行目の走査線上方
に積層される（Ｎ＋１）番目の画素電極の補助容量電極
と、 絶縁性保護膜に形成される第２のコンタクトホールと、 前記ゲート絶縁膜上の前記第２のコンタクトホール位置
に形成され前記画素電極及び前記補助容量電極を電気的
に接続する第２の透明導電膜とを具備する事を特徴とす
る請求項２に記載のアクティブマトリクス型液晶表示装
置。 - 【請求項４】 遮光性材料からなり走査線から独立した
位置に設けられる補助容量線と、絶縁性保護膜に形成さ
れる第２のコンタクトホールと、前記ゲート絶縁膜上の
前記第２のコンタクトホール位置に形成され裏面露光技
術により分割された画素電極を電気的に接続する第２の
透明導電膜とを具備する事を特徴とする請求項２に記載
のアクティブマトリクス型液晶表示装置。 - 【請求項５】 透明絶縁膜からなり走査線から独立した
第１のゲート絶縁膜上の位置に設けられる補助容量線
と、少なくとも前記補助容量線を被覆する第２のゲート
絶縁膜とを具備し、補助容量が、前記第２のゲート絶縁
膜及び絶縁性保護膜を介する前記補助容量線と画素電極
との重なり部分、或いは前記第２のゲート絶縁膜を介す
る前記補助容量線と前記画素電極との重なり部分にて形
成される事を特徴とする請求項２に記載のアクティブマ
トリクス型液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26301295A JPH09105952A (ja) | 1995-10-11 | 1995-10-11 | アクティブマトリクス型液晶表示装置 |
| TW085112146A TW335456B (en) | 1995-10-11 | 1996-10-04 | LCD device |
| US08/729,574 US5920082A (en) | 1995-10-11 | 1996-10-11 | Liquid crystal display device having a TFT switch composed of a separate transparent layer for connecting the pixel and drain electrodes |
| KR1019960045180A KR100262227B1 (ko) | 1995-10-11 | 1996-10-11 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26301295A JPH09105952A (ja) | 1995-10-11 | 1995-10-11 | アクティブマトリクス型液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09105952A true JPH09105952A (ja) | 1997-04-22 |
Family
ID=17383668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26301295A Pending JPH09105952A (ja) | 1995-10-11 | 1995-10-11 | アクティブマトリクス型液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5920082A (ja) |
| JP (1) | JPH09105952A (ja) |
| KR (1) | KR100262227B1 (ja) |
| TW (1) | TW335456B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006242987A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| KR100841379B1 (ko) * | 2005-06-24 | 2008-06-26 | 미쓰비시덴키 가부시키가이샤 | 전기광학 표시장치 및 그 제조방법 |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| KR101153528B1 (ko) * | 2006-03-15 | 2012-06-11 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 표시 장치 및 텔레비전 수상기 |
| JP2013190820A (ja) * | 2008-03-31 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2014084130A1 (ja) * | 2012-11-30 | 2014-06-05 | シャープ株式会社 | Ｔｆｔ基板 |
| JP2015065438A (ja) * | 2002-05-13 | 2015-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2016066101A (ja) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448934B1 (ko) * | 1996-12-27 | 2004-12-04 | 삼성전자주식회사 | 액정표시장치의제조방법 |
| JP3191745B2 (ja) * | 1997-04-23 | 2001-07-23 | 日本電気株式会社 | 薄膜トランジスタ素子及びその製造方法 |
| US6330047B1 (en) | 1997-07-28 | 2001-12-11 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for fabricating the same |
| US6195140B1 (en) * | 1997-07-28 | 2001-02-27 | Sharp Kabushiki Kaisha | Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region |
| KR100269520B1 (ko) * | 1997-07-29 | 2000-10-16 | 구본준 | 박막트랜지스터, 액정표시장치와 그 제조방법 |
| US6295109B1 (en) * | 1997-12-26 | 2001-09-25 | Sharp Kabushiki Kaisha | LCD with plurality of pixels having reflective and transmissive regions |
| KR100590742B1 (ko) | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| US6313481B1 (en) * | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US7022556B1 (en) | 1998-11-11 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Exposure device, exposure method and method of manufacturing semiconductor device |
| CN1213390C (zh) * | 1998-11-26 | 2005-08-03 | 精工爱普生株式会社 | 电光装置及其制造方法和电子装置 |
| US6104042A (en) * | 1999-06-10 | 2000-08-15 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure a method of manufacturing the same |
| KR100498630B1 (ko) | 1999-09-01 | 2005-07-01 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| KR100611042B1 (ko) * | 1999-12-27 | 2006-08-09 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| KR100583979B1 (ko) | 2000-02-11 | 2006-05-26 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 |
| US6511869B2 (en) * | 2000-12-05 | 2003-01-28 | International Business Machines Corporation | Thin film transistors with self-aligned transparent pixel electrode |
| CN100368904C (zh) * | 2003-08-29 | 2008-02-13 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器基板 |
| CN100451797C (zh) * | 2003-11-14 | 2009-01-14 | 株式会社半导体能源研究所 | 显示装置及其制造法 |
| KR100684825B1 (ko) * | 2003-11-24 | 2007-02-20 | 삼성에스디아이 주식회사 | 유기 전계발광 표시 장치 및 그 제조 방법 |
| JP4287337B2 (ja) | 2003-11-24 | 2009-07-01 | 三星モバイルディスプレイ株式會社 | 有機電界発光表示装置及びその製造方法 |
| JP4301227B2 (ja) * | 2005-09-15 | 2009-07-22 | セイコーエプソン株式会社 | 電気光学装置及びその製造方法、電子機器並びにコンデンサー |
| JP4297505B2 (ja) * | 2006-07-28 | 2009-07-15 | 株式会社フューチャービジョン | 液晶表示装置 |
| JP4285533B2 (ja) * | 2006-12-04 | 2009-06-24 | エプソンイメージングデバイス株式会社 | 液晶表示装置及びその製造方法 |
| KR100858822B1 (ko) * | 2007-05-11 | 2008-09-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 이를 포함한 유기 발광 표시장치 및 유기발광 표시장치의 제조방법 |
| TWI349805B (en) * | 2007-07-31 | 2011-10-01 | Au Optronics Corp | Pixel structures, methods of forming the same and multi domain vertical alignment lcds |
| TWI373141B (en) * | 2007-12-28 | 2012-09-21 | Au Optronics Corp | Liquid crystal display unit structure and the manufacturing method thereof |
| JP6209434B2 (ja) * | 2013-12-06 | 2017-10-04 | 株式会社ジャパンディスプレイ | 配線基板及び表示装置 |
| CN105575978A (zh) * | 2016-02-25 | 2016-05-11 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其制造方法以及液晶显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03132626A (ja) * | 1989-10-18 | 1991-06-06 | Matsushita Electric Ind Co Ltd | 半導体装置と半導体装置の製造方法 |
| JP2667304B2 (ja) * | 1991-05-13 | 1997-10-27 | シャープ株式会社 | アクティブマトリクス基板 |
| DE69332142T2 (de) * | 1992-12-25 | 2003-03-06 | Sony Corp | Substrat mit aktiver Matrix |
| JP2812851B2 (ja) * | 1993-03-24 | 1998-10-22 | シャープ株式会社 | 反射型液晶表示装置 |
| KR0173692B1 (ko) * | 1993-10-06 | 1999-03-20 | 모리시타 요이찌 | 박막트랜지스터의 제조방법 |
-
1995
- 1995-10-11 JP JP26301295A patent/JPH09105952A/ja active Pending
-
1996
- 1996-10-04 TW TW085112146A patent/TW335456B/zh active
- 1996-10-11 US US08/729,574 patent/US5920082A/en not_active Expired - Fee Related
- 1996-10-11 KR KR1019960045180A patent/KR100262227B1/ko not_active IP Right Cessation
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| JP2015065438A (ja) * | 2002-05-13 | 2015-04-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2006242987A (ja) * | 2005-02-28 | 2006-09-14 | Casio Comput Co Ltd | 薄膜トランジスタパネル |
| KR100841379B1 (ko) * | 2005-06-24 | 2008-06-26 | 미쓰비시덴키 가부시키가이샤 | 전기광학 표시장치 및 그 제조방법 |
| KR101153528B1 (ko) * | 2006-03-15 | 2012-06-11 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판, 표시 장치 및 텔레비전 수상기 |
| US8304769B2 (en) | 2006-03-15 | 2012-11-06 | Sharp Kabushiki Kaisha | Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| JP2013190820A (ja) * | 2008-03-31 | 2013-09-26 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2016066101A (ja) * | 2009-10-09 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
| US9368521B2 (en) | 2012-11-30 | 2016-06-14 | Sharp Kabushiki Kaisha | TFT substrate |
| CN104813386A (zh) * | 2012-11-30 | 2015-07-29 | 夏普株式会社 | Tft基板 |
| CN104813386B (zh) * | 2012-11-30 | 2017-05-31 | 夏普株式会社 | Tft基板 |
| WO2014084130A1 (ja) * | 2012-11-30 | 2014-06-05 | シャープ株式会社 | Ｔｆｔ基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100262227B1 (ko) | 2000-07-15 |
| TW335456B (en) | 1998-07-01 |
| KR970022459A (ko) | 1997-05-28 |
| US5920082A (en) | 1999-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09105952A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3675404B2 (ja) | 半透過・反射型液晶装置、およびそれを用いた電子機器 | |
| JP2853656B2 (ja) | 液晶パネル | |
| JP3401589B2 (ja) | Ｔｆｔアレイ基板および液晶表示装置 | |
| KR100291290B1 (ko) | 액정표시장치및그제조방법 | |
| US20120094413A1 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
| KR19980018480A (ko) | 액정표시장치 | |
| JPH1039336A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100249710B1 (ko) | 액정표시장치 | |
| JPH1096949A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100305523B1 (ko) | 액정표시장치및액정표시장치의제조방법 | |
| KR100302281B1 (ko) | 액정표시소자의 어레이기판과 어레이기판을 갖춘 액정표시소자및어레이기판의 제조방법 | |
| KR100257244B1 (ko) | 액정표시장치 | |
| JPH06130418A (ja) | アクティブマトリクス基板 | |
| JPH0968723A (ja) | 液晶表示装置 | |
| US6288765B1 (en) | Liquid crystal display device having improved thickness uniformity | |
| KR100436011B1 (ko) | 유기절연막을이용한액정표시장치및그제조방법 | |
| KR100626347B1 (ko) | 티에프티 엘시디 판넬의 제작방법 | |
| JPH1031230A (ja) | 表示装置用アレイ基板の製造方法 | |
| JPH08101400A (ja) | 液晶表示装置 | |
| JP2001021916A (ja) | マトリクスアレイ基板 | |
| KR100413512B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
| JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
| JPH08313933A (ja) | 液晶表示装置 | |
| JPH07175088A (ja) | 液晶パネル用基板とその製造方法 |