JPH1096949A - アクティブマトリクス型液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素の開口率を向上させて、低い消費電力で
良好な表示性能が得られるアクティブマトリクス型液晶
表示装置を構成することを目的とする。 【解決手段】 アクティブマトリクス型液晶表示装置に
おいて、蓄積容量線15上に薄膜トランジスタ7 の遮光性
材料からなるソース電極35に電気的に接続された導電部
材38を絶縁膜16を介して設け、画素電極10を蓄積容量線
上の層間絶縁膜9を貫通するコンタクトホール18を介し
て導電部材に接続し、この導電部材を介してソース電極
に接続した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、薄膜トランジス
タをスイッチング素子として画素電極がマトリクス状に
設けられたアレイ基板を備えるアクティブマトリクス型
液晶表示装置に関する。

【０００２】

【従来の技術】近年、高密度かつ大容量でありながら、
高機能、高精細な表示が得られる液晶表示装置の実用化
が進められている。

【０００３】この液晶表示装置には、各種方式がある
が、なかでも、隣接画素間のクロストークがなく、高コ
ントラストの表示が得られ、透過型表示が可能かつ大面
積化も容易などの理由から、互いに交差する方向に設け
られた複数本の走査線と複数本の信号線により区画され
た複数個の領域に薄膜トランジスタ（ＴＦＴ）をスイッ
チング素子として画素電極がマトリクス状に設けられた
アレイ基板を備えるアクティブマトリクス型液晶表示装
置が多く用いられている。

【０００４】従来、このアクティブマトリクス型液晶表
示装置は、図２３に示すように、液晶１を介して対向す
るアレイ基板２と対向基板３を備える。そのアレイ基板
２には、透明絶縁基板５の対向基板３との対向面に互い
に交差する方向に複数本の走査線６と複数本の信号線７
が設けられ、これら走査線６と信号線７の交差部の近く
にＴＦＴ８が、また光透過性層間絶縁膜９を介して走査
線６と信号線７により区画された領域に画素電極１０が
設けられている。そのＴＦＴ８は、ドレイン電極１１が
信号線７に接続され、ソース電極１２が層間絶縁膜９を
貫通するコンタクトホール１３を介して画素電極１０に
接続されている。また、画素電極１０の下部の絶縁基板
面上には、ＴＦＴ８のゲート電極１４や走査線６と同一
遮光性材料からなる蓄積容量線１５が設けられ、この蓄
積容量線１５上にＴＦＴ８のゲート絶縁膜１６（絶縁
膜）の延長部分を介して、ドレイン電極１１、ソース電
極１２および信号線７と同一遮光性材料からなる蓄積容
量電極１７が設けられている。そしてこの蓄積容量電極
１７は、上記層間絶縁膜９を貫通するコンタクトホール
１８を介して画素電極１０に接続され、蓄積容量線１５
との間に補助容量を形成する構造に形成されている。

【０００５】一方、対向基板３には、透明絶縁基板１９
のアレイ基板２との対向面に遮光膜２０および共通電極
２１が設けられている。

【０００６】

【発明が解決しようとする課題】上記のように、従来の
アクティブマトリクス型液晶表示装置は、走査線と信号
線の交差部の近くにＴＦＴが、また光透過性層間絶縁膜
を介して走査線と信号線により区画された領域に画素電
極が、さらにこの画素電極の下部に設けられた蓄積容量
線と絶縁膜を介して蓄積容量電極が設けられ、その層間
絶縁膜を貫通するコンタクトホールを介して、ＴＦＴの
ソース電極および蓄積容量電極と画素電極とが接続され
た構造に形成されている。

【０００７】しかし、このような構造の液晶表示装置で
クロストークのない良好な表示を得るためには、信号線
と画素電極との間の層間絶縁膜を数μm の厚さに薄くし
なければならない。さらに十分大きなＴＦＴのオン電流
を確保するためには、ＴＦＴのソース電極と画素電極と
のコンタクト抵抗を十分に小さくしなければならず、そ
のためには大きなコンタクトホールが必要となる。しか
も非常に薄い透明導電膜からなる画素電極に段切れを発
生させることなく形成するために、コンタクトホールを
テーパーホールとしたり、さらにフォトエッチング法に
より形成されるコンタクトホールの露光時の合わせずれ
などを考慮して、形成されるコンタクトホールよりも、
かなり大きなソース電極を形成することが必要となる。
その結果、ソース電極は、遮光性材料からなため、画素
の開口率を大きくすることが困難である。

【０００８】また、この液晶表示装置では、ＴＦＴのゲ
ート電極や走査線と同一工程で形成される蓄積容量線
と、ＴＦＴのソース電極、ドレイン電極および信号線と
同一工程で形成される蓄積容量電極との間に補助容量が
形成されるため、これら蓄積容量線と蓄積容量電極との
合わせずれを考慮して、図２３（ａ）に示したように、
蓄積容量電極１８の幅を蓄積容量線１４の幅よりもｄ
（μm ）大きく形成するか、あるいは図２４に示すよう
に、小さく形成する必要がある。このように蓄積容量電
極の幅と蓄積容量線の幅を異ならしめると、蓄積容量電
極の幅が蓄積容量線の幅よりも大きい場合は、必要な補
助容量は容易に得るれるが、蓄積容量電極が遮光性材料
からなるため、画素の開口率を減少させる。また蓄積容
量電極の幅が蓄積容量線の幅よりも小さい場合は、必要
な補助容量を得るために、蓄積容量線の幅を大きくしな
ければならず、同様に画素の開口率を減少させる。

【０００９】また、このような液晶表示装置では、画素
電極と信号線やドレイン電極との容量結合や短絡不良を
防ぐため、画素電極を信号線やドレイン電極から所定距
離離して設けられる。さらに画素電極と走査線や信号線
との隙間から漏れる光によるコントラストの低下を防ぐ
ため、対向基板に遮光膜が設けられる。しかもこの遮光
膜の大きさは、アレイ基板との貼り合わせ精度を考慮し
て設けられるため、この遮光膜により画素の開口が規制
される。その結果、画面の輝度が低下し、バックライト
の光量を上げなければならず、消費電力が上昇する。

【００１０】この発明は、上記問題点を解決するために
なされたものであり、画素の開口率を向上させて、低い
消費電力で良好な表示が得られるアクティブマトリクス
型液晶表示装置を構成することを目的とする。

【００１１】

【課題を解決するための手段】

（１） 絶縁基板面上に複数個の薄膜トランジスタ、複
数本の蓄積容量線および互いに交差する方向に複数本の
走査線と複数本の信号線が設けられ、これら薄膜トラン
ジスタ、蓄積容量線、走査線および信号線上に少なくと
も層間絶縁膜が形成され、この層間絶縁膜を介して走査
線と信号線とにより区画された領域に画素電極が設けら
れてなるアレイ基板を備えるアクティブマトリクス型液
晶表示装置において、蓄積容量線上に薄膜トランジスタ
の遮光性材料からなるソース電極に電気的に接続された
導電部材が絶縁膜を介して設け、画素電極を蓄積容量線
上の層間絶縁膜を貫通するコンタクトホールを介してそ
の導電部材に接続し、この導電部材を介してソース電極
に接続した。

【００１２】（２） （１）のアクティブマトリクス型
液晶表示装置において、導電部材を透明導電膜で構成し
た。

【００１３】（３） （１）のアクティブマトリクス型
液晶表示装置において、導電部材をソース電極と同一遮
光性材料で構成した。

【００１４】（４） （３）のアクティブマトリクス型
液晶表示装置において、導電部材の面積を画素電極の面
積よりも小さくした。

【００１５】（５） （３）のアクティブマトリクス型
液晶表示装置において、導電部材の少くとも一部を画素
の開口部外に位置させた。

【００１６】（６） （１）のアクティブマトリクス型
液晶表示装置において、前段の走査線が自段の蓄積容量
線を兼ね、画素電極および導電部材がこの前段の走査線
と重ね合わせ、この前段の走査線上の層間絶縁膜を貫通
するコンタクトホールを介して画素電極と導電部材を接
続した。

【００１７】（７） （１）のアクティブマトリクス型
液晶表示装置において、蓄積容量線を薄膜トランジスタ
に接近して設けた。

【００１８】（８） （１）のアクティブマトリクス型
液晶表示装置において、層間絶縁膜は特定の吸収波長を
もつ着色膜で構成した。

【００１９】（９） 絶縁基板面上に複数個の薄膜トラ
ンジスタ、複数本の蓄積容量線および互いに交差する方
向に複数本の走査線と複数本の信号線が設けられ、これ
ら薄膜トランジスタ、蓄積容量線、走査線および信号線
上に薄膜トランジスタの保護絶縁膜および層間絶縁膜が
形成され、これら保護絶縁膜および層間絶縁膜を介して
走査線と信号線とにより区画された各領域に画素電極が
設けられ、この画素電極が保護絶縁膜および層間絶縁膜
を貫通するコンタクトホールを介して薄膜トランジスタ
のソース電極に接続されてなるアレイ基板を備えるアク
ティブマトリクス型液晶表示装置において、蓄積容量線
の下部に薄膜トランジスタの半導体層およびゲート絶縁
膜と同一材料からなる半導体層および絶縁膜を介して蓄
積容量電極を設け、この蓄積容量電極に保護絶縁膜およ
び層間絶縁膜を貫通するコンタクトホールを介して画素
電極を接続し、蓄積容量電極と画素電極との間に第１の
蓄積容量を形成し、蓄積容量電極と蓄積容量線との間に
第２の蓄積容量を形成する構造とした。

【００２０】（１０） （９）のアクティブマトリクス
型液晶表示装置において、前段の走査線が自段の蓄積容
量線を兼ね、画素電極を保護絶縁膜および層間絶縁膜を
介してこの前段の走査線と重ね合わせ、この前段の走査
線上の薄膜トランジスタ保護膜および層間絶縁膜を貫通
するコンタクトホールを介して画素電極と蓄積容量電極
を接続した。

【００２１】（１１） （９）のアクティブマトリクス
型液晶表示装置において、蓄積容量線と画素電極との間
の層間絶縁膜の厚さを他の部分の層間絶縁膜の厚さより
も薄くした。

【００２２】（１２） 絶縁基板面上に複数個の薄膜ト
ランジスタ、複数本の蓄積容量線および互いに交差する
方向に複数本の走査線と複数本の信号線が設けられ、こ
れら走査線と信号線とにより区画された領域に画素電極
が設けられてなるアレイ基板と、このアレイ基板とスペ
ーサを介して対向する対向基板とを備えるアクティブマ
トリクス型液晶表示装置において、アレイ基板の蓄積容
量線上に絶縁膜を介して画素電極に接続される蓄積容量
電極を設け、この画素電極と蓄積容量電極との接続部を
避けて蓄積容量線上にカラフィルター層を構成する３色
着色層間絶縁膜層層と遮光膜を積層し、この着色層と遮
光膜の積層をアレイ基板と対向基板とのスペーサとし
た。

【００２３】（１３） （１２）のアクティブマトリク
ス型液晶表示装置において、前段の走査線が自段の蓄積
容量線を兼ね、この前段の走査線上に着色層間絶縁膜層
と遮光膜の積層を形成した。

【００２４】

【発明の実施の形態】以下、図面を参照してこの発明の
実施の形態を実施例に基づいて説明する。

【００２５】

【実施例１】図１に実施例１のアクティブマトリクス型
液晶表示装置を示す。この液晶表示装置は、液晶１を介
して対向するアレイ基板２と対向基板３を備える。その
アレイ基板２には、ガラスからなる透明絶縁基板５の対
向基板３との対向面に互いに交差する方向に複数本の走
査線６と複数本の信号線７が設けられ、これら走査線６
と信号線７の交差部の近くにそれぞれ薄膜トランジスタ
８（ＴＦＴ）が、また走査線６と信号線７により区画さ
れた複数の領域に画素電極１０が設けられている。また
その各画素電極１０の中央部を横切るように走査線６と
平行に蓄積容量線１５が設けられている。さらにこのア
レイ基板２の液晶物質１と接する面には配向膜３０a が
設けられている。なお、４０a ，４０b は、各基板２，
３の外面に貼着された偏向板である。

【００２６】そのＴＦＴ８は、透明絶縁基板５の対向基
板３との対向面に、遮光性材料たとえばＴａ、Ｃｒ、Ａ
ｌ、Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜あるい
は合金膜などの遮光性材料からなるゲート電極１４と、
このゲート電極１４および走査線６を覆うように透明絶
縁基板５の全面に設けられた酸化シリコン（ＳｉＯ_x）
からなる絶縁膜１６（ゲート絶縁膜）と、この絶縁膜１
６を介してゲート電極１４上に設けられたｉ型の水素化
アモルファスシリコン（ｉ型ａ−Ｓｉ：Ｈ）からなる半
導体層３２と、この半導体層３２上に設けられた窒化シ
リコン（ＳｉＮ_x ）からなるエッチング保護層３３と、
このエッチング保護層３３で覆われない半導体層３２お
よびエッチング保護層３３上に設けられたｎ型の水素化
アモルファスシリコン（ｎ型ａ−Ｓｉ：Ｈ）からなるオ
ーミックコンタクト層３４と、このオーミックコンタク
ト層３４上に、遮光性材料たとえばＴｉ、Ｃｒ、Ａｌ、
Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜あるいは合
金膜などの遮光性材料からなるソース電極３５およびド
レイン電極１１と、これらソース電極３５およびドレイ
ン電極１１を覆うＳｉＮ_x からなる保護絶縁膜３６とか
ら構成されている。

【００２７】走査線６および蓄積容量線１５は、上記Ｔ
ＦＴ８のゲート電極１４と同一遮光性材料からなり、そ
の走査線６とゲート電極１４とは一体に接続されてい
る。これら走査線６および蓄積容量線１５上には、上記
ＴＦＴ８の絶縁膜１６が延在しており、信号線７は、こ
の絶縁膜１６を介して走査線６および蓄積容量線１５と
交差している。特にこの液晶表示装置においては、画素
電極１０の設けられる領域の絶縁膜１６上に透明導電膜
３８（導電部材）が設けられている。この透明導電膜３
８は、上記ＴＦＴ８のソース電極３５に電気的に接続さ
れ、画素電極１０の設けられる領域を通って蓄積容量線
１５上の絶縁膜１６を介して設けられている。また上記
絶縁基板５の全面には、上記走査線６、信号線７、ＴＦ
Ｔ８、蓄積容量線１５および透明導電膜３８などを覆う
有機物質などの比較的誘電率の小さい光透過性層間絶縁
膜９が設けられている。画素電極１０は、この層間絶縁
膜９上に設けられ、上記蓄積容量線１５上に延在するＴ
ＦＴ８の保護絶縁膜３６および層間絶縁膜９を貫通する
コンタクトホール１８を介して、蓄積容量線１５上で透
明導電膜３８と電気的に接続されている。

【００２８】一方、対向基板３は、ガラスからなる透明
絶縁基板１９のアレイ基板２との対向面に遮光膜２０、
この遮光膜２０上に共通電極２１が設けられ、さらにこ
の共通電極２１上の液晶物質１と接する面に配向膜３０
b が設けられている。

【００２９】この液晶表示装置は、つぎのように製造さ
れる。

【００３０】アレイ基板２については、まず絶縁基板５
の対向基板３との対向面に、スパッターリング法により
前述したＴａ、Ｃｒ、Ａｌ、Ｍｏ、Ｗ、Ｃｕなどの単体
またはその積層膜あるいは合金膜からなる被膜を成膜
し、フォトエッチング法によりパターニングして、走査
線６、この走査線６と一体に接続されたゲート電極１４
および蓄積容量線１５を形成する。つぎにプラズマＣＶ
Ｄ法により、これら走査線６、ゲート電極１４および蓄
積容量線１５を覆うように絶縁基板５の全面にＳｉＯ_x
からなる絶縁膜１６を成膜する。

【００３１】つぎにプラズマＣＶＤ法により順次ｉ型ａ
−Ｓｉ：Ｈの被膜およびＳｉＮ_x の被膜を成膜し、上記
ゲート電極１４を利用した自己整合法によりパターニン
グしてエッチング保護層３３を形成する。すなわち、上
記ＳｉＮ_x 被膜上にレジストを塗布し、ゲート電極１４
の形成されている絶縁基板５の背面側から露光し、現像
して、エッチング保護層３３形成部分のみにレジストを
残存させたのち、エッチングしてエッチング保護層３３
を形成する。この方法によりゲート電極１４よりも、０
〜３μm 小さいエッチングス保護層３３が形成される。

【００３２】つぎにプラズマＣＶＤ法によりｎ型ａ−Ｓ
ｉ：Ｈの被膜を成膜したのち、フォトエッチング法によ
りこのｎ型ａ−Ｓｉ：Ｈの被膜および上記ｉ型ａ−Ｓ
ｉ：Ｈの被膜をパターニングして、半導体層３２および
オーミックコンタクト層３４を形成する。

【００３３】つぎにスパッター法によりＩＴＯ（Indium
Tin Oxide）の被膜を成膜し、フォトエッチング法によ
りパターニングして透明導電膜３８を形成する。つぎに
スパッターリング法により前述したＴｉ、Ｃｒ、Ａｌ、
Ｍｏ、Ｗ、Ｃｕなどの単体またはその積層膜あるいは合
金膜からなる被膜を成膜し、フォトエッチング法により
パターニングして、ソース電極３５、ドレイン電極１１
および信号線７を形成する。

【００３４】つぎにプラズマＣＶＤ法により絶縁基板５
の全面にＳｉＮ_x からなる保護絶縁膜３６を成膜し、フ
ォトエッチング法により蓄積容量線１５上にコンタクト
ホール１８を構成する開孔を形成する。つぎにスピンコ
ート法により絶縁基板５の全面に有機物質などの比較的
誘電率の小さい光透過性層間絶縁膜９を成膜し、フォト
エッチング法により蓄積容量線１５上に上記被保護絶縁
膜３６の開孔と同軸のコンタクトホール１８を構成する
開孔を形成する。つぎにスパッター法によりＩＴＯの被
膜を成膜し、フォトエッチング法によりパターニングし
て画素電極１０を形成する。

【００３５】その後、低温キュア型ポリイミド樹脂を印
刷塗布し、このポリイミド樹脂の被膜をラビング処理し
て配向膜３０a を形成する。

【００３６】一方、対向基板３については、透明絶縁基
板１９のアレイ基板２との対向面にスパッターリング法
によりＣｒなどの被膜を成膜し、フォトエッチング法に
よりパターニングして遮光膜２０を形成する。つぎにス
パッター法によりＩＴＯの被膜を成膜し、フォトエッチ
ング法によりパターニングして共通電極２１を形成す
る。その後、低温キュア型ポリイミド樹脂を印刷塗布
し、このポリイミド樹脂の被膜をラビング処理して配向
膜３０b を形成する。

【００３７】つぎに上記のように形成されたアレイ基板
２と対向基板３を配向方向がほぼ９０°になるように組
合わせて接着し、これら両基板２，３間に液晶１を注入
する。その後、そのアレイ基板２および対向基板３の外
面に偏向板４１a ，４１b を貼着する。

【００３８】上記のように液晶表示装置を構成すると、
ＴＦＴ８のソース電極３５と画素電極１０とは透明導電
膜３８を介して接続され、かつソース電極３５と透明導
電膜３８とはコンタクトホールを介することなく直接接
続されるため、遮光性材料からなるソース電極３５の大
きさを小さくでき、画素の開口率を大きくすることがで
きる。しかも画素電極１０と透明導電膜３８とを接続す
るためのコンタクトホール１８を十分に大きく形成して
接触抵抗を小さくできる。したがってＴＦＴ８の十分な
オン電流を確保して明るい表示が得られる。また画素電
極１０は、蓄積容量線１５上に設けられたコンタクトホ
ール１８を介して透明導電膜３８と接続され、蓄積容量
線１５と絶縁膜１６を介して対向する透明導電膜３８を
蓄積容量電極として、これら蓄積容量線１５と透明導電
膜３８との間に蓄積容量が形成されるため、画素の開口
率を下げることなく必要な蓄積容量が得られる。

【００３９】

【実施例２】図２に実施例２のアクティブマトリクス型
液晶表示装置のアレイ基板を示す。図１に示した実施例
１の液晶表示装置では、画素電極の中央部を横切るよう
に走査線と平行に蓄積容量線を設けたが、この実施例２
のアレイ基板２は、前段の走査線６と自段の蓄積容量線
１５を兼ねる構造としたものである。

【００４０】すなわち、この液晶表示装置では、透明導
電膜３８および画素電極１０は、それぞれ前段の走査線
６上まで延在し、画素電極１０は、この前段の走査線６
（蓄積容量線１５）上に設けられたコンタクトホール１
８を介して透明導電膜３８と接続され、その前段の走査
線６と絶縁膜１６を介して対向する透明導電膜３８との
間に蓄積容量が形成される。

【００４１】なお、このアレイ基板２の他の構成につい
ては、上記各実施例のアレイ基板と同じであるので、同
一部分に同一符号を付して説明を省略する。

【００４２】このように構成しても、実施例１の液晶表
示装置と同様に、ソース電極３５と透明導電膜３８とは
コンタクトホールを介することなく直接接続されるた
め、遮光性材料からなるソース電極３５の大きさを小さ
くでき、かつ画素電極を横切る蓄積容量線がないため、
画素の開口率をより大きくすることができる。

【００４３】

【実施例３】図３に実施例３のアクティブマトリクス型
液晶表示装置のアレイ基板を示す。図１に示した実施例
１のアレイ基板２では、画素領域のほぼ全域に透明導電
膜を設けたが、この実施例３のアレイ基板２は、透明導
電膜３８を走査線６と平行に画素電極１０の中央部を横
切る蓄積容量線１５と重なる画素領域までとしたもので
ある。

【００４４】なお、このアレイ基板２のその他の構成に
ついては、上記各実施例のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００４５】このように構成すると、通常、透明導電膜
３８の透過率は９０〜９９％程度あるため、画素電極が
設けられる領域のほぼ全面に透明導電膜を設ける場合
（実施例１）にくらべて、透明導電膜３８による吸収を
低減して、画素領域の透過率を向上させることができ、
明るい表示が可能となる。

【００４６】

【実施例４】図４および図５に実施例４のアクティブマ
トリクス型液晶表示装置のアレイ基板を示す。図４のア
レイ基板２は、透明導電膜３８を蓄積容量線１５上およ
び画素領域を挟んで延在する一対の信号線７の一方に沿
って画素の開口部外に設けたものである。またこのアレ
イ基板２においては、蓄積容量線１５上の蓄積容量電極
を構成する部分の透明導電膜３８の幅が蓄積容量線１５
の幅よりも大きく形成されている。

【００４７】また図５のアレイ基板２は、透明導電膜３
８を蓄積容量線１５上および画素領域に沿って延在する
両側の信号線７および自段の走査線６に沿って画素の開
口部外に設けたものである。このアレイ基板２も、蓄積
容量線１５上の蓄積容量電極を構成する部分の透明導電
膜３８の幅が蓄積容量線１５の幅よりも大きく形成され
ている。

【００４８】なお、これらアレイ基板２のその他の構成
については、上記各実施例のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００４９】このように構成しても、実施例３と同様に
透明導電膜３８による吸収を低減して画素領域の透過率
を向上させることができ、明るい表示が可能となる。ま
た蓄積容量線１５上の蓄積容量電極を構成する部分の透
明導電膜３８の幅が蓄積容量線１５の幅よりも大きく形
成されているので、蓄積容量線１５と透明導電膜３８と
に若干の位置ずれが生じても、蓄積容量の変化を防止で
きる。

【００５０】さらに図５のアレイ基板２のように、透明
導電膜３８を画素領域に沿って延在する両側の信号線７
に沿って二股に分けて設けると、透明導電膜３８の抵抗
を小さくできる。

【００５１】

【実施例５】図６に実施例５のアクティブマトリクス型
液晶表示装置のアレイ基板を示す。このアレイ基板２で
は、互いに交差する方向に設けられた走査線６と信号線
７の交差部の近くの走査線６上に主要部が重なるように
ＴＦＴ８が設けられている。またこの液晶表示装置で
は、ＴＦＴ８のソース電極３５が画素領域を挟んで延在
する一対の信号線７の一方に沿って延長され、その延長
部４１を介して画素電極１０の中央部を横切る蓄積容量
線１５上に絶縁膜１６を介して設けられた蓄積容量電極
４２に接続されている。その延長部４１は、アレイ基板
２と対向基板との貼着精度を考慮して、画素電極１０端
よりも８μm 程度内側まで張出すように一般に対向基板
に形成される遮光膜により規制される画素の開口部外に
設けられている。

【００５２】なお、このアレイ基板２の蓄積容量電極４
２は、幅が蓄積容量線１５の幅よりも小さく形成されて
いる。

【００５３】このＴＦＴ８のソース電極３５と蓄積容量
電極４２との接続構造は、図４に示した実施例４の液晶
表示装置とほぼ同じであるが、延長部４１および蓄積容
量電極４２がソース電極３５と同一遮光性材料で形成さ
れている点が、透明導電膜からなる実施例４の液晶表示
装置と異なる。

【００５４】なお、このアレイ基板２のその他の構成に
ついては、上記各実施例のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００５５】この液晶表示装置のアレイ基板２は、つぎ
のように製造される。

【００５６】まず絶縁基板５の対向基板との対向面に、
スパッターリング法により、たとえばＴａからなる被膜
を３００nmの厚さに成膜し、フォトエッチング法により
パターニングして、走査線６および蓄積容量線１５を形
成する。つぎにプラズマＣＶＤ法により、これら走査線
６および蓄積容量線１５を覆うように絶縁基板５の全面
にＳｉＯ_x からなる絶縁膜１６を３５０nmの厚さに成膜
する。

【００５７】つぎにプラズマＣＶＤ法により順次ｉ型の
アモルファスシリコン（ｉ型ａ−Ｓｉ）の被膜およびＳ
ｉＮ_x の被膜をそれぞれ５０nmおよび１５０nmの厚さに
成膜し、通常のフォトエッチング法によりパターニング
し、上記走査線６の一部をゲート電極１４として、この
ゲート電極１４上にエッチング保護層３３を形成する。
つぎにプラズマＣＶＤ法によりｎ型のアモルファスシリ
コン（ｎ型ａ−Ｓｉ）の被膜を５０nmの厚さに成膜し、
フォトエッチング法によりこのｎ型ａ−Ｓｉの被膜およ
び上記ｉ型ａ−Ｓｉの被膜をパターニングして、半導体
層３２およびオーミックコンタクト層３４を形成する。

【００５８】つぎにスパッター法によりＡｌの被膜を５
００nmの厚さに成膜し、フォトエッチング法によりパタ
ーニングして、ドレイン電極１１、ソース電極３５、こ
のソース電極３５の延長部４１、蓄積容量電極４２およ
び信号線７を形成する。

【００５９】つぎにスパッター法により、絶縁基板５の
全面に有機物質などの比較的誘電率の小さい光透過性層
間絶縁膜９を成膜し、フォトエッチング法により蓄積容
量電極４２上にコンタクトホール１８を形成する。つぎ
にスパッター法によりＩＴＯの被膜を成膜し、フォトエ
ッチング法によりパターニングして画素電極１０を形成
する。

【００６０】その後、低温キュア型ポリイミド樹脂を印
刷塗布し、このポリイミド樹脂の被膜をラビング処理し
て配向膜を形成する。

【００６１】この実施例５のようにアレイ基板２を構成
すると、蓄積容量電極４２とＴＦＴ８のソース電極３５
とを接続するソース電極３５の延長部４１をソース電極
３５と同じＡｌからなる遮光性材料で形成しても、その
延長部４１を対向基板の遮光膜で覆われる部分に形成で
き、画素の開口率の低下を避けることができる。しかも
画素電極１０とソース電極３５とを接続するためのコン
タクトホール１８を十分に大きく形成して、画素電極１
０と蓄積容量電極４２との接触抵抗を小さくすることが
でき、表示性能の向上する上に必要なＴＦＴ８のオン電
流の低下を避けることができる。

【００６２】

【実施例６】図７に実施例６のアクティブマトリクス型
液晶表示装置のアレイ基板を示す。図６に示した実施例
５のアレイ基板では、画素電極の中央部を横切るように
走査線と平行に蓄積容量線を設けたが、この実施例６の
アレイ基板２は、ＴＦＴ８に接近して走査線６と平行に
蓄積容量線１５を設けたものである。

【００６３】なお、このアレイ基板２のその他の構成に
ついては、上記実施例５のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００６４】このようにアレイ基板を構成すると、蓄積
容量電極４２とＴＦＴ８のソース電極３５とを接続する
延長部４１が短くなり、結果的に画素の開口部に対する
対向基板の遮光膜の張出しを少なくすることができ、画
素の開口部をより大きく形成することができる。

【００６５】

【実施例７】図８および図９に実施例７のアクティブマ
トリクス型液晶表示装置のアレイ基板を示す。

【００６６】図８のアレイ基板２は、実施例２に示した
アレイ基板と同様に、前段の走査線６が自段の蓄積容量
線１５を兼ねる構造としたものであり、このアレイ基板
２では、ＴＦＴ８のソース電極３５と前段の走査線６上
に絶縁膜を介して設けられた蓄積容量電極４２とが、信
号線７の一方に沿って延長された延長部４１を介して一
体に接続形成されている。画素電極１０は、この前段の
走査線６上に設けられたコンタクトホール１８を介して
蓄積容量電極４２に接続されている。

【００６７】また、図９のアレイ基板２は、前段の走査
線６が自段の蓄積容量線１５を兼ね、かつこの蓄積容量
線１５が信号線７に沿ってＴＦＴ８方向に延在してい
る。また一対の信号線７および自段の走査線６に沿って
ソース電極３５の延長部４１が設けられ、この延長部４
１を介してソース電極３５と前段の走査線６上に絶縁膜
を介して設けられた蓄積容量電極４２とが接続されてい
る。なお、画素電極１０は、前段の走査線６上に設けら
れたコンタクトホール１８を介して蓄積容量電極４２に
接続されている。

【００６８】なお、このアレイ基板２のその他の構成に
ついては、上記実施例５のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００６９】このように構成すると、画素電極を横切る
蓄積容量線がないため、画素の開口率を大きくすること
ができる。

【００７０】

【実施例８】図１０に実施例８のアクティブマトリクス
型液晶表示装置のアレイ基板を示す。上記各実施例で
は、アレイ基板の光透過性層間絶縁膜を無着色の樹脂被
膜で形成したが、この実施例８のアレイ基板２は、その
光透過性層間絶縁膜を、青、緑、赤の着色した樹脂被膜
からなる光透過性着色層間絶縁膜９B ，９G ．９R で構
成して、カラーフィルター機能をもたしたものである。

【００７１】なお、その他の構成については、上記実施
例５のアレイ基板と同じであるので、同一部分に同一符
号を付して説明を省略する。

【００７２】

【実施例９】図１１に実施例９のアクティブマトリクス
型液晶表示装置のアレイ基板を示す。 このアレイ基板
２は、ガラスからなる透明絶縁基板５の対向基板との対
向面に絶縁膜４４（アンダーコート）が設けられ、この
絶縁膜４４上に互いに交差する方向に複数本の走査線６
と複数本の信号線７が設けられ、これら走査線６と信号
線７の交差部の近くにそれぞれＴＦＴ８が、また走査線
６と信号線７により区画された領域に設けられた画素電
極１０を横切るように走査線６と平行に蓄積容量線１５
および蓄積容量電極４２が設けられている。

【００７３】特にこのアレイ基板２では、ＴＦＴ８は、
上記絶縁膜４４上に設けられたたとえばＭｏからなるソ
ース電極３５およびドレイン電極１１と、これらソース
電極３５およびドレイン電極１１上に設けられたａ−Ｓ
ｉからなる半導体層３２と、この半導体層３２上に設け
られたＳｉＮ_x からなる絶縁膜１６（ゲート絶縁膜）
と、この絶縁膜１６上に設けられたＡｌとＭｏの積層膜
からなるゲート電極１４と、これらソース電極３５、ド
レイン電極１１、半導体層３２、絶縁膜１６、ゲート電
極１４を覆うＳｉＮ_x からなる保護絶縁膜３６とから構
成されている。

【００７４】このＴＦＴ８の構造に対応して、このアレ
イ基板２では、絶縁基板５上に設けられた絶縁膜４４上
にソース電極３５およびドレイン電極１１と同一遮光性
材料からなる信号線７および蓄積容量線１５が設けられ
ている。その信号線７とソース電極３５とは一体に接続
されている。また蓄積容量線１５上には、上記ＴＦＴ８
の半導体層３２および絶縁膜１６と同一材料からなる半
導体層３２a および絶縁膜１６a が順次積層形成され、
その絶縁膜１６a 上に上記ＴＦＴ８のゲート電極１４と
同一遮光性材料からなる蓄積容量電極４２が蓄積容量線
１５の幅よりも狭い幅で設けられている。またＴＦＴ８
の保護絶縁膜３６は、順次積層された上記蓄積容量線１
５、半導体層３２a 、絶縁膜１６a および蓄積容量電極
４２を覆って絶縁基板５の全面に設けられ、さらにこの
保護絶縁膜３６上に光透過性層間絶縁膜３９が設けられ
ている。画素電極１０は、この層間絶縁膜９上に設けら
れ、上記ＴＦＴ８のソース電極３５および蓄積容量線１
５とそれぞれ保護絶縁膜３６およびその上に位置する光
透過性層間絶縁膜９を貫通する各１個のコンタクトホー
ル４５、１８を介して接続されている。

【００７５】このようなアレイ基板２は、つぎのように
製造される。

【００７６】まず、絶縁基板５の対向基板との対向面の
全面に、スパッターリング法またはプラズマＣＶＤ法に
よりＳｉＯ_x からなる絶縁膜４４を成膜する。つぎにこ
の絶縁膜４４上にスパッターリング法によりＭｏの被膜
を成膜し、フォトエッチング法によりパターニングし
て、ソース電極３５、ドレイン電極１１、信号線７およ
び蓄積容量線１５を形成する。

【００７７】つぎにプラズマＣＶＤ法によりｉ型ａ−Ｓ
ｉ：Ｈの被膜を０．１μm の厚さに成膜し、フォトエッ
チング法によりパターニングして、ソース電極３５およ
びドレイン電極１１上に半導体層３２、蓄積容量線１５
上に半導体層３２a を形成する。つぎにプラズマＣＶＤ
法によりＳｉＮ_x の被膜を０．４μm の厚さに成膜す
る。つぎにスパッターリング法によりＡｌの被膜とＭｏ
の被膜を積層して形成し、フォトエッチング法によりパ
ターニングして、ゲート電極１４、蓄積容量電極４２お
よび走査線６を形成する。ついでフォトエッチング法に
より上記ＳｉＮ_xの被膜をパターニングしてゲート電極
１４のない部分の半導体層３２を露出させ、同時にゲー
ト電極１４下の絶縁膜１６を形成するとともに、蓄積容
量電極４２下の絶縁膜１６a を形成する。

【００７８】つぎにゲート電極１４をマスクとして上記
半導体層３２にたとえばリンをドープし、さらにレーザ
アニールをおこなって、半導体層３２にソース電極３５
およびドレイン電極１１とともにソース領域およびドレ
イン領域を構成するｎ＋ポリＳｉ領域を形成する。

【００７９】つぎにプラズマＣＶＤ法により絶縁基板５
の全面にＳｉＮ_x からなる保護絶縁膜３６を成膜し、フ
ォトエッチング法によりソース電極３５および蓄積容量
線１５上にそれぞれコンタクトホール４５，１８を構成
する開孔を形成する。つぎにスピンコート法により、絶
縁基板５の全面に前述した有機物質などの比較的誘電率
の小さい光透過性層間絶縁膜９を成膜する。そしてフォ
トエッチング法により上記ソース電極３５および蓄積容
量線１５上の保護絶縁膜３６を貫通する開孔と同軸のコ
ンタクトホール４５，１８を構成する開孔を形成する。
つぎにスパッター法によりＩＴＯの被膜を成膜し、フォ
トエッチング法によりパターニングして画素電極１０を
形成する。

【００８０】その後、低温キュア型ポリイミド樹脂を印
刷塗布し、このポリイミド樹脂の被膜をラビング処理し
て配向膜を形成する。

【００８１】上記のようにアレイ基板２を構成すると、
このアレイ基板２を用いて形成される液晶表示装置は、
蓄積容量電極４２と画素電極１０との間および蓄積容量
電極４２と蓄積容量線１５との間に蓄積容量が形成され
る。それにより、必要な蓄積容量を形成するための蓄積
容量線１５の面積を小さくして、画素の開口率を大きく
することができる。

【００８２】すなわち、ＴＦＴには、ゲート電極とソー
ス電極との間に容量Ｃgsが存在し、この容量Ｃgsのため
に、走査信号電圧がＶg,onからＶg,off に切換わる際
に、容量分割によりより画素電極の電位のシフト量ΔＶ
p は、画素電極と対向基板の共通電極との間の液晶の容
量をＣlc、蓄積容量をＣs とし、 ΔＶg ＝Ｖg,on−Ｖg,off とすると、数１の関係があり、

【数１】 このΔＶp の値が大きいと、表示品位の低下をまねく。
そのため、一般に液晶表示装置は、蓄積容量Ｃs を大き
くする方法がとられている。

【００８３】この蓄積容量Ｃs は、蓄積容量線と画素電
極との間に介在する絶縁膜の誘電率をεx 、この絶縁膜
の膜厚をＴx 、蓄積容量線と画素電極とのオーバーラッ
プ面積をＳcsとすると、 Ｃs ＝ε0 ・εx ・Ｓcs／Ｔx で表される。したがってＣs を大きくするためには、蓄
積容量線の面積を大きくすればよいが、蓄積容量線の面
積を大きくすると、画素の開口率が低下する。なお、ε
x やＴx は、製造プロセス上、歩留りなどを影響を及ぼ
すため、容易に変化させることができない。

【００８４】このような蓄積容量Ｃs について、従来の
液晶表示装置では、図１２に示すように、画素電極１０
と蓄積容量線１５との間に介在する保護絶縁膜３６によ
って形成される容量をＣa 、層間絶縁膜９によって形成
される容量をＣb とすると、 Ｃs ＝Ｃ1 ＝Ｃa ・Ｃb ／（Ｃa ＋Ｃb ） となっている。

【００８５】これに対して、上述した実施例９の液晶表
示装置では、図１３に示すように、画素電極１０と蓄積
容量電極４２との間に保護絶縁膜３６と層間絶縁膜３９
が介在するため、これら画素電極１０と蓄積容量電極４
２との間に Ｃ1 ′＝Ｃa ′・Ｃb ′／（Ｃa ′＋Ｃb ′） で表される第１の蓄積容量Ｃ1'が形成されるとともに、
蓄積容量電極４２と蓄積容量線１５との間に絶縁膜１６
a と半導体層３２a とが介在するため、その絶縁膜１６
a により形成される容量をＣc 、半導体層３２a により
形成される容量をＣd とすると、これら蓄積容量電極４
２と蓄積容量線１５との間に Ｃ2 ＝Ｃc ・Ｃd ／（Ｃc ＋Ｃd ） で表される第２の蓄積容量Ｃ2 が形成され、 Ｃs ′＝Ｃ1 ′＋Ｃ2 で表される蓄積容量Ｃs ′が形成される。

【００８６】したがって、実施例９の液晶表示装置にお
いて、たとえば蓄積容量電極４２の面積が従来の液晶表
示装置の蓄積容量線１５と同じで、 Ｃ1 ＝Ｃ1 ′ であるとすると、 Ｃs ′＞Ｃs となり、従来の液晶表示装置にくらべて面積の利用効率
がよくなる。つまり、従来の液晶表示装置の蓄積容量と
同じ蓄積容量を面積の小さい蓄積容量線１５で形成で
き、画素の開口率を向上させることができる。

【００８７】しかも、蓄積容量電極４２と蓄積容量線１
５との間の絶縁膜１６a および半導体層３２a をＴＦＴ
を形成するとき、同一工程で形成できるため、スループ
ットを低下させることなく液晶表示装置を製造すること
ができる。

【００８８】

【実施例１０】図１４に実施例１０のアクティブマトリ
クス型液晶表示装置のアレイ基板を示す。図１１に示し
た実施例９の液晶表示装置では、画素電極をＴＦＴのソ
ース電極および蓄積容量線と接続するために各１個のコ
ンタクトホールを設けたが、この実施例１０のアレイ基
板２は、そのコンタクトホール４５，１８をそれぞれ複
数個（図示例では２個）づつ設けたものである。

【００８９】なお、このアレイ基板２のその他の構成に
ついては、図１４に示した実施例１０のアレイ基板と同
じであるので、同一部分に同一符号を付して説明を省略
する。

【００９０】このように画素電極１０とＴＦＴ８のソー
ス電極３５および画素電極１０と蓄積容量線１５とを接
続するためのコンタクトホール４５，１８を複数個づつ
設けると、画素電極１０とソース電極３５および蓄積容
量線１５との接触抵抗を低くすることができる。

【００９１】

【実施例１１】図１５に実施例１１のアクティブマトリ
クス型液晶表示装置のアレイ基板を示す。図１１に示し
た実施例９の液晶表示装置では、蓄積容量線に対して蓄
積容量電極の幅を狭く形成したが、この実施例１０のア
クティブマトリクス型液晶表示装置のアレイ基板２は、
蓄積容量線１５に対して蓄積容量電極４２の幅を広くし
たものである。

【００９２】なお、このアレイ基板２のその他の構成に
ついては、上記実施例９のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００９３】このように蓄積容量電極４２の幅を蓄積容
量線１５の幅よりも広くすると、蓄積容量電極４２と蓄
積容量線１５との間に合わせずれが生じても、これら蓄
積容量電極４２と蓄積容量線１５との間の蓄積容量Ｃ2
の変化を避けることができるばかりでなく、蓄積容量電
極４２と画素電極１０との間の第１の蓄積容量Ｃ1 ′を
大きくすることができる（図１３参照）。

【００９４】

【実施例１２】図１６に実施例１２のアクティブマトリ
クス型液晶表示装置のアレイ基板を示す。実施例９ない
し実施例１１の液晶表示装置のアレイ基板では、画素電
極を横切るように走査線と平行に蓄積容量線および蓄積
容量電極を設けたが、この実施例１２のアレイ基板２
は、前段の走査線６が自段の蓄積容量電極４２を兼ね、
この前段の走査線６と一部が重なるように蓄積容量線１
５が設けられ、かつこれら走査線６および蓄積容量電極
４２と一部が重なるように画素電極１０が設けられてい
る。

【００９５】なお、このアレイ基板２のその他の構成に
ついては、上記実施例９のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００９６】このように構成すると、蓄積容量線が画素
電極を横切るアレイ基板にくらべて画素の開口をより大
きくすることができる。

【００９７】

【実施例１３】図１７に実施例１３のアクティブマトリ
クス型液晶表示装置のアレイ基板を示す。このアレイ基
板２は、走査線６と平行に画素電極１０を横切る蓄積容
量線１５を走査線６と信号線７との交差部近くに設けら
れたＴＦＴ８方向に延長させて、ＴＦＴ８のソース電極
３５に接続するとともに、蓄積容量電極４２もＴＦＴ８
方向に延長させ、ＴＦＴ８の近くの保護絶縁膜３６およ
び層間絶縁膜９を貫通する１個のコンタクトホール１８
を介して画素電極１０を蓄積容量線１５の延在部または
ソース電極３５に接続したものである。

【００９８】なお、このアレイ基板２のその他の構成に
ついては、上記実施例９のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【００９９】このように構成すると、１個のコンタクト
ホール１８でソース電極３５と画素電極１０を接続で
き、画素の開口を大きくすることができる。

【０１００】

【実施例１４】図１８および図１９に実施例１４のアク
ティブマトリクス型液晶表示装置のアレイ基板を示す。

【０１０１】図１８のアレイ基板２は、蓄積容量電極４
２上の層間絶縁膜９の厚さを蓄積容量電極４２の面積よ
りも狭い領域で他の部分よりも薄くしたものである。

【０１０２】また図１９のアレイ基板２は、蓄積容量電
極４２上の層間絶縁膜９の厚さを蓄積容量電極４２の面
積よりも広い領域で他の部分よりも薄くしたものであ
る。

【０１０３】なお、これらアレイ基板２のその他の構成
については、上記実施例９のアレイ基板と同じであるの
で、同一部分に同一符号を付して説明を省略する。

【０１０４】このように蓄積容量電極４２上の層間絶縁
膜９の厚さを他の部分よりも薄くすると、蓄積容量電極
４２と画素電極１０との間の蓄積容量Ｃ1 を大きくする
ことができる。

【０１０５】さらにこのように層間絶縁膜９の厚さを薄
くする場合、フォトエッチング法により、蓄積容量電極
４２をマスクとして絶縁基板５側から露光して薄くする
部分を形成することにより、合わせずれによる第１の蓄
積容量Ｃ1 の変化を防止することができる。

【０１０６】

【実施例１５】図２０に実施例１５のアクティブマトリ
クス型液晶表示装置を示す。この液晶表示装置のアレイ
基板２は、ガラスからなる透明絶縁基板５の対向基板と
の対向面に互いに交差する方向に複数本の走査線６と複
数本の信号線７が設けられ、これら走査線６と信号線７
の交差部の近くにＴＦＴ８が、また走査線６と信号線７
により区画された複数の領域に画素電極１０が設けられ
ている。

【０１０７】またこのアレイ基板２では、前段の走査線
６が自段の蓄積容量線１５を兼ね、この前段の走査線６
上に絶縁膜１６を介して蓄積容量電極４２が設けられて
いる。またこのアレイ基板２では、光透過性層間絶縁膜
がカラーフィルター層を構成する緑、赤に着色した樹脂
被膜からなる３色の光透過性着色層間絶縁膜９B ，９G
，９R （図面には９R にみ図示）で構成されている。
画素電極１０は、これら着色層間絶縁膜９B ，９G ，９
R を介して上記蓄積容量電極４２の一部と重なるように
延在し、その蓄積容量電極４２上の着色層間絶縁膜９B
，９G ，９R を貫通するコンタクトホール１８を介し
て蓄積容量電極４２に接続され、ＴＦＴ８のソース電極
３５とは、このソース電極３５の着色層間絶縁膜９B ，
９G ，９R を貫通するコンタクトホール４６を介して接
続されている。さらにこのアレイ基板２では、画素電極
１０の周辺部と重なるように走査線６、信号線７および
ＴＦＴ８上に遮光膜４７が設けられている。

【０１０８】このような構造は、前段の走査線６が自段
の蓄積容量線１５を兼ねる点については実施例７のアレ
イ基板と同じであり、層間絶縁膜を青、緑、赤の光透過
性着色層間絶縁膜９B ，９G ，９R で構成されている点
については実施例８のアレイ基板と同じであるが、特に
このアレイ基板２においては、図２０（ｂ）に示したよ
うに、上記コンタクトホール１８を避けて、前段の走査
線６上の蓄積容量電極４２上に色着色層間絶縁膜９B ，
９G ，９R および遮光膜４７が積層され、これら光透過
性着色層間絶縁膜９B ，９G ，９R および遮光膜４７の
積層部を対向基板３との間隔を規制するスペーサとして
いる。

【０１０９】なお、このアレイ基板２のその他の構成に
ついては、上記各実施例の液晶表示装置とほぼ同じであ
るので、同一部分に同一符号を付して説明を省略する。

【０１１０】このような液晶表示装置のアレイ基板２
は、つぎのように製造される。

【０１１１】まず絶縁基板５の対向基板３との対向面
に、スパッターリング法によりＭｏとＴａの積層膜を３
００nmの厚さに成膜し、フォトエッチング法によりパタ
ーニングして、走査線６、この走査線６と一体に接続さ
れたゲート電極１４および蓄積容量線１５を形成する。
つぎにプラズマＣＶＤ法により、これら走査線６、ゲー
ト電極１４および蓄積容量線１５を覆うように絶縁基板
５の全面にＳｉＯ_x からなる絶縁膜１６を３００nmの厚
さに形成する。

【０１１２】つぎにプラズマＣＶＤ法により順次ｉ型ａ
−Ｓｉの被膜およびＳｉＮ_x の被膜をそれぞれ５０nmお
よび１００nmの厚さに成膜し、そのＳｉＮ_x の被膜をフ
ォトエッチング法によりパターニングして、上記ゲート
電極１４上にエッチング保護層３３を形成する。つぎに
プラズマＣＶＤ法によりｎ型ａ−Ｓｉの被膜を５００nm
の厚さに成膜したのち、フォトエッチング法によりこの
ｎ型ａ−Ｓｉの被膜および上記ｉ型ａ−Ｓｉの被膜をパ
ターニングして、半導体層３２およびオーミックコンタ
クト層３４を形成する。

【０１１３】つぎにスパッターリング法によりＡｌの被
膜を３００nmの厚さに成膜し、フォトエッチング法によ
りパターニングして、ソース電極３５、ドレイン電極１
１、蓄積容量電極４２および信号線７を形成する。

【０１１４】つぎにスピンコート法により絶縁基板５の
全面に着色層間絶縁膜９R を成膜する。そしてフォトエ
ッチング法により蓄積容量線１５上に着色層間絶縁膜９
R を貫通するコンタクトホール１８を形成する。さらに
上記着色層間絶縁膜９R の形成方法と同様の方法を繰返
して、蓄積容量線１５上の着色層間絶縁膜９R 上に順次
着色層間絶縁膜９G ，９B を積重ねて３色着色層間絶縁
膜９R ，９G ，９B の積層部を形成する。つぎにスパッ
ター法によりＩＴＯの被膜を成膜し、フォトエッチング
法によりパターニングして画素電極１０を形成する。さ
らにスパッター法により遮光材料を２００nmの厚さに成
膜し、フォトエッチング法によりパターニングして遮光
膜４７を形成する。

【０１１５】その後、低温キュア型ポリイミド樹脂を印
刷塗布し、このポリイミド樹脂の被膜をラビング処理し
て配向膜を形成する。

【０１１６】この液晶表示装置のように、前段の走査線
６が自段の蓄積容量線１５を兼ね、かつその走査線６に
３色の光透過性着色層間絶縁膜９B ，９G ，９R および
遮光膜４７の積層部を形成して対向基板３との間隔を規
制するスペーサとすると、画素の開口率を下げることな
くコントラストの良好な表示が得られる液晶表示装置と
することができる。

【０１１７】すなわち、アレイ基板と対向基板の間にミ
クロパールからなるスペーサを配置してアレイ基板と対
向基板との間隔を規制する従来の液晶表示装置では、そ
のミクロパールによる光の散乱のために、表示のコント
ラストが低下したが、この実施例１５の液晶表示装置の
ように走査線６上の蓄積容量電極４２上に着色層間絶縁
膜９B ，９G ，９R および遮光膜４７を積層してスペー
サとすると、画素の開口率を下げることなく、かつミク
ロパールによる光の散乱をなくして表示のコントラスト
を向上させることができる。

【０１１８】しかもこの着色層間絶縁膜９B ，９G ，９
R の積層部は、アレイ基板に各着色層間絶縁膜９B ，９
G ，９R を形成するとき、同時に形成できるため、スル
ープットを低下させることなく形成することができる。

【０１１９】なお、上記スペーサを構成する３色光透過
性着色層間絶縁膜９B ，９G ，９Rの大きさ、配置は、
液晶表示装置を駆動したときの表示色が着色層間絶縁膜
９B，９G ，９R の積層部の影響を受けないように、画
素領域に設けられる層間絶縁膜の着色にしたがって、図
２１（ａ）ないし（ｃ）に示すように変化させるとよ
い。

【０１２０】

【実施例１６】図２２に実施例１６のアクティブマトリ
クス型液晶表示装置を示す。実施例１５の液晶表示装置
のアレイ基板では、前段の走査線が自段の蓄積容量線を
兼ねる構造としたが、この実施例１６のアレイ基板２
は、蓄積容量線１５が走査線６と信号線７により区画さ
れた領域に設けられる画素電極１０の中央部を走査線６
と平行に横切るように設けたものである。

【０１２１】この構造のアレイ基板では、画素電極１０
と蓄積容量電極４２を接続するためのコンタクトホール
１８は、上記画素電極１０の中央部を横切る蓄積容量電
極４２上に設けられる。またスペーサを構成する３色光
透過性着色層間絶縁膜９B ，９G ，９R および遮光膜４
７の積層部も、上記蓄積容量電極４２上に設けられる。
なお、その他の構成については、上記実施例１５の液
晶表示装置とほぼ同じであるので、同一部分に同一符号
を付して説明を省略する。

【０１２２】このように構成しても、画素の開口率を下
げることなくコントラストの良好な表示が得られる液晶
表示装置とすることができる。

【０１２３】

【発明の効果】上記のようにアクティブマトリクス型液
晶表示装置を構成すると、つぎのような効果が得られ
る。

【０１２４】（イ） 薄膜トランジスタのソース電極に
接続された導電部材を設け、画素電極を蓄積容量線上の
層間絶縁膜を貫通するコンタクトホールを介してその導
電部材に接続し、この導電部材を介してソース電極に接
続すると、その導電部材を透明導電膜、あるいはソース
電極と同じ遮光性材料で構成しても、その導電部材の面
積を画素電極の面積よりも小さく、あるいは少くとも一
部を画素の開口部外に位置させ、あるいは前段の走査線
が自段の蓄積容量線を兼ねたり、薄膜トランジスタに接
近して設けることにより、画素の開口率を低下させるこ
となく、必要な蓄積容量が得られ、消費電力が小さく、
かつ焼付きやショットむらなどによる表示不良が生じな
い液晶表示装置とすることができる。

【０１２５】（ロ） 蓄積容量線上に薄膜トランジスタ
を構成する半導体層およびゲート絶縁膜と同一材料から
なる半導体層および絶縁膜を介して蓄積容量電極を設
け、この蓄積容量電極上に設けられた薄膜トランジスタ
の保護絶縁膜および層間絶縁膜を貫通するコンタクトホ
ールを介して画素電極を蓄積容量電極に接続し、蓄積容
量電極と画素電極との間に第１の蓄積容量を形成し、蓄
積容量電極と蓄積容量線との間に第２の蓄積容量を形成
し、より具体的には、前段の走査線が自段の蓄積容量線
を兼ねたり、あるいは蓄積容量線と画素電極との間の層
間絶縁膜の厚さを他の部分の層間絶縁膜の厚さよりも薄
くすることにより、比較的小面積の蓄積容量線や蓄積容
量電極で必要な蓄積容量が得られ、画素の開口率を低下
させることなく、表示不良が生じない液晶表示装置とす
ることができる。しかも薄膜トランジスタ構成材料を用
いて、薄膜トランジスタと同一工程で蓄積容量を構成す
る部分を形成できるため、スループットを低下すること
なく液晶表示装置を製造することができる。

【０１２６】（ハ） 蓄積容量線上に絶縁膜を介して画
素電極に接続される蓄積容量電極を設け、この画素電極
と蓄積容量電極との接続部を避けて蓄積容量線上にカラ
フィルター層を構成する３色着色層間絶縁膜と遮光膜を
積層し、この３色着色着色層間絶縁膜と遮光膜の積層を
アレイ基板と対向基板とのスペーサとすることにより、
画素の開口率を下げることなくコントラストの良好な表
示が得られる液晶表示装置とすることができる。

【図面の簡単な説明】

【図１】図１（ａ）はこの発明の実施の形態を説明する
ための実施例１の液晶表示装置の構成を示す平面図、図
１（ｂ）はそのＢ−Ｂ断面図、図１（ｃ）はＣ−Ｃ断面
図である。

【図２】この発明の実施の形態を説明するための実施例
２の液晶表示装置のアレイ基板の構成を示す平面図であ
る。

【図３】この発明の実施の形態を説明するための実施例
３の液晶表示装置のアレイ基板の構成を一部切欠いて示
した平面図である。

【図４】この発明の実施の形態を説明するための実施例
４の液晶表示装置のアレイ基板の構成を一部切欠いて示
した平面図である。

【図５】同じく実施例４の液晶表示装置の異なるアレイ
基板の構成を一部切欠いて示した平面図である。

【図６】図６（ａ）はこの発明の実施の形態を説明する
ための実施例５の液晶表示装置の構成を示す平面図、図
６（ｂ）はそのＢ−Ｂ断面図である。

【図７】この発明の実施の形態を説明するための実施例
６の液晶表示装置のアレイ基板の構成を示す平面図であ
る。

【図８】この発明の実施の形態を説明するための実施例
７の液晶表示装置のアレイ基板の構成を示す平面図であ
る。

【図９】同じく実施例７の液晶表示装置の異なるアレイ
基板の構成を示す平面図である。

【図１０】図１０（ａ）はこの発明の実施の形態を説明
するための実施例８の液晶表示装置の構成を一部切欠い
て示した平面図、図１０（ｂ）はそのＢ−Ｂ断面図、図
１０（ｃ）はＣ−Ｃ断面図である。

【図１１】図１１（ａ）はこの発明の実施の形態を説明
するための実施例９の液晶表示装置の構成を一部切欠い
て示した平面図、図１１（ｂ）はそのＢ−Ｂ断面図、図
１１（ｃ）はＣ−Ｃ断面図である。

【図１２】図１２（ａ）および（ｂ）はそれぞれ図１１
に示した実施例９の液晶表示装置の蓄積容量と比較する
ために示した従来の液晶表示装置の蓄積容量の説明図で
ある。

【図１３】図１３（ａ）および（ｂ）はそれぞれ図１１
に示した実施例９の液晶表示装置の蓄積容量を説明する
ための図である。

【図１４】この発明の実施の形態を説明するための実施
例１０の液晶表示装置のアレイ基板の構成を一部切欠い
て示した平面図である。

【図１５】この発明の実施の形態を説明するための実施
例１１の液晶表示装置のアレイ基板の構成を一部切欠い
て示した平面図である。

【図１６】図１６（ａ）はこの発明の実施の形態を説明
するための実施例１２の液晶表示装置の構成を示す平面
図、図１６（ｂ）はそのＢ−Ｂ断面図である。

【図１７】図１７（ａ）はこの発明の実施の形態を説明
するための実施例１３の液晶表示装置の構成を示す平面
図、図１７（ｂ）はそのＢ−Ｂ断面図、図１７（ｃ）は
Ｃ−Ｃ断面図である。

【図１８】この発明の実施の形態を説明するための実施
例１４の液晶表示装置のアレイ基板の要部構成を示す断
面図である。

【図１９】同じく実施例１４の液晶表示装置の異なるア
レイ基板の要部構成を示す断面図である。

【図２０】図２０（ａ）はこの発明の実施の形態を説明
するための実施例１５の液晶表示装置の構成を示す平面
図、図２０（ｂ）はそのＢ−Ｂ断面図、図２０（ｃ）は
Ｃ−Ｃ断面図、図２０（ｄ）はＤ−Ｄ断面図である。

【図２１】図２１（ａ）ないし（ｃ）はそれぞれ図２０
に示した実施例１５の液晶表示装置のスペーサを構成す
る着色層間絶縁膜の積層構造の異なる構成を示す図であ
る。

【図２２】図２２（ａ）はこの発明の実施の形態を説明
するための実施例１６の液晶表示装置の構成を示す平面
図、図２２（ｂ）はそのＢ−Ｂ断面図、図２２（ｃ）は
Ｃ−Ｃ断面図、図２２（ｄ）はＤ−Ｄ断面図である。

【図２３】図２３（ａ）は従来の液晶表示装置の構成を
示す平面図、図２３（ｂ）はそのＢ−Ｂ断面図、図２３
（ｃ）はＣ−Ｃ断面図である。

【図２４】図２４は従来の異なる液晶表示装置の構成を
示す平面図である。

【符号の説明】

２…アレイ基板 ３…対向基板 ５…絶縁基板 ６…走査線 ７…信号線 ８…薄膜トランジスタ ９…層間絶縁膜 ９B ，９G ，９R …着色層間絶縁膜 １０…画素電極 １５…蓄積容量線 １６…ゲート絶縁膜 １８…コンタクトホール ３２…半導体層 ３５…ソース電極 ３６…絶縁保護膜 ３８…透明導電膜 ４２…蓄積容量電極 ４７…遮光膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊月 義治 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 北沢 倫子 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 永山 耕平 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 中里 雅弘 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 竹林 希佐子 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 飯塚 哲也 神奈川県川崎市川崎区日進町７番地１ 東 芝電子エンジニアリング株式会社内

Claims (13)

【特許請求の範囲】
1. 【請求項１】 絶縁基板面上に複数個の薄膜トランジス
   タ、複数本の蓄積容量線および互いに交差する方向に複
   数本の走査線と複数本の信号線が設けられ、これら薄膜
   トランジスタ、蓄積容量線、走査線および信号線上に少
   なくとも層間絶縁膜が形成され、この層間絶縁膜を介し
   て上記走査線と信号線とにより区画された領域に画素電
   極が設けられてなるアレイ基板を備えるアクティブマト
   リクス型液晶表示装置において、 上記蓄積容量線上には上記薄膜トランジスタの遮光性材
   料からなるソース電極に電気的に接続された導電部材が
   絶縁膜を介して設けられ、上記画素電極が上記蓄積容量
   線上の層間絶縁膜を貫通するコンタクトホールを介して
   上記導電部材に接続され、この導電部材を介して上記ソ
   ース電極に接続されていることを特徴とするアクティブ
   マトリクス型液晶表示装置。
2. 【請求項２】 導電部材が透明導電膜からなることを特
   徴とする請求項１記載のアクティブマトリクス型液晶表
   示装置。
3. 【請求項３】 導電部材がソース電極と同一遮光性材料
   からなることを特徴とする請求項１記載のアクティブマ
   トリクス型液晶表示装置。
4. 【請求項４】 導電部材の面積が画素電極の面積よりも
   小さいことを特徴とする請求項３記載のアクティブマト
   リクス型液晶表示装置。
5. 【請求項５】 導電部材は少くとも一部が画素の開口部
   外に位置することを特徴とする請求項３記載のアクティ
   ブマトリクス型液晶表示装置。
6. 【請求項６】 前段の走査線が自段の蓄積容量線を兼
   ね、画素電極および導電部材がこの前段の走査線と重な
   り合い、この前段の走査線上の層間絶縁膜を貫通するコ
   ンタクトホールを介して上記画素電極と上記導電部材が
   接続されていることを特徴とする請求項１記載のアクテ
   ィブマトリクス型液晶表示装置。
7. 【請求項７】 蓄積容量線が薄膜トランジスタに接近し
   て設けられていることを特徴とする請求項１記載のアク
   ティブマトリクス型液晶表示装置。
8. 【請求項８】 層間絶縁膜は特定の吸収波長をもつ着色
   膜からなることを特徴とする請求項１記載のアクティブ
   マトリクス型液晶表示装置。
9. 【請求項９】 絶縁基板面上に複数個の薄膜トランジス
   タ、複数本の蓄積容量線および互いに交差する方向に複
   数本の走査線と複数本の信号線が設けられ、これら薄膜
   トランジスタ、蓄積容量線、走査線および信号線上に上
   記薄膜トランジスタの保護絶縁膜および層間絶縁膜が形
   成され、これら保護絶縁膜および層間絶縁膜を介して上
   記走査線と信号線とにより区画された各領域に画素電極
   が設けられ、この画素電極が上記保護絶縁膜および層間
   絶縁膜を貫通するコンタクトホールを介して上記薄膜ト
   ランジスタのソース電極に接続されてなるアレイ基板を
   備えるアクティブマトリクス型液晶表示装置において、 上記蓄積容量線の下部には上記薄膜トランジスタの半導
   体層およびゲート絶縁膜と同一材料からなる半導体層お
   よび絶縁膜を介して蓄積容量電極が設けられ、この蓄積
   容量電極に上記保護絶縁膜および層間絶縁膜を貫通する
   コンタクトホールを介して上記画素電極が接続され、上
   記蓄積容量電極と上記画素電極との間に第１の蓄積容量
   が形成され、上記蓄積容量電極と上記蓄積容量線との間
   に第２の蓄積容量が形成されることを特徴とするアクテ
   ィブマトリクス型液晶表示装置。
10. 【請求項１０】 前段の走査線が自段の蓄積容量線を兼
    ね、画素電極が保護絶縁膜および層間絶縁膜を介してこ
    の前段の走査線と重なり合い、この前段の走査線上の保
    護絶縁膜および層間絶縁膜を貫通するコンタクトホール
    を介して上記画素電極と蓄積容量電極が接続されている
    ことを特徴とする請求項９記載のアクティブマトリクス
    型液晶表示装置。
11. 【請求項１１】 蓄積容量線と画素電極との間の層間絶
    縁膜の厚さが他の部分の層間絶縁膜の厚さよりも薄いこ
    とを特徴とする請求項９記載のアクティブマトリクス型
    液晶表示装置。
12. 【請求項１２】 絶縁基板面上に複数個の薄膜トランジ
    スタ、複数本の蓄積容量線および互いに交差する方向に
    複数本の走査線と複数本の信号線が設けられ、これら走
    査線と信号線とにより区画された領域に画素電極が設け
    られてなるアレイ基板と、このアレイ基板とスペーサを
    介して対向する対向基板とを備えるアクティブマトリク
    ス型液晶表示装置において、 上記アレイ基板の蓄積容量線上に絶縁膜を介して上記画
    素電極に接続される蓄積容量電極が設けられ、この画素
    電極と蓄積容量電極との接続部を避けて上記蓄積容量線
    上にカラフィルター層を構成する３色着色層間絶縁膜と
    遮光膜が積層され、この着色層間絶縁膜と遮光膜の積層
    が上記アレイ基板と上記対向基板とのスペーサを構成し
    ていることをアクティブマトリクス型液晶表示装置。
13. 【請求項１３】 前段の走査線が自段の蓄積容量線を兼
    ね、この前段の走査線上に着色層間絶縁膜と遮光膜の積
    層が形成されていることを特徴とする請求項１２記載の
    アクティブマトリクス型液晶表示装置。