KR100662779B1 - 액정표시소자 - Google Patents

액정표시소자 Download PDF

Info

Publication number
KR100662779B1
KR100662779B1 KR1020010088587A KR20010088587A KR100662779B1 KR 100662779 B1 KR100662779 B1 KR 100662779B1 KR 1020010088587 A KR1020010088587 A KR 1020010088587A KR 20010088587 A KR20010088587 A KR 20010088587A KR 100662779 B1 KR100662779 B1 KR 100662779B1
Authority
KR
South Korea
Prior art keywords
storage electrode
line
electrode
storage
liquid crystal
Prior art date
Application number
KR1020010088587A
Other languages
English (en)
Other versions
KR20030058195A (ko
Inventor
박민종
김용완
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010088587A priority Critical patent/KR100662779B1/ko
Publication of KR20030058195A publication Critical patent/KR20030058195A/ko
Application granted granted Critical
Publication of KR100662779B1 publication Critical patent/KR100662779B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시소자에 관한 것으로, 몰리부덴(Mo)을 사용하여 데이터라인 및 스토리지전극을 형성할 경우, 몰리부덴(Mo)의 식각 특성 문제로 인하여 데이터라인의 단차부과 스토리지전극 단차부 사이에 잔존하는 몰리부덴(Mo)으로 인하여 수평적으로 발생하는 쇼트 현상을 방지하기 위하여 화소전극을 전기적으로 연결하는 스루홀을 화소영역에 돌출시켜 형성한 것이다.

Description

액정표시소자{LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래 스토리지 온 게이트 방식의 스토리지 커패시터 형성방법을 설명하기 위한 박막트랜지스터 액정표시소자의 하부기판을 도시한 평면도.
도 2는 종래 스토리지 온 커먼 방식의 스토리지 커패시터 형성방법을 설명하기 위한 박막트랜지스터 액정표시소자의 하부기판을 도시한 평면도.
도 3은 도 2에 있어서, A-A`선을 따라 절단한 박막트랜지스터 및 스토리지 커패시터의 단면을 도시한 단면도.
도 4는 도 1에 있어서, 스토리지 커패시터 부분을 확대하여 도시한 평면도.
도 5는 도 4에 있어서 B-B`선을 따라 절단하여 도시한 단면도.
도 6은 본 발명의 일 실시예에 따른 스토리지 커패시터를 도시한 평면도.
도 7은, 도 6에 있어서 C-C` 선을 따라 절단하여 스토리지 커패시터부를 도시한 단면도.
도 8a내지 도 8e는 본 발명의 실시예에 따른 액정표시소자의 공정 과정을 도시한 공정 수순도.
*** 도면의 주요부분에 대한 부호의 설명 ***
2: 게이트라인 2a: 게이트전극
4: 데이터라인 4a: 소오스전극
4b: 드레인 전극 5: 액티브층
6: 스토리지전극라인 7; 화소전극
8a: 컨택홀 8b: 스루홀
11: 스토리지전극 13: 게이트 절연막
15: 보호막
본 발명은 액정표시소자에 관한 것으로, 보다 상세하게는 데이터라인의 단차부와 스토리지전극의 단차부 사이에서 발생하는 수평적인 쇼트 현상을 막기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
텔레비젼 및 그래픽 디스플레이 등의 표시 장치에 이용되는 액정표시소자(Liquid Crystal Display : 이하, LCD)는 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔다. 특히, 매트릭스 형태로 배열된 각 화소마다 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비되는 TFT-LCD는 고속 응답 특성과 고화소수에 적합하다는 잇점 때문에 CRT에 필적할만한 화면의 고화질화 및 대형화, 컬러화 등을 실현하고 있다.
통상 TFT-LCD는 매트릭스 형태로 배열된 각 화소에 TFT 및 화소전극이 형성된 하부기판과, 컬러 필터 및 공통 전극이 형성된 상부 기판 및 하부 기판과 상부 기판사이에 충진되는 액정으로 구성되며, 이러한 구성을 갖는 TFT-LCD는 화소전극 및 공통전극에 인가되는 전압에 따라 액정이 구동되어 소정의 화상을 표시하게 된다.
한편, TFT-LCD에서 표시화면의 품위를 높이기 위해서는 데이터라인을 통하여 인가된 첫 번째 신호의 전압을 두 번째 신호가 전달될 때까지 일정하게 유지시키는 작업이 필요하게 되며, 이를 위해 종래 TFT-LCD에서는 각 화소에 스토리지 커패시터(Cst)를 형성시킨다.
여기서, 스토리지 커패시터의 형성 방법으로는 크게 게이트라인의 소정 부분을 확장시켜 커패시터를 형성하는 스토리지 온 게이트(Storage On Gate) 방식과, 게이트라인과 독립된 스토리지 라인을 별도로 배치시켜 커패시터를 형성하는 스토리지 온 커먼(Storage On Common) 방식이 있다.
이하, 스토리지 온 게이트 방식과 스토리지 온 커먼 방식을 설명하면 다음과 같다.
도 1은 스토리지 온 게이트 방식의 스토리지 커패시터 형성방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도로서, 유리기판(1) 상에 게이트라인들(2)과 데이터라인들(4)이 직교하도록 배열되어 있으며, 상기 게이트라인(2)의 소정 부분에 중첩된 스토리지전극(11)이 형성되어 있다. 이때, 스토리지전극(11)은 게이트라인(2)과 데이터라인(4)에 의해 구획된 화소영역 내에 배치된다.
한편, 도시되지는 않았지만, 게이트라인(2)과 데이터라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있다.
게이트라인(2)과 데이터라인(4)의 교차점 부근에는 각 화소의 구동을 독립적으로 제어하기 위한 TFT(10)가 형성되어 있으며, 여기서 TFT(10)는 게이트라인(2)의 일부분인 게이트전극(2a)과, 상기 게이트전극(2a)을 덮고 있는 게이트 절연막(미도시), 상기 게이트 절연막 상에 패턴의 형태로 형성된 반도체층(5a), 및 상기 반도체층(5a) 상에 소정간격 이격되어 배치된 소오스/드레인 전극(4a, 4b)을 포함한다. 드레인 전극(4b)은 컨택홀(contact hole)(8a)을 통하여 화소전극(7)과 전기적으로 연결된다.
또한, 화소영역 내에는 ITO(Indium Tin Oxide)와 같은 투명 금속으로 이루어진 화소전극(7)이 배치되어 있으며, 게이트 절연막의 개재하에 도시된 바와 같이 게이트라인(2)과 데이터라인(4) 형성 공정시 함께 만들어지는 스토리지전극(11)은 게이트 절연막을 사이에 두고 스토리지 커패시터(Cst)가 형성된다. 스토리지전극(11)은 스루홀(8b)을 통하여 화소전극(7)과 전기적으로 연결된다.
도 2는 스토리지 온 커먼 방식의 스토리지 커패시터 형성 방법을 설명하기 위한 종래 TFT-LCD의 하부기판을 도시한 평면도이다.
도시된 바와 같이, 유리기판(1) 상에 게이트라인들(2)이 배열되어 있고, 인접된 게이트라인들(2) 사이에는 독립적으로 스토리지전극라인(6)이 형성되어 있으며, 이러한 게이트라인(2)과 스토리지전극라인(6)은 게이트 절연막(미도시)에 의해 덮혀져 있다.
또한, 게이트라인(2) 및 스토리지전극라인(6)과 직교하도록 게이트 절연막 상에 데이터라인(4)이 형성되어 있으며, 상기 게이트라인(2)과 데이터라인(4)의 교차점 부근에는 TFT(10)가 배치되어 있다.
그리고, 화소영역에는 화소전극(7)이 형성되어 있으며, 이에 따라, 화소영역 내에 배치되는 스토리지전극라인(6)의 일부분과 중첩되어 형성된 스토리지전극(11) 사이에는 스토리지 커패시터(Cst)가 형성된다.
도 3은 도 2에 있어서, A-A`선을 따라 절단된 박막트랜지스터 및 스토리지 커패시터의 단면을 도시한 것이다.
도면에 도시한 바와 같이, 박막트랜지스터는 기판(1)의 상부에 형성되어 주사 신호가 인가되는 게이트전극(2a)과, 주사 신호에 대응하여 데이터 신호를 전송하도록 마련된 액티브층(active layer)(5)과, 액티브층(active layer)(5)과 게이트전극(2a)을 전기적으로 격리시켜주는 게이트 절연막(gate insulating layer)(13)과, 액티브층(active layer)(5)의 양쪽 측면 상부에 형성되어 데이터 신호를 인가하는 소오스전극(4a)과, 데이터 신호를 화소전극(7)에 인가하는 드레인 전극(4b)과, 소오스전극(4a)과 드레인 전극(4b)을 보호하기 위해 형성된 보호막(15)과, 콘택홀(8a)을 통해 드레인 전극(4b)와 전기적으로 연결된 보호막 상의 화소전극(7)으로 구성되어 있다.
액티브층(active layer)(5)은 비정질 실리콘(a-Si)을 증착하여 형성된 반도체층(5a)과, 반도체층(5a)의 양쪽 측면의 상단에 인(P)과 같은 불순물이 도핑된 n+ 비정질 실리콘을 증착하여 형성된 오믹 접촉층(ohmic contact layer)(5b)으로 구성된다.
상기 게이트전극(2a)에 하이 레벨(high level)을 갖는 주사신호가 인가되면 액티브층(5)에는 전자가 이동할 수 있는 채널(channel)이 형성되므로 소오스전극(4a)의 데이터 신호가 액티브층(5)을 경유하여 드레인 전극(4b)으로 전달된다. 반면에, 게이트전극(2a)에 로우 레벨(low level)을 갖는 주사 신호가 인가되면 액티브층(5)에 형성된 채널이 차단되므로 드레인 전극(4b)으로 데이터신호의 전송이 중단된다.
또한, 보호막(15)은 소오스전극(4a)과 드레인 전극(4b)을 보호하고, 아울러 화소전극(7)과 데이터라인(4)을 전기적으로 격리시키는 역할을 한다.
스토리지 커패시터(Cst)는 액정셀 내에서 스루홀(8b)을 통해 화소전극(7)의 상부에 접속된 스토리지전극(11)이 게이트 절연층(13)을 사이에 두고 스토리지전극라인(6)의 일부분과 중첩되어 형성되는 커패시터이다. 이 스토리지 커패시터는 게이트전극(2a)에 게이트 신호가 인가되는 동안 게이트 전압을 충전한 후, 다음 게이트라인 구동시 화소전극(7)에 데이터 전압이 공급되는 동안 충전된 전압을 방전하여 화소전극(7)의 전압 변동을 방지하는 역할을 한다. 도 3에 도시된 스토리지전극(11)은 TFT부에서 소오스/드레인 전극 및 데이터라인이 형성되는 공정에서 함께 형성되며, 스루홀(8b)은 TFT부에서 컨택홀(8a)이 형성되는 공정에서 함께 형성된다.
소오스/드레인 전극의 재료로는 크롬(Cr), 몰리부덴(Mo), 알루미늄(Al), 알루미늄합금, 구리(Cu) 등의 도전성 금속이 사용되며, 스퍼터링이나 기상 증착 방법으로 증착한다.
소오스/드레인 전극 물질로 몰리부덴(Mo)을 사용할 경우, 스루홀 형성을 위해 보호막을 식각하는 과정에 있어서, 몰리부덴(Mo)이 쉽게 식각되어 커패시터의 수직적인 쇼트가 발생한다. 따라서, 이를 막기 위하여 식각 정지막(etch stopping layer)으로 a-Si 으로 이루어진 액티브층을 몰리부덴과 게이트 절연막 사이에 삽입한다.
도 4는 도 2에 있어서, 몰리브덴(Mo)을 이용하여 데이터라인 및 스토리지전극을 형성할 경우, 스토리지 커패시터 부분을 확대하여 도시화한 것으로, 식각 정지막으로 형성된 액티브층(5)과 스토리지전극에 형성된 스루홀(8b)을 보여주고 있다.
스루홀(8b)을 통해 화소전극(7)에 접속된 스토리지전극(11)은 게이트 절연층(미도시)을 사이에 두고 게이트라인(2)의 일부와 중첩되어 있으며, 스루홀(8b) 주위로 식각 정지막인 액티브층(5)이 스토리지전극(11)과 보호막 사이에 삽입되어 있다.
상기 액티브층(5)은 스루홀(8b) 형성시 몰리부덴(Mo)으로 이루어진 스토리지전극(11)의 과잉 식각으로 인해 발생하는 스토리지 커패시터의 수직적인 쇼트를 방지하기 위한 식각 정지막으로써의 기능을 한다.
스토리지전극(11)은 노광 장비의 얼라인 오차를 감안해야 하기 때문에 스토리지전극라인(6)보다 넓은 폭을 가진다. 패턴을 형성하기 위해서는 노광 장비를 이용한 마스크 얼라인 작업이 이루어져야하는데 노광 장비의 얼라인 오차가 있기 때문에 스토리지전극(11) 형성시 이 오차를 고려한 마진(margin)을 둔 것이다.
또한, 데이터라인(4) 및 스토리지전극(11) 형성은 몰리부덴을 전면에 스퍼터링방법으로 증착한 후, 마스크 작업을 통하여 패터닝을 하게 되는데, 이때 몰리부덴의 식각 방법은 초산, 질산, 인산 등의 산용액을 혼합하여 몰리부덴의 에천트로 사용하는 혼산 습식 식각 방법을 사용하게 된다. 이러한 혼산 습식 식각은 컬럼(column) 형태로 성장된 데이터라인(4)이 뜯김 형태로 제거하기 때문에 일부 몰리부덴(Mo)이 데이터라인 단차부와 스토리지전극의 단차부 및 불규칙, 불특정 영역에서 미세하게 잔류하게 된다. 이렇게 미세하게 잔류하는 몰리부덴(Mo)으로 인하여 데이터라인(4)과 스토리지전극(11)이 수평적으로 쇼트(short)가 되어 포인트 결함(point defect)을 발생시키는 문제점이 있으며, 이를 해결하기 위해서는 데이터라인(4) 단차부와 스토리지전극(11) 단차부 사이의 간격을 키워야한다.
도 5는 도 4에 있어서 B-B`선을 따라 절단한 단면도를 도시한 것이다.
도면에 도시한 바와 같이, 스토리지 커패시터(Cst)는 스토리지전극라인(6)과 스토리지전극(11) 사이에 게이트 절연막(13)과 액티브층(5)을 사이에 두고 형성되며, 스토리지전극(11)은 보호막(15)에 형성된 스루홀(8b)을 통하여 화소전극(7)과 전기적으로 연결되어 있다.
그러나, 데이터라인(4) 및 스토리지전극(11)으로 몰리부덴(Mo)을 사용할 경우, 상술한 바와 같이 몰리부덴(Mo)의 식각 특성으로 인하여 정지막으로써 삽입되는 액티브층(5) 때문에 스토리지 용량을 감소시키는 문제점이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해서 이루어진 것으로, 본 발명의 목적은 데이터라인 단차부와 스토리지전극 단차부와의 간격을 증가시킴으로써, 데이터라인 단차부와 스토리지전극 사이에 수평적으로 발생하는 쇼트(short) 현상을 막는데 있다.
본 발명의 다른 목적은 스루홀을 스토리지전극의 단차부에 걸치게 하여 스토리지전극과 게이트라인 단차부의 ITO가 단선(open)되는 것을 방지하는데 있다.
본 발명의 또 다른 목적은 게이트라인 안쪽에 얼라인 오차 마진을 둠으로써 일정한 스토리지 커패시터를 형성하도록 하는데 있다.
기타 본 발명의 목적 및 특징은 이하의 발명의 구성 및 특허청구범위에서 상세히 기술될 것이다.
상기 목적을 달성하기 위하여 본 발명은 기판 상에 금속층을 증착하고 패터닝하여 게이트전극 및 게이트라인을 형성하는 단계와, 게이트전극 및 게이트라인이 형성된 기판 상에 게이트 절연층, 비정질 실리콘층 및 인이 도핑된 n+ 비정질 실리콘층을 순차적으로 증착한 후, 패터닝하여 액티브층을 형성하는 단계와, 상기 액티브층 및 게이트 절연층 상에 금속층을 증착한 후, 패터닝하여 소오스/드레인 전극과 데이터라인 및 스토리지전극을 형성하는 단계와, 보호막을 전면에 형성하고 보호막의 일부분을 식각하여 드레인 전극과 접속되는 컨택홀과 스토리지전극에 접속되는 스루홀을 형성하는 단계와, ITO 물질을 전면 증착하고 패터닝하여 화소전극을 형성하는 단계를 포함하는 액정표시소자에 있어서, 상기 소오스/드레인 전극과 데이터라인 및 스토리지전극으로는 몰리부덴(Mo)을 사용하며, 상기 스루홀은 화소영역에 돌출시켜 형성한다. 또한, 상기 스토리지전극은 스토리지전극라인과 소정 부분 중첩시켜 형성하며, 스토리지전극의 중첩 영역은 데이터라인보다 좁게 형성시키는 특징을 가진다.
상기와 같은 특징을 가지는 본 발명에 따른 액정표시소자 및 그 제조 방법에 대하여 첨부한 도면을 통해 상세히 설명하면 다음과 같다.
도 6은 본 발명에 따른 스토리지 커먼 방식의 스토리지 커패시터의 구조를 도시한 것이다.
도면에 도시한 바와 같이, 스토리지 캐피시터는 게이트 절연막(미도시)을 사이에 두고 데이터라인(4)과 서로 수직으로 교차하여 형성된 스토리지전극라인(6)과 상기 스토리지전극라인(6)과 소정부분 중첩되어 형성된 스토리지전극(11)으로 이루어진다. 한편, 도시되지는 않았지만, 스토리지전극라인(6)과 데이터라인(4) 사이에는 그들간의 전기적 절연을 목적으로 게이트 절연막이 개재되어 있다. 상기 스토리지전극라인(6)은 게이트라인 형성 공정에서 함께 형성되며, 스토리지전극(11)은 데이터라인(4)이 형성되는 공정에서 함께 형성된다. 또한, 화소전극과 스토리지전극(11) 간에 전기적인 연결을 위하여 스루홀(8b)이 형성되어 있다.
상기 스토리지전극(11)은 화소영역(20)에 일부분 돌출되어 형성되어 있으며, 돌출된 스토리지전극(11)의 외곽에 걸쳐서 스루홀(8b)이 형성되어 있다. 또한, 데이터라인(4) 단차부와 스토리지전극(11) 단차부 사이의 간격을 최대화하기 위해서 스토리지전극(11)을 스토리지전극라인(6) 내부에 형성하였으며, 패턴 형성을 위한 노광 작업시 노광 장비에서 스토리지전극라인(6)과 스토리지전극(11)과의 얼라인 오차를 고려하여 스토리지전극라인(6)의 상부와 하부에 "a" 영역만큼의 마진(margin)을 두었다. 상기 "a" 영역의 마진은 최소한 2 ㎛ 이상 설계하는 것이 바람직하다.
상기 얼라인 오차 마진영역이 커질수록 스토리지전극라인(6)과 스토리지전극(11)의 중첩 영역이 줄어들어 스토리지 커패시터 용량을 감소시킬 수 있으나, 스토리지전극(11)이 화소영역(20)으로 돌출된 부분에 스루홀(8b)을 형성함으로써, 스루홀(8b) 형성시 몰리부덴(Mo) 물질로 이루어진 스토리지전극(11)의 혼산 식각의 특성상 오버 에칭으로 인한 스토리지 커패시터의 쇼트 현상을 방지하기 위해 게이트라인과 스토리지 라인 사이에 삽입되는 정지막이 필요 없으므로 스토리지 커패시터의 감소를 막을 수 있다.
즉, 몰리부덴(Mo)을 데이터라인 및 스토리지전극으로 사용할 경우, 몰리부덴(Mo)의 물질의 혼산 식각 방법의 특성상 뜯김 형태로 식각이 이루어지게 되는데, 이때 데이터라인 단차부와 스토리지전극 단차부 및 불규칙적으로 불특정 영역에 일부 몰리부덴이 잔존하게 된다. 이렇게 잔존하는 몰리부덴(Mo)으로 인하여 데이터라인과 스토리지전극이 전기적으로 연결되어 발생하는 포인트 결함을 해결하기 위해서 데이터라인(4) 단차부와 스토리지전극(11) 단차부 간에 이격된 거리를 최대화한 것이다. 데이터라인(4) 단차부와 스토리지전극(11) 단차부 간의 이격거리를 최대화하기 위하여 스토리지전극의 폭을 줄임에 따라 스토리지전극라인(6)과 중첩되는 스토리지전극(11)의 면적이 줄어듦에도 불구하고, 스토리지전극라인(6)과 스토리지전극(11) 사이에 삽입되는 정지막이 생략되어 원래의 커패시터 용량을 확보할 수 있다. 여기서, 게이트라인 단차부와 스토리지 라인(11)의 단차부 사이 간격은 15 ㎛ 이상으로 형성하는 것이 바람직하다.
또한, 데이터라인(4)과 스토리지전극(11) 간의 간격이 증가함에 따라 스토리지전극라인(6)과 스토리지전극(11)의 중첩 영역이 줄어듦으로 인한 스토리지 커패시터의 용량 감소를 막기 위하여 스토리지전극(11)의 일부분을 화소영역(20)에 돌출시켜 돌출된 스토리지전극의 외곽부에 스루홀(8b)을 형성하였다.
또한, 상기 스루홀(8b)을 화소영역에 형성시킴으로써, 스토리지전극라인(6)과 스토리지전극(11) 사이의 수직적 쇼트 현상을 막기 위한 목적으로 사용되는 액티브층을 생략할 수 있으므로 스토리지 커패시터(Cst)가 감소하는 것을 막을 수 있다. 여기서, 화소영역(20)에 돌출되어 형성된 스토리지전극(11)의 "b" 영역은 얼라인 장비의 얼라인 오차를 고려하여 3.5 ㎛ 이상 설계하는 것이 바람직하다.
또한, 화소영역에 돌출되어 형성된 스루홀(8b)은 스토리지전극(11)과 화소영역(20)에 각각 C1과 C2 만큼 걸쳐 형성되어 있다. 이처럼 스루홀(8b)을 스토리지전극(11)과 화소영역(20)에 반씩 걸쳐 형성시킴으로써, 화소전극을 위한 ITO 증착시 스토리지전극라인(6)과 스토리지전극(11) 사이의 단차로 인하여 ITO가 단선되는 공정 불량을 막을 수 있고, 스토리지전극(11)이 화소영역(20)에 확장되어 형성된 본 발명의 구조에 있어서, 개구율 감소를 최소화시킬 수가 있다.
도 7은 도 6에 있어서 C-C` 선을 따라 절단한 커패시터부의 단면을 도시한 것이다.
도면에 도시한 바와 같이, 게이트 절연막(13)을 사이에 두고 스토리지전극라인(6)과 스토리지전극(11)에 의해서 스토리지 커패시터가 형성된다. 화소전극(ITO)(7)은 스루홀(8b)을 통하여 스토리지전극(11)과 C1 만큼 접속되어 있으며, 게이트 절연막(13)과는 C2 만큼 접속되어 있다.
이와 같이, 스루홀(8b)을 게이트 절연막(13)과 스토리지전극(11)에 걸쳐 형성함으로써 게이트 절연막과 접속된 C2 영역만큼의 개구율 감소를 줄일 수 있다.
이하, 도 7과 같은 구조를 가지는 액정표시소자의 제조 방법에 대하여 첨부한 도면을 통하여 상세히 설명하면 다음과 같다.
도 8a내지 도 8e는 본 발명에 따른 액정표시소자의 박막트랜지스터 및 스토리지 커패시터의 공정 순서를 도시한 것이다.
먼저, 도 8a에 도시한 바와 같이, 하부 기판(1) 상에 금속 물질을 스퍼터링 하고, 이를 포토 레지스트(photo resist)를 이용한 사진 식각(photo-etching) 방법으로 패터닝(pattering) 하여 박막트랜지스터의 게이트전극(2a) 및 스토리지전극라인(6)을 형성한다. 여기서, 박막트랜지스터의 게이트전극(2a) 및 스토리지전극라인(6)은 동일한 물질로 동시에 형성된다.
다음은, 도 8b에 도시한 바와 같이, 게이트전극(2a) 및 스토리지전극라인(6)이 형성된 하부 기판(1)상에 절연 물질을 전면 증착하여 게이트 절연막(13)을 형성한다. 게이트 절연막(13)의 재료로는 SiNx등의 무기 물질이 주로 이용되고 있다. 게이트 절연막(13) 상에는 비정질 실리콘(amorphous-Si)으로 이루어진 반도체층(5a)과 인(P)이 도핑된 n+ 비정질 실리콘으로 이루어진 오믹 접촉층(5b)을 연속 증착한 후, 패터닝하여 박막트랜지스터의 액티브층(5)을 형성한다.
그리고, 도 8c에 도시한 바와 같이, 오믹 접촉층(5b)과 게이트 절연막(13) 상에 금속 물질을 전면 증착한 다음 패터닝한다. 패터닝된 금속 물질층은 박막트랜지스터의 소오스전극(4b) 및 드레인 전극(4a)과, 게이트 절연막(13)을 사이에 두고 스토리지 커패시터를 발생시키는 스토리지전극(11)이 된다. 소오스전극(4a) 및 드레인 전극(4b) 형성 공정시 스토리지전극(11)이 함께 형성되는 것이다.
상기 스토리지전극(11)은 스토리지전극라인(6)의 일부와 중첩되어 있으며, 이들의 얼라인 오차를 고려하여 최소한 2㎛ 이상의 마진("a"영역)을 두고 형성되며, 도 6에 도시한 바와 같이, 스토리지전극(11)의 일부가 화소영역(20)까지 확장되어 형성된다. 이때 화소영역(20)에 형성된 스토리지전극(11)("b" 영역)은 게이트전극과 이후에 형성되는 보호막과의 얼라인 오차를 고려하여 최소한 3.5 ㎛ 이상 형성되어야 한다.
이후, 소오스전극(4a) 및 드레인 전극(4b) 상에 노출된 오믹 접촉층(5b)을 에칭 작업에 의해 제거한다.
그리고, 도 8d에 도시한 바와 같이, 노출된 반도체층(5a)을 포함하여 소오스 및 드레인 전극(4a,4b) 등이 형성된 게이트 절연막(13) 상에 보호막(passivation layer)(15)을 전면 형성한다. 그 다음 박막트랜지스터의 드레인 전극(4b) 상의 보호막(15) 부분과 스토리지전극(11)의 단차부 상에 보호막의 부분을 마스크 패턴을 이용한 에칭 작업에 의해 제거하여 드레인 전극(4b)의 일부를 노출시키는 컨택홀(8a)과 스토리지전극(11) 및 게이트 절연막(13)의 일부를 노출시키는 스루홀(8b)을 형성한다.
상기 보호막(15)의 재료로는 SiNx 등의 무기 물질이 주로 이용되고 있으나, 고개구율의 픽셀 구조를 위하여 유전율이 낮은 벤조사이클로부덴(Benzocyclobutene), SOG (Spin on Glass), 포토아크릴(Photo-Acryl)등의 유기 물질이 적용될 수 있다.
이어서, 도 8e에 도시한 바와 같이 보호막(15) 상에 ITO 물질을 스퍼터링을 이용하여 전면 증착한 다음, 패터닝하여 화소전극(7)을 형성한다. 화소전극(7)은 콘택홀(8a)을 통해 박막트랜지스터의 드레인 전극(4b)에 접속되고, 스루홀(8b)을 통해 스토리지전극(11)의 C1 영역 및 게이트 절연막(13)의 C2 영역에 접속된다. 게이트 절연막(13)과 접속되는 C2 영역은 스토리지전극의 일부를 화소영역까지 확장하여 형성함으로써, 발생하는 개구율의 감소를 최소화하기 위한 것이다.
상기와 같이 제조된 액정표시소자는 몰리부덴(Mo)을 소오스/드레인 전극으로 사용할 경우에 몰리부덴의 식각 특성상 발생하는 포인트 결함을 개선할 뿐만 아니라 노광 장비의 얼라인 오차로 인하여 스토리지 커패시터를 형성하는 스토리지전극라인과 스토리지전극의 중첩영역이 변동되어도 일정한 스토리지 커패시터를 구현할 수가 있다.
상술한 바와 같이, 본 발명에 따른 액정표시소자는 화소전극과 스토리지전극과의 전기적인 연결을 위하여 스토리지전극 위에 형성하는 스루홀을 화소영역에 돌출시킴으로써, 데이터라인 단차부와 스토리지전극의 단차부 사이에 발생하는 수평적 쇼트를 막을수 있고, 스토리지 커패시터의 수직적 쇼트를 막기 위하여 액티브층을 삽입할 필요가 없기 때문에 액티브층 삽입으로 인한 스토리지 커패시터의 감소를 줄일 수가 있다.또한, 화소영역으로 돌출된 스루홀을 스토리지전극의 단차부에 형성함으로써, 게이트 절연막에 동시에 걸쳐지는 스루홀 영역만큼 개구율 감소를 최소화 할 수 있다.

Claims (12)

  1. 종횡으로 배열되어 화소영역을 정의하는 복수의 게이트라인 및 데이터라인;
    상기 게이트라인과 데이터라인의 교차영역에 형성되며, 데이터라인과 접속되는 박막트랜지스터;
    상기 데이터라인과 수직인 방향으로 배치된 스토리지전극라인;
    상기 스토리지전극라인과 중첩하여 스토리지 커패시터를 형성하되, 상기 스토리지전극라인 보다 작은 폭으로 형성되어 상기 스토리지 전극라인 내부에 포함되며, 화소영역까지 돌출된 스토리지전극;
    상기 화소영역에 돌출된 스토리지전극 끝단에 걸쳐 형성되어, 스토리지전극 및 화소영역을 동시에 노출시키는 스루홀; 및
    상기 스루홀을 통해 스토리지전극과 전기적으로 접속되는 화소전극을 포함하여 구성된 액정표시소자.
  2. 제 1 항에 있어서, 상기 스루홀은 화소영역에 돌출된 스토리지전극과 화소영역을 동시에 노출시키는 것을 특징으로 하는 액정표시소자.
  3. 제 1 항에 있어서, 상기 스토리지전극라인은 화소영역의 중심을 지나는 것을 특징으로 하는 액정표시소자.
  4. 제 1 항에 있어서, 상기 스토리지전극라인은 게이트라인인 것을 특징으로 하는 액정표시소자.
  5. 제 1 항에 있어서, 상기 스토리지전극은 데이터라인과 동일층에 형성된 것을 특징으로 하는 액정표시소자.
  6. 제 1 항에 있어서, 상기 스토리지전극 및 데이터라인은 몰리부덴으로 이루어진 것을 특징으로 하는 액정표시소자.
  7. 제 1 항에 있어서, 상기 스토리지전극이 화소영역에 돌출된 부분은 적어도 2 ㎛ 이상인 것을 특징으로 하는 액정표시소자.
  8. 제 1 항에 있어서, 상기 데이터라인과 스토리지전극 사이의 이격 거리가 1.5 ㎛ 이상인 것을 특징으로 하는 액정표시소자.
  9. 제 1 항에 있어서, 상기 스토리지전극이 스토리지전극라인의 내부에 중첩되도록 형성되며, 상기 스토리지전극과 중첩되지 않는 스토리지전극라인의 상부 및 하부의 폭이 2 ㎛ 이상인 것을 특징으로 하는 액정표시소자.
  10. 제 9 항에 있어서, 상기 스토리지전극과 중첩되지 않는 스토리지전극라인의 하부폭 마진이 3.5 ㎛ 이상인 것을 특징으로 하는 액정표시소자.
  11. 투명 기판;
    상기 투명 기판 상에 제1방향으로 배열된 게이트라인 및 상기 게이트라인과 나란하게 배열된 스토리지전극라인;
    상기 게이트라인 및 스토리지전극라인을 포함하는 투명 기판 전면에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 상기 게이트라인과 수직인 제2방향으로 배열되어 화소영역을 정의하는 데이터라인 및 상기 스토리지전극라인과 중첩하여 스토리지 커패시터를 형성하고, 화소영역으로 분기되어 형성된 스토리지전극;
    상기 데이터라인 및 스토리지전극을 포함하는 투명 기판 전면에 형성된 보호막;
    상기 화소영역으로 돌출된 스토리지전극의 경계영역의 보호막에 형성되어 화소영역으로 돌출된 스토리지전극 및 게이트 절연막을 동시에 노출시키는 스루홀; 및
    상기 화소영역에 형성되고 상기 스루홀을 통해 스토리지전극과 전기적으로 접속하는 화소전극을 포함하여 구성된 액정표시소자.
  12. 제 11 항에 있어서, 상기 데이터라인과 스토리지전극 사이의 이격거리가 1.5 ㎛ 이상인 것을 특징으로 하는 액정표시소자.
KR1020010088587A 2001-12-29 2001-12-29 액정표시소자 KR100662779B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010088587A KR100662779B1 (ko) 2001-12-29 2001-12-29 액정표시소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010088587A KR100662779B1 (ko) 2001-12-29 2001-12-29 액정표시소자

Publications (2)

Publication Number Publication Date
KR20030058195A KR20030058195A (ko) 2003-07-07
KR100662779B1 true KR100662779B1 (ko) 2007-01-02

Family

ID=32216107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010088587A KR100662779B1 (ko) 2001-12-29 2001-12-29 액정표시소자

Country Status (1)

Country Link
KR (1) KR100662779B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101033001B1 (ko) * 2009-11-24 2011-05-09 한국 한의학 연구원 레이저 거리 측정기를 이용한 맥파 측정 로봇 장치 및 이를 이용한 맥파 측정 방법
KR102317720B1 (ko) 2015-04-29 2021-10-26 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN113345948B (zh) * 2021-05-26 2024-09-06 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JPH1096949A (ja) * 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH11119260A (ja) * 1997-06-26 1999-04-30 Hyundai Electron Ind Co Ltd 超高開口率液晶表示素子とその製造方法
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0915644A (ja) * 1995-07-03 1997-01-17 Fujitsu Ltd 薄膜トランジスタマトリクス基板
JPH1096949A (ja) * 1996-09-24 1998-04-14 Toshiba Electron Eng Corp アクティブマトリクス型液晶表示装置
JPH11119260A (ja) * 1997-06-26 1999-04-30 Hyundai Electron Ind Co Ltd 超高開口率液晶表示素子とその製造方法
JP2001013523A (ja) * 1999-06-30 2001-01-19 Nec Corp 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
KR20030058195A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US6163356A (en) Liquid crystal display with enhanced gate pad protection and method of manufacturing the same
US8294839B2 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US6537840B2 (en) Manufacturing process of thin film transistor liquid crystal display with one mask
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
US6713786B2 (en) Thin film transistors with self-aligned transparent pixel electrode
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
KR100498543B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US20030117535A1 (en) Liquid crystal display device and fabricating method thereof
KR100621534B1 (ko) 액정 표시장치
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR100662779B1 (ko) 액정표시소자
KR20000003173A (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20020074056A (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
KR100669077B1 (ko) 액정표시장치 액티브패널의 구조 및 그 제조방법
KR20030077372A (ko) 액정표시장치용 어레이기판과 박막트랜지스터 제조방법
KR100577777B1 (ko) 박막 트랜지스터 액정표시소자의 트랜스퍼 형성방법
KR100885839B1 (ko) 액정 표시 소자
KR100848551B1 (ko) 액정표시소자의 박막트랜지스터 어레이 구조
KR100476048B1 (ko) 박막 트랜지스터 액정표시소자의 제조방법
KR20000045306A (ko) 박막 트랜지스터 액정표시소자의 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR100621858B1 (ko) 액정표시소자의 제조방법
KR20040059705A (ko) 액정표시장치
KR20000038544A (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100656904B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191113

Year of fee payment: 14