JPH11119260A - 超高開口率液晶表示素子とその製造方法 - Google Patents
超高開口率液晶表示素子とその製造方法Info
- Publication number
- JPH11119260A JPH11119260A JP10180549A JP18054998A JPH11119260A JP H11119260 A JPH11119260 A JP H11119260A JP 10180549 A JP10180549 A JP 10180549A JP 18054998 A JP18054998 A JP 18054998A JP H11119260 A JPH11119260 A JP H11119260A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- crystal display
- display device
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 239000000463 material Substances 0.000 claims abstract description 11
- 239000010408 film Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000011521 glass Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 33
- 238000009413 insulation Methods 0.000 abstract 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 蓄積容量を増加させ開口率を向上させること
ができる超高開口率液晶表示素子及びその製造方法を提
供する。 【構成】 透明な絶縁基板；絶縁基板上に交差形成され
一対のゲートライン及び一対のデータラインによって境
界になる領域として単位画素を定義するゲートライン及
びデータライン；ゲートライン及びデータラインにより
形成された画素領域に第１電極；記第１電極の上部に形
成された第１絶縁層；第１絶縁層の上部の所定部分に形
成された第２電極；第２電極、データライン及びゲート
ラインと一定の間隔をおいて単位画素領域内に形成さ
れ、第１電極と電気的にコンタクトされる第１透明電
極；第１透明電極と第２電極とを含む第１絶縁膜の上部
に形成された第２絶縁層；第２絶縁層の上部に形成さ
れ、単位画素領域、ゲートライン及びデータラインと部
分的にオーバーラップされ、第２絶縁層を通じて第２電
極とコンタクトされる第２透明電極；及び第２透明電極
と電気的に連結したスイッチング素子を備える。
ができる超高開口率液晶表示素子及びその製造方法を提
供する。 【構成】 透明な絶縁基板；絶縁基板上に交差形成され
一対のゲートライン及び一対のデータラインによって境
界になる領域として単位画素を定義するゲートライン及
びデータライン；ゲートライン及びデータラインにより
形成された画素領域に第１電極；記第１電極の上部に形
成された第１絶縁層；第１絶縁層の上部の所定部分に形
成された第２電極；第２電極、データライン及びゲート
ラインと一定の間隔をおいて単位画素領域内に形成さ
れ、第１電極と電気的にコンタクトされる第１透明電
極；第１透明電極と第２電極とを含む第１絶縁膜の上部
に形成された第２絶縁層；第２絶縁層の上部に形成さ
れ、単位画素領域、ゲートライン及びデータラインと部
分的にオーバーラップされ、第２絶縁層を通じて第２電
極とコンタクトされる第２透明電極；及び第２透明電極
と電気的に連結したスイッチング素子を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、平板表示素子中の
一つであるＴＦＴ−ＬＣＤ(Thin FilmTransistor-Liqui
d Crystal Display) に関し、より具体的には、２階の
透明電極を有する超高開口率液晶表示素子とその製造方
法に関する。
一つであるＴＦＴ−ＬＣＤ(Thin FilmTransistor-Liqui
d Crystal Display) に関し、より具体的には、２階の
透明電極を有する超高開口率液晶表示素子とその製造方
法に関する。
【０００２】
【従来の技術】ＴＦＴ−ＬＣＤにおいて、容量が増加す
るに従いバッテリーの効率が徐々に低下している。この
ようなバッテリー効率の低下を解決するための一つの方
法として液晶パネルの透過度を向上させる方法がある。
るに従いバッテリーの効率が徐々に低下している。この
ようなバッテリー効率の低下を解決するための一つの方
法として液晶パネルの透過度を向上させる方法がある。
【０００３】液晶パネルの透過度を向上させる方法とし
て、液晶パネルの開口率を向上させる方法や高透過偏光
板の開発及び高透過カラーフィルターの使用などがあ
る。こうした方法の中で、液晶パネルの開口率を向上さ
せる方法が最近盛んに研究されている。
て、液晶パネルの開口率を向上させる方法や高透過偏光
板の開発及び高透過カラーフィルターの使用などがあ
る。こうした方法の中で、液晶パネルの開口率を向上さ
せる方法が最近盛んに研究されている。
【０００４】図１は従来のＴＦＴ−ＬＣＤの平面構造を
示したものである。図１を参照して従来の液晶表示素子
の平面構造を説明すると、ガラス基板のような透明な絶
縁基板１上にゲートライン１０とデータライン２０がク
ロスして形成され、このゲートライン１０とデータライ
ン２０が交差する部分に、前記ゲートライン１０及びデ
ータライン２０が連結した薄膜トランジスタ３０が配列
される。
示したものである。図１を参照して従来の液晶表示素子
の平面構造を説明すると、ガラス基板のような透明な絶
縁基板１上にゲートライン１０とデータライン２０がク
ロスして形成され、このゲートライン１０とデータライ
ン２０が交差する部分に、前記ゲートライン１０及びデ
ータライン２０が連結した薄膜トランジスタ３０が配列
される。
【０００５】そして、ゲートライン１０とデータライン
２０により形成された空間に、前記ゲートライン１０及
びデータライン２０と一定の間隔を置いて画素電極４０
が、前記薄膜トランジスタ３０に連結して配列され、蓄
積キャパシタ５０の下部電極である蓄積電極３１ｂが前
記ゲートライン１０と並んで配列された平面構造を有す
る。
２０により形成された空間に、前記ゲートライン１０及
びデータライン２０と一定の間隔を置いて画素電極４０
が、前記薄膜トランジスタ３０に連結して配列され、蓄
積キャパシタ５０の下部電極である蓄積電極３１ｂが前
記ゲートライン１０と並んで配列された平面構造を有す
る。
【０００６】図２は図１の２０２−２０２′線にそって
切断された概略断面図であって、薄膜トランジスタ３０
の領域を示す。図２を参照して薄膜トランジスタ３０の
断面構造を調べてみれば、前記絶縁基板１上に絶縁膜２
が形成され、その上にはゲートライン１０から延長形成
されたゲート電極３１ａが形成され、ゲート３１ａを含
む絶縁膜２上にはゲート絶縁膜３２が形成される。
切断された概略断面図であって、薄膜トランジスタ３０
の領域を示す。図２を参照して薄膜トランジスタ３０の
断面構造を調べてみれば、前記絶縁基板１上に絶縁膜２
が形成され、その上にはゲートライン１０から延長形成
されたゲート電極３１ａが形成され、ゲート３１ａを含
む絶縁膜２上にはゲート絶縁膜３２が形成される。
【０００７】また、ゲート絶縁膜３２上には非晶質シリ
コン等からなる半導体層３３が形成されており、前記ゲ
ート３１ａに対応する半導体層３３上にはエッチストッ
パ３４が形成されており、前記エッチストッパ３４の上
面が露出されるようにソース／ドレイン電極３６，３７
が形成され、ソース／ドレイン電極３６，３７と半導体
層３４との間には不純物のドーピングされた非晶質シリ
コン等からなるオーミック層３５が形成された構造を有
する。
コン等からなる半導体層３３が形成されており、前記ゲ
ート３１ａに対応する半導体層３３上にはエッチストッ
パ３４が形成されており、前記エッチストッパ３４の上
面が露出されるようにソース／ドレイン電極３６，３７
が形成され、ソース／ドレイン電極３６，３７と半導体
層３４との間には不純物のドーピングされた非晶質シリ
コン等からなるオーミック層３５が形成された構造を有
する。
【０００８】図３は図１の２０３−２０３′線に沿う断
面構造を示したもので、蓄積キャパシタ５０領域の断面
構造を示したものである。図３を参照すれば、蓄積キャ
パシタ５０は前記絶縁基板１上に絶縁膜２が形成され、
その上にはゲート電極３１ａと同じ物質からなる下部電
極である蓄積電極３１ｂが形成され、前記蓄積３１ｂを
含んだ前記絶縁膜２上に蓄積キャパシタの誘電体膜で作
用するゲート絶縁膜３２が形成され、誘電体膜のゲート
絶縁膜３２上には上部電極で作用する画素電極４０が形
成された構造を有する。
面構造を示したもので、蓄積キャパシタ５０領域の断面
構造を示したものである。図３を参照すれば、蓄積キャ
パシタ５０は前記絶縁基板１上に絶縁膜２が形成され、
その上にはゲート電極３１ａと同じ物質からなる下部電
極である蓄積電極３１ｂが形成され、前記蓄積３１ｂを
含んだ前記絶縁膜２上に蓄積キャパシタの誘電体膜で作
用するゲート絶縁膜３２が形成され、誘電体膜のゲート
絶縁膜３２上には上部電極で作用する画素電極４０が形
成された構造を有する。
【０００９】図１乃至図３に示したような従来の液晶表
示素子は、画素電極４０が信号線であるデータライン２
０と一定距離、例えば数μｍ程度の距離を置いて分離さ
せ形成したのに対し、本願においては、点線（図１参
照）で表示したように、画素電極４０とデータライン２
０がオーバーラップして形成される場合には、画素電極
４０とデータライン２０間に寄生容量が存在して垂直ク
ロストーク(cross-talk)が発生するためである。
示素子は、画素電極４０が信号線であるデータライン２
０と一定距離、例えば数μｍ程度の距離を置いて分離さ
せ形成したのに対し、本願においては、点線（図１参
照）で表示したように、画素電極４０とデータライン２
０がオーバーラップして形成される場合には、画素電極
４０とデータライン２０間に寄生容量が存在して垂直ク
ロストーク(cross-talk)が発生するためである。
【００１０】
【発明が解決しようとする課題】画素電極４０とデータ
ライン２０のオーバーラップ時に発生するクロストーク
は、フリッカー(flicker) 現象を惹起し、素子の画質が
低下するという問題点があった。
ライン２０のオーバーラップ時に発生するクロストーク
は、フリッカー(flicker) 現象を惹起し、素子の画質が
低下するという問題点があった。
【００１１】前記クロストークの発生がなく画素電極４
０とデータライン２０をオーバーラップさせ開口率を向
上させるための方法として、蓄積キャパシタ５０の上部
電極である画素電極４０と下部電極３１ｂとの間に形成
されたゲート絶縁膜３２として低誘電常数を有する誘電
体膜を使用する方法が提示された。
０とデータライン２０をオーバーラップさせ開口率を向
上させるための方法として、蓄積キャパシタ５０の上部
電極である画素電極４０と下部電極３１ｂとの間に形成
されたゲート絶縁膜３２として低誘電常数を有する誘電
体膜を使用する方法が提示された。
【００１２】上記の低誘電常数の有する誘電体膜を用い
る方法は、画素電極４０をデータライン２０とオーバー
ラップさせ形成することが可能なので、８０% 以上の超
高開口率が得られた。しかし、前記の方法は超高開口率
を得るために誘電体膜として低誘電常数の有する物質を
用いるので、蓄積キャパシタの容量を低下させるという
問題点があった。
る方法は、画素電極４０をデータライン２０とオーバー
ラップさせ形成することが可能なので、８０% 以上の超
高開口率が得られた。しかし、前記の方法は超高開口率
を得るために誘電体膜として低誘電常数の有する物質を
用いるので、蓄積キャパシタの容量を低下させるという
問題点があった。
【００１３】本発明は、前記の問題点を解決するための
もので、蓄積容量を増大させ超高開口率が得られる超高
開口率液晶表示素子とその製造方法を提供することをそ
の目的としている。
もので、蓄積容量を増大させ超高開口率が得られる超高
開口率液晶表示素子とその製造方法を提供することをそ
の目的としている。
【００１４】
【課題を解決するための手段】本発明の一側面によれ
ば、液晶表示素子は、透明な絶縁基板；前記絶縁基板上
に交差形成され、一対のゲートライン及び一対のデータ
ラインによって境界になる領域として単位画素を定義す
なわち区画するゲートライン及びデータライン；前記ゲ
ートライン及びデータラインにより形成された画素領域
に、前記ゲートラインと並んで配列された第１電極；前
記第１電極の上部に形成された第１絶縁層；前記第１絶
縁層の上部の所定部分に形成された第２電極；前記第２
電極、前記データライン及びゲートラインと一定の間隔
をおいて前記単位画素領域内に形成され、第１電極と電
気的にコンタクトされる第１透明電極；前記第１透明電
極と前記第２電極とを含む前記第１絶縁膜の上部に形成
された第２絶縁層；前記第２絶縁層の上部に形成され、
前記単位画素領域、前記ゲートライン及び前記データラ
インと部分的にオーバーラップされ、前記第２絶縁層を
通じて前記第２電極とコンタクトされる第２透明電極；
及び前記第２透明電極と電気的に連結したスイッチング
素子を含む。
ば、液晶表示素子は、透明な絶縁基板；前記絶縁基板上
に交差形成され、一対のゲートライン及び一対のデータ
ラインによって境界になる領域として単位画素を定義す
なわち区画するゲートライン及びデータライン；前記ゲ
ートライン及びデータラインにより形成された画素領域
に、前記ゲートラインと並んで配列された第１電極；前
記第１電極の上部に形成された第１絶縁層；前記第１絶
縁層の上部の所定部分に形成された第２電極；前記第２
電極、前記データライン及びゲートラインと一定の間隔
をおいて前記単位画素領域内に形成され、第１電極と電
気的にコンタクトされる第１透明電極；前記第１透明電
極と前記第２電極とを含む前記第１絶縁膜の上部に形成
された第２絶縁層；前記第２絶縁層の上部に形成され、
前記単位画素領域、前記ゲートライン及び前記データラ
インと部分的にオーバーラップされ、前記第２絶縁層を
通じて前記第２電極とコンタクトされる第２透明電極；
及び前記第２透明電極と電気的に連結したスイッチング
素子を含む。
【００１５】本発明の他の側面によれば、液晶表示素子
は、透明な絶縁基板；前記絶縁基板上に交差形成され、
一対のゲートライン及び一対データラインによって境界
になる領域として単位画素を定義するゲートライン及び
データライン；前記ゲートライン及びデータラインによ
り形成された画素領域に、前記ゲートラインと並んで配
列され、第１幅を有する第１部分と第２幅を有する第２
部分とを含み、前記第１幅が第２幅より小さい第１電
極；前記第１電極の上部に形成された第１絶縁層；前記
第１電極の第２部分の上部の所定部分に形成された第２
電極；前記第２電極、前記データライン及びゲートライ
ンと一定の間隔をおいて前記単位画素領域内に形成さ
れ、前記第１電極と電気的にコンタクトされた第１透明
電極；前記第１透明電極と前記第２電極とを含む前記第
１絶縁膜の上部に形成された第２絶縁層；前記第２絶縁
層の上部に形成され、前記単位画素領域、前記ゲートラ
イン及び前記データラインと部分的にオーバーラップさ
れ、前記第２絶縁層を通じて前記第２電極とコンタクト
される第２透明電極；及び前記第２透明電極と電気的に
連結したスイッチング素子を含む。
は、透明な絶縁基板；前記絶縁基板上に交差形成され、
一対のゲートライン及び一対データラインによって境界
になる領域として単位画素を定義するゲートライン及び
データライン；前記ゲートライン及びデータラインによ
り形成された画素領域に、前記ゲートラインと並んで配
列され、第１幅を有する第１部分と第２幅を有する第２
部分とを含み、前記第１幅が第２幅より小さい第１電
極；前記第１電極の上部に形成された第１絶縁層；前記
第１電極の第２部分の上部の所定部分に形成された第２
電極；前記第２電極、前記データライン及びゲートライ
ンと一定の間隔をおいて前記単位画素領域内に形成さ
れ、前記第１電極と電気的にコンタクトされた第１透明
電極；前記第１透明電極と前記第２電極とを含む前記第
１絶縁膜の上部に形成された第２絶縁層；前記第２絶縁
層の上部に形成され、前記単位画素領域、前記ゲートラ
イン及び前記データラインと部分的にオーバーラップさ
れ、前記第２絶縁層を通じて前記第２電極とコンタクト
される第２透明電極；及び前記第２透明電極と電気的に
連結したスイッチング素子を含む。
【００１６】本発明の更に他の側面によれば、液晶表示
素子の製造方法は、透明絶縁基板上にゲートライン、ゲ
ート電極及び前記ゲートラインと第１間隔だけ分離さ
れ、前記ゲートラインと平行な第１電極を形成する段
階；前記ゲートライン及び前記第１電極を含む結果物の
基板全面に第１絶縁膜を形成する工程；前記ゲート電極
の上部の前記第１絶縁膜上の所定部分に半導体層を形成
する段階；前記第１電極の上部の第１絶縁膜をエティン
グして第１貫通ホールを形成する段階；前記第１貫通ホ
ールを通じて前記第１電極とコンタクトされる第１透明
画素電極を形成する段階；前記第１絶縁膜の上部の所定
部分に第２電極、前記ゲートラインと垂直し前記第１透
明画素電極と所定間隔だけ分離されたデータライン、及
び前記半導体層の上部に互いに所定間隔だけ分離された
ソース／ドレイン電極を同時に形成する段階；基板全面
に亘って第２絶縁膜を形成する工程；前記第２絶縁膜の
上部の所定部分に前記ドレイン電極及び前記第２電極の
所定部分を露出する第２、第３貫通ホールを形成する段
階；及び前記第２、第３貫通ホールを通じて、前記ドレ
イン電極及び前記第２電極とコンタクトされ、前記ゲー
トライン及び前記データラインと部分的に重なる第２透
明画素電極を前記第２絶縁膜の上部に形成する段階を含
む。
素子の製造方法は、透明絶縁基板上にゲートライン、ゲ
ート電極及び前記ゲートラインと第１間隔だけ分離さ
れ、前記ゲートラインと平行な第１電極を形成する段
階；前記ゲートライン及び前記第１電極を含む結果物の
基板全面に第１絶縁膜を形成する工程；前記ゲート電極
の上部の前記第１絶縁膜上の所定部分に半導体層を形成
する段階；前記第１電極の上部の第１絶縁膜をエティン
グして第１貫通ホールを形成する段階；前記第１貫通ホ
ールを通じて前記第１電極とコンタクトされる第１透明
画素電極を形成する段階；前記第１絶縁膜の上部の所定
部分に第２電極、前記ゲートラインと垂直し前記第１透
明画素電極と所定間隔だけ分離されたデータライン、及
び前記半導体層の上部に互いに所定間隔だけ分離された
ソース／ドレイン電極を同時に形成する段階；基板全面
に亘って第２絶縁膜を形成する工程；前記第２絶縁膜の
上部の所定部分に前記ドレイン電極及び前記第２電極の
所定部分を露出する第２、第３貫通ホールを形成する段
階；及び前記第２、第３貫通ホールを通じて、前記ドレ
イン電極及び前記第２電極とコンタクトされ、前記ゲー
トライン及び前記データラインと部分的に重なる第２透
明画素電極を前記第２絶縁膜の上部に形成する段階を含
む。
【００１７】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づき詳細に説明すれば次の通りである。図４
は、本発明の実施の形態による超高開口率液晶表示素子
の平面図を示したものである。図４を参照して本発明の
超高開口率液晶表示素子の平面構造を説明する。先ず、
ガラス基板のような透明な絶縁基板２００上にゲートラ
イン６０とデータライン７０がクロスして長く延長形成
され、これらクロスされる部分に前記ゲートライン６０
及びデータ ライン７０が連結した薄膜トランジスタ８
０が配列される。
図面に基づき詳細に説明すれば次の通りである。図４
は、本発明の実施の形態による超高開口率液晶表示素子
の平面図を示したものである。図４を参照して本発明の
超高開口率液晶表示素子の平面構造を説明する。先ず、
ガラス基板のような透明な絶縁基板２００上にゲートラ
イン６０とデータライン７０がクロスして長く延長形成
され、これらクロスされる部分に前記ゲートライン６０
及びデータ ライン７０が連結した薄膜トランジスタ８
０が配列される。
【００１８】そして、ゲートライン６０とデータライン
７０により形成された画素領域の中央部には、第１電極
または蓄積キャパシタ用下部電極８１ｂがゲートライン
６０と平行に配列されている。第１電極８１ｂは、充分
なキャパシタンスの確保のため、データライン７０から
遠く離れた部分( 以下、第１部分という）と、前記デー
タライン７０に近い部分( 以下、第２部分という) とか
ら構成され、前記第２部分は前記第１部分より幅の広い
四角板の構造を有する。第１電極８１ｂの第２部分の上
部には、第２部分より少ない面積を有する四角板構造の
第２電極８７が絶縁膜( 図示せず) を介在した状態に配
列されている。ゲートライン６０及びデータライン７０
によって定義される画素領域には、ゲートライン６０及
びデータライン７０、第１電極８１ｂの第２部分及び薄
膜トランジスタ８０と各々所定間隔だけ離隔され、第１
電極８１ｂの第１部分とはオーバーラップされる透明な
第３電極または第１画素電極９１が配列されている。第
１画素電極９１の上部には、第１画素電極９１及び第１
電極８１ｂと完全にオーバーラップされ、ゲートライン
６０及びデータライン７０とは部分的にオーバーラップ
される第４電極または第２画素電極９３がそれらの間
に、絶縁膜( 図示せず) を介在した状態に配列されてい
る。第１電極８１ｂの第１部分は、その上部の第１画素
電極９１とコンタクト（Ｃ１）されており、第１電極８
１ｂの第２部分は、その上部の第２電極８７とコンタク
ト（Ｃ２）されている。薄膜トランジスタ８０は、デー
タライン７０から延びたソース電極８４，前記ソース電
極８４と所定間隔だけ離隔されたドレイン電極８５，ゲ
ートライン６０の一部であるゲート電極８１ａ，及びソ
ース電極８４とドレイン電極８５間のキャリア電送のた
めのチャンネル層８３を含む。薄膜トランジスタのドレ
イン電極８５は、その上部の第２画素電極９３とコンタ
クト（Ｃ３）されている。
７０により形成された画素領域の中央部には、第１電極
または蓄積キャパシタ用下部電極８１ｂがゲートライン
６０と平行に配列されている。第１電極８１ｂは、充分
なキャパシタンスの確保のため、データライン７０から
遠く離れた部分( 以下、第１部分という）と、前記デー
タライン７０に近い部分( 以下、第２部分という) とか
ら構成され、前記第２部分は前記第１部分より幅の広い
四角板の構造を有する。第１電極８１ｂの第２部分の上
部には、第２部分より少ない面積を有する四角板構造の
第２電極８７が絶縁膜( 図示せず) を介在した状態に配
列されている。ゲートライン６０及びデータライン７０
によって定義される画素領域には、ゲートライン６０及
びデータライン７０、第１電極８１ｂの第２部分及び薄
膜トランジスタ８０と各々所定間隔だけ離隔され、第１
電極８１ｂの第１部分とはオーバーラップされる透明な
第３電極または第１画素電極９１が配列されている。第
１画素電極９１の上部には、第１画素電極９１及び第１
電極８１ｂと完全にオーバーラップされ、ゲートライン
６０及びデータライン７０とは部分的にオーバーラップ
される第４電極または第２画素電極９３がそれらの間
に、絶縁膜( 図示せず) を介在した状態に配列されてい
る。第１電極８１ｂの第１部分は、その上部の第１画素
電極９１とコンタクト（Ｃ１）されており、第１電極８
１ｂの第２部分は、その上部の第２電極８７とコンタク
ト（Ｃ２）されている。薄膜トランジスタ８０は、デー
タライン７０から延びたソース電極８４，前記ソース電
極８４と所定間隔だけ離隔されたドレイン電極８５，ゲ
ートライン６０の一部であるゲート電極８１ａ，及びソ
ース電極８４とドレイン電極８５間のキャリア電送のた
めのチャンネル層８３を含む。薄膜トランジスタのドレ
イン電極８５は、その上部の第２画素電極９３とコンタ
クト（Ｃ３）されている。
【００１９】図５は図４の２０５−２０５′線に沿って
切断した断面図であって、第１電極８１ｂの上部には高
誘電率を有する第１絶縁膜８２が覆われている。第１絶
縁膜８２の所定部分には貫通ホール１０２が形成されて
おり、第１画素電極９１はこの貫通ホール１０２を通じ
て第１電極８１ｂとコンタクト（Ｃ１）を形成してい
る。第１絶縁膜８２の上部表面の所定部分には第２電極
８７が形成されている。第１画素電極９１と第２電極８
７とを含む第１絶縁膜８２の上部には、２．５〜３．６
範囲の低誘電常数を有する第２絶縁膜９２が形成されて
いる。第２絶縁膜９２の上部には第２画素電極９３が形
成されている。第２画素電極９３は、第２電極８７の上
部に形成された貫通ホール１０４を通じて第２電極８７
とコンタクト（Ｃ２）されている。前記の構造により、
第１画素電極９１，第２画素電極９３及びこれら間に介
在された第２絶縁膜９２によって第１蓄積キャパシタＳ
Ｃ１が形成され、第１電極８１ｂ，第２電極８７及びこ
れら間に介在された第１絶縁膜８２により第２蓄積キャ
パシタＳＣ２が形成される。前記の実施の形態から、蓄
積キャパシタ１００は２個のキャパシタＳＣ１，ＳＣ２
が並列に連結した構造を有する。
切断した断面図であって、第１電極８１ｂの上部には高
誘電率を有する第１絶縁膜８２が覆われている。第１絶
縁膜８２の所定部分には貫通ホール１０２が形成されて
おり、第１画素電極９１はこの貫通ホール１０２を通じ
て第１電極８１ｂとコンタクト（Ｃ１）を形成してい
る。第１絶縁膜８２の上部表面の所定部分には第２電極
８７が形成されている。第１画素電極９１と第２電極８
７とを含む第１絶縁膜８２の上部には、２．５〜３．６
範囲の低誘電常数を有する第２絶縁膜９２が形成されて
いる。第２絶縁膜９２の上部には第２画素電極９３が形
成されている。第２画素電極９３は、第２電極８７の上
部に形成された貫通ホール１０４を通じて第２電極８７
とコンタクト（Ｃ２）されている。前記の構造により、
第１画素電極９１，第２画素電極９３及びこれら間に介
在された第２絶縁膜９２によって第１蓄積キャパシタＳ
Ｃ１が形成され、第１電極８１ｂ，第２電極８７及びこ
れら間に介在された第１絶縁膜８２により第２蓄積キャ
パシタＳＣ２が形成される。前記の実施の形態から、蓄
積キャパシタ１００は２個のキャパシタＳＣ１，ＳＣ２
が並列に連結した構造を有する。
【００２０】図６は、図４の２０６−２０６′線に沿っ
て切断された断面図であって、薄膜トランジスタ８０領
域の断面構造を示す。図６を参照すれば、薄膜トランジ
スタ８０は、絶縁基板２００の上部に形成されたゲート
電極８１ａ，ゲート電極８１ａ及び第１電極８１ｂを絶
縁するための第１絶縁層８２，前記絶縁層８２の上部に
形成され例えば非晶質半導体から作られた半導体層８
３，半導体層８３の上部に形成され互いに所定間隔だけ
離隔されたソース電極８４，及びドレイン電極８５を含
む。ドレイン電極は、第２絶縁層９２に形成された貫通
ホール１０６を通じて第２画素電極９３とコンタクト
（Ｃ３）されている。画素電極９３は、図５の断面図で
説明したように、貫通ホール１０４を通じて第２電極８
７とコンタクトされている。
て切断された断面図であって、薄膜トランジスタ８０領
域の断面構造を示す。図６を参照すれば、薄膜トランジ
スタ８０は、絶縁基板２００の上部に形成されたゲート
電極８１ａ，ゲート電極８１ａ及び第１電極８１ｂを絶
縁するための第１絶縁層８２，前記絶縁層８２の上部に
形成され例えば非晶質半導体から作られた半導体層８
３，半導体層８３の上部に形成され互いに所定間隔だけ
離隔されたソース電極８４，及びドレイン電極８５を含
む。ドレイン電極は、第２絶縁層９２に形成された貫通
ホール１０６を通じて第２画素電極９３とコンタクト
（Ｃ３）されている。画素電極９３は、図５の断面図で
説明したように、貫通ホール１０４を通じて第２電極８
７とコンタクトされている。
【００２１】図６には示されないが、半導体層８３上に
は、図２のようにエッチストッパが形成されることがあ
り、ソース／ドレイン電極８４，８５と半導体層８３の
との間にはオーミックコンタクトのためのドーピングさ
れた非晶質シリコン層、たとえばｎ＋ ａ- Ｓｉ層が介
在されることもある。
は、図２のようにエッチストッパが形成されることがあ
り、ソース／ドレイン電極８４，８５と半導体層８３の
との間にはオーミックコンタクトのためのドーピングさ
れた非晶質シリコン層、たとえばｎ＋ ａ- Ｓｉ層が介
在されることもある。
【００２２】上述した構成を有する本発明の液晶表示素
子は、図７の等価回路図に示したように、第１画素電極
９１，第２画素電極９３，及びこれら間に介在された第
２絶縁膜９２によって形成された第１蓄積キャパシタＳ
Ｃ１と、第１電極８１ｂ，第２電極８７，及びこれら間
に介在された第１絶縁膜８２によって形成された第２蓄
積キャパシタＳＣ２とが液晶キャパシタＣＬＣに並列連
結された構成を有する。従って、本発明の液晶表示装置
は充分な蓄積キャパシタンスが確保できることになる。
そして、第１透明電極９１は、データライン７０とオー
バーラップされないので、クロストークが防止できると
同時に、誘電体膜として高誘電常数を有する物質が用い
られ、蓄積キャパシタの蓄積容量を増大させることにな
る。
子は、図７の等価回路図に示したように、第１画素電極
９１，第２画素電極９３，及びこれら間に介在された第
２絶縁膜９２によって形成された第１蓄積キャパシタＳ
Ｃ１と、第１電極８１ｂ，第２電極８７，及びこれら間
に介在された第１絶縁膜８２によって形成された第２蓄
積キャパシタＳＣ２とが液晶キャパシタＣＬＣに並列連
結された構成を有する。従って、本発明の液晶表示装置
は充分な蓄積キャパシタンスが確保できることになる。
そして、第１透明電極９１は、データライン７０とオー
バーラップされないので、クロストークが防止できると
同時に、誘電体膜として高誘電常数を有する物質が用い
られ、蓄積キャパシタの蓄積容量を増大させることにな
る。
【００２３】また、画素電極で作用する第２透明電極９
３は、データラインとオーバーラップされるように形成
され開口率を向上させると同時に、その下部の誘電体膜
で作用する絶縁膜９２として低誘電常数の有する物質を
用いることにより、オーバーラップ時に発生するクロス
トークを防止できることになる。
３は、データラインとオーバーラップされるように形成
され開口率を向上させると同時に、その下部の誘電体膜
で作用する絶縁膜９２として低誘電常数の有する物質を
用いることにより、オーバーラップ時に発生するクロス
トークを防止できることになる。
【００２４】即ち、本発明の液晶表示素子は、透明電極
であるＩＴＯ電極を２階構造で用いて、蓄積キャパシタ
１００を並列配列することにより、蓄積容量を増大させ
ると同時に超高開口率が得られる。
であるＩＴＯ電極を２階構造で用いて、蓄積キャパシタ
１００を並列配列することにより、蓄積容量を増大させ
ると同時に超高開口率が得られる。
【００２５】上述した構造を有する液晶表示素子の製造
方法を、添付の図面を参照しながら説明すれば次の通り
である。先ず、透明な絶縁基板２００上にゲート金属物
質を蒸着しパターニングするゲートライン６０，薄膜ト
ランジスタ８０のゲート電極８１ａ，及び第２キャパシ
タＳＣ２の下部電極で作用する第１電極８１ｂを形成す
る。
方法を、添付の図面を参照しながら説明すれば次の通り
である。先ず、透明な絶縁基板２００上にゲート金属物
質を蒸着しパターニングするゲートライン６０，薄膜ト
ランジスタ８０のゲート電極８１ａ，及び第２キャパシ
タＳＣ２の下部電極で作用する第１電極８１ｂを形成す
る。
【００２６】続いて、基板２００の全面に高誘電率を有
する物質からなるゲート絶縁膜８２を形成した後、通常
の方法で非晶質シリコン膜などからなる半導体層８３を
形成する。次に、第１電極８１ｂの上面が露出されるよ
うにゲート絶縁膜８２をエッチングして第１貫通ホール
１０２を形成する。ＩＴＯ膜を１次に基板全面に蒸着し
てからパターニングし、下部の第１電極８１ｂとコンタ
クト（Ｃ１）される第１透明電極９１を図５のように形
成する。次に、ソース／ドレイン電極用金属を蒸着して
からパターニングし、前記第１透明電極９１と離れてゲ
ート絶縁膜８２上にデータライン７０を形成すると同時
に、データラインから延びたソース電極８４及びドレイ
ン電極８５を形成し、前記第１電極８１ｂの上部のゲー
ト絶縁膜８２上に第２キャパシタＳＣ２の形成のための
第２電極８７を形成する。
する物質からなるゲート絶縁膜８２を形成した後、通常
の方法で非晶質シリコン膜などからなる半導体層８３を
形成する。次に、第１電極８１ｂの上面が露出されるよ
うにゲート絶縁膜８２をエッチングして第１貫通ホール
１０２を形成する。ＩＴＯ膜を１次に基板全面に蒸着し
てからパターニングし、下部の第１電極８１ｂとコンタ
クト（Ｃ１）される第１透明電極９１を図５のように形
成する。次に、ソース／ドレイン電極用金属を蒸着して
からパターニングし、前記第１透明電極９１と離れてゲ
ート絶縁膜８２上にデータライン７０を形成すると同時
に、データラインから延びたソース電極８４及びドレイ
ン電極８５を形成し、前記第１電極８１ｂの上部のゲー
ト絶縁膜８２上に第２キャパシタＳＣ２の形成のための
第２電極８７を形成する。
【００２７】基板全面に２．５乃至３．６の低誘電常数
を有する感光性保護膜からなる誘電体膜９２を１乃至３
μｍの厚さでスピンコーティングし、前記第２電極８７
及びドレイン電極８５が露出されるようにパターニング
し、第２貫通ホール１０４及び第３貫通ホール１０６を
形成する。
を有する感光性保護膜からなる誘電体膜９２を１乃至３
μｍの厚さでスピンコーティングし、前記第２電極８７
及びドレイン電極８５が露出されるようにパターニング
し、第２貫通ホール１０４及び第３貫通ホール１０６を
形成する。
【００２８】ＩＴＯ膜を２次に基板全面に蒸着してから
パターニングし、第２貫通ホール１０４を通じて第２電
極８７とコンタクト（Ｃ２）され、第３貫通ホール１０
６を通じて薄膜トランジスタ８０のドレイン電極８５と
コンタクト（Ｃ３）される第２画素電極９３を形成す
る。この時、第２画素電極９３は前記データライン７０
及びゲートライン６０とオーバーラップされるように形
成する。
パターニングし、第２貫通ホール１０４を通じて第２電
極８７とコンタクト（Ｃ２）され、第３貫通ホール１０
６を通じて薄膜トランジスタ８０のドレイン電極８５と
コンタクト（Ｃ３）される第２画素電極９３を形成す
る。この時、第２画素電極９３は前記データライン７０
及びゲートライン６０とオーバーラップされるように形
成する。
【００２９】以上から本発明は、その望ましい実施の形
態を中心として説明したが、当業者においては、本発明
の技術的思想を逸脱しない範囲において、前記実施の形
態に対し多様な変更や修正が可能であることは当然であ
る。
態を中心として説明したが、当業者においては、本発明
の技術的思想を逸脱しない範囲において、前記実施の形
態に対し多様な変更や修正が可能であることは当然であ
る。
【００３０】
【発明の効果】上述したように本発明によれば、蓄積キ
ャパシタは２個のキャパシタを並列構成し、蓄積キャパ
シタの誘電体膜として高誘電常数を有する絶縁膜を用い
ることにより、蓄積キャパシタの蓄積容量を増大させる
だけでなく、クロストークの発生が防止できる。
ャパシタは２個のキャパシタを並列構成し、蓄積キャパ
シタの誘電体膜として高誘電常数を有する絶縁膜を用い
ることにより、蓄積キャパシタの蓄積容量を増大させる
だけでなく、クロストークの発生が防止できる。
【００３１】また、画素電極であるＩＴＯ膜をデータラ
インとオーバーラップするように形成して開口率を向上
させると同時に、誘電体膜として低誘電常数を有する絶
縁膜を用いることにより、クロストークの発生が防止で
きる。従って、高画質の超高開口率を有する液晶表示素
子が提供できる。
インとオーバーラップするように形成して開口率を向上
させると同時に、誘電体膜として低誘電常数を有する絶
縁膜を用いることにより、クロストークの発生が防止で
きる。従って、高画質の超高開口率を有する液晶表示素
子が提供できる。
【図１】従来のＴＦＴ−ＬＣＤの平面構造図である。
【図２】図１の２０２−２０２′線に沿うＴＦＴ−ＬＣ
Ｄの断面構造図である。
Ｄの断面構造図である。
【図３】図１の２０３−２０３′線に沿うＴＦＴ−ＬＣ
Ｄの断面構造図である。
Ｄの断面構造図である。
【図４】本発明の実施の形態による２階のＩＴＯ構造を
有する超高開口率液晶表示素子の平面構造図である。
有する超高開口率液晶表示素子の平面構造図である。
【図５】図４の２０５−２０５′線に沿う液晶表示素子
の断面構造図である。
の断面構造図である。
【図６】図４の２０６−２０６′線に沿う液晶表示素子
の断面構造図である。
の断面構造図である。
【図７】本発明の実施の形態によるＴＦＴ−ＬＣＤの等
価回路図である。
価回路図である。
２００ 絶縁基板 １００ 蓄積キャパシタ ６０ ゲートライン ７０ データライン ８０ 薄膜トランジスタ ９１ ＩＴＯ電極( 上部電極) ９２ 低誘電常数の誘電体膜 ９３ ＩＴＯ電極( 画素電極) ８１ａ ゲート電極 ８１ｂ 蓄積キャパシタの下部電極 ８２ ゲート絶縁膜 ８３ 半導体層 ８４ ソース電極 ８５ ドレイン電極 ８７ 蓄積キャパシタの上部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柳 奉 烈 大韓民国 江原▲道▼ 原州市 牛山洞 100番地 17号 33−３
Claims (25)
- 【請求項１】 透明な絶縁基板；前記絶縁基板上に交差
形成され、一対のゲートライン及び一対のデータライン
によって境界になる領域として単位画素を定義するゲー
トライン及びデータライン；前記ゲートライン及びデー
タラインにより形成された画素領域に、前記ゲートライ
ンと並んで配列された第１電極；前記第１電極の上部に
形成された第１絶縁層；前記第１絶縁層の上部の所定部
分に形成された第２電極；前記第２電極，前記データラ
イン及びゲートラインと一定の間隔をおいて前記単位画
素領域内に形成され、第１電極と電気的にコンタクトさ
れる第１透明電極；前記第１透明電極と前記第２電極と
を含む前記第１絶縁膜の上部に形成された第２絶縁層；
前記第２絶縁層の上部に形成され、前記単位画素領域，
前記ゲートライン及び前記データラインと部分的にオー
バーラップされ、前記第２絶縁層を通じて前記第２電極
とコンタクトされる第２透明電極；及び、 前記第２透明電極と電気的に連結したスイッチング素子
を含むことを特徴とする超開口率液晶表示素子。 - 【請求項２】 前記第１透明電極と第２透明電極は同じ
物質からなることを特徴とする請求項１記載の超高開口
率液晶表示素子。 - 【請求項３】 前記第１透明電極と第２透明電極はＩＴ
Ｏ膜からなることを特徴とする請求項２記載の超高開口
率液晶表示素子。 - 【請求項４】 前記第１電極はデータラインと同じ物質
からなることを特徴とする請求項１記載の超高開口率液
晶表示素子。 - 【請求項５】 前記絶縁基板はガラス基板であることを
特徴とする請求項１記載の超高開口率液晶表示素子。 - 【請求項６】 前記スイッチング素子は薄膜トランジス
タであることを特徴とする請求項１記載の超高開口率液
晶表示素子。 - 【請求項７】 前記第２絶縁層は、前記第１絶縁層より
低い誘電率を有することを特徴とする請求項１記載の超
高開口率液晶表示素子。 - 【請求項８】 前記第２絶縁層は、誘電常数が２．５乃
至３．６の誘電体膜であることを特徴とする請求項７記
載の超高開口率液晶表示素子。 - 【請求項９】 透明な絶縁基板；前記絶縁基板上に交差
形成され、一対のゲートライン及び一対データラインに
よって境界になる領域として単位画素を定義するゲート
ライン及びデータライン；前記ゲートライン及びデータ
ラインにより形成された画素領域に、前記ゲートライン
と並んで配列され、第１幅を有する第１部分と第２幅を
有する第２部分とを含み、前記第１幅が第２幅より小さ
い第１電極；前記第１電極の上部に形成された第１絶縁
層；前記第１電極の第２部分の上部の所定部分に形成さ
れた第２電極；前記第２電極，前記データライン及びゲ
ートラインと一定の間隔をおいて前記単位画素領域内に
形成され、前記第１電極と電気的にコンタクトされた第
１透明電極；前記第１透明電極と前記第２電極とを含む
前記第１絶縁膜の上部に形成された第２絶縁層；前記第
２絶縁層の上部に形成され、前記単位画素領域、前記ゲ
ートライン及び前記データラインと部分的にオーバーラ
ップされ、前記第２絶縁層を通じて前記第２電極とコン
タクトされる第２透明電極；及び前記第２透明電極と電
気的に連結したスイッチング素子を含むことを特徴とす
る超高開口率液晶表示素子。 - 【請求項１０】 前記第１透明電極と前記第２透明電極
は互いに同じ物質からなることを特徴とする請求項９記
載の超高開口率液晶表示素子。 - 【請求項１１】 前記第１透明電極と前記第２透明電極
はＩＴＯ膜からなることを特徴とする請求項１０記載の
超高開口率液晶表示素子。 - 【請求項１２】 前記第２絶縁層は、前記第１絶縁層よ
り低い誘電率を有することを特徴とする請求項９記載の
超高開口率液晶表示素子。 - 【請求項１３】 前記第２絶縁層は、誘電常数が２．５
乃至３．６の誘電体膜であることを特徴とする請求項１
２記載の超高開口率液晶表示素子。 - 【請求項１４】 前記第２絶縁層は感光膜であることを
特徴とする請求項１３記載の超高開口率液晶表示素子。 - 【請求項１５】 前記感光膜は１乃至３μｍの厚さを有
することを特徴とする請求項１４記載の超高開口率液晶
表示素子。 - 【請求項１６】 前記絶縁基板はガラス基板であること
を特徴とする請求項９記載の超高開口率液晶表示素子。 - 【請求項１７】 前記スイッチング素子は薄膜トランジ
スタであることを特徴とする請求項９記載の超高開口率
液晶表示素子。 - 【請求項１８】 前記第１電極の第２部分は四角構造で
あることを特徴とする請求項９記載の超高開口率液晶表
示素子。 - 【請求項１９】 前記第２電極は、前記第１電極の第２
部分より小さい面積を有し、前記第１部分の境界内に置
かれることを特徴とする請求項１８記載の超高開口率液
晶表示素子。 - 【請求項２０】 透明絶縁基板の上部に２階構造の透明
画素電極によって形成される第１キャパシタと、２階構
造の両電極によって形成される第２キャパシタとを含
み、前記第１，第２キャパシタがソース，ドレイン及び
ゲート電極を含む薄膜トランジスタに電気的に連結した
液晶表示素子を製造する方法において、 前記透明絶縁基板上にゲートライン，ゲート電極及び前
記ゲートラインと第１間隔だけ分離され、前記ゲートラ
インと平行な第１電極を形成する段階；前記ゲートライ
ン及び前記第１電極を含む結果物の基板全面に第１絶縁
膜を形成する工程；前記ゲート電極の上部の前記第１絶
縁膜上の所定部分に半導体層を形成する段階；前記第１
電極の上部の第１絶縁膜をエッチングして前記第１電極
の所定部分を露出する第１貫通ホールを形成する段階；
前記第１貫通ホールを通じて前記第１電極とコンタクト
される第１透明画素電極を形成する段階；前記第１絶縁
膜の上部の所定部分に第２電極，前記ゲートラインと垂
直し前記第１透明画素電極と所定間隔だけ分離されたデ
ータライン，及び前記半導体層の上部に互いに所定間隔
だけ分離されたソース／ドレイン電極を同時に形成する
段階；基板全面に亘って第２絶縁膜を形成する工程；前
記第２絶縁膜の上部の所定部分に前記ドレイン電極及び
前記第２電極の所定部分を露出する第２、第３貫通ホー
ルを形成する段階；及び前記第２，第３貫通ホールを通
じて、前記ドレイン電極及び前記第２電極とコンタクト
され、前記ゲートライン及び前記データラインと部分的
に重なる第２透明画素電極を前記第２絶縁膜の上部に形
成する段階を含むことを特徴とする超高開口率液晶表示
素子の製造方法。 - 【請求項２１】 前記第１絶縁膜は、前記第２絶縁膜よ
り高い誘電常数を有する物質であることを特徴とする請
求項２０記載の超高開口率液晶表示素子の製造方法。 - 【請求項２２】 前記第２絶縁膜は、２．５乃至３．６
の誘電常数を有することを特徴とする請求項２０記載の
超高開口率液晶表示素子の製造方法。 - 【請求項２３】 前記第２絶縁膜は感光性保護膜をスピ
ンコーティングして１−３μｍの厚さで形成することを
特徴とする請求項２０記載の超高開口率液晶表示素子の
製造方法。 - 【請求項２４】 前記第１電極と前記第１，第２透明画
素電極は同一物質で形成されることを特徴とする請求項
２０記載の超高開口率液晶表示素子の製造方法。 - 【請求項２５】 前記第１電極と前記第１，第２透明画
素電極はＩＴＯ膜からなることを特徴とする請求項２４
記載の超高開口率液晶表示素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970027642A KR19990003712A (ko) | 1997-06-26 | 1997-06-26 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
| KR1997/P27642 | 1997-06-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11119260A true JPH11119260A (ja) | 1999-04-30 |
| JP3475268B2 JP3475268B2 (ja) | 2003-12-08 |
Family
ID=19511401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18054998A Expired - Lifetime JP3475268B2 (ja) | 1997-06-26 | 1998-06-26 | 超高開口率液晶表示素子とその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5923390A (ja) |
| JP (1) | JP3475268B2 (ja) |
| KR (1) | KR19990003712A (ja) |
| DE (1) | DE19828591B4 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
| KR100485625B1 (ko) * | 2001-12-20 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100494541B1 (ko) * | 2001-03-08 | 2005-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그의 제조방법 |
| KR100662779B1 (ko) * | 2001-12-29 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| CN100363830C (zh) * | 2004-12-03 | 2008-01-23 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
| KR100269520B1 (ko) * | 1997-07-29 | 2000-10-16 | 구본준 | 박막트랜지스터, 액정표시장치와 그 제조방법 |
| US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
| KR100474003B1 (ko) * | 1998-11-27 | 2005-09-16 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| JP3683463B2 (ja) | 1999-03-11 | 2005-08-17 | シャープ株式会社 | アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ |
| US7202924B1 (en) * | 1999-03-17 | 2007-04-10 | Lg.Philips Lcd Co., Ltd | Liquid crystal display and a fabricating method thereof |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP3374911B2 (ja) * | 1999-09-30 | 2003-02-10 | 日本電気株式会社 | 透過液晶パネル、画像表示装置、パネル製造方法 |
| KR100577410B1 (ko) * | 1999-11-30 | 2006-05-08 | 엘지.필립스 엘시디 주식회사 | 엑스레이 영상 감지소자 및 그 제조방법 |
| JP2001312222A (ja) * | 2000-02-25 | 2001-11-09 | Sharp Corp | アクティブマトリクス基板およびその製造方法並びに該基板を用いた表示装置および撮像装置 |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR100767357B1 (ko) * | 2000-09-22 | 2007-10-17 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
| US6486751B1 (en) * | 2000-09-26 | 2002-11-26 | Agere Systems Inc. | Increased bandwidth thin film resonator having a columnar structure |
| KR100392850B1 (ko) * | 2000-12-29 | 2003-07-28 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100766493B1 (ko) * | 2001-02-12 | 2007-10-15 | 삼성전자주식회사 | 박막트랜지스터 액정표시장치 |
| KR100801152B1 (ko) * | 2001-12-11 | 2008-02-05 | 엘지.필립스 엘시디 주식회사 | 횡전계형 액정표시장치 |
| GB0130601D0 (en) * | 2001-12-21 | 2002-02-06 | Koninkl Philips Electronics Nv | Active matrix display device |
| TWI226712B (en) * | 2003-12-05 | 2005-01-11 | Au Optronics Corp | Pixel structure and fabricating method thereof |
| KR101112539B1 (ko) | 2004-07-27 | 2012-02-15 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR20060125066A (ko) * | 2005-06-01 | 2006-12-06 | 삼성전자주식회사 | 개구율이 향상된 어레이 기판 및 이의 제조방법 |
| KR101288426B1 (ko) * | 2006-10-10 | 2013-07-23 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| TWI351764B (en) * | 2007-04-03 | 2011-11-01 | Au Optronics Corp | Pixel structure and method for forming the same |
| TWI337754B (en) | 2007-04-20 | 2011-02-21 | Au Optronics Corp | Semiconductor structure of display device and method for fabricating the same |
| KR20100022372A (ko) | 2008-08-19 | 2010-03-02 | 삼성전자주식회사 | 표시장치 및 그 제조 방법 |
| TWI366726B (en) * | 2008-09-22 | 2012-06-21 | Au Optronics Corp | Pixel structure, display panel, electrical device and manufacturing method thereof |
| KR101282563B1 (ko) * | 2009-11-23 | 2013-07-04 | 삼성디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| JP5771365B2 (ja) | 2009-11-23 | 2015-08-26 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 中小型液晶表示装置 |
| KR101749265B1 (ko) | 2010-04-30 | 2017-06-21 | 삼성디스플레이 주식회사 | 어레이 기판 및 그 제조 방법 |
| KR101875048B1 (ko) | 2010-12-16 | 2018-07-06 | 삼성디스플레이 주식회사 | 액정표시장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5212574A (en) * | 1989-07-05 | 1993-05-18 | Sharp Kabushiki Kaisha | Active matrix board having double-layer scan lines and capacity lines with discontinuous lower scan lines and lower capacity lines |
| JP2907629B2 (ja) * | 1992-04-10 | 1999-06-21 | 松下電器産業株式会社 | 液晶表示パネル |
| DE4407043B4 (de) * | 1993-03-04 | 2005-10-20 | Samsung Electronics Co Ltd | Flüssigkristallanzeigeeinrichtung und Verfahren zu deren Herstellung |
| JPH07325323A (ja) * | 1994-06-02 | 1995-12-12 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2770763B2 (ja) * | 1995-01-31 | 1998-07-02 | 日本電気株式会社 | アクティブマトリクス液晶表示装置 |
| JPH08306926A (ja) * | 1995-05-07 | 1996-11-22 | Semiconductor Energy Lab Co Ltd | 液晶電気光学装置 |
| JPH0980416A (ja) * | 1995-09-13 | 1997-03-28 | Sharp Corp | 液晶表示装置 |
| KR100364771B1 (ko) * | 1995-10-20 | 2003-04-07 | 엘지전자 주식회사 | 액정표시장치의구조및제조방법 |
| US5657101A (en) * | 1995-12-15 | 1997-08-12 | Industrial Technology Research Institute | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode |
| KR100207491B1 (ko) * | 1996-08-21 | 1999-07-15 | 윤종용 | 액정표시장치 및 그 제조방법 |
-
1997
- 1997-06-26 KR KR1019970027642A patent/KR19990003712A/ko not_active Application Discontinuation
-
1998
- 1998-06-25 US US09/104,471 patent/US5923390A/en not_active Expired - Lifetime
- 1998-06-26 JP JP18054998A patent/JP3475268B2/ja not_active Expired - Lifetime
- 1998-06-26 DE DE19828591A patent/DE19828591B4/de not_active Expired - Lifetime
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494541B1 (ko) * | 2001-03-08 | 2005-06-10 | 샤프 가부시키가이샤 | 액티브 매트릭스 기판 및 그의 제조방법 |
| KR100437825B1 (ko) * | 2001-07-06 | 2004-06-26 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 |
| US6894735B2 (en) | 2001-07-06 | 2005-05-17 | Lg.Philips Lcd Co. Ltd. | Array substrate of liquid crystal display device |
| US7511779B2 (en) | 2001-07-06 | 2009-03-31 | Lg Display Co., Ltd. | Array substrate of liquid crystal display device |
| US8502231B2 (en) | 2001-09-26 | 2013-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR100485625B1 (ko) * | 2001-12-20 | 2005-04-27 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100662779B1 (ko) * | 2001-12-29 | 2007-01-02 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 |
| CN100363830C (zh) * | 2004-12-03 | 2008-01-23 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法 |
| US7675582B2 (en) | 2004-12-03 | 2010-03-09 | Au Optronics Corporation | Stacked storage capacitor structure for a thin film transistor liquid crystal display |
| US8184219B2 (en) | 2004-12-03 | 2012-05-22 | Au Optronics Corporation | Stacked storage capacitor-on-gate structure for a thin film transistor liquid crystal display |
| JP2011242786A (ja) * | 2011-06-27 | 2011-12-01 | Semiconductor Energy Lab Co Ltd | 表示装置及びプロジェクター |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19828591B4 (de) | 2005-05-19 |
| JP3475268B2 (ja) | 2003-12-08 |
| DE19828591A1 (de) | 1999-01-07 |
| US5923390A (en) | 1999-07-13 |
| KR19990003712A (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475268B2 (ja) | 超高開口率液晶表示素子とその製造方法 | |
| CN100407036C (zh) | 液晶显示装置及其制造方法 | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| CN100435015C (zh) | 液晶显示器件及其制造方法 | |
| CN1312524C (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
| JP3613573B2 (ja) | 液晶表示装置及びその製造方法 | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| KR20020002089A (ko) | 고개구율 액정 표시 소자의 제조방법 | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JP2667304B2 (ja) | アクティブマトリクス基板 | |
| JPH0483232A (ja) | マトリクス形表示装置 | |
| KR100265573B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| KR20020017229A (ko) | 액정표시장치 및 그의 제조방법 | |
| KR100262404B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| JP2000206564A (ja) | 反射型液晶表示装置及びその製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| KR100213966B1 (ko) | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브 매트릭스 액정표시장치 | |
| KR100272309B1 (ko) | 초고개구율 액정 표시 소자 및 그의 제조방법 | |
| KR100488934B1 (ko) | 초고개구율액정표시소자및그의제조방법 | |
| US5986725A (en) | Liquid crystal display and method for fabricating the same | |
| JP2677714B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| KR970054502A (ko) | 수직형 박막트랜지스터와 그 제조방법, 및 이를 이용한 초박막액정표시소자용 화소 어레이 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| KR100267995B1 (ko) | 액정표시장치 및 그 제조방법 | |
| JPH04264527A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| S202 | Request for registration of non-exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R315201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |