KR100207491B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100207491B1
KR100207491B1 KR1019960034738A KR19960034738A KR100207491B1 KR 100207491 B1 KR100207491 B1 KR 100207491B1 KR 1019960034738 A KR1019960034738 A KR 1019960034738A KR 19960034738 A KR19960034738 A KR 19960034738A KR 100207491 B1 KR100207491 B1 KR 100207491B1
Authority
KR
South Korea
Prior art keywords
pattern
insulating film
film
conductive
film pattern
Prior art date
Application number
KR1019960034738A
Other languages
English (en)
Other versions
KR19980015435A (ko
Inventor
이주형
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960034738A priority Critical patent/KR100207491B1/ko
Priority to US08/811,762 priority patent/US5831692A/en
Publication of KR19980015435A publication Critical patent/KR19980015435A/ko
Application granted granted Critical
Publication of KR100207491B1 publication Critical patent/KR100207491B1/ko

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

축적용량을 증가시킬 수 있는 액정표시장치에 관하여 개시한다. 본 발명은 기판 상에 형성된 액티브용 제1 도전막 패턴과, 상기 제1 도전막 패턴 상에 형성되고, 상기 제1 도전막의 표면을 노출하는 콘택홀을 갖는 게이트 절연막과, 상기 게이트 절연막 상에 형성되고 스토리지 커패시터의 전극 및 게이트 전극으로 이용되는 제2 도전막 패턴과, 상기 제2 도전막 패턴 상에 형성된 제1 절연막과, 상기 콘택홀을 매립하도록 형성되고, 상기 제1 절연막 상에 형성되어 스토리지 커패시터의 전극으로 이용되는 제1 금속막 패턴과, 상기 제1 절연막 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성되고 데이터 라인으로 이용되는 제2 금속막 패턴과, 상기 제1 금속막 패턴을 노츌하는 비아홀을 갖고, 기판의 전면에 형성된 보호막과, 상기 비아홀을 통해 상기 제1 금속막 패턴과 접속되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치를 제공한다. 본 발명의 액정표시장치는 제1 도전막 패턴, 게이트 절연막 및 제2 도전막 패턴으로 구성된 제1 축적 용량(Cstg1)과 제2 도전막 패턴, 제1 절연막 및 제1 금속막 패턴으로 구성된 제2 축적용량(Cstg2)의 합으로 축적용량을 구성하여 축적용량을 증가시킬 수 있다.

Description

액정표시장치 및 그 제조방법
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히 축적용량이 증가된 액정표시장치 및 그 제조방법에 관한 것이다.
인간과 컴퓨터(및 기타의 컴퓨터화된 기계)의 인터페이스를 담당하는 표시장치의 퍼스널화, 스페이스 절약화의 요구에 부응하여 지금까지의 표시장치 특히 비교적 거대하고 거슬리는 음극선관 (CRT)에 대신하여 액정표시장치, LCD(Liquid Crystal Display), PDP(Plasma Display Pannel), EL(Electroluminescence)등 각종 평면 스크린이나 평판 표시장치가 개발되어 왔다. 이들 평판 패널 디스플레이 중에서도 액정표시장치(LCD)의 기술의 진전은 가장 관심을 끌고 있고, 어떤 형태로서는, CRT의 컬러화질에 필적하거나 그 이상을 실현하기까지 되었다. 여기서, 종래 기술에 의한 액정표시장치를 설명한다.
도 1은 종래 기술에 의한 액정표시장치의 단면도이다.
도 1을 참조하면, 종래의 액정표시장치는 기판(1) 상에 폴리실리콘막으로 제1 도전막 패턴(3)이 형성되어 있으며, 상기 제1 도전막 패턴(3) 상에 게이트 절연막(5)이 형성되어 있으며, 상기 게이트 절연막(5) 상에 폴리실리콘막으로 제2 도전막 패턴(7)이 형성되어 있고, 상기 제2 도전막 패턴(7) 상에 제1 절연막(9)이 형성되어 있으며, 상기 제1 절연막(9) 상에 제2 절연막(11)이 형성되어 있다.
또한, 상기 제2 절연막(11) 및 게이트 절연막(5)을 식각하여 마련되는 콘택홀에 매립되어 형성되고 상기 제1 도전막 패턴(3)과 접속된 제1 금속막 패턴(13)과, 상기 제2 절연막(11) 상에 형성된 제2 금속막 패턴(15)이 형성되어 있으며, 상기 제1 금속막 패턴(13)을 노출하는 비아홀을 갖는 보호막(17)과, 상기 비아홀에 접속되어 상기 제1 금속막 패턴(13)과 접속되는 ITO(Indium Tin Oxide)전극(19)이 형성되어 있다. 상기 제2 도전막 패턴(7)은 게이트 전 및 스토리지 커패시터의 전극으로도 이용되며, 상기 제1 금속막 패턴(13)은 상기 ITO전극을 연결하는 패드 역할을 하며, 제2 금속막 패턴(15)은 데이터 라인 역할을 한다.
그런데, 상술한 바와 같은 종래의 액정표시장치는 도 1에 도시한 바와 같이 제1 도전막 패턴(3), 게이트 절연막(5) 및 제2 도전막 패턴(7)로 구성된 축적 용량(스토리지 커패시턴스: Cstg)이 존재하는데, 그다지 크지 않다. 상기 축적용량은 액정표시 장치에 있어서 상의 균일성, 신뢰성 측면에서 중요하기 때문에 크게 하여야 한다.
따라서, 본 발명의 목적은 축적용량을 증가시킬 수 있는 액정표시장치를 제공하는 데 있다.
또한, 본 발명의 다른 목적은 상기 액정표시장치의 적합한 제조방법을 제공하는 데 있다.
도 1는 종래 기술에 의한 액정표시장치의 단면도이다.
도 2는 본 발명에 의한 액정표시장치의 단면도이다.
도 3 내지 도 6은 본 발명에 의한 액정표시장치의 제조방법을 도시한 단면도들이다.
상기 목적을 달성하기 위하여, 본 발명은 기판 상에 형성된 액티브용 제1 도전막 패턴과, 상기 제1 도전막 패턴 상에 형성되고, 상기 제1 도전막의 표면을 노출하는 콘택홀을 갖는 게이트 절연막과, 상기 게이트 절연막 상에 형성되고 스토리지 커패시터의 전극 및 게이트 전극으로 이용되는 제2 도전막 패턴과, 상기 제2 도전막 패턴 상에 형성된 제1 절연막과, 상기 콘택홀을 매립하도록 형성되고, 상기 제1 절연막 상에 형성되어 스토리지 커패시터의 전극으로 이용되는 제1 금속막 패턴과, 상기 제1 절연막 상에 형성된 제2 절연막과, 상기 제2 절연막 상에 형성되고 데이터 라인으로 이용되는 제2 금속막 패턴과, 상기 제1 금속막 패턴을 노츌하는 비아홀을 갖고, 기판의 전면에 형성된 보호막과, 상기 비아홀을 통해 상기 제1 금속막 패턴과 접속되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치를 제공한다.
상기 제1 절연막 및 제2 절연막은 각각 산화막 및 SOG(spin-on-glass)막으로 구성하며, 상기 제1 도전막 패턴 및 제2 도전막 패턴은 폴리실리콘막으로 구성한다.
상기 제1 절연막 및 제2 절연막은 각각 7002000Å 및 50007000Å의 두께로 구성한다. 상기 제1 금속막 패턴은 상기 제2 절연막 패턴의 일부분 상에 형성되도록 한다.
상기 다른 목적을 달성하기 위하여, 본 발명은 기판 상에 액티브용으로 제1 도전막 패턴을 형성하는 단계와, 상기 제1 도전막 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 스토리지 커패시터의 플레이트 전극 및 게이트 전극으로 이용되는 제2 도전막 패턴을 형성하는 단계와, 상기 제2 도전막 패턴 상에 제1 절연막을 형성하는 단계와, 상기 제1 절연막 표면의 일부분을 노출하는 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴이 형성된 기판의 전면에 제2 절연막을 형성하는 단계와, 상기 포토레지스트 패턴을 식각종말점으로 상기 제2 절연막을 에치백하여 제2 절연막 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 제거하는 단계와, 사진식각공정을 이용하여 상기 게이트 절연막을 식각함으로써 상기 제1 도전막 패턴을 노출하는 콘택홀을 형성하는 단계와, 상기 콘택홀에 매립되어 상기 제1 도전막 패턴과 접속되는 제1 금속막 패턴과 상기 제2 절연막 패턴 상에 형성되어 데이터 라인으로 이용되는 제2 금속막 패턴을 형성하는 단계와, 상기 제1 금속막 패턴을 노출하는 비하홀을 갖게 기판의 전면에 보호막을 형성하는 단계와, 상기 비아홀을 매립하도록 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다.
상기 제1 절연막 및 제2 절연막은 각각 산화막 및 SOG막으로 형성하며, 상기 제1 절연막 및 제2 절연막은 각각 7002000Å 및 50007000Å의 두께로 형성하는 것이 바람직하다. 상기 제1 절연막은 상기 도전막 패턴의 표면을 산화시켜 형성한다.
본 발명의 액정표시장치는 제1 도전막 패턴, 게이트 절연막 및 제2 도전막 패턴으로 구성된 제1 축적 용량(Cstg1)과 제2 도전막 패턴, 제1 절연막 및 제1 금속막 패턴으로 구성된 제2 축적용량(Cstg2)의 합으로 축적용량을 구성하여 종래에 비하여 축적용량을 증가시킬 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 2는 본 발명에 의한 액정표시장치의 단면도이다.
도 2를 참조하면, 본 발명의 액정표시장치는 기판(21) 상에 폴리실리콘막으로 액티브용 제1 도전막 패턴(23)이 형성되어 있으며, 상기 제1 도전막 패턴(23) 상에 게이트 절연막(25)이 형성되어 있으며, 상기 게이트 절연막(25) 상에 폴리실리콘막으로 제2 도전막 패턴(27)이 형성되어 있고, 상기 제2 도전막 패턴(27) 상에 제1 절연막(29)이 형성되어 있으며, 상기 제1 절연막(29) 상에 SOG막으로 제2 절연막(31)이 형성되어 있다. 상기 제1 절연막(29)는 상기 게이트 전극(27)의 표면을 열산화시켜 얻어진 열산화막이며, 상기 제2 도전막 패턴(27)은 액정표시장치의 스토리지 커패시터의 전극 및 게이트 전극으로 이용된다.
또한, 상기 게이트 절연막(25)을 식각하여 마련되는 콘택홀에 매립되어 형성되고 상기 제1 도전막 패턴(23)과 접속된 제1 금속막 패턴(33)과 상기 제2 절연막(31) 상에 형성된 제2 금속막 패턴(35)이 형성되어 있으며, 상기 제1 금속막 패턴(33)을 노출하는 비아홀을 갖는 보호막(37)과 상기 비아홀에 접속되어 상기 제1 금속막 패턴(33)과 접속되는 ITO전극(39)이 형성되어 있다. 상기 제1 금속막 패턴(33)은 상기 ITO전극을 연결하는 패드 역할과 스토리지 커패시터의 전극 역할을 하며, 제2 금속막 패턴(35)은 데이터 라인 역할을 한다.
상술한 바와 같이 본 발명의 액정표시장치의 축적용량은 도 2에 도시한 바와 같이 제1 도전막 패턴(23), 게이트 절연막(25) 및 제2 도전막 패턴(27)으로 구성된 제1 축적 용량(스토리지 커패시턴스: Cstg1)과 제2 도전막 패턴(27), 제1 절연막(29) 및 제1 금속막 패턴(33)으로 구성된 제2 축적용량(Cstg2)의 합이다. 이렇게 축적용량이 종래의 도 1에 비교하여 증가하면, 본 발명의 액정표시장치는 상의 균일성, 신뢰성을 향상시킬 수 있다.
도 3 내지 도 6은 본 발명에 의한 액정표시장치의 제조방법을 도시한 단면도들이다.
도 3을 참조하면, 기판(21) 상에 폴리실리콘막을 형성한 후 패터닝하여 액티브용 제1 도전막 패턴(23)을 형성한다. 이어서, 상기 제1 도전막 패턴(23)이 형성된 기판(21)의 전면에 게이트 절연막(25)을 형성한다. 계속하여, 상기 게이트 절연막(25) 상에 폴리실리콘막을 형성한 후 패터닝하여 제2 도전막 패턴(27)을 형성한다. 상기 제2 도전막 패턴(27)은 스토리지 커패시터의 전극 및 게이트 전극으로 이용된다. 다음에, 상기 게이트 전극(27)의 표면을 열산화시켜 산화막으로 제1 절연막(29)을 형성한다. 상기 제1 절연막(29)은 7002000Å의 두께로 형성한다.
도 4를 참조하면, 상기 제1 절연막(29)이 형성된 기판(21)의 전면에 포토레지스트를 도포한 후 패터닝하여 포토레지스트 패턴(30)을 형성한다. 상기 포토레지스트 패턴(30)은 상기 제1 절연막(29)의 일부 표면을 노출하도록 형성하며, 후 공정에서 제2 절연막이 도포되지 않아야 하는 부분, 즉 스토리지 커패시터가 형성될 부분에 형성한다. 이어서, 포토레지스트 패턴(30)이 형성된 기판의 전면에 SOG막으로 제2 절연막(31)을 형성한다. 이때, 제2 절연막(31)은 포토레지스트 패턴(30) 상에서는 약 5001000Å 정도의 두께로 형성되고, 그 이외의 부분은 약50007000Å 정도의 두께로 형성된다.
도 5를 참조하면, 상기 제2 절연막(31)을 상기 포토레지스트 패턴을 식각종말점으로 에치백하여 제2 절연막(31a)을 형성한다. 이어서, 도 4에서 형성한 포토레지스트 패턴(30)을 제거한다. 계속하여, 상기 게이트 절연막을 사진식각공정으로 식각하여 제1 도전막 패턴(23)의 표면을 노출하는 콘택홀(32)을 형성한다.
도 6을 참조하면, 상기 제2 절연막(31a) 및 콘택홀이 형성된 기판(21)의 전면에 금속막을 증착한 후 패터닝하여 상기 제1 도전막 패턴과 접속되는 제1 금속막 패턴(33)과 상기 제2 절연막(31a) 상에 형성되는 제2 금속막 패턴(35)을 형성한다. 상기 제1 금속막 패턴(33)은 스토리지 커패시터의 전극으로 사용되며, 제2 금속막 패턴(35)은 데이터 라인으로 이용된다.
계속하여, 상기 제1 금속막 패턴(33) 및 제2 금속막 패턴(35)이 형성된 기판(21)의 전면에 보호막을 형성한 후 패터닝하여 비아홀을 갖는 보호막(37)을 형성한다. 상기 비아홀은 상기 제1 금속막 패턴(33) 상에 형성되도록 한다. 계속하여, 상기 비아홀을 통하여 상기 제1 금속막 패턴(33)과 접속되는 화소전극(39)을 ITO막(Indium Tin Oxide)으로 형성하여 액정표시장치를 완성한다.
이상, 본 발명을 구체적으로 설명하였지만, 본 발명은 이에 한정되는 것이 아니고, 당업자의 통상적인 지식의 범위에서 그 변형이나 개량이 가능하다.
상술한 바와 같이, 본 발명의 액정표시장치의 축적용량은 제1 도전막 패턴, 게이트 절연막 및 제2 도전막 패턴으로 구성된 제1 축적 용량(Cstg1)과 제2 도전막 패턴, 제1 절연막 및 제1 금속막 패턴으로 구성된 제2 축적용량(Cstg2)의 합이다. 따라서, 제1 축적용량으로만 구성된 종래의 액정표시장치보다 축적용량을 증가시킬 수 있다.
또한, 데이터 라인과 제2 도전막 패턴 사이의 절연막을 60007000Å의 두께로 유지함으로써 기생용량을 증가시키지 않으며, 스토리지 커패시터 부위의 제1 금속막 패턴과 제2 도전막 패턴 사이의 제1 절연막을 7002000Å의 두께 수준으로 유지하여 커패시턴스를 크게 할 수 있다.

Claims (9)

  1. 기판 상에 형성된 액티브용 제1 도전막 패턴;
    상기 제1 도전막 패턴 상에 형성되고, 상기 제1 도전막의 표면을 노출하는 콘택홀을 갖는 게이트 절연막;
    상기 게이트 절연막 상에 형성되고 스토리지 커패시터의 전극 및 게이트 전극으로 이용되는 제2 도전막 패턴;
    상기 제2 도전막 패턴 상에 형성된 제1 절연막;
    상기 콘택홀을 매립하도록 형성되고, 상기 제1 절연막 상에 형성되어 스토리지 커패시터의 전극으로 이용되는 제1 금속막 패턴;
    상기 제1 절연막 상에 형성된 제2 절연막;
    상기 제2 절연막 상에 형성되고 데이터 라인으로 이용되는 제2 금속막 패턴;
    상기 제1 금속막 패턴을 노츌하는 비아홀을 갖고, 기판의 전면에 형성된 보호막; 및
    상기 비아홀을 통해 상기 제1 금속막 패턴과 접속되는 화소전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 제1 절연막 및 제2 절연막은 각각 산화막 및 SOG(spin-on-glass)막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 제1 도전막 패턴 및 제2 도전막 패턴은 폴리실리콘막으로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 제1 절연막 및 제2 절연막은 각각 7002000Å 및 50007000Å의 두께로 형성되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 제1 금속막 패턴은 상기 제2 절연막 패턴의 일부분 상에 형성되어 있는 것을 특징으로 하는 액정표시장치.
  6. 기판 상에 액티브용으로 제1 도전막 패턴을 형성하는 단계;
    상기 제1 도전막 패턴이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 스토리지 커패시터의 플레이트 전극 및 게이트 전극으로 이용되는 제2 도전막 패턴을 형성하는 단계;
    상기 제2 도전막 패턴 상에 제1 절연막을 형성하는 단계;
    상기 제1 절연막 표면의 일부분을 노출하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴이 형성된 기판의 전면에 제2 절연막을 형성하는 단계;
    상기 포토레지스트 패턴을 식각종말점으로 상기 제2 절연막을 에치백하여 제2 절연막 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계;
    사진식각공정을 이용하여 상기 게이트 절연막을 식각함으로써 상기 제1 도전막 패턴을 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀에 매립되어 상기 제1 도전막 패턴과 접속되는 제1 금속막 패턴과 상기 제2 절연막 패턴 상에 형성되어 데이터 라인으로 이용되는 제2 금속막 패턴을 형성하는 단계;
    상기 제1 금속막 패턴을 노출하는 비하홀을 갖게 기판의 전면에 보호막을 형성하는 단계; 및
    상기 비아홀을 매립하도록 화소전극을 형성하는 단계를 구비하는 것을 특징으로 하는 액정표시장치의 제조방법.
  7. 제6항에 있어서, 상기 제1 절연막 및 제2 절연막은 각각 산화막 및 SOG막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제6항에 있어서, 상기 제1 절연막 및 제2 절연막은 각각 7002000Å 및 50007000Å의 두께로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제6항에 있어서, 상기 제1 절연막은 상기 도전막 패턴의 표면을 산화시켜 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019960034738A 1996-08-21 1996-08-21 액정표시장치 및 그 제조방법 KR100207491B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960034738A KR100207491B1 (ko) 1996-08-21 1996-08-21 액정표시장치 및 그 제조방법
US08/811,762 US5831692A (en) 1996-08-21 1997-03-06 Stacked capacitor structures for liquid crystal displays and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960034738A KR100207491B1 (ko) 1996-08-21 1996-08-21 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980015435A KR19980015435A (ko) 1998-05-25
KR100207491B1 true KR100207491B1 (ko) 1999-07-15

Family

ID=19470326

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960034738A KR100207491B1 (ko) 1996-08-21 1996-08-21 액정표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US5831692A (ko)
KR (1) KR100207491B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
US6088070A (en) 1997-01-17 2000-07-11 Semiconductor Energy Laboratory Co., Ltd. Active matrix liquid crystal with capacitor between light blocking film and pixel connecting electrode
JP3784491B2 (ja) 1997-03-28 2006-06-14 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
KR19990003712A (ko) * 1997-06-26 1999-01-15 김영환 초고개구율 액정 표시 소자 및 그의 제조방법
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
KR100532026B1 (ko) * 1998-12-04 2006-03-14 엘지.필립스 엘시디 주식회사 박막트랜지스터 광센서의 스토리지커패시터 및 그 제조방법
KR100776509B1 (ko) * 2000-12-30 2007-11-16 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6773467B2 (en) * 2002-06-03 2004-08-10 Toppoly Optoelectronics Corp. Storage capacitor of planar display and process for fabricating same
TW536716B (en) * 2002-07-04 2003-06-11 Ind Tech Res Inst Capacitor structure of low temperature polysilicon
GB0302485D0 (en) * 2003-02-04 2003-03-05 Plastic Logic Ltd Pixel capacitors
CN1307479C (zh) * 2003-07-10 2007-03-28 友达光电股份有限公司 电容器装置
US6842327B1 (en) 2003-08-05 2005-01-11 Impinj, Inc. High-voltage CMOS-compatible capacitors
US7856209B1 (en) 2003-12-08 2010-12-21 Airtight Networks, Inc. Method and system for location estimation in wireless networks
US7339914B2 (en) 2004-02-11 2008-03-04 Airtight Networks, Inc. Automated sniffer apparatus and method for monitoring computer systems for unauthorized access
EP1793267B1 (en) 2005-12-02 2012-03-21 Chimei InnoLux Corporation Stacked storage capacitor structure for a LTPS TFT-LCD
US7554619B2 (en) * 2005-12-05 2009-06-30 Tpo Displays Corp. Stacked storage capacitor structure for a LTPS TFT-LCD
TWI392946B (zh) * 2009-12-18 2013-04-11 Au Optronics Corp 畫素結構
US8772752B2 (en) * 2011-05-24 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPH0736437B2 (ja) * 1985-11-29 1995-04-19 株式会社日立製作所 半導体メモリの製造方法
JP2616160B2 (ja) * 1990-06-25 1997-06-04 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
US5468684A (en) * 1991-12-13 1995-11-21 Symetrix Corporation Integrated circuit with layered superlattice material and method of fabricating same
JPH0764051A (ja) * 1993-08-27 1995-03-10 Sharp Corp 液晶表示装置およびその駆動方法
US5470802A (en) * 1994-05-20 1995-11-28 Texas Instruments Incorporated Method of making a semiconductor device using a low dielectric constant material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8305507B2 (en) 2005-02-25 2012-11-06 Samsung Display Co., Ltd. Thin film transistor array panel having improved storage capacitance and manufacturing method thereof

Also Published As

Publication number Publication date
US5831692A (en) 1998-11-03
KR19980015435A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR100207491B1 (ko) 액정표시장치 및 그 제조방법
KR100195269B1 (ko) 액정표시장치의 제조방법
US7972953B2 (en) Pad structure for liquid crystal display and method of manufacturing thereof
US8305510B2 (en) Liquid crystal display device with notched gate line and gate electrode
JP2006330470A (ja) 液晶表示装置及びその製造方法
US6930749B2 (en) Method for forming metal line of liquid crystal display device
US6847413B2 (en) Liquid crystal display device and method for manufacturing the same
KR20020024846A (ko) 액정표시소자 및 그 제조방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
KR100328846B1 (ko) 액정표시소자의보조용량캐패시터및그의형성방법
KR100569262B1 (ko) 액정표시소자의 제조방법
KR100583313B1 (ko) 액정표시장치 및 그 제조 방법
KR100889536B1 (ko) 액정표시장치 및 이를 이용한 액정표시소자의 제조방법
KR100507268B1 (ko) 액정표시소자의 제조방법
KR100195278B1 (ko) 액정표시장치의 제조방법
KR100713878B1 (ko) 플랫 패널 디스플레이의 제조 방법
KR100349380B1 (ko) 박막 트랜지스터 어레이 기판
KR100590917B1 (ko) 액정표시소자의 제조방법
KR100195191B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20020065783A (ko) 반사형 액정 표시 장치 및 그 제조방법
US6844901B2 (en) Liquid crystal display device and method of manufacturing the same
KR100466393B1 (ko) 액정표시소자의 박막트랜지스터
KR20030032242A (ko) 액정표시장치의 제조방법
KR100326729B1 (ko) 박막트랜지스터액정표시장치의배선형성방법및그구조
KR20020094810A (ko) 액정표시장치의 어레이 기판 및 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 16

EXPY Expiration of term