KR100776509B1

KR100776509B1 - 액정표시장치 및 그 제조방법

Info

Publication number: KR100776509B1
Application number: KR1020000087286A
Authority: KR
Inventors: 정재영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2000-12-30
Filing date: 2000-12-30
Publication date: 2007-11-16
Also published as: US7212255B2; CN1363920A; CN1180395C; US20020085134A1; KR20020057050A

Abstract

본 발명은 고화질을 구현할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치는 기판 상에 형성된 게이트라인과; 상기 게이트라인을 덮도록 상기 기판 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에서 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에서 상기 데이터 라인과 동일한 금속으로 형성되며 상기 게이트 라인에 중첩되게 형성된 스토리지전극과; 상기 데이터 라인 및 스토리지전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과; 상기 화소 영역에서 상기 보호층 상에 형성된 화소 전극과; 상기 보호층 상에서 상기 화소 전극과 동일한 금속으로 상기 스토리지전극에 중첩되도록 형성되며 상기 보호층 및 게이트 절연막을 관통하는 둘 이상의 접촉홀을 통해 상기 게이트 라인에 접속된 캐패시터전극을 포함한다.

본 발명에 의하면, 고용량의 제1 및 제2 스토리지 캐패시터를 형성하여 액정에 인가되는 전압의 유지특성이 향상되고 플리커와 크로스토크가 감소될 뿐만 아니라 고화질의 화소가 구현될 수 있다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device and Fabricating Method Thereof}

도 1은 종래의 액정표시장치를 나타내는 평면도.

도 2a 내지 도 2e는 도 1에서 선 "A-A'"을 따라 절취한 액정표시장치의 제조방법을 단계적으로 설명하는 단면도.

도 3은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도.

도 4a 내지 도 4e는 도 3에서 선 "B-B'"를 따라 절취한 액정표시장치의 제조방법을 단계적으로 설명하는 단면도.

도 5는 도 4e에 도시된 제1 및 제2 스토리지 캐패시터의 용량을 나타내는 회로도.

<도면의 주요 부분에 대한 부호의 설명>

1,31 : 투명기판 3,33: 게이트전극

5,35 : 소스전극 7,37: 드레인전극

9,39 : 게이트절연막 11,41 : 게이트라인

13,43 : 데이터라인 15,45 : 활성층

17,47 : 오믹접촉층
19a, 19b, 49a, 49b, 49c, 49d : 접촉홀

21,51 : 보호층 23,53 : 화소전극

25,55 : 스토리지전극 57 : 캐패시터전극

본 발명은 액정표시장치 및 그 제조방법에 관한 것으로, 특히, 고화질을 구현할 수 있는 액정표시장치 및 그 제조방법에 관한 것이다.

액티브 매트릭스 구동방식의 액정표시장치는 스위칭소자로서 박막트랜지스터를 이용하여 자연스로운 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기까지 광범위하게 이용되고 있다.

액정표시장치는 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라함)로 이루어진 구성소자로 스위칭 소자와 기판 사이에 주입되어 입사되는 빛을 투과하거나 반사하는 액정을 제어하는 화소(Pixel)전극을 기본단위로 하는 화소가 종횡으로배열된 구조를 가진다.

액정표시장치에서 스위칭소자인 TFT와 이에 연결된 화소전극으로 구성된 단위 화소가 하부 기판 상에 각각 N×M(여기서, N 및 M은 자연수)개가 매트릭스(Matric) 상태로 종횡으로 배열되고, 이 TFT 게이트전극들과 드레인전극들 에 신호를 전달하는 N개의 게이트라인과 M개의 데이터라인이 게이트라인과 교차되어 형성된다.

도 1은 종래 기술에 따른 액정표시장치의 평면도이다.

도 1을 참조하면, 투명기판(1) 상에 N개의 게이트라인(11)과 M개의 데이터라인(13)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(11)과 데이터라인(13)은 금속으로 형성되며 게이트절연막에 의해 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는데, 이 화소는 게이트라인(11) 및 데이터라인(13)에 전기적으로 연결되게 형성된 스위칭소자인 TFT(T) 및 스토리지 캐패시터(S)에 의해 구동된다.

TFT(T)는 게이트전극(3)과, 소스 및 드레인전극(5, 7)과, 활성층과 오믹접촉층으로 형성된다. 상기에서 게이트전극(3)은 게이트라인(11)과 연결되게 형성되는데, 이 게이트전극(3)의 상부에 게이트절연막을 개재시켜 활성층 및 오믹접촉층이 형성된다. 소스전극(5)은 데이터라인(13)과 연결되고, 드레인전극(7)은 게이트전극(3)을 사이에 두고 소스전극(5)과 대응되게 형성된다. 상기에서 소스 및 드레인전극(5, 7)은 오믹접촉층을 개재시켜 활성층의 양측과 중첩되게 형성된다.

스토리지 캐패시터(S)는 하부전극으로 게이트라인(11)이 사용되며, 상부전극으로 사용되는 스토리지전극(25)이 게이트절연막을 개재시켜 형성된다. 상기에서 스토리지전극(25)은 게이트라인(11)과 중첩되도록 데이터라인(13), 소스 및 드레인전극(5, 7)과 동시에 형성된다.

상술한 구조상에 TFT(T) 및 스토리지 캐패시터(S)상에 보호층이 형성된다. 보호층은 TFT의 드레인전극(7)과 스토리지 캐패시터의 스토리지전극(25)을 노출시키는 제1 및 제2 접촉홀(19a, 19b)을 갖는다. 그리고 보호층 상의 화소영역에 투명한 화소전극(23)이 형성된다. 상기에서 화소전극(23)은 제1 접촉홀(19a)을 통해 TFT(T)의 드레인전극(7)과 연결되고 제2 접촉홀(19b)을 통해 스토리지 캐패시스터(S)의 스토리지전극(25)과 연결된다.

도 2a 내지 도 2e는 도 1에 도시된 액정표시장치의 제조방법을 나타내기 위해 A-A'선을 따라 절단한 단면도이다.

도 2a를 참조하면, 투명기판(1) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(1)상에 게이트전극(3)과 게이트라인(11)을 형성한다.

도 2b를 참조하면, 투명기판(1) 상에 게이트라인(11) 및 게이트전극(3)을 덮도록 게이트절연막(9), 활성층(15) 및 오믹접촉층(17)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.

상기에서 게이트절연막(9)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(15)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(17)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.

게이트절연막(9)이 노출되도록 오믹접촉층(17) 및 활성층(15)을 이방식각을 포함하는 포토리쏘그래피방법으로 패터닝한다. 이때, 활성층(15) 및 오믹접촉층(17)은 게이트전극(3)과 대응하는 부분에만 잔류되도록 한다.

도 2c를 참조하면, 게이트절연막(9) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(17)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹접촉층(17)과 오믹접촉을 이룬다.

그리고, 금속 또는 금속합금을 게이트절연막(9)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(11)과 직교하는 데이터라인(13)과 소스 및 드레인전극(5, 7)을 형성한다. 이때, 금속 또는 금속합금을 게이트라인(11)과 중첩되게 잔류하도록 패터닝하여 게이트절연막(9)상에 스토리지 캐패시터의 스토리지전극(25)을 형성한다.

상기에서 소스 및 드레인전극(5, 7) 패터닝시 그 사이의 게이트전극(3)과 대응하는 부분의 오믹접촉층(17)도 패터닝되도록 하여 활성층(15)을 노출시킨다. 상기에서 활성층(15)의 소스 및 드레인전극(5, 7)사이의 게이트전극과 대응하는 부분은 채널이 된다.

도 2d를 참조하면, 게이트절연막(9) 상에 스토리지전극(25), 소스 및 드레인전극(5, 7)을 덮도록 질화실리콘 또는 산화실리콘등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물을 증착하여 보호층(21)을 형성한다. 보호층(21)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(7)과 스토리지전극(25)을 노출시키는 제1 및 제2 접촉홀(19a, 19b)을 형성한다.

도 2e를 참고하면, 보호층(21) 상에 투명한 전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라함), 인듐-아연-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide) 등을 증착하여 보호층(21) 상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(23)을 형성한다. 화소전극(23)은 제2 접촉홀(19b)을 통해 스토리지전극(25)과 접촉되며, 드레인전극(7)과 제1 접촉홀(19a)을 통해 전기적으로 접촉된다. 또한, 다음 단의 화소전극(23)과 게이트라인(11)의 중첩부분에 형성되어진 스토리지전극(25)은 게이트절연막(9)을 사이에 둔 게이트라인(11)과 함께 스토리지 캐패시터(S)의 스토리지 캐패시터 용량(Cst)를 마련하게 된다. 이 스토리지 캐패시터 용량(Cst)에 의해 스토리지 캐패시터(S)는 게이트라인(11)에 게이트하이전압이 인가되는 기간 동안 전압을 충전하고, 다음 단의 화소전극(23)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 다음 단 화소전극(23)의 전압변동을 방지하여 안정적으로 유지시키는 역할을 한다.

그러나, 종래의 액정표시장치의 경우, 게이트전극(3)이 높은 전압이 걸렸을 때의 채널에 축적된 전자가 게이트전극(3)의 전압이 떨어질 때에 화소전극(23)으로 유입되어 화소전극(23)의 전압을 떨어뜨리는 ΔV가 발생한다.

ΔV는 전압의 극성에 관계없이 화소전압을 낮추므로 이것을 보상하지 않으면 액정층에 DC전압이 걸린다. ΔV가 크면 스토리지 캐패시터 용량이 작기 때문에 화면떨림 및 크로스토크현상이 생기고, 액정층이 받는 DC전압 때문에 잔상이 생길 수 있다. 이로 인해, 고화질 구현에 문제가 발생한다.

따라서, 본 발명의 목적은 스토리지 캐패시터 용량을 크게 하여 화질을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는 데 있다.

상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치는 기판 상에 형성된 게이트라인과; 상기 게이트라인을 덮도록 상기 기판 상에 형성된 게이트 절연막과; 상기 게이트 절연막 상에서 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인; 상기 게이트 절연막 상에서 상기 데이터 라인과 동일한 금속으로 형성되며 상기 게이트 라인에 중첩되게 형성된 스토리지전극과; 상기 데이터 라인 및 스토리지전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과; 상기 화소 영역에서 상기 보호층 상에 형성된 화소 전극과; 상기 보호층 상에서 상기 화소 전극과 동일한 금속으로 상기 스토리지전극에 중첩되도록 형성되며 상기 보호층 및 게이트 절연막을 관통하는 둘 이상의 접촉홀을 통해 상기 게이트 라인에 접속된 캐패시터전극을 포함한다.
상기 캐패시터전극은 투명전도성물질로 형성되며, 상기 투명전도성물질은 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide)이다.
상기 게이트절연막을 사이에 두고 상기 스토리지전극과 상기 게이트라인은 제1 스토리지 캐패시터를 구성하고, 상기 보호층을 사이에 두고 상기 스토리지전극과 상기 캐패시터 전극은 제2 스토리지 캐패시터를 구성한다.
상기 제1 스토리지 캐패시터와 상기 제2 스토리지 캐패시터는 병렬로 연결된다.
상기 둘 이상의 접촉홀은, 상기 스토리지전극의 폭보다 넓은 길이로 이격되게 형성된다.
상기 캐패시터전극은 상기 스토리지전극의 길이보다 길게 형성된다.
상기 게이트라인에 연결된 게이트전극과; 상기 게이트 절연막 상에서 상기 게이트 전극과 중첩되게 형성된 반도체 패턴과; 상기 데이터 라인에 연결되며 반도체 패턴상에 형성된 소스 전극과; 상기 화소 전극에 접속되며 상기 소스 전극과 분리됨과 아울러 상기 반도체 패턴상에 형성된 드레인전극을 구비한다.
상기 화소 전극은 상기 보호층을 관통하는 접촉홀을 통해 상기 스토리지전극과 전기적으로 접속된다.
상기 게이트절연막은 4000Å의 두께로 형성된다.
상기 보호층은 2000Å의 두께로 형성된다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트라인을 형성하는 단계와; 상기 기판 상에 상기 게이트라인을 덮도록 게이트절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인과 분리되며 상기 게이트 라인에 중첩되는 스토리지전극을 형성하는 단계와; 상기 게이트 절연막 상에 상기 데이터 라인 및 스토리지전극을 덮도록 보호층을 형성하는 단계와; 상기 게이트라인이 노출되도록 상기 보호층 및 상기 게이트 절연막을 관통하는 둘 이상의 접촉홀을 형성하는 단계와; 상기 보호층 상에 상기 둘 이상의 접촉홀을 통해 상기 게이트 라인에 접속되고 상기 스토리지 전극에 중첩된 캐패시터전극 및, 상기 캐패시터 전극과 분리되며 상기 화소 영역에 배치된 화소전극을 형성하는 단계를 포함한다.
상기 캐패시터전극은 투명전도성물질로 형성되며, 상기 투명전도성물질은 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide)이다.
상기 둘 이상의 접촉홀은 상기 스토리지전극의 폭보다 넓은 길이로 이격되게 형성된다.
상기 캐패시터전극의 상기 스토리지전극의 길이보다 길게 형성된다.
상기 기판 상에 상기 게이트 라인과 함께 상기 게이트라인에 연결된 게이트전극을 형성하는 단계와; 상기 게이트절연막 상에 반도체층을 형성하는 단계와; 상기 반도체층 상에 상기 데이터 라인과 함께 상기 데이터 라인에 연결된 소스전극 및 상기 소스 전극과 분리된 드레인전극을 형성하는 단계를 포함한다.
상기 화소 전극은 상기 보호층을 관통하는 접촉홀을 통해 상기 스토리지전극과 전기적으로 접속되게 형성된다.
상기 게이트 절연막은 4000Å의 두께로 형성된다.
상기 보호층은 2000Å의 두께로 형성된다.

삭제

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부 도면을 참조한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 3은 본 발명의 실시 예에 따른 액정표시장치를 나타내는 평면도이다.

도 3을 참조하면, 투명기판(31) 상에 N개의 게이트라인(41)과 M개의 데이터라인(43)이 교차되게 형성되어 N×M개의 화소영역을 한정한다. 상기에서 게이트라인(41)과 데이터라인(43)은 금속으로 형성되며 게이트절연막에 의해 전기적으로 절연된다. N×M개의 화소영역 내에 N×M개의 화소가 형성되는데, 이 화소는 게이트라인(41) 및 데이터라인(43)에 전기적으로 연결되게 형성된 스위칭소자인 TFT(T) 및 제1 및 제2 스토리지 캐패시터(S1, S2)에 의해 구동된다.

TFT(T)는 게이트전극(33)과, 소스 및 드레인전극(35, 37)과, 반도체층과 오믹접촉층으로 형성된다. 상기에서 게이트전극(33)은 게이트라인(41)과 연결되게 형성되는데, 이 게이트전극(33)의 상부에 게이트절연막을 개재시켜 활성층 및 오믹접촉층이 형성된다. 소스전극(35)은 데이터라인(43)과 연결되고, 드레인전극(37)은 게이트전극(33)을 사이에 두고 소스전극(35)과 대응되게 형성된다. 상기에서 소스 및 드레인전극(35, 37)은 오믹접촉층을 개재시켜 활성층의 양측과 중첩되게 형성된다.

제1 스토리지 캐패시터(S1)는 하부전극으로 게이트라인(41)이 사용되며, 상부전극으로 사용되는 스토리지전극(즉, 중간층전극)(55)이 게이트절연막을 개재시켜 형성된다. 제2 스토리지 캐패시터(S2)는 하부전극으로 스토리지전극(55)이 사용되며, 상부전극으로는 사용되는 캐패시터전극(57)이 보호층(51)을 개재시켜 형성된다. 상기에서 스토리지전극(55)은 게이트라인(41)과 중첩되도록 데이터라인(43), 소스 및 드레인전극(35, 37)과 동시에 형성된다.

상술한 구조상에 TFT(T), 제1 및 제2 스토리지 캐패시터(S1, S2) 상에 보호층이 형성된다. 보호층은 TFT(T)의 드레인전극(37)과 제1 및 제2 스토리지 캐패시터의 게이트라인을 노출시키는 제1 내지 제4 접촉홀(49a, 49b, 49c, 49d)을 갖는다. 그리고 보호층 상의 화소영역에 투명한 화소전극(53)과 캐패시터전극(57)이 형성된다. 상기에서 화소전극(53)은 제1 접촉홀(49a)을 통해 TFT(T)의 드레인전극(37)과 연결되며 제4 접촉홀(49d)을 통해 스토리지 캐패시터(S1, S2)의 스토리지전극(55)과 연결된다. 그리고, 캐패시터전극(57)은 제2 및 제3 접촉홀(49b, 49c)을 통해 스토리지 캐패시터(S1, S2)의 게이트라인(41)과 연결된다.

도 4a 내지 도 4e는 도 3에 도시된 액정표시장치의 제조방법을 단나타내기 위해 B-B'선을 따라 절단한 단면도이다.

도 4a를 참조하면, 투명기판(31) 상에 스퍼터링(sputtering) 등의 방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착하여 금속박막을 형성한다. 그리고, 금속박막을 습식방법을 포함하는 포토리쏘그래피방법으로 패터닝하여 투명기판(31) 상에 게이트전극(33)과 게이트라인(41)을 형성한다.

도 4b를 참조하면, 투명기판(31) 상에 게이트라인(41) 및 게이트전극(33)을 덮도록 게이트절연막(39), 활성층(45) 및 오믹접촉층(47)을 화학기상증착방법(Chemical Vapor Deposition : 이하 "CVD" 라함)으로 순차적으로 형성한다.

상기에서 게이트절연막(39)은 질화실리콘 또는 산화실리콘으로 절연물질을 증착하여 형성하고, 활성층(45)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 또한, 오믹접촉층(47)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘 또는 다결정실리콘으로 형성된다.

게이트절연막(39)이 노출되도록 오믹접촉층(47) 및 활성층(45)을 이방식각을 포함하는 포토리쏘그래피방법으로 패터닝한다. 이때, 활성층(45) 및 오믹접촉층(47)은 게이트전극(33)과 대응하는 부분에만 잔류되도록 한다.

도 4c를 참조하면, 게이트절연막(39) 상에 몰리브덴(Mo), MoW, MoTa 또는 MoNb등의 몰리브덴 합금(Mo alloy)을 오믹접촉층(47)을 덮도록 CVD방법 또는 스퍼터링(sputtering)방법으로 증착한다. 상기에서 증착된 금속 또는 금속합금은 오믹 접촉층(47)과 오믹접촉을 이룬다.

그리고, 금속 또는 금속합금을 게이트절연막(39)이 노출되도록 포토리쏘그래피방법으로 패터닝하여 게이트라인(41)과 직교하는 데이터라인(43)과 소스 및 드레인전극(35, 37)을 형성한다. 이때, 금속 또는 금속합금을 게이트라인(41)과 중첩되게 잔류하도록 패터닝하여 게이트절연막(39) 상에 제1 및 제2 스토리지 캐패시터(S1, S2)의 스토리지전극(55)을 형성한다.

상기에서 소스 및 드레인전극(35, 37) 패터닝시 그 사이의 게이트전극(33)과 대응하는 부분의 오믹접촉층(47)도 패터닝되도록 하여 활성층(45)을 노출시킨다. 상기에서 활성층(45)의 소스 및 드레인전극(35, 37)사이의 게이트전극(33)과 대응하는 부분은 채널이 된다.

도 4d를 참조하면, 게이트절연막(39) 상에 스토리지전극(55), 소스 및 드레인전극(35, 37)을 덮도록 질화실리콘 또는 산화실리콘 등의 무기절연물질 또는 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물을 증착하여 보호층(51)을 형성한다. 보호층(51)을 포토리쏘그래피방법으로 패터닝하여 드레인전극(37) 및 게이트라인(41)을 노출시키는 제1 내지 제3 접촉홀(49a, 49b, 49c)을 형성한다.

도 4e를 참고하면, 보호층(51) 상에 투명한 전도성물질인 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-아연-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-아연 옥사이드(Indium-Tin-Zinc-Oxide) 등을 증착하여 보호층(51) 상의 TFT와 대응되는 부분을 제외한 부분에 화소전극(53) 및 캐패시터전극(57)을 형성한다. 캐패시터전극(57)은 제2 및 제3 접촉홀(49b, 49c)을 통해 게이트라인(41)과 접촉되며, 화소전극은(53) 제1 접촉홀(49a)을 통해 드레인전극(37)과 접촉된다. 또한, 게이트라인(41)의 중첩부분에 형성되어진 스토리지전극(55)은 게이트절연막(39)을 사이에 둔 게이트라인(41)과 함께 제1 스토리지 캐패시터(S1)의 스토리지 캐패시터 용량(Cst1)을 마련하고, 보호층(51)을 사이에 둔 캐패시터전극(57)과 함께 제2 스토리지 캐패시터(S2)의 스토리지 캐패시터 용량(Cst2)을 마련하게 된다. 이 제1 및 제2 스토리지 캐패시터 용량(Cst1, Cst2)에 의해 제1 및 제2 스토리지 캐패시터(S1, S2)는 게이트라인(41)에 게이트하이전압이 인가되는 기간 동안 전압을 충전하고, 다음 단의 화소전극에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 다음 단 화소전극의 전압변동을 방지하여 안정적으로 유지시키는 역할을 한다.

도 5는 도 4e에 도시된 제1 및 제2 스토리지 캐패시터 용량(Cst1, Cst2)을 나타내는 회로도이다.

도 5를 참조하면, 캐패시터전극(Vp)과 게이트전극(Vg)사이에 제1 및 제2 스토리지 캐패시터 용량(Cst1,Cst2)이 병렬로 연결되어 전체 스토리지 캐패시터 용량(Cst)은 수학식 2와 같이 두 개의 스토리지 캐패시터 용량(Cst1, Cst2)을 합한 결과가 되어 스토리지 캐패시터 용량이 증가된다.

이 때, 제1 스토리지 캐패시터 용량(Cst1)은 절연막으로써의 보호층이 2000Å두께로 형성되므로 게이트절연막이 4000Å두께로 형성되는 제2 스토리지 캐패시터 용량(Cst2)에 비해 같은 면적 대비 용량이 더 크다.

또한, 게이트라인과 등전위를 형성하는 화소전극에 의해 게이트저항이 감소되는 효과를 얻을 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 제조방법은 고용량의 제1 및 제2 스토리지 캐패시터를 형성하여 액정에 인가되는 전압의 유지특성이 향상되고 플리커와 크로스토크가 감소될 뿐만 아니라 고화질의 화소가 구현될 수 있도록 한다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

기판 상에 형성된 게이트라인과;

상기 게이트라인을 덮도록 상기 기판 상에 형성된 게이트 절연막과;

상기 게이트 절연막 상에서 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인;

상기 게이트 절연막 상에서 상기 데이터 라인과 동일한 금속으로 형성되며 상기 게이트 라인에 중첩되게 형성된 스토리지전극과;

상기 데이터 라인 및 스토리지전극을 덮도록 상기 게이트 절연막 상에 형성된 보호층과;

상기 화소 영역에서 상기 보호층 상에 형성된 화소 전극과;

상기 보호층 상에서 상기 화소 전극과 동일한 금속으로 상기 스토리지전극에 중첩되도록 형성되며 상기 보호층 및 게이트 절연막을 관통하는 둘 이상의 접촉홀을 통해 상기 게이트 라인에 접속된 캐패시터전극을 포함하는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 캐패시터전극은 투명전도성물질로 형성되며,

상기 투명전도성물질은 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide)인 것을 특징으로 하는 액정표시장치.
삭제
제1 항에 있어서,

상기 게이트절연막을 사이에 두고 상기 스토리지전극과 상기 게이트라인은 제1 스토리지 캐패시터를 구성하고,

상기 보호층을 사이에 두고 상기 스토리지전극과 상기 캐패시터 전극은 제2 스토리지 캐패시터를 구성하는 것을 특징으로 하는 액정표시장치.
제4 항에 있어서,

상기 제1 스토리지 캐패시터와 상기 제2 스토리지 캐패시터는 병렬로 연결되는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 둘 이상의 접촉홀은,

상기 스토리지전극의 폭보다 넓은 길이로 이격되게 형성되는 것을 특징으로 하는 액정표시장치.
제6 항에 있어서,

상기 캐패시터전극은 상기 스토리지전극의 길이보다 길게 형성되는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 게이트라인에 연결된 게이트전극과;

상기 게이트 절연막 상에서 상기 게이트 전극과 중첩되게 형성된 반도체 패턴과;

상기 데이터 라인에 연결되며 반도체 패턴상에 형성된 소스 전극과;

상기 화소 전극에 접속되며 상기 소스 전극과 분리됨과 아울러 상기 반도체 패턴상에 형성된 드레인전극을 구비하는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 화소 전극은 상기 보호층을 관통하는 접촉홀을 통해 상기 스토리지전극과 전기적으로 접속되는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 게이트절연막은 4000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치.
제1 항에 있어서,

상기 보호층은 2000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치.
기판 상에 게이트라인을 형성하는 단계와;

상기 기판 상에 상기 게이트라인을 덮도록 게이트절연막을 형성하는 단계와;

상기 게이트 절연막 상에 상기 게이트 라인과 교차하여 화소영역을 정의하는 데이터 라인 및 상기 데이터 라인과 분리되며 상기 게이트 라인에 중첩되는 스토리지전극을 형성하는 단계와;

상기 게이트 절연막 상에 상기 데이터 라인 및 스토리지전극을 덮도록 보호층을 형성하는 단계와;

상기 게이트라인이 노출되도록 상기 보호층 및 상기 게이트 절연막을 관통하는 둘 이상의 접촉홀을 형성하는 단계와;

상기 보호층 상에 상기 둘 이상의 접촉홀을 통해 상기 게이트 라인에 접속되고 상기 스토리지 전극에 중첩된 캐패시터전극 및, 상기 캐패시터 전극과 분리되며 상기 화소 영역에 배치된 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 캐패시터전극은 투명전도성물질로 형성되며,

상기 투명전도성물질은 인듐-틴-옥사이드(Indium-Tin-Oxide), 인듐-징크-옥사이드(Indium-Zinc-Oxide) 또는 인듐-틴-징크-옥사이드(Indium-Tin-Zinc-Oxide)인 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 둘 이상의 접촉홀은,

상기 스토리지전극의 폭보다 넓은 길이로 이격되게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
제14 항에 있어서,

상기 캐패시터전극의 상기 스토리지전극의 길이보다 길게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 기판 상에 상기 게이트 라인과 함께 상기 게이트라인에 연결된 게이트전극을 형성하는 단계와;

상기 게이트절연막 상에 반도체층을 형성하는 단계와;

상기 반도체층 상에 상기 데이터 라인과 함께 상기 데이터 라인에 연결된 소스전극 및 상기 소스 전극과 분리된 드레인전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 화소 전극은 상기 보호층을 관통하는 접촉홀을 통해 상기 스토리지전극과 전기적으로 접속되게 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 게이트 절연막은 4000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
제12 항에 있어서,

상기 보호층은 2000Å의 두께로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.