KR100797374B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100797374B1
KR100797374B1 KR1020010031514A KR20010031514A KR100797374B1 KR 100797374 B1 KR100797374 B1 KR 100797374B1 KR 1020010031514 A KR1020010031514 A KR 1020010031514A KR 20010031514 A KR20010031514 A KR 20010031514A KR 100797374 B1 KR100797374 B1 KR 100797374B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
forming
source
Prior art date
Application number
KR1020010031514A
Other languages
English (en)
Other versions
KR20020092723A (ko
Inventor
채기성
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020010031514A priority Critical patent/KR100797374B1/ko
Priority to US10/028,687 priority patent/US7342616B2/en
Publication of KR20020092723A publication Critical patent/KR20020092723A/ko
Application granted granted Critical
Publication of KR100797374B1 publication Critical patent/KR100797374B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Abstract

본 발명은 개구율을 증가시키면서 스토리지 캐패시터의 정전용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 게이트전극 및 게이트라인, 투명전극을 덮도록 게이트절연막을 형성하는 단계와, 게이트전극과 중첩되도록 게이트절연막 상에 활성층을 형성하는 단계와, 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 활성층이 노출되도록 패터닝되어 소스 및 드레인 전극을 형성하는 단계와, 소스 및 드레인전극 상에 보호층을 형성하는 단계와, 보호층을 관통하는 접촉홀이 형성되는 단계와, 게이트라인과 교차되며 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 본 발명에 따른 액정표시장치 및 그의 제조방법은 개구율을 증가시키면서 캐패시터의 정전 용량을 확보할 수 있다.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display and Fabricating Method Thereof}
도 1은 종래의 스토리지 온 게이트 방식의 액정표시장치를 나타내는 평면도.
도 2는 도 1에 도시된 선 "A, A'"을 따라 절취한 액정표시장치의 단면도.
도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 4는 종래의 스토리지 온 컴온 방식의 액정표시장치를 나타내는 평면도.
도 5는 도 4에 도시된 선 "B, B'"을 따라 절취한 액정표시장치의 단면도.
도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 7은 본 발명의 제1 실시 예에 따른 액정표시장치의 평면도.
도 8은 도 7에 도시된 선 "C, C'"을 따라 절취한 액정표장치의 단면도.
도 9 내지 도 14는 도 8에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
도 15는 본 발명의 제2 실시 예에 따른 액정표시장치의 평면도.
도 16은 도 15에 도시된 선 "D, D'"을 따라 절취한 액정표장치의 단면도.
도 17 내지 도 22는 도 16에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11,41,71,101 : 하부기판 13,43,73,103 : 게이트전극
15,47,74,104 : 게이트라인 17,63,91,121 : 데이터라인
19,49,77,107 : 게이트절연막 21,51,79,109 : 활성층
23,53,81,111 : 오믹접촉층 25,57,83,113 : 소스전극
27,59,85,115 : 드레인전극 29,45,75,105 : 스토리지전극
31,61,79,89,119 : 보호층 30a,30b,90a,120a : 접촉홀
33,55,87,117 : 화소전극
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서, 특히 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 확보할 수 있는 액정표시장치 및 그의 제조방법에 관한 것이다.
통상적으로, 액정표시장치(Liquid Crystal Display; LCD)는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액정표시장치 중 액정 셀별로 스위칭소자가 마련된 액티브 매트릭스(Active Matrix) 타입은 동영상을 표시하기에 적합하다. 액티브 매트릭스 타입의 액정표시장치에서 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.
액정표시장치는 액정에 인가되는 유지전압의 특성을 향상시키고 계조(gray scale) 표시의 안정 등을 위해 스토리지 캐패시터(storage capacitor)를 사용한다. 스토리지 캐패시터는 (n-1)번째 게이트라인의 일부분을 n번째 화소의 캐패시터의 하부전극으로 이용하는 '스토리지 온 게이트(storage on gate)' 방식과, 캐패시터의 하부전극을 별도로 형성하여 공통전극과 연결시키는 '스토리지 온 컴온(storage on common)' 방식으로 분류된다.
도 1은 종래의 스토리지 온 게이트 방식의 액정표시장치를 나타내는 평면도이며, 도 2는 도 1에 도시된 선 "A, A'"을 따라 절취한 액정표시장치의 단면도이다.
도 1 및 도 2를 참조하면, 하부기판(11)은 게이트라인(15n)과 데이터라인(17)의 교차부에 위치하는 TFT(26)와, TFT(26)의 드레인전극(27)에 접속된 화소전극(33)과, 화소전극(33)과 이전단 게이트라인(15n-1)의 중첩영역에 위치하는 스토리지 캐패시터(28)를 구비한다.
TFT(26)는 게이트라인(15n)에 연결된 게이트전극(13), 데이터라인(17)에 연결된 소스전극(25) 및 제1 접촉홀(30a)을 통해 화소전극(33)에 접속된 드레인전극(27)을 구비한다. 또한, TFT(26)는 게이트전극(13)과 소스 및 드레인 전극(25, 27)의 절연을 위한 게이트절연막(19)과, 게이트전극(13)에 공급되는 게이 트전압에 의해 소스전극(25)과 드레인전극(27) 간에 도통채널을 형성하기 위한 반도체층(21, 23)을 더 구비한다. 이러한 TFT(26)는 게이트라인(15n)으로부터의 게이트신호에 응답하여 데이터라인(17)으로부터의 데이터신호를 선택적으로 화소전극(33)에 공급한다.
화소전극(33)은 데이터라인(17)과 게이트라인(15n)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO(Indium Tin Oxide) 물질로 이루어진다. 화소전극(33)은 하부기판(11) 전면에 도포되는 보호층(31) 위에 형성되며, 보호층(31)에 형성된 제1 접촉홀(30a)을 통해 드레인전극(25)과 전기적으로 접속된다. 이러한 화소전극(33)은 TFT를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(11)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(33)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.
화소전극(33)과 이전단의 게이트라인(15n-1)의 중첩부분에 형성되는 스토리지 캐패시터(28)는 이전단 게이트라인(15n-1)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(33)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(33)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(28)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다.
도 3a 내지 도 3e는 도 2에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 3a를 참조하면, 기판(11) 상에 게이트전극(13) 및 게이트라인(15)이 형성된다. 게이트전극(13) 및 게이트라인(15)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기판(11) 상에 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.
도 3b를 참조하면, 게이트절연막(19) 상에 활성층(21) 및 오믹접촉층(23)이 형성된다. 게이트절연막(19)은 게이트전극(13) 및 게이트라인(15)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(21) 및 오믹접촉층(23)은 게이트절연막(19) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(21)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(23)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 3c를 참조하면, 게이트절연막(19) 상에 데이터라인(17), 소스 및 드레인전극(25, 27), 스토리지전극(29)이 형성된다.
데이터라인(17), 소스 및 드레인전극(25, 27), 스토리지전극(29)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(25, 27)을 패터닝한 후 게이트전극(13)과 대응되는 부분의 오믹접촉층(23)을 패터닝하여 활성층(21)이 노출되게 한다. 활성층(21)에서 소스 및 드레인전극(25, 27) 사이의 게이트전극(13)과 대응하는 부분은 채널이 된다. 스토리지 전극(29)은 게이트라인(15)과 대응되어 중첩되도록 형성된다. 데이터라인(17), 소스 및 드레인전극(25, 27)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.
이어서, 도 3d를 참조하면, 게이트절연막(19) 상에 보호층(31), 제1 및 제2 접촉홀(30a, 30b)이 형성된다.
보호층(31), 제1 및 제2 접촉홀(30a, 30b)은 소스 및 드레인전극(25, 27)을 덮도록 게이트절연층(19)상에 절연물질을 증착한 후 패터닝함으로써 형성된다.
보호층(31)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl)유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 3e를 참조하면, 보호층(31) 상에 화소전극(33)이 형성된다.
화소전극(33)은 보호층(31)상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(33)은 제1 접촉홀(30a)을 통해 드레인전극(27)과 전기적으로 접촉되며, 제2 접촉홀(30b)을 통해 스토리지전극(29)과 전기적으로 접촉된다.
화소전극(33)은 인듐-틴-옥사이드(Indium-Tin-Oxide : 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide : 이하 "IZO"라 함) 또는 인듐-틴-아염-옥사이드(Indium-Tin-Zinc-Oxide : 이하 "ITZO"라 함)중 어느 하나로 형성된다.
도 4는 종래의 스토리지 온 컴온 방식의 액정표시장치를 나타내는 평면도이며, 도 5는 도 4에 도시된 선 "B, B'"을 따라 절취한 액정표시장치의 단면도이다.
도 4 및 도 5를 참조하면, 화소영역의 중앙에 위치하는 스토리지 캐패시터(50)를 구비한다. 스토리지 캐패시터(50)는 게이트라인(47)과 평행하고, 데이터라인(63)과 교차되며 화소전극과 중첩되도록 형성된다. 스토리지 캐패시터(50)는 게이트라인(47)에 게이트하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(55)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(55)의 전압변동을 방지하는 역할을 하게 된다. 이와 같이, 스토리지 캐패시터(50)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(50)는 드레인전극(59)과 전기적으로 접속되는 화소전극(55)과 스토리지전극(45)에 의해 마련되어진다.
도 6a 내지 도 6d는 도 5에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 6a를 참조하면, 기판(41) 상에 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)이 형성된다. 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)은 스퍼터링(sputtering) 등의 증착방법으로 기판(41) 상에 알루미늄(Al) 또는 구리(Cu) 등을 전면 증착한 후, 이 금속을 패터닝함으로써 형성된다.
이어서, 도 6b에 도시된 바와 같이 게이트절연막(49), 활성층(51) 및 오믹접촉층(53)이 형성된다. 게이트절연막(49)은 게이트전극(43), 스토리지전극(45) 및 게이트라인(47)을 덮도록 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(51) 및 오믹접촉층(53)은 게이트절연막(49) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 활성층(51)은 불순물이 도핑되지 않은 비정질 실리콘으로 형성된다. 또한, 오믹접촉층(53)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 6c를 참조하면, 게이트절연막(49) 상에 화소전극(55)이 형성된다.
화소전극(55)은 게이트절연막(49) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(55)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
도 6d를 참조하면, 데이터라인(63), 소스 및 드레인전극(57, 59) 및 보호층(61)이 형성된다.
데이터라인(63), 소스 및 드레인전극(57, 59)은 CVD 방법 또는 스퍼터링 방법으로 금속층을 전면 증착한 후 패터닝함으로써 형성된다. 소스 및 드레인전극(57, 59)을 패터닝한 후 게이트전극(43)과 대응되는 부분의 오믹접촉층(53)을 패터닝하여 활성층(51)이 노출되게 한다. 활성층(51)에서 소스 및 드레인전극(57, 59) 사이의 게이트전극(43)과 대응하는 부분은 채널이 된다. 드레인전극(59)은 접촉홀없이 화소전극(55)과 전기적으로 접촉된다. 데이터라인(63), 소스 및 드레인전극(57, 59)은 크롬(Cr) 또는 몰리브덴(Mo) 등으로 형성된다.
이어서, TFT(40) 상에 보호층(61)이 형성된다. 보호층(61)은 소스 및 드레인전극(57, 59)을 덮도록 절연물질을 증착한 후 패터닝함으로써 형성된다. 보호층(61)은 질화실리콘(SiNx), 산화실리콘(SiOx) 등의 무기절연물질, 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프 (cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
상술한 바와 같이, 스토리지 캐패시터는 스토리지 온 게이트 방식과 스토리지 온 컴온 방식 모두 게이트전극과 함께 형성되는 하부전극과 소스 및 드레인전극과 함께 형성되는 상부전극 사이에 형성된 게이트절연막을 유전막으로 갖는 구조로 형성된다.
이러한 액정표시장치는 플리커 현상을 개선하기 위해서 스토리지 캐패시터의 정전 용량을 증가시키고 있다. 스토리지 캐패시터의 정전 용량을 증가시키기 위해서는 스토리지전극의 면적을 증가시켜야 한다. 다시 말하면, 스토리지 온 게이트 방식의 액정표시장치는 스토리지 캐패시터의 정전 용량을 증가시키기 위해 게이트라인의 폭을 넓혀야 한다. 그러나, 게이트라인의 폭을 넓힐 경우 개구율이 떨어지게 되므로 게이트라인의 폭을 넓히는 데는 한계가 있다. 또한, 스토리지 온 컴온 방식의 액정표시장치는 스토리지 캐패시터가 화소셀의 중심부에 형성됨으로써 스토리지 온 게이트 방식의 액정표시장치의 개구율보다 더 떨어지게 된다.
이와 같이, 스토리지전극의 면적이 증가하게 되면 개구율이 떨어지게 된다. 특히, 고용량의 스토리지 캐패시터의 정전 용량을 요구하는 고화밀도 액정표시장치(High Pixel Density LCD), 강유전성 액정표시장치(Ferroelectric LCD), 반강유전성 액정표시장치 및 고정세를 요구하는 액정표시장치에서 개구율이 떨어지게 된다.
따라서, 본 발명의 목적은 개구율을 증가시키면서 스토리지 캐패시터의 정전 용량을 증가시킬 수 있는 액정표시장치 및 그의 제조방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조방법은 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와, 상기 게이트전극, 게이트라인 및 스토리지전극을 덮도록 게이트절연막을 형성하는 단계와, 상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와, 상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와, 상기 활성층의 채널을 사이에 두고 상기 오믹접촉층상에 배치된 소스 및 드레인 전극을 형성하는 단계와, 상기 게이트 절연막상에 상기 드레인 전극과 접속되는 화소 전극을 형성하는 단계와, 상기 소스 및 드레인전극을 포함하는 기판상에 보호층을 형성하는 단계와, 상기 보호층에 상기 소스전극을 노출하는 접촉홀을 형성하는 단계와, 상기 보호층상에 상기 게이트라인과 교차되며 상기 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함한다.
본 발명에 따른 액정표시장치는 기판상에 배치되며 스캐닝 신호가 공급되는 게이트 라인 및 게이트 전극, 상기 게이트 라인 및 게이트 전극과 이격되며 상기 기판상에 배치된 스토리지 전극, 상기 게이트 라인 및 게이트 전극을 포함하는 기판상에 배치된 게이트 절연막, 상기 게이트 전극과 중첩되도록 상기 게이트 절연막상에 배치된 활성층, 상기 활성층상에 배치된 오믹접촉층, 상기 오믹접촉층상에 배치된 소스 전극, 상기 오믹접촉층상에 배치되며, 상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극, 상기 드레인 전극과 접속되며 상기 게이트 절연막을 사이에 두고 중첩된 화소 전극, 상기 소스 및 드레인 전극을 포함하는 기판상에 배치된 보호층, 및 상기 게이트 절연막과 상기 보호층을 사이에 두고 상기 게이트 라인과 교차하며 상기 소스 전극과 전기적으로 연결된 데이터 라인을 포함한다.
상기 소스 및 드레인전극 상에 접촉저항을 줄이기 위해 버퍼금속층을 추가로 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 7 내지 도 22를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 7은 본 발명의 제1 실시 예에 따른 액정표시장치의 평면도이며 도 8은 도 7에 도시된 선 "C, C'"을 따라 절취한 액정표장치의 단면도이다.
도 7 및 도 8을 참조하면, 하부기판(71)은 게이트라인(74)과 데이터라인(91)의 교차부에 위치하는 TFT(70)와, TFT(70)의 드레인전극(85)에 접속된 화소전극(87)과, 화소셀영역에 위치하는 스토리지 캐패시터(80)를 구비한다.
TFT(70)는 게이트라인(74)에 연결된 게이트전극(73), 접촉홀(90a)을 통해 데이터라인(91)과 접속된 소스전극(83)과, 드레인전극(85)을 구비한다. 또한, TFT(70)는 게이트전극(73)과 소스 및 드레인 전극(83, 85)의 절연을 위한 게이트절연막(77)과, 게이트전극(73)에 공급되는 게이트전압에 의해 소스전극(83)과 드레인전극(85) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(79, 81)을 더 구비한다. 여기서, 소스 및 드레인전극(83, 85)은 금속층(83a)과 버퍼금속층(83b)으로 구성되어 활성층(81)과 중첩되게 형성되며 화소전극(87)과 접속된다. 데이터라인(91)은 보호층(89) 상에 접촉홀(90a)을 통해 버퍼금속층(83b)과 전기적으로 접속된다. 이러한 TFT(70)는 게이트라인(74)으로부터 게이트신호에 응답하여 데이터라인(91)으로부터의 데이터신호를 데이터라인(91)과 접속된 소스전극(83) 및 드레인전극(85)을 통해 화소전극(87)에 공급한다.
화소전극(87)은 데이터라인(91)과 게이트라인(74)에 의해 분할된 셀영역에 위치하며 광투과율이 투명전도성물질, 예를 들면 높은 ITO 물질로 이루어진다. 화소전극(87)은 하부기판(71) 전면에 도포되는 게이트절연막(77) 위에 형성되며, 버퍼금속층(83b)과 접속되어 드레인전극(83)과 전기적으로 접속된다. 이러한 화소전극(87)은 TFT(70)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(71)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(87)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(80)는 게이트라인(74)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(87)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(87)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(80)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(80)는 스토리지영역에 형성된 스토리지전극(75)과 버퍼금속층(83b)과 전기적으로 접속되는 화소전극(87)에 의해 마련되어진다.
도 9 내지 도 14는 도 8에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 9를 참조하면, 기판(71) 상에 게이트전극(73) 및 게이트라인(74), 스토리지전극(75)이 형성된다.
게이트전극(73) 및 게이트라인(74)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다.
스토리지전극(75)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(75)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
도 10을 참조하면, 게이트전극(73) 및 스토리지전극(75) 상에 게이트절연막(77)이 형성되며, 게이트절연막(77) 상에 활성층(79) 및 오믹접촉층(81)이 형성된다.
게이트절연막(77)은 질화실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 게이트전극(73) 및 게이트라인(74)을 덮도록 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(79) 및 오믹접촉층(81)은 게이트절연막(77) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(79)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(81)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 11을 참조하면, 게이트절연막(77) 상에 소스 및 드레인전극(83, 85)이 형성된다.
금속층(83a)은 게이트절연막(77) 상에 알리미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(83b)은 금속층(83a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(83b)은 금속층(83a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈늄(Ta)이 사용된다. 금속층(83a) 및 버퍼금속층(83b)을 패터닝함으로써 소스 및 드레인전극(83, 85)이 형성된다. 이후, 게이트전극(73)과 대응되는 부분의 오믹접촉층(81)을 패터닝하여 활성층(79)이 노출되게 한다. 활성층(79)에서 소스 및 드레인전극(83, 85) 사이의 게이트전극(73)과 대응하는 부분은 채널이 된다.
이어서, 도 12에 도시된 바와 같이 드레인전극(85) 및 게이트절연막(77) 상에 화소전극(87)이 형성된다.
화소전극(87)은 드레인전극(85) 및 게이트절연막(77) 상에 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 화소전극(87)은 버퍼금속층(83b)을 통해 드레인전극(85)과 전기적으로 접촉된다. 화소전극(87)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
도 13을 참조하면, 보호층(89) 상에 접촉홀(90a)이 형성된다.
보호층(89)은 소스 및 드레인전극(83, 85)을 덮도록 스핀코팅 방법으로 절연물질을 코팅하여 형성된다. 이에 따라, 보호층(89)의 표면은 평탄화되게 된다. 보호층(89)은 패터닝되어 화소전극(87)이 노출되며 접촉홀(90a)이 형성된다. 접촉홀(90a)은 소스전극(83)의 버퍼금속층(83b)이 노출되도록 형성된다.
보호층(89)은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 14를 참조하면, 보호층(89) 상에 데이터라인(91)이 형성된다.
데이터라인(91)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다. 데이터라인(91)은 접촉홀(90a)을 통해 소스전극(83)의 버퍼금속층(83b)과 전기적으로 접속된다.
도 15는 본 발명의 제2 실시 예에 따른 액정표시장치의 평면도이며 도 16은 도 15에 도시된 선 "D-D', E-E', F-F'"을 따라 절취한 액정표시장치의 단면도이다.
도 15 및 도 16을 참조하면, 하부기판(101)은 게이트라인(104)과 데이터라인(121)의 교차부에 위치하는 TFT(100)와, TFT(100)의 드레인전극(115)에 접속된 화소전극(117)과, 화소 셀영역에 위치하는 스토리지 캐패시터(110)를 구비한다.
TFT(100)는 게이트라인(104)에 연결된 게이트전극(103), 접촉홀(120a)을 통해 데이터라인(121)과 접속된 소스전극(113)과, 드레인전극(115)을 구비한다. 또한, TFT(100)는 게이트전극(103)과 소스 및 드레인 전극(113, 115)의 절연을 위한 게이트절연막(107)과, 게이트전극(103)에 공급되는 게이트전압에 의해 소스전극(113)과 드레인전극(115) 간에 도통채널을 형성하기 위한 활성층 및 오믹접촉층(109, 111)을 더 구비한다. 여기서, 소스 및 드레인전극(113, 115)은 금속층(113a)과 버퍼금속층(113b)으로 구성된다. 소스 및 드레인전극(113, 115)은 활성층(109)과 중첩되게 형성되며 화소전극(117)과 접속된다. 데이터라인(121)은 보호층(119) 상에 접촉홀(120a)을 통해 버퍼금속층(113b)과 전기적으로 접속된다. 이러한 TFT(100)는 게이트라인(104)으로부터 게이트신호에 응답하여 데이터라인(121)으로부터의 데이터신호를 선택적으로 화소전극(117)에 공급한다.
화소전극(117)은 데이터라인(121)과 게이트라인(104)에 의해 분할된 셀영역에 위치하며 광투과율이 높은 투명전도성물질, 예를 들면 ITO 물질로 이루어진다. 화소전극(117)은 하부기판(101) 전면에 도포되는 게이트절연막(107) 위에 형성되며, 버퍼금속층(113b)을 통해 드레인전극(115)과 전기적으로 접속된다. 이러한 화소전극(107)은 TFT(100)를 경유하여 공급되는 데이터신호에 의해 상부기판에 형성되는 공통 투명전극(도시하지 않음)과 전위차를 발생시키게 된다. 이 전위차에 의해 하부기판(101)과 상부기판 사이에 위치하는 액정이 유전이방성에 의해 회전하게 된다. 이 액정은 광원으로부터 화소전극(117)을 경유하여 입사되는 광을 상부기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(110)는 게이트라인(104)에 게이트 하이전압이 인가되는 기간에 전압을 충전하고, 화소전극(117)에 데이터신호가 공급되는 기간에 충전된 전압을 방전하여 화소전극(117)의 전압변동을 방지하는 역할을 하게 된다. 스토리지 캐패시터(110)는 화소전압을 안정적으로 유지시키기 위한 것이므로 그 용량값은 커야만 한다. 이를 위하여, 스토리지 캐패시터(110)는 각 화소셀영역에 형성된 스토리지전극(105)과 버퍼금속층(113b)과 전기적으로 접속되는 화소전극(117)에 의해 마련되어진다. 이때, 보조 스토리지전극(105A)은 각 화소셀에 형성된 스토리지전극(105)과 전기적으로 접속된다.
도 17 내지 도 22는 도 16에 도시된 액정표시장치의 제조방법을 단계적으로 나타내는 단면도이다.
도 17를 참조하면, 기판(101) 상에 게이트전극(103) 및 게이트라인(104), 스토리지전극(105), 보조 스토리지전극(105A)이 형성된다.
게이트전극(103) 및 게이트라인(104)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 기판(101) 상에 전면 증착한 후 이 금속을 패터닝함으로써 형성된다.
스토리지전극(105)은 투명전도성물질을 증착한 후 패터닝함으로써 형성된다. 스토리지전극(105)은 ITO, IZO 또는 ITZO 중 어느 하나로 형성된다.
보조 스토리지전극(105A)은 각각의 화소셀에 형성된 스토리지전극(105)을 연결하여 전기적으로 접속되게 한다.
도 18을 참조하면, 게이트전극(103) 및 스토리지전극(105) 상에 게이트절연막(107)이 형성되며, 게이트절연막(107) 상에 활성층(109) 및 오믹접촉층(111)이 형성된다.
게이트절연막(107)은 게이트전극(103) 및 스토리지전극(105)을 덮도록 질화 실리콘(SiNx) 또는 산화실리콘(SiOx) 등의 절연물질을 PECVD(Plasma Enhanced Chemical Vapor Deposition) 방식으로 전면 증착하여 형성된다. 활성층(109) 및 오믹접촉층(111)은 게이트절연막(107) 상에 두 반도체층을 적층하고 패터닝함으로써 형성된다. 여기서, 활성층(109)은 불순물이 도핑되지 않은 비정질실리콘으로 형성된다. 또한, 오믹접촉층(111)은 N형 또는 P형의 불순물이 고농도로 도핑된 비정질실리콘으로 형성된다.
도 19를 참조하면, 게이트절연막(107) 상에 소스 및 드레인전극(113, 115)이 형성된다.
금속층(113a)은 게이트절연막(77) 상에 알리미늄(Al)이나 구리(Cu)를 CVD 방법 또는 스퍼터링 방법으로 전면 증착하여 형성된다. 버퍼금속층(113b)은 금속층(113a) 상에 전면 증착하여 형성된다. 여기서, 버퍼금속층(113b)은 금속층(113a)의 접촉저항을 줄이기 위해 전도성이 좋은 몰리브덴(Mo) 또는 타이타늄(Ti), 탄탈늄(Ta) 등이 사용된다. 금속층(113a) 및 버퍼금속층(113b)을 패터닝함으로써 소스 및 드레인전극(113, 115)이 형성된다. 이후, 게이트전극(103)과 대응되는 부분의 오믹접촉층(111)을 패터닝하여 활성층(109)이 노출되게 한다. 활성층(109)에서 소스 및 드레인전극(113, 115) 사이의 게이트전극(103)과 대응하는 부분은 채널이 된다.
이어서, 도 20에 도시된 바와 같이 드레인전극(115) 및 게이트절연막(107) 상에 화소전극(117)이 형성된다.
화소전극(117)은 게이트절연막(107)상에 투명전도성물질을 증착한 후 패터닝 함으로써 형성된다. 화소전극(117)은 버퍼금속층(113b)을 통해 드레인전극(115)과 전기적으로 접촉된다. 화소전극(117)은 스토리지전극(105)와 캐패시터의 상부전극을 담당한다. 화소전극(117)은 ITO, IZO, ITZO 중 어느 하나로 형성된다.
도 21을 참조하면, 보호층(119) 상에 접촉홀(120a)이 형성된다.
보호층(119)은 소스 및 드레인전극(113, 115)을 덮도록 스핀코팅 방법으로 절연물질을 코팅하여 형성된다. 이에 따라, 보호층(119)의 표면은 평탄화되게 된다. 보호층(119)은 패터닝되어 화소전극(117)이 노출되며 접촉홀(120a)이 형성된다. 접촉홀(120a)은 소스전극(113)의 버퍼금속층(113b)이 노출되도록 형성된다.
보호층(119)은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB (benzocyclobutene), 사이토프(cytop) 또는 PFCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물로 형성된다.
도 22를 참조하면, 보호층(119) 상에 데이터라인(121)이 형성된다.
데이터라인(121)은 스퍼터링(sputtering) 등의 증착방법으로 알루미늄(Al) 또는 구리(Cu) 등을 증착한 후 패터닝함으로써 형성된다. 데이터라인(121)은 접촉홀(120a)을 통해 소스전극(113)의 버퍼금속층(113b)과 전기적으로 접속된다.
이와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 각 화소셀 영역에 투명전도성물질의 스토리지전극을 형성한다. 또한, 소스 및 드레인전극 상에 버퍼금속층을 형성하여 버퍼금속층과 전기적으로 접속되는 화소전극을 형성한다. 이러한 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지전극과 화소전극에 의해 스토리지 캐패시터의 면적이 증가하게 된다. 이에 따라, 개구율이 증가하 게 되며, 캐패시터의 정전용량이 증가하게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지 캐패시터의 개구율을 증가시킬 수 있다. 또한, 본 발명에 따른 액정표시장치 및 그의 제조방법은 스토리지 캐패시터의 정전 용량을 증가시킬 수 있다. 결과적으로, 본 발명에 따른 액정표시장치 및 그의 제조방법은 고정세화에 따른 화질이 균일해지며 안정되게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (18)

  1. 기판상에 배치되며 스캐닝 신호가 공급되는 게이트 라인 및 게이트 전극;
    상기 게이트 라인 및 게이트 전극과 이격되며 상기 기판상에 배치된 스토리지 전극;
    상기 게이트 라인 및 게이트 전극을 포함하는 기판상에 배치된 게이트 절연막;
    상기 게이트 전극과 중첩되도록 상기 게이트 절연막상에 배치된 활성층;
    상기 활성층상에 배치된 오믹접촉층;
    상기 오믹접촉층상에 배치된 소스 전극;
    상기 오믹접촉층상에 배치되며, 상기 소스 전극과 채널을 사이에 두고 대향하는 드레인 전극;
    상기 드레인 전극과 접속되며 상기 게이트 절연막을 사이에 두고 상기 스토리지 전극과 중첩된 화소 전극;
    상기 소스 및 드레인 전극을 포함하는 기판상에 배치된 보호층; 및
    상기 소스 전극과 접속되며 상기 게이트 절연막과 상기 보호층을 사이에 두고 상기 게이트 라인과 교차하는 데이터 라인을 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 보호층은 상기 화소전극의 일부를 노출하며, 상기 소스전극과 데이터라인을 서로 접속시키기 위한 콘택홀을 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 소스 및 드레인전극 상에 버퍼금속층을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈늄(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 스토리지전극은 투명전도성물질로 형성된 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 각 스토리지전극과 연결되며, 상기 게이트 절연막과 사이를 두고 상기 데이터 라인과 중첩된 보조 스토리지전극을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
  7. 기판 상에 게이트전극 및 게이트라인을 형성함과 아울러 게이트전극 및 게이트라인이 형성되는 동일층 상에 스토리지전극을 형성하는 단계와,
    상기 게이트전극, 게이트라인 및 스토리지전극을 덮도록 게이트절연막을 형성하는 단계와,
    상기 게이트전극과 중첩되도록 상기 게이트절연막 상에 활성층을 형성하는 단계와,
    상기 활성층 상에 형성되는 오믹접촉층을 형성하는 단계와,
    상기 활성층의 채널을 사이에 두고 상기 오믹접촉층상에 배치된 소스 및 드레인 전극을 형성하는 단계와,
    상기 게이트 절연막상에 상기 드레인 전극과 접속되며 상기 스토리지 전극과 중첩되는 화소 전극을 형성하는 단계와,
    상기 화소 전극, 소스 및 드레인전극을 포함하는 기판상에 보호층을 형성하는 단계와,
    상기 보호층에 상기 소스전극을 노출하는 접촉홀을 형성하며 상기 화소전극의 일부를 노출시키는 단계와,
    상기 보호층상에 상기 게이트라인과 교차되며 상기 접촉홀을 통해 상기 소스전극과 접속되는 데이터라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 소스 및 드레인전극 상에 버퍼금속층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서,
    상기 버퍼금속층은 몰리브덴(Mo), 타이타늄(Ti), 탄탈늄(Ta) 중 어느 하나로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 스토리지전극은 투명전도성물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제 7 항에 있어서,
    상기 각 스토리지전극이 연결되도록 보조 스토리지전극이 형성되는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 3 항에 있어서,
    상기 버퍼 금속층은 상기 소스전극 및 드레인 전극과의 접촉 저항을 줄이는 것을 특징으로 하는 액정표시장치.
  13. 제 5 항에 있어서,
    상기 투명전도성물질은 산화인듐주석(ITO)인 것을 특징으로 하는 액정표시장치.
  14. 제 1 항에 있어서,
    상기 보호층은 유기절연물질로 구성된 것을 특징으로 하는 액정표시장치.
  15. 제 8 항에 있어서,
    상기 버퍼금속층은 상기 소스전극 및 드레인 전극과의 접촉 저항을 줄이는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 10 항에 있어서,
    상기 투명전도성물질은 산화인듐주석(ITO)인 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 7 항에 있어서,
    상기 보호층은 유기절연물질로 구성된 것을 특징으로 하는 액정표시장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 유기절연물질은 아크릴계(acryl) 유기화합물, 테프론(Teflon), BCB(benzocyclobutene), 사이토프(cytop) 및 FPCB(perfluorocyclobutane) 등의 유전상수가 작은 유기절연물 중 어느 하나인 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020010031514A 2001-06-05 2001-06-05 액정표시장치 및 그의 제조방법 KR100797374B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020010031514A KR100797374B1 (ko) 2001-06-05 2001-06-05 액정표시장치 및 그의 제조방법
US10/028,687 US7342616B2 (en) 2001-06-05 2001-12-28 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010031514A KR100797374B1 (ko) 2001-06-05 2001-06-05 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020092723A KR20020092723A (ko) 2002-12-12
KR100797374B1 true KR100797374B1 (ko) 2008-01-22

Family

ID=19710426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031514A KR100797374B1 (ko) 2001-06-05 2001-06-05 액정표시장치 및 그의 제조방법

Country Status (2)

Country Link
US (1) US7342616B2 (ko)
KR (1) KR100797374B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067315A (ko) * 2012-11-26 2014-06-05 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100404203B1 (ko) * 2001-08-21 2003-11-03 엘지전자 주식회사 트리플 스캔 구조의 유기 ｅｌ 소자
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
CN100462825C (zh) * 2005-12-23 2009-02-18 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法
KR101284697B1 (ko) * 2006-06-30 2013-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
CN100449391C (zh) * 2006-08-04 2009-01-07 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN100461432C (zh) * 2006-11-03 2009-02-11 北京京东方光电科技有限公司 一种薄膜晶体管沟道结构
KR101366162B1 (ko) * 2007-03-20 2014-02-25 삼성디스플레이 주식회사 유기 발광 표시 패널 및 이의 제조방법
TWI395029B (zh) * 2008-07-24 2013-05-01 Wintek Corp 液晶顯示面板
CN101807583B (zh) * 2009-02-18 2011-07-27 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5771365B2 (ja) * 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
JP5724531B2 (ja) * 2010-04-12 2015-05-27 セイコーエプソン株式会社 電気光学装置及び電子機器
CN102768991B (zh) * 2012-07-31 2015-07-15 深圳市华星光电技术有限公司 一种液晶显示装置、阵列基板及其制作方法
CN105070724A (zh) * 2015-07-16 2015-11-18 深圳市华星光电技术有限公司 Tft基板的制作方法及制得的tft基板
CN107425017B (zh) * 2017-08-17 2020-11-27 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534726A (ja) * 1991-07-25 1993-02-12 Clarion Co Ltd アクテイブマトリツクス方式液晶装置のコンデンサ構造
JPH06148658A (ja) * 1992-11-02 1994-05-27 Sharp Corp 配線構造
JPH0815711A (ja) * 1994-06-28 1996-01-19 Kyocera Corp アクティブマトリクス基板
KR19980070909A (ko) * 1997-01-24 1998-10-26 가네코히사시 액티브 매트릭스형 액정 표시 장치
KR19980076093A (ko) * 1997-04-07 1998-11-16 윤종용 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
JP2000284328A (ja) * 1999-03-31 2000-10-13 Casio Comput Co Ltd 液晶表示素子
JP2001135809A (ja) * 1999-11-02 2001-05-18 Sharp Corp アクティブマトリクス基板及びそれを備えた二次元画像検出器並びに二次元画像検出器の画素欠陥修正方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4773741A (en) * 1987-04-09 1988-09-27 Central Glass Company, Limited Electrochromic display device having auxiliary electrode
JPH0820641B2 (ja) * 1989-06-30 1996-03-04 シャープ株式会社 液晶表示装置の製造方法
US5227103A (en) * 1990-02-07 1993-07-13 E. I. Du Pont De Nemours And Company High speed insulated conductors
DE4321638A1 (de) * 1992-09-19 1994-03-24 Samsung Electronics Co Ltd Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung
JP3014291B2 (ja) * 1995-03-10 2000-02-28 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法
US5640067A (en) * 1995-03-24 1997-06-17 Tdk Corporation Thin film transistor, organic electroluminescence display device and manufacturing method of the same
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2777101B2 (ja) * 1996-02-21 1998-07-16 三星電子株式会社 トランジスタとその製造方法
KR100192447B1 (ko) * 1996-05-15 1999-06-15 구자홍 액정표시장치의 제조방법
CN1148600C (zh) * 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100226494B1 (ko) * 1997-02-20 1999-10-15 김영환 액정표시장치 및 그 제조방법
US5990986A (en) * 1997-05-30 1999-11-23 Samsung Electronics Co., Ltd. Thin film transistor substrate for a liquid crystal display having buffer layers and a manufacturing method thereof
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP3973787B2 (ja) * 1997-12-31 2007-09-12 三星電子株式会社 液晶表示装置及びその製造方法
JP4169896B2 (ja) * 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0534726A (ja) * 1991-07-25 1993-02-12 Clarion Co Ltd アクテイブマトリツクス方式液晶装置のコンデンサ構造
JPH06148658A (ja) * 1992-11-02 1994-05-27 Sharp Corp 配線構造
JPH0815711A (ja) * 1994-06-28 1996-01-19 Kyocera Corp アクティブマトリクス基板
KR19980070909A (ko) * 1997-01-24 1998-10-26 가네코히사시 액티브 매트릭스형 액정 표시 장치
KR19980076093A (ko) * 1997-04-07 1998-11-16 윤종용 소스 및 드레인용 금속으로 몰리브덴 텅스텐 합금을 사용하는 박막 트랜지스터 액정 표시 소자 기판 및 그 제조 방법
JP2000284328A (ja) * 1999-03-31 2000-10-13 Casio Comput Co Ltd 液晶表示素子
JP2001135809A (ja) * 1999-11-02 2001-05-18 Sharp Corp アクティブマトリクス基板及びそれを備えた二次元画像検出器並びに二次元画像検出器の画素欠陥修正方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140067315A (ko) * 2012-11-26 2014-06-05 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법
KR101947007B1 (ko) * 2012-11-26 2019-02-12 엘지디스플레이 주식회사 디스플레이 장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR20020092723A (ko) 2002-12-12
US7342616B2 (en) 2008-03-11
US20020180897A1 (en) 2002-12-05

Similar Documents

Publication Publication Date Title
KR100620847B1 (ko) 액정표시장치의 어레이기판 및 그의 제조방법
US6788357B2 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US7863120B2 (en) Liquid crystal display device with double metal layer source and drain electrodes and fabricating method thereof
US7212255B2 (en) Liquid crystal display device and fabricating method thereof
KR101414043B1 (ko) 박막 트랜지스터 기판
KR100797374B1 (ko) 액정표시장치 및 그의 제조방법
KR101213871B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20030004871A (ko) 액정표시장치의 어레이 기판 및 그의 제조방법
US20070285591A1 (en) Liquid crystal display panel and method of manufacturing the same
US6741313B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR20040022938A (ko) 액정표시소자의 제조방법
US6724453B2 (en) Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device
KR20020074701A (ko) 액정표시장치 및 그 제조방법
US7053408B2 (en) Liquid crystal display device having enlarged channel region and fabricating method thereof
KR100443829B1 (ko) 액정표시소자용 어레이기판 및 그 제조방법
KR101136269B1 (ko) 액정표시장치의 어레이 기판 및 그의 제조 방법
KR100799465B1 (ko) 액정표시장치 및 그 제조방법
KR20040062192A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100453162B1 (ko) 액정표시소자 및 그 제조방법
KR20030050983A (ko) 액정표시소자 및 그 제조방법
KR101142981B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20020069624A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20010068334A (ko) 액정표시장치 및 그의 제조방법
KR20040062189A (ko) 액정표시장치 및 그 제조방법
KR20020050811A (ko) 액정표시소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee