KR100392850B1 - 액정표시소자 및 그 제조방법 - Google Patents
액정표시소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100392850B1 KR100392850B1 KR10-2000-0085273A KR20000085273A KR100392850B1 KR 100392850 B1 KR100392850 B1 KR 100392850B1 KR 20000085273 A KR20000085273 A KR 20000085273A KR 100392850 B1 KR100392850 B1 KR 100392850B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- liquid crystal
- electrode
- gate
- gate line
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 고개구율을 확보하기 위한 액정표시소자 및 그 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치의 제조 방법은 스토리지전극을 가지는 액정표시소자의 제조방법에 있어서, 기판 상에 게이트라인을 형성하는 단계와, 게이트라인을 덮도록 기판 상에 제1 절연막을 전면 증착하는 단계와, 게이트라인과 중첩되도록 제1 절연막 상에 스토리지전극을 형성하는 단계와, 스토리지전극을 덮도록 제1 절연막 상에 제2 절연막을 전면 증착하는 단계를 포함한다.
본 발명에 의하면, 1 차 게이트절연막과 2 차 게이트절연막을 증착하는 사이에 메탈층을 삽입하고 1 차 게이트절연막을 에칭하여 도전체 간의 두께를 줄임으로써 스토리지 영역은 작아지고 대용량의 스토리지 캐패시터를 형성하므로 고개구율을 확보할 수 있게 된다.
Description
본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 고개구율을 확보하도록 한 액정표시소자 및 그 제조방법에 관한 것이다.
액티브 매트릭스 구동방식의 액정표시소자는 스위칭소자로서 박막트랜지스터를 이용하여 자연스러운 동화상을 표시하고 있다. 이러한 액정표시소자는 브라운관에 비하여 소형화가 가능하며, 퍼스널 컴퓨터와 노트북 컴퓨터는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대기기에 이르기까지 광범위하게 이용되고 있다.
도 1 및 도 2를 참조하면, 종래의 액정표시소자는 기판(1) 상에 형성된 게이트전극(54), 게이트절연막(9) 및 활성층(5)과, 컨택홀(8,18)를 통해 활성층(5)과 전기적으로 연결되게 형성된 소스 및 드레인전극(51,52)으로 구성되는 박막트랜지스터를 구비한다.
이러한 박막트랜지스터는 게이트전극(54)에 인가되는 스캔펄스기간동안 데이터라인(4) 상의 데이터신호를 화소전극(55)에 공급하게 된다. 게이트전극(54)은 게이트라인(3)과 연결되며, 소스전극(5)은 데이터라인(4)과 연결된다. 드레인전극 (52)은 접촉홀(8)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide ; 이하"ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하"IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하"ITZO"라 함)로 증착된 화소전극(55)과 접속된다. 게이트전극(54) 및 게이트라인(3)위에는 무기절연물질로 증착된 게이트절연막(9)이 형성되고 그 위에 활성층(5)이 증착된다. 이와 같은 TFT위에는 무기절연재료 또는 유기절연재료로 된 보호층(53)이 형성된다.
게이트라인(3)상에는 스토리지 캐패시터(56)가 형성된다. 스토리지 캐패시터(56)는 이전 주사기간동안 다음 주사라인의 구동전압을 축적함으로써 구동전압을 낮추는 역할을 한다. 스토리지 캐패시터(56)의 상부전극(6)은 소스전극 (51) 및 드레인전극(52) 형성시 금속 또는 금속합금으로 형성된다. 이 상부전극은 스토리지캐패시터의 역할을 하므로 스토리지전극이라고도 한다. 이 상부전극(6)과 중첩된 게이트라인(3)은 스토리지 캐패시터(56)의 하부전극 역할을 한다. 스토리지 캐패시터(56)의 상부전극(6)은 보호층(53)을 관통하는 접촉홀(18)을 통하여 화소전극 (55)과 접속된다.
액정을 사이에 두고 배면기판과 대면되는 전면기판에는 도시되지 않은 블랙매트릭스가 형성된다. 이 블랙매트릭스는 화소의 유효표시영역이외의 부분에 위치하여 자신에게 입사되는 모든 파장의 광을 흡수하게 된다.
그러나, 종래의 액정표시소자에 있어서, 스토리지 캐패시터(56)의 상부전극(6)은 소스전극(51)및 드레인전극(52)형성시 금속 또는 금속합금으로 게이트라인상에 형성되므로 스토리지 캐패시터(56)가 형성되는 곳은 외부광이 입사되면 빛이 반사된다.
이에 따라, 게이트라인(3) 위에 스토리지 캐패시터(56)를 형성하므로 스토리지를 형성하는 곳은 점유하는 면적만큼 화소(2)의 개구율이 감소될 수밖에 없다. 뿐만 아니라, 화소(2)간 빛이 새는 영역을 막기 위하여 상부 유리기판에 형성되는 블랙매트릭스가 화소전극(55)의 좌/우측단부 및 상/하단부에 대략 5㎛정도 화소에 중첩되기 때문에 그만큼 화소면적이 줄어들게 되므로 개구율은 더욱 줄어들게 된다.
따라서, 본 발명의 목적은 적은 사이즈의 스토리지 구조로 대용량의 스토리지 캐패시터를 형성하여 개구율을 충분히 확보하기 위한 액정표시소자의 제조방법을 제공하는 데 있다.
도 1은 종래의 액정표시소자의 스토리지 캐패시터 영역을 나타내는 평면도.
도 2a 내지 도 2f는 도 1에서 선 "A-A'"을 따라 절취한 액정표시소자의 제조방법을 단계적으로 설명하는 단면도.
도 3은 액정셀의 스토리지 캐패시턴스를 설계하는 것을 설명하는 도면.
도 4은 종래의 고해상도 액정표시소자의 개략도.
도 5는 본 발명에 따른 고해상도 액정표시소자의 개략도.
도 6a 내지 도 6h는 도 5에서 선 "B-B'"을 따라 절취한 액정표시소자의 제조 방법을 단계적으로 설명하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,11 : 기판 2,12 : 화소
3,13 : 게이트 라인 4,14 : 데이터 라인
5,15 : 활성층 6,16 : 상부전극
7,17 : 스토리지 영역 8,18,28,38 :접촉홀
9,19,29 : 게이트 절연막 10,20 : 오믹접촉층
51,61 : 소스 전극 52,62 : 드레인전극
53,63 : 보호층 54,64 : 게이트 전극
55,65 : 화소전극 56,66 : 스토리지 캐패시터
상기 목적들을 달성하기 위하여, 본 발명에 따른 액정표시장치의 제조 방법은 스토리지전극을 가지는 액정표시소자의 제조방법에 있어서, 기판 상에 게이트라인을 형성하는 단계와, 게이트라인을 덮도록 기판 상에 제1 절연막을 전면 증착하는 단계와, 게이트라인과 중첩되도록 제1 절연막 상에 스토리지전극을 형성하는 단계와, 스토리지전극을 덮도록 제1 절연막 상에 제2 절연막을 전면 증착하는 단계를포함한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 설명예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 화소셀의 등가회로가 도시되어 있다. 전압차()를 80mV 이내(64계조의 1 Gray 전압)로 유지하기 위한 스토리지 캐패시터()를 도출한다.
도 3에 나타난 액정구동전압(Vlc) 및 전압강하() 등은 다음 수학식들로 나타내어진다.
[Tf = 16.7 msec (1 프레임)
Vlc = 5 V Vdrop = 80 mV
Roff = Vlc / Ioff = 5V / 4pA = 1.25 E +12Ω ]
도 4은 현재 고해상도 액정표시소자의 박막트랜지스터 어레이의 개략도이고,표 1은 절연막 두께가 4000Å 일때 해상도에 따른 스토리지영역의 면적과 점유비율을 도시하였다.
Sub-pixel 면적 | Clc | 요구되는 최소 Cst | 스토리지 면적 | 점유비율 | |
300ppi | 2.39E-09 | 3.4E-14 | 8.14E-13 | 5.49E-09 | 230.0% |
250ppi | 3.46E-09 | 5.5E-14 | 7.93E-13 | 5.35E-09 | 154.8% |
200ppi | 5.29E-09 | 9.3E-14 | 7.56E-13 | 5.10E-09 | 96.3% |
150ppi | 9.53E-09 | 1.8E-14 | 6.64E-13 | 4.48E-09 | 47.0% |
100ppi | 2.15E-08 | 4.5E-13 | 3.95E-13 | 2.67E-09 | 12.4% |
도 4와 표 1을 통하여 고화소도로 갈수록 스토리지가 단위 화소내에서 차지하는 면적비율이 커져 개구율이 크게 감소함을 알 수 있다.
도 5 및 도 6을 참조하면, 도 5는 도 4와 비교하여 스토리지영역의 크기가 작은 본 발명의 특징을 도시한 것이고, 도 6은 도 5에 따른 제조공정을 순차적으로 도시한 것이다.
도 5 및 도 6을 결부하여 상세히 설명하면 다음과 같다.
본 발명에 따른 액정표시소자는 기판(11) 상에 형성된 게이트전극(64), 게이트절연막(19,29) 및 활성층(15)과, 컨택홀(28,38)를 통해 활성층 (15)과 전기적으로 연결되게 형성된 소스 및 드레인전극(61,62)으로 구성되는 박막트랜지스터를 구비한다.
이러한 박막트랜지스터는 게이트 전극에 인가되는 스캔펄스기간동안 데이터라인(14) 상의 데이터신호를 화소전극(65)에 공급하게 된다. 게이트전극(64)은 게이트라인(13)과 연결되며, 소스전극(61)은 데이터라인(14)과 연결된다. 드레인전극(62)은 접촉홀(28)을 통하여 전도성물질인 인듐-주석-옥사이드(Indium-Tin-Oxide; 이하 "ITO"라 함), 인듐-아연-옥사이드(Indium-Zinc-Oxide ; 이하 "IZO"라 함), 인듐-주석-아연-옥사이드(Indium-Tin-Zinc-Oxide ; 이하 "ITZO"라 함)로 증착된 화소전극(65)과 접속된다.
도 6a에서 투명기판위에 게이트전극(64) 및 게이트라인(13)이 형성된다. 그 위에 도 6b같이 게이트전극(64) 및 게이트라인(13) 위에는 무기절연물질로 500∼ 2500Å의 두께로 증착된 제 1 게이트절연막(19)이 형성된다. 스토리지영역의 제 1 게이트절연막 (19) 상에는 스토리지캐패시터 형성을 위한 상부전극(16)이 형성된다. 여기서 절연막의 두께를 줄여 스토리지영역을 작게 하기 위해서 제 1 게이트절연막(19)을 에칭한다. 그 위에 제 2 게이트절연막(29)이 증착된다. 게이트전극상의 제 2 게이트절연막 (29) 위에 활성층(15) 및 오믹접촉층(20)이 순차적으로 증착된다.
게이트라인(13) 상에는 스토리지 캐패시터(66)가 형성된다. 스토리지 캐패시터(66)는 이전 주사기간동안 다음 주사라인의 구동전압을 축적함으로써 구동전압을 낮추는 역할을 한다. 스토리지 캐패시터(66)의 상부전극(16)은 소스전극(61) 및 드레인전극(62) 형성시 금속 또는 금속합금으로 형성된다. 이 상부전극(16)과 중첩된 게이트라인(13)은 스토리지 캐패시터(66)의 하부전극 역할을 한다. 스토리지 캐패시터(66)의 상부전극(16)은 보호층(63)을 관통하는 접촉홀(38)을 통하여 화소전극(65)과 접속된다.
액정을 사이에 두고 배면기판과 대면되는 전면기판에는 도시되지 않은 블랙매트릭스가 형성된다. 이 블랙매트릭스는 화소의 유효표시영역이외의 부분에 위치하여 자신에게 입사되는 모든 파장의 광을 흡수하게 된다.
도 5 및 도 6에 의한 액정표시소자의 제조방법에 의해서 절연막두께를 줄이면 스토리지면적이나 개구율이 향상됨을 다음의 표를 통해서 알 수 있다.
표 2는 절연막두께가 4000Å인 종래의 액정표시소자를 나타낸 것이다.
200 PPI | FLCD MODEL1 | FLCD MODEL2 | |
SUB- PIXEL | 5292 | 25947 | 25947 |
스토리지 | 599 | 2784.5 | 7113.7 |
개구부 | 2414 | 15373.5 | 11044.3 |
개구율 | 45.60% | 59.2% | 42.6% |
위에서 볼 수 있듯이 강유전성액정(FLC) 패널의 스토리지의 크기는 통상의 액정패널보다 스토리지의 크기가 3배 이상임을 알 수 있고, 종래의 방법에 의한 액정표시소자는 개구율이 50%대 정도밖에 되지 못함을 알 수 있다.
다음은 본 발명에 따른 액정표시소자의 제조방법에 의할때, 절연막두께 및 개구율의 효과를 표로 도시한 것이다.
표 3은 해상도가 200 PPI인 액정표시소자의 절연막두께에 따른 액정표시소자의 개구율을 분류한 것이고, 표 4와 표 5는 강유전성액정 패널의 제 1 및 제 2 모델의 경우 액정표시소자의 절연막두께에 따른 개구율을 분류한 것이다.
절연막두께(Å) | 스토리지면적() | 개구부() | 개구율(%) |
4000 | 599 | 2414 | 45.6% |
3500 | 524 | 2489 | 47.0% |
3000 | 449 | 2564 | 48.4% |
2500 | 374 | 2639 | 49.95 |
2000 | 300 | 2714 | 51.3% |
1500 | 225 | 2788 | 52.7% |
1000 | 150 | 2863 | 54.1% |
500 | 75 | 2938 | 55.5% |
절연막두께(Å) | 스토리지면적() | 개구부() | 개구율(%) |
4000 | 2784.5. | 15374 | 59.2% |
3500 | 2436 | 15722 | 60.6% |
3000 | 2088 | 16070 | 61.9% |
2500 | 1740 | 16418 | 63.3% |
2000 | 1392 | 16766 | 64.6% |
1500 | 1044 | 17114 | 66.0% |
1000 | 696 | 17462 | 67.3% |
500 | 348 | 17810 | 68.6% |
절연막두께(Å) | 스토리지면적() | 개구부() | 개구율(%) |
4000 | 7113.7 | 11044 | 42.6% |
3500 | 6224 | 11934 | 46.0% |
3000 | 5335 | 12823 | 49.4% |
2500 | 4446 | 13712 | 52.8% |
2000 | 3557 | 14601 | 56.3% |
1500 | 2668 | 15490 | 59.7% |
1000 | 1778 | 16380 | 63.1% |
500 | 889 | 17269 | 66.6% |
위의 표를 통해서 절연막의 두께를 줄여 캐패시터의 양을 늘이고 그 면적을 적게 하면 개구율이 향상됨을 알 수 있다.
예를 들어, 강유전성액정 패널의 경우 두번째 모델의 경우 절연막의 두께를 4000Å에서 2000Å으로 줄일 경우 10% 이상의 개구율 향상을 가져올 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 액정표시소자 및 그 제조방법은 1 차 게이트절연막과 2 차 게이트절연막을 증착하는 사이에 메탈층을 삽입하고 1 차 게이트절연막을 에칭하여 도전체 간의 두께를 줄임으로써 스토리지 영역은 작아지고 대용량의 스토리지 캐패시터를 형성하므로 고개구율을 확보할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (6)
- 데이터 신호를 공급하는 데이터 라인, 주사 신호를 공급하는 게이트 라인, 액정 셀을 구동하기 위한 픽셀 전극 및 상기 주사 신호에 응답하여 상기 픽셀 전극으로 상기 데이터 신호를 공급하는 박막 트랜지스터를 구비하는 액정 표시 소자에 있어서,상기 게이트 라인을 전체적으로 덮는 게이트 절연막; 및상기 게이트 절연막의 내부에서 상기 게이트 라인과 중첩되는 스토리지 전극을 포함하는 것을 특징으로 하는 액정표시소자.
- 스토리지전극을 가지는 액정표시소자의 제조방법에 있어서,기판 상에 게이트 라인을 형성하는 단계;상기 게이트 라인을 덮도록 상기 기판 상에 제1 절연막을 전면 증착하는 단계;상기 게이트 라인과 중첩되도록 상기 제1 절연막 상에 상기 스토리지 전극을 형성하는 단계;상기 스토리지전극을 덮도록 상기 제1 절연막 상에 제2 절연막을 전면 증착하여 상기 제1 절연막 및 제2 절연막 사이에 상기 스토리지전극이 위치되게 하는 단계를 포함하는 것을 특징으로 액정표시소자의 제조방법.
- 제 2 항에 있어서,상기 방법은 상기 스토리지전극이 형성된 영역 이외의 제1 절연막 표면을 에칭하여 상기 제1 절연막의 두께를 줄이는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 3 항에 있어서,상기 제1 절연막의 두께는 500 Å∼2500 Å인 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 2 항에 있어서,상기 방법은,상기 게이트라인과 동시에 형성되는 게이트전극과 중첩되도록 상기 제2 절연막 상에 활성층 및 오믹접촉층을 연속 증착하는 단계;상기 오믹접촉층 상에 소스 및 드레인전극을 증착하는 단계;상기 소스 및 드레인전극과 상기 스토리지전극을 덮도록 상기 제2 절연막 상에 보호막을 전면 증착하는 단계;상기 게이트전극이 노출되도록 상기 보호막에 콘택홀을 형성함과 동시에 상기 스토리지전극이 노출되도록 상기 보호막에 콘택홀을 형성하는 단계; 및상기 콘택홀들을 통하여 드레인전극과 스토리지전극에 접속되도록 상기 보호막 상에 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시소자의 제조방법.
- 제 1 항에 있어서,상기 게이트 라인과 상기 스토리지 전극 사이의 게이트 절연막의 두께는 500 Å∼2500 Å인 것을 특징으로 하는 액정표시소자.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0085273A KR100392850B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시소자 및 그 제조방법 |
US10/028,300 US7206033B2 (en) | 2000-12-29 | 2001-12-28 | Liquid crystal display and fabricating method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2000-0085273A KR100392850B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시소자 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020055994A KR20020055994A (ko) | 2002-07-10 |
KR100392850B1 true KR100392850B1 (ko) | 2003-07-28 |
Family
ID=19703892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2000-0085273A KR100392850B1 (ko) | 2000-12-29 | 2000-12-29 | 액정표시소자 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7206033B2 (ko) |
KR (1) | KR100392850B1 (ko) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100797374B1 (ko) * | 2001-06-05 | 2008-01-22 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
KR100840318B1 (ko) * | 2001-12-10 | 2008-06-20 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법과 액정 표시 장치 |
JP2005506575A (ja) * | 2001-09-26 | 2005-03-03 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
KR100925458B1 (ko) * | 2003-01-17 | 2009-11-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
JP4450834B2 (ja) * | 2004-08-24 | 2010-04-14 | シャープ株式会社 | アクティブマトリクス基板およびそれを備えた表示装置 |
TWI300149B (en) * | 2004-11-05 | 2008-08-21 | Au Optronics Corp | Pixel structure and manufracturing method thereof |
KR100695013B1 (ko) * | 2005-07-25 | 2007-03-16 | 삼성전자주식회사 | 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법 |
WO2007108181A1 (ja) * | 2006-03-15 | 2007-09-27 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置、テレビジョン受像機 |
KR20070109192A (ko) * | 2006-05-10 | 2007-11-15 | 삼성전자주식회사 | 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 장치 |
KR20070117079A (ko) * | 2006-06-07 | 2007-12-12 | 삼성전자주식회사 | 액정 표시 패널 및 그 제조 방법 |
US20080268938A1 (en) * | 2007-04-28 | 2008-10-30 | Stephane Pierre Doutriaux | Systems and methods for gambling using combinations of gaming devices |
KR100972145B1 (ko) * | 2008-09-01 | 2010-07-23 | 이상하 | 골프연습장의 골프공 회수장치 |
US20110309363A1 (en) * | 2009-04-10 | 2011-12-22 | Sharp Kabushiki Kaisha | Active matrix substrate, liquid crystal display apparatus having the same, and method for manufacturing active matrix substrate |
WO2010150435A1 (ja) * | 2009-06-22 | 2010-12-29 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示装置並びにアクティブマトリクス基板の製造方法 |
KR101108013B1 (ko) * | 2011-04-18 | 2012-01-25 | 김예림 | 타격공 회수장치 |
CN104752345B (zh) * | 2015-04-27 | 2018-01-30 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
KR102556966B1 (ko) * | 2016-05-02 | 2023-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 |
CN108388056B (zh) * | 2018-03-15 | 2021-08-06 | 京东方科技集团股份有限公司 | 显示面板及其制作方法 |
CN113299747A (zh) * | 2021-05-21 | 2021-08-24 | 合肥京东方卓印科技有限公司 | 显示面板及其制作方法和显示装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970024320A (ko) * | 1995-10-13 | 1997-05-30 | 문정환 | 반도체 장치의 적층형 캐패시터 제조방법 |
KR970076033A (ko) * | 1996-05-15 | 1997-12-10 | 구자홍 | 액정표시장치의 제조방법 |
KR19990003542A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
KR19990003712A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0145495B1 (ko) | 1995-11-21 | 1998-08-17 | 신영철 | 멀티해머오가머신과 싱글해머오가머신을 복합한 지반굴착 방법과 그 장치 |
JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
KR100224704B1 (ko) * | 1996-07-23 | 1999-10-15 | 윤종용 | 박막 트랜지스터-액정표시장치 및 그 제조방법 |
KR100226494B1 (ko) * | 1997-02-20 | 1999-10-15 | 김영환 | 액정표시장치 및 그 제조방법 |
US5998838A (en) * | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
JP3973787B2 (ja) * | 1997-12-31 | 2007-09-12 | 三星電子株式会社 | 液晶表示装置及びその製造方法 |
JP3844913B2 (ja) * | 1999-06-28 | 2006-11-15 | アルプス電気株式会社 | アクティブマトリックス型液晶表示装置 |
-
2000
- 2000-12-29 KR KR10-2000-0085273A patent/KR100392850B1/ko active IP Right Grant
-
2001
- 2001-12-28 US US10/028,300 patent/US7206033B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970024320A (ko) * | 1995-10-13 | 1997-05-30 | 문정환 | 반도체 장치의 적층형 캐패시터 제조방법 |
KR970076033A (ko) * | 1996-05-15 | 1997-12-10 | 구자홍 | 액정표시장치의 제조방법 |
KR19990003542A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
KR100265573B1 (ko) * | 1997-06-25 | 2000-09-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
KR19990003712A (ko) * | 1997-06-26 | 1999-01-15 | 김영환 | 초고개구율 액정 표시 소자 및 그의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20020055994A (ko) | 2002-07-10 |
US7206033B2 (en) | 2007-04-17 |
US20020140876A1 (en) | 2002-10-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100392850B1 (ko) | 액정표시소자 및 그 제조방법 | |
US7499114B2 (en) | Liquid crystal display device having touch screen function and method of fabricating the same | |
KR100799464B1 (ko) | 액정표시장치 및 그 제조방법 | |
US7371624B2 (en) | Method of manufacturing thin film semiconductor device, thin film semiconductor device, electro-optical device, and electronic apparatus | |
US9348186B2 (en) | LCD panel and method for forming the same | |
KR101213871B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR100776509B1 (ko) | 액정표시장치 및 그 제조방법 | |
US6819385B2 (en) | Transflective pixel structure | |
KR100474529B1 (ko) | 반사형액정표시장치및그제조방법 | |
KR20080088375A (ko) | 액정 장치, 액정 장치의 제조 방법 및 전자기기 | |
US7480014B2 (en) | Array substrate for liquid crystal display substrate having high aperture ratio and method for fabricating the same | |
KR100797374B1 (ko) | 액정표시장치 및 그의 제조방법 | |
JP4905136B2 (ja) | 液晶装置 | |
US5677547A (en) | Thin film transistor and display device including same | |
US20070126943A1 (en) | Stacked storage capacitor structure for a LTPS TFT-LCD | |
KR100433209B1 (ko) | 액정표시장치의 어래이 기판 및 그 제조방법 | |
US20080068522A1 (en) | Display device and a method of manufacturing the same | |
US20240162247A1 (en) | Displaying base plate and manufacturing method thereof, and displaying device | |
KR100426185B1 (ko) | 액정표시장치와 그 제조방법 및 이를 이용한 화질보상방법 | |
JP2009199029A (ja) | 電気光学装置、電子機器 | |
JP2006267545A (ja) | 電気光学装置および電子機器 | |
KR100397672B1 (ko) | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 | |
CN216287994U (zh) | 一种电容器、阵列基板及显示装置 | |
TW513589B (en) | Thin film transistor liquid crystal display with storage capacitor having light-blocking effect | |
CN114675444A (zh) | 电子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 17 |