CN113299747A - 显示面板及其制作方法和显示装置 - Google Patents

显示面板及其制作方法和显示装置 Download PDF

Info

Publication number
CN113299747A
CN113299747A CN202110558662.0A CN202110558662A CN113299747A CN 113299747 A CN113299747 A CN 113299747A CN 202110558662 A CN202110558662 A CN 202110558662A CN 113299747 A CN113299747 A CN 113299747A
Authority
CN
China
Prior art keywords
transistor
electrically connected
display panel
active layer
contact region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110558662.0A
Other languages
English (en)
Inventor
袁志东
徐攀
刘军
袁粲
李永谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Joint Technology Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110558662.0A priority Critical patent/CN113299747A/zh
Publication of CN113299747A publication Critical patent/CN113299747A/zh
Priority to PCT/CN2021/131547 priority patent/WO2022242073A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本公开提供了一种显示面板及其制作方法和显示装置，能够简化显示面板的制作工艺，降低显示面板的生产成本。显示面板包括多个子像素，子像素包括像素驱动电路，像素驱动电路至少包括驱动晶体管和存储电容器。显示面板包括衬底、第一栅导电层、半导体层和第二栅导电层。第一栅导电层设置于衬底上，包括存储电容器的第一极板。半导体层设置于衬底上，包括驱动晶体管的有源层图案；驱动晶体管的有源层图案的至少部分与第一极板的至少部分同层设置。第二栅导电层设置于第一栅导电层和半导体层远离衬底的一侧，包括存储电容器的第二极板、及与第二极板电连接的驱动晶体管的栅极。本公开用于制作显示装置。

Description

显示面板及其制作方法和显示装置
技术领域
本公开涉及显示技术领域，尤其涉及一种显示面板及其制作方法和显示装置。
背景技术
有机发光二极管(英文：Organic Light-Emitting Diode，简称OLED)显示面板具有自发光、广视角、对比度高、响应速度快、耗电低、超轻薄等特点，在行业内受到了广泛应用。其中，高分辨率、高像素密度(英文：pixels per inch；简称：PPI)的显示面板，由于其画面显示效果更清晰，成为显示面板发展的一个重要方向。
发明内容
本发明的实施例提供了一种显示面板及其制作方法和显示装置，能够简化显示面板的制作工艺，降低显示面板的制作成本。
为达到上述目的，本公开的实施例采用如下技术方案：
一方面，本公开的实施例提供了一种显示面板。显示面板包括多个子像素，子像素包括像素驱动电路，所述像素驱动电路至少包括驱动晶体管和存储电容器。所述显示面板包括衬底、第一栅导电层、半导体层和第二栅导电层。所述第一栅导电层设置于所述衬底上，包括所述存储电容器的第一极板。所述半导体层设置于所述衬底上，包括所述驱动晶体管的有源层图案；所述驱动晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置。所述第二栅导电层设置于所述第一栅导电层和所述半导体层远离所述衬底的一侧，包括所述存储电容器的第二极板、及与所述第二极板电连接的所述驱动晶体管的栅极。
在一些实施例中，所述第一极板与所述驱动晶体管的有源层图案直接接触且电连接。
在一些实施例中，所述第一极板在所述衬底上的正投影与所述驱动晶体管的有源层图案在所述衬底上的正投影部分交叠。
在一些实施例中，所述第一极板上与所述驱动晶体管的有源层图案交叠的部分，位于所述驱动晶体管的有源层图案靠近所述衬底的一侧。
在一些实施例中，所述像素驱动电路还包括第一初始化晶体管。所述半导体层还包括所述第一初始化晶体管的有源层图案；所述第一初始化晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置，所述第一初始化晶体管的有源层图案与所述第一极板直接接触且电连接。所述第二栅导电层还包括所述第一初始化晶体管的栅极。
在一些实施例中，所述第一极板在所述衬底上的正投影与所述第一初始化晶体管的有源层图案在所述衬底上的正投影部分交叠。
在一些实施例中，所述第一极板在所述衬底上的正投影与所述第一初始化晶体管的有源层图案在所述衬底上的正投影部分交叠，且所述第一极板中与所述第一初始化晶体管的有源层图案交叠的部分，位于所述第一初始化晶体管的有源层图案靠近所述衬底的一侧。
在一些实施例中，所述显示面板还包括源漏导电层、第一绝缘层和第二绝缘层。所述源漏导电层设置于所述第二栅导电层远离所述衬底的一侧，包括第一连接图案。所述第一绝缘层设置于所述半导体层和所述第一栅导电层，与所述第二栅导电层之间。所述第二绝缘层设置于所述第二栅导电层与所述源漏导电层之间；且所述第二绝缘层内设有多个第一过孔。所述第一连接图案通过至少一个第一过孔与所述第二极板电连接。
在一些实施例中，所述像素驱动电路还包括数据写入晶体管和第二初始化晶体管；所述第一绝缘层和所述第二绝缘层中还设有多个第二过孔。所述第一连接图案通过至少一个第二过孔与所述数据写入晶体管的有源层图案的源极接触区或漏极接触区电连接，且所述第一连接图案通过至少一个第二过孔与第二初始化晶体管的有源层图案的源极接触区或漏极接触区电连接。
在一些实施例中，所述第一绝缘层和所述第二绝缘层中还设有多个第三过孔；所述源漏导电层还包括第二连接图案。所述第二连接图案通过至少一个第三过孔与所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区电连接；所述第二连接图案被配置为与显示面板的发光器件电连接。
在一些实施例中，所述像素驱动电路还包括控制晶体管，所述第一绝缘层和所述第二绝缘层中还设有多个第四过孔。所述源漏导电层还包括第三连接图案，所述第三连接图案通过至少一个第四过孔与所述控制晶体管的有源层图案的源极接触区或漏极接触区电连接，且通过至少一个第四过孔与所述驱动晶体管的有源层图案的源极接触区或漏极接触区电连接。
在一些实施例中，所述多个子像素排列多行和多列，每行子像素包括沿第一方向排列的多个子像素，每列子像素包括沿第二方向排列的多个子像素。所述源漏导电层还包括沿第二方向延伸的电压信号线、数据信号线、第一初始化信号线以及第二初始化信号线；每列子像素与一条数据信号线对应电连接，相邻两条电压信号线之间、相邻两条第一初始化信号线之间、及相邻两条第二初始化信号线之间，均间隔至少两列子像素。所述第一栅导电层还包括沿第一方向延伸的第一转接线，第一转接线与所述第一初始化信号线电连接。所述半导体层还包括沿第一方向延伸的第二转接线，所述第二转接线与所述第二初始化信号线电连接。所述第二栅导电层还包括沿第一方向延伸的第三转接线，所述第三转接线与所述电压信号线电连接。
在一些实施例中，所述像素驱动电路包括第一初始化晶体管、数据写入晶体管、第二初始化晶体管、以及控制晶体管。所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第一转接线电连接；所述数据写入晶体管的有源层图案的源极接触区或漏极接触区与所述数据信号线电连接；所述第二初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第二转接线电连接；所述控制晶体管的有源层图案的源极接触区或漏极接触区与所述第三转接线电连接。
在一些实施例中，所述第一绝缘层和所述第二绝缘层中还设有多个第五过孔。所述源漏导电层还包括第四连接图案，所述第四连接图案通过至少一个第五过孔与所述第一转接线电连接，且通过至少一个第五过孔与所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区电连接。
在一些实施例中，所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第三转接线直接接触且电连接。
本公开实施例提供的显示面板，第一栅导电层的至少部分与半导体层的至少部分位于同一膜层，且第一栅导电层所在膜层与半导体层所在膜层之间没有绝缘层；可以减少至少一层绝缘层的制作，减少简化显示面板的制作工序，提升显示面板的制作效率，降低显示面板的生产成本。
另一方面，本公开的实施例提供了一种显示装置，包括上述任一实施例中所述的显示面板。
再一方面，本公开的实施例提供了一种显示面板的制作方法，所述显示面板包括多个子像素，子像素包括像素驱动电路，所述像素驱动电路至少包括驱动晶体管和存储电容器。所述方法包括：在衬底制作第一栅导电层；在所述衬底上制作半导体层；在所述第一栅导电层和所述半导体层远离所述衬底的一侧制作第二栅导电层。所述第一栅导电层包括所述存储电容器的第一极板；所述半导体层包括所述驱动晶体管的有源层图案，所述驱动晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置。所述第二栅导电层包括所述存储电容器的第二极板、及与所述第二极板电连接的所述驱动晶体管的栅极。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的显示面板的结构图；
图2为图1中A-A的剖视图；
图3为根据一些实施例的像素驱动电路的等效电路图；
图4为相关技术中的一种像素驱动电路的版图；
图5为根据一些实施例的像素驱动电路的一种版图；
图6A为图5中B-B的一种剖面图；
图6B为图5中B-B的另一种剖面图；
图6C为图5中C-C的一种剖面图；
图7为根据一些实施例的像素驱动电路的另一种版图；
图8为图7中D-D的一种剖面图；
图9为根据一些实施例的显示面板的制作步骤流程图；
图10A为显示面板的第一栅导电层的制作步骤图；
图10B为显示面板的半导体层的制作步骤图；
图10C为显示面板的第二栅导电层的制作步骤图；
图10D为显示面板的源漏导电层的制作步骤图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”或“示例(example)”等旨在表明与该实施例或示例相关的特定特征、结构或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“电连接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。
本文中“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
参阅图1，本公开的一些实施例提供了一种显示装置1000，显示装置1000可以为电视机、显示器、笔记本电脑、平板电脑、手机、导航仪等任何具有显示功能的产品或者部件。
在一些实施例中，显示装置1000可以为电致发光显示装置或光致发光显示装置。在该显示装置1000为电致发光显示装置的情况下，电致发光显示装置可以为有机电致发光显示装置(Organic Light-Emitting Diode，简称OLED)或量子点电致发光显示装置(Quantum Dot Light Emitting Diodes，简称QLED)。在显示装置1000为光致发光显示装置的情况下，光致发光显示装置可以为量子点光致发光显示装置。
显示装置1000包括显示面板100，显示面板100具有显示区101和周边区102，周边区102可围绕显示区101(如图1所示)，也可仅存在于显示区101的一侧或多侧。
显示面板100的显示区101内包括阵列式排布的多个子像素10，子像素10起显示画面的作用。参阅图2，图2为图1中显示区101内的一个子像素10的其中一个薄膜晶体管(驱动晶体管)的剖视图；每个子像素10包括设置在衬底11上的像素驱动电路20和发光器件30。像素驱动电路20包括多个薄膜晶体管TFT和存储电容器Cst。
参阅图2，显示面板100包括设置于衬底11上的半导体层12、第一栅导电层13、第二栅导电层14和源漏导电层15。
相关技术中，第二栅导电层14设置于半导体层12远离衬底11的一侧，第一栅导电层13设置于第二栅导电层14远离衬底11的一侧；且半导体层12与第二栅导电层14之间，以及第一栅导电层13与第二栅导电层14之间均设有至少一层绝缘层。
本公开的一些实施例提供了一种显示面板，如图2和图3所示，像素驱动电路20至少包括驱动晶体管T1和存储电容器Cst。显示面板100包括衬底11、第一栅导电层13、半导体层12和第二栅导电层14。
参阅图5和图6A，第一栅导电层13设置于衬底11上，包括存储电容器Cst的第一极板C1。半导体层12设置于衬底11上，包括驱动晶体管T1的有源层图案121。第一极板C1的至少部分与驱动晶体管T1的有源层图案121的至少部分同层设置。即，第一栅导电层13的至少部分与半导体层12的至少部分位于同一膜层，且第一栅导电层13所在膜层与半导体层12所在膜层之间没有绝缘层。
其中，A和B同层设置是指：沿显示面板100的厚度方向，与A和B相邻的膜层为同一膜层；示例性的，A靠近衬底11的一侧直接与第一膜层接触，远离衬底11的一侧直接与第二膜层接触，则，B靠近衬底11的一侧直接与第一膜层接触，远离衬底11的一侧直接与第二膜层接触。A和B可以通过不同的工序制作形成。
参阅图5和图6A，第二栅导电层14设置于第一栅导电层13和半导体层12远离衬底11的一侧，包括存储电容器Cst的第二极板C2、及与第二极板C2电连接的驱动晶体管T1的栅极G1。
本公开实施例提供的显示面板100，参阅图5和图6A，第一栅导电层13的至少部分与半导体层12的至少部分位于同一膜层，且第一栅导电层13所在膜层与半导体层12所在膜层之间没有绝缘层；可以减少至少一层绝缘层的制作，减少简化显示面板120的制作工序，提升显示面板100的制作效率，降低显示面板100的生产成本。
在一些实施例中，参阅图2，第一极板C1与驱动晶体管T1的有源层图案121直接接触且电连接。
参阅图3，图3为一个像素驱动电路20的一个等效电路图，发光器件30的一个帧周期包括复位阶段、扫描阶段和发光阶段。驱动晶体管T1被配置为在发光阶段驱动发光器件30发光。存储电容器Cst的一个极板与驱动晶体管T1的源极接触区(源极)S1或漏极接触区(漏极)D1电连接；存储电容器Cst被配置为扫描阶段存储数据信号，并在发光阶段，维持驱动晶体管T1的栅极电压，以使发光器件30能够在一帧内的发光阶段持续稳定发光。
薄膜晶体管TFT的源极、漏极在结构上可以是对称的，所以其源极接触区S1、漏极接触区D1在结构上可以是没有区别的。
相关技术中，参阅图4，由于存储电容器Cst的极板与驱动晶体管T1的有源层图案121不在同一膜层；存储电容器Cst的极板不能直接与驱动晶体管T1的源极接触区S1或漏极接触区D1电连接。需要在源漏导电层15上设置一个连接图案M1，该连接图案通过至少一个过孔与存储电容器Cst的一个极板电连接，并通过至少一个过孔与驱动晶体管T1的源极接触区S1或漏极接触区D1电连接，进而使存储电容器Cst的极板与驱动晶体管T1的有源层图案121电连接。
本公开实施例提供的显示面板100中，参阅图5和图6A，位于第一栅导电层13上的存储电容器Cst的第一极板C1与驱动晶体管T1的有源层图案121直接接触且电连接，相较于相关技术，可以节省至少一个位于源漏导电层15上的连接图案，以及至少两个用于连接上述连接图案与驱动晶体管T1的有源层图案121的过孔(即节省图4中M1所示的图案，以及与M1所示图案连接的两个过孔)。进而简化源漏导电层15的图案，有利于缩小像素驱动电路20在衬底11上的正投影面积，进而缩小像素驱动电路20的体积，有利于提升显示面板100的像素密度。即，本公开实施例提供的显示面板100所包含的像素驱动电路可以适用于制作高像素密度的显示面板100。
在一些实施例中，第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影部分交叠。其中，A的投影和B的投影部分交叠是指：A的投影和B的投影部分重合(包括相同的区域)，或者，A的投影和B的投影相切。第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影部分交叠，包括：第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影部分重合；及第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影相切。
示例性的，第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影部分重合。这样，第一极板C1与驱动晶体管T1的有源层图案121之间连接可靠性高，像素驱动电路20的结构稳定。
示例性的，第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影相切。这样，半导体层12与第一栅导电层13之间不会产生堆叠，但是可以相互接触，有利于降低显示面板100的厚度，但是，对第一栅导电层13和半导体层12的加工精度要求较高。
由于制作工艺的精度、以及测量系统的误差等因素的影响，第一极板C1与驱动晶体管T1的有源层图案121相切时的制作难度较高，因此，在显示面板100的实际制作过程中，一般将第一极板C1的部分与驱动晶体管T1的有源层图案121的部分层叠，以确保第一极板C1和驱动晶体管T1的有源层图案121能够直接接触。
在一些实施例中，参阅图6A，第一极板C1在衬底11上的正投影与驱动晶体管T1的有源层图案121在衬底11上的正投影部分交叠。示例性的，第一极板C1部分与驱动晶体管T1的有源层图案121的部分层叠设置。
在第一极板C1部分与驱动晶体管T1的有源层图案121的部分层叠设置的情况下，第一极板C1上与驱动晶体管T1的有源层图案121交叠的部分，位于驱动晶体管T1的有源层图案121靠近衬底11的一侧；即，第一极板C1与驱动晶体管T1的有源层图案121层叠设置的部分，第一极板C1位于驱动晶体管T1的有源层图案121靠近衬底11的一侧。
显示面板100制作过程中，制作完第二栅导电层14之后，需要以第二栅导电层14为掩膜板，对半导体层12未被第二栅导电层14遮挡的部分区域进行掺杂，以使被掺杂的部分形成导体。第一极板C1位于驱动晶体管T1的有源层图案121靠近衬底11的一侧，可以避免第一极板C1对上述工艺过程造成不利影响。
在一些实施例中，参阅图6B，第一极板C1上与驱动晶体管T1的有源层图案121层叠设置的部分，也可以位于驱动晶体管T1的有源层图案121远离衬底11的一侧；即，第一极板C1与驱动晶体管T1的有源层图案121层叠设置的部分，第一极板C1位于驱动晶体管T1的有源层图案121远离衬底11的一侧。
在一些实施例中，参阅图3和图5，像素驱动电路20还包括第一初始化晶体管T2。第一初始化晶体管T2与存储电容器Cst的一个极板，以及驱动晶体管T1的源极接触区S1或漏极接触区D1电连接。第一初始化晶体管T2被配置为在一个帧周期的复位阶段，将驱动晶体管T1以及存储电容器Cst的一个极板初始化。
参阅图5和图6C，半导体层12还包括第一初始化晶体管T2的有源层图案122；第一初始化晶体管T2的有源层图案122的至少部分与第一极板C1的至少部分同层设置，第一初始化晶体管T2的有源层图案122与第一极板C1直接接触且电连接。示例性的，第一初始化晶体管T2的源极接触区S2的部分，与第一极板C1的部分相互交叠。
第一初始化晶体管T2的有源层图案122和驱动晶体管T1的有源层图案121，均与存储电容器Cst的第一极板C1直接接触并电连接，第一初始化晶体管T2的有源层图案122与驱动晶体管T1的有源层图案121通过第一极板C1电连接。示例性的，参阅图3和图10B，第一初始化晶体管T2的源极接触区S2与存储电容器Cst的第一极板C1，以及驱动晶体管T1的源极接触区S1电连接。第一初始化晶体管T2的有源层图案122的源极接触区S2，与驱动晶体管T1的有源层图案121的源极接触区S1通过第一极板C1电连接。
参阅图5和图6C，位于第一栅导电层13上的存储电容器Cst的第一极板C1与第一初始化晶体管T2的有源层图案122直接接触且电连接。相较于相关技术(对比图4和图5)，本公开实施例的像素驱动电路可以省去图4中M2位置处的一个过孔，并且可以减小第二连接图案152的大小，有利于缩小像素驱动电路20在衬底11上的正投影面积，进而缩小像素驱动电路20的体积，提升显示面板100的像素密度。
在一些实施例中，第一极板C1在衬底11上的正投影与第一初始化晶体管T2的有源层图案122在衬底11上的正投影部分交叠。
参阅图6C，第一极板C1中与第一初始化晶体管T2的有源层图案122交叠的部分，位于第一初始化晶体管T2的有源层图案122靠近衬底11的一侧。
第一极板C1与第一初始化晶体管T2的有源层图案122之间的连接方式和相对位置关系，与第一极板C1与驱动晶体管T1的有源层图案121之间的连接方式和相对位置关系相似，其具体实现方式、以及能够实现的有益效果在此不再一一赘述。
在一些实施例中，参阅图5和图6A，显示面板100还包括源漏导电层15、第一绝缘层16和第二绝缘层17。源漏导电层15设置于第二栅导电层14远离衬底11的一侧，包括第一连接图案151。第一绝缘层16设置于半导体层12和第一栅导电层13，与第二栅导电层14之间。第二绝缘层17设置于第二栅导电层14与源漏导电层15之间；且第二绝缘层14内设有多个第一过孔171。第一连接图案151通过至少一个第一过孔171与第二极板C2电连接。第二极板C2的在衬底11上的正投影覆盖驱动晶体管T1的有源层图案121的部分，形成驱动晶体管T1的栅极G1。
参阅图3和图5，像素驱动电路20还包括数据写入晶体管T3和第二初始化晶体管T4；第一绝缘层16和第二绝缘层17中还设有多个第二过孔172。第一连接图案151通过至少一个第二过孔172与数据写入晶体管T3的有源层图案153的源极接触区(源极)S3或漏极接触区(漏极)D3电连接，且第一连接图案151通过至少一个第二过孔172与第二初始化晶体管T4的有源层图案124的源极接触区(源极)S4或漏极接触区(漏极)D4电连接。
示例性的，数据写入晶体管T3的源极接触区S3通过一个第二过孔172第一连接图案151电连接，第二初始化晶体管T4的源极接触区S4通过一个第二过孔172第一连接图案151电连接。即，数据写入晶体管T3的源极接触区S3、第二初始化晶体管T4的源极接触区S4以及第二极板C2通过第一连接图案151电连接。
数据写入晶体管T3通过第一连接图案151与存储电容器Cst的第二极板C2电连接，被配置为在扫描阶段，向存储电容器Cst的第二极板C2写入数据电压信号，发光器件30在发光阶段，根据在扫描阶段写入第二极板C2的数据电压信号进行灰阶显示。存储电容器Cst能够存储并维持驱动晶体管T1的栅极G1电压，以使驱动晶体管T1在发光阶段的开度维持稳定，进而使发光器件30在一个帧周期的发光阶段持续稳定发光。
第二初始化晶体管T4通过第一连接图案151与存储电容器Cst的第二极板C2电连接，被配置为在复位阶段，将存储电容器Cst的第二极板C2的电压初始化。
参阅图5和图6C，源漏导电层15还包括第二连接图案152；第一绝缘层16和第二绝缘层17中还设有多个第三过孔173。第二连接图案152通过至少一个第三过孔173与第一初始化晶体管T2的有源层图案122的源极接触区S2或漏极接触区(漏极)D2电连接；第二连接图案152被配置为与显示面板100的发光器件30电连接(与一个阳极210电连接)。
示例性的，参阅图3和图5，像素驱动电路20的驱动晶体管T1的源极接触区(源极)S1被配置为与发光器件30电连接。驱动晶体管T1的有源层图案121通过第一极板C1与第一初始化晶体管T2的有源层图案122电连接，第二连接图案152可以直接与驱动晶体管T1的源层图案121(漏极接触区S1)电连接，也可以与第一初始化晶体管T2的有源层图案122(漏极接触区S2)电连接。
参阅图3和图5，像素驱动电路20还包括控制晶体管T5，控制晶体管T5被配置为在一个帧周期的发光阶段将电源信号线与驱动晶体管T1导通，进而驱动发光器件30发光。
参阅图5和图6A，源漏导电层还包括第三连接图案153，第一绝缘层16和第二绝缘层17中还设有多个第四过孔174。第三连接图案153通过至少一个第四过孔174与控制晶体管T5的有源层图案125的源极接触区S5或漏极接触区D5电连接，且通过至少一个第四过孔174与驱动晶体管T1的有源层图案121的源极接触区S1或漏极接触区D1电连接。
示例性的，参阅图5，第三连接图案153通过一个第四过孔174与控制晶体管T5的有源层图案125的源极接触区S5电连接，通过一个第四过孔174与驱动晶体管T1的有源层图案121的漏极接触区D1电连接。
在一些实施例中，多个子像素10排列多行和多列，每行子像素包括沿第一方向L1排列的多个子像素，每列子像素包括沿第二方向L2排列的多个子像素。第一方向L1为图5中的水平方向，第二方向为图5中的竖直方向。
参阅图5，源漏导电层15还包括沿第二方向L2延伸的电压信号线VDD、数据信号线DL、第一初始化信号线VIN1以及第二初始化信号线VIN2。
每列子像素10与一条数据信号线DL对应电连接，相邻两条电压信号线VDD之间、相邻两条第一初始化信号线VIN1之间、及相邻两条第二初始化信号线VIN2之间，均间隔至少两列子像素10。示例性的，每个像素单元包括三个子像素10，三个子像素沿第一方向L1排列，且同一个像素单元的三个子像素10中的每个子像素10包括一条数据信号线DL，同一个像素单元的三个子像素10共用一根电压信号线VDD、第一初始化信号线VIN1以及第二初始化信号线VIN2；减少第二方向的布线数量，节省布线空间，有利于降低像素驱动电路20占用的空间，提升显示面板100的像素密度。三个子像素10包括三根数据信号线DL分别为第一数据信号线DL1、第二数据信号线DL2、第三数据信号线DL3。
在一些实施例中，参阅图5，为了将电压信号线VDD、第一初始化信号线VIN1以及第二初始化信号线VIN2与每个像素驱动电路20电连接。第一栅导电层13还包括沿第一方向L1延伸的第一转接线136，第一转接线136与第一初始化信号线VIN1电连接。半导体层12还包括沿第一方向L1延伸的第二转接线126，第二转接线126与第二初始化信号线VIN2电连接。第二栅导电层14还包括沿第一方向L1延伸的第三转接线146，第三转接线146与电压信号线VDD电连接。
参阅图5，第一初始化晶体管T2的有源层图案122的源极接触区S2或漏极接触区D2与第一转接线电136连接。数据写入晶体管T3的有源层图案123的源极接触区(源极)S3或漏极接触区(漏极)D3与数据信号线DL电连接；第二初始化晶体管T4的有源层图案124的源极接触区S4或漏极接触区D4与第二转接线126电连接；控制晶体管T5的有源层图案125的源极接触区S5或漏极接触区D5与第三转接线146电连接。
示例性的，第一初始化晶体管T2的有源层图案122漏极接触区D2与第一转接线电136连接；数据写入晶体管T3的有源层图案123的漏极接触区D3与数据信号线DL电连接；第二初始化晶体管T4的有源层图案124漏极接触区D4与第二转接线126电连接；控制晶体管T5的有源层图案125的漏极接触区D5与第三转接线146电连接。
第一初始化晶体管T2的有源层图案122和第一转接线136位于同一膜层，参阅图5，第一初始化晶体管T2的有源层图案122可以直接与第一转接线136接触并电连接；或者，参阅图7，第一初始化晶体管T2的有源层图案122通过设置于源漏导电层15的连接图案实现与第一转接线136电连接。
在一些实施例中，参阅图7和图8，在第一初始化晶体管T2的有源层图案122与第一转接线136通过设置于源漏导电层15的连接图案实现电连接的情况下，源漏导电层15还包括第四连接图案154，第一绝缘层16和第二绝缘层17中还设有多个第五过孔175。第四连接图案154通过至少一个第五过孔175与第一转接线136电连接，且通过至少一个第五过孔175与第一初始化晶体管T2的有源层图案122的源极接触区S2或漏极接触区D2电连接。在第一初始化晶体管T2的有源层图案122与第一转接线136之间具有间隔的情况下，可以通过第四连接图案154以及第五过孔154，将第一初始化晶体管T2的有源层图案122与第一转接线136电连接。
在一些实施例中，参阅图5和图6C，在第一初始化晶体管T2的有源层图案122与第一转接线136直接接触并电连接的情况下，第一初始化晶体管T2的有源层图案122的源极接触区S2或漏极接触区D2与第一转接线136直接接触且电连接。
参阅图5和图6C，第一初始化晶体管T2的有源层图案122与第一转接线136直接接触并电连接。相较于相关技术(对比图4和图5)，本公开实施例的像素驱动电路可以省去图4中M3位置处的一个过孔，并且可以减小第二连接图案152的大小，有利于缩小像素驱动电路20在衬底11上的正投影面积，进而缩小像素驱动电路20的体积，提升显示面板100的像素密度。
在一些实施例中，参阅图2，发光器件30位于像素驱动电路20所在膜层远离衬底11的一侧，包括阳极210、发光功能层22以及阴极层23；其中，发光器件30的阳极210和多个薄膜晶体管TFT中作的驱动晶体管电连接。阳极210所在膜层为阳极层21。
显示面板100还包括像素界定层24和封装层25，像素界定层24包括多个开口区，一个发光器件30与一个开口区相对应，其发光功能层22的至少部分设置在对应的开口区中。封装层25位于阴极层23远离衬底11的一侧，封装层25可以分封装基板或封装薄膜，在此不做具体限定。
发光器件30的发光功能层22包括发光层，以及电子传输层(electiontransporting layer，简称ETL)、电子注入层(election injection layer，简称EIL)、空穴传输层(hole transporting layer，简称HTL)以及空穴注入层(hole injection layer，简称HIL)中的一层或多层。
显示面板100还包括设置于源漏导电层14与阳极层21之间的转接层18，转接层18包括转接块181，转接块181通过过孔与驱动晶体管T1的源极D1电连接，且阳极210通过过孔与转接块181电连接。源漏导电层14阳极层21之间设有至少一层绝缘层19，转接层18能够降低阳极210与源漏导电层14电连接时单个过孔(连接阳极210与源漏导电层14之间的过孔)的深度，提升阳极210与源漏导电层14电连接的稳定性，同时降低制作过孔(连接阳极210与源漏导电层14之间的过孔)过程的工艺难度。
至少一层绝缘层19包括设置于源漏导电层14与转接层18之间的第三绝缘层191(第一钝化层PVX1)和第四绝缘层(第一平坦层PLN1)192，第四绝缘层192位于第三绝缘层191远离衬底11的一侧。至少一层绝缘层19还包括设置于转接层18与阳极层21之间第五绝缘层193(第二钝化层PVX2)和第六绝缘层194(第而平坦层PLN2)；第六绝缘层194位于第五绝缘层193远离衬底11的一侧。
本公开的一些实施例还提供一种显示面板的制作方法，显示面板100包括多个子像素10，子像素10包括像素驱动电路20，像素驱动电路20至少包括驱动晶体管TFT和存储电容器Cst。
参阅图9，该制作方法包括S100～S500。
S100，如图10A所示，在衬底11上制作第一栅导电层13。
其中，第一栅导电层13包括存储电容器Cst的第一极板C1。
S200，如图10B所示，在衬底11上制作半导体层12。
其中，半导体层12包括驱动晶体管T1的有源层图案121，第一极板C1的至少部分与驱动晶体管T1的有源层图案121的至少部分同层设置；第一极板C1与驱动晶体管T1的有源层图案121直接接触且电连接。
S300，参阅图10C，在第一栅导电层13和半导体层12远离衬底11的一侧制作第二栅导电层14。
其中，第二栅导电层14包括存储电容器的第二极板C2、及与第二极板C2电连接的驱动晶体管T1的栅极G1。
在一些实施例中，在S300，在第一栅导电层13和半导体层12远离衬底11的一侧制作第二栅导电层14之后，所述制作方法还包括S400～S500。
S400，参阅图10D，在第二栅导电层14远离衬底11的一侧制作源漏导电层15。
其中，源漏导电层15包括第一连接图案151、第二连接图案152、第三连接图案153、电压信号线VDD、数据信号线DL、第一初始化信号线VIN1以及第二初始化信号线VIN2。
S500，在源漏导电层15远离衬底的一侧制作发光器件30以及封装层25。
其中，发光器件3包括阳极210、发光功能层22以及阴极层21；其中，发光器件30的阳极层21和多个薄膜晶体管TFT中的驱动晶体管T1电连接。封装层25位于发光器件30所在膜层的远离衬底11的一侧。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种显示面板，其特征在于，包括多个子像素，子像素包括像素驱动电路，所述像素驱动电路至少包括驱动晶体管和存储电容器；所述显示面板包括：
衬底；
第一栅导电层，设置于所述衬底上，包括所述存储电容器的第一极板；
半导体层，设置于所述衬底上，包括所述驱动晶体管的有源层图案；所述驱动晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置；
第二栅导电层，设置于所述第一栅导电层和所述半导体层远离所述衬底的一侧，包括所述存储电容器的第二极板、及与所述第二极板电连接的所述驱动晶体管的栅极。
2.根据权利要求1所述的显示面板，其特征在于，所述第一极板与所述驱动晶体管的有源层图案直接接触且电连接。
3.根据权利要求2所述的显示面板，其特征在于，所述第一极板在所述衬底上的正投影与所述驱动晶体管的有源层图案在所述衬底上的正投影部分交叠。
4.根据权利要求3所述的显示面板，其特征在于，所述第一极板中与所述驱动晶体管的有源层图案交叠的部分，位于所述驱动晶体管的有源层图案靠近所述衬底的一侧。
5.根据权利要求1～4中任一项所述的显示面板，其特征在于，所述像素驱动电路还包括第一初始化晶体管；
所述半导体层还包括所述第一初始化晶体管的有源层图案；所述第一初始化晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置，所述第一初始化晶体管的有源层图案与所述第一极板直接接触且电连接；
所述第二栅导电层还包括所述第一初始化晶体管的栅极。
6.根据权利要求5所述的显示面板，其特征在于，所述第一极板在所述衬底上的正投影与所述第一初始化晶体管的有源层图案在所述衬底上的正投影部分交叠。
7.根据权利要求6所述的显示面板，其特征在于，所述第一极板中与所述第一初始化晶体管的有源层图案交叠的部分，位于所述第一初始化晶体管的有源层图案靠近所述衬底的一侧。
8.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括：
源漏导电层，设置于所述第二栅导电层远离所述衬底的一侧；所述源漏导电层包括第一连接图案；
第一绝缘层，设置于所述半导体层和所述第一栅导电层，与所述第二栅导电层之间；
第二绝缘层，设置于所述第二栅导电层与所述源漏导电层之间；所述第二绝缘层内设有多个第一过孔；
所述第一连接图案通过至少一个第一过孔与所述第二极板电连接。
9.根据权利要求8所述的显示面板，其特征在于，所述像素驱动电路还包括数据写入晶体管和第二初始化晶体管；所述第一绝缘层和所述第二绝缘层中还设有多个第二过孔；
所述第一连接图案通过至少一个第二过孔与所述数据写入晶体管的有源层图案的源极接触区或漏极接触区电连接，且所述第一连接图案通过至少一个第二过孔与第二初始化晶体管的有源层图案的源极接触区或漏极接触区电连接。
10.根据权利要求8所述的显示面板，其特征在于，所述第一绝缘层和所述第二绝缘层中还设有多个第三过孔；
所述源漏导电层还包括：
第二连接图案，所述第二连接图案通过至少一个第三过孔与所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区电连接；所述第二连接图案被配置为与显示面板的发光器件电连接。
11.根据权利要求8所述的显示面板，其特征在于，所述像素驱动电路还包括控制晶体管，所述第一绝缘层和所述第二绝缘层中还设有多个第四过孔；
所述源漏导电层还包括：
第三连接图案，所述第三连接图案通过至少一个第四过孔与所述控制晶体管的有源层图案的源极接触区或漏极接触区电连接，且通过至少一个第四过孔与所述驱动晶体管的有源层图案的源极接触区或漏极接触区电连接。
12.根据权利要求8～11中任一项所述的显示面板，其特征在于，所述多个子像素排列多行和多列，每行子像素包括沿第一方向排列的多个子像素，每列子像素包括沿第二方向排列的多个子像素；
所述源漏导电层还包括沿第二方向延伸的电压信号线、数据信号线、第一初始化信号线以及第二初始化信号线；每列子像素与一条数据信号线对应电连接，相邻两条电压信号线之间、相邻两条第一初始化信号线之间、及相邻两条第二初始化信号线之间，均间隔至少两列子像素；
所述第一栅导电层还包括沿第一方向延伸的第一转接线，第一转接线与所述第一初始化信号线电连接；
所述半导体层还包括沿第一方向延伸的第二转接线，所述第二转接线与所述第二初始化信号线电连接；
所述第二栅导电层还包括沿第一方向延伸的第三转接线，所述第三转接线与所述电压信号线电连接。
13.根据权利要求12所述的显示面板，其特征在于，所述像素驱动电路包括第一初始化晶体管、数据写入晶体管、第二初始化晶体管、以及控制晶体管；
所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第一转接线电连接，所述数据写入晶体管的有源层图案的源极接触区或漏极接触区与所述数据信号线电连接，所述第二初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第二转接线电连接；所述控制晶体管的有源层图案的源极接触区或漏极接触区与所述第三转接线电连接。
14.根据权利要求13所述的显示面板，其特征在于，所述第一绝缘层和所述第二绝缘层中还设有多个第五过孔；所述源漏导电层还包括：
第四连接图案，所述第四连接图案通过至少一个第五过孔与所述第一转接线电连接，且通过至少一个第五过孔与所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区电连接。
15.根据权利要求13所述的显示面板，其特征在于，所述第一初始化晶体管的有源层图案的源极接触区或漏极接触区与所述第三转接线直接接触且电连接。
16.一种显示装置，其特征在于，包括权利要求1～15中任一项所述的显示面板。
17.一种显示面板的制作方法，其特征在于，所述显示面板包括多个子像素，子像素包括像素驱动电路，所述像素驱动电路至少包括驱动晶体管和存储电容器；
所述方法包括：
在衬底上制作第一栅导电层；所述第一栅导电层包括所述存储电容器的第一极板；
在所述衬底上制作半导体层；所述半导体层包括所述驱动晶体管的有源层图案，所述驱动晶体管的有源层图案的至少部分与所述第一极板的至少部分同层设置；
在所述第一栅导电层和所述半导体层远离所述衬底的一侧制作第二栅导电层；所述第二栅导电层包括所述存储电容器的第二极板、及与所述第二极板电连接的所述驱动晶体管的栅极。
CN202110558662.0A 2021-05-21 2021-05-21 显示面板及其制作方法和显示装置 Pending CN113299747A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110558662.0A CN113299747A (zh) 2021-05-21 2021-05-21 显示面板及其制作方法和显示装置
PCT/CN2021/131547 WO2022242073A1 (zh) 2021-05-21 2021-11-18 显示面板及其制作方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110558662.0A CN113299747A (zh) 2021-05-21 2021-05-21 显示面板及其制作方法和显示装置

Publications (1)

Publication Number Publication Date
CN113299747A true CN113299747A (zh) 2021-08-24

Family

ID=77323740

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110558662.0A Pending CN113299747A (zh) 2021-05-21 2021-05-21 显示面板及其制作方法和显示装置

Country Status (2)

Country Link
CN (1) CN113299747A (zh)
WO (1) WO2022242073A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022242073A1 (zh) * 2021-05-21 2022-11-24 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
WO2024000219A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297059A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd ドライバ内蔵型アクティブマトリクス表示装置
CN101118913A (zh) * 2006-08-04 2008-02-06 三菱电机株式会社 显示装置及其制造方法
US20080218455A1 (en) * 2007-03-08 2008-09-11 Sony Corporation Organic electroluminescence display
CN101595567A (zh) * 2007-01-10 2009-12-02 索尼株式会社 半导体装置和显示装置
JP5509659B2 (ja) * 2008-11-21 2014-06-04 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
US20160260750A1 (en) * 2013-10-11 2016-09-08 Sharp Kabushiki Kaisha Semiconductor device
CN111354775A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN112750861A (zh) * 2019-10-29 2021-05-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100392850B1 (ko) * 2000-12-29 2003-07-28 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
CN100426115C (zh) * 2005-09-09 2008-10-15 群康科技(深圳)有限公司 薄膜晶体管阵列基板及其制造方法
KR20200113132A (ko) * 2019-03-22 2020-10-06 삼성디스플레이 주식회사 표시 장치
CN110929667B (zh) * 2019-11-29 2022-11-04 厦门天马微电子有限公司 显示面板和显示装置
CN111524945B (zh) * 2020-04-27 2023-09-29 合肥京东方卓印科技有限公司 显示基板及显示装置
CN113299747A (zh) * 2021-05-21 2021-08-24 合肥京东方卓印科技有限公司 显示面板及其制作方法和显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002297059A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd ドライバ内蔵型アクティブマトリクス表示装置
CN101118913A (zh) * 2006-08-04 2008-02-06 三菱电机株式会社 显示装置及其制造方法
CN101595567A (zh) * 2007-01-10 2009-12-02 索尼株式会社 半导体装置和显示装置
US20080218455A1 (en) * 2007-03-08 2008-09-11 Sony Corporation Organic electroluminescence display
JP5509659B2 (ja) * 2008-11-21 2014-06-04 凸版印刷株式会社 薄膜トランジスタ及びその製造方法並びに画像表示装置
US20160260750A1 (en) * 2013-10-11 2016-09-08 Sharp Kabushiki Kaisha Semiconductor device
CN112750861A (zh) * 2019-10-29 2021-05-04 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111354775A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022242073A1 (zh) * 2021-05-21 2022-11-24 京东方科技集团股份有限公司 显示面板及其制作方法和显示装置
WO2024000219A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示基板及显示装置

Also Published As

Publication number Publication date
WO2022242073A1 (zh) 2022-11-24

Similar Documents

Publication Publication Date Title
JP2016110054A (ja) 有機発光ダイオード表示装置
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
CN114651332B (zh) 显示基板和显示装置
WO2022242073A1 (zh) 显示面板及其制作方法和显示装置
US20220262890A1 (en) Display substrate and display apparatus
WO2021102988A1 (zh) 显示基板及其制备方法、显示装置
US20240179944A1 (en) Display panel and display device
CN114335114A (zh) 阵列基板及显示装置
CN114203739A (zh) 显示基板及显示装置
JP7474786B2 (ja) ディスプレイパネルおよびディスプレイデバイス
CN112490270A (zh) 驱动背板及其制备方法、显示面板、显示装置
CN217903125U (zh) 显示面板及显示装置
US20220320236A1 (en) Display substrate and manufacture method thereof, display device
US11024697B2 (en) Display apparatus and method of manufacturing the same
WO2022126638A1 (zh) 一种驱动背板及其制作方法、显示装置
US12002817B2 (en) Display substrate, method for manufacturing same, and display device
US20220399374A1 (en) Display substrate, method for manufacturing same, and display device
CN217507334U (zh) 显示基板及显示装置
US11837142B2 (en) Array substrate and display device
US20240179985A1 (en) Array substrate and display device
JP2006018085A (ja) 自発光装置及び電子機器
US20240188390A1 (en) Display panel and display apparatus
WO2023169192A1 (zh) 显示面板及显示装置
US20240188357A1 (en) Display substrate and display device
US20240074266A1 (en) Display panel and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination