CN111524945B - 显示基板及显示装置 - Google Patents

显示基板及显示装置 Download PDF

Info

Publication number
CN111524945B
CN111524945B CN202010345041.XA CN202010345041A CN111524945B CN 111524945 B CN111524945 B CN 111524945B CN 202010345041 A CN202010345041 A CN 202010345041A CN 111524945 B CN111524945 B CN 111524945B
Authority
CN
China
Prior art keywords
sub
line
layer
same
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010345041.XA
Other languages
English (en)
Other versions
CN111524945A (zh
Inventor
袁粲
李蒙
李永谦
袁志东
张大成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Zhuoyin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Zhuoyin Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010345041.XA priority Critical patent/CN111524945B/zh
Publication of CN111524945A publication Critical patent/CN111524945A/zh
Priority to PCT/CN2021/080390 priority patent/WO2021218438A1/zh
Priority to US17/773,501 priority patent/US20230006023A1/en
Application granted granted Critical
Publication of CN111524945B publication Critical patent/CN111524945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示基板及显示装置，属于显示技术领域。本发明的显示基板，其包括基底，设置在所述基底上、沿第一方向延伸的多条栅线和沿第二方向延伸的多条数据线，以及多个像素单元，所述第一方向和所述第二方向相交；所述多个像素单元中的每个包括多个亚像素，所述多个亚像素中的每个包括像素电路；所述像素电路至少包括开关晶体管、驱动晶体管、感测晶体管，以及存储电容；其中，对于每一个所述像素电路，其中的所述开关晶体管、所述驱动晶体管、所述感测晶体管均位于所述存储电容的同一侧；所述开关晶体管位于与之连接所述栅线和所述数据线的交叉位置，且所述开关晶体管与所述感测晶体管在所述第一方向上相邻设置，与所述驱动晶体管在所述第二方向上相邻设置。

Description

显示基板及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种显示基板及显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Device，简称OLED)显示基板，是一种与传统的液晶显示(Liquid Crystal Display，简称LCD)不同的显示基板，具备主动发光、温度特性好、功耗小、响应快、可弯曲、超轻薄和成本低等优点。因此已经成为新一代显示装置的重要发展发现之一，并且受到越来越多的关注。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种显示基板及显示装置。
第一方面，本公开实施例提供一种显示基板，其包括基底，设置在所述基底上、沿第一方向延伸的多条栅线和沿第二方向延伸的多条数据线，以及多个像素单元，所述第一方向和所述第二方向相交；
所述多个像素单元中的每个包括多个亚像素，所述多个亚像素中的每个包括像素电路；所述像素电路至少包括开关晶体管、驱动晶体管、感测晶体管，以及存储电容；其中，
对于每一个所述像素电路，其中的所述开关晶体管、所述驱动晶体管、所述感测晶体管均位于所述存储电容的同一侧；所述开关晶体管位于与之连接所述栅线和所述数据线的交叉位置，且所述开关晶体管与所述感测晶体管在所述第一方向上相邻设置，与所述驱动晶体管在所述第二方向上相邻设置。
其中，所述多个像素单元沿所述第一方向排成多列，沿所述第二方向排成多行；每个所述像素单元中的多个亚像素沿第二方向排成两行，每一行所述亚像素沿第一方向排布；
对于位于同一行的所述像素单元，各个所述像素电路的开关晶体管的栅极连接同一所述栅线；
对于位于同一列的所述像素单元，有机电致发光二极管发光颜色相同的所述像素电路的开关晶体管的连接同一所述数据线。
其中，每行像素单元所对应的所述栅线位于该行像素单元的两行所述亚像素之间。
其中，对于每行所述像素单元的两行所述亚像素，其中的一行所述亚像素的开关晶体管的栅极通过第一栅连接线与所述栅线连接，另一行所述亚像素的开关晶体管的栅极通过第二栅连接线与所述栅线连接；所述第一栅连接线与所述栅线同层设置且材料相同，所述第二栅连接线与所述数据线同层设置且材料相同；在所述栅线和所述数据线所在层之间设置有第一绝缘层，所述第二栅连接线通过贯穿所述第一绝缘层的过孔与所述栅线连接。
其中，每列所述像素单元所连接的所述数据线位于该列像素单元的两列所述亚像素之间。
其中，每列所述像素单元中的各个所述像素电路的驱动晶体管的漏极连接第一电源线，且该第一电源线位于与之对应的所述像素单元的两列所述亚像素之间。
其中，所述第一电源线包括电连接的第一子电源线和第二子电源线；所述第一子电源线与栅线同层设置且材料相同；第二子电源线与所述数据线同层设置且材料相同。
其中，还包括多条控制信号线，且位于同一行的所述像素单元中的各所述感测晶体管的栅极连接同一所述控制信号线。
其中，每行所述像素单元所连接的控制信号线位于该像素单元的两行所述亚像素之间。
其中，所述控制信号线与所述栅线同层设置且材料相同；对于每行所述像素单元的两行所述亚像素，其中的一行所述亚像素的感测关晶体管的栅极通过第一控制信号连接线与所述控制信号线连接，另一行所述亚像素的感测晶体管的栅极通过第二控制信号连接线与所述控制信号连接；所述第一控制信号连接线与所述控制信号线同层设置且材料相同，所述第二控制信号连接线与所述数据线同层设置且材料相同；在所述栅线和所述数据线所在层之间设置有第一绝缘层，所述第二控制信号连接线通过贯穿所述第一绝缘层的过孔与所述控制信号线连接。
其中，所述显示基板还包括多条感测信号线，且位于同一列的所述像素单元中的各所述感测晶体管的漏极连接同一所述感测线。
其中，所述感测线与所述数据线同层设置且材料相同。
其中，每个所述像素单元均包括沿所述第一方向排布的两列、沿所述第二排向排布的两行所述亚像素。
其中，每个所述像素单元中的所述亚像素的有机电致发光二极管的发光颜色分别为红色、绿色、蓝色、白色。
其中，还包括多个透光单元；在所述第一方向或所述第二方向上所述透光单元和所述像素单元交替设置。
其中，所述开关晶体管、所述驱动晶体管、所述感测晶体管均包括依次设置在半导体有源层、栅极、同层设置的源极和漏极；在所述半导体有源层所在层与所述基底之间依次设置有遮光层和缓冲层；在所述栅极所在层与所述半导体有源层所在层之间设置有栅极绝缘层；所在所述栅极所在层与所述源极、所述漏极所在层之间设置有层间绝缘层。
其中，所述存储电容包括第一电极和第二电极；所述第二电极包括第一子极板和第二子极板；所述第一电极与所述半导体有源层同层设置且材料相同；所述遮光层用作所述第一子极板；所述第二子极板与所述驱动晶体管的源极同层设置且材料相同；所述第一子极板和所述第二子极板通过贯穿所述缓冲层、所述栅极绝缘层、所述层间绝缘层的过孔连接。
其中，所述像素电路中的驱动晶体管的栅极与所述开关晶体管的源极通过第一走线连接；所述驱动晶体管的源极与所述感测晶体管的源极通过第二走线连接；
所述第一走线和所述第二走线均与所述驱动晶体管的源极同层设置且材料相同。
其中，还包括辅助阴极；所述辅助阴极包括依次设置在所述基底上的第一子结构和第二子结构；所述第一子结构与所述驱动晶体管的栅极同层设置且材料相同，所述第二子结构与所述驱动晶体管的源极同层设置且材料相同，所述第一子结构和所述第二子结构通过贯穿层间层绝缘层的过孔连接。
其中，所述辅助阴极沿所述第二方向延伸，在每一列所述亚像素的一侧设置有一所述辅助阴极，且相邻列所述辅助阴极间隔一列所述亚像素。
其中，在所述驱动晶体管的源极和漏极与所述有机电致发光二极管的阳极所在层之间依次设置有钝化层、转接电极、平坦化层；所述转接电极通过贯穿所述钝化层的过孔与所述驱动晶体管的漏极连接，所述有机电致发光二极管的阳极通过贯穿所述平坦化层的过孔与所述转接电极连接。
其中，所述有机电致发光二极管为顶发射型有机电致发光二极管。
第二方面，本公开实施例提供一种显示装置，其包括上述的显示基板。
附图说明
图1为一种示例性的显示基板的像素排布图；
图2为一种示例性的像素电路图；
图3为本发明实施例的显示基板的一个亚像素的像素版图；
图4为本发明实施例的显示基板的一种像素排布示意图；
图5为本发明实施例的一种像素单元的像素电路示意图；
图6为本发明实施例的显示基板的另一种像素排布示意图；
图7为本发明实施例的显示基板的驱动晶体管和有机电致发光二极管的一种截面图；
图8为本发明实施例的显示基板的驱动晶体管和有机电致发光二极管的另一种截面图；
图9为本发明实施例的显示基板的一个像素单元的版图；
图10为图9中的遮光层所在层的版图的；
图11为图9中半导体有源层所在层的版图；
图12为图9中栅极所在层的版图；
图13为图9中源极和漏极所在层的版图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
图1示意出一种显示基板的结构，该显示基板包括基底10，设置基底10上的多条栅线1、多条数据线7、多条控制信号线13、多条感测线2，以及多个像素单元A；其中，栅线1和控制信号线13沿第一方向延伸，数据线7和感测线2沿第二方向延伸，第一方向和第二方向相交，也即栅线1和数据线7交叉设置。每个像素单元A包括位于栅线1和数据线7交叉位置处的多个亚像素a。在图1中，以每个像素单元A包括红色亚像素R、绿色亚像素G、蓝色亚像素B。其中，每个亚像素a中设置有像素电路。
图2为一种示意性的像素电路，该像素电路包括开关晶体管4、驱动晶体管5、感测晶体管6、存储电容3、有机电致发光二极管OLED；其中，开关晶体管4的栅极42连接栅线1，开关晶体管4的源极42连接驱动晶体管5的栅极52，开关晶体管4的漏极43连接数据线7；驱动晶体管5的栅极52连接存储电容3的第一电极，驱动晶体管5的源极53连接存储电容3的第二电极32、感测晶体管6的源极63和有机电致发光二极管OLED的阳极401，驱动晶体管5的漏极54连接第一电源线8；感测晶体管6的栅极62连接控制信号线13，感测晶体管6的漏极64连接感测信号；有机电致发光二极管OLED的阴极403连接第二电源线(或者接地)。
在需要对该像素电路仅需外部补偿时，该像素电路在工作过程中至少包括如下两个阶段：显示阶段(包括数据电压Vdata写入过程)和感测阶段(包括电流读取过程)。
显示阶段：给栅线1写入高电平信号，开关晶体管4打开，将数据线7中的数据电压Vdata写入至驱动晶体晶体管的栅极，并给存储电容3充电，通过驱动晶体管5驱动有机电致发光二极管OLED发光。
感测阶段：给栅线1和信号控制线写入高电平信号，感测体晶体管和驱动晶体晶体管打开，通过数据线7将一个测试电压Vsense写入至驱动晶体晶体管的栅极，并通过感测晶体管6将驱动晶体管5的源极53处的电信号读取，并通过感测输出，以使外界补偿电路通过输出的电信号对驱动晶体管5的迁移率进行补偿。
其中，通常栅线1和信号控制线平行设置，且二者位于亚像素a的上、下两相对侧，其中，开关晶体管4为栅线1和数据线7的交叉位置，以便于开关晶体管4的栅极42与栅线1连接，漏极与数据线7连接；感测晶体管6位于控制信号线13和感测线2的交叉位置；驱动晶体管5与开关晶体管4沿第一方向(栅线1的延伸方向)并排设置，存储电容3则位于亚像素a的中间区域。
发明人发现，由于感测晶体管6的源极63与驱动晶体管5的源极53连接，在驱动晶体管5和感测晶体管6之间存在存储电容3，故导致感测晶体管6的源极63与驱动晶体管5的源极53的连接不便，为解决前述问题，在本发明实施例中提供如下技术方案。
在此需要说明的是，本公开实施例中，以第一方向和第二方向相互垂直为例进行说明，此时，第一方向为行方向，第二方向为列方向。当然，应当理解的是的，第一方向和第二方向垂直并不构成对本公开实施例的限制，只要是第一方向和第二方向相交即可。相应的，当第一方向和第二方向垂直时，在本公开实施例中，以各个像素单元A呈阵列排布为例进行说明，当然，各个像素单元A也可以是按照一定规律进行排布。
第一方面，如图3所示，本公开实施例提供一种显示基板，该显示基板包括基底10，位于基底10上的多行栅线1和多列数据线7，以及呈阵列排布的多个像素单元A。每个像素单元A包括多个亚像素a，每个亚像素a中均包括像素电路；该像素电路至少包括开关晶体管4、驱动晶体管5、感测晶体管6，以及存储电容3(例如图2所示的像素电路)；其中，对于每一个像素电路，其中的开关晶体管4、驱动晶体管5、感测晶体管6均位于存储电容3的同一侧；开关晶体管4位于与之连接栅线1和所述数据线7的交叉位置，且开关晶体管4与感测晶体管6在行方向上相邻设置，与驱动晶体管5在列方向上相邻设置。
由于在本公开实施例中，将每个亚像素a的像素电路中的开关晶体管4、驱动晶体管5、感测晶体管6，以及存储电容3进行合理布局，以使每个像素电路中的开关晶体管4、驱动晶体管5、感测晶体管6均位于存储电容3的同一侧，且开关晶体管4与感测晶体管6在行方向上相邻设置，与驱动晶体管5在列方向上相邻设置，从而可以有效的利用每个亚像素a的行方向空间，节约了每个亚像素a的列方向空间，进而有效缩小每个亚像素a的所占空间，以保证像素电路版图空间有限的情况下，大大提高应用本公开实施例的显示基板的显示面板的分辨率。同时，相较相关技术中每个亚像素a中存储电容3的两侧存在非发光区域的薄膜晶体管(例如：开关晶体管4和感测晶体管6位于存储电容3的两相对侧)，存在光栅效应，导致显示重影等不良效果，而在本公开实施例中将每个亚像素a中薄膜晶体管(开关晶体管4、驱动晶体管5、感测晶体管6)集中设置，也即设置在存储电容3的同一侧，有效的解决了相关技术中所出现的光栅效应。
在一些实施例中，每个像素单元A包括两行亚像素a，且两行亚像素a中的像素电路由同一条栅线1控制，位于同一列的亚像素a中且有机电致发光二极管OLED发光颜色相同的像素电路由同一条数据线7提供数据电压信号。
也就是说，对于每一行像素单元A，各个像素电路中的开关晶体管4的栅极42连接同一条栅线1，对于每列像素单元A，有机电致发光二极管OLED发光颜色相同的像素电路中的开关晶体管4的漏极43连接同一条数据线7。
具体的，若每个像素单元A包括两行两列四个亚像素a，且四个亚像素a中的像素电路中的有机电致发光二极管OLED的发光颜色均不相同。此时，位于同一行的像素单元A中的四个亚像素a中的像素电路的开关晶体管4的栅极42的连接一条栅线1，且与同一列的像素单元A中的四个亚像素a中的像素电路的开关晶体管4的漏极43分别连接与之对应的数据线7，也即位于一行像素单元A的四个亚像素a由一条栅线1控制，位于一列像素单元A的四个像素单元A的四个亚像素a由四条数据线7提供数据电压信号。
在本公实施例由于位于同一行的像素单元A的多个亚像素a由一条栅线1控制，故在给该行栅线1输入扫描信号时，则可以对多行亚像素a进行扫描，因此可以大大提高应用本公开实施例的显示面板的刷新频率。
在一些实施例中，当每个像素单元A包括两行亚像素a时，用以控制该像素单元A的两行亚像素a的栅线1位于这两行亚像素a之间，这样以便于两行亚像素a中的像素电路的开关晶体管4的栅极42与栅线1连接，且在制备时可以将开关晶体管4的栅极42和与之连接的栅线1采用一次工艺制备，形成为一体结构，这样制备工艺简单，且易于实现。
在一些实施例中，如图12和13所示，对于每行像素单元A的两行亚像素a，其中的一行亚像素a的开关晶体管4的栅极42通过第一栅连接线11与栅线1连接，另一行亚像素a的开关晶体管4的栅极42通过第二栅连接线12与栅线1连接；第一栅连接线11与栅线1同层设置且材料相同，第二栅连接线12与数据线7同层设置且材料相同；在栅线1和数据线7所在层之间设置有第一绝缘层，第二栅连接线12通过贯穿第一绝缘层的过孔与栅线1连接。
在此需要说明的是，在本公开实施例中以开关晶体管4、驱动晶体管5、感测晶体管6均为顶栅型薄膜晶体管为例进行说明的。其中，开关晶体管4、驱动晶体管5、感测晶体管6的各个膜层均同层设置。以驱动晶体管5为例，其包括依次设置在基底10上半导体有源层51、栅极绝缘层302、栅极52、层间绝缘层303、源极53和漏极54。上述的栅线1通常与驱动晶体管5的栅极52同层设置，数据线7通常与驱动晶体管5的源极53和漏极54同层设置，因此上述的栅极1和数据线7所在层之间第一绝缘层则是指栅极绝缘层302和层间绝缘层303两层结构，其中贯穿第一绝缘层的过孔则是贯穿栅极绝缘层302的过孔和贯穿层间绝缘层303的过孔组成的套设过孔。
在一些实施例中，当每个像素单元A包括两列亚像素a时，用以为该像素单元A的两列亚像素a提供数据电压信号的数据线7位于这两列亚像素a之间，这样以便于这两列亚像素a的开关晶体管4的漏极43连接，且在制备时可以将开关晶体管4的漏极43与数据线7采用一次工艺制备，且可以将开关晶体管4的漏极43和与之连接数据线7制备成为一体结构，这样制备工艺简单，且易于实现。
在一些实施例中，每列像素单元A中的各个亚像素a的像素电路的驱动晶体管5的漏极54连接第一电源线8，且当每个像素单元A包括两列亚像素a时，该第一电源线8位于与之对应的像素单元A的两列亚像素a之间。之所以如此设置是，驱动晶体管5与开关晶体管4沿列方向并排设置，这样一来，第一电源线8与驱动晶体管5的漏极54的连接更加便利。
进一步的，可以将第一电源线8包括电连接第一子电源线81和第二子电源线82；其中第子电源线与栅线1同层设置且材料同；第二子电源线82与数据线7同层设置且材料相同，而数据线7通常与和驱动晶体管5的漏极54同层设置，且采用相同的材料，因此，第二子电源线82可以与驱动晶体管5的漏极54同层设置且材料相同；故可以将第一电源线8和驱动晶体管5的漏极54采用一次构图工艺制备，这样制备工艺简单，且易于实现。
在一些实施例中，当每个像素单元A包括两列亚像素a时，与每一列像素单元A对应的第一电源线8和数据线7均位于两列亚像素a之间，此时可以将第一电源线8和数据线7的延伸方向设置为平行，从而可以缩小第一电源线8和数据线7的布线空间，提高像素分辨率。
在一些实施例中，每个像素电路的感测晶体管6的栅极62均连接与之对应的控制信号线13。在本公开实施例中可以将位于同一行的像素单元A中的各个像素电路中的感测晶体管6的栅极62连接同一控制信号线13。优选的，当每个像素单元A包括两行亚像素a时，控制该行像素单元A的控制信号线13位于这两行亚像素a之间。进一步的，还可以将控制信号线13设置为与栅线1的延伸方向平行，这样一来，当栅线1位于其所连接两行亚像素a之间时，可以缩小栅线1和控制信号线13的布线空间，提高像素分辨率。而且还可以将栅线1和控制信号线13同层设置，并采用相同的材料，这样一来二者可以采用一次构图工艺制备，可以简化工艺步骤，降低工艺成本。
在一些实施例中，控制信号线13与栅线1同层设置且材料相同；对于每行像素单元A的两行亚像素a，其中的一行亚像素A的感测关晶体管6的栅极62通过第一控制信号连接线14与控制信号线13连接，另一行亚像素a的感测晶体管6的栅极62通过第二控制信号连接线15与控制信号连接13；第一控制信号连接线14与控制信号线13同层设置且材料相同，第二控制信号连接线15与数据线7同层设置且材料相同；在栅线1和数据线7所在层之间设置有第一绝缘层，第二控制信号连接线通过贯穿第一绝缘层的过孔与控制信号线连接。
在此需要说明的是，该第一绝缘层与上述的第一绝缘层解释相同，在此不再重复说明。其中，对于每一行像素单元A，若第一行亚像素a中的开关晶体管4的栅极42通过第一栅连接线12与栅线1连接，那么第二行亚像素a中的感测晶体管6的栅极62则通过第一控制信号连接14与控制信号线13连接。这样一来，避免栅线1与控制信号线13同层设置，各个连接线之间存在交叉布线的问题。
在本公开实施例中，对于每一行像素单元A而言其所连接的将栅线1、控制信号线13，以及每个像素单元A中的各个亚像素中a的开关晶体管4、驱动晶体管5、感测晶体管6集中设置(位于两行亚像素a的中间区域)，减小了显示面板显示区域的面积，增大了透明区域的面积，从而可以消除光栅效应。
在一些实施例中，显示基板还包括多条感测信号线，且位于同一列的像素单元A中的各像素电路的感测晶体管6的漏极64连接同一感测线2。进一步的，每一条感测线2位于其所对应的像素单元A的同一列，也即相邻的感测线2之间间隔一列像素单元A。这样一来，可以避免感测线2集中设置而导致感测线2之间信号发生耦合，导致所传输的电信号不准确。
在一些实施例中，每个像素单元A均采用正方形(square)形式排布的四个亚像素a，即每个像素单元A包括两行两列四个亚像素a，此时位于一个像素单元A中的四个亚像素a共用一条栅线1，若四个亚像素a中的四个有机电致发光二极管OLED的发光颜色不同，该四个亚像素a则分别连接四条数据线7。在该种情况下，显示基板的栅线1、数据线7、控制信号线13、第一电源线8、感测线2均可以采用上述任意一种设置方式。在此不再重复描述。
在一些实施例中，每个所述像素单元A中的所述亚像素a的有机电致发光二极管OLED的发光颜色分别为红色(red，R)、绿色(green，G)、蓝色(blue，B)、白色(white，W)，也即包括红色亚像素R、绿色亚像素G、蓝色亚像素B、白色亚像素W，四个亚像素分别对应连接的数据线分别用7(R)、7(G)、7(B)、7(W)表示。如图4和5所示，在本公开实施例中以每个像素单元A中的第一行亚像素a的有机电致发光二极管OLED的发光颜色为红色和蓝色，第二行亚像素a的有机电致发光二极管OLED的发光颜色为绿色和白色为例进行说明。当然，每个像素单元A也不局限于仅包括四个亚像素a，例如，每个像素单元A包括三个亚像素a，例如由红色、绿色、蓝色三种颜色亚像素a，这个亚像素a可以呈品字形排布。
如图6所示，本公开实施例中的显示基板可以应用至透明显示中，此时显示基板不仅包括上述结构还包括透光单元Q，其中透光单元Q在行方向或者列方向上与像素单元A交替设置。其中，像素单元A则根据待显示画面进行显示，而透光单元Q顾名思义，该透光单元Q所在位置可以透光，观看者在观看应用该显示基板的显示面板时，可以通过透光单元Q观看到显示面板背后(背离显示面的一侧)的景象。
在此需要说明的是，每个亚像素a均通过电连接的栅线1获取扫描信号，通过数据线7获取数据电压信号，在扫描信号和数据电压信号的作用下，驱动该亚像素a中的有机电致发光二极管OLED发光。每列亚像素a中有机电致发光二极管OLED发光颜色相同的亚像素a连接同一条数据线7，该数据线7穿过透光单元Q，并且需要黑矩阵(图中未示)进行遮挡。
在一些实施例中，显示基板中的开关晶体管4、驱动晶体管5、感测晶体管6均包括依次设置在半导体有源层、栅极、同层设置的源极和漏极；在半导体有源层所在层与基底10之间依次设置有遮光层和缓冲层301；在栅极所在层与半导体有源层所在层之间设置有栅极绝缘层302；所在栅极所在层与源极、漏极所在层之间设置有层间绝缘层303。
其中，在本公开实施例中的开关晶体管4、驱动晶体管5、感测晶体管6均可以为氧化物薄膜晶体管，也可以为多晶硅、非晶硅薄膜晶体管，在本公开实施例中以各个晶体管为氧化物晶体管为例进行说明。对于开关晶体管4、驱动晶体管5、感测晶体管6均可以为顶栅型晶体管，也可以为底栅型晶体管，在下述描述中以本公开实施例中的晶体管为均为顶栅型晶体管为例进行说明。由于开关晶体管4、驱动晶体管5、感测晶体管6均包括依次设置在半导体有源层、栅极、同层设置的源极和漏极，以下对驱动晶体管5和有机电致发光二极管OLED的各层结构对显示基板上的各膜层进行说明。
在一个示例中，由于驱动晶体管5为顶栅型氧化物薄膜晶体管，以避免光照影响半导体有源层的电子迁移率，故形成晶体管之前在基底10依次上形成有遮光层和缓冲层301。驱动晶体管5可为顶栅型，此驱动晶体管5可包括依次设置在基底10背离缓冲层301一侧的半导体有源层、栅极绝缘层302、栅极、层间绝缘层303、源极和漏极。其中，源极和漏极分别位于栅极的相对两侧，该源极和漏极可分别通过过孔(例如：金属过孔)分别与有源层的相对两侧的源极接触区和漏极接触区接触。应当理解的是，此驱动晶体管5也可为底栅型。
其中，存储电容3包括第一电极和第二电极32；第二电极32包括第一子极板311和第二子极板312；其中，第一电极、第一子极板311和第二子极板312在基底10上的正投影至少部分重叠。
具体的，第一电极与半导体有源层同层设置且材料相同；第一子极板311与遮光层同层设置且材料相同；第二子极板312与驱动晶体管5的源极53同层设置且材料相同；第一子极板311和第二子极板312通过贯穿所述缓冲层301、栅极绝缘层302、层间绝缘层303的过孔连接。其中，第一过孔包括贯穿缓冲层301的过孔、贯穿栅极绝缘层302的过孔，以及贯穿层间绝缘层303的过孔，且这三个过孔套设在一起。
举例而言，栅极和遮光层的材料可以包括金属材料或者合金材料，例如包括钼、铝及钛等。源极和漏极可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层，例如钛、铝、钛三层金属叠层(Al/Ti/Al)等。半导体有源层的材料可以包括氧化物半导体材料，例如氧化铟镓锌、氧化铟镓锡等。
如图7所示，在驱动晶体管5背离基底10的一侧设置有平坦化层304。其中，平坦化层304通常采用有机材料制作而成，例如：光刻胶、丙烯酸基聚合物、硅基聚合物等材料。
如图7所示，有机电致发光二极管OLED可以包括依次形成在平坦化层304上的有机电致发光二极管OLED的阳极401和像素限定层306，应当理解的是，该有机电致发光二极管OLED还可包括发光层402和阴极403。
其中，如图7所示，有机电致发光二极管OLED的第一极阳极可通过贯穿平坦化层304的过孔与驱动晶体管5的源极53电性连接，此阳极可为ITO(氧化铟锡)、氧化铟锌(IZO)、氧化锌(ZnO)等材料制作而成；像素限定层306可覆盖平坦化层304，此像素限定层306可为有机材料制作而成，例如：光刻胶等有机材料，且像素限定层306可具有露出第一电极的容纳部；发光层位于容纳部内并形成在阳极上，该发光层可包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光等；并且，根据实际不同需要，在不同的示例中，发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层；阴极覆盖发光层，此阴极可为锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料制作而成。
需要说明的是，阳极401、发光层402和阴极403可构成一个有机电致发光二极管OLED。其中，显示基板中包括呈阵列排布的有机电致发光二极管OLED。此外，还需说明的是，各有机电致发光二极管OLED的阳极401相互独立，各有机电致发光二极管OLED的阴极403可整面连接；即阴极为设置在显示基板上的整面结构，为用于多个有机电致发光二极管OLED的公共电极。
在一些实施例中，如图8所示，有机电致发光二极管OLED的阳极401还可通过转接电极501与驱动晶体管5的源极53电性连接。当阳极401通过转接电极501与驱动晶体管5的电性连接时，在平坦化层304与层间驱动晶体管5的源极53和漏极所在层之间还可形成钝化(PVX)层，该钝化层305可由氧化硅、氮化硅或者氮氧化硅等材料形成；该钝化层305覆盖源极和漏极所在层；而转接电极501形成在平坦化层304与钝化层305之间，并依次通过钝化层305上的过孔(例如金属过孔)与驱动晶体管5的源极53电性连接；而第一极可通过平坦化层304上的过孔(例如金属过孔)与转接电极501电性连接，以此完成有机电致发光二极管OLED的阳极401与驱动晶体管5的源极53的连接。
当然，在有机电致发光二极管OLED之上还可以包括封装层等结构，其中，封装层包括依次层叠设置的第一封装层、第二封装层和第三封装层。第一封装层、第三封装层用于防止水、氧进入到发光层中；该第一封装层、第三封装层可采用氮化硅、氧化硅等无机材料制作而成。第二封装层用于实现平坦化作用，以便于第三封装薄膜层层的制作，此第二封装层可采用丙烯酸基聚合物、硅基聚合物等材料制作而成。
在一些实施例中，像素电路中的驱动晶体管5的栅极52与开关晶体管4的源极42通过第一走线201连接；驱动晶体管5的源极53与感测晶体管6的源极63通过第二走线202连接；第一走线201和所述第二走线202均与驱动晶体管5的源极53同层设置且材料相同。当然，与驱动晶体管5的源极53和漏极同层设置还可以有数据线7、感测线2、第一电源线8等结构，这样一来，可以使得所形成的显示基板的较为轻薄。
在一些实施例中，由于显示基板中多个有机电致发光二极管OLED的阴极403为一整面结构，故较信号入端较远的有机电致发光二极管OLED的输入信号存在较大的压降(IRdrop)，因此在本公开实施例的显示基板还设置有辅助阴极9；辅助阴极9包括依次设置在基底10上的第一子结构91和第二子结构92；第一子结构91与驱动晶体管5的栅极52同层设置且材料相同，第二子结构92与驱动晶体管5的源极53同层设置且材料相同，第一子结构91和第二子结构92通过贯穿层间层的第二过孔连接。在此需要说明的是，以便于第一子结构91和第二子结构92的连接，第二过孔的数量为多个，且多个第二过孔沿辅助阴极9的延伸方向排成一列。
其中，辅助阴极9沿列方向延伸，在每一列亚像素a的一侧设置有一辅助阴极9，且相邻列辅助阴极9间隔一列亚像素a。
在一些实施例中，由于在本公开实施例中的基底10上设置有遮光层，故有机电致发光二极管OLED选用顶发射型有机电致发光二极管OLED。
为了更清楚本公开实施例显示基板的结构，结合下述显示基板的方法对该显示基板的结构进行说明，另外，需要说明的是，下述方法只是给出一种显示基板的示例结构，并不构成对本公开实施例保护范围的限制。其中，显示基板中的像素单元A包括四个按照square形式排布的四个亚像素a，四个亚像素所对应的连接的数据线分别用7(R)、7(G)、7(B)、7(W)表示，结合图5、9-13本公开实施例的显示基板的制备方法具体包括如下步骤。
S01、提供一基底10。该基底10为透明基底10，例如玻璃基底10等。
S02、在基底10上形成遮光层，以及用于将各个像素电路中的感测晶体管6的漏极64与感测线2连接的感测连接线，如图10所示。
在本公开实施例中，如图10所示，遮光层可以用作存储电容3的第一电极的第一子极板311。在此需要说明的是，每个遮光层分别圈出一个小方框，用101表示，这四个位置为遮光层与的存储电容3的第一电极的第二子极板312连接的位置，位于遮光层和第二子极板312所在层之间的绝缘层在对应小方框101将形成过孔。感测连接线上圈出的三个小方框，分别用于102a、102b、102c表示，其中，102a、102b的位置分别为位于该位置上下两个亚像素a中的感测晶体管6的漏极64与第一感测线2连接线连接的位置，102c的位置为第一感测连接线21与感测线2连接的位置；其中，位于第一感测连接线21所在层与感测晶体管6的漏极64和感测线2之间的绝缘层在102a、102b、102c在所在位置设置有过孔。
S03、在形成有遮光层的基底10上形成缓冲层301，且在缓冲层301对应101、102a、102b、102c的位置形成过孔。
S04、在形成缓冲层301的基底10上形成每个亚像素a中的开关晶体管4、驱动晶体管5、感测晶体管6的半导体有源层61和存储电容3的第二电极32，如图11所示。
在此需要说明的是，图11中所示存储电容3的第二电极32上的小方框的位置用103表示，该位置为该亚像素a中存储电容3的第二电极32与驱动晶体管5的栅极52连接位置，故位于驱动晶体管5的栅极52和存储电容3的第二电极32之间的绝缘层在103所在位置形成有过孔，以便存储电容3的第二电极32与驱动晶体管5的栅极52连接。每个亚像素a中的开关晶体管4的有源层上的两个小方框分别为104a和104b，驱动晶体管5的有源层上的两个小方框分别为104c和104d，感测晶体管6的有源层上的两个小方框分别为104e和104f；104a和104b分别对应开关晶体管4的源极42和漏极与其半导体有源层连接的位置；104c和104d分别对应驱动晶体管5的源极53和漏极与其半导体有源层连接的位置；104e和104f分别对应感测晶体管6的源极63和漏极与其半导体有源层连接的位置；故在位于开关晶体管4、驱动晶体管5、感测晶体管6的半导体有源层61所在层和源极、漏极所在层之间的绝缘层对应104a、104b、104c、104d、104e和104f的位置形成有过孔。
S05、在形成有开关晶体管4、驱动晶体管5、感测晶体管6的半导体有源层61的基底10上，形成栅极绝缘层302，在栅极绝缘层302对应101、102a、102b、102c、103、104a、104b、104c、104d、104e和104f的位置形成过孔。
S06、在形成有栅极绝缘层302的基底10上，形成开关晶体管4、驱动晶体管5、感测晶体管6的栅极62、栅线1、信号控制线、第一栅连接线11、第一控制信号连接线14、第一电源线8的第一子电源线81、电源连接线、辅助阴极9的第一子结构91、数据连接线71；其中，每个驱动晶体管5的栅极52通过103位置的过孔与存储电容3的第二电极32连接；像素单元A中的第一行亚像素a的开关晶体管4的栅极42通过第一栅连接线11与栅线1连接，第二行亚像素a的感测晶体管6的栅极62通过第一控制信号连接线14与控制信号线13连接；两个位于同一行的亚像素a对应一条第一子电源线81，且这两个亚像素a分别通过对应的电源连接线与第一子电源线81连接；如图12所示。
在此需要说明的是，像素单元A中第一行亚像素a的开关晶体管4的栅极42、第一栅连接线11和栅线1可以为一体结构；第二行亚像素a中的测晶体管的栅极、第一控制信号连接线14和控制信号线13可以为一体结构。如图12中每个亚像素a的辅助阴极9的第一结构上的小方框用105表示，105的位置为辅助阴极9的第一子结构91和第二子结构92的连接位置，故在辅助阴极9的第一子结构91和第二子结构92所在层之间的绝缘层对应105的位置设置有过孔。每条第一子电源线81和电源连接线上的小方框分别用106a和106b表示；其中，106a的位置为第一电源线8的第一子电源线81与其第二子电源线82的连接位置；106b的位置为电源连接线与驱动晶体管5的源极53的连接位置，故位于第一子电源线81所在层和电源连接线之间绝缘层对应106a和106b的位置形成有过孔。栅线1上的小方框分别用107a和107b表示，在第二行亚像素a的开关晶体管4的栅极42上的小方框分别用107c和107d表示；其中，107a和107c的位置为像素单元A中的第二行第一列的亚像素a的开关晶体管4的栅极42通过第二栅连接线12与栅线1连接的位置；107b和107d的位置为像素单元A中的第二行第二列的亚像素a的开关晶体管4的栅极42通过第二栅连接线12与栅线1连接的位置，故在开关晶体管4的栅极42和栅线1所在层与第二栅连接线12所在层之间绝缘层对应107a、107b、107c、107d的位置形成有过孔。每个驱动晶体管5的栅极52上的小方框用于108表示，108的位置为每个亚像素a中的驱动晶体管5的栅极52与开关晶体管4的源极42的连接位置，故在驱动晶体管5的栅极52所在与开关晶体管4的源极42所在层之间的绝缘层对应108的位置形成有过孔。控制信号线13上的小方框分别用109a和109b表示；像素单元A中第一行亚像素a的感测晶体管6的栅极62上的小方框分别用于109c和109d表示；其中，109a和109c的位置为像素单元A中第一行第一列的亚像素a的感测晶体管6的栅极62通过第二感测连接线22与控制信号线13的连接位置；109b和109d的位置为像素单元A中第一行第二列的亚像素a的感测晶体管6的栅极62通过第二感测连接线22与控制信号线13的连接位置，故位于感测晶体管6的栅极62和控制信号线13所在层与第二感测连接线22所在层之间的绝缘层在对应109a、109b、109c、109d的位置形成有过孔。像素单元A中第二行亚像素a中的数据连接线71是为了避免位于两列亚像素a之间的四条数据线7在连接时发生短路。应当理解的是，像素单元A中的两条数据连接线71可以分别设置在四个亚像素a的任意两个之中，在本公开实施例中以数据连接线71分别位于像素单元A中第二行亚像素a中为例。其中，像素单元A中的第二行第一列亚像素a中的数据连接线71两端的两个小方框分别用110a和110b表示，第二行第二列亚像素a中的数据连接线71两端的两个小方框分别用110c和110d表示；其中，110a和110c分别为各亚像素a中的开关晶体管4的漏极43与数据连接线71的连接位置；110b和110d分别为各亚像素a所连接的数据线7与数据连接线71的连接位置，故位于数据连接线71所在层与开关晶体管4的漏极43和数据线7所在层之间的绝缘层对应110a、110b、110c、110d的位置形成有过孔。
S07、在形成有开关晶体管4、驱动晶体管5、感测晶体管6的栅极62、栅线1、信号控制线、第一栅连接线11、第一控制信号连接线14、第一电源线8的第一子电源线81、电源连接线、辅助阴极9的第一子结构91、数据连接线71的基底10上，形成层间绝缘层303，并在层间绝缘层303对应101、102a、102b、102c、104a、104b、104c、104d、104e、104f、105、106a、106b、107a、107b、107c、107d、108、109a、109b、109c、109d、110a、110b、110c、110d位置形成过孔。
S08、在形成层间绝缘层303的基底10上，形成像素单元A中的开关晶体管4、驱动晶体管5、感测晶体管6的源极63和漏极、第一走线201、第二走线202、存储电容3的第一电极的第二子极板312、第二栅连接线12、第二控制信号连接线15、第二感测连接线22、第一电源线8的第二子电源线82、辅助阴极9的第二子结构92、数据线7、第二感测连接线22、感测线2，如图13所示。其中，存储电容3的第一电极的第一子极板311和第二子极板312通过101位置处的过孔连接。像素单元A中的位于同一列的感测晶体管6的漏极64分别连接与各自对应连接第二感测连接线22，第二感测连接线22分别并通过102a和102b位置处的过孔与第一感测连接线21连接，感测线2通过过孔102c与第一感测连接线21连接；其中，第二感测连接线22和与之连接的感测晶体管6的漏极64可以为一体结构。每个亚像素a中的开关晶体管4的源极42和漏极分别通过104a和104b位置处的过孔与该开关晶体管4的半导体有源层41连接；驱动晶体管5的源极53和漏极分别通过104c和104d位置处的过孔与该驱动晶体管5的半导体有源层51连接；感测晶体管6的源极63和漏极分别通过104e和104f位置处的过孔与该感测晶体管6的半导体有源层61连接。驱动晶体管5的源极53还与存储电容3的第一电极的第二子极板312连接，如图13所示，为了制备工艺简单，可以将驱动晶体管5的源极53与存第二子极板312形成为一体结构。辅助阴极9的第一子结构91和第二子结构92通过105位置出处的过孔连接，为了使得辅助阴极9的第一子结构91和第二子结构92可以连接可靠，故105位置为多个，也即形成多个过孔，以使第一子结构91和第二子结构92连接。第一电源线8的第二子电源线82通过106a处的过孔与第一子电源线81连接。为了使得第一子电源线81和第二子电源线82连接可靠，故106a位置为多个，也即形成多个过孔，以使第一子电源线81和第二子电源线82连接。驱动晶体管5的漏极54通过106b处的过孔与电源连接线连接，电源连接线与第一子电源连接线连接，此时完成驱动晶体管5的漏极54与第一电源线8的连接。像素单元A中位于第二行第一列的亚像素a中的开关晶体管4的栅极42与第二栅连接线12连接，该第二栅连接线12通过107a处的过孔与栅线1连接，且该第二栅连接线12可以与该开关管的栅极为一体结构；同理，位于第二行第二列的亚像素a中的开关晶体管4的栅极42与第二栅连接线12连接，该第二栅连接线12通过107b处的过孔与栅线1连接，且该第二栅连接线12可以与该开关管的栅极为一体结构。每个亚像素a中的开关晶体管4的源极42与第一走线201连接，第一走线201通过108位置处的过孔与驱动晶体管5的栅极52连接，也即完成驱动晶体管5的栅极52和开关晶体管4的源极42的连接。感测晶体管6的源极63通过第一走线201与驱动晶体管5的源极53连接，且为了工艺简便感测晶体管6的源极63、驱动晶体管5的源极53、第一走线201可以为一体结构。第二控制信号连接线15的一端通过109a位置处的过孔与控制信号线13连接，另一端通过109c位置处的过孔与像素单元A中位于第一行第一列的亚像素a中的感测晶体管6的栅极62，以完成像素单元A中位于第一行第一列的亚像素a中的感测晶体管6的栅极62和控制信号连接连接；同理，第二控制信号连接线15的一端通过109b位置处的过孔与控制信号线13连接，另一端通过109d位置处的过孔与像素单元A中位于第一行第二列的亚像素a中的感测晶体管6的栅极62，以完成像素单元A中位于第一行第二列的亚像素a中的感测晶体管6的栅极62和控制信号连接连接。像素单元A中位于第二行第一列的亚像素a中的开关晶体管4的漏极43与数据连接线71的一端通过110a位置处的过孔连接，数据连接线71的另一端通过110b位置处的过孔和与该亚像素a对应的数据线7连接，以完成开关晶体管4的漏极43与数据线7的连接；同理，位于第二行第二列的亚像素a中的开关晶体管4的漏极43与数据连接线71的一端通过110c位置处的过孔连接，数据连接线71的另一端通过110d位置处的过孔和与该亚像素a对应的数据线7连接，以完成开关晶体管4的漏极43与数据线7的连接。
在此需要说明的是，存储电容3的第一电极的第二子极板312上的小方框用111表示，其中，111的位置为存储电容3的第二子极板312与有机电致发光二极管OLED的阳极401的连接位置，故位于存储电容3的第二子极板312与有机电致发光二极管OLED的阳极401之间的绝缘层对应111的位置形成有过孔。
S09、在形成有像素单元A中的开关晶体管4、驱动晶体管5、感测晶体管6的源极63和漏极、第一走线201、第二走线202、存储电容3的第一电极的第二子极板312、第二栅连接线12、第二控制信号连接线15、第二感测连接线22、第一电源线8的第二子电源线82、辅助阴极9的第二子结构92、数据线7、第二感测连接线22、感测线2的基底10上，形成钝化层305，并在钝化层305对应111的位置形成过孔。
S10、在形成钝化层305的基底10上，形成转接电极，转接电极通过111位置处的过孔与存储电容3的第一子极板311连接，由于第一子极板311与驱动晶体管5的源极53和感测晶体管6的源极63为一体结构，故转接电极通过111位置处的过孔同时与驱动晶体管5的源极53和感测晶体管6的源极63连接。
S11、在形成转接电极的基底10上，形成平坦化层304，并在平坦化层304对应111的位置处形成过孔。
S12、在形成平坦化层304的基底10上，形成有机电致发光二极管OLED的阳极401，该阳极通过111处的过孔与转接电极连接。
S13、在形成有机电致发光二极管OLED的阳极401的基底10上依次形成像素限定层306、有机电致发光二极管OLED的发光层403和阴极，该阴极与辅助阴极9的第二子结构92连接。
至此完成显示基板的制备。
第二方面，本公开实施例还提供一种显示装置，该显示装置包括上述的显示基板。该显示面板例如可为手机、平板电脑、电子手表、运动手环、笔记本电脑等具有显示面板的电子设备。该显示装置具有的技术效果可参考上述对显示面板的技术效果的论述，在此不再赘述。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (20)

1.一种显示基板，其包括基底，设置在所述基底上、沿第一方向延伸的多条栅线和沿第二方向延伸的多条数据线，以及多个像素单元，所述第一方向和所述第二方向相交；
所述多个像素单元中的每个包括多个亚像素，所述多个亚像素中的每个包括像素电路；所述像素电路至少包括开关晶体管、驱动晶体管、感测晶体管，以及存储电容；其中，
对于每一个所述像素电路，其中的所述开关晶体管、所述驱动晶体管、所述感测晶体管均位于所述存储电容的同一侧；所述开关晶体管位于与之连接所述栅线和所述数据线的交叉位置，且所述开关晶体管与所述感测晶体管在所述第一方向上相邻设置，与所述驱动晶体管在所述第二方向上相邻设置；
所述多个像素单元沿所述第一方向排成多列，沿所述第二方向排成多行；每个所述像素单元中的多个亚像素沿第二方向排成两行，每一行所述亚像素沿第一方向排布；
对于位于同一行的所述像素单元，各个所述像素电路的开关晶体管的栅极连接同一所述栅线；
对于位于同一列的所述像素单元，有机电致发光二极管发光颜色相同的所述像素电路的开关晶体管的连接同一所述数据线；
每行所述像素单元所连接的所述栅线位于该行像素单元的两行所述亚像素之间；
对于每行所述像素单元的两行所述亚像素，其中的一行所述亚像素的开关晶体管的栅极通过第一栅连接线与所述栅线连接，另一行所述亚像素的开关晶体管的栅极通过第二栅连接线与所述栅线连接；所述第一栅连接线与所述栅线同层设置且材料相同，所述第二栅连接线与所述数据线同层设置且材料相同；在所述栅线和所述数据线所在层之间设置有第一绝缘层，所述第二栅连接线通过贯穿所述第一绝缘层的过孔与所述栅线连接。
2.根据权利要求1所述的显示基板，其中，每列所述像素单元所连接的所述数据线位于该列像素单元的两列所述亚像素之间。
3.根据权利要求1所述的显示基板，其中，每列所述像素单元中的各个所述像素电路的驱动晶体管的漏极连接第一电源线，且该第一电源线位于与之对应的所述像素单元的两列所述亚像素之间。
4.根据权利要求3所述的显示基板，其中，所述第一电源线包括电连接的第一子电源线和第二子电源线；所述第一子电源线与栅线同层设置且材料相同；第二子电源线与所述数据线同层设置且材料相同。
5.根据权利要求1所述的显示基板，其中，还包括多条控制信号线，且位于同一行的所述像素单元中的各所述感测晶体管的栅极连接同一所述控制信号线。
6.根据权利要求5所述的显示基板，其中，每行所述像素单元所连接的控制信号线位于该像素单元的两行所述亚像素之间。
7.根据权利要求6所述的显示基板，其中，所述控制信号线与所述栅线同层设置且材料相同；对于每行所述像素单元的两行所述亚像素，其中的一行所述亚像素的感测关晶体管的栅极通过第一控制信号连接线与所述控制信号线连接，另一行所述亚像素的感测晶体管的栅极通过第二控制信号连接线与所述控制信号连接；所述第一控制信号连接线与所述控制信号线同层设置且材料相同，所述第二控制信号连接线与所述数据线同层设置且材料相同；在所述栅线和所述数据线所在层之间设置有第一绝缘层，所述第二控制信号连接线通过贯穿所述第一绝缘层的过孔与所述控制信号线连接。
8.根据权利要求1所述的显示基板，其中，还包括多条感测信号线，且位于同一列的所述像素单元中的各所述感测晶体管的漏极连接同一所述感测信号线。
9.根据权利要求8所述的显示基板，其中，所述感测信号线与所述数据线同层设置且材料相同。
10.根据权利要求1-9中任一项所述的显示基板，其中，每个所述像素单元均包括沿所述第一方向排布的两列、沿所述第二方向排布的两行所述亚像素。
11.根据权利要求9所述的显示基板，其中，每个所述像素单元中的所述亚像素的有机电致发光二极管的发光颜色分别为红色、绿色、蓝色、白色。
12.根据权利要求1-9中任一项所述的显示基板，其中，还包括多个透光单元；在所述第一方向或所述第二方向上所述透光单元和所述像素单元交替设置。
13.根据权利要求1-9中任一项所述的显示基板，其中，所述开关晶体管、所述驱动晶体管、所述感测晶体管均包括依次设置在半导体有源层、栅极、同层设置的源极和漏极；在所述半导体有源层所在层与所述基底之间依次设置有遮光层和缓冲层；在所述栅极所在层与所述半导体有源层所在层之间设置有栅极绝缘层；所在所述栅极所在层与所述源极、所述漏极所在层之间设置有层间绝缘层。
14.根据权利要求13所述的显示基板，其中，所述存储电容包括第一电极和第二电极；所述第二电极包括第一子极板和第二子极板；所述第一电极与所述半导体有源层同层设置且材料相同；所述遮光层用作所述第一子极板；所述第二子极板与所述驱动晶体管的源极同层设置且材料相同；所述第一子极板和所述第二子极板通过贯穿所述缓冲层、所述栅极绝缘层、所述层间绝缘层的过孔连接。
15.根据权利要求13所述的显示基板，其中，所述像素电路中的驱动晶体管的栅极与所述开关晶体管的源极通过第一走线连接；所述驱动晶体管的源极与所述感测晶体管的源极通过第二走线连接；
所述第一走线和所述第二走线均与所述驱动晶体管的源极同层设置且材料相同。
16.根据权利要求13所述的显示基板，其中，还包括辅助阴极；所述辅助阴极包括依次设置在所述基底上的第一子结构和第二子结构；所述第一子结构与所述驱动晶体管的栅极同层设置且材料相同，所述第二子结构与所述驱动晶体管的源极同层设置且材料相同，所述第一子结构和所述第二子结构通过贯穿层间层绝缘层的过孔连接。
17.根据权利要求16所述的显示基板，其中，所述辅助阴极沿所述第二方向延伸，在每一列所述亚像素的一侧设置有一所述辅助阴极，且相邻列所述辅助阴极间隔一列所述亚像素。
18.根据权利要求13所述的显示基板，其中，在所述驱动晶体管的源极和漏极与所述有机电致发光二极管的阳极所在层之间依次设置有钝化层、转接电极、平坦化层；所述转接电极通过贯穿所述钝化层的过孔与所述驱动晶体管的漏极连接，所述有机电致发光二极管的阳极通过贯穿所述平坦化层的过孔与所述转接电极连接。
19.根据权利要求1-9中任一项所述的显示基板，其中，所述有机电致发光二极管为顶发射型有机电致发光二极管。
20.一种显示装置，其包括权利要求1-18中任一项所述的显示基板。
CN202010345041.XA 2020-04-27 2020-04-27 显示基板及显示装置 Active CN111524945B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010345041.XA CN111524945B (zh) 2020-04-27 2020-04-27 显示基板及显示装置
PCT/CN2021/080390 WO2021218438A1 (zh) 2020-04-27 2021-03-12 显示基板及显示装置
US17/773,501 US20230006023A1 (en) 2020-04-27 2021-03-12 Display substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010345041.XA CN111524945B (zh) 2020-04-27 2020-04-27 显示基板及显示装置

Publications (2)

Publication Number Publication Date
CN111524945A CN111524945A (zh) 2020-08-11
CN111524945B true CN111524945B (zh) 2023-09-29

Family

ID=71905335

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010345041.XA Active CN111524945B (zh) 2020-04-27 2020-04-27 显示基板及显示装置

Country Status (3)

Country Link
US (1) US20230006023A1 (zh)
CN (1) CN111524945B (zh)
WO (1) WO2021218438A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524945B (zh) * 2020-04-27 2023-09-29 合肥京东方卓印科技有限公司 显示基板及显示装置
CN111653591B (zh) * 2020-06-09 2023-12-19 合肥京东方卓印科技有限公司 显示基板及显示装置
CN114556580B (zh) * 2020-09-18 2023-06-20 京东方科技集团股份有限公司 显示基板及显示装置
WO2022226985A1 (zh) * 2021-04-30 2022-11-03 京东方科技集团股份有限公司 显示基板和显示装置
CN113299747A (zh) * 2021-05-21 2021-08-24 合肥京东方卓印科技有限公司 显示面板及其制作方法和显示装置
TWI818487B (zh) * 2022-03-28 2023-10-11 友達光電股份有限公司 顯示裝置
US20240008333A1 (en) * 2022-06-29 2024-01-04 Boe Technology Group Co., Ltd. Display substrate and display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN109979970A (zh) * 2017-12-28 2019-07-05 乐金显示有限公司 有机发光显示面板及使用其的有机发光显示设备
CN110718575A (zh) * 2019-10-22 2020-01-21 京东方科技集团股份有限公司 透明oled显示面板、显示装置和驱动方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080353B1 (ko) * 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
CN102280448B (zh) * 2011-08-31 2013-03-06 中国科学院微电子研究所 硅基有机发光微显示像素单元版图结构
CN110265408B (zh) * 2019-06-19 2021-10-29 京东方科技集团股份有限公司 一种阵列基板、显示面板和显示装置
CN111179828B (zh) * 2020-01-15 2022-10-25 合肥京东方光电科技有限公司 显示基板及其制备方法、显示装置
CN111524945B (zh) * 2020-04-27 2023-09-29 合肥京东方卓印科技有限公司 显示基板及显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979970A (zh) * 2017-12-28 2019-07-05 乐金显示有限公司 有机发光显示面板及使用其的有机发光显示设备
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110718575A (zh) * 2019-10-22 2020-01-21 京东方科技集团股份有限公司 透明oled显示面板、显示装置和驱动方法

Also Published As

Publication number Publication date
WO2021218438A1 (zh) 2021-11-04
CN111524945A (zh) 2020-08-11
US20230006023A1 (en) 2023-01-05

Similar Documents

Publication Publication Date Title
CN111524945B (zh) 显示基板及显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN100539233C (zh) 双面板型有机电致发光显示装置
US7518147B2 (en) Organic electro luminescence device and fabrication method thereof
WO2022056907A1 (zh) 显示基板及显示装置
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
WO2020238288A1 (zh) 阵列基板及其制备方法、显示装置
KR20100068074A (ko) 유기 발광 표시 장치
KR20090005541A (ko) 유기전계발광표시장치
KR101319319B1 (ko) 유기 전계발광소자
US20240196689A1 (en) Display panel, display module, and display device
WO2021103003A1 (zh) 显示面板及显示装置
CN114864647A (zh) 显示装置及其制备方法
US20240019960A1 (en) Touch display panel
US11296153B2 (en) OLED pixel structure and OLED display panel
WO2020224430A1 (zh) 阵列基板、显示面板和显示装置
CN114068667A (zh) 显示基板和显示装置
CN114694590A (zh) 显示装置及其制备方法
US20240188357A1 (en) Display substrate and display device
WO2022188091A1 (zh) 显示基板及显示装置
CN113363307B (zh) 显示基板及其制备方法、显示装置
WO2023000215A1 (zh) 显示基板及显示装置
US20240224641A1 (en) Display panel and display apparatus
US11869421B2 (en) Display device
US20220246710A1 (en) Light emitting display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant