CN111179828B - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

本发明实施例提供了一种显示基板及其制备方法、显示装置。显示基板包括规则排布的多个显示单元，显示单元包括发光区域和透明区域，发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线；第一信号线包括限定出第一子像素行的第一开关扫描线和第一补偿扫描线、限定出第二子像素行的第二开关扫描线和第二补偿扫描线，第一开关扫描线和第二开关扫描线设置在两个子像素行之间；第二信号线包括限定出第一子像素列的第一数据线和第一电源线、限定出第二子像素列的第二数据线和第二电源线；第一数据线和第二数据线设置在两个子像素列之间。本发明实施例解决了现有透明显示装置存在的分辨率较低和透明度较低等问题。

Description

显示基板及其制备方法、显示装置

技术领域

本发明涉及显示技术领域，具体涉及一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管显示装置(Organic Light Emitting Diode，OLED)具有主动发光、超薄、大视角、高亮度、高对比度、发光颜色连续可调、成本低、响应速度快、低功耗、轻薄化、可异形化及可柔性显示等优点，已逐渐成为极具发展前景的下一代显示技术。其中，有源矩阵驱动(Active Matrix，AM)型OLED是电流驱动器件，采用独立的晶体管(Thin FilmTransistor，TFT)控制每个子像素，每个子像素皆可以连续且独立的驱动发光。

随着显示技术的不断发展，OLED技术越来越多的应用于透明显示中。透明显示是显示技术一个重要的个性化显示领域，是指在透明状态下进行图像显示，观看者不仅可以看到显示装置中的影像，而且可以看到显示装置背后的景象，可实现虚拟现实/增强现实(Virtual Reality/Augmented Reality，VR/AR)和3D显示功能。采用AMOLED技术的透明显示装置通常是将每个像素划分为发光区域和透明区域，发光区域设置像素驱动电路和发光结构实现图像显示，透明区域实现光线透过。

目前，现有透明显示装置存在分辨率较低和透明度较低等问题。

发明内容

本发明实施例所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以解决现有透明显示装置存在的分辨率较低和透明度较低等问题。

为了解决上述技术问题，本发明实施例提供了一种显示基板，包括规则排布的多个显示单元，所述显示单元包括发光区域和透明区域，所述发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线；所述第一信号线包括限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间；所述第二信号线包括限定出第一子像素列的第一数据线和第一电源线，以及限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

可选地，所述子像素包括像素驱动电路和电连接所述像素驱动电路的发光结构，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容；所述第一子像素行中所述第一晶体管的栅电极与所述第一开关扫描线连接，所述第二子像素行中所述第一晶体管的栅电极与所述第二开关扫描线连接；所述第一子像素列中所述第一晶体管的第一极与所述第一数据线连接，所述第二子像素列中所述第一晶体管的第一极与所述第二数据线连接；所述第一子像素列中所述第二晶体管的第一极与所述第一电源线连接，所述第二子像素列中所述第二晶体管的第一极与所述第二电源线连接。

可选地，所述第一数据线通过一个数据连接线与所述第一子像素列中第一晶体管的第一极连接，所述第二数据线通过另一个数据连接线与所述第二子像素列中第一晶体管的第一极连接；所述数据连接线设置在所述第一开关扫描线和第二开关扫描线之间，使所述第一子像素行和第二子像素行中所述第一晶体管的第一极共用所述数据连接线。

可选地，所述第一电源线通过一个电源连接线与所述第一子像素列中第二晶体管的第一极连接，所述第二电源线通过另一个电源连接线与所述第二子像素列中第二晶体管的第一极连接；所述电源连接线设置在所述第一开关扫描线和第二开关扫描线之间，使所述第一子像素行和第二子像素行中的第一晶体管的第一极共用所述电源连接线。

可选地，还包括补偿线，所述补偿线设置在所述第一数据线和第二数据线之间；所述补偿线通过补偿连接线与所述第一子像素列和第二子像素列中子像素的第三晶体管连接；所述补偿线与所述第一数据线、第二数据线、第一电源线和第二电源线同层设置，所述补偿连接线与所述第一开关扫描线、第二开关扫描线、第一补偿扫描线和第二补偿扫描线同层设置。

可选地，还包括低电压线，所述低电压线设置在所述第一电源线或第二电源线的一侧；所述低电压线包括设置在所述第一开关扫描线和第二开关扫描线两侧的第一低电压线和第二低电压线，所述第一低电压线通过低电连接线与所述第二低电压线连接，所述第一低电压线和第二低电压线与所述第一数据线、第二数据线、第一电源线和第二电源线同层设置，所述低电连接线与遮挡层同层设置。

可选地，所述低电压线通过低电连接电极与所述发光结构的阴极连接，所述低电连接电极与所述发光结构的阳极同层设置。

本发明实施例还提供了一种显示装置，包括前述的显示基板。

为了解决上述技术问题，本发明实施例还提供了一种显示基板的制备方法，所述显示基板包括规则排布的多个显示单元，所述显示单元包括发光区域和透明区域，所述发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线，所述制备方法包括：

形成第一信号线，包括：形成限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及形成限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间；

形成第二信号线，包括：形成限定出第一子像素列的第一数据线和第一电源线，以及形成限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

可选地，所述形成第一信号线还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的栅电极；所述第一子像素行中所述第一晶体管的栅电极与所述第一开关扫描线连接，所述第二子像素行中所述第一晶体管的栅电极与所述第二开关扫描线连接；

可选地，所述形成第二信号线还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的第一极和第二极；所述第一子像素列中所述第一晶体管的第一极与所述第一数据线连接，所述第一子像素列中所述第二晶体管的第一极与所述第一电源线连接，所述第二子像素列中所述第一晶体管的第一极与所述第二数据线连接，所述第二子像素列中所述第二晶体管的第一极与所述第二电源线连接。

可选地，所述形成第二信号线还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个数据连接线，一个数据连接线分别连接所述第一数据线和所述第一子像素列中第一晶体管的第一极，另一个数据连接线分别连接所述第二数据线和所述第二子像素列中第一晶体管的第一极，使所述第一子像素行和第二子像素行中所述第一晶体管的第一极共用所述数据连接线。

可选地，所述形成第二信号线还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个电源连接线，一个电源连接线分别连接所述第一电源线和所述第一子像素列中第二晶体管的第一极，另一个电源连接线分别连接所述第二电源线和所述第二子像素列中第二晶体管的第一极，使所述第一子像素行和第二子像素行中的第一晶体管的第一极共用所述电源连接线。

可选地，所述形成第二信号线还包括：在所述第一数据线和第二数据线之间形成补偿线，所述补偿线通过补偿连接线与所述第一子像素列和第二子像素列中的第三晶体管连接；所述补偿连接线与所述第一开关扫描线、第二开关扫描线、第一补偿扫描线和第二补偿扫描线同层设置且通过同一次构图工艺形成。

可选地，所述形成第二信号线还包括：在所述第一电源线或第二电源线的一侧形成低电压线；所述低电压线包括形成在所述第一开关扫描线和第二开关扫描线两侧的第一低电压线和第二低电压线，所述第一低电压线通过低电连接线与所述第二低电压线连接；所述电源连接线与遮挡层同层设置且通过同一次构图工艺形成。

可选地，形成第二信号线之后还包括：

形成发光结构的阳极和低电连接电极，所述低电连接电极通过过孔与所述低电压线连接；

依次形成发光结构的有机发光层和阴极，所述阴极与所述低电连接电极连接。

本发明实施例提供了一种显示基板及其制备方法、显示装置，通过将两条开关扫描线设置在两个子像素行之间、两条数据线设置在两个子像素列之间，结构简洁，布局合理，不仅有效提高了分辨率和透明度，解决了现有透明显示装置存在的分辨率较低和透明度较低等问题，而且利用对称结构消除了信号延迟，保证了显示均一性。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。本发明的其它特征和优点将在随后的说明书实施例中阐述，并且，部分地从说明书实施例中变得显而易见，或者通过实施本发明而了解。本发明实施例的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本发明内容。

图1为本发明实施例像素驱动电路的等效电路图；

图2为本发明实施例显示基板的结构示意图；

图3为本发明实施例形成遮光层图案后的示意图；

图4为本发明实施例形成金属氧化物层图案后的示意图；

图5-1为本发明实施例形成第一金属层图案后的平面结构图；

图5-2为图5-1中A-A向的剖面图；

图5-3为图5-1中B-B向的剖面图；

图6-1为本发明实施例形成第三绝缘层图案后的平面结构图；

图6-2为图6-1中A-A向的剖面图；

图6-3为图6-1中B-B向的剖面图；

图7-1为本发明实施例形成第二金属层图案后的平面结构图；

图7-2为图7-1中A-A向的剖面图；

图7-3为图7-1中B-B向的剖面图；

图8-1为本发明实施例形成第四绝缘层图案后的平面结构图；

图8-2为图8-1中A-A向的剖面图；

图8-3为图8-1中B-B向的剖面图；

图8-4为图8-1中C-C向的剖面图；

图9-1为本发明实施例形成透明导电层图案后的平面结构图；

图9-2为图9-1中A-A向的剖面图；

图9-3为图9-1中B-B向的剖面图；

图9-4为图9-1中C-C向的剖面图；

图10为本发明实施例形成阴极图案后的结构示意图；

图11为本发明实施例显示单元中子像素排列的示意图；

图12为本发明实施例显示基板的整体布局图。

附图标记说明:

1—第一子像素； 2—第二子像素； 3—第三子像素；

4—第四子像素； 10—基底； 11—遮挡层；

12—第一绝缘层； 13—第一有源层； 14—第二绝缘层；

15—第一栅电极； 16—第三绝缘层 17—第一源电极；

18—第一漏电极； 19—第四绝缘层； 20—平坦层；

23—第二有源层； 25—第二栅电极； 27—第二源电极；

28—第二漏电极； 30—阳极； 33—第三有源层；

35—第三栅电极； 37—第三源电极； 38—第三漏电极；

40—像素定义层。 41—第一电容极板； 42—第二电容极板；

43—数据连接线； 44—电源连接线； 51—低电连接线；

52—补偿连接线； 53—栅漏连接电极； 54—低电连接电极；

Gn—开关扫描线； Sn—补偿扫描线； Dn—数据线；

VDD—电源线； VSS—低电压线； Se—补偿线。

具体实施方式

下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。

在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本发明的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本发明的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本发明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换称为“导电膜”。与此同样，有时可以将“绝缘膜”换称为“绝缘层”。

为了有效提高了分辨率和透明度，本发明实施例提供了一种显示基板。本发明实施例显示基板包括包括规则排布的多个显示单元，每个显示单元包括发光区域和透明区域，每个发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线。其中，所述第一信号线包括：限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间，所述第一补偿扫描线设置在所述第一子像素行远离所述第一开关扫描线的一侧，所述第二补偿扫描线设置在所述第二子像素行远离所述第二开关扫描线的一侧。所述第二信号线包括：限定出第一子像素列的第一数据线和第一电源线，以及限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

其中，每个子像素包括像素驱动电路和电连接所述像素驱动电路的发光结构。图1为本发明实施例像素驱动电路的等效电路图，示意了两个子像素行、四个子像素列的等效电路。如图1所示，每个子像素的像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容C，第一晶体管T1为开关晶体管，第二晶体管T2为驱动晶体管，第三晶体管T3为补偿晶体管。

第一子像素行的第一晶体管T1的栅电极耦接于第一开关扫描线Gn1，第二子像素行的第一晶体管T1的栅电极耦接于第二开关扫描线Gn2。第一子像素列和第三子像素列的第一晶体管T1的第一极耦接于第一数据线Dn1，第二子像素列和第四子像素列的第一晶体管T1的第一极耦接于第二数据线Dn2。每个子像素的第一晶体管T1的第二极耦接于所在子像素的第二晶体管T2的栅电极，第一晶体管T1用于在扫描线的控制下，接收数据线传输的数据信号，使第二晶体管T2的栅电极接收所述数据信号。

第一子像素列和第三子像素列的第二晶体管T2的第一极耦接于第一电源线VDD1，第二子像素列和第四子像素列的第二晶体管T2的第一极耦接于第二电源线VDD2。每个子像素的第二晶体管T2的栅电极耦接于所在子像素的第一晶体管T1的第二极，每个子像素的第二晶体管T2的第二极耦接于所在子像素的发光结构的第一极。每个子像素的第二晶体管T2用于在其栅电极所接收的数据信号控制下，在第二极产生相应的电流。

第一子像素行的第三晶体管T3的栅电极耦接于第一补偿扫描线Sn1，第二子像素行的第三晶体管T3的栅电极耦接于第二补偿扫描线Sn2。每个子像素的第三晶体管T3的第一极连接补偿线Se，每个子像素的第三晶体管T3的第二极耦接于所在子像素的第二晶体管T2的第二极，每个子像素的第三晶体管T3用于响应补偿时序提取第二晶体管T2的阈值电压Vth以及迁移率，以对阈值电压Vth进行补偿。

每个子像素发光结构的第一极耦接于所在子像素的第二晶体管T2的第二极，每个子像素发光结构的第二极耦接于低电压线VSS，每个子像素的发光结构用于响应所在子像素的第二晶体管T2的第二极的电流而出射相应亮度的光。每个子像素的存储电容C的第一极与所在子像素的第二晶体管T2的栅电极耦接，每个子像素的存储电容C的第二极与所在子像素的第二晶体管T2的第二极耦接，每个子像素的存储电容C用于存储所在子像素的第二晶体管T2的栅电极的电位。实际实施时，可以设置第一电源线VDD1和第二电源线VDD2的电压大于低电压线VSS的电压，第一数据线Dn1和第二数据线Dn2传输的数据信号的最大电压小于第一开关扫描线Gn1和第二开关扫描线Gn2的最大电压，也小于第一电源线VDD1和第二电源线VDD2的电压。

图2为本发明实施例显示基板的结构示意图，示意了一个显示单元的结构。本发明实施例显示基板的主体结构包括规则排布的多个显示单元，每个显示单元包括发光区域和透明区域，发光区域用于实现图像显示，透明区域用于实现光线透过，从而实现透明状态下的图像显示即透明显示。如图2所示，每个发光区域包括垂直交叉限定出子像素的第一信号线和第二信号线，第一信号线包括水平设置的第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1和第二补偿扫描线Sn2，第二信号线包括垂直设置的第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se和低电压线VSS。其中，一条开关扫描线和与之相邻的一条补偿扫描线之间限定出一个子像素行，一条数据线和与之相邻的一条电源线之间限定出一个子像素列，因而每个发光区域的两条开关扫描线和两条补偿扫描线限定出两个子像素行，两条数据线和两条电源线限定出两个子像素列，即每个发光区域被开关扫描线、补偿扫描线、数据线和电源线限定出两个子像素行和两个子像素列，共4个子像素，4个子像素采用正方形(Square)排列。正方形排列的4个子像素分别是：第一子像素1、第二子像素2、第三子像素3和第四子像素4。第一子像素1和第二子像素2形成第一子像素行，第三子像素3和第四子像素4形成第二子像素行，第一子像素1和第三子像素3形成第一子像素列，第二子像素2和第四子像素4形成第二子像素列。具体到图2所示的发光区域，第一子像素1位于发光区域的左上方位置，第二子像素2位于发光区域的右上方位置，第三子像素3位于发光区域的左下方位置，第四子像素4位于发光区域的右下方位置。

如图2所示，第一补偿扫描线Sn1、第一开关扫描线Gn1、第二开关扫描线Gn2和第二补偿扫描线Sn2沿垂直方向从上向下依次设置，第一补偿扫描线Sn1和第一开关扫描线Gn1之间限定出第一子像素行，第二开关扫描线Gn2和第二补偿扫描线Sn2之间限定出第二子像素行，第一开关扫描线Gn1和第二开关扫描线Gn2设置在第一子像素行与第二子像素行之间，第一补偿扫描线Sn1设置在第一子像素行的上侧(第一子像素行远离第一开关扫描线的一侧)，第二补偿扫描线Sn2设置在第二子像素行的下侧(第二子像素行远离第二开关扫描线的一侧)。第一电源线VDD1、第一数据线Dn1、第二数据线Dn2和第二电源线VDD2沿水平方向从左向右依次设置，第一电源线VDD1和第一数据线Dn1之间限定出第一子像素列，第二数据线Dn2和第二电源线VDD2之间限定出第二子像素列，第一数据线Dn1和第二数据线Dn2设置在第一子像素列与第二子像素列之间，第一电源线VDD1设置在第一子像素列的左侧(第一子像素列远离第一数据线的一侧)，第二电源线VDD2设置在第二子像素列的右侧(第二子像素列远离第二数据线的一侧)。此外，补偿线Se设置在第一数据线Dn1和第二数据线Dn2之间，低电压线VSS设置在第二电源线VDD2朝向第二子像素列的一侧或远离第二子像素列的一侧。

每个显示单元的4个子像素中，在垂直于显示基板的平面内，每个子像素包括在基底上叠设的像素驱动电路和电连接该像素驱动电路的发光结构，像素驱动电路包括第一晶体管T1、第二晶体管T2、第三晶体管T3和存储电容，发光结构包括叠设的阳极、发光结构层和阴极。第一晶体管T1包括第一有源层、第一栅电极、第一源电极和第一漏电极，第二晶体管T2包括第二有源层、第二栅电极、第二源电极和第二漏电极，第三晶体管T3包括第三有源层、第三栅电极、第三源电极和第三漏电极，存储电容包括第一电容极板和第二电容极板。本发明实施例中，第一子像素1的像素驱动电路结构与第二子像素2的像素驱动电路结构相对于垂直轴(数据线)镜像对称，第三子像素3的像素驱动电路结构与第四子像素4的像素驱动电路结构相对于垂直轴(数据线)镜像对称，第一子像素1的像素驱动电路结构与第三子像素3的像素驱动电路结构相对于水平轴(扫描线)镜像对称，第二子像素2的像素驱动电路结构与第四子像素4的像素驱动电路结构相对于水平轴(扫描线)镜像对称。

每个发光区域中，还包括数据连接线43和电源连接线44。两个数据连接线43设置在第一开关扫描线Gn1和第二开关扫描线Gn2之间，一个数据连接线43用于使第一数据线Dn1同时连接第一子像素1的第一晶体管和第三子像素3的第一晶体管，第一子像素1的第一晶体管和第三子像素3的第一晶体管共用同一条数据连接线43，另一个数据连接线43用于使第二数据线Dn2同时连接第二子像素2的第一晶体管和第四子像素4的第一晶体管，第二子像素2的第一晶体管和第四子像素4的第一晶体管共用同一条数据连接线43。两个电源连接线44设置在第一开关扫描线Gn1和第二开关扫描线Gn2之间，一个电源连接线44用于使第一电源线VDD1同时连接第一子像素1的第二晶体管和第三子像素3的第二晶体管，第一子像素1的第二晶体管和第三子像素3的第二晶体管共用同一条电源连接线44，另一个电源连接线44用于使第二电源线VDD2同时连接第二子像素2的第二晶体管和第四子像素4的第二晶体管，第二子像素2的第二晶体管和第四子像素4的第二晶体管共用同一条电源连接线44。

每个发光区域中，还包括低电连接线51、补偿连接线52、栅漏连接电极和低电连接电极54。低电连接线51用于使两段断开的低电压线VSS实现电连接，补偿连接线52用于使补偿线Se与每个子像素的第三晶体管电连接，栅漏连接电极用于实现第一漏电极、第二栅电极和第一电容极板的电连接，低电连接电极54用于实现阴极与低电压线VSS的电连接。

每个发光区域中，还包括对晶体管进行遮光处理的遮挡层，遮挡层与低电连接线51同层设置，且通过同一次构图工艺形成。第一电容极板与各个晶体管的有源层同层设置，且通过同一次构图工艺形成。第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1、第二补偿扫描线Sn2、补偿连接线52以及各个晶体管的栅电极同层设置，且通过同一次构图工艺形成。第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se、低电压线VSS、数据连接线43、电源连接线44、第二电容极板以及各个晶体管的源电极(第一极)和漏电极(第二极)同层设置，且通过同一次构图工艺形成。栅漏连接电极、低电连接电极54和发光结构的阳极同层设置，且通过同一次构图工艺形成，第一电容极板在基底上的正投影与第二电容极板在基底上的正投影至少存在交叠区域，形成存储电容。

第一数据线Dn1、数据连接线43、第一子像素的第一源电极以及第三子像素的第一源电极为相互连接的一体结构，第二数据线Dn2、数据连接线43、第二子像素的第一源电极以及第四子像素的第一源电极为相互连接的一体结构。第一电源线VDD1、电源连接线44、第一子像素的第二源电极以及第三子像素的第二源电极为相互连接的一体结构，第二电源线VDD2、电源连接线44、第三子像素的第二源电极以及第四子像素的第二源电极为相互连接的一体结构。每个子像素的第二电容极板、第二漏电极和第三漏电极为相互连接的一体结构。

在垂直于显示基板的平面内，本发明实施例显示基板包括在基底上依次叠设的遮光层、第一绝缘层、金属氧化物层、第二绝缘层、第一金属层、第三绝缘层、第二金属层、第四绝缘层和透明导电层。其中，金属氧化物层包括各个晶体管的有源层和形成存储电容的第一电容极板，第一金属层包括第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1、第二补偿扫描线Sn2、补偿连接线52以及各个晶体管的栅电极，第二金属层包括第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se、低电压线VSS、数据连接线43、电源连接线44、第二电容极板以及各个晶体管的源电极和漏电极，透明导电层包括发光结构的阳极、栅漏连接电极和低电连接电极54。

本发明实施例提供了一种显示基板，通过将两条开关扫描线设置在两个子像素行之间、两条数据线设置在两个子像素列之间，结构简洁，布局合理，不仅有效提高了分辨率和透明度，解决了现有透明显示装置存在的分辨率较低和透明度较低等问题，而且利用对称结构消除了信号延迟，保证了显示均一性。

下面通过本发明实施例显示基板的制备过程进一步说明本实施例的技术方案。本发明实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用喷涂或旋涂等已知工艺，刻蚀可采用干刻或湿刻等已知工艺，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本发明实施例中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。

图3～图10为本发明实施例显示基板制备过程的示意图，示意了顶发射OLED显示基板一个显示单元的版图结构，每个显示单元包括发光区域和透明区域，发光区域包括4个子像素，每个子像素的像素驱动电路包括三个晶体管和存储电容。其中，第一子像素的各膜层图案与第二子像素的各膜层图案相对于垂直轴镜像对称，第三子像素的各膜层图案与第四子像素的各膜层图案相对于垂直轴镜像对称，第一子像素的各膜层图案与第三子像素的各膜层图案相对于水平轴镜像对称，第二子像素的各膜层图案与第四子像素的各膜层图案相对于水平轴镜像对称。

(1)形成遮光层图案。形成遮光层图案包括：在基底上沉积遮光薄膜，通过构图工艺对遮光薄膜进行构图，形成遮挡层11和低电连接线51图案，遮挡层11形成在每个子像素中晶体管所在区域，低电连接线51形成在显示单元中低电压线VSS所在区域，如图3所示。其中，遮挡层11用于对晶体管(主要是有源层部分)进行遮光处理，降低照射到晶体管上的光强度，降低漏电流，从而减少光照对晶体管特性的影响。低电连接线51用于连接后续形成的低电压线VSS。本实施例中，由于遮挡层和电源连接线同层设置且采用同一次构图工艺形成，因而遮光薄膜采用不透光的金属材料。实际实施时，遮挡层和电源连接线也可以通过两次工艺形成，遮光薄膜可以采用黑矩阵、树脂等材料，电源连接线可以采用金属材料。本次构图工艺后，遮挡层和电源连接线图案形成在发光区域，透明区域没有相应膜层。

(2)形成金属氧化物层图案。形成金属氧化物层图案包括：在形成有前述图案的基底上，依次沉积第一绝缘薄膜和金属氧化物薄膜，通过构图工艺对金属氧化物薄膜进行构图，形成覆盖遮光层图案的第一绝缘层12以及设置在第一绝缘层12上的金属氧化物层图案，如图4所示。其中，金属氧化物层包括形成在每个子像素中的第一有源层13、第二有源层23、第三有源层33和第一电容极板41图案，第一有源层13作为第一晶体管的有源层，第二有源层23作为第二晶体管的有源层，第三有源层33作为第三晶体管的有源层，第一电容极板41作为存储电容的第一极，第一电容极板41用于与后续形成的第二电容极板形成存储电容。本实施例中，第二有源层23和第三有源层33为相互连接的一体结构。本次构图工艺后，金属氧化物层图案形成在发光区域，透明区域保留有第一绝缘层12。

(3)形成第一金属层图案。形成第一金属层图案包括：在形成有前述图案的基底上，依次沉积第二绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜和第二绝缘薄膜进行构图，形成第二绝缘层14图案以及设置在第二绝缘层14上的第一金属层图案，如图5-1、图5-2和图5-3所示，图5-1为形成第一金属层图案后的平面结构图，图5-2为图5-1中A-A向的剖面图，图5-3为图5-1中B-B向的剖面图。其中，第一金属层图案包括形成在每个显示单元中平行设置的第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1和第二补偿扫描线Sn2图案，还包括形成在每个子像素中的第一栅电极15、第二栅电极25、第三栅电极35和补偿连接线52图案。

本实施中，第二绝缘层14图案与第一金属层图案相同，第一栅电极15是与第一开关扫描线Gn1(或第二开关扫描线Gn2)连接的一体结构，跨设在第一有源层13上，第二栅电极25跨设在第二有源层23上，第三栅电极35是与第一补偿扫描线Sn1(或第二补偿扫描线Sn2)连接的一体结构，跨设在第三有源层33上，补偿连接线52跨设在第一子像素与第二子像素、第三子像素与第四子像素之间，用于连接后续形成的补偿线Se。本次构图工艺后，透明区域保留有第一绝缘层12。

本步骤中，还包括采用第一栅电极15、第二栅电极25和第三栅电极35作为掩膜进行等离子体处理的步骤，被第一栅电极15、第二栅电极25和第三栅电极35遮挡区域的金属氧化物层(即金属氧化物层与第一、第二和第三栅电极重叠的区域)作为晶体管的沟道区域，未被第一栅电极15、第二栅电极25和第三栅电极35遮挡区域的金属氧化物层被处理成导体化层，作为晶体管的源漏区域，第一电容极板41也被处理成导体化层。

本发明实施例中，邻近的一条开关扫描线和一条补偿扫描线限定一个子像素行，一个显示单元中包括两条开关扫描线和两条补偿扫描线，限定了两个子像素行，两条开关扫描线被设置在两个子像素行之间，两条补偿扫描线被设置在两个子像素行的外侧，即两条开关扫描线邻近设置，两条补偿扫描线远离设置。由于两条开关扫描线邻近，两条开关扫描线所连接的第一晶体管邻近，这样就可以保证数据信号在写入第一晶体管前电阻电容RC延迟基本上相同，因而保证了显示均一性。

(4)形成第三绝缘层图案。形成第三绝缘层图案包括：在形成有前述图案的基底上，沉积第三绝缘薄膜，通过构图工艺对第三绝缘薄膜进行构图，形成覆盖前述结构的第三绝缘层16图案，第三绝缘层16上开设有多个过孔图案，如图6-1、图6-2和图6-3所示，图6-1为形成第三绝缘层图案后的平面结构图，图6-2为图6-1中A-A向的剖面图，图6-3为图6-1中B-B向的剖面图。其中，多个过孔图案包括：位于第一栅电极15两端的第一过孔V1和第二过孔V2，位于第二栅电极25两端的第三过孔V3和第四过孔V4，位于第三栅电极35两端的第五过孔V5和第六过孔V6，位于补偿连接线52所在位置的一个第七过孔V7和两个第八过孔V8，以及位于低电连接线51两端的两个第九过孔V9。两个第八过孔V8分别位于补偿连接线52的两端，一个第七过孔V7位于补偿连接线52的中部，两个第九过孔V9分别位于开关扫描线与补偿扫描线之间。

其中，第一过孔V1和第二过孔V2内的第三绝缘层16被刻蚀掉，暴露出第一有源层13的表面，第三过孔V3和第四过孔V4内的第三绝缘层16被刻蚀掉，暴露出第二有源层23的表面，第五过孔V5和第六过孔V6内的第三绝缘层16被刻蚀掉，暴露出第三有源层33的表面，第七过孔V7和第八过孔V8内的第三绝缘层16被刻蚀掉，暴露出补偿连接线52的表面，第九过孔V9内的第一绝缘层12和第三绝缘层16被刻蚀掉，暴露出低电连接线51的表面。本次构图工艺后，透明区域保留有第一绝缘层12和第三绝缘层16。

(5)形成第二金属层图案。形成第二金属层图案包括：在形成有前述图案的基底上，沉积第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，在第三绝缘层16上形成第二金属层图案，如图7-1、图7-2和图7-3所示，图7-1为形成第二金属层图案后的平面结构图，图7-2为图7-1中A-A向的剖面图，图7-3为图7-1中B-B向的剖面图。其中，第二金属层图案包括：形成在每个显示单元中平行设置的第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se、低电压线VSS图案，还包括形成在每个子像素中的第一源电极17、第一漏电极18、第二源电极27、第二漏电极28、第三源电极37、第三漏电极38和第二电容极板42图案。本次构图工艺后，透明区域保留有第一绝缘层12和第三绝缘层16。

本实施例中，第一源电极17通过数据连接线43与第一数据线Dn1(或第二数据线Dn2)连接，形成第一源电极与数据线的一体结构，第二源电极27通过电源连接线44与第一电源线VDD1(或第二电源线VDD2)连接，形成第二源电极与电源线的一体结构，第二漏电极28和第三漏电极38是与第二电容极板42连接的一体结构。数据连接线43和电源连接线44均设置在第一开关扫描线Gn1和第二开关扫描线Gn2之间。第二电容极板42在基底10上的正投影与第一电容极板41在基底10上的正投影存在交叠区域，作为存储电容的第二极，第一电容极板41和第二电容极板42形成存储电容。

本实施例中，第一源电极17通过第一过孔V1与第一有源层13的一端连接，第一漏电极18通过第二过孔V2与第一有源层13的另一端连接。第二源电极27通过第三过孔V3与第二有源层23的一端连接，第二漏电极28通过第四过孔V4与第二有源层23的另一端连接。第三源电极37通过第五过孔V5与第三有源层33的一端连接，同时通过一个第八过孔V8与补偿连接线52连接，第三漏电极38通过第六过孔V6与第三有源层33的另一端连接。补偿线Se通过第七过孔V7与补偿连接线52连接，使得补偿线Se通过补偿连接线52分别与每个子像素的第三源电极37连接。为了使电源连接线44直接横跨低电压线VSS连接第二源电极27，本实施例低电压线VSS采用了换层设计，本次构图工艺形成的低电压线VSS为包括第一低电压线VSS1和第二低电压线VSS2的两段，第一低电压线VSS1和第二低电压线VSS2在第一开关扫描线Gn1和第二开关扫描线Gn2所在位置分开，第一低电压线VSS1和第二低电压线VSS2分别通过一个第九过孔V9与低电连接线51连接，使第一低电压线VSS1和第二低电压线VSS2通过低电连接线51实现电连接，形成低电压线VSS，同时保证了第一电源线VDD1和第二电源线VDD2直接连接第二源电极27。

本发明实施例中，一条数据线和一条电源线限定一个子像素列，一个显示单元中包括两条数据线和两条电源线，限定了两个子像素列，两条数据线被设置在两个子像素列之间，两条电源线被设置在两个子像素列的外侧，即两条数据线邻近设置，两条电源线远离设置。

每条数据线通过一条数据连接线与同一像素列的子像素的第一晶体管连接，使上下两个子像素共用一条数据连接线，且上下两个子像素的第一晶体管相对于数据连接线对称设置，左右两个子像素的第一晶体管相对于数据线对称设置，这种对称设计可以确保数据信号在写入第一晶体管前电阻电容RC延迟基本上相同，因而保证了显示均一性。同时，本发明实施例每个显示单元中仅需要采用两条连接线，与每个子像素各自采用一条连接线的相关结构相比，节省了两条连接线，减小了占用空间，提高了空间利用率，有效提高了透明区域的面积比。

每条电源线通过其两侧的两个电源连接线分别与两侧像素列的子像素的第二晶体管连接，左右两侧像素列的子像素的第二晶体管相对于电源线对称设置，这种对称设计使得相邻的显示单元可以共用一条电源线，因而两个显示单元只需要采用三条电源线。同时，由于电源连接线设置在第一开关扫描线和第二开关扫描线之间，使得上下两个子像素的第二晶体管可以共用一条电源连接线，既没有挤占子像素的空间，便于子像素内各电极的排布，又不需要设置过孔连接结构，简化了制备工艺。与采用网格(Mesh)结构的相关结构相比，本发明实施例采用的非网格(NO Mesh)结构，结构简洁，布局合理，减小了电源线和电源连接线的占用空间，提高了空间利用率，有效提高了透明区域的面积比。

本发明实施例中，补偿线设置在两条数据线之间，使得每条补偿线通过补偿连接线52与两侧像素列的子像素的第三晶体管连接，左右两侧像素列的子像素的第三晶体管相对于补偿线对称设置，这种对称设计使得每个显示单元只需要采用一条补偿线线，同时可以确保补偿信号在写入晶体管前RC延迟基本上相同，保证了显示均一性。考虑到大尺寸透明显示存在的电压降(IR Drop)问题，本发明实施例有针对性地在每个显示单元中设置了一条低电压线，低电压线位于第二电源线朝向第一电源线的一侧，或者位于第一电源线朝向第二电源线的一侧。低电压线通过后续形成的低电源连接线与发光结构中的阴极连接，可以有效解决大尺寸透明显示存在的电压降问题，保证了显示均一性。为了使电源连接线直接横跨低电压线连接第二晶体管，本发明实施例低电压线采用了换层设计，低电压线为两段，两段低电压线通过电源连接线电连接，因而实现了电源线通过电源连接线直接连接第二晶体管。

(6)形成第四绝缘层图案。形成第四绝缘层图案包括：在形成有前述图案的基底上，先沉积第四绝缘薄膜，后涂覆平坦薄膜，通过平坦薄膜的掩膜、曝光和显影，对第四绝缘薄膜进行刻蚀形成覆盖前述结构的第四绝缘层19图案，以及设置在第四绝缘层19上的平坦(PLN)层20图案，第四绝缘层19和平坦层20上开设有多个过孔图案，如图8-1、图8-2、图8-3和图8-4所示，图8-1为形成第四绝缘层图案后的平面结构图，图8-2为图8-1中A-A向的剖面图，图8-3为图8-1中B-B向的剖面图，图8-4为图8-1中C-C向的剖面图。

其中，多个过孔图案包括：每个子像素中位于第二电容极板42所在位置的第十过孔V10、位于第一漏电极18所在位置的第十一过孔V11、位于第二栅电极25所在位置的第十二过孔V12和位于第一电容极板41所在位置的第十三过孔V13，还包括位于低电压线VSS所在位置的第十四过孔V14。第十过孔V10内的第四绝缘层19和平坦层20被刻蚀掉，暴露出第二电容极板42的表面，第十一过孔V11内的第四绝缘层19和平坦层20被刻蚀掉，暴露出第一漏电极18的表面，第十二过孔V12内的第四绝缘层19和平坦层20被刻蚀掉，暴露出第二栅电极25的表面，第十三过孔V13内的平坦层20、第四绝缘层19和第三绝缘层16被刻蚀掉，暴露出第一电容极板41的表面，第十四过孔V14内的第四绝缘层19和平坦层20被刻蚀掉，暴露出低电压线VSS的表面。本次构图工艺后，透明区域保留有第一绝缘层12、第三绝缘层16、第四绝缘层19和平坦层20。

(7)形成透明导电层图案。形成透明导电层图案包括：在形成有前述图案的基底上，沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，在平坦层20上形成阳极30、栅漏连接电极53和低电连接电极54图案，如图9-1、图9-2、图9-3和图9-4所示，图9-1为形成透明导电层图案后的平面结构图，图9-2为图9-1中A-A向的剖面图，图9-3为图9-1中B-B向的剖面图，图9-4为图9-1中C-C向的剖面图。其中，阳极30和栅漏连接电极53形成在每个子像素。阳极30通过第十过孔V10与第二电容极板42连接，由于第二电容极板42是与第二漏电极28和第三漏电极38连接的一体结构，因此实现了阳极30与第二漏电极28连接。栅漏连接电极53的第一端通过第十一过孔V11连接第一漏电极18，第二端通过第十二过孔V12连接第二栅电极25，通过第十三过孔V13连接第一电容极板41，实现了第一漏电极18、第二栅电极25和第一电容极板41的连接。低电连接电极54形成在每个显示单元，低电连接电极54通过第十四过孔V14与低电压线VSS连接。本次构图工艺后，透明区域保留有第一绝缘层12、第三绝缘层16、第四绝缘层19和平坦层20。

(8)形成阴极图案。形成有机发光层和阴极图案包括：在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光和显影工艺形成像素定义层(Pixel Define Layer)40图案，像素定义层40在每个子像素限定出暴露阳极30的开口区域。随后，在前述形成的开口区域内形成有机发光层图案，有机发光层与阳极30连接。最后，沉积阴极薄膜，通过构图工艺对阴极薄膜进行构图，在发光区域以及低电压线VSS所在区域形成阴极50图案，在发光区域，阴极50与有机发光层连接，在低电压线VSS所在区域，阴极50与低电连接电极54连接，如图10所示，图10为图9-1所示平面结构中C-C向的剖面图。由于低电连接电极54与低电压线VSS连接，因而实现了阴极50与低电压线VSS连接。本次构图工艺后，透明区域保留有第一绝缘层12、第三绝缘层16、第四绝缘层19和平坦层20。

结合图3～图10，每个子像素中，第一有源层13、第一栅电极15、第一源电极17和第一漏电极18构成第一晶体管T1，第二有源层23、第二栅电极25、第二源电极27和第二漏电极28构成第二晶体管T2，第三有源层33、第三栅电极35、第三源电极37和第三漏电极38构成第三晶体管T3，第一电容极板41和第二电容极板42形成存储电容。其中，第一子像素和第二子像素的第一栅电极15与第一开关扫描线Gn1连接，第三子像素和第四子像素的第一栅电极15与第二开关扫描线Gn2连接。第一子像素和第三子像素的第一源电极17与第一数据线Dn1连接，第二子像素和第四子像素的第一源电极17与第二数据线Dn2连接。每个子像素的第一漏电极18与所在子像素的第二栅电极25和第一电容基板41连接。第一子像素和第三子像素的第二源电极27与第一电源线VDD1连接，第二子像素和第四子像素的第二源电极27与第二电源线VDD2连接。每个子像素的第二漏电极28与所在子像素的阳极连接，每个子像素的第二栅电极25与所在子像素的第一漏电极18和第一电容基板41连接。第一子像素和第二子像素的第三栅电极35与第一补偿扫描线Sn1连接，第三子像素和第四子像素的第三栅电极35与第二补偿扫描线Sn2连接。每个子像素的第三源电极37通过所在子像素的补偿连接线52与补偿线Se连接，每个子像素的第三漏电极38与所在子像素的第二漏电极28连接。每个子像素的第一电容极板41和第二电容极板42形成存储电容，能够存储所在子像素的第二栅电极25的电位。每个子像素的阳极30与所在子像素的第二漏电极28连接，覆盖所有子像素的阴极50与低电压线VSS连接，使得阳极30与阴极50之间的有机发光层响应所在子像素的第二漏电极28的电流而发出相应亮度的光。

本实施例中，第一金属层和第二金属层可以采用金属材料，如铬Cr、金Au、锌Zn、银Ag、铜Cu、铝Al、钼Mo、钽Ta、钛Ti、钨W、锰Mn、镍Ni、铁Fe、钴Co等，或包含上述金属元素作为成分的合金或者包含上述金属元素的组合的合金等，如铝钕合金AlNd、钼铌合金MoNb等，可以是单层，也可以是多层，如Mo/Cu/Mo等。第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用氧化铝、氧化铪、氧化钽、氧化钇、氧化锆、氧化镓、氧化镁、氧化镧、氧化铈、氧化钕等，可以是单层，也可以是双层或多层。通常，第一绝缘层称之为缓冲(Buffer)层，第二绝缘层称之为栅绝缘(GI)层，第三绝缘层称之为层间绝缘(ILD)层，第四绝缘层称之为钝化(PVX)层。透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO等，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等，阴极可以采用镁Mg、银Ag、铝Al、铜Cu、锂Li等金属材料的一种，或上述金属的合金，有机发光层可以包括依次设置的空穴注入层、空穴传输层、发光层(EML)、电子传输层和电子注入层，提高电子和空穴注入发光层的效率。本实施例中，金属氧化物层可以采用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等，优选采用氧化铟镓锌IGZO材料，可以是单层，也可以是双层或多层。

如图3～图10所示，本发明实施例所提供的显示基板包括：

基底10；

设置在基底10上的遮光层，遮光层包括位于每个子像素中的遮挡层11和位于每个显示单元的低电连接线51，低电连接线51用于连接低电压线VSS；

覆盖遮光层的第一绝缘层12；

设置在第一绝缘层12上金属氧化物层，金属氧化物层包括位于每个子像素中的第一有源层13、第二有源层23、第三有源层33和第一电容极板41，第一电容极板41作为存储电容的第一极；

第二绝缘层14以及设置在第二绝缘层14上的第一金属层，第一金属层包括位于每个显示单元的第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1和第二补偿扫描线Sn2，以及位于每个子像素中的第一栅电极15、第二栅电极25、第三栅电极35和补偿连接线52，第二绝缘层14与第一金属层图案相同；第一开关扫描线Gn1和第二开关扫描线Gn2设置在两个子像素行之间，第一子像素的第一栅电极15和第二子像素的第一栅电极15与第一开关扫描线Gn1为一体结构，第三子像素的第一栅电极15和第四子像素的第一栅电极15与第二开关扫描线Gn2为一体结构；第一补偿扫描线Sn1和第二补偿扫描线Sn2设置在两个子像素行的外侧，第一子像素的第三栅电极35和第二子像素的第三栅电极35与第一补偿扫描线Sn1为一体结构，第三子像素的第三栅电极35和第四子像素的第三栅电极35与第二补偿扫描线Sn2为一体结构；第一子像素的补偿连接线52与第二子像素的补偿连接线52为一体结构，第三子像素的补偿连接线52与第四子像素的补偿连接线52为一体结构；

覆盖第一金属层的第三绝缘层16，第三绝缘层16上设置有多个过孔，多个过孔包括：暴露出第一有源层13两端的第一过孔V1和第二过孔V2，暴露出第二有源层23两端的第三过孔V3和第四过孔V4，暴露出第三有源层33两端的第五过孔V5和第六过孔V6，暴露出补偿连接线52的一个第七过孔V7和两个第八过孔V8，暴露出低电连接线51的两个第九过孔V9；

设置在第三绝缘层16上的第二金属层，第二金属层包括位于每个显示单元中的第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se和低电压线VSS，以及位于每个子像素中的第一源电极17、第一漏电极18、第二源电极27、第二漏电极28、第三源电极37、第三漏电极38、第二电容极板42、数据连接线43和电源连接线44；第一源电极17通过第一过孔V1与第一有源层13的一端连接，第一漏电极18通过第二过孔V2与第一有源层13的另一端连接，第二源电极27通过第三过孔V3与第二有源层23的一端连接，第二漏电极28通过第四过孔V4与第二有源层23的另一端连接，第三源电极37通过第五过孔V5与第三有源层33的一端连接，同时通过一个第八过孔V8与补偿连接线52连接，第三漏电极38通过第六过孔V6与第三有源层33的另一端连接；第二电容极板42在基底10上的正投影与第一电容极板41在基底10上的正投影存在交叠区域，作为存储电容的第二极，使得第一电容极板41与第二电容极板42形成第二存储电容；第一数据线Dn1和第二数据线Dn2设置在两个子像素列之间，第一子像素的第一源电极17和第三子像素的第一源电极17与第一数据线Dn1为一体结构，第二子像素的第一源电极17和第四子像素的第一源电极17与第一数据线Dn1为一体结构；第一电源线VDD1和第二电源线VDD2设置在两个子像素列的外侧，第一子像素的第二源电极27和第三子像素的第二源电极27与第一电源线VDD1为一体结构，第二子像素的第二源电极27和第四子像素的第二源电极27与第二电源线VDD2为一体结构；第二漏电极28、第三漏电极38和第二电容极板42为一体结构；

覆盖第二金属层的第四绝缘层19和平坦层20，第四绝缘层19和平坦层20上设置有多个过孔，多个过孔包括：位于每个子像素中的暴露出第二电容极板42的第十过孔V10、暴露出第一漏电极18的第十一过孔V11、暴露出第二栅电极25的第十二过孔V12和暴露出第一电容极板41的第十三过孔V13，以及每个发光区域中的暴露出低电压线VSS的第十四过孔V14；

设置在平坦层20上的透明导电层，透明导电层包括位于每个子像素中的阳极30和栅漏连接电极53，以及位于每个发光区域中的低电连接电极54；阳极30通过第十过孔V10与第二电容极板42连接，栅漏连接电极53通过第十一过孔V11、第十二过孔V12和第十三过孔V13分别连接第一漏电极18、第二栅电极25和第一电容极板41，低电连接电极54通过第十四过孔V14连接低电压线VSS；

设置在平坦层20上的像素定义层40，像素定义层40在每个子像素限定出暴露阳极30的开口区域；

设置在开口区域内的有机发光层，有机发光层与阳极30连接；

设置在有机发光层上的阴极50，阴极50与低电连接电极54连接。

在显示基板的透明区域，包括在基底10上依次设置的第一绝缘层12、第三绝缘层16、第四绝缘层19和平坦层20。

图11为本发明实施例显示单元中子像素排列的示意图。如图11所示，显示单元包括发光区域和透明区域，发光区域包括采用正方形(Square)排列的4个子像素，4个子像素分别为红色子像素R、绿色子像素G、蓝色子像素B和白色子像素W。实际实施时，RGBW的排列方式可以根据实际需要进行调整，本发明在此不做具体限定。

通过本发明实施例显示基板的结构和制备过程可以看出，本发明实施例通过两条开关扫描线邻近设置、两条数据线邻近设置、两个子像素行的第一晶体管共用一条数据连接线、两个子像素行的第二晶体管共用一条电源连接线，结构简洁，布局合理，不仅减小了每个子像素的占用空间，提高了透明区域的面积比，提高了分辨率和透明度，而且利用对称结构消除了数据信号延迟，保证了显示均一性。

相关结构中，电源线通常采用网格结构，垂直方向设置的多个电源线通过过孔与水平方向设置的多个电源连接线连接，且每个子像素的第一晶体管各自采用一条数据连接线连接数据线，不仅结构复杂，而且电源连接线和数据连接线占用空间较大。本发明实施例通过将电源线设置在显示单元的两侧，相邻的显示单元共用一条电源线，将电源连接线和数据连接线设置在两个子像素行之间，上下两个子像素共用一条电源连接线和一条数据连接线，因而两个显示单元中仅需要设置三条电源线，每个显示单元中仅需要两条电源连接线和两条数据连接线，节省了信号线的数量，减小了占用空间，结构简洁，布局合理，提高了空间利用率，有效提高了透明区域的面积比，提高了透明度。同时，上下两个子像素的对称设计可以确保数据信号在写入晶体管前电阻电容RC延迟基本上相同，因而保证了显示均一性。

相关结构中，通常采用设置辅助阴极的方式解决阴极压降问题，辅助阴极需要设置在每个子像素，占用了发光结构的空间。本发明实施例通过设置低电压线，利用低电压线与发光结构中的阴极连接，不仅有效解决大尺寸透明显示存在的电压降问题，而且不会占用发光结构的空间，有利于缩小子像素的面积。相关结构中，形成存储电容的两个极板通常是与遮挡层同层的电容极板和与源电极同层的电容极板，由于两个极板之间间隔多个绝缘层，距离较大，只能通过增加极板的交叠面积来增加存储电容容量，因而难以提升分辨率。本发明实施例采用金属氧化物材料作为电容极板，该电容极板与有源层同层设置，与另一个电容极板之间的距离较近，仅间隔一个绝缘层。由于极板之间的绝缘层较薄，且交叠面积较大，还可以根据实际电容需求改变相应结构，因此本发明实施例存储电容的容量大于相关结构的存储电容的容量，即使应用于尺寸较小的子像素，也能够保证所需的存储电容容量，有利于实现高分辨率显示。

相关结构中，通常是将开关扫描线设置在每个子像素行的上侧，由于两个子像素行中晶体管的距离较大，因而数据信号在写入两个子像素行中的晶体管时存在较大延迟。本发明实施例通过将两条开关扫描线邻近设置，第一开关扫描线设置在所在子像素行的下侧，第二开关扫描线设置在所在子像素行的上侧，即两条开关扫描线设置在两个子像素行之间，使得两条开关扫描线所连接的晶体管邻近，这样就保证了数据信号在写入晶体管前电阻电容RC延迟基本上相同，因而保证了显示均一性。此外，本发明实施例的补偿线设置在两条数据线之间，左右两侧像素列的子像素相对于补偿线对称设置，这种对称设计使得每个显示单元只需要采用一条补偿线线，同时可以确保补偿信号在写入晶体管前RC延迟基本上相同，保证了显示均一性。

进一步地，本发明实施例制备显示基板可以采用现有成熟的工艺，不需改变现有工艺设备，工艺兼容性好，实用性强，具有良好的应用前景。

图12为本发明实施例显示基板的整体布局图，示意了两个显示单元的布局结构。如图12所示，水平设置的第一开关扫描线Gn1、第二开关扫描线Gn2、第一补偿扫描线Sn1和第二补偿扫描线Sn2相互平行，一条开关扫描线和一条补偿扫描线限定一个子像素行，一个显示单元中包括两条开关扫描线和两条补偿扫描线，限定了两个子像素行，第一开关扫描线Gn1和第二开关扫描线Gn2设置在两个子像素行之间，第一补偿扫描线Sn1和第二补偿扫描线Sn2分别设置在两个子像素行的上侧和下侧。垂直设置的第一数据线Dn1、第二数据线Dn2、第一电源线VDD1、第二电源线VDD2、补偿线Se和低电压线VSS相互平行，一条数据线和一条电源线限定一个子像素列，一个显示单元中包括两条数据线和两条电源线，限定了两个子像素列，显示单元中的第一数据线Dn1和第二数据线Dn2设置在两个子像素列之间，补偿线Se设置在第一数据线Dn1和第二数据线Dn2之间，两个显示单元中的三条电源线分别设置在左侧显示单元的左侧、右侧显示单元的右侧以及两个显示单元之间。一个显示单元中还包括一条低电压线VSS，设置在电源线的一侧。本发明实施例显示基板通过对称设计，具有充分利用布图空间、整体布局合理等优点。

需要说明的是，本发明实施例描述的制备显示基板的过程仅仅是一种示例，实际实施时，制备本发明实施例显示基板也可以采用其它次序，本发明实施例在此不做具体限定。例如，电源连接线也可以设置在透明导电层中。虽然本实施例以3T1C为例进行了说明，但不限于此，本实施例方案同样适用于4T1C、5T1C等显示基板结构。

基于本发明实施例显示基板的技术思路，本发明实施例还提供了一种显示基板的制备方法。显示基板包括规则排布的多个显示单元，所述显示单元包括发光区域和透明区域，所述发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线，所述制备方法包括：

S1、形成第一信号线，包括：形成限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及形成限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间，所述第一补偿扫描线设置在所述第一子像素行远离所述第一开关扫描线的一侧，所述第二补偿扫描线设置在所述第二子像素行远离所述第二开关扫描线的一侧；

S2、形成第二信号线，包括：形成限定出第一子像素列的第一数据线和第一电源线，以及形成限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

其中，所述S1还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的栅电极；所述第一子像素行中所述第一晶体管的栅电极与所述第一开关扫描线连接，所述第二子像素行中所述第一晶体管的栅电极与所述第二开关扫描线连接。

其中，所述S2还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的第一极和第二极；所述第一子像素列中所述第一晶体管的第一极与所述第一数据线连接，所述第二子像素列中所述第一晶体管的第一极与所述第二数据线连接，所述第一子像素列中所述第二晶体管的第一极与所述第一电源线连接，所述第二子像素列中所述第二晶体管的第一极与所述第二电源线连接。

其中，所述S2还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个数据连接线，一个数据连接线分别连接所述第一数据线和所述第一子像素列中第一晶体管的第一极，另一个数据连接线分别连接所述第二数据线和所述第二子像素列中第一晶体管的第一极，使所述第一子像素行和第二子像素行中所述第一晶体管的第一极共用所述数据连接线。

其中，所述S2还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个电源连接线，一个电源连接线分别连接所述第一电源线和所述第一子像素列中第二晶体管的第一极，另一个电源连接线分别连接所述第二电源线和所述第二子像素列中第二晶体管的第一极，使所述第一子像素行和第二子像素行中的第一晶体管的第一极共用所述电源连接线。

其中，所述S2还包括：在所述第一数据线和第二数据线之间形成补偿线，所述补偿线通过补偿连接线与所述第一子像素列和第二子像素列中的第三晶体管连接；所述补偿连接线与所述第一开关扫描线、第二开关扫描线、第一补偿扫描线和第二补偿扫描线同层设置且通过同一次构图工艺形成。

其中，所述S2还包括：在所述第一电源线或第二电源线的一侧形成低电压线；所述低电压线包括形成在所述第一开关扫描线和第二开关扫描线两侧的第一低电压线和第二低电压线，所述第一低电压线通过电源连接线与所述第二低电压线连接；所述电源连接线与遮挡层同层设置且通过同一次构图工艺形成。

其中，所述S2之后还包括：

形成发光结构的阳极和低电连接电极，所述低电连接电极通过过孔与所述低电压线连接；

形成发光结构的有机发光层和阴极，所述阴极与所述低电连接电极连接。

有关显示基板的具体制备过程，已在前述实施例中详细说明，这里不再赘述。

本发明实施例实施例还提供了一种显示装置，包括前述的显示基板。显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括规则排布的多个显示单元，所述显示单元包括发光区域和透明区域，所述发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线；所述第一信号线包括限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间；所述第二信号线包括限定出第一子像素列的第一数据线和第一电源线，以及限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

2.根据权利要求1所述的显示基板，其特征在于，所述子像素包括像素驱动电路和电连接所述像素驱动电路的发光结构，所述像素驱动电路包括第一晶体管、第二晶体管、第三晶体管和存储电容；所述第一子像素行中所述第一晶体管的栅电极与所述第一开关扫描线连接，所述第二子像素行中所述第一晶体管的栅电极与所述第二开关扫描线连接；所述第一子像素列中所述第一晶体管的第一极与所述第一数据线连接，所述第二子像素列中所述第一晶体管的第一极与所述第二数据线连接；所述第一子像素列中所述第二晶体管的第一极与所述第一电源线连接，所述第二子像素列中所述第二晶体管的第一极与所述第二电源线连接。

3.根据权利要求2所述的显示基板，其特征在于，所述第一数据线通过一个数据连接线与所述第一子像素列中第一晶体管的第一极连接，所述第二数据线通过另一个数据连接线与所述第二子像素列中第一晶体管的第一极连接；所述数据连接线设置在所述第一开关扫描线和第二开关扫描线之间，使所述第一子像素行和第二子像素行中所述第一晶体管的第一极共用所述数据连接线。

4.根据权利要求2所述的显示基板，其特征在于，所述第一电源线通过一个电源连接线与所述第一子像素列中第二晶体管的第一极连接，所述第二电源线通过另一个电源连接线与所述第二子像素列中第二晶体管的第一极连接；所述电源连接线设置在所述第一开关扫描线和第二开关扫描线之间，使所述第一子像素行和第二子像素行中的第一晶体管的第一极共用所述电源连接线。

5.根据权利要求2所述的显示基板，其特征在于，还包括补偿线，所述补偿线设置在所述第一数据线和第二数据线之间；所述补偿线通过补偿连接线与所述第一子像素列和第二子像素列中子像素的第三晶体管连接；所述补偿线与所述第一数据线、第二数据线、第一电源线和第二电源线同层设置，所述补偿连接线与所述第一开关扫描线、第二开关扫描线、第一补偿扫描线和第二补偿扫描线同层设置。

6.根据权利要求2所述的显示基板，其特征在于，还包括低电压线，所述低电压线设置在所述第一电源线或第二电源线的一侧；所述低电压线包括设置在所述第一开关扫描线和第二开关扫描线两侧的第一低电压线和第二低电压线，所述第一低电压线通过低电连接线与所述第二低电压线连接，所述第一低电压线和第二低电压线与所述第一数据线、第二数据线、第一电源线和第二电源线同层设置，所述低电连接线与遮挡层同层设置。

7.根据权利要求6所述的显示基板，其特征在于，所述低电压线通过低电连接电极与所述发光结构的阴极连接，所述低电连接电极与所述发光结构的阳极同层设置。

8.一种显示装置，其特征在于，包括如权利要求1～7任一所述的显示基板。

9.一种显示基板的制备方法，其特征在于，所述显示基板包括规则排布的多个显示单元，所述显示单元包括发光区域和透明区域，所述发光区域包括垂直交叉限定出多个子像素的第一信号线和第二信号线，所述制备方法包括：

形成第一信号线，包括：形成限定出第一子像素行的第一开关扫描线和第一补偿扫描线，以及形成限定出第二子像素行的第二开关扫描线和第二补偿扫描线；所述第一开关扫描线和第二开关扫描线设置在所述第一子像素行与第二子像素行之间；

形成第二信号线，包括：形成限定出第一子像素列的第一数据线和第一电源线，以及形成限定出第二子像素列的第二数据线和第二电源线；所述第一数据线和第二数据线设置在所述第一子像素列与第二子像素列之间，所述第一电源线设置在所述第一子像素列远离所述第一数据线的一侧，所述第二电源线设置在所述第二子像素列远离所述第二数据线的一侧。

10.根据权利要求9所述的制备方法，其特征在于，

所述形成第一信号线还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的栅电极；所述第一子像素行中所述第一晶体管的栅电极与所述第一开关扫描线连接，所述第二子像素行中所述第一晶体管的栅电极与所述第二开关扫描线连接；

所述形成第二信号线还包括：在所述子像素中形成第一晶体管、第二晶体管和第三晶体管的第一极和第二极；所述第一子像素列中所述第一晶体管的第一极与所述第一数据线连接，所述第一子像素列中所述第二晶体管的第一极与所述第一电源线连接，所述第二子像素列中所述第一晶体管的第一极与所述第二数据线连接，所述第二子像素列中所述第二晶体管的第一极与所述第二电源线连接。

11.根据权利要求10所述的制备方法，其特征在于，所述形成第二信号线还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个数据连接线，一个数据连接线分别连接所述第一数据线和所述第一子像素列中第一晶体管的第一极，另一个数据连接线分别连接所述第二数据线和所述第二子像素列中第一晶体管的第一极，使所述第一子像素行和第二子像素行中所述第一晶体管的第一极共用所述数据连接线。

12.根据权利要求10所述的制备方法，其特征在于，所述形成第二信号线还包括：在所述第一开关扫描线和第二开关扫描线之间形成两个电源连接线，一个电源连接线分别连接所述第一电源线和所述第一子像素列中第二晶体管的第一极，另一个电源连接线分别连接所述第二电源线和所述第二子像素列中第二晶体管的第一极，使所述第一子像素行和第二子像素行中的第一晶体管的第一极共用所述电源连接线。

13.根据权利要求10所述的制备方法，其特征在于，所述形成第二信号线还包括：在所述第一数据线和第二数据线之间形成补偿线，所述补偿线通过补偿连接线与所述第一子像素列和第二子像素列中的第三晶体管连接；所述补偿连接线与所述第一开关扫描线、第二开关扫描线、第一补偿扫描线和第二补偿扫描线同层设置且通过同一次构图工艺形成。

14.根据权利要求10所述的制备方法，其特征在于，所述形成第二信号线还包括：在所述第一电源线或第二电源线的一侧形成低电压线；所述低电压线包括形成在所述第一开关扫描线和第二开关扫描线两侧的第一低电压线和第二低电压线，所述第一低电压线通过低电连接线与所述第二低电压线连接；所述低电连接线与遮挡层同层设置且通过同一次构图工艺形成。

15.根据权利要求14所述的制备方法，其特征在于，形成第二信号线之后还包括：

形成发光结构的阳极和低电连接电极，所述低电连接电极通过过孔与所述低电压线连接；

依次形成发光结构的有机发光层和阴极，所述阴极与所述低电连接电极连接。

Images