CN115497998A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN115497998A CN115497998A CN202211160598.1A CN202211160598A CN115497998A CN 115497998 A CN115497998 A CN 115497998A CN 202211160598 A CN202211160598 A CN 202211160598A CN 115497998 A CN115497998 A CN 115497998A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- region
- shielding
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 280
- 238000002360 preparation method Methods 0.000 title description 13
- 230000000903 blocking effect Effects 0.000 claims abstract description 135
- 238000000034 method Methods 0.000 claims abstract description 62
- 230000008569 process Effects 0.000 claims abstract description 55
- 238000000059 patterning Methods 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 claims description 29
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 23
- 239000007769 metal material Substances 0.000 claims description 18
- 239000010410 layer Substances 0.000 description 674
- 230000036961 partial effect Effects 0.000 description 33
- 239000010408 film Substances 0.000 description 27
- 239000010409 thin film Substances 0.000 description 18
- 238000004519 manufacturing process Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 9
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 239000002131 composite material Substances 0.000 description 7
- 238000001704 evaporation Methods 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 6
- 238000005538 encapsulation Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000008020 evaporation Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000011368 organic material Substances 0.000 description 6
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 5
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000007641 inkjet printing Methods 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000005525 hole transport Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
Abstract
一种显示基板，包括：衬底、电路结构层、透光结构层以及发光结构层。电路结构层位于第二区域，包括多个第一像素电路。透光结构层位于第一区域，包括遮挡层和至少一个连接层。遮挡层与至少一个连接层在衬底的正投影至少部分交叠。至少一个连接层包括多条第一连接线，至少一条第一连接线从第一区域延伸至第二区域。发光结构层包括位于第一区域的多个第一发光元件。至少一个第一发光元件通过至少一条第一连接线与至少一个第一像素电路电连接。发光结构层包括位于第一区域的图案化的阴极。遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在衬底上的正投影与遮挡层在衬底上的正投影至少部分重叠。
Description
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。屏下摄像技术是为了提高显示装置的屏占比所提出的一种全新的技术。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及其制备方法、显示装置。
一方面，本公开实施例提供一种显示基板，包括：衬底、电路结构层、透光结构层以及发光结构层。衬底包括第一区域和位于第一区域至少一侧的第二区域。电路结构层位于第二区域，至少包括多个第一像素电路。透光结构层位于第一区域，包括遮挡层和至少一个连接层。遮挡层与至少一个连接层在衬底的正投影至少部分交叠。至少一个连接层包括多条第一连接线，多条第一连接线中的至少一条第一连接线从第一区域延伸至第二区域。发光结构层位于电路结构层和透光结构层远离衬底的一侧，至少包括位于第一区域的多个第一发光元件。第一区域的多个第一发光元件中的至少一个第一发光元件通过至少一条第一连接线与第二区域的多个第一像素电路中的至少一个第一像素电路电连接。发光结构层包括位于第一区域的图案化的阴极。遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在衬底上的正投影与遮挡层在衬底上的正投影至少部分重叠。
在一些示例性实施方式中，所述遮挡层位于所述至少一个连接层靠近所述衬底的一侧。
在一些示例性实施方式中，所述至少一个连接层的材料为金属材料或者氧化物材料。
在一些示例性实施方式中，所述遮挡层包括：沿第一方向延伸的遮挡条、以及与所述遮挡条连接的多个遮挡块。在所述第一区域内，所述至少一个连接层的至少一条第一连接线沿所述第一方向的延伸部分在所述衬底的正投影位于所述遮挡条在所述衬底的正投影的范围内。
在一些示例性实施方式中，所述第一区域包括：第一子区域和第二子区域，所述第二子区域位于所述第一子区域的至少一侧。所述第二子区域的遮挡层包括：沿第一方向延伸的遮挡条以及与所述遮挡条连接的多个遮挡块；所述第一子区域的遮挡层包括：独立设置的多个遮挡块。
在一些示例性实施方式中，所述第二子区域内的至少一个第一发光元件电连接的第一连接线的材料与所述第一子区域内的至少一个第一发光元件电连接的第一连接线的材料不同。
在一些示例性实施方式中，所述遮挡条与所连接的多个遮挡块为一体结构。
在一些示例性实施方式中，所述发光结构层还包括：位于所述第一区域的图案化的阳极，所述第一区域的阳极在所述衬底的正投影位于所述遮挡层在所述衬底的正投影的范围内。
在一些示例性实施方式中，所述电路结构层包括：设置在所述衬底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层。所述遮挡层与所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层中的一个膜层同层设置，所述至少一个连接层与所述遮挡层位于不同膜层。
在一些示例性实施方式中，所述电路结构层还包括：位于所述第四导电层远离所述衬底一侧的第一透明导电层、第二透明导电层和第三透明导电层。所述至少一个连接层与所述第一透明导电层、所述第二透明导电层和所述第三透明导电层中的至少一个膜层同层设置。
在一些示例性实施方式中，所述第一区域的多个第一发光元件包括出射第一颜色光的第一发光元件、出射第二颜色光的第一发光元件、出射第三颜色光的第一发光元件和出射第四颜色光的第一发光元件。所述遮挡层至少包括：第一遮挡块、第二遮挡块、第三遮挡块和第四遮挡块；所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块沿第一方向设置。所述出射第一颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第一遮挡块在所述衬底的正投影范围内，所述出射第二颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第二遮挡块在所述衬底的正投影范围内，所述出射第三颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第三遮挡块在所述衬底的正投影范围内，所述出射第四颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第四遮挡块在所述衬底的正投影范围内。
在一些示例性实施方式中，所述遮挡层还包括：连接所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块的遮挡条。所述第一遮挡块、所述第二遮挡块和所述第三遮挡块在第二方向上位于所述遮挡条的一侧，所述第四遮挡块在所述第二方向上位于所述遮挡条的另一侧；所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述遮挡层还包括：连接所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块的遮挡条。所述第一遮挡块和所述第三遮挡块在第二方向上位于所述遮挡条的一侧，所述第二遮挡块和所述第四遮挡块在所述第二方向上位于所述遮挡条的另一侧；所述第二方向与所述第一方向交叉。
在一些示例性实施方式中，所述遮挡层位于所述至少一个连接层远离所述衬底的一侧；所述遮挡层包括镂空部，所述至少一条第一连接线通过阳极连接过孔与所述第一发光元件的阳极电连接，所述阳极连接过孔在所述衬底的正投影位于所述镂空部的正投影范围内。
另一方面，本公开实施例提供一种显示装置，包括：如上所述的显示基板、以及位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第一区域存在交叠。
另一方面，本公开实施例提供一种显示基板的制备方法，所述显示基板包括第一区域和位于所述第一区域至少一侧的第二区域。所述制备方法包括：在所述第一区域的衬底上形成透光结构层，在所述第二区域的衬底上形成电路结构层；在所述电路结构层和透光结构层远离所述衬底的一侧形成发光结构层，所述发光结构层至少包括位于所述第一区域的多个第一发光元件；在所述第一区域形成所述发光结构层的图案化的阴极。其中，所述电路结构层至少包括多个第一像素电路；所述透光结构层包括：遮挡层和至少一个连接层，所述至少一个连接层包括多条第一连接线，所述多条第一连接线中的至少一条第一连接线从所述第一区域延伸至所述第二区域；所述遮挡层与所述至少一个连接层在所述衬底的正投影至少部分交叠。所述第一区域的多个第一发光元件中的至少一个第一发光元件通过所述至少一条第一连接线与所述第二区域的多个第一像素电路中的至少一个第一像素电路电连接。所述遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在所述衬底上的正投影与所述遮挡层在所述衬底上的正投影至少部分重叠。
在一些示例性实施方式中，在所述第一区域的衬底上形成透光结构层，在所述第二区域的衬底上形成电路结构层，包括：在所述第二区域的衬底形成半导体层，所述半导体层至少包括：第一像素电路的晶体管的有源层；同步在所述第一区域形成遮挡层并在所述第二区域形成第二导电层，所述第二导电层包括：第一像素电路的晶体管的栅电极和存储电容的第一极板；同步在所述第一区域形成连接层并在所述第二区域形成第三导电层，所述第三导电层包括：第一像素电路的存储电容的第二极板；在所述第二区域形成第四导电层，所述第四导电层包括：第一像素电路的晶体管的第一极和第二极。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的显示基板的示意图；
图2为本公开至少一实施例的像素电路的等效电路图；
图3为本公开至少一实施例的显示基板的局部示意图；
图4为本公开至少一实施例的显示基板的局部剖面示意图；
图5A和图5B为本公开至少一实施例的显示基板的第一显示区的遮挡层的平面示意图；
图6为本公开至少一实施例的遮挡层的局部平面示意图；
图7为本公开至少一实施例的形成连接层后的第一显示区的局部平面示意图；
图8为本公开至少一实施例的形成阳极层后的第一显示区的局部平面示意图；
图9为本公开至少一实施例的形成像素定义层后的第一显示区的局部平面示意图；
图10为本公开至少一实施例的显示基板的另一局部剖面示意图；
图11为本公开至少一实施例的显示基板的另一局部剖面示意图；
图12为本公开至少一实施例的显示基板的另一局部剖面示意图；
图13为本公开至少一实施例的显示基板的另一局部剖面示意图；
图14为本公开至少一实施例的形成阳极层后的第一显示区的另一局部平面示意图；
图15A和图15B为本公开至少一实施例的显示基板的第一显示区的遮挡层的另一平面示意图；
图16为本公开至少一实施例的遮挡层的另一局部平面示意图；
图17为本公开至少一实施例的遮挡层的另一局部平面示意图；
图18A至图18D为本公开至少一实施例的第一显示区的局部示意图；
图19为本公开至少一实施例的显示装置的示意图。
具体实施方式
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，为区分晶体管除栅极之外的两极，将其中一个电极称为第一极，另一电极称为第二极，第一极可以为源极或者漏极，第二极可以为漏极或源极，另外，将晶体管的栅极称为控制极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
在本公开中，A沿着B方向延伸是指，A可以包括主体部分和与主体部分连接的次要部分，主体部分是线、线段或条形状体，主体部分沿着B方向伸展，且主体部分沿着B方向伸展的长度大于次要部分沿着其它方向伸展的长度。以下描述中所说的“A沿着B方向延伸”均是指“A的主体部分沿着B方向延伸”。
对于智能终端等产品，通常需要设置前置摄像头、指纹传感器或光线传感器等硬件，为了提高屏占比，全面屏或窄边框等产品通常采用屏下指纹或屏下摄像头技术。
本公开实施例提供一种显示基板，包括：衬底、电路结构层、透光结构层以及发光结构层。衬底包括第一区域和位于第一区域至少一侧的第二区域。电路结构层位于第二区域，至少包括多个第一像素电路。透光结构层位于第一区域，包括遮挡层和至少一个连接层。遮挡层与至少一个连接层在衬底的正投影至少部分交叠。至少一个连接层包括多条第一连接线，多条第一连接线中的至少一条第一连接线从第一区域延伸至第二区域。发光结构层位于电路结构层和透光结构层远离衬底的一侧，至少包括位于第一区域的多个第一发光元件。第一区域的多个第一发光元件中的至少一个第一发光元件通过至少一条第一连接线与第二区域的多个第一像素电路中的至少一个第一像素电路电连接。发光结构层包括位于第一区域的图案化的阴极。遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在衬底上的正投影与遮挡层在衬底上的正投影至少部分重叠。
本实施例提供的显示基板，利用至少一个连接层设置的第一连接线对位于第一区域的第一发光元件和位于第二区域的第一像素电路进行电连接，且遮挡层与至少一个连接层在衬底的正投影至少部分交叠，可以改善第一连接线的排布对第一区域的光透过率的影响。
在一些示例性实施方式中，至少一个连接层的材料可以为金属材料或者氧化物材料。例如，氧化物材料可以包括：氧化铟锡(ITO)、氧化铟镓锌(IGZO)。
在一些示例中，显示基板可以包括采用金属材料制备的一个或多个连接层。多个第一像素电路和多个第一发光元件之间的电连接可以全部通过金属材料制备的第一连接线来实现。在另一些示例中，显示基板可以包括采用氧化物材料制备的多个连接层。多个第一像素电路和多个第一发光元件之间的电连接可以全部通过采用氧化物材料制备的透明的第一连接线来实现。在另一些示例中，显示基板可以包括采用金属材料制备的至少一个连接层和采用氧化物材料制备的至少一个连接层。一部分第一像素电路和一部分第一发光元件之间的电连接可以通过金属材料制备的第一连接线来实现，另一部分第一像素电路和另一部分第一发光元件之间的电连接可以通过采用氧化物材料制备的透明的第一连接线来实现。本实施例对此并不限定。
在一些示例中，显示基板包括采用金属材料制备的一个或多个连接层，可以减少透明导电层的使用，从而减少工艺制备过程，有利于提升产能。而且，通过采用金属材料制备一个或多个连接层，可以有利于增加第一发光元件和第一像素电路之间的连接线的数目，有助于提高第一区域的大小。
在一些示例性实施方式中，遮挡层可以位于至少一个连接层靠近衬底的一侧。例如，电路结构层可以至少包括：设置在衬底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层，遮挡层可以与第一导电层、第二导电层、第三导电层、第四导电层和第五导电层中的一个膜层同层设置，并通过同一次图案化工艺同时形成；连接层可以与遮挡层位于不同膜层。例如，遮挡层与第一导电层同层设置，连接层可以与第二导电层至第五导电层中的任一膜层同层设置。又如，遮挡层与第二导电层同层设置，连接层可以与第三导电层至第五导电层中的任一膜层同层设置。然而，本实施例对此并不限定。在另一些示例中，遮挡层可以位于连接层远离衬底的一侧。例如，遮挡层可以与第五导电层同层设置，并通过同一次图案化工艺同时形成，连接层可以与第一导电层至第四导电层中的任一膜层同层设置，并通过同一次图案化工艺同时形成。
在一些示例性实施方式中，遮挡层可以包括：沿第一方向延伸的遮挡条、以及与遮挡条连接的多个遮挡块。在第一区域内，至少一个连接层的至少一条第一连接线沿第一方向的延伸部分在衬底的正投影可以位于遮挡条在衬底的正投影的范围内。本示例通过遮挡层的遮挡条对连接层的第一连接线进行至少部分遮挡，可以避免连接层对第一区域的光透过率产生影响，而且可以充分利用空间实现走线排布。
在一些示例性实施方式中，第一区域可以包括：第一子区域和第二子区域，第二子区域可以位于第一子区域的至少一侧。第二子区域的遮挡层可以包括：沿第一方向延伸的遮挡条以及与遮挡条连接的多个遮挡块；第一子区域的遮挡层可以包括：独立设置的多个遮挡块。在本示例中，将第一区域内的局部区域的遮挡层的遮挡条去除，可以有利于改善较多遮挡条产生的衍射情况。在一些示例中，第二子区域内的至少一个第一发光元件电连接的第一连接线的材料与第一子区域内的至少一个第一发光元件电连接的第一连接线的材料可以不同。例如，第二子区域内的至少一个第一发光元件可以通过采用金属材料制备的第一连接线与第二区域的至少一个第一像素电路电连接，第一子区域内的至少一个第一发光元件可以通过采用氧化物材料制备的第一连接线与第二区域的至少一个第一像素电路电连接。如此一来，可以提高第一区域的光透过率并改善衍射情况。然而，本实施例对此并不限定。在另一些示例中，第一子区域内的至少一个第一发光元件同样可以通过采用金属材料制备的第一连接线与第二区域的至少一个第一像素电路电连接。
在一些示例性实施方式中，发光结构层还可以包括：位于第一区域的图案化的阳极，第一区域的阳极在衬底的正投影位于遮挡层在衬底的正投影的范围内。本示例通过遮挡层覆盖第一区域的阳极，可以保护第一区域的阳极，并确保第一区域的光透过率，而且可以避免阴极图案化处理过程对阳极产生影响。
下面通过一些示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的示意图。在一些示例中，如图1所示，显示基板可以包括：显示区域AA和围绕在显示区域AA外围的周边区域BB。显示基板的显示区域AA可以包括：第一显示区A1和第二显示区A2。第二显示区A2可以至少部分围绕第一显示区A1。在本示例中，第二显示区A2可以围绕在第一显示区A1的四周。在本示例中，前述的第一区域可以为第一显示区A1，前述的第二区域可以为第二显示区A2。在另一些示例中，前述的第二区域可以为周边区域BB。
在一些示例中，如图1所示，第一显示区A1可以为透光显示区，还可以称为屏下摄像头(FDC，Full Display With Camera)区域，配置为进行图像显示和透过光线；第二显示区A2可以为正常显示区，配置为进行图像显示。例如，传感器(如，摄像头等硬件)在显示基板上的正投影可以位于显示基板的第一显示区A1内。在一些示例中，如图1所示，第一显示区A1可以为圆形，传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的尺寸。然而，本实施例对此并不限定。在另一些示例中，第一显示区A1可以为矩形，传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的内切圆的尺寸。
在一些示例中，如图1所示，第二显示区A2的分辨率与第一显示区A1的分辨率的比值可以约为0.8至1.2。或者，第二显示区A2的分辨率与第一显示区A1的分辨率可以大致相同。第一显示区A1的分辨率例如可以大于400。
在一些示例中，如图1所示，第一显示区A1可以位于显示区域AA的顶部正中间位置。第二显示区A2可以围绕在第一显示区A1的四周。然而，本实施例对此并不限定。例如，第一显示区A1可以位于显示区域AA的左上角或者右上角等其他位置。例如，第二显示区A2可以围绕在第一显示区A1的至少一侧。
在一些示例中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区A1可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第一显示区A1可以为矩形、半圆形、五边形等其他形状。
在一些示例中，显示区域AA可以设置有多个子像素。至少一个子像素可以包括像素电路和发光元件。像素电路可以配置为驱动所连接的发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以是3T1C、4T1C、5T1C、5T2C、6T1C、7T1C或8T1C结构。其中，上述电路结构中的T指的是薄膜晶体管，C指的是电容，T前面的数字代表电路中薄膜晶体管的数量，C前面的数字代表电路中电容的数量。
在一些示例中，像素电路中的多个晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在另一些示例中，像素电路中的多个晶体管可以包括P型晶体管和N型晶体管。
在一些示例中，像素电路中的多个晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low Temperature Poly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，即LTPS+Oxide(简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的像素电路的驱动下可以发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。
在一些示例中，显示区域AA的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。
在一些示例中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列。一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。
图2为本公开至少一实施例的像素电路的等效电路图。本示例性实施例的像素电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。
在一些示例中，如图2所示，本示例的像素电路可以包括六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。
在一些示例中，如图2所示，显示基板可以包括：扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一复位控制线RST1和第二复位控制线RST2。在一些示例中，第一电源线PL1可以配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2可以配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线GL可以配置为向像素电路提供扫描信号SCAN，数据线DL可以配置为向像素电路提供数据信号DATA，发光控制线EML可以配置为向像素电路提供发光控制信号EM，第一复位控制线RST1可以配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2可以配置为向像素电路提供第二复位控制信号RESET2。在一些示例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。第二复位控制线RST2可以与第n行像素电路的扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)相同。在一些示例中，第n行像素电路所电连接的第二复位控制线RST2与第n+1行像素电路所电连接的第一复位控制线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少显示基板的信号线，实现显示基板的窄边框设计。然而，本实施例对此并不限定。
在一些示例中，第一初始信号线INIT1可以配置为向像素电路提供第一初始信号，第二初始信号线INIT2可以配置为向像素电路提供第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于第一电压信号VDD和第二电压信号VSS之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来提供第一初始信号。
在一些示例中，如图2所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与第一初始信号线INIT1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与第二初始信号线INIT2电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电容极板与驱动晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线PL1电连接。
在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。第四节点N4即为阳极连接节点。
下面对图2示意的像素电路的工作过程进行说明。以图2所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。
在一些示例性实施方式中，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段、第二阶段和第三阶段。
第一阶段，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，第一初始信号线INIT1提供的第一初始信号被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。
第二阶段，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第一电容极板为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N1，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得第二初始信号线INIT2提供的第二初始信号提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。
第三阶段，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。
在像素电路驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：
I＝K×(Vgs-Vth)2＝K×[(VDD-Vdata+|Vth|)-Vth]2＝K×[VDD-Vdata]2。
其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第一电源线PL1输出的第一电压信号。
由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。
图3为本公开至少一实施例的显示基板的局部示意图。在一些示例中，如图3所示，显示基板的第二显示区A2可以包括：过渡区域A2a和非过渡区域A2b。过渡区域A2a可以位于第一显示区A1外的至少一侧(例如，一侧；又如，左右两侧；又如，四周，即包括上下两侧和左右两侧)。
在一些示例中，如图3所示，第一显示区A1可以包括阵列排布的多个第一发光元件10。第二显示区A2的过渡区域A2a可以包括：阵列排布的多个第一像素电路41和多个第二像素电路42，还可以包括多个第二发光元件(图未示)。过渡区域A2a内的至少一个第一像素电路41可以通过连接线L与至少一个第一发光元件10电连接，被配置为驱动所述至少一个第一发光元件10发光。例如，一个第一像素电路41可以配置为驱动两个或三个或四个出射相同颜色光的第一发光元件10发光。第一发光元件10在衬底的正投影与所电连接的第一像素电路41在衬底的正投影可以没有交叠。过渡区域A2a内的至少一个第二像素电路42可以与至少一个第二发光元件电连接，被配置为驱动所述至少一个第二发光元件发光。例如，一个第二像素电路42可以配置为驱动一个第二发光元件发光。第二像素电路42在衬底的正投影与所电连接的第二发光元件在衬底的正投影可以至少部分交叠。本示例中，通过将驱动第一发光元件的第一像素电路41设置在过渡区域A2a，可以减小像素电路对光线的遮挡，从而增加第一显示区A1的光透过率。
在一些示例中，如图3所示，非过渡区域A2b可以包括阵列排布的多个第二像素电路42和多个无效像素电路43，还可以包括多个第二发光元件。过渡区域A2a还可以包括：多个无效像素电路43。通过设置无效像素电路43可以利于提高多个膜层的部件在刻蚀工艺中的均一性。例如，无效像素电路43与其所在行或所在列的第一像素电路41和第二像素电路42的结构可以大致相同，只是其不与任何发光元件电连接。
在一些示例中，由于第二显示区A2不仅设置有与第二发光元件电连接的第二像素电路42，还设置有与第一发光元件10电连接的第一像素电路41，因此，第二显示区A2的像素电路的数目可以大于第二发光元件的数目。在一些示例中，如图3所示，可以通过减小第二像素电路在第一方向D1上的尺寸来获得设置新增像素电路(包括第一像素电路和无效像素电路)的区域。例如，像素电路在第一方向D1上的尺寸可以小于第二发光元件在第一方向D1上的尺寸。在本示例中，如图3所示，可以将原来的每a列像素电路通过沿第一方向D1压缩，从而新增一列像素电路的排布空间，且压缩前的a列像素电路和压缩后的a+1列像素电路所占用的空间可以是相同。其中，a可以为大于1的整数。在一些示例中，a可以等于4。然而，本实施例对此并不限定。例如，a可以等于2或3。
在另一些示例中，可以将原来的b行像素电路通过沿第二方向D2压缩，从而新增一行像素电路的排布空间，且压缩前的b行像素电路和压缩后的b+1行像素电路所占用的空间是相同。其中，b可以为大于1的整数。或者，可以通过减小第二像素电路在第一方向D1和第二方向D2上的尺寸来获得设置新增像素电路的区域。
在本公开实施例中，一行像素电路可以包括沿第一方向D1依次排布的多个像素电路。一行像素电路可以均与同一条栅线(例如，扫描线)相邻。一行发光元件可以包括沿第一方向D1排布的多个第一发光元件和多个第二发光元件。
图4为本公开至少一实施例的显示基板的局部剖面示意图。图4中示意了第一显示区A1中的四个第一发光元件(例如，出射第一颜色光的第一发光元件311、出射第二颜色光的第一发光元件312、出射第三颜色光的第一发光元件313和出射第四颜色光的第一发光元件314)以及第二显示区A2中的一个子像素的结构。
在一些示例中，在垂直于显示基板的方向上，如图4所示，第一显示区A1可以包括：设置在衬底100上的透光结构层201和位于透光结构层201远离衬底100一侧的发光结构层202；第二显示区A2可以包括设置在衬底100上的电路结构层203和位于电路结构层203远离衬底100一侧的发光结构层202。
在一些示例中，如图4所示，第一显示区A1和第二显示区A2的发光结构层202可以包括：阳极层、像素定义层36、有机发光层37和阴极层38。有机发光层37可以在阳极层和阴极层38的驱动下出射光线。第一显示区A1的阳极层可以包括：第一发光元件的阳极(例如包括：出射第一颜色光的第一发光元件311的第一阳极31、出射第二颜色光的第一发光元件312的第二阳极32、出射第三颜色光的第一发光元件313的第三阳极33以及出射第四颜色光的第一发光元件314的第四阳极34)；第二显示区A2的阳极层可以包括：第二发光元件的阳极(例如一个子像素的第二发光元件的第五阳极35)。第一显示区A1的阴极层38可以包括：图案化的第一阴极层381。第二显示区A2的阴极层38可以包括第二阴极层382，第二阴极层382可以为整面结构。
在一些示例中，如图4所示，第二显示区A2的电路结构层203可以包括：构成像素电路的多个晶体管和存储电容。图4中仅以一个像素电路的一个晶体管和一个存储电容作为示例。第二显示区A2的电路结构层203可以包括：依次设置在衬底100上的半导体层、第一绝缘层101、第二导电层(还可以称为第一栅金属层)、第二绝缘层102、第三导电层(还可以称为第二栅金属层)、第三绝缘层103、第四导电层(还可以称为第一源漏金属层)、第四绝缘层104、第五导电层(还可以称为第二源漏金属层)和第五绝缘层105。半导体层可以包括：位于第二显示区A2的像素电路的晶体管的有源层。第二导电层可以包括：像素电路的晶体管的栅电极和存储电容的第一极板。第三导电层可以包括：像素电路的存储电容的第二极板。第四导电层可以包括：像素电路的晶体管的第一极和第二极。第五导电层可以包括：第一阳极连接电极301，第一阳极连接电极301配置为电连接第二发光元件的阳极和第二像素电路。
在一些示例中，如图4所示，第一显示区A1的透光结构层201可以包括：依次设置在衬底100上的第一绝缘层101、遮挡层51、第二绝缘层102、连接层52、第三绝缘层103、第四绝缘层104和第五绝缘层105。本示例中以一个连接层为例进行示意。连接层52与电路结构层203的第三导电层可以同层设置。连接层52可以包括多条第一连接线，第一连接线可以从第一显示区A1延伸至第二显示区A2，以便电连接第一显示区A1的第一发光元件和第二显示区A2的第一像素电路。遮挡层51可以与电路结构层203的第二导电层同层设置。遮挡层51可以被配置为在后续进行阴极图案化处理中作为掩模结构，使图案化的阴极在衬底100的正投影与遮挡层51在衬底100的正投影可以基本上完全重叠。遮挡层51和连接层52在衬底100的正投影可以至少部分交叠。例如，在第一显示区A1内，连接层52在衬底100的正投影可以位于遮挡层51在衬底100的正投影范围内。另一些示例中，显示基板可以设置两个或三个连接层，例如，两个连接层可以分别与第三导电层和第四导电层同层设置，三个连接层可以分别与第三导电层、第四导电层和第五导电层同层设置。本示例利用连接层设置电连接第一像素电路和第一发光元件的第一连接线，有利于增加第一连接线的数目，从而有利于增大第一显示区的尺寸。而且，利用连接层与第二显示区的电路结构层中的至少一个导电层同层设置，可以减少工艺制备步骤，有利于提升产能。
下面对显示基板的结构和制备过程进行示例性说明。本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开实施例所说的“A和B为同层结构”或者“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，或者A和B靠近衬底一侧的表面与衬底的距离基本相同，或者A和B靠近衬底一侧的表面与同一个膜层直接接触。膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。
在一些示例性实施方式中，显示基板的制备过程可以包括如下操作。
(1)、提供衬底。在一些示例中，衬底100可以为柔性基底，或者可以为刚性基底。例如，刚性基底可以采用玻璃或石英等材料。柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构。然而，本实施例对此并不限定。
(2)、形成半导体层。在一些示例中，在第二显示区A2的衬底100上沉积半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，在第二显示区A2形成半导体层。例如，第二显示区的半导体层可以包括：像素电路的晶体管的有源层。
在一些示例中，半导体层的材料例如可以包括多晶硅。有源层可以包括至少一个沟道区以及位于沟道区两端的第一区和第二区。沟道区可以不掺杂杂质，并具有半导体特性。第一区和第二区可以在沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可以根据晶体管的类型而变化。在一些示例中，有源层的掺杂区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。
(3)、形成第二导电层和遮挡层。在一些示例中，在形成前述结构的衬底100上，依次沉积第一绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖半导体层的第一绝缘层101，以及设置在第二显示区A2的第一绝缘层101上的第二导电层和设置在第一显示区A1的第一绝缘层101上的遮挡层51，如图4所示。例如，第二显示区A2的第二导电层可以至少包括：位于第二显示区的像素电路的晶体管的栅电极和存储电容的第一极板。
图5A和图5B为本公开至少一实施例的显示基板的第一显示区的遮挡层的平面示意图。图6为本公开至少一实施例的遮挡层的局部平面示意图。如图5A所示，第一显示区可以为矩形；如图5B所示，第一显示区可以为圆形或椭圆形。图6中示意了第一显示区中的两个像素单元(包括八个第一发光元件，所述八个第一发光元件对应的第一像素电路位于第二显示区)的遮挡层的结构。图6示意的遮挡层对应的两个像素单元可以沿第二方向D2依次设置，每个像素单元包括四个第一发光元件，每个像素单元中的四个第一发光元件可以沿第一方向D1依次设置。第一方向D1与第二方向D2交叉。例如，第一方向D1可以为水平方向，第二方向D2可以为竖直方向。
在一些示例中，如图6所示，遮挡层可以包括：第一遮挡块511、第二遮挡块512、第三遮挡块513、第四遮挡块514和遮挡条510。遮挡条510可以为沿第一方向D1延伸的条状结构。块形状的第一遮挡块511、第二遮挡块512、第三遮挡块513和第四遮挡块514可以沿第一方向D1设置，并均与遮挡条510连接，形成相互连接的一体结构。例如，第一遮挡块511和第三遮挡块513可以通过连接条与遮挡条510连接，第二遮挡块512和第四遮挡块514可以直接与遮挡条510连接。第一遮挡块511、第二遮挡块512、第三遮挡块513可以位于所连接的遮挡条510沿第二方向D2的一侧，第四遮挡块514可以位于所连接的遮挡条510沿第二方向D2的另一侧。
在一些示例中，如图6所示，在平行于衬底的平面上，第一遮挡块511的形状可以大致为椭圆形，第二遮挡块512、第三遮挡块513和第四遮挡块514的形状可以大致为圆形。然而，本实施例对此并不限定。例如，第一遮挡块至第四遮挡块的形状可以包括如下任意一种或多种：矩形、正方形、五边形、六边形。
(4)、形成第三导电层和连接层。在一些示例中，在形成前述结构的衬底100上，依次沉积第二绝缘薄膜和第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，形成第二绝缘层102，以及设置在第二显示区A2的第二绝缘层102上的第三导电层和设置在第一显示区A1的第二绝缘层102上的连接层52，如图4所示。例如，第三导电层可以包括：像素电路的存储电容的第二极板。存储电容的第二极板在衬底100的正投影与存储电容的第一极板在衬底100的正投影可以至少部分交叠。
在一些示例中，连接层52可以包括：多条第一连接线。至少一条第一连接线可以从第一显示区A1延伸至第二显示区A2，以便于电连接第一显示区A1的第一发光元件的阳极和第二显示区A2的第一像素电路。
图7为本公开至少一实施例的形成连接层后的第一显示区的局部平面示意图。在一些示例中，如图6和图7所示，第一连接线521可以包括沿第一方向D1的延伸部分。在第一显示区内，第一连接线521的沿第一方向D1的延伸部分在衬底的正投影与遮挡层51的遮挡条510在衬底的正投影可以存在交叠。例如，在第一显示区内，一个遮挡条510在衬底的正投影可以覆盖三条第一连接线521的沿第一方向D1的延伸部分在衬底的正投影。在另一些示例中，第一显示区内的一个遮挡条在衬底的正投影可以覆盖四条或更多条第一连接线的沿第一方向D1的延伸部分在衬底的正投影。
(5)、形成第三绝缘层和第四导电层。在一些示例中，在形成前述结构的衬底100上，沉积第三绝缘薄膜，通过图案化工艺形成第三绝缘层103。第二显示区A2的第三绝缘层103上形成有多个有源过孔，多个有源过孔至少包括位于第二显示区A2的至少两个有源过孔，两个有源过孔分别暴露出一个晶体管的有源层的两端。随后，沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成设置在第二显示区A2的第四导电层，如图4所示。例如，第四导电层可以包括：位于第二显示区A2的像素电路的晶体管的第一极和第二极，晶体管的第一极和第二极可以分别通过有源过孔与有源层的两端连接。
至此，可以制备完成第二显示区A2的像素电路。例如，晶体管300A可以包括有源层、栅电极、第一极和第二极。存储电容300B可以包括第一极板和第二极板。此时，第一显示区A1的透光结构层201可以包括：依次设置在衬底100上的第一绝缘层101、遮挡层51、第二绝缘层102、连接层52、以及第三绝缘层103。
在一些示例中，第一绝缘层101、第二绝缘层102和第三绝缘层103可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层101和第二绝缘层102可以称为栅绝缘(GI)层，第三绝缘层103可以称为层间绝缘(ILD)层。第二导电层、第三导电层、第四导电层、遮挡层51和连接层52可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo、Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)等各种材料，即本公开适用于基于氧化物技术、硅技术以及有机物技术制造的晶体管。
(6)、形成第五导电层。在一些示例中，在形成前述结构的衬底100上，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成第四绝缘层104。第四绝缘层104在第二显示区A2形成有多个过孔，所述多个过孔至少包括：位于第二显示区A2的第一连接孔。每个子像素的第一连接孔内的第四绝缘层104可以被去掉，暴露出该子像素的像素电路的晶体管的第一极。在一些示例中，第四绝缘层104可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第四绝缘层104可以称为钝化(PVX)层。
随后，沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，形成第五导电层。如图4所示，第五导电层至少包括：位于第二显示区A2的第一阳极连接电极301。第一阳极连接电极301可以通过第一连接过孔与第二像素电路的晶体管电连接，第一阳极连接电极301可以被配置为与后续形成的第二发光元件的阳极电连接。在一些示例中，第五导电层还可以包括：位于第二显示区A2的第二阳极连接电极(图未示)，第二阳极连接电极可以通过第四绝缘层104开设的第二连接孔与延伸至第二显示区A2的第一连接线电连接，还可以通过第一连接孔与第一像素电路电连接。第二连接孔内的第四绝缘层104和第三绝缘层103可以被去掉，以暴露出第一连接线的表面。然而，本实施例对此并不限定。在另一些示例中，位于第四导电层的第一像素电路的晶体管的第一极可以通过第三绝缘层开设的过孔与第一连接线电连接，以便通过第一连接线与第一发光元件的阳极电连接。
在一些示例中，第五导电层可以采用多层复合结构，例如Ti/Al/Ti。然而，本实施例对此并不限定。
(7)、形成第五绝缘层。在一些示例中，在形成前述结构的衬底100上，涂覆第五绝缘薄膜，通过图案化工艺形成第五绝缘层105，如图4所示。第五绝缘层105可以开设有多个过孔，例如可以包括位于第二显示区A2的第三连接过孔、以及位于第一显示区A1的第四连接过孔。第三连接过孔内的第五绝缘层105可以被去掉，暴露出第一阳极连接电极301的表面，第四连接过孔内的第五绝缘层105、第四绝缘层104和第三绝缘层103可以被去掉，暴露出第一连接线的表面。在一些示例中，第五绝缘层105可以采用有机材料，例如树脂等。第五绝缘层105还可以称为平坦层。
至此，制备完成第一显示区A1的透光结构层201和第二显示区A2的电路结构层203。第一显示区A1的透光结构层201可以包括：依次设置在衬底100上的第一绝缘层101、遮挡层51、第二绝缘层102、连接层52、第三绝缘层103、第四绝缘层104和第五绝缘层105。第二显示区A2的电路结构层203可以包括：依次设置在衬底100上的半导体层、第一绝缘层101、第二导电层、第二绝缘层102、第三导电层、第三绝缘层103、第四导电层、第四绝缘层104、第五导电层和第五绝缘层105。
(8)、形成阳极层。在一些示例中，在形成前述结构的衬底100上，沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成阳极层。如图4所示，阳极层可以包括：位于第一显示区A1的出射第一颜色光的第一发光元件311的第一阳极31、出射第二颜色光的第一发光元件312的第二阳极32、出射第三颜色光的第一发光元件313的第三阳极33和出射第四颜色光的第一发光元件314的第四阳极34、以及位于第二显示区A2的第二发光元件的第五阳极35。第五阳极35可以通过第三连接过孔与第一阳极连接电极301电连接。在一些示例中，第一颜色光可以为红光，第二颜色光和第四颜色光可以为绿光，第三颜色光可以为蓝光。然而，本实施例对此并不限定。
图8为本公开至少一实施例的形成阳极层后的第一显示区的局部平面示意图。图8中示意了第一显示区的两个像素单元(包括八个第一发光元件，所述八个第一发光元件对应的第一像素电路位于第二显示区)的阳极结构。图8所示的两个像素单元可以沿第二方向D2依次设置，每个像素单元包括四个第一发光元件，每个像素单元的四个第一发光元件可以沿第一方向D1设置。
在一些示例中，如图8所示，第一阳极31可以包括第一主体31a和第一连接部31b，第一主体31a可以大致呈椭圆形，第一连接部31b与第一主体31a连接，并延伸至与一条第一连接线521电连接。第二阳极32可以包括第二主体32a和第二连接部32b，第二主体32a可以大致呈圆形，第二连接部32b与第二主体32a连接，并延伸至与一条第一连接线521电连接。第三阳极33可以包括第三主体33a和第三延伸部33b，第三主体33a可以大致呈圆形，第三延伸部33b与第三主体33a连接，并延伸至与一条第一连接线521电连接。第四阳极34可以包括第四主体34a和第四延伸部34b，第四主体34a可以大致呈圆形，第四延伸部34b与第四主体34a连接，并延伸至与一条第一连接线521电连接。在另一些示例中，第一主体31a、第二主体32a、第三主体33a和第四主体34a的形状可以为四边形、五边形或六边形。
在一些示例中，如图6至图8所示，在至少一个像素单元内，第一阳极31的第一延伸部31b、第二阳极32的第二延伸部32b、第三阳极33的第三延伸部33b和第四阳极34的第四延伸部34b在衬底的正投影可以与遮挡层51的遮挡条510在衬底的正投影存在交叠。第一阳极31、第二阳极32、第三阳极33和第四阳极34在衬底的正投影可以位于遮挡层51在衬底的正投影范围内。第一遮挡块511的位置和形状可以与第一阳极31的第一主体31a的位置和形状基本相近，第一阳极31的第一主体31a在衬底的正投影可以位于遮挡层51的第一遮挡块511在衬底的正投影范围内，使得后续进行阴极图案化处理时，第一遮挡块511可以遮挡第一阳极31，避免第一阳极31受损。第二遮挡块512的位置和形状可以与第二阳极32的第二主体32a的位置和形状基本相近，第二阳极32的第二主体32a在衬底的正投影可以位于第二遮挡块512在衬底的正投影范围内，使得后续进行阴极图案化处理时，第二遮挡块512可以遮挡第二阳极32，避免第二阳极32受损。第三遮挡块513的位置和形状可以与第三阳极33的第三主体33a的位置和形状基本相近，第三阳极33的第三主体33a在衬底的正投影可以位于第三遮挡块513在衬底的正投影范围内，使得后续进行阴极图案化处理时，第三遮挡块513可以遮挡第三阳极33，避免第三阳极33受损。第四遮挡块514的位置和形状可以与第四阳极34的第四主体34a的位置和形状基本相近，第四阳极34的第四主体34a在衬底的正投影可以位于第四遮挡块514在衬底的正投影范围内，使得后续进行阴极图案化处理时，第四遮挡块514可以遮挡第四阳极34，避免第四阳极34受损。
在一些示例中，阳极导电薄膜可以采用金属材料或者透明导电材料，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料。透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。在一些示例中，阳极导电薄膜可以是单层结构，或者可以是多层复合结构，例如ITO/Al/ITO等。
(9)、形成像素定义层。在一些示例中，在形成前述图案的衬底100上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层(PDL，Pixel DefineLayer)36，如图4所示。像素定义层36形成有暴露出阳极层的多个像素开口。像素开口内的像素定义层36可以被去掉，暴露出所在子像素的阳极的表面。在一些示例中，像素定义层36的材料可以包括聚酰亚胺或亚克力等。
图9为本公开至少一实施例的形成像素定义层后的第一显示区的局部平面示意图。图9中示意了沿第二方向D2相邻的两个像素单元(包括八个第一发光元件，所述八个第一发光元件电连接的第一像素电路位于第二显示区)的像素开口。如图4、以及图6至图9所示，第一像素开口OP1位于出射第一颜色光的第一发光元件311，可以暴露出第一阳极31的第一主体31a的部分表面；第二像素开口OP2位于出射第二颜色光的第一发光元件312，可以暴露出第二阳极32的第二主体32a的部分表面；第三像素开口OP3位于出射第三颜色光的第一发光元件313，可以暴露出第三阳极33的第三主体33a的部分表面；第四像素开口OP4位于出射第四颜色光的第一发光元件314，可以暴露出第四阳极34的第四主体34a的部分表面。
在一些示例中，可以采用半色调(half tone Mask)掩膜版的图案化工艺，在形成像素定义层时形成隔垫柱图案，隔垫柱可以设置在像素开口的外侧，隔垫柱可以被配置为在后续蒸镀工艺中支撑精细金属掩膜版。然而，本实施例对此并不限定。
在一些示例中，在平行于显示基板的方向上，像素开口的形状可以为矩形、正方形、五边形、六边形、圆形或椭圆形等。在垂直于显示基板的方向上，像素开口的截面形状可以是矩形或梯形等。像素开口的内侧侧壁可以是平面或者弧面。然而，本实施例对此并不限定。
(10)、形成有机发光层。在一些示例中，在形成前述结构的衬底100上，通过蒸镀方式或者喷墨打印方式形成有机发光层37，如图4所示。在一些示例中，有机发光层37可以位于第一显示区A1和第二显示区A2的每个子像素内，并通过所在子像素的像素开口与所在子像素的阳极连接。例如，第一发光元件311的有机发光层37可以配置为出射红光，第一发光元件312的有机发光层可以配置为出射绿光，第一发光元件313的有机发光层可以配置为出射蓝光，第一发光元件314的有机发光层可以被配置为出射绿光。第二显示区A2的有机发光层37可以被配置为出射单色光或者出射白光。本实施例对此并不限定。
在一些示例中，有机发光层可以包括：发光层(EML)、以及如下任意一种或多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。
在一些示例中，可以采用如下方式制备有机发光层。首先，采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴注入层、空穴传输层和电子阻挡层，在显示基板上形成空穴注入层、空穴传输层和电子阻挡层的共通层。随后，采用精细金属掩膜版的蒸镀工艺或者采用喷墨打印工艺，在相应子像素中分别形成红色发光层、绿色发光层和蓝色发光层。相邻子像素的发光层可以有少量的交叠(例如，交叠部分占各自发光层图案的面积小于10％)，或者可以是隔离的。随后，采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴阻挡层、电子传输层和电子注入层，在显示基板形成空穴阻挡层、电子传输层和电子注入层的共通层。
在一些示例中，有机发光层可以包括微腔调节层，使得阴极和阳极之间有机发光层的厚度满足微腔长度的设计。例如，可以采用空穴传输层、电子阻挡层、空穴阻挡层或电子传输层作为微腔调节层。本实施例对此并不限定。
在一些示例中，发光层可以包括主体(Host)材料和掺杂在主体材料中的客体(Dopant)材料。发光层客体材料的掺杂比例可以约为1％至20％。在该掺杂比例范围内，一方面，发光层主体材料可以将激子能量有效转移给发光层客体材料来激发客体材料发光，另一方面，主体材料对客体材料进行“稀释”，有效改善发光层客体材料分子之间的相互碰撞以及能量间相互碰撞引起的萤火猝灭，提高了发光效率和器件寿命。其中，掺杂比例可以是客体材料的质量与发光层的质量之比，即质量百分比。例如，发光层的厚度可以约为10nm至50nm。
(11)、形成阴极层。在一些示例中，在形成前述结构的衬底上，通过开放式掩膜版的蒸镀方式形成阴极层图案。例如，位于第一显示区和第二显示区的阴极层图案可以为整面结构。
在一些示例中，阴极层可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中的任意一种或多种制成的合金。例如，阴极层可以采用导电性较好的Mg和Ag。
在一些示例中，可以在形成阴极层图案后形成光学耦合层，光学耦合层设置在阴极上，光学耦合层的折射率可以大于阴极层的折射率，有利于光取出并增加出光效率。光学耦合层的材料可以采用有机材料，或者采用无机材料，或者采用有机材料和无机材料，可以是单层、多层或复合层。
(12)、进行阴极图案化。在一些示例中，在形成前述结构的衬底上，使用曝光机从衬底远离透光结构层的一侧进行照射，在第一显示区A1形成图案化的第一阴极层381，如图4所示。第二显示区A2的第二阴极层382可以为整面结构。曝光机可以是红外激光设备。图案化的第一阴极层381是选择性去除部分阴极，只留下发光必要的阴极图案。图案化的第一阴极层381的位置和形状与遮挡层51的位置和形状基本上相同，图案化的第一阴极层381在衬底上的正投影与遮挡层51在衬底上的正投影可以至少部分重叠，例如可以完全重合。
在本示例中，由于第一显示区A1的多个阳极和阴极位于遮挡层51远离衬底100的一侧，因而红外激光设备从显示基板背面(衬底远离透光结构层的一侧)进行照射时，遮挡层51可以作为保护层，不仅可以保护多个阳极不会受到红外激光的照射，而且可以保护与遮挡层51具有重叠区域的阴极，使得具有重叠区域的阴极不会受到红外激光的照射而得以保留，而与遮挡层51没有重叠区域的阴极受到红外激光的照射被去除，形成图案化的阴极。
在后续制备工艺中，可以包括形成封装结构层等工艺。例如，依次形成第一封装层、第二封装层和第三封装层。第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料。封装结构采用无机、有机、无机的叠设结构，可以保证封装完整性，有效隔绝外界水氧。
本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。本示例性实施例的制备工艺可以利用目前成熟的制备设备即可实现，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。
本实施例提供的显示基板，通过第一显示区的遮挡层与第二显示区的第二导电层同层设置，第一显示区的连接层与第二显示区的第三导电层同层设置，可以减少透明导电层的数目，从而减少制备步骤，降低成本。而且，利用至少一个连接层设置电连接第一像素电路和第一发光元件的第一连接线，有利于增加第一连接线的数目，从而有利于提高第一显示区的大小。例如，第一连接线的线宽和相邻线间距均以1.5/1.5的尺寸设计，则采用三层透明导电层的显示基板可以通过两层透明导电层来实现连接线排布，可以减少两个透明导电层的制备过程，大大降低了成本。另外，以第一显示区为圆形区域为例，每使用一个连接层来排布连接线，第一显示区的半径可以大致增大127微米，有利于第一显示区的孔径增大。
图10为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例中，如图10所示，第一显示区A1的透光结构层201的遮挡层51可以与第二显示区A2的电路结构层203的第二导电层同层设置，第一显示区A1的透光结构层201的连接层52可以与第二显示区A2的电路结构层203的第四导电层同层设置。然而，本实施例对此并不限定。例如，第一显示区A1的连接层52可以与第二显示区A2的第五导电层同层设置。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图11为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例中，如图11所示，第二显示区A2的电路结构层203可以包括：依次设置在衬底100上的第一导电层、第六绝缘层106、半导体层、第一绝缘层101、第二导电层、第二绝缘层102、第三导电层、第三绝缘层103、第四导电层、第四绝缘层104、第五导电层、第五绝缘层105。例如，第一导电层可以包括：遮挡电极(图未示)，配置为遮挡像素电路的晶体管的有源层的沟道区。第一导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo、Ti/Al/Ti等。
在本示例中，如图11所示，第一显示区A1的透光结构层201的遮挡层51可以与第二显示区A2的第一导电层同层设置。第一显示区A1的连接层52可以与第二显示区A2的第四导电层同层设置。然而，本实施例对此并不限定。例如，第一显示区A1的连接层52可以与第二导电层、第三导电层或第五导电层同层设置。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图12为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例中，如图12所示，第二显示区A2的电路结构层203可以包括：依次设置在衬底100上的半导体层、第一绝缘层101、第二导电层、第二绝缘层102、第三导电层、第三绝缘层103、第四导电层、第四绝缘层104、第五导电层、第五绝缘层105、第一透明导电层、第七绝缘层107、第二透明导电层、第八绝缘层108、第三透明导电层以及第九绝缘层109。第一透明导电层可以包括：第三阳极连接电极302，第二透明导电层可以包括：第四阳极连接电极303，第三透明导电层可以包括：第五阳极连接电极304。第二发光元件的阳极(例如第五阳极35)可以依次通过第五阳极连接电极304、第四阳极连接电极303、第三阳极连接电极302和第一阳极连接电极301与第二像素电路电连接。第一透明导电层、第二透明导电层和第三透明导电层可以采用透明导电材料，例如ITO。第一显示区A1的遮挡层51可以与第二显示区A2的第二导电层同层设置，第一显示区A1的连接层52可以与第二显示区A2的第二透明导电层同层设置。然而，本实施例对此并不限定。例如，显示基板可以包括三个连接层，分别与第一透明导电层、第二透明导电层和第三透明导电层同层设置，三个连接层的第一连接线可以从第一显示区A1延伸至第二显示区A2，实现第一发光元件和第一像素电路的电连接。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
在另一些示例中，以遮挡层与第一导电层同层设置为例，显示基板包括多个连接层，其中一个连接层可以与第二导电层至第五导电层中的一个膜层同层设置，其余连接层可以与第一透明导电层和第三透明导电层中的至少一个膜层同层设置。
图13为本公开至少一实施例的显示基板的另一局部剖面示意图。在一些示例中，如图13所示，第二显示区A2的电路结构层203可以包括：依次设置在衬底100上的半导体层、第一绝缘层101、第二导电层、第二绝缘层102、第三导电层、第三绝缘层103、第四导电层、第四绝缘层104、第五导电层、第五绝缘层105。第一显示区A1的遮挡层51可以位于连接层52远离衬底100的一侧。例如，遮挡层51可以与第二显示区A2的第四导电层同层设置，连接层52可以与第二显示区A2的第二导电层同层设置。遮挡层51可以包括镂空部500。以第一发光元件314的第四阳极34与第一连接线521的连接为例，第四阳极34可以通过阳极连接过孔与第一连接线521电连接，阳极连接过孔内的第五绝缘层105、第四绝缘层104、第三绝缘层103和第二绝缘层102可以被去掉，暴露出第一连接线521的表面。阳极连接过孔在衬底的正投影可以位于遮挡层51的镂空部500在衬底的正投影范围内。例如，第四阳极34与第一连接线521连接的阳极连接过孔对应的镂空部500可以位于第四遮挡块或与第四遮挡块邻近的遮挡条的区域。在一些示例中，镂空部500在衬底的正投影可以为矩形、圆形、五边形或六边形。然而，本实施例对此并不限定。本示例中，在遮挡层位于连接层远离衬底且靠近发光结构层一侧时，通过遮挡层设置镂空部实现第一发光元件与连接层的第一连接线的电连接。在一些示例中，遮挡层的镂空部在衬底的正投影可以位于连接层在衬底的正投影范围内，从而可以确保阴极图案化的效果。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图14为本公开至少一实施例的形成阳极层后的第一显示区的另一局部平面示意图。图14中示意了沿第二方向D2相邻的两个像素单元(包括八个第一发光元件，八个第一发光元件对应的第一像素电路位于第二显示区)的阳极结构。在一些示例中，如图14所示，出射第一颜色光的第一发光元件的第一阳极31可以大致为椭圆形，出射第二颜色光的第一发光元件的第二阳极32可以大致为圆形，出射第三颜色光的第一发光元件的第三阳极33可以大致为圆形，出射第四颜色光的第一发光元件的第四阳极34可以大致为圆形。第一阳极31在衬底的正投影可以位于遮挡层51的第一遮挡块在衬底的正投影范围内。第二阳极32在衬底的正投影可以位于遮挡层51的第二遮挡块在衬底的正投影范围内。第三阳极33在衬底的正投影可以位于遮挡层51的第三遮挡块在衬底的正投影范围内。第四阳极34在衬底的正投影可以位于遮挡层51的第四遮挡块在衬底的正投影范围内。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图15A和图15B为本公开至少一实施例的显示基板的第一显示区的遮挡层的另一平面示意图。在一些示例中，如图15A所示，前述的第一区域可以为矩形的第一显示区。第一区域可以包括第一子区域A11和包围第一子区域A11的第二子区域A12。第二子区域A12内的遮挡层可以包括遮挡条510以及与遮挡条510连接的多个遮挡块(例如，前述的第一遮挡块至第四遮挡块)。第一子区域A11内的遮挡层可以包括独立设置的多个遮挡块。
在一些示例中，如图15B所示，前述的第一区域可以为圆形的第一显示区。第一区域的第一子区域可以为中间区域，第一子区域的遮挡层可以包括遮挡条以及与遮挡条连接的多个遮挡块；第二子区域可以为围绕中间区域的周边区域，第二子区域内的遮挡层可以包括独立设置的多个遮挡块。
图16为本公开至少一实施例的遮挡层的另一局部平面示意图。图16为图15A和图15B中的第一子区域内的遮挡层的局部示意图。图16中示意了沿第二方向D2相邻的两个像素单元(包括八个第一发光元件，所述八个第一发光元件对应的第一像素电路位于第二显示区)对应的遮挡层的结构。
在一些示例中，如图16所示，第一子区域的遮挡层可以包括：独立设置的第五遮挡块515、第六遮挡块516、第七遮挡块517和第八遮挡块518。第五遮挡块515至第八遮挡块518可以沿第一方向D1设置。第五遮挡块515的位置和形状可以与出射第一颜色光的第一发光元件的第一阳极的位置和形状相近，第六遮挡块516的位置和形状可以与出射第二颜色光的第一发光元件的第二阳极的位置和形状相近，第七遮挡块517的位置和形状可以与出射第三颜色光的第一发光元件的第三阳极的位置和形状相近，第八遮挡块518的位置和形状可以与出射第四颜色光的第一发光元件的第四阳极的位置和形状相近。
在一些示例中，如图15A至图16所示，第一子区域A11内的第一发光元件可以通过采用透明导电材料的第一连接线与第二显示区的第一像素电路电连接，第二子区域A12内的第一发光元件可以通过采用金属材料的第一连接线与第二显示区的第一像素电路电连接。例如，与第一子区域A11内的第一发光元件电连接的第一连接线所在的连接层可以与第二显示区内的第一透明导电层、第二透明导电层或第三透明导电层同层设置；与第二子区域A12内的第一发光元件电连接的第一连接线所在的连接层可以与第二显示区内的第一导电层至第五导电层中的一个膜层同层设置。然而，本实施例对此并不限定。在另一些示例中，第一区域内的全部第一发光元件可以通过采用金属材料的第一连接线与第二显示区的第一像素电路电连接。本示例通过设置第一区域的部分区域的遮挡层去掉沿第一方向延伸的遮挡条，可以改善由于遮挡条导致的衍射问题。
关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图17为本公开至少一实施例的遮挡层的另一局部平面示意图。在一些示例中，如图17所示，第一显示区的遮挡层可以包括：第一遮挡条510a、第二遮挡条510b、与第一遮挡条510a连接的多个遮挡块(例如包括：第十一遮挡块531、第十三遮挡块533)、与第二遮挡条510b连接的多个遮挡块(例如包括：第十二遮挡块532、第十三遮挡块533和第十四遮挡块534)。第一遮挡条510a和第二遮挡条510b可以各自大致沿第二方向D2延伸，第一遮挡条510a和第二遮挡条510b可以沿第一方向D1间隔排布。
在一些示例中，如图17所示，第十一遮挡块531的位置和形状可以与出射第一颜色光的第一发光元件的第一阳极的位置和形状相近。第十二遮挡块532的位置和形状可以与出射第二颜色光的第一发光元件的第二阳极的位置和形状相近。第十三遮挡块533的位置和形状可以与出射第三颜色光的第一发光元件的第三阳极的位置和形状相近。第十四遮挡块534的位置和形状与出射第四颜色光的第一发光元件的第四阳极的位置和形状相近。
在一些示例中，连接层的至少一条第一连接线的沿第二方向D2的延伸部分在衬底的正投影可以位于遮挡层的第一遮挡条或第二遮挡条在衬底的正投影范围内。遮挡层的图案可以与第一连接线的走向匹配。遮挡层的遮挡条的延伸方向平行于第一方向D1、或者第二方向D2，或者可以与第一方向D1和第二方向D2均交叉。遮挡条可以为直线型，或者可以为弯曲弧线型。然而，本实施例对此并不限定。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
图18A至图18D为本公开至少一实施例的第一显示区的局部示意图。图18A示意了第一显示区的沿第二方向D2设置的两个像素单元(包括八个第一发光元件，所述八个第一发光元件电连接的第一像素电路位于第二显示区)的结构。每个像素单元可以包括四个第一发光元件，四个第一发光元件可以沿第一方向D1设置。图18A示意了形成像素定义层后的第一显示区的局部结构。图18B示意了形成阳极层后的第一显示区的局部结构。图18C示意了形成连接层后的第一显示区的局部结构。图18D示意了形成遮挡层后的第一显示区的局部结构。
在一些示例中，如图18A至图18D所示，遮挡层可以包括沿第一方向D1延伸的遮挡条510以及与遮挡条510连接的第一遮挡块511、第二遮挡块512、第三遮挡块513和第四遮挡块514。例如，第一遮挡块511可以大致呈水滴性，第三遮挡块513可以大致呈圆形，第二遮挡块512和第四遮挡块514可以大致呈椭圆形。第一遮挡块511和第三遮挡块513可以沿第二方向D2位于遮挡条510的一侧，第二遮挡块512和第四遮挡块514可以沿第二方向D2位于遮挡条510的另一侧。
在一些示例中，如图18A至图18D所示，遮挡层可以位于连接层靠近衬底的一侧。连接层包括多条第一连接线521。第一连接线521的沿第一方向D1的延伸部分在衬底的正投影位于遮挡条510在衬底的正投影范围内。出射第一颜色光的第一发光元件311的第一阳极31的位置和形状可以与第一遮挡块511对应，出射第二颜色光的第一发光元件312的第二阳极32的位置和形状可以与第二遮挡块512对应，出射第三颜色光的第一发光元件313的第三阳极33的位置和形状可以与第三遮挡块513对应，出射第四颜色光的第一发光元件314的第四阳极34的位置和形状可以与第四遮挡块514对应。
本示例中，第一发光元件至第四发光元件的排布方式不同于前述实施例。关于本实施例的显示基板的其余结构可以参照前述实施例的说明，故于此不再赘述。
本实施例还提供一种显示基板的制备方法，显示基板包括第一区域和位于第一区域至少一侧的第二区域。所述制备方法包括：在第一区域的衬底上形成透光结构层，在第二区域的衬底上形成电路结构层；在电路结构层和透光结构层远离衬底的一侧形成发光结构层，发光结构层至少包括位于第一区域的多个第一发光元件；在第一区域形成发光结构层的图案化的阴极。其中，电路结构层至少包括多个第一像素电路；透光结构层包括：遮挡层和至少一个连接层，至少一个连接层包括多条第一连接线，多条第一连接线中的至少一条第一连接线从第一区域延伸至第二区域。遮挡层与至少一个连接层在衬底的正投影至少部分交叠。第一区域的多个第一发光元件中的至少一个第一发光元件通过至少一条第一连接线与第二区域的多个第一像素电路中的至少一个第一像素电路电连接。遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在衬底上的正投影与遮挡层在衬底上的正投影至少部分重叠。
在一些示例性实施方式中，在第一区域的衬底上形成透光结构层，在第二区域的衬底上形成电路结构层，包括：在第二区域的衬底形成半导体层，半导体层至少包括：第一像素电路的晶体管的有源层；同步在第一区域形成遮挡层并在第二区域形成第二导电层，第二导电层包括：第一像素电路的晶体管的栅电极和存储电容的第一极板；同步在第一区域形成连接层并在第二区域形成第三导电层，第三导电层包括：第一像素电路的存储电容的第二极板；在第二区域形成第四导电层，第四导电层包括：第一像素电路的晶体管的第一极和第二极。
关于本实施例的显示基板的制备过程可以参照前述实施例的说明，故于此不再赘述。
本公开实施例还提供一种显示装置，包括如上所述的显示基板。
图19为本公开至少一实施例的显示装置的示意图。如图19所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的非显示面一侧的传感器92。传感器92在显示基板91上的正投影与第一显示区A1存在交叠。
在一些示例中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (17)
1.一种显示基板，其特征在于，包括：
衬底，包括第一区域和位于所述第一区域区至少一侧的第二区域；
电路结构层，位于所述第二区域，至少包括多个第一像素电路；
透光结构层，位于所述第一区域，包括：遮挡层和至少一个连接层；所述至少一个连接层包括多条第一连接线，所述多条第一连接线中的至少一条第一连接线从所述第一区域延伸至所述第二区域；所述遮挡层与所述至少一个连接层在所述衬底的正投影至少部分交叠；
发光结构层，位于所述电路结构层和所述透光结构层远离所述衬底的一侧，至少包括位于所述第一区域的多个第一发光元件；所述第一区域的多个第一发光元件中的至少一个第一发光元件通过所述至少一条第一连接线与所述第二区域的多个第一像素电路中的至少一个第一像素电路电连接；
所述发光结构层包括位于所述第一区域的图案化的阴极；所述遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在所述衬底上的正投影与所述遮挡层在所述衬底上的正投影至少部分重叠。
2.根据权利要求1所述的显示基板，其特征在于，所述遮挡层位于所述至少一个连接层靠近所述衬底的一侧。
3.根据权利要求1所述的显示基板，其特征在于，所述至少一个连接层的材料为金属材料或者氧化物材料。
4.根据权利要求1所述的显示基板，其特征在于，所述遮挡层包括：沿第一方向延伸的遮挡条、以及与所述遮挡条连接的多个遮挡块；
在所述第一区域内，所述至少一个连接层的至少一条第一连接线沿所述第一方向的延伸部分在所述衬底的正投影位于所述遮挡条在所述衬底的正投影的范围内。
5.根据权利要求1所述的显示基板，其特征在于，所述第一区域包括：第一子区域和第二子区域，所述第二子区域位于所述第一子区域的至少一侧；
所述第二子区域的遮挡层包括：沿第一方向延伸的遮挡条以及与所述遮挡条连接的多个遮挡块；所述第一子区域的遮挡层包括：独立设置的多个遮挡块。
6.根据权利要求5所述的显示基板，其特征在于，所述第二子区域内的至少一个第一发光元件电连接的第一连接线的材料与所述第一子区域内的至少一个第一发光元件电连接的第一连接线的材料不同。
7.根据权利要求4至6中任一项所述的显示基板，其特征在于，所述遮挡条与所连接的所述多个遮挡块为一体结构。
8.根据权利要求1所述的显示基板，其特征在于，所述发光结构层还包括：位于所述第一区域的图案化的阳极，所述第一区域的阳极在所述衬底的正投影位于所述遮挡层在所述衬底的正投影的范围内。
9.根据权利要求1所述的显示基板，其特征在于，所述电路结构层包括：设置在所述衬底上的第一导电层、半导体层、第二导电层、第三导电层、第四导电层和第五导电层；
所述遮挡层与所述第一导电层、所述第二导电层、所述第三导电层、所述第四导电层和所述第五导电层中的一个膜层同层设置，所述至少一个连接层与所述遮挡层位于不同膜层。
10.根据权利要求9所述的显示基板，其特征在于，所述电路结构层还包括：位于所述第四导电层远离所述衬底一侧的第一透明导电层、第二透明导电层和第三透明导电层；
所述至少一个连接层与所述第一透明导电层、所述第二透明导电层和所述第三透明导电层中的至少一个膜层同层设置。
11.根据权利要求1所述的显示基板，其特征在于，所述第一区域的多个第一发光元件包括出射第一颜色光的第一发光元件、出射第二颜色光的第一发光元件、出射第三颜色光的第一发光元件和出射第四颜色光的第一发光元件；
所述遮挡层至少包括：第一遮挡块、第二遮挡块、第三遮挡块和第四遮挡块；所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块沿第一方向设置；
所述出射第一颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第一遮挡块在所述衬底的正投影范围内，所述出射第二颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第二遮挡块在所述衬底的正投影范围内，所述出射第三颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第三遮挡块在所述衬底的正投影范围内，所述出射第四颜色光的第一发光元件的阳极在所述衬底的正投影位于所述第四遮挡块在所述衬底的正投影范围内。
12.根据权利要求11所述的显示基板，其特征在于，所述遮挡层还包括：连接所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块的遮挡条；所述第一遮挡块、所述第二遮挡块和所述第三遮挡块在第二方向上位于所述遮挡条的一侧，所述第四遮挡块在所述第二方向上位于所述遮挡条的另一侧；所述第二方向与所述第一方向交叉。
13.根据权利要求11所述的显示基板，其特征在于，所述遮挡层还包括：连接所述第一遮挡块、所述第二遮挡块、所述第三遮挡块和所述第四遮挡块的遮挡条；所述第一遮挡块和所述第三遮挡块在第二方向上位于所述遮挡条的一侧，所述第二遮挡块和所述第四遮挡块在所述第二方向上位于所述遮挡条的另一侧；所述第二方向与所述第一方向交叉。
14.根据权利要求1所述的显示基板，其特征在于，所述遮挡层位于所述至少一个连接层远离所述衬底的一侧；所述遮挡层包括镂空部，所述至少一条第一连接线通过阳极连接过孔与所述第一发光元件的阳极电连接，所述阳极连接过孔在所述衬底的正投影位于所述镂空部的正投影范围内。
15.一种显示装置，其特征在于，包括如权利要求1至14中任一项所述的显示基板、以及位于所述显示基板的非显示面一侧的传感器，所述传感器在所述显示基板的正投影与所述显示基板的第一区域存在交叠。
16.一种显示基板的制备方法，其特征在于，所述显示基板包括第一区域和位于所述第一区域至少一侧的第二区域，所述制备方法包括：
在所述第一区域的衬底上形成透光结构层，在所述第二区域的衬底上形成电路结构层；所述电路结构层至少包括多个第一像素电路；所述透光结构层包括：遮挡层和至少一个连接层，所述至少一个连接层包括多条第一连接线，所述多条第一连接线中的至少一条第一连接线从所述第一区域延伸至所述第二区域；所述遮挡层与所述至少一个连接层在所述衬底的正投影至少部分交叠；
在所述电路结构层和透光结构层远离所述衬底的一侧形成发光结构层，所述发光结构层至少包括位于所述第一区域的多个第一发光元件；所述第一区域的多个第一发光元件中的至少一个第一发光元件通过所述至少一条第一连接线与所述第二区域的多个第一像素电路中的至少一个第一像素电路电连接；
在所述第一区域形成所述发光结构层的图案化的阴极；所述遮挡层配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在所述衬底上的正投影与所述遮挡层在所述衬底上的正投影至少部分重叠。
17.根据权利要求16所述的制备方法，其特征在于，在所述第一区域的衬底上形成透光结构层，在所述第二区域的衬底上形成电路结构层，包括：
在所述第二区域的衬底形成半导体层，所述半导体层至少包括：第一像素电路的晶体管的有源层；
同步在所述第一区域形成遮挡层并在所述第二区域形成第二导电层，所述第二导电层包括：所述第一像素电路的晶体管的栅电极和存储电容的第一极板；
同步在所述第一区域形成连接层并在所述第二区域形成第三导电层，所述第三导电层包括：所述第一像素电路的存储电容的第二极板；
在所述第二区域形成第四导电层，所述第四导电层包括：所述第一像素电路的晶体管的第一极和第二极。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211160598.1A CN115497998A (zh) | 2022-09-22 | 2022-09-22 | 显示基板及其制备方法、显示装置 |
| PCT/CN2023/113072 WO2024060884A1 (zh) | 2022-09-22 | 2023-08-15 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211160598.1A CN115497998A (zh) | 2022-09-22 | 2022-09-22 | 显示基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115497998A true CN115497998A (zh) | 2022-12-20 |
Family
ID=84469873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211160598.1A Pending CN115497998A (zh) | 2022-09-22 | 2022-09-22 | 显示基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115497998A (zh) |
| WO (1) | WO2024060884A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024060884A1 (zh) * | 2022-09-22 | 2024-03-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108962955B (zh) * | 2018-07-23 | 2021-04-30 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
| TWI729862B (zh) * | 2020-06-22 | 2021-06-01 | 友達光電股份有限公司 | 有機發光面板及其製作方法 |
| CN111710707B (zh) * | 2020-06-30 | 2023-04-28 | 湖北长江新型显示产业创新中心有限公司 | 一种显示面板和显示装置 |
| CN113871420A (zh) * | 2020-06-30 | 2021-12-31 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| WO2022141643A1 (zh) * | 2021-01-04 | 2022-07-07 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| CN113299859B (zh) * | 2021-05-24 | 2022-08-26 | 合肥维信诺科技有限公司 | 显示面板、显示面板制备方法及显示装置 |
| CN113725272A (zh) * | 2021-08-30 | 2021-11-30 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN113763874B (zh) * | 2021-09-16 | 2023-09-26 | 京东方科技集团股份有限公司 | 显示基板及显示装置 |
| CN114005859A (zh) * | 2021-10-29 | 2022-02-01 | 京东方科技集团股份有限公司 | 一种显示面板和显示装置 |
| CN114464657A (zh) * | 2022-01-25 | 2022-05-10 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN115497998A (zh) * | 2022-09-22 | 2022-12-20 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2022
- 2022-09-22 CN CN202211160598.1A patent/CN115497998A/zh active Pending
-
2023
- 2023-08-15 WO PCT/CN2023/113072 patent/WO2024060884A1/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024060884A1 (zh) * | 2022-09-22 | 2024-03-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2024060884A1 (zh) | 2024-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US8963137B2 (en) | Organic light-emitting display device and method of fabricating the same | |
| KR102124025B1 (ko) | 유기발광다이오드 표시장치 및 그 제조방법 | |
| US10411074B2 (en) | Display device substrate, organic light-emitting display device including the same, and method of manufacturing the same | |
| CN111863929B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114373774A (zh) | 显示基板及其制备方法、显示装置 | |
| EP3840052B1 (en) | Display device and manufacturing method of same | |
| CN113725272A (zh) | 显示基板及其制备方法、显示装置 | |
| CN215578569U (zh) | 显示基板和显示装置 | |
| CN113964109A (zh) | 显示基板及其制备方法、显示装置 | |
| US20220393122A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
| CN113707704A (zh) | 显示基板和显示装置 | |
| WO2024060884A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN113555400A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023246379A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20230363241A1 (en) | Display Substrate, Manufacturing Method Thereof, and Display Device | |
| WO2022178827A1 (zh) | 显示基板及其制备方法、显示装置 | |
| US20230180521A1 (en) | Display Substrate, Preparation Method thereof, and Display Apparatus | |
| US20240099072A1 (en) | Display device and method for manufacturing the same | |
| US20240138210A1 (en) | Display substrate, preparation method therefor, and display device | |
| CN113793856B (zh) | 显示基板及其制备方法、显示装置 | |
| US20230359300A1 (en) | Touch Display Substrate, Manufacturing Method Therefor, and Touch Display Device | |
| US20230247866A1 (en) | Display substrate and preparation method therefor, and display apparatus | |
| US20240122032A1 (en) | Display Substrate, Preparation Method Thereof, and Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |