CN113793856B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN113793856B CN113793856B CN202111068296.7A CN202111068296A CN113793856B CN 113793856 B CN113793856 B CN 113793856B CN 202111068296 A CN202111068296 A CN 202111068296A CN 113793856 B CN113793856 B CN 113793856B
- Authority
- CN
- China
- Prior art keywords
- conductive layer
- sub
- layer
- substrate
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 171
- 238000002360 preparation method Methods 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 410
- 230000036961 partial effect Effects 0.000 description 26
- 239000003990 capacitor Substances 0.000 description 25
- 230000008569 process Effects 0.000 description 21
- 238000003860 storage Methods 0.000 description 20
- 239000010408 film Substances 0.000 description 17
- 238000002834 transmittance Methods 0.000 description 17
- 239000010409 thin film Substances 0.000 description 14
- 238000000059 patterning Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 10
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 9
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 101150037603 cst-1 gene Proteins 0.000 description 8
- 239000000470 constituent Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 239000012044 organic layer Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 229910010272 inorganic material Inorganic materials 0.000 description 6
- 239000011147 inorganic material Substances 0.000 description 6
- -1 acryl Chemical group 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 4
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板，包括：衬底基板。衬底基板包括第一显示区，第一显示区包括透光区以及至少一个子显示区。在垂直于显示基板的平面内，子显示区的显示基板至少包括：设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层以及透明导电层。透明导电层与第三导电层直接接触，且透明导电层覆盖第三导电层。
Description
技术领域
本文涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，显示设备上通常会安装摄像头来满足拍摄需求。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开实施例提供一种显示基板及其制备方法、显示装置。
一方面，本公开实施例提供一种显示基板，包括：衬底基板。衬底基板包括第一显示区，第一显示区包括透光区以及至少一个子显示区。在垂直于显示基板的平面内，子显示区的显示基板至少包括：设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层以及透明导电层。透明导电层与第三导电层直接接触，且透明导电层覆盖第三导电层。
在一些示例性实施方式中，所述半导体层和第一导电层之间设置第一绝缘层，所述第一导电层和第二导电层之间设置第二绝缘层，所述第二导电层和第三导电层之间设置第三绝缘层。在垂直于所述显示基板的平面内，所述透光区的显示基板包括：设置在所述衬底基板上的第一绝缘层、第二绝缘层、第三绝缘层以及透明导电层。
在一些示例性实施方式中，所述子显示区的显示基板还包括：位于所述透明导电层远离所述衬底基板一侧的阳极层。所述透明导电层和所述阳极层之间至少设置第一无机绝缘层。所述子显示区的第一无机绝缘层和阳极层之间至少设置一个有机绝缘层，所述有机绝缘层在所述衬底基板的正投影与所述透光区没有交叠。
在一些示例性实施方式中，所述第一显示区设置有多个第一子像素、沿第一方向延伸的多条第一信号线和沿第二方向延伸的多条第二信号线；所述第一方向与第二方向交叉。所述多个第一子像素位于所述至少一个子显示区，所述多个第一子像素的至少一个第一子像素包括发光元件以及与所述发光元件连接的像素电路，所述像素电路与所述多条第一信号线中的至少一条第一信号线和所述多条第二信号线中的至少一条第二信号线电连接。所述第一信号线和第二信号线位于所述透明导电层。
在一些示例性实施方式中，所述至少一条第一信号线包括多条第一子信号线，相邻第一子信号线通过所述像素电路电连接。
在一些示例性实施方式中，所述多条第一信号线包括以下至少之一：扫描线、复位信号线、初始电压线、发光控制线、第一连接线。所述多条第二信号线包括以下至少之一：数据线、第一电源线。
在一些示例性实施方式中，所述第一连接线和所述第一电源线均与所述像素电路连接，所述第一连接线和第一电源线在所述第一显示区形成传输第一电压信号的网状走线结构。
在一些示例性实施方式中，所述衬底基板还包括：位于所述第一显示区至少一侧的第二显示区、以及至少部分围绕所述第一显示区和所述第二显示区的周边区。所述第二显示区设置有沿所述第一方向延伸的多条第三信号线和沿所述第二方向延伸的多条第四信号线。所述多条第一信号线中的至少一条第一信号线与所述多条第三信号线中的至少一条第三信号线连接，所述多条第二信号线中的至少一条第二信号线与所述多条第四信号线中的至少一条第四信号线连接。所述至少一条第三信号线位于所连接的第一信号线靠近所述衬底基板的一侧，所述至少一条第四信号线位于所连接的第二信号线靠近所述衬底基板的一侧。
在一些示例性实施方式中，所述至少一条第三信号线位于所述第一导电层或第二导电层，所述至少一条第四信号线位于所述第三导电层。
在一些示例性实施方式中，所述第二显示区还设置有多个第二子像素；所述多个第二子像素中的至少一个第二子像素的像素电路与至少一条第三信号线和至少一条第四信号线连接。
另一方面，本公开实施例提供一种显示装置，包括如上所述的显示基板。
另一方面，本公开实施例还提供一种显示基板的制备方法，包括：在衬底基板的第一显示区的子显示区的衬底基板上依次形成半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层以及透明导电层；其中，所述透明导电层与第三导电层直接接触，且所述透明导电层覆盖所述第三导电层。
在一些示例性实施方式中，所述制备方法还包括：在所述衬底基板的第一显示区的透光区的衬底基板上依次形成第一绝缘层、第二绝缘层、第三绝缘层以及透明导电层。
在一些示例性实施方式中，所述制备方法还包括：在所述第一显示区的所述透明导电层远离所述衬底基板的一侧形成第一无机绝缘层；在所述第一显示区的所述第一无机绝缘层远离所述衬底基板的一侧形成至少一个有机绝缘层，并去掉所述第一显示区的透光区的有机绝缘层。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中一个或多个部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开至少一实施例的显示基板的示意图；
图2为本公开至少一实施例的像素电路的等效电路图；
图3为图2提供的像素电路的工作时序图；
图4为本公开至少一实施例的显示基板的局部示意图；
图5为本公开至少一实施例的第一显示区的局部平面示意图；
图6为图5中沿O-O’方向的局部剖面示意图；
图7为图5中沿Q-Q’方向的局部剖面示意图；
图8为本公开至少一实施例的形成半导体层后的第一显示区的局部平面示意图；
图9为本公开至少一实施例的形成第一导电层后的第一显示区的局部平面示意图；
图10为本公开至少一实施例的形成第二导电层后的第一显示区的局部平面示意图；
图11为本公开至少一实施例的形成第三绝缘层后的第一显示区的局部平面示意图；
图12为本公开至少一实施例的形成第三导电层后的第一显示区的局部平面示意图；
图13为本公开至少一实施例的形成透明导电层后的第一显示区的局部平面示意图；
图14为本公开至少一实施例的形成第四绝缘层后的第一显示区的局部平面示意图；
图15为本公开至少一实施例的形成第一平坦层后的第一显示区的局部平面示意图；
图16为本公开至少一实施例的形成阳极层后的第一显示区的局部平面示意图；
图17为本公开至少一实施例的透明导电层、第四绝缘层、第一平坦层和阳极层的制备过程示意图；
图18为本公开至少一实施例的显示装置的示意图。
具体实施方式
下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。
在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。
本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。
本公开至少一实施例提供一种显示基板，包括：衬底基板。衬底基板包括第一显示区，第一显示区包括透光区以及至少一个子显示区。在垂直于显示基板的平面内，子显示区的显示基板至少包括：设置在衬底基板上的半导体层、第一导电层、第二导电层、第三导电层以及透明导电层。透明导电层与第三导电层直接接触，且透明导电层覆盖第三导电层。
本实施例提供的显示基板，通过设置透明导电层与第三导电层直接接触，且透明导电层覆盖第三导电层，可以利用透明导电层排布信号线，从而提高第一显示区的光透过率，并防止光线衍射。
在一些示例性实施方式中，半导体层和第一导电层之间设置第一绝缘层，第一导电层和第二导电层之间设置第二绝缘层，第二导电层和第三导电层之间设置第三绝缘层。在垂直于显示基板的平面内，透光区的显示基板包括：设置在衬底基板上的第一绝缘层、第二绝缘层、第三绝缘层以及透明导电层。在本示例中，透光区没有设置非透光导电层，可以提高透光区的光透过率。
在一些示例性实施方式中，子显示区的显示基板还包括：位于透明导电层远离衬底基板一侧的阳极层。透明导电层和阳极层之间至少设置第一无机绝缘层。子显示区的第一无机绝缘层和阳极层之间至少设置一个有机绝缘层，有机绝缘层在衬底基板的正投影与透光区没有交叠。在本示例中，在透明导电层上覆盖第一无机绝缘层，可以避免在阳极层的制备过程中对透明导电层产生腐蚀；而且，将透光区的有机绝缘层去除，可以提高透光区的光透过率，并降低透过光线的黄度。
在一些示例性实施方式中，第一显示区设置有多个第一子像素、沿第一方向延伸的多条第一信号线和沿第二方向延伸的多条第二信号线。第一方向与第二方向交叉。例如，第一方向垂直于第二方向。多个第一子像素位于子显示区，至少一个第一子像素包括发光元件以及与发光元件连接的像素电路，像素电路与至少一条第一信号线和至少一条第二信号线电连接。第一信号线和第二信号线位于透明导电层。在本示例中，通过将第一显示区的第一信号线和第二信号线排布在透明导电层，可以提高第一显示区的光透过率，并防止光线衍射。
在一些示例性实施方式中，至少一条第一信号线包括多条第一子信号线，相邻第一子信号线通过像素电路电连接。在一些示例中，第一信号线包括的第一子信号线位于透光区，并延伸至子显示区与像素电路电连接。然而，本实施例对此并不限定。
在一些示例性实施方式中，多条第一信号线包括以下至少之一：扫描线、复位信号线、初始电压线、发光控制线、第一连接线。多条第二信号线包括以下至少之一：数据线、第一电源线。其中，第一电源线配置为提供第一电压信号(例如，高电位信号)。第一连接线可以与第一电源线电连接，实现第一电压信号的传输。
在一些示例性实施方式中，第一连接线和第一电源线均与像素电路连接。第一连接线和第一电源线在第一显示区形成传输第一电压信号的网状走线结构。在本示例中，第一电压信号可以通过网状走线结构在第一显示区实现传输，可以防止产生IR压降(Drop)。
在一些示例性实施方式中，衬底基板还包括：位于第一显示区至少一侧的第二显示区、以及至少部分围绕第一显示区和第二显示区的周边区。第二显示区设置有沿第一方向延伸的多条第三信号线和沿第二方向延伸的多条第四信号线。至少一条第一信号线与至少一条第三信号线连接，至少一条第二信号线与至少一条第四信号线连接。第三信号线位于所连接的第一信号线靠近衬底基板的一侧，第四信号线位于所连接的第二信号线靠近衬底基板的一侧。例如，第三信号线可以位于第一导电层或第二导电层，第四信号线可以位于第三导电层。然而，本实施例对此并不限定。
下面通过一些示例对本实施例的方案进行举例说明。
图1为本公开至少一实施例的显示基板的示意图。在一些示例性实施方式中，如图1所示，显示基板包括显示区域AA和围绕在显示区AA周边的周边区BB。显示基板的显示区域AA可以包括：第一显示区A1和位于第一显示区A1至少一侧的第二显示区A2。在一些示例中，第一显示区A1可以称为屏下摄像头(UDC，Under Display Camera)区域，第二显示区A2可以称为正常显示区。例如，感光传感器(如，摄像头)等硬件在显示基板上的正投影可以位于显示基板的第一显示区A1内。在一些示例中，如图1所示，第一显示区A1可以为圆形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区A1的尺寸。然而，本实施例对此并不限定。在另一些示例中，第一显示区可以为矩形，感光传感器在显示基板上的正投影的尺寸可以小于或等于第一显示区的内切圆的尺寸。
在一些示例性实施方式中，如图1所示，第一显示区A1可以位于显示区域AA的顶部正中间位置。然而，本实施例对此并不限定。例如，第一显示区可以位于显示区域的左上角或者右上角等其他位置。
在一些示例性实施方式中，如图1所示，显示区域AA可以为矩形，例如圆角矩形。第一显示区A1可以为圆形或椭圆形。然而，本实施例对此并不限定。例如，第一显示区可以为矩形、五边形等其他形状。
在一些示例性实施方式中，显示区域设置有多个子像素。至少一个子像素包括像素电路和发光元件。像素电路配置为驱动所连接的发光元件。例如，像素电路配置为提供驱动电流以驱动发光元件发光。在一些示例中，发光元件可以为有机发光二极管(OLED)，发光元件在其对应的像素电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。
在一些示例性实施方式中，显示区域的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。在一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。
在一些示例性实施方式中，子像素的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。
在一些示例性实施方式中，子像素可以包括：像素电路以及与像素电路电连接的发光元件。像素电路可以包括多个晶体管和至少一个电容，例如，像素电路可以为3T1C(3个晶体管和1个电容)结构、7T1C(7个晶体管和1个电容)结构或者5T1C(5个晶体管和1个电容)结构。在一些示例中，发光元件可以为OLED器件。发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的像素电路电连接。然而，本实施例对此并不限定。
图2为本公开至少一实施例的像素电路的等效电路图。图3为图2提供的像素电路的工作时序图。
在一些示例性实施方式中，如图2所示，本示例性实施例的像素电路可以包括：六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL包括阳极、阴极以及位于阳极和阴极之间的有机发光层。
在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。像素电路中采用相同类型的晶体管可以简化工艺流程，减少显示基板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。
在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在一些示例性实施方式中，如图2所示，像素电路与扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、初始信号线INIT、第一复位控制线RST1和第二复位控制线RST2电连接。在一些示例中，第一电源线PL1配置为向像素电路提供恒定的第一电压信号VDD，第二电源线PL2配置为向像素电路提供恒定的第二电压信号VSS，并且第一电压信号VDD大于第二电压信号VSS。扫描线GL配置为向像素电路提供扫描信号SCAN，数据线DL配置为向像素电路提供数据信号DATA，发光控制线EML配置为向像素电路提供发光控制信号EM，第一复位控制线RST1配置为向像素电路提供第一复位控制信号RESET1，第二复位控制线RST2配置为向像素电路提供第二复位信号RESET2。在一些示例中，在一行像素电路中，第二复位控制线RST2可以与扫描线GL相连，以被输入扫描信号SCAN。即，第n行像素电路接收的第二复位信号RESET2(n)为第n行像素电路接收的扫描信号SCAN(n)。然而，本实施例对此并不限定。例如，第二复位控制信号线RST2可以被输入不同于扫描信号SCAN的第二复位控制信号RESET2。在一些示例中，在第n行像素电路中，第一复位控制线RST1可以与第n-1行像素电路的扫描线GL连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。如此，可以减少显示基板的信号线，实现显示基板的窄边框。
在一些示例性实施方式中，如图2所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号VDD、第二电压信号VSS等信号的控制下输出驱动电流以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与初始信号线INIT电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与初始信号线INIT电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电极与驱动晶体管T3的栅极电连接，存储电容Cst的第二电极与第一电源线PL1电连接。在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。
下面参照图3对图2所示的像素电路的工作过程进行说明。其中，以图2所示的像素电路包括的多个晶体管均为P型晶体管为例进行说明。
在一些示例性实施方式中，如图2和图3所示，在一帧显示时间段，像素电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。
第一阶段S1，称为复位阶段。第一复位控制线RST1提供的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，初始信号线INIT提供的初始信号Vinit被提供至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL提供的扫描信号SCAN为高电平信号，发光控制线EML提供的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。
第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL提供的扫描信号SCAN为低电平信号，第一复位控制线RST1提供的第一复位控制信号RESET1和发光控制线EML提供的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第二电极为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2提供至第一节点N2，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第二电极(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得初始信号线INIT提供的初始信号Vinit提供至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML提供的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。
第三阶段S3，称为发光阶段。发光控制信号线EML提供的发光控制信号EM为低电平信号，扫描线GL提供的扫描信号SCAN和第一复位控制线RST1提供的第一复位控制信号RESET1为高电平信号。发光控制信号线EML提供的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的第一电压信号VDD通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极提供驱动电压，驱动发光元件EL发光。
在像素电路的驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：
I＝K×(Vgs-Vth)2＝K×[(VDD-Vdata+|Vth|)-Vth]2＝K×[(VDD-Vdata)]2；
其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，VDD为第一电源线PL1输出的第一电压信号。
由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的像素电路可以较好地补偿驱动晶体管T3的阈值电压。
图4为本公开至少一实施例的显示基板的局部示意图。在一些示例性实施方式中，如图4所示，第一显示区A1包括：透光区A12和多个子显示区A11。子显示区A11周边由透光区A12围绕。第一显示区A1设置有多个第一子像素PX1、沿第一方向X延伸的多条第一信号线L1、以及沿第二方向Y延伸的多条第二信号线L2。第二显示区A2设置有多个第二子像素PX2、沿第一方向X延伸的多条第三信号线L3以及沿第二方向Y延伸的多条第四信号线L4。其中，第一方向X与第二方向Y交叉，例如第一方向X垂直于第二方向Y。
在一些示例性实施方式中，如图4所示，多个第一子像素PX1设置在第一显示区A1的多个子显示区A11。例如，一个子显示区A11设置一个第一子像素PX1。相邻第一子像素PX1之间即为透光区A12。然而，本实施例对此并不限定。本示例通过将第一子像素设置在子显示区，并将子显示区的相邻区域设置为透光区，可以提高第一显示区的光透过率。
在一些示例性实施方式中，如图4所示，在第一显示区A1，多条第一信号线L1沿第一方向X延伸，并沿第二方向Y依次排布。第一信号线L1与沿第一方向X排布的多个第一子像素的像素电路电连接。多条第二信号线L2沿第二方向Y延伸，并沿第一方向X依次排布。第二信号线L2与沿第二方向Y排布的多个第一子像素PX1的像素电路电连接。在第二显示区A2，多条第三信号线L3沿第一方向X延伸，并沿第二方向Y依次排布。第三信号线L3与沿第一方向X排布的多个第二子像素PX2的像素电路电连接。多条第四信号线L4沿第二方向Y延伸，并沿第一方向X依次排布。第四信号线L4与沿第二方向Y排布的多个第二子像素PX2的像素电路电连接。
在一些示例性实施方式中，如图4所示，第一显示区A1的多条第一信号线L1与第二显示区A2的多条第三信号线L3连接。第一显示区A1的多条第二信号线L2与第二显示区A2的多条第四信号线L4连接。在一些示例中，第一显示区A1的第一信号线L1可以包括沿第一方向X延伸的多个第一子信号线。多个第一子信号线可以位于沿第一方向X依次位于透光区A12，相邻第一子信号线可以通过位于子显示区A11的第一子像素的像素电路电连接。第二显示区A2的至少一条第三信号线L3可以包括沿第一方向X延伸的两条第三子信号线。所述两条第三子信号线可以通过第一显示区A1的一条第一信号线L1电连接。第二显示区A2的至少一条第四信号线L4可以包括沿第二方向Y延伸的两条第四子信号线。所述两条第四子信号线可以通过第一显示区A1的一条第二信号线L2电连接。在一些示例中，第一信号线L1和第二信号线L2可以位于第三信号线L3和第四信号线L4远离衬底基板的一侧。然而，本实施例对此并不限定。
在一些示例性实施方式中，多条第一信号线L1可以包括：扫描线GL、初始信号线INIT、第一复位控制线RST1、发光控制信号线EML、以及第一连接线404。多条第二信号线L2可以包括：数据线DL、第一电源线PL1。然而，本实施例对此并不限定。
图5为本公开至少一实施例的第一显示区的局部平面示意图。图5中示意了一个子显示区以及周边的部分透光区，该子显示区设置一个第一子像素。图6为图5中沿O-O’方向的局部剖面示意图。图7为图5中沿Q-Q’方向的局部剖面示意图。在本示例中，
在一些示例性实施方式中，如图5至图7所示，在垂直于显示基板的平面内，第一显示区的子显示区A11的显示基板可以包括：在衬底基板10上依次设置的半导体层、第一导电层、第二导电层、第三导电层、透明导电层以及阳极层。半导体层和第一导电层之间设置有第一绝缘层11，第一导电层和第二导电层之间设置有第二绝缘层12，第二导电层和第三导电层之间设置有第三绝缘层13，透明导电层和阳极层之间设置有第四绝缘层14和第一平坦层15。在阳极层远离衬底基板10的一侧设置有像素界定层16、有机发光层、阴极层和封装层。在一些示例中，第一绝缘层11至第四绝缘层14可以为无机绝缘层，第一平坦层15可以为有机绝缘层。例如，第一绝缘层11和第二绝缘层12还可以称为栅绝缘(GI)层，第三绝缘层13还可以称为层间绝缘层(ILD)，第四绝缘层14还可以称为钝化(PVX)层。然而，本实施例对此并不限定。
本示例中，第四绝缘层14即为前述的第一无机绝缘层，第一平坦层15即为前述的有机绝缘层。
在一些示例性实施方式中，如图5至图7所示，在垂直于显示基板的平面内，第一显示区的透光区A12的显示基板可以包括：在衬底基板10上依次设置的第一绝缘层11、第二绝缘层12、第三绝缘层13、透明导电层以及第四绝缘层14。在本示例中，透光区仅设置透明导电层实现信号传输，去除其余导电层，可以提高透光区的光透光率，降低光线散射。而且，透光区的第一平坦层被去除，可以大幅度提升光透过率，并降低透过光线的黄度。
图8为本公开至少一实施例的形成半导体层后的第一显示区的局部平面示意图。图9为本公开至少一实施例的形成第一导电层后的第一显示区的局部平面示意图。图10为本公开至少一实施例的形成第二导电层后的第一显示区的局部平面示意图。图11为本公开至少一实施例的形成第三绝缘层后的第一显示区的局部平面示意图。图12为本公开至少一实施例的形成第三导电层后的第一显示区的局部平面示意图。图13为本公开至少一实施例的形成透明导电层后的第一显示区的局部平面示意图。图14为本公开至少一实施例的形成第四绝缘层后的第一显示区的局部平面示意图。图15为本公开至少一实施例的形成第一平坦层后的第一显示区的局部平面示意图。图16为本公开至少一实施例的形成阳极层后的第一显示区的局部平面示意图。在本示例中，以第一子像素的像素电路为图2所示的7T1C结构为例进行说明。
在一些示例性实施方式中，如图8所示，第一显示区的子显示区的半导体层可以包括：第一子像素的像素电路的多个晶体管的有源层，例如，第一复位晶体管T1的第一有源层T10、阈值补偿晶体管T2的第二有源层T20、驱动晶体管T3的第三有源层T30、数据写入晶体管T4的第四有源层T40、第一发光控制晶体管T5的第五有源层T50、第二发光控制晶体管T6的第六有源层T60、第二复位晶体管T7的第七有源层T70。图8所示的第七有源层T70为上一行像素电路的第二复位晶体管T7的有源层。其中，一个像素电路的第一有源层T10至第六有源层T60、以及上一行像素电路的第二复位晶体管的第七有源层T70可以为相互连接的一体结构。
在一些示例性实施方式中，半导体层的材料例如可以包括多晶硅。有源层可以包括至少一个沟道区和多个掺杂区。沟道区可以不掺杂杂质，并具有半导体特性。多个掺杂区可以在沟道区的两侧，并且掺杂有杂质，并因此具有导电性。杂质可以根据晶体管的类型而变化。在一些示例中，有源层的掺杂区可以被解释为晶体管的源电极或漏电极。晶体管之间的有源层的部分可以被解释为掺杂有杂质的布线，可以用于电连接晶体管。
在一些示例性实施方式中，如图9所示，第一显示区的子显示区域的第一导电层可以包括：第一子像素的像素电路的多个晶体管的栅极(例如，第一复位晶体管T1的栅极T13、阈值补偿晶体管T2的栅极T23、驱动晶体管T3的栅极T33、数据写入晶体管T4的栅极T43、第一发光控制晶体管T5的栅极T53、第二发光控制晶体管T6的栅极T63、第二复位晶体管T7的栅极T73)、像素电路的存储电容Cst的第一电极Cst-1。
在一些示例性实施方式中，存储电容Cst的第一电极Cst-1和驱动晶体管T3的栅极T33可以为一体结构。第一发光控制晶体管T5的栅极T53以及第二发光控制晶体管T6的栅极T63可以为一体结构。数据写入晶体管T4的栅极T43以及阈值补偿晶体管T2的栅极T23可以为一体结构。第一复位晶体管T1的栅极T13以及上一个像素电路的第二复位晶体管T7的栅极T73可以为一体结构。
在一些示例性实施方式中，如图10所示，第一显示区的子显示区的第二导电层可以包括：第一子像素的像素电路的存储电容Cst的第二电极Cst-2、初始连接线21。存储电容Cst的第二电极Cst-2在衬底基板上的正投影与第一电极Cst-1在衬底基板上的正投影存在重叠区域。第二电极Cst-2上设置有第一开口201，第一开口201暴露出覆盖第一电极Cst-1的第二绝缘层，且第一电极Cst-1在衬底基板上的正投影包含第一开口201在衬底基板上的正投影。在一些示例中，第一开口201配置为容置后续形成的第二过孔H7，第二过孔H7位于第一开口201内并暴露出第一电极Cst-1，使后续形成的阈值补偿晶体管T2的第一极T21与第一电极Cst-1电连接。
在一些示例性实施方式中，如图11所示，第一显示区的子显示区的第三绝缘层上开设有多个过孔，例如可以包括：多个第一过孔K1至K6、多个第二过孔H1至H7、以及多个第三过孔V1至V6。多个第三过孔V1至V6内的第三绝缘层13被刻蚀掉，暴露出第二导电层的表面；多个第二过孔H1至H7内的第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出的第一导电层的表面；多个第一过孔K1至K6内的第三绝缘层13、第二绝缘层12和第一绝缘层11被刻蚀掉，暴露出半导体层的表面。
在一些示例性实施方式中，如图12所示，第一显示区的子显示区的第三导电层可以包括：第一子像素的像素电路的多个晶体管的第一极和第二极(例如，第一复位晶体管T1的第一极T11、阈值补偿晶体管T2的第一极T21、数据写入晶体管T4的第一极T41、第一发光控制晶体管T5的第一极T51、第二发光控制晶体管T6的第二极T62、第二复位晶体管T7的第一极T71)、第一连接电极301a、第二连接电极301b、第三连接电极302a、第四连接电极302b、第五连接电极303a、第六连接电极303b、第七连接电极304a、第八连接电极304b、第九连接电极305a、第十连接电极305b、数据连接线306、以及第二连接线307。在一些示例中，数据连接线306和第二连接线307均沿第二方向Y延伸。数据连接线306和第二连接线307在第一方向X上相邻。
在一些示例性实施方式中，如图12所示，数据写入晶体管T4的第一极T41与数据连接线306可以为一体结构。第一发光控制晶体管T5的第一极T51与第二连接线307可以为一体结构。
在一些示例性实施方式中，如图12所示，第一复位晶体管T1的第一极T11通过第三过孔V2与初始连接线21电连接，还通过第一过孔K2与第一复位晶体管T1的第一有源层T10的第一掺杂区电连接。阈值补偿晶体管T2的第一极T21通过第一过孔K3与阈值补偿晶体管T2的第二有源层T20的第一掺杂区电连接，还通过第二过孔H7与存储电容Cst的第一电极Cst-1电连接。数据写入晶体管T4的第一极T41通过第一过孔K4与数据写入晶体管T4的第四有源层T40的第一掺杂区电连接。第一发光控制晶体管T5的第一极T51通过第一过孔K6与第一发光控制晶体管T5的第五有源层T50的第一掺杂区电连接。第二发光控制晶体管T6的第二极T62通过第一过孔K5与第二发光控制晶体管T6的第六有源层T60的第二掺杂区电连接。第二复位晶体管T7的第一极T71通过第一过孔K1与第二复位晶体管T7的第七有源层T70的第一掺杂区电连接。第二连接线307通过两个竖排设置的第三过孔V5与存储电容Cst的第二电极Cst-2电连接。在本示例中，“竖排设置”指沿第二方向Y依次设置。
在一些示例性实施方式中，如图12所示，第一连接电极301a通过第三过孔V3与初始连接线21的一端电连接，第二连接电极301b通过第三过孔V1与初始连接线21的另一端电连接。第三连接电极302a通过第二过孔H2与第一复位晶体管T1的栅极T13电连接，第四连接电极302b通过第二过孔H1与上一个像素电路的第七复位晶体管T7的栅极T73电连接。由于第一复位晶体管T1的栅极T13和上一个像素电路的第七复位晶体管T7的栅极T73为一体结构，第三连接电极302a和第四连接电极302b通过第一复位晶体管T1的栅极T13和上一个像素电路的第七复位晶体管T7的栅极T73实现电连接。第五连接电极303a通过第二过孔H4与数据写入晶体管T4的栅极T43电连接，第六连接电极303b通过第二过孔H3与阈值补偿晶体管T2的栅极T23电连接。由于数据写入晶体管T4的栅极T43和阈值补偿晶体管T2的栅极T23为一体结构，第五连接电极303a和第六连接电极303b可以通过数据写入晶体管T4的栅极T43和阈值补偿晶体管T2的栅极T23实现电连接。第七连接电极304a通过第三过孔V4与存储电容Cst的第二电极Cst-2的一端电连接，第八连接电极304b通过第三过孔V6与存储电容Cst的第二电极Cst-2的另一端电连接。第九连接电极305a通过第二过孔H6与第一发光控制晶体管T5的栅极T53电连接，第十连接电极305b通过第二过孔H5与第二发光控制晶体管T6的栅极T63电连接。由于第一发光控制晶体管T5的栅极T53和第二发光控制晶体管T6的栅极T63为一体结构，第九连接电极305a和第十连接电极305b可以通过第一发光控制晶体管T5的栅极T53和第二发光控制晶体管T6的栅极T63实现电连接。
在一些示例性实施方式中，如图13所示，在第一显示区的子显示区，透明导电层在衬底基板的正投影覆盖第三导电层在衬底基板的正投影。透明导电层和第三导电层直接接触。第一显示区的子显示区的透明导电层可以包括：多个第一子信号线(例如，初始子信号线401a和401b、第一复位控制子信号线402a和402b、扫描子信号线403a和404b、第一电源子连接线404a和404b、发光控制子信号线405a和405b)、数据线DL、第一电源线PL1、第一保护电极406、第二保护电极407、第三保护电极408、以及第四保护电极409。
在一些示例性实施方式中，如图13所示，初始子信号线401a与第一连接电极301a直接接触，初始子信号线401a在衬底基板的正投影覆盖第一连接电极301a在衬底基板的正投影。初始子信号线401b与第二连接电极301b直接接触，初始子信号线401b在衬底基板的正投影覆盖第二连接电极301b在衬底基板的正投影。初始子信号线401a和401b沿第一方向X延伸，初始子信号线401a和401b可以电连接相邻像素电路的初始连接线21。
在一些示例性实施方式中，如图13所示，第一复位控制子信号线402a与第三连接电极302a直接接触，第一复位控制子信号线402a在衬底基板的正投影覆盖第三连接电极302a在衬底基板的正投影。第一复位控制子信号线402b与第四连接电极302b直接接触，第一复位控制子信号线402b在衬底基板的正投影覆盖第四连接电极302b在衬底基板的正投影。第一复位控制子信号线402a和402b沿第一方向X延伸，第一复位控制子信号线402a和402b可以电连接相邻像素电路的第一复位晶体管的栅极。
在一些示例性实施方式中，如图13所示，扫描子信号线403a与第五连接电极303a直接接触，扫描子信号线403a在衬底基板的正投影覆盖第五连接电极303a在衬底基板的正投影。扫描子信号线403b与第六连接电极303b直接接触，扫描子信号线403b在衬底基板的正投影覆盖第六连接电极303b在衬底基板的正投影。扫描子信号线403a和403b沿第一方向X延伸，扫描子信号线403a和403b可以电连接相邻像素电路的数据写入晶体管T4的栅极和阈值补偿晶体管T2的栅极。
在一些示例性实施方式中，如图13所示，第一连接线404可以包括多条第一电源子连接线404a和404b。第一电源子连接线404a与第七连接电极304a直接接触，第一电源子连接线404a在衬底基板的正投影覆盖第七连接电极304a在衬底基板的正投影。第一电源子连接线404b与第八连接电极304b直接接触，第一电源子连接线404b在衬底基板的正投影覆盖第八连接电极304b在衬底基板的正投影。第一电源子连接线404a和404b沿第一方向X延伸，第一电源子连接线404a和404b可以电连接相邻像素电路的存储电容Cst的第二电极。
在一些示例性实施方式中，如图13所示，发光控制子信号线405a与第九连接电极305a直接接触，发光控制子信号线405a在衬底基板的正投影覆盖第九连接电极305a在衬底基板的正投影。发光控制子信号线405b与第十连接电极305b直接接触，发光控制子信号线405b在衬底基板的正投影覆盖第十连接电极305b在衬底基板的正投影。发光控制子信号线405a和405b沿第一方向X延伸，发光控制子信号线405a和405b可以电连接相邻像素电路的第一发光控制晶体管的栅极和第二发光控制晶体管的栅极。
在一些示例性实施方式中，如图13所示，数据线DL与数据连接线306直接接触，数据线DL在衬底基板的正投影覆盖数据连接线306在衬底基板的正投影。第一电源线PL1与第二连接线307直接接触，第一电源线PL1在衬底基板的正投影覆盖第二连接线307在衬底基板的正投影。第一保护电极406与第一复位晶体管的第一极T11直接接触，第一保护电极406在衬底基板的正投影覆盖第一复位晶体管的第一极T11在衬底基板的正投影。第二保护电极407与阈值补偿晶体管的第一极T21直接接触，第二保护电极407在衬底基板的正投影覆盖阈值补偿晶体管的第一极T21在衬底基板的正投影。第三保护电极408与第二发光控制晶体管的第二极T62直接接触，第三保护电极408在衬底基板的正投影覆盖第二发光控制晶体管的第二极T62在衬底基板的正投影。第四保护电极409与第二复位晶体管的第一极T71直接接触，第四保护电极409在衬底基板的正投影覆盖第二复位晶体管的第一极T71在衬底基板的正投影。
在一些示例性实施方式中，如图6、图7和图13所示，第一显示区的透光区的透明导电层可以包括：多个第一子信号线(例如，初始子信号线401a和401b、第一复位控制子信号线402a和402b、扫描子信号线403a和404b、第一电源子连接线404a和404b、发光控制子信号线405a和405b)、数据线DL、第一电源线PL1、以及第三保护电极408。在一些示例中，子显示区的第三保护电极408可以沿第二方向Y延伸至透光区，并与相邻子显示区的第四保护电极409连接。例如，第二方向Y上相邻子显示区的第三保护电极408和第四保护电极409可以为一体结构。
在一些示例性实施方式中，如图14所示，第一显示区的子显示区的第四绝缘层上开设有至少一个过孔，例如可以包括第四过孔M1。第四过孔M1内的第四绝缘层14被刻蚀掉，暴露出透明导电层的表面。
在一些示例性实施方式中，如图15所示，第一显示区的子显示区的第一平坦层15开设有至少一个过孔，例如可以包括第五过孔M2。第五过孔M2内的第一平坦层15被去掉。第五过孔M2和第四过孔M1连通，暴露出透明导电层的表面。第一显示区的透光区的第一平坦层15被去掉。换言之，第一平坦层15仅设置在第一显示区的子显示区和第二显示区，第一显示区的透光区不设置第一平坦层15。
在一些示例性实施方式中，如图16所示，第一显示区的子显示区的阳极层可以包括：第一子像素的发光元件的阳极501。阳极501可以通过第五过孔M2和第四过孔M1与第三保护电极408电连接。由于第三保护电极408与第二发光控制晶体管的第二极T62电连接，阳极501可以通过第三保护电极408实现与像素电路的电连接。
在一些示例性实施方式中，如图5所示，第一显示区的子显示区的阳极层远离衬底基板的一侧还设置有像素定义层16。像素定义层16具有像素开口OP，像素开口OP暴露出阳极层的表面。在本示例中，像素开口OP在衬底基板的正投影位于阳极501在衬底基板的正投影内。第一显示区的透光区的像素定义层16被去掉。换言之，像素定义层16仅设置在第一显示区的子显示区和第二显示区，第一显示区的透光区不设置像素定义层16。
在一些示例性实施方式中，第一子像素的发光元件可以包括：阳极、像素定义层、有机发光层和阴极。像素定义层具有暴露出阳极的像素开口，有机发光层形成在像素开口内。发光元件的有机发光层与阳极连接，阴极与有机发光层连接，有机发光层在阳极和阴极的驱动下出射相应颜色的光线。在阴极远离衬底基板的一侧可以设置封装层。封装层可以包括叠设的第一封装层、第二封装层和第三封装层，第一封装层和第三封装层可以采用无机材料，第二封装层可以采用有机材料，第二封装层设置在第一封装层和第三封装层之间，可以保证外界水汽无法进入发光元件。
在一些示例性实施方式中，有机发光层可以包括叠设的空穴注入层(HIL，HoleInjection Layer)、空穴传输层(HTL，Hole Transport Layer)、电子阻挡层(EBL，ElectronBlock Layer)、发光层(EML，Emitting Layer)、空穴阻挡层(HBL，Hole Block Layer)、电子传输层(ETL，Electron Transport Layer)和电子注入层(EIL，Electron InjectionLayer)。然而，本实施例对此并不限定。
在一些示例性实施方式中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。在一些示例中，发光元件的阳极可以采用氧化铟锡(ITO)或氧化铟锌(IZO)等透明导电材料，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金。然而，本实施例对此并不限定。发光元件的阳极可以采用金属等反射材料，阴极可以采用半透半反材料。
在一些示例性实施方式中，衬底基板可以包括叠设的第一柔性材料层、第一无机材料层、第二柔性材料层和第二无机材料层。第一柔性材料层和第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料。第一无机材料层和第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高衬底基板的抗水氧能力。第一无机材料层和第二无机材料层也称之为阻挡(Barrier)层。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一导电层、第二导电层以及第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Mo/Cu/Mo等。透明导电层可以采用ITO或IZO等透明导电材料。第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一平坦层15可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等有机材料。然而，本实施例对此并不限定。
在一些示例性实施方式中，第一平坦层和像素定义层采用有机材料制备，即第一平坦层和像素定义层可以为有机层，而有机层的厚度对透过率存在明显影响。例如，当显示基板的有机层的总厚度约为4.5um(比如，像素定义层约为1.5um，第一平坦层和第二平坦层约为1.5um)，则显示基板的光透过率(TR)约为61.5％，黄度(YI)约为63.4；当显示基板的有机层的总厚度约为4.0um(比如，像素定义层约为1.0um，第一平坦层和第二平坦层约为1.5um)，则显示基板的光透过率约为67.9％，黄度约为59.4；当显示基板的有机层的总厚度约为2.5um(例如，像素定义层约为1.0um，第一平坦层1.5um)，则显示基板的光透过率约为71.3％，黄度约为41.2。由此可见，有机层的厚度越薄，光透过率约高，有机材料层的厚度越薄，黄度越低，表明透过的光线越接近白光。一般黄度低于10以下的光线可以近似为白光。本示例性实施方式中，将第一显示区的透光区的有机层(即平坦层和像素定义层)全部挖除，从而提高透光区的光透过率，并降低透过光线的黄度。
在本示例性实施方式中，在第一显示区，沿第一方向X延伸的第一信号线可以包括：扫描线、初始信号线、第一复位控制线、发光控制信号线、第一连接线。扫描线包括沿第一方向X延伸的多条扫描子信号线，初始信号线包括沿第一方向X延伸的多条初始子信号线，第一复位控制线包括沿第一方向X延伸的多条第一复位控制子信号线，发光控制信号线包括沿第一方向X延伸的多条发光控制子信号线。第一连接线包括沿第一方向X延伸的多条第一电源子连接线。第一信号线位于透明导电层，通过子显示区的第三导电层的连接电极与像素电路电连接，从而给像素电路提供各类信号(例如，扫描信号、发光控制信号、初始信号、第一复位控制信号以及第一电压信号)。
在本示例性实施方式中，在第一显示区，沿第二方向Y延伸的第二信号线可以包括数据线、第一电源线。数据线和第一电源线位于透明导电层。数据线通过子显示区的第三导电层的数据连接线与像素电路电连接，给像素电路提供数据信号。第一电源线通过子显示区的第三导电层的第二连接线与像素电路电连接，给像素电路提供第一电压信号。
在本示例性实施方式中，第一显示区的沿第一方向延伸的第一信号线和沿第二方向延伸的第二信号线均位于透明导电层，可以提高第一显示区的光透过率，防止光线衍射。而且，第一电压信号可以通过沿第二方向Y延伸的第一电源线和第二连接线传输，还可以通过沿第一方向X延伸的第一连接线传输，从而在第一显示区形成传输第一电压信号的网状走线结构，可以防止产生IR压降(Drop)。
在本示例性实施方式中，透明导电层和第三导电层直接接触，透明导电层覆盖第三导电层。透明导电层和第三导电层之间没有设置绝缘层，无需绝缘层开孔过程。透明导电层和第三导电层的搭接无需考虑第三绝缘层和第四绝缘层上的开孔位置，可以减小第三导电层的图案面积，从而有利于压缩像素电路的面积。
图17为本公开至少一实施例的透明导电层、第四绝缘层、第一平坦层和阳极层的制备过程示意图。本公开实施例所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在衬底基板上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。
在一些示例性实施方式中，第三导电层31可以为钛(Ti)、Al、Ti的三层金属结构。在第三绝缘层13上形成第三导电层31之后，在衬底基板上沉积第一透明导电薄膜40，采用图案化工艺对第一透明导电薄膜40进行图案化，在子显示区A11形成覆盖第三导电层31的透明导电层411，以及在透光区A12形成透明导电层412。随后，在衬底基板上沉积无机绝缘薄膜，通过图案化工艺形成第四绝缘层14。第四绝缘层14覆盖透明导电层411和412。随后，在衬底基板上涂覆有机绝缘薄膜150，通过图案化工艺对有机绝缘薄膜150进行图案化，形成第一平坦层15。透光区A12的第一平坦层15被去除，子显示区A11的第一平坦层15在衬底基板的正投影覆盖透明导电层411在衬底基板的正投影。随后，在衬底基板上沉积第二透明导电薄膜50，采用图案化工艺对第二透明导电薄膜50进行图案化，在子显示区A11形成阳极层(例如包括阳极501)。
在本示例性实施方式中，透明导电层覆盖第三导电层，以保护第三导电层。在对第一透明导电薄膜进行刻蚀时，由于第一透明导电薄膜的刻蚀液中含有强酸，而第三导电层采用Ti、AL、Ti的三层金属结构，第一透明导电薄膜的刻蚀液会对Al进行腐蚀，本示例通过透明导电层覆盖第三导电层以对第三导电层进行包边处理，可以保护第三导电层。而且，透明导电层由第四绝缘层覆盖。如此一来，在对第二透明导电薄膜进行刻蚀时，第四绝缘层可以对透明导电层进行保护，防止透明导电层被第二透明导电薄膜的刻蚀液刻蚀。而且，通过第四绝缘层保护透明导电层，可以将透光区的第一平坦层去除，从而提高透光区的光透过率，并降低透光光线的黄度。
在一些示例性实施方式中，第二显示区的第二子像素的结构可以与第一显示区的子显示区的第一子像素的结构大致相同。例如，第二显示区的显示基板可以包括：依次设置在衬底基板上的半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层、透明导电层、第四绝缘层、第一平坦层、阳极层、像素定义层、有机发光层以及阴极。半导体层可以包括：第二子像素的像素电路的有源层。第一导电层可以至少包括：第二子像素的像素电路的多个晶体管的栅极以及存储电容的第一电极。第二导电层可以包括：第二子像素的像素电路的存储电容的第二电极。第三导电层可以包括：第二子像素的像素电路的多个晶体管的第一极和第二极。透明导电层可以包括多个保护电极，透明导电层可以覆盖第三导电层。阳极层可以包括发光元件的阳极。第二显示区的沿第一方向相邻的多个像素电路的存储电容的第二电极可以为一体结构，实现第一电压信号的传输。在一些示例中，第二显示区的扫描线可以位于第一导电层，与第二子像素的像素电路的数据写入晶体管和阈值补偿晶体管的栅极可以为一体结构。第二显示区的第一复位控制线可以位于第一导电层，与第二子像素的像素电路的第一复位晶体管和前一行像素电路的第二复位晶体管的栅极可以为一体结构。第二显示区的发光控制信号线可以位于第一导电层，与第二子像素的像素电路的第一发光控制晶体管和第二发光控制晶体管的栅极可以为一体结构。第二显示区的初始信号线可以位于第二导电层。第二显示区的数据线和第一电源线可以位于第三导电层。然而，本实施例对此并不限定。
在一些示例中，第二显示区的第三信号线可以包括：扫描线、初始信号线、第一复位控制线、发光控制信号线，第二显示区的第四信号线可以包括：数据线和第一电源线。第三信号线可以位于第一导电层或第二导电层。第四信号线可以为第三导电层。第二显示区的第三信号线可以与第一显示区的第一信号线对应电连接，第二显示区的第四信号线可以与第一显示区的第二信号线对应电连接。然而，本实施例对此并不限定。
本实施例的显示基板的结构及其制备过程仅仅是一种示例性说明。在一些示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，在半导体层靠近衬底基板的一侧可以设置遮光层，以给半导体层遮挡底光。遮光层可以采用金属材料。又如，在透明导电层远离衬底基板的一侧可以依次设置第四导电层和第二平坦层，第四导电层可以包括阳极连接电极，通过阳极连接电极可以实现发光元件的阳极和透明导电层的电连接。第二平坦层可以位于第四导电层和阳极层之间，第一平坦层可以位于第四绝缘层和第四导电层之间。透光区的第一平坦层和第二平坦层可以去除。又如，第二显示区可以不设置透明导电层，仅在第一显示区设置透明导电层。然而，本实施例对此并不限定。
本公开至少一实施例还提供一种显示装置，包括如上所述的显示基板。
图18为本公开至少一实施例的显示装置的示意图。如图18所示，本实施例提供一种显示装置，包括：显示基板91以及位于远离显示基板91的显示结构层的出光侧的感光传感器92。感光传感器92在显示基板91上的正投影与第一显示区A1存在交叠。
在一些示例中，显示基板91可以为柔性OLED显示基板、QLED显示基板、Micro-LED显示基板、或者Mini-LED显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (11)
1.一种显示基板，其特征在于，包括：
衬底基板，包括第一显示区，所述第一显示区包括透光区以及至少一个子显示区；
在垂直于所述显示基板的平面内，所述子显示区的显示基板至少包括：设置在所述衬底基板上的半导体层、第一导电层、第二导电层、第三导电层以及透明导电层；
所述透明导电层与所述第三导电层直接接触，且所述透明导电层覆盖所述第三导电层；
所述第一显示区设置有多个第一子像素、沿第一方向延伸的多条第一信号线和沿第二方向延伸的多条第二信号线；所述第一方向与第二方向交叉；所述多个第一子像素位于所述至少一个子显示区，所述多个第一子像素中的至少一个第一子像素包括发光元件以及与所述发光元件连接的像素电路，所述像素电路与所述多条第一信号线中的至少一条第一信号线和所述多条第二信号线中的至少一条第二信号线电连接；所述第一信号线和第二信号线位于所述透明导电层；
所述至少一条第一信号线包括多条第一子信号线，相邻第一子信号线通过所述像素电路电连接；
所述多条第一信号线包括以下至少之一：扫描线、复位信号线、初始电压线、发光控制线、第一连接线；所述多条第二信号线包括以下至少之一：数据线、第一电源线。
2.根据权利要求1所述的显示基板，其特征在于，所述半导体层和第一导电层之间设置第一绝缘层，所述第一导电层和第二导电层之间设置第二绝缘层，所述第二导电层和第三导电层之间设置第三绝缘层；
在垂直于所述显示基板的平面内，所述透光区的显示基板包括：设置在所述衬底基板上的所述第一绝缘层、所述第二绝缘层、所述第三绝缘层和所述透明导电层。
3.根据权利要求1所述的显示基板，其特征在于，所述子显示区的显示基板还包括：位于所述透明导电层远离所述衬底基板一侧的阳极层；所述透明导电层和所述阳极层之间至少设置第一无机绝缘层；
所述子显示区的第一无机绝缘层和阳极层之间至少设置一个有机绝缘层，所述有机绝缘层在所述衬底基板的正投影与所述透光区没有交叠。
4.根据权利要求1所述的显示基板，其特征在于，所述第一连接线和所述第一电源线均与所述像素电路连接，所述第一连接线和第一电源线在所述第一显示区形成传输第一电压信号的网状走线结构。
5.根据权利要求1所述的显示基板，其特征在于，所述衬底基板还包括：位于所述第一显示区至少一侧的第二显示区、以及至少部分围绕所述第一显示区和所述第二显示区的周边区；
所述第二显示区设置有沿所述第一方向延伸的多条第三信号线和沿所述第二方向延伸的多条第四信号线；
所述多条第一信号线中的至少一条第一信号线与所述多条第三信号线中的至少一条第三信号线连接，所述多条第二信号线中的至少一条第二信号线与所述多条第四信号线中的至少一条第四信号线连接；
所述至少一条第三信号线位于所连接的第一信号线靠近所述衬底基板的一侧，所述至少一条第四信号线位于所连接的第二信号线靠近所述衬底基板的一侧。
6.根据权利要求5所述的显示基板，其特征在于，所述至少一条第三信号线位于所述第一导电层或第二导电层，所述至少一条第四信号线位于所述第三导电层。
7.根据权利要求5所述的显示基板，其特征在于，所述第二显示区还设置有多个第二子像素；所述多个第二子像素中的至少一个第二子像素的像素电路与至少一条第三信号线和至少一条第四信号线连接。
8.一种显示装置，其特征在于，包括如权利要求1至7中任一项所述的显示基板。
9.一种显示基板的制备方法，其特征在于，包括：
在衬底基板的第一显示区的子显示区的衬底基板上依次形成半导体层、第一绝缘层、第一导电层、第二绝缘层、第二导电层、第三绝缘层、第三导电层以及透明导电层；其中，所述透明导电层与第三导电层直接接触，且所述透明导电层覆盖所述第三导电层；所述第一显示区设置有多个第一子像素、沿第一方向延伸的多条第一信号线和沿第二方向延伸的多条第二信号线；所述第一方向与第二方向交叉；所述多个第一子像素位于至少一个子显示区，所述多个第一子像素中的至少一个第一子像素包括发光元件以及与所述发光元件连接的像素电路，所述像素电路与所述多条第一信号线中的至少一条第一信号线和所述多条第二信号线中的至少一条第二信号线电连接；所述第一信号线和第二信号线位于所述透明导电层；所述至少一条第一信号线包括多条第一子信号线，相邻第一子信号线通过所述像素电路电连接；所述多条第一信号线包括以下至少之一：扫描线、复位信号线、初始电压线、发光控制线、第一连接线；所述多条第二信号线包括以下至少之一：数据线、第一电源线。
10.根据权利要求9所述的制备方法，其特征在于，所述制备方法还包括：在所述衬底基板的第一显示区的透光区的衬底基板上依次形成第一绝缘层、第二绝缘层、第三绝缘层以及透明导电层。
11.根据权利要求9所述的制备方法，其特征在于，所述制备方法还包括：在所述第一显示区的所述透明导电层远离所述衬底基板的一侧形成第一无机绝缘层；
在所述第一显示区的所述第一无机绝缘层远离所述衬底基板的一侧形成至少一个有机绝缘层，并去掉所述第一显示区的透光区的有机绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111068296.7A CN113793856B (zh) | 2021-09-13 | 2021-09-13 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111068296.7A CN113793856B (zh) | 2021-09-13 | 2021-09-13 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113793856A CN113793856A (zh) | 2021-12-14 |
| CN113793856B true CN113793856B (zh) | 2024-05-07 |
Family
ID=78880049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111068296.7A Active CN113793856B (zh) | 2021-09-13 | 2021-09-13 | 显示基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113793856B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023245557A1 (zh) * | 2022-06-23 | 2023-12-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| WO2020077842A1 (zh) * | 2018-10-18 | 2020-04-23 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
| CN111785853A (zh) * | 2020-08-07 | 2020-10-16 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112925141A (zh) * | 2021-01-29 | 2021-06-08 | 厦门天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
| CN112951892A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN113053982A (zh) * | 2021-03-16 | 2021-06-29 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
| CN113096581A (zh) * | 2021-04-16 | 2021-07-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
| CN113327947A (zh) * | 2019-11-29 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| CN113345929A (zh) * | 2020-02-18 | 2021-09-03 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2021
- 2021-09-13 CN CN202111068296.7A patent/CN113793856B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020077842A1 (zh) * | 2018-10-18 | 2020-04-23 | 深圳市华星光电半导体显示技术有限公司 | Oled面板及其制作方法 |
| CN110707139A (zh) * | 2019-11-07 | 2020-01-17 | 京东方科技集团股份有限公司 | 一种显示基板及其制作方法、显示装置 |
| CN113327947A (zh) * | 2019-11-29 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示基板以及显示装置 |
| CN113345929A (zh) * | 2020-02-18 | 2021-09-03 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN111785853A (zh) * | 2020-08-07 | 2020-10-16 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN112071882A (zh) * | 2020-09-16 | 2020-12-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN112925141A (zh) * | 2021-01-29 | 2021-06-08 | 厦门天马微电子有限公司 | 显示面板及其驱动方法、显示装置 |
| CN112951892A (zh) * | 2021-02-26 | 2021-06-11 | 合肥京东方卓印科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN113053982A (zh) * | 2021-03-16 | 2021-06-29 | 京东方科技集团股份有限公司 | 显示面板、显示装置 |
| CN113096581A (zh) * | 2021-04-16 | 2021-07-09 | 武汉天马微电子有限公司 | 一种显示面板和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113793856A (zh) | 2021-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112071882B (zh) | 显示基板及其制备方法、显示装置 | |
| US10566402B2 (en) | Organic light-emitting diode display and method of manufacturing the same | |
| US8598582B2 (en) | Organic light emitting display device | |
| CN111863929B (zh) | 显示基板及其制备方法、显示装置 | |
| US20210391402A1 (en) | Display Substrate, Preparation Method Therefor and Display Apparatus | |
| CN114373774A (zh) | 显示基板及其制备方法、显示装置 | |
| US9911802B2 (en) | Display device and method for manufacturing the same | |
| CN113707704A (zh) | 显示基板和显示装置 | |
| US20160365401A1 (en) | Organic light-emitting display apparatus | |
| CN113257859A (zh) | 显示装置 | |
| CN113793856B (zh) | 显示基板及其制备方法、显示装置 | |
| US20240081115A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN113113549A (zh) | 显示设备和制造其的方法 | |
| CN218998740U (zh) | 显示面板及显示装置 | |
| US10833142B2 (en) | Electroluminescence display device | |
| CN115497998A (zh) | 显示基板及其制备方法、显示装置 | |
| WO2022222070A1 (zh) | 显示基板及其制备方法、显示装置 | |
| CN113345946A (zh) | 一种显示基板及其制作方法、控制方法、显示装置 | |
| EP4333594A1 (en) | Display substrate and display device | |
| US20240057388A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
| WO2023184235A1 (zh) | 显示基板和显示装置 | |
| WO2023137709A1 (zh) | 显示基板及其制备方法、显示装置 | |
| WO2024062570A1 (ja) | 表示装置 | |
| US20220384764A1 (en) | Display panel and electronic device including the same | |
| US20230118680A1 (en) | Display apparatus and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |