CN113345929A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113345929A
CN113345929A CN202010099655.4A CN202010099655A CN113345929A CN 113345929 A CN113345929 A CN 113345929A CN 202010099655 A CN202010099655 A CN 202010099655A CN 113345929 A CN113345929 A CN 113345929A
Authority
CN
China
Prior art keywords
display
substrate
layer
lap joint
display area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010099655.4A
Other languages
English (en)
Other versions
CN113345929B (zh
Inventor
罗程远
张小磊
李晓虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010099655.4A priority Critical patent/CN113345929B/zh
Priority to PCT/CN2021/075887 priority patent/WO2021164602A1/zh
Priority to US17/607,813 priority patent/US20220238614A1/en
Publication of CN113345929A publication Critical patent/CN113345929A/zh
Application granted granted Critical
Publication of CN113345929B publication Critical patent/CN113345929B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/822—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Abstract

本申请提供一种显示基板及其制备方法、显示装置。所述显示基板包括第一显示区与第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一显示区包括多个发光区与多个透光区，多个所述发光区与多个所述透光区间隔排布。所述显示基板包括衬底、形成于所述衬底上的导电层及搭接部、形成位于所述导电层上的阴极层。所述导电层位于所述第二显示区及所述发光区，所述搭接部位于所述透光区，所述导电层与所述搭接部位于同一层且材料相同。所述阴极层包括多个阴极块，所述阴极块覆盖所述第二显示区或覆盖所述发光区，相邻两个所述发光区的阴极块通过该两个发光区之间的所述搭接部电连接。

Description

显示基板及其制备方法、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种显示基板及其制备方法、显示装置。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高。为了提高电子设备的全面屏显示，可通过在屏幕上设置透光率较高的显示区，将前置摄像头、光线传感器等元件设置在该显示区下方。如何精简制造工艺提高可靠度，并提升透光显示区的透光率，成为全面屏技术的关键。
发明内容
根据本申请实施例的第一方面，提供了一种显示基板。所述显示基板包括第一显示区与第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一显示区包括多个发光区与多个透光区，多个所述发光区与多个所述透光区间隔排布；
所述显示基板包括：
衬底；
形成于所述衬底上的导电层及搭接部，所述导电层位于所述第二显示区及所述发光区，所述搭接部位于所述透光区，所述导电层与所述搭接部位于同一层且材料相同；
形成位于所述导电层上的阴极层，所述阴极层包括多个阴极块，所述阴极块覆盖所述第二显示区或覆盖所述发光区，相邻两个所述发光区的阴极块通过该两个发光区之间的所述搭接部电连接。
在一个实施例中，所述显示基板包括像素电路层，所述像素电路层包括所述导电层。
在一个实施例中，所述像素电路层包括薄膜晶体管，所述薄膜晶体管包括栅电极，所述导电层为所述栅电极。
在一个实施例中，所述显示基板还包括位于所述形成于所述像素电路层上的阳极及位于所述阳极与所述阴极之间的有机发光材料；
所述像素电路层位于所述搭接部之上的膜层在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠，所述阳极在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠，所述有机发光材料在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠。
在一个实施例中，所述搭接部在所述衬底上的正投影的边缘、以及与该搭接部电连接的阴极块在所述衬底上的正投影的边缘重叠。
在一个实施例中，沿所述透光区指向所述发光区的方向，所述搭接部在所述衬底上的正投影、及与该搭接部电连接的阴极块在所述衬底上的正投影重叠的部分的尺寸范围为[500μm，1000μm]。
在一个实施例中，所述第一显示区内，所述发光区的总面积与所述透光区的总面积的比值范围为1:1～1:2。
在一个实施例中，同一所述透光区内设有至少两个搭接部，沿所述透光区的延伸方向，所述至少两个搭接部阵列排布。
根据本申请实施例的第二方面，提供了一种显示装置，所述显示装置包括上述的显示基板。
根据本申请实施例的第三方面，提供了一种显示基板的制备方法，所述显示基板包括第一显示区与第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一显示区包括多个发光区与多个透光区，多个所述发光区与多个所述透光区间隔排布；
所述显示基板的制备方法包括：
提供衬底；
在所述衬底上形成导电层及搭接部，所述导电层位于所述发光区及所述第二显示区，所述搭接部位于所述透光区；所述导电层与所述搭接部在同一工艺步骤中形成；
在所述导电层上形成阴极层，所述阴极层包括多个阴极块，所述阴极块覆盖所述第二显示区或覆盖所述发光区，相邻两个所述发光区的阴极块通过该两个发光区之间的所述搭接部电连接。
在一个实施例中，所述显示基板包括像素电路层，所述像素电路层包括薄膜晶体管，所述薄膜晶体管包括栅电极，所述导电层为所述栅电极。
在一个实施例中，所述像素电路还包括电容，所述电容包括第一极板及第二极板，所述第一极板与所述导电层在同一工艺步骤中形成；所述在所述衬底上形成导电层及搭接部之后，所述制备方法还包括：
在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层，对所述电容绝缘层进行刻蚀，以使所述搭接部露出；
在所述电容绝缘层上形成第二极板；
在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层，对所述层间介质层进行刻蚀，以使所述搭接部露出；
在所述层间介质层上形成源电极与漏电极；
在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层，对所述平坦化层进行刻蚀，以使所述搭接部露出；
在所述平坦化层上形成阳极；
在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层，对所述像素限定层进行刻蚀，以使所述搭接部露出。
在一个实施例中，所述像素电路还包括电容，所述电容包括第一极板及第二极板，所述第一极板与所述导电层在同一工艺步骤中形成；所述在所述衬底上形成导电层及搭接部之后，所述制备方法还包括：
在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层；
在所述电容绝缘层上形成第二极板；
在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层；
在所述层间介质层上形成源电极与漏电极；
在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层；
在所述平坦化层上形成阳极；
在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层；
对所述像素限定层、所述平坦化层、所述层间介质层以及所述电容绝缘层同时进行刻蚀，以使所述搭接部露出。
在一个实施例中，所述在所述导电层上形成阴极层，包括：
提供掩膜版，所述掩膜版包括与多个所述阴极块对应的开口；
将所述掩膜版置于所述导电层上，所述发光区对应的开口的正投影的边缘、以及与该开口相邻的搭接部在所述衬底上的正投影的边缘重叠；
通过所述掩膜版的开口形成所述阴极块。
在一个实施例中，沿所述透光区指向所述发光区的方向，所述开口在所述衬底上的正投影、与该开口相邻的所述搭接部在所述衬底上的正投影重叠的部分的尺寸范围为[500μm，1000μm]。
本申请实施例所达到的主要技术效果是：
本申请实施例提供的显示基板及其制备方法、显示装置，显示基板包括第一显示区与第二显示区，第一显示区的透光率大于第二显示区的透光率，则可将感光元件设置在第一显示区下方，可在保证感光元件正常工作的前提下实现显示基板的全面屏显示。通过在透光区内形成搭接部，搭接部将相邻两个发光区的阴极块电连接，可使得第一显示区中各个发光区的阴极块电连接，保证显示基板的正常显示；并且搭接部的设置可减小透光区内阴极的面积，有助于提升第一显示区的透光率。由于显示基板的导电层与搭接部可在同一工艺步骤中形成，则搭接部的形成不会增加掩膜版的数量，有助于降低制备工艺的复杂度。
附图说明
图1是本申请一示例性实施例提供的显示基板的结构示意图；
图2是本申请一示例性实施例提供的显示基板的局部剖视图；
图3是本申请另一示例性实施例提供的显示基板的局部剖视图；
图4是本申请再一示例性实施例提供的显示基板的局部剖视图；
图5是本申请又一示例性实施例提供的显示基板的局部剖视图；
图6是本申请一示例性实施例提供的显示基板的制备方法的流程图；
图7是本申请一示例性实施例提供的使用掩膜版蒸镀有机发光材料时的示意图；
图8是本申请一示例性实施例提供的使用掩膜版蒸镀阴极时的示意图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施例并不代表与本申请相一致的所有实施例。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
在本申请使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
下面结合附图，对本申请实施例中的显示基板及其制备方法、显示装置进行详细说明。在不冲突的情况下，下述的实施例中的特征可以相互补充或相互组合。
在本申请实施例中，为描述方便，将由衬底指向导电层的方向定义为上，将由导电层指向衬底的方向定义为下，以此确定出上下方向。容易理解，不同的方向定义方式并不会影响工艺的实质操作内容以及产品的实际形态。
本申请实施例提供了一种显示基板。参见图1，所述显示基板100包括第一显示区101与第二显示区102，所述第一显示区101的透光率大于所述第二显示区102的透光率。所述第一显示区101包括多个发光区1011与多个透光区1012，多个所述发光区1011与多个所述透光区1012间隔排布。显示基板100在显示时，第一显示区101可用于显示指示电量的图标和指示时间的图标等不需高品质显示效果的画面部分，第二显示区102可用于显示图像或者视频。
第二显示区102与发光区1011内分别设有多个子像素110，从而使得第一显示区101与第二显示区102可进行显示。第一显示区101的透光区1012内未设置子像素，因而第一显示区101的透光率较高，从而通过第一显示区101进入到设置在第一显示区101下方的前置摄像头、红外镜头、光线传感器等感光元件中的外部光线的量较多，可保证感光元件的正常工作。
参见图2至图5，子像素110包括阳极113、位于阳极113上的有机发光材料112、以及位于有机发光材料112上的阴极111。第二显示区102中各个子像素的阴极111为连成一片的阴极块，发光区1011中各子像素的阴极111可为连成一片的阴极块，相邻的发光区1011的阴极块可电连接，第二显示区102的阴极块与发光区1011的阴极块可连成一片。
所述显示基板100包括衬底10、形成于衬底10上的导电层20及搭接部30、以及形成位于所述导电层20上的阴极层。
其中，所述导电层20位于所述第二显示区102及所述发光区1011，所述搭接部30位于所述透光区1012，搭接部30的面积小于透光区1012的面积。所述导电层20与所述搭接部30位于同一层且材料相同。阴极层包括位于第一显示区及第二显示区的多个阴极块，所述阴极块覆盖所述第二显示区102或覆盖所述发光区1011，相邻两个所述发光区1011的阴极块通过该两个发光区1011之间的所述搭接部30电连接。
本申请实施例提供的显示基板100，显示基板包括第一显示区101与第二显示区102，第一显示区101的透光率大于第二显示区102的透光率，则可将感光元件设置在第一显示区101下方，可在保证感光元件正常工作的前提下实现显示基板的全面屏显示。通过在透光区1012内设置搭接部30，搭接部30将相邻两个发光区的阴极块电连接，可保证显示基板100的正常显示；并且搭接部30的设置可减小透光区1012内阴极块的面积，有助于提升第一显示区101的透光率。显示基板100的导电层20与搭接部30位于同一层且二者材料相同，则导电层20与搭接部30可在同一工艺步骤中形成，因而搭接部30的形成不会增加掩膜版的数量，有助于降低制备工艺的复杂度。
在本申请实施例中，导电层20与搭接部30在同一工艺步骤中形成指的是，导电层20与搭接部30在一次构图工艺中同时形成。
在一个实施例中，所述显示基板100包括像素电路层，所述像素电路层包括所述导电层20。
像素电路层形成于衬底10上，位于子像素110与衬底10之间。像素电路层包括用于驱动子像素110的像素电路。像素电路包括薄膜晶体管25与电容26。薄膜晶体管25包括源电极251、漏电极252、栅电极253及半导体层254。电容26包括第一极板261及位于第一极板261之上的第二极板262。其中，第一极板261与栅电极253可位于同一层，二者可在同一工艺步骤中形成。导电层20可以是薄膜晶体管的其中一个电极，或者导电层20可为电容26的第二极板262。
显示基板100还可包括形成于衬底10与半导体层254之间的缓冲层41。像素电路层还可包括形成于半导体层254与栅电极253之间的栅极绝缘层42、形成于第一极板261与第二极板262之间的电容绝缘层43、形成于第二极板262与源电极251之间的层间介质层44及形成于源电极251与阳极113之间的平坦化层45。显示基板100还可包括形成于阳极113上的像素限定层46。像素限定层46上开设有与阳极113一一对应的像素开口，像素开口暴露对应的阳极113的一部分，有机发光材料112形成于像素开口中。
在一个实施例中，像素电路层位于搭接部30之上的膜层在所述衬底10上的正投影与所述搭接部30在所述衬底10上的正投影不重叠；所述阳极113在所述衬底10上的正投影与所述搭接部30在所述衬底10上的正投影不重叠；所述有机发光材料112在所述衬底10上的正投影与所述搭接部30在所述衬底10上的正投影不重叠。如此设置，搭接部30上方的区域无像素电路层、阳极113及有机发光材料，有助于提升透光区1012的透光率。
在一个实施例中，如图2所示，所述导电层20为薄膜晶体管25的栅电极253，也即是搭接部30与栅电极253位于同一层，且二者材料相同。电容绝缘层43、层间介质层44、平坦化层45及像素限定层46位于搭接部30上方的部分被刻蚀掉，搭接部30露出，从而发光区1011的阴极块与相邻的搭接部30可直接接触，实现阴极块与搭接部30的电连接。
栅电极253的材料可为Mo、Nd、Al，搭接部30与栅电极253的材料相同，可使得搭接部30导电性能较好。栅电极253的厚度范围一般为[560nm，770nm]，源电极251与漏电极252的厚度范围一般为[380nm，580nm]，电容26的第二极板262的厚度范围一般为[350nm，550nm]。可知栅电极253的厚度大于源电极251的厚度及第二极板262的厚度，搭接部30与栅电极253同时形成时，搭接部30的厚度较大，电阻较小。由上可知，导电层20为栅电极253时，搭接部30的导电性能较好，电阻较小，可使得显示基板100显示时压降较小，功耗较低。
在另一个实施例中，如图3所示，所述导电层20为电容26的第二极板262，也即是搭接部30与电容26的第二极板262位于同一层，且二者材料相同。层间介质层44、平坦化层45及像素限定层46位于搭接部30上方的部分被刻蚀掉，搭接部30露出，从而发光区1011的阴极块与相邻的搭接部30可直接接触，实现阴极块与搭接部30的电连接。
电容26的第二极板262材料一般为Mo、或者Ti、或者Cu，导电性较好，搭接部30与第二极板262的材料相同，可使得搭接部30导电性能较好。并且，搭接部30与第二极板262位于同一层，可减小搭接部30与相邻的阴极块在膜层层叠方向上的高度差，进而减小在蒸镀过程中阴极111的爬坡难度，降低阴极111发生断裂的风险。并且，位于搭接部30上方的绝缘层的数量较小，可减小在刻蚀绝缘层时发生过刻的几率。
在再一个实施例中，如图4所示，所述导电层20为源电极251，也即是搭接部30与源电极251位于同一层，且二者材料相同。平坦化层45及像素限定层46位于搭接部30上方的部分被刻蚀掉，搭接部30露出，从而发光区1011的阴极块与相邻的搭接部30可直接接触，实现阴极111与搭接部30的电连接。
源电极251一般包括两层Ti膜层及位于两层Ti膜层之间的Al膜层，导电性较好，搭接部30与源电极251的材料相同，可使得搭接部30导电性能较好。并且，搭接部30与源电极251位于同一层，可进一步减小搭接部30与相邻的阴极块在膜层层叠方向上的高度差，进而减小在蒸镀过程中阴极111的爬坡难度，降低阴极111发生断裂的风险。并且，位于搭接部30上方的绝缘层的数量更小，可减小在刻蚀绝缘层时发生过刻的几率。
在又一个实施例中，如图5所示，所述导电层20为阳极113，也即是搭接部30与阳极113位于同一层，且二者材料相同。像素限定层46位于搭接部30上方的部分被刻蚀掉，搭接部30露出，从而发光区1011的阴极块与相邻的搭接部30可直接接触，实现阴极块与搭接部30的电连接。
搭接部30与阳极113位于同一层，可使得搭接部30与相邻的阴极块在膜层层叠方向上的高度差最小，进一步降低在蒸镀过程中阴极111的爬坡难度，降低阴极111发生断裂的风险，从而确保搭接部30与阴极111的电连接。并且，位于搭接部30上方的绝缘层只有像素限定层46，可进一步减小在刻蚀绝缘层时发生过刻的几率。
在一个实施例中，所述搭接部30在所述衬底10上的正投影的边缘、以及与该搭接部30电连接的阴极块在所述衬底10上的正投影的边缘重叠。如此，可保证搭接部30与相邻的阴极块的电连接效果较好。
进一步地，沿所述透光区1012指向所述发光区1011的方向，所述搭接部30在所述衬底10上的正投影、及与该搭接部30电连接的阴极块在所述衬底上的正投影重叠的部分的尺寸d1的范围为[500μm，1000μm]。如此，阴极块与相邻的搭接部30搭接的部分的尺寸较大，更利于避免阴极块与相邻的搭接部30接触不良更导致电连接效果较差。其中，沿透光区1012指向发光区1011的方向，搭接部30在衬底10上的正投影、及与该搭接部30电连接的阴极块在衬底10上的正投影重叠的部分的尺寸d1可为500μm、600μm、700μm、800μm、900μm、1000μm等。
在一个实施例中，所述第一显示区101内，所述发光区1011的总面积与所述透光区1012的总面积的比值范围为1:1～1:2。如此，既可保证第一显示区101的显示效果较好，又可保证第一显示区101的透光率满足设置在第一显示区101下方的感光元件的需求。其中，第一显示区101中发光区1011的总面积与透光区1012的总面积的比值可以是1:1、1:1.2、1:1.4、1:1.8、1:2等。
在一个实施例中，第一显示区101中，发光区1011在延伸方向上的尺寸的范围、以及在沿发光区1011指向透光区1012方向上的尺寸的范围，可均为[500μm，1000μm]；透光区1012在延伸方向上的尺寸的范围、以及在沿发光区1011指向透光区1012方向上的尺寸的范围，可均为[500μm，1000μm]。在一个示例性实施例中，在沿发光区1011指向透光区1012方向上，发光区1011的尺寸可为800μm，透光区1012的尺寸可为500μm；在透光区1012的延伸方向上，透光区1012的尺寸可为1000μm。如此，可避免单个发光区1011或透光区1012的面积较大，而导致第一显示区101的显示效果较差。
在一个实施例中，同一所述透光区1012内设有至少两个搭接部30，沿所述透光区1012的延伸方向，所述至少两个搭接部30阵列排布。其中，至少两个搭接部30阵列排布指的是，相邻的两个搭接部30间隔一定距离设置，二者不直接接触。同一透光区1012内设置至少两个搭接部30，可进一步保证阴极块与相邻的搭接部30的电连接效果；并且如此设置可使得发光区1011各处的压降更接近，发光区1011各处的显示效果更一致，有助于提升用户的使用体验。
本申请实施例还提供了一种显示基板的制备方法。参见图1，所述显示基板100包括第一显示区101与第二显示区102，所述第一显示区101的透光率大于所述第二显示区102的透光率。所述第一显示区101包括多个发光区1011与多个透光区1012，多个所述发光区1011与多个所述透光区1012间隔排布。
第二显示区102与发光区1011内分别设有多个子像素110，从而使得第一显示区101与第二显示区102可显示图像。第一显示区101的透光区1012内未设置子像素，透光区1012的透光率较高，因而第一显示区101的透光率较高，从而环境光可通过第一显示区101进入到设置在第一显示区101下方的前置摄像头、红外镜头、光线传感器等感光元件中。
参见图2至图5，子像素110包括阳极113、位于阳极113上的有机发光材料112、以及位于有机发光材料112上的阴极111，第二显示区102中各个子像素的阴极111为连成一片的阴极块，发光区1011中各子像素的阴极111可为连成一片的阴极块，相邻的发光区1011的阴极块可电连接，第二显示区102的阴极块与发光区1011的阴极块可连成一片。
参见图6，显示基板的制备方法包括如下步骤210至步骤230，下面将进行具体介绍。
在步骤210中，提供衬底。
在一个实施例中，衬底10可以是柔性衬底或刚性衬底。柔性衬底可以由PET(聚对苯二甲酸乙二醇酯)、PI(聚酰亚胺)、PC(聚碳酸酯)等中的一种或多种制备得到的透明衬底。刚性衬底例如可以是玻璃衬底、石英衬底或者塑料衬底等透明衬底。
在步骤220中，在衬底上形成导电层及搭接部，导电层位于发光区及第二显示区，搭接部位于发光区；导电层与搭接部在同一工艺步骤中形成。
在一个实施例中，所述显示基板包括像素电路层，所述像素电路层包括所述导电层。
像素电路层形成于衬底10上，位于子像素110与衬底10之间。像素电路层包括用于驱动子像素110的像素电路。像素电路包括薄膜晶体管25与电容26。薄膜晶体管25包括源电极251、漏电极252、栅电极253及半导体层254。电容26包括第一极板261及位于第一极板261之上的第二极板262。其中，电容26的第一极板261与栅电极253可在同一工艺步骤中形成。
在一个实施例中，如图2所示，所述导电层20为薄膜晶体管25的栅电极253，也即是，搭接部30与栅电极253在同一工艺步骤中形成。
栅电极253的材料可为Mo、Nd、Al，搭接部30与栅电极253的材料相同，可使得搭接部30导电性能较好。栅电极253的厚度范围一般为[560nm，770nm]，栅电极253的厚度大于源电极251及电容26的第二极板262的厚度，搭接部30与栅电极253同时形成时，则搭接部30的厚度与栅电极253的厚度相同。因而，导电层20为栅电极253，可使得搭接部30的厚度较大，进而使得搭接部30的导电性能较好，电阻较小，从而使得显示基板100显示时压降较小，功耗较小。
在一个实施例中，所述导电层20为薄膜晶体管25的栅电极253时，在步骤220之后，所述制备方法还包括如下步骤221至步骤227，以形成显示基板的像素电路层以及子像素的阳极。
在步骤221中，在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层，对所述电容绝缘层进行刻蚀，以使所述搭接部露出。
在步骤222中，在所述电容绝缘层上形成电容的第二极板。
在该步骤中，第二极板仅形成于第二显示区102及发光区1011，透光区1012中未形成有第二极板。
在步骤223中，在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层，对所述层间介质层进行刻蚀，以使所述搭接部露出。
在步骤224中，在所述层间介质层上形成源电极与漏电极。
在该步骤中，源电极与漏电极仅形成于第二显示区102及发光区1011，透光区1012中未形成有源电极与漏电极。
在步骤225中，在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层，对所述平坦化层进行刻蚀，以使所述搭接部露出。
在步骤226中，在所述平坦化层上形成阳极。
在该步骤中，阳极仅形成于第二显示区102及发光区1011，透光区1012中未形成有阳极。
在步骤227中，在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层，对所述像素限定层进行刻蚀，以使所述搭接部露出。
通过步骤220、步骤222至步骤227可形成显示基板的像素电路层以及子像素的阳极。上述步骤222至步骤227中，在对各个绝缘层进行刻蚀的同时将搭接部30上方的绝缘层去除，使搭接部30露出，无需增加额外的工序来对搭接部30上的绝缘层进行刻蚀，有利于降低工艺复杂性。
在另一个实施例中，所述导电层20为薄膜晶体管25的栅电极253时，在步骤220之后，所述制备方法还包括如下步骤228至步骤235，以形成显示基板的像素电路层以及子像素的阳极。
在步骤228中，在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层。
在步骤229中，在所述电容绝缘层上形成第二极板。
在该步骤中，第二极板仅形成于第二显示区102及发光区1011，透光区1012中未形成有第二极板。
在步骤230中，在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层。
在步骤231中，在所述层间介质层上形成源电极与漏电极；
在该步骤中，源电极与漏电极仅形成于第二显示区102及发光区1011，透光区1012中未形成有源电极与漏电极。
在步骤232中，在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层。
在步骤233中，在所述平坦化层上形成阳极。
在该步骤中，阳极仅形成于第二显示区102及发光区1011，透光区1012中未形成有阳极。
在步骤234中，在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层。
在步骤235中，对所述像素限定层、所述平坦化层、所述层间介质层以及所述电容绝缘层同时进行刻蚀，以使所述搭接部露出。
通过步骤220、步骤228至步骤235可形成显示基板的像素电路层以及子像素的阳极。上述步骤228至步骤235中，对像素限定层、平坦化层、层间介质层以及电容绝缘层同时进行刻蚀，去除位于搭接部30上方的部分，使搭接部30露出，相对于每次刻蚀去除一层绝缘层的方案来说，有助于降低因过刻而刻蚀到搭接部30的风险。
在另一个实施例中，如图3所示，所述导电层20为电容26的第二极板262，也即是搭接部30与电容26的第二极板262在同一工艺步骤中形成。
在再一个实施例中，如图4所示，所述导电层20为源电极251，也即是搭接部30与源电极251在同一工艺步骤中形成。
在又一个实施例中，如图5所示，所述导电层20为阳极20，也即是搭接部30与阳极20在同一工艺步骤中形成。
在形成阳极之后，显示基板的制备方法还可包括：在阳极上方形成有机发光材料。
在形成有机发光材料时，需采用如图7所示的掩膜版200，掩膜版200设有多个开口210、220。在蒸镀有机发光材料时，将掩膜版200置于像素限定层46上方，掩膜版200的开口220与第二显示区102对应，掩膜版200的多个开口210与多个发光区1011一一对应。之后，通过掩膜版200的开口210、220蒸镀有机发光材料。
在步骤230中，在导电层上形成阴极层，阴极层包括多个阴极块，阴极块覆盖第二显示区或覆盖发光区，相邻两个发光区的阴极块通过该两个发光区之间的搭接部电连接。
在一个实施例中，步骤230可通过如下步骤236至步骤238完成。
在步骤236中，提供掩膜版，所述掩膜版包括与多个所述阴极块对应的开口。
参见图8，掩膜版300包括多个开口310、320。其中，多个开口310与多个发光区1101一一对应，开口310与对应的发光区1101的形状大致相同，开口320与第二显示区102的形状大致相同。
在步骤237中，将所述掩膜版置于所述导电层上，所述发光区对应的开口的正投影的边缘、以及与该开口相邻的搭接部在所述衬底上的正投影的边缘重叠。
如此，通过掩膜版300的开口310蒸镀的阴极与搭接部30部分重叠，可保证搭接部30与相邻的阴极块的电连接效果较好。
在一个实施例中，沿所述透光区指向所述发光区的方向，所述开口在所述衬底上的正投影、与该开口相邻的所述搭接部在所述衬底上的正投影重叠的部分的尺寸范围为[500μm，1000μm]。如此，制备得到的阴极块与相邻的搭接部30搭接的部分的尺寸较大，可保证通过掩膜版300形成的阴极块与相邻的搭接部30的电连接效果较好，有助于避免阴极块与相邻的搭接部30接触不良。其中，沿透光区1012指向发光区1011的方向，开口310在衬底10上的正投影、与该开口310相邻的搭接部30在衬底10上的正投影重叠的部分的尺寸d2可为500μm、600μm、700μm、800μm、900μm、1000μm等。
在步骤238中，通过所述掩膜版的开口形成所述阴极块。
在该步骤中，可采用蒸镀工艺在通过掩膜版的开口形成阴极块。
在一个实施例中，所述第一显示区内，所述发光区的总面积与所述透光区的总面积的比值范围为1:1～1:2。
在一个实施例中，同一所述透光区内设置有至少两个搭接部，沿所述透光区的延伸方向，所述至少两个搭接部阵列排布。
本申请实施例提供的显示基板的制备方法，显示基板包括第一显示区101与第二显示区102，第一显示区101的透光率大于第二显示区102的透光率，则可将感光元件设置在第一显示区101下方，可在保证感光元件正常工作的前提下实现显示基板的全面屏显示。通过在透光区1012内形成搭接部30，搭接部30将相邻两个发光区的阴极块电连接，可使得第一显示区101中各个发光区1011的阴极块电连接，保证显示基板100的正常显示；并且搭接部30的设置可减小透光区1012内阴极块的面积，有助于提升第一显示区101的透光率。由于显示基板100的导电层20与搭接部30在同一工艺步骤中形成，则搭接部30的形成不会增加掩膜版的数量，有助于降低制备工艺的复杂度。
对于方法实施例而言，由于其基本对应于产品的实施例，所以相关细节及有益效果的描述参见产品实施例的部分说明即可，不再进行赘述。
本申请实施例还提供了一种显示装置，所述显示装置包括上述任一实施例所述的显示基板100。
显示装置可以为：液晶显示面板、OLED显示面板、mini-LED显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
在一些实施例中，显示装置包括壳体及显示面板，显示面板与壳体相连接，例如，显示面板嵌入到壳体内。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。例如图1中，为了视觉上更清楚，第一显示区的尺寸较大，实际中第一显示区的尺寸远小于图1中所示的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
本领域技术人员在考虑说明书及实践这里公开的公开后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由下面的权利要求指出。
应当理解的是，本申请并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (15)

1.一种显示基板，其特征在于，所述显示基板包括第一显示区与第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一显示区包括多个发光区与多个透光区，多个所述发光区与多个所述透光区间隔排布；
所述显示基板包括：
衬底；
形成于所述衬底上的导电层及搭接部，所述导电层位于所述第二显示区及所述发光区，所述搭接部位于所述透光区，所述导电层与所述搭接部位于同一层且材料相同；
形成位于所述导电层上的阴极层，所述阴极层包括多个阴极块，所述阴极块覆盖所述第二显示区或覆盖所述发光区，相邻两个所述发光区的阴极块通过该两个发光区之间的所述搭接部电连接。
2.根据权利要求1所述的显示基板，其特征在于，所述显示基板包括像素电路层，所述像素电路层包括所述导电层。
3.根据权利要求2所述的显示基板，其特征在于，所述像素电路层包括薄膜晶体管，所述薄膜晶体管包括栅电极，所述导电层为所述栅电极。
4.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括位于所述形成于所述像素电路层上的阳极及位于所述阳极与所述阴极之间的有机发光材料；
所述像素电路层位于所述搭接部之上的膜层在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠；所述阳极在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠；所述有机发光材料在所述衬底上的正投影与所述搭接部在所述衬底上的正投影不重叠。
5.根据权利要求1所述的显示基板，其特征在于，所述搭接部在所述衬底上的正投影的边缘、以及与该搭接部电连接的阴极块在所述衬底上的正投影的边缘重叠。
6.根据权利要求5所述的显示基板，其特征在于，沿所述透光区指向所述发光区的方向，所述搭接部在所述衬底上的正投影、及与该搭接部电连接的阴极块在所述衬底上的正投影重叠的部分的尺寸范围为[500μm，1000μm]。
7.根据权利要求1所述的显示基板，其特征在于，所述第一显示区内，所述发光区的总面积与所述透光区的总面积的比值范围为1:1～1:2。
8.根据权利要求1所述的显示基板，其特征在于，同一所述透光区内设有至少两个搭接部，沿所述透光区的延伸方向，所述至少两个搭接部阵列排布。
9.一种显示装置，其特征在于，所述显示装置包括权利要求1-8任一项所述的显示基板。
10.一种显示基板的制备方法，其特征在于，所述显示基板包括第一显示区与第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率；所述第一显示区包括多个发光区与多个透光区，多个所述发光区与多个所述透光区间隔排布；
所述显示基板的制备方法包括：
提供衬底；
在所述衬底上形成导电层及搭接部，所述导电层位于所述发光区及所述第二显示区，所述搭接部位于所述透光区；所述导电层与所述搭接部在同一工艺步骤中形成；
在所述导电层上形成阴极层，所述阴极层包括多个阴极块，所述阴极块覆盖所述第二显示区或覆盖所述发光区，相邻两个所述发光区的阴极块通过该两个发光区之间的所述搭接部电连接。
11.根据权利要求10所述的显示基板的制备方法，其特征在于，所述显示基板包括像素电路层，所述像素电路层包括薄膜晶体管，所述薄膜晶体管包括栅电极，所述导电层为所述栅电极。
12.根据权利要求11所述的显示基板的制备方法，其特征在于，所述像素电路还包括电容，所述电容包括第一极板及第二极板，所述第一极板与所述导电层在同一工艺步骤中形成；所述在所述衬底上形成导电层及搭接部之后，所述制备方法还包括：
在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层，对所述电容绝缘层进行刻蚀，以使所述搭接部露出；
在所述电容绝缘层上形成第二极板；
在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层，对所述层间介质层进行刻蚀，以使所述搭接部露出；
在所述层间介质层上形成源电极与漏电极；
在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层，对所述平坦化层进行刻蚀，以使所述搭接部露出；
在所述平坦化层上形成阳极；
在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层，对所述像素限定层进行刻蚀，以使所述搭接部露出。
13.根据权利要求11所述的显示基板的制备方法，其特征在于，所述像素电路还包括电容，所述电容包括第一极板及第二极板，所述第一极板与所述导电层在同一工艺步骤中形成；所述在所述衬底上形成导电层及搭接部之后，所述制备方法还包括：
在所述栅电极上形成覆盖所述第一显示区与所述第二显示区的电容绝缘层；
在所述电容绝缘层上形成第二极板；
在所述第二极板上形成覆盖所述第一显示区与所述第二显示区的层间介质层；
在所述层间介质层上形成源电极与漏电极；
在所述源电极上形成覆盖所述第一显示区与所述第二显示区的平坦化层；
在所述平坦化层上形成阳极；
在所述阳极上形成覆盖所述第一显示区与所述第二显示区的像素限定层；
对所述像素限定层、所述平坦化层、所述层间介质层以及所述电容绝缘层同时进行刻蚀，以使所述搭接部露出。
14.根据权利要求10所述的显示基板的制备方法，其特征在于，所述在所述导电层上形成阴极层，包括：
提供掩膜版，所述掩膜版包括与多个所述阴极块对应的开口；
将所述掩膜版置于所述导电层上，所述发光区对应的开口的正投影的边缘、以及与该开口相邻的搭接部在所述衬底上的正投影的边缘重叠；
通过所述掩膜版的开口形成所述阴极块。
15.根据权利要求14所述的显示基板的制备方法，其特征在于，沿所述透光区指向所述发光区的方向，所述开口在所述衬底上的正投影、与该开口相邻的所述搭接部在所述衬底上的正投影重叠的部分的尺寸范围为[500μm，1000μm]。
CN202010099655.4A 2020-02-18 2020-02-18 显示基板及其制备方法、显示装置 Active CN113345929B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010099655.4A CN113345929B (zh) 2020-02-18 2020-02-18 显示基板及其制备方法、显示装置
PCT/CN2021/075887 WO2021164602A1 (zh) 2020-02-18 2021-02-07 显示基板及其制备方法、显示装置
US17/607,813 US20220238614A1 (en) 2020-02-18 2021-02-07 Display substrates and manufacturing methods thereof, and display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010099655.4A CN113345929B (zh) 2020-02-18 2020-02-18 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113345929A true CN113345929A (zh) 2021-09-03
CN113345929B CN113345929B (zh) 2023-07-18

Family

ID=77390443

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010099655.4A Active CN113345929B (zh) 2020-02-18 2020-02-18 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20220238614A1 (zh)
CN (1) CN113345929B (zh)
WO (1) WO2021164602A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793856A (zh) * 2021-09-13 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023160329A1 (zh) * 2022-02-23 2023-08-31 京东方科技集团股份有限公司 显示面板、显示装置以及掩膜版
WO2023193300A1 (zh) * 2022-04-07 2023-10-12 广州华星光电半导体显示技术有限公司 一种显示基板及其制造方法、蒸镀设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220088598A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
CN109886140A (zh) * 2019-01-28 2019-06-14 上海天马有机发光显示技术有限公司 显示面板及其制作方法和显示装置
CN110189639A (zh) * 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110391348A (zh) * 2019-07-23 2019-10-29 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置
CN110649177A (zh) * 2019-09-24 2020-01-03 云谷（固安）科技有限公司 显示面板的制备方法、显示面板及显示装置
CN110797379A (zh) * 2019-10-29 2020-02-14 维沃移动通信有限公司 一种显示基板、显示装置及显示基板的制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510812B2 (en) * 2017-11-09 2019-12-17 Lockheed Martin Corporation Display-integrated infrared emitter and sensor structures
CN109119451B (zh) * 2018-09-04 2020-08-25 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN109722629B (zh) * 2019-01-02 2021-08-10 京东方科技集团股份有限公司 一种掩膜板、阴极制作方法及oled显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010230797A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 表示装置、および電子機器
CN109886140A (zh) * 2019-01-28 2019-06-14 上海天马有机发光显示技术有限公司 显示面板及其制作方法和显示装置
CN110189639A (zh) * 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN110391348A (zh) * 2019-07-23 2019-10-29 武汉华星光电半导体显示技术有限公司 一种显示面板和显示装置
CN110649177A (zh) * 2019-09-24 2020-01-03 云谷（固安）科技有限公司 显示面板的制备方法、显示面板及显示装置
CN110797379A (zh) * 2019-10-29 2020-02-14 维沃移动通信有限公司 一种显示基板、显示装置及显示基板的制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113793856A (zh) * 2021-09-13 2021-12-14 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
WO2023160329A1 (zh) * 2022-02-23 2023-08-31 京东方科技集团股份有限公司 显示面板、显示装置以及掩膜版
WO2023193300A1 (zh) * 2022-04-07 2023-10-12 广州华星光电半导体显示技术有限公司 一种显示基板及其制造方法、蒸镀设备

Also Published As

Publication number Publication date
WO2021164602A1 (zh) 2021-08-26
US20220238614A1 (en) 2022-07-28
CN113345929B (zh) 2023-07-18

Similar Documents

Publication Publication Date Title
US10254876B2 (en) Array substrate, fabricating method thereof and display device
CN113345929B (zh) 显示基板及其制备方法、显示装置
CN110767710B (zh) 显示基板、显示面板及显示装置
US11910691B2 (en) Display panel, manufacturing method thereof, and display device
US11665940B2 (en) Display substrate for avoiding breaks and preparation method thereof, bonding method of display panel and display apparatus
TWI606283B (zh) 顯示裝置
US11374074B2 (en) Display panel, display apparatus, and method of fabricating the display panel
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
US20230011316A1 (en) Display substrates and methods of manufacturing display substrate, display panels, display devices
US20220293692A1 (en) Array substrate, method for manufacturing the same, display panel and display device
US20210225972A1 (en) Array substrate, display apparatus, and method of fabricating array substrate
US20230006024A1 (en) Display substrate, manufacturing method and display device
CN113629115B (zh) 显示面板、显示装置及显示面板的制作方法
US10712594B2 (en) Flat display panel and method of manufacturing the same
CN110993652B (zh) 一种屏下摄像头结构
CN110797380A (zh) 显示基板及其制作方法、显示装置
CN110993563B (zh) 一种oled面板及制作方法
CN110148618B (zh) 一种显示基板及其制作方法、显示装置
CN110660813A (zh) 一种oled面板及制作方法
CN210182389U (zh) 一种oled面板
CN110783368B (zh) 显示面板及其制造方法、显示终端
CN113258015B (zh) 一种显示面板及其制备方法、显示设备
US11968872B2 (en) Display substrate including first and second corner display regions having different layer thickness and hole regions
US20220123064A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN117279424A (zh) 一种显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant