CN113871420A - 显示基板和显示装置 - Google Patents

显示基板和显示装置 Download PDF

Info

Publication number
CN113871420A
CN113871420A CN202010623663.4A CN202010623663A CN113871420A CN 113871420 A CN113871420 A CN 113871420A CN 202010623663 A CN202010623663 A CN 202010623663A CN 113871420 A CN113871420 A CN 113871420A
Authority
CN
China
Prior art keywords
shielding
transistor
layer
pixel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010623663.4A
Other languages
English (en)
Inventor
刘聪
黄耀
蔡建畅
程羽雕
吴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210564318.7A priority Critical patent/CN114883375A/zh
Priority to CN202010623663.4A priority patent/CN113871420A/zh
Priority to EP24156654.6A priority patent/EP4366489A2/en
Priority to US17/754,108 priority patent/US11804176B2/en
Priority to PCT/CN2021/094387 priority patent/WO2022001435A1/zh
Priority to EP21832139.6A priority patent/EP4053908A4/en
Priority to JP2022538258A priority patent/JP2023531577A/ja
Publication of CN113871420A publication Critical patent/CN113871420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G09G2360/145—Detecting light within display terminals, e.g. using a single or a plurality of photosensors the light originating from the display screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

一种显示基板和显示装置，该显示基板包括：具有用于显示的第一侧和第二侧，包括：衬底基板；显示区，包括第一显示区和第二显示区，第一显示区包括多个像素单元组，多个像素单元组每个包括多个第一像素单元，多个第一像素单元的每个包括像素区和开口区；多条第一电源线，位于像素区；遮挡层，包括镂空区和遮挡区；对于一个像素单元组，各个第一像素单元的开口区与遮挡层的遮挡区至少部分重叠，至少一个第一像素单元的开口区包括第一遮挡连接部，与遮挡层的遮挡区至少部分重叠，且遮挡层通过第一遮挡连接部和多条第一电源线中的至少一条第一电源线连接。该显示基板可以在不降低像素密度的前提下，给遮挡层连接直流信号，防止遮挡层处于浮接状态。

Description

显示基板和显示装置
技术领域
本公开至少一实施例涉及一种显示基板和显示装置。
背景技术
基于屏下摄像头的设计，显示面板通常包括高像素密度(Pixels Per Inch，PPI)区域和低PPI区域，然而，通常的显示面板在低PPI区域的光透过率较低，不利于提高摄像头在成像区域的显示效果。
发明内容
本公开至少一实施例提供一种显示基板，具有用于显示的第一侧和与所述第一侧相对的第二侧，包括：衬底基板；显示区，设置在所述衬底基板上，包括第一显示区和至少部分围绕第一显示区的第二显示区，所述第一显示区允许来自所述显示基板的第一侧的光至少部分透射至所述显示基板的第二侧以用于感测，所述第一显示区包括间隔排列的多个像素单元组，所述多个像素单元组每个包括多个第一像素单元，所述多个第一像素单元的每个包括像素区和开口区；多条第一电源线，位于所述像素区，且配置为与所述多个像素单元组连接以向所述多个像素单元组提供第一电源电压；遮挡层，设置在所述衬底基板上，且位于所述第一电源线靠近所述衬底基板的一侧，包括镂空区和遮挡区；对于一个像素单元组，所述各个第一像素单元的开口区与所述遮挡层的遮挡区至少部分重叠，所述至少一个第一像素单元的开口区包括第一遮挡连接部，与所述遮挡层的遮挡区至少部分重叠，且所述遮挡层通过所述第一遮挡连接部和所述多条第一电源线中的至少一条第一电源线连接以接收所述第一电源电压；所述多条第一电源线位于所述第一遮挡连接部远离所述衬底基板的一侧，所述遮挡层位于所述第一遮挡连接部靠近所述衬底基板的一侧，所述第一遮挡连接部位于所述遮挡层和所述多条第一电源线之间。
例如，在本公开至少一实施例提供的显示基板中，所述遮挡层通过第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过第二过孔与所述至少一条第一电源线连接。
例如，在本公开至少一实施例提供的显示基板中，所述显示基板还包括第一绝缘层、第二绝缘层和第三绝缘层，其中，所述第一绝缘层位于所述遮挡层和所述第一遮挡连接部之间，所述第二绝缘层位于所述第一绝缘层和所述第一遮挡层连接部之间，所述第三绝缘层位于所述第一遮挡连接部和所述多条第一电源线之间；或者，所述第二绝缘层位于所述第一遮挡连接部和所述多条第一电源线之间，所述第三绝缘层位于所述第二绝缘层和所述多条第一电源线之间，所述遮挡层通过贯穿所述第一绝缘层的第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过贯穿所述第二绝缘层和第三绝缘层的第二过孔与所述至少一条第一电源线连接；或者，所述遮挡层通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过贯穿所述第三绝缘层的第二过孔与所述至少一条第一电源线连接。
例如，在本公开至少一实施例提供的显示基板中，所述第一过孔和所述第二过孔在所述衬底基板上的正投影不重叠；所述第一电源线包括突出部，所述第二过孔在所述衬底基板的正投影与所述突出部在所述衬底基板的正投影重叠，所述第一过孔在所述衬底基板的正投影与所述第一电源线在所述衬底基板上的正投影重叠。
例如，在本公开至少一实施例提供的显示基板中，相邻像素单元组之间通过走线连接，所述多个像素单元组和所述走线在所述衬底基板上的正投影落入所述遮挡层的遮挡区在所述衬底基板上的正投影内。
例如，在本公开至少一实施例提供的显示基板中，所述第二显示区包括阵列排布的多个第二像素单元和多条第二电源线，所述多个第二像素单元的每个包括像素区和开口区；所述多条第二电源线配置为与所述多个第二像素单元连接以向所述多个第二像素单元提供第二电源电压，所述第二电源电压和所述第一电源电压相同；对于一个第二像素单元，所述各个第二像素单元的开口区与所述遮挡层的遮挡区至少部分重叠，所述至少一个第二像素单元的开口区包括第二遮挡连接部，所述第二遮挡连接部与所述遮挡层的遮挡区至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第二显示区在所述衬底基板上的正投影落入所述遮挡层的遮挡区在所述衬底基板上的正投影内。
例如，在本公开至少一实施例提供的显示基板中，所述多个第一像素单元和所述多个第二像素单元的每个包括像素驱动电路和发光器件，所述像素驱动电路配置为驱动所述发光器件发光。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路包括驱动晶体管、数据写入晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管、第二复位晶体管和存储电容；所述第一复位晶体管、所述补偿晶体管、所述第二发光控制晶体管和所述第二复位晶体管的有源层位于沿第一方向延伸的第一半导体层，所述数据写入晶体管和所述第一发光控制晶体管的有源层位于沿第二方向延伸的第二半导体层，所述第一半导体层和所述第二半导体层通过所述驱动晶体管的有源层连接且一体形成，所述驱动晶体管的有源层位于所述第一复位晶体管的有源层在所述第一方向的假想线上，所述补偿晶体管和所述数据写入晶体管的有源层分别位于所述驱动晶体管的有源层的两侧，且位于所述驱动晶体管的有源层靠近所述第一复位晶体管的有源层的一侧，所述第二发光控制晶体管和第一发光控制晶体管的有源层分别位于所述驱动晶体管的有源层的两侧，且位于所述驱动晶体管的有源层远离所述第一复位晶体管的有源层的一侧，所述第二复位晶体管的有源层位于所述第二发光控制晶体管的有源层远离所述补偿晶体管的有源层的一侧，所述补偿晶体管包括沿所述第一方向延伸的第一栅极、沿所述第二方向延伸的第二栅极，所述第二栅极与沿所述第二方向延伸的所述第二发光控制晶体管的栅极、所述第二复位晶体管的栅极在所述第一方向上并排设置，所述数据写入晶体管的栅极和所述第一发光控制晶体管的栅极沿所述第二方向延伸，且在所述第一方向上并排设置，所述第一复位晶体管的栅极和所述驱动晶体管的栅极的沿所述第二方向延伸，且在所述第一方向上并排设置，所述驱动晶体管的栅极与所述存储电容的第一极板一体形成。
例如，本公开至少一实施例提供的显示基板，还包括沿所述第二方向延伸的栅线、发光控制信号线、第一复位信号线和第二复位信号线，所述第一复位晶体管的栅极和所述第一复位信号线连接且一体形成，所述补偿晶体管的第二栅极和所述数据写入晶体管的栅极与所述栅线连接且一体形成，所述第二发光控制晶体管的栅极和所述第一发光控制晶体管的栅极与所述发光控制信号线连接且一体形成，所述第二复位晶体管的栅极与所述第二复位信号线连接且一体形成。
例如，本公开至少一实施例提供的显示基板，还包括数据线，其中，所述数据线与所述数据写入晶体管的有源层连接，且配置为提供数据信号，所述第一电源线在所述衬底基板上的正投影与所述第一复位晶体管的有源层和所述驱动晶体管的有源层在所述衬底基板上的正投影至少部分重叠，所述数据线在所述衬底基板上的正投影位于所述第二半导体层在所述衬底基板上的正投影远离所述第一电源线在所述衬底基板上的正投影的一侧。
例如，在本公开至少一实施例提供的显示基板中，所述像素驱动电路还包括第一转接电极，所述第一转接电极与所述第二发光控制晶体管的有源层、所述第二复位晶体管的有源层以及所述发光器件的第一极通过过孔连接，所述第一转接电极在所述衬底基板上的正投影位于所述第二复位晶体管的有源层和所述驱动晶体管的有源层在所述衬底基板上的正投影之间。
例如，在本公开至少一实施例提供的显示基板中，对于所述多个第二像素单元的每个，所述第二遮挡连接部在所述衬底基板上的正投影位于所述第二复位晶体管的有源层在所述衬底基板上的正投影和所述第二电源线在衬底基板上的正投影之间，且与所述第二电源线在衬底基板上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，对于各个像素单元组，所述第一遮挡连接部位于各个像素单元组中在所述第一方向上相邻两个第一像素单元之间。
例如，在本公开至少一实施例提供的显示基板中，所述第一遮挡连接部在所述衬底基板上的正投影位于所述第二复位晶体管的有源层在衬底基板上的正投影和所述第一电源线在衬底基板上的正投影之间，且与所述第一电源线在衬底基板上的正投影至少部分重叠。
例如，在本公开至少一实施例提供的显示基板中，所述第一遮挡连接部分别位于各个像素单元组的两端，且与所述各个像素单元组分别对应的多条第一电源线中至少一条连接。
例如，在本公开至少一实施例提供的显示基板中，所述第一遮挡连接部分别位于各个像素单元组的一端，且与所述像素单元组对应的多条第一电源线中至少一条连接。
例如，本公开至少一实施例提供的显示基板，还包括第四绝缘层、第一导电层、第二导电层和第三导电层；所述第一导电层包括所述栅线，所述第二导电层包括所述存储电容的第二极板，所述第三导电层包括所述第一电源线，在垂直于所述衬底基板的方向上，所述第四绝缘位于所述遮挡层和所述晶体管的有源层之间，所述第一绝缘层位于所述有源层和所述第一导电层之间，所述第二绝缘层位于所述栅线和所述第二导电层之间，所述第三绝缘层位于所述存储电容的第二极板和所述第三导电层之间。
例如，在本公开至少一实施例提供的显示基板中，所述第一遮挡连接部位于所述第一导电层或所述第二导电层。
本公开至少一实施例还提供一种显示装置，包括本公开任一实施例提供的显示基板和传感器，所述传感器设置于所述显示基板的第二侧，并且所述传感器配置为接收来自所述显示基板的第一侧的光；所述传感器在所述衬底基板上的正投影与所述第一显示区至少部分重叠。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为本公开至少一实施例提供的一种显示基板的平面示意图；
图1B为本公开至少一实施例提供的一种显示基板的局部放大示意图；
图1C为本公开至少另一实施例提供的一种显示基板的局部放大示意图；
图1D为沿图1A中所示的线B1-B2的截面示意图；
图2为本公开至少一实施例提供的一种第二显示区的像素单元的排布示意图；
图3为本公开至少一实施例提供的显示面板的第一显示区的示意图；
图4为本公开至少一实施例提供的一种显示基板的示意图；
图5为本公开至少一实施例提供的一种像素驱动电路的示意图；
图6A为图5中所示的像素驱动电路的一种层叠结构示意图；
图6B为图5中所示的像素驱动电路的另一种层叠结构示意图；
图7为本公开至少一实施例提供的一种沿线A-A`处的截面示意图；
图8为图6A所示的显示基板的半导体图形的平面图；
图9为图6A所示的显示基板的第一导电层的平面图；
图10为图6A所示的显示基板的第二导电层的平面图；
图11为图6A所示的显示基板的第三导电层的平面图；
图12A为本公开至少一实施例提供的一种显示基板的一个示例的示意图；
图12B为图12A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；
图12C为图12A所示的显示基板的半导体图形的平面图；
图12D为图12A所示的显示基板的第一导电层的平面图；
图12E为图12A所示的显示基板的第二导电层的平面图；
图12F为图12A所示的显示基板的第三导电层的平面图；
图13A为本公开至少一实施例提供的另一种显示基板的一个示例的示意图；
图13B为图13A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；
图13C为图13A所示的显示基板的半导体图形的平面图；
图13D为图13A所示的显示基板的第一导电层的平面图；
图13E为图13A所示的显示基板的第二导电层的平面图；
图13F为图13A所示的显示基板的第三导电层的平面图；
图14A为本公开至少一实施例提供的又一种显示基板的一个示例的示意图；
图14B为图14A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；
图14C为图14A所示的显示基板的半导体图形的平面图；
图14D为图14A所示的显示基板的第一导电层的平面图；
图14E为图14A所示的显示基板的第二导电层的平面图；
图14F为图14A所示的显示基板的第三导电层的平面图；
图15A为本公开至少一实施例提供的又一种显示基板的一个示例的示意图；
图15B为图15A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；
图15C为图15A所示的显示基板的半导体图形的平面图；
图15D为图15A所示的显示基板的第一导电层的平面图；
图15E为图15A所示的显示基板的第二导电层的平面图；
图15F为图15A所示的显示基板的第三导电层的平面图；
图16为本公开至少一实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
OLED(Organic light-emitting diode，有机发光二极管)显示技术由于具有广视角、高对比度、快响应、低功耗、可折叠、柔性等优势，在显示器中具有强有力的竞争力。随着OLED技术的广泛发展和深入应用，对屏占比较高的显示屏的需求越来越强烈。屏下摄像头技术的前置摄像头位于屏幕下方，可以消除设置前置摄像头的开槽(notch)区，提高屏占比，具有更优的视觉体验。
为了使更多的光线通过显示面板到达前置摄像头，需要降低屏幕透光显示区的PPI，即降低像素密度，但是像素电路走线间以及像素之间信号线连线间存在大量狭缝，当光线通过这些狭缝时会发生衍射与干涉，导致光线到达摄像头时的亮度不均匀，产生眩光现象(视野中某一局部地方出现过高的亮度或前后发生过大的亮度变化)，降低物体可见度，降低摄像头成像质量，并且易引起视觉疲劳。
目前，一种解决方式为：增加一层金属层作为遮挡层，遮挡住像素电路及走线位置，防止光线经过这些狭缝造成干涉，但是，这些金属层由于处于浮接(Floating)状态会造成对像素电路的信号的干扰，影响显示效果。因此，需要对这些金属层通入直流信号，稳定电压。但是，若从像素电路中直接打孔连接，需要空间放置连接孔，因此会增大像素尺寸，降低屏幕的分辨率；若只从IC(Integrated chip，集成芯片)端连接，则会造成较大走线压降，影响显示质量。
本公开至少一实施例提供一种显示基板，具有用于显示的第一侧和与第一侧相对的第二侧，包括：衬底基板；显示区，设置在衬底基板上，包括第一显示区和至少部分围绕第一显示区的第二显示区，第一显示区允许来自显示基板的第一侧的光至少部分透射至显示基板的第二侧以用于感测，第一显示区包括间隔排列的多个像素单元组，多个像素单元组每个包括多个第一像素单元，多个第一像素单元的每个包括像素区和开口区；多条第一电源线，位于像素区，且配置为与所述多个像素单元组连接以向所述多个像素单元组提供第一电源电压；遮挡层，设置在衬底基板上，且位于第一电源线靠近衬底基板的一侧，包括镂空区和遮挡区；对于一个像素单元组，各个第一像素单元的开口区与遮挡层的遮挡区至少部分重叠，至少一个第一像素单元的开口区包括第一遮挡连接部，与遮挡层的遮挡区至少部分重叠，且遮挡层通过第一遮挡连接部和多条第一电源线中的至少一条第一电源线连接以接收第一电源电压；多条第一电源线位于第一遮挡连接部远离衬底基板的一侧，遮挡层位于第一遮挡连接部靠近衬底基板的一侧，第一遮挡连接部位于遮挡层和多条第一电源线之间。
本公开实施例提供的显示基板可以在不降低像素密度的前提下，给遮挡层连接直流信号，防止遮挡层处于浮接状态，防止遮挡层的信号跳变对像素驱动电路造成干扰，同时降低第一电源线压降，提高显示面板的显示质量。
下面结合附图对本公开的实施例进行详细地介绍。
图1A为本公开至少一实施例提供的一种显示基板的平面示意图；图1B为本公开至少一实施例提供的一种显示基板的局部放大示意图；图1C为本公开至少另一实施例提供的一种显示基板的局部放大示意图；图1D为沿图1A中线B1-B2的截面示意图。
例如，如图1A所示，本公开至少一实施例提供的显示基板1包括衬底基板100以及显示区。显示区设置在衬底基板100上，显示区包括第一显示区10(例如透光显示区)和第二显示区20(例如正常显示区)。显示基板1还可以包括周边区30，周边区30围绕(例如部分围绕)显示区。第二显示区20围绕(例如部分围绕)第一显示区10。
例如，本公开至少一实施例提供的显示基板1可以为有机发光二极管(OLED)显示基板或者量子点发光二极管(QLED)显示基板等显示基板，本公开的实施例对显示基板的具体种类不做限定。
例如，如图1D所示，第一显示区10为透光显示区，即允许来自显示基板1的第一侧S1(例如显示侧)的光至少部分透射至显示基板1的第二侧S2(例如非显示侧)，即来自显示侧的入射光透射通过第一显示区10以到达显示基板1的非显示侧。在显示基板1的第二侧S2还可以设置传感器192以接收该透射光，从而实现相应的功能(例如成像、红外感测、距离感测等)。例如，该传感器192设置在显示基板1的第二侧S2，传感器192在衬底基板100的正投影与第一显示区10至少部分重叠，且被配置为接收并处理来自显示基板1的第一侧S1的光。自显示基板1的第一侧S1的光可以是沿显示基板1的法线方向(例如Z1方向)的准直光，也可以是非准直光。
例如，传感器192为图像传感器、红外传感器、距离传感器等，传感器192例如可以实现为芯片等形式。传感器192设置在显示基板1的第二侧S2(背离使用者一侧)。传感器192与第一显示区10在显示基板的显示面的法线方向上至少部分重叠。
例如，传感器192可以是图像传感器，并可以用于采集传感器192的集光面面对的外部环境的图像，例如可以为CMOS图像传感器或CCD图像传感器；该传感器192还可以是红外传感器、距离传感器等。该传感器192可用于实现诸如手机、笔记本的移动终端的摄像头，并且根据需要还可以包括例如透镜、反射镜或光波导等光学器件，以对光路进行调制。本公开的实施例对于传感器192的类型、功能以及设置方式不作限制。
传感器192通过双面胶等方式设置在显示基板的第一侧S2，并且传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠，配置为接收来自第一侧S1的光。由此，第一显示区10在实现显示的同时，还为传感器192的设置提供了便利。
例如，如图1B以及图1C所示，第一显示区10包括第一子像素阵列(第一显示区10中的灰色方框组成)，第一子像素阵列包括在第一方向Y1以及与第一方向Y1交叉的第二方向X1上排布的多个像素单元组P1(第一显示区10中的灰色方框)。多个像素单元组P1的每个包括至少一个第一像素单元(例如多个第一像素单元)(后续详细介绍)。第一像素单元包括彼此直接连接的第一发光器件以及第一像素驱动电路，第一像素驱动电路被配置为驱动第一发光器件发光。第一发光器件以及第一像素驱动电路位于同一像素区域中，在位置上没有彼此分离。
需要说明的是，第一方向Y1与第二方向X1可以垂直交叉也可以不垂直交叉，例如第一方向Y1与第二方向X1相互交叉的锐角的取值范围可以小于等于10°并大于等于45°。本公开实施例的附图中以第一方向Y1与第二方向X1垂直交叉为例示出。
多个像素单元组P1之间具有允许光通过的间隙，即第一显示区10中的空白区域，以允许来自第一侧S1的入射光可以通过相邻像素单元组P1之间的间隙透射，以保证第一显示区10的透光性。
例如，如图1B所示，多个第一像素单元组P1排布为相邻的两列之间错位排布，也即图中第一列的像素单元组P1，与第二列的像素单元组P1在第二方向X1上错开而分布在不同行。例如，相邻列的像素单元组P1不同行。
例如，如图1C所示，多个像素单元组P1排布为多行多列，也即图中第一列的像素单元组P1，与第二列的像素单元组P1在第二方向X1上间隔相邻。
例如，如图1B以及图1C所示，第二显示区20包括第二子像素阵列(第二显示区20中的白色方框组成)，第二子像素阵列包括多个第二像素单元C(第二显示区20中的白色方框)。多个第二像素单元C的每个包括彼此直接连接的第二发光器件以及第二像素驱动电路，第二像素驱动电路被配置为驱动第二发光器件发光。第二发光器件以及第二像素驱动电路位于同一像素区域中，在位置上没有彼此分离。例如，第二显示区20中的第二像素单元的排列方式如图2所示，
例如，第二显示区的像素密度大于第一显示区的像素密度，如图1B以及图1C所示，第一显示区10的像素单元组P1的排布密度，小于第二显示区20中的第二像素单元C的排布密度。也即，第一显示区10的分辨率设置的低于第二显示区20的分辨率，以留出空间允许光线通过，即第一显示区10内排布的用于显示的像素密度小于第二显示区20的像素密度。
图2为本公开至少一实施例提供的一种第二显示区的像素单元的排布示意图。图3为本公开至少一实施例提供的显示面板的第一显示区的示意图。如图2和图3所示，显示基板的第一显示区10和第二显示区20分别包括多个像素单元组P1，例如，图2和图3中仅示意性地示出了各个像素单元组P1包括4个像素单元P0，例如，该4个像素单元P0分别为第一子像素单元101、第二子像素单元102、第三子像素单元103和第四子像素单元104，本公开的实施例对此不做限制。
需要注意的是，每个像素单元组P1还可以包括2个像素单元P0(如图14A-14E所示)或3个像素单元P0(如图15A-15E所示)等，本公开的实施例对此不做限制。
例如，在图14A所示的示例中，一个像素组还可以包括两个子像素，例如，包括第一子像素101和第二子像素102，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素；例如，在图15A所示的实施例中，一个第一像素组P1还可以包括三个子像素，例如，包括第一子像素101、第二子像素102、第三子像素103，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素，第三子像素103为蓝色子像素，例如，该三个子像素位于一行；例如，在图12A所示的示例中，一个像素组还可以包括四个子像素，例如，包括第一子像素101、第二子像素102、第三子像素103和第四子像素104，例如，第一子像素101为红色子像素，第二子像素102为绿色子像素，第三子像素103为蓝色子像素，第四子像素104为绿色子像素，在其他的实施例中，像素组也可以采用其他颜色的像素单元。当然，在其他的实施例中，显示面板中多个子像素P0的排列方式也不限于图2和图3所示。本公开的实施例对此不作限制。
例如，如图2所示，在第二显示区20中，各个像素单元P0均匀规则排布，在此不再赘述。
例如，如图3所示，显示基板还包括栅线113和数据线313。栅线113和数据线313彼此绝缘。每条栅线113连接一行子像素，每条数据线313连接一列子像素。例如，栅线113被配置为向一行子像素提供扫描信号。数据线313配置为向一列子像素提供数据信号。
例如，如图3所示，数据线313包括第一数据线DL1。第一数据线DL1至少位于第一显示区10。例如，第一数据线DL1从第一显示区10延伸至第二显示区20。例如，如图3所示，栅线113包括第一栅线GL1，第一栅线GL1从第二显示区20延伸至第一显示区10。
为了表示清楚、简洁，图3仅示意性地示出了第一显示区10中相邻像素组P1之间的连接关系，并不构成对本公开的限制。图4为本公开至少一实施例提供的一种显示基板的示意图。例如，如图4所示，该显示基板还包括第一电源线VDD1，且配置为与多个像素单元组P1连接以向多个像素单元组P1提供第一电源电压。
例如，如图4所示，该显示基板还包括遮挡层LS，设置在衬底基板100上，且位于第一电源线VDD1靠近衬底基板100的一侧，包括镂空区LS2和遮挡区LS1。例如，镂空区LS2对应于图3中所示相邻第一像素单元组之间的透光区域R0。如图3和4所示，透光区域R0由两条相邻第一栅线GL1、两条相邻第一数据线DL1围设而成，但不限于此。
例如，第一显示区10包括多个透光区域R0；透光区域R0位于相邻第一像素组P1之间。透光区域R0可透过环境光。例如，透光区域R0可包括衬底基板以及位于衬底基板上的透明绝缘层，透光区域R0不具有光遮挡结构，例如，不具有金属走线。例如，透光区域R0位于四个相邻像素单元组P1以及连接像素单元组P1的走线围设的区域内，但不限于此。
例如，如图4所示，相邻像素单元组之间通过走线(例如，第一数据线DL1、第一电源线311、栅线GL1、第一复位信号线111、第二复位信号线112、发光控制信号线110和初始化信号线210)连接，例如，多个像素单元组P0和走线在衬底基板100上的正投影落入遮挡层LS的遮挡区LS1在衬底基板100上的正投影内。即遮挡区LS1遮挡连接各个第一像素单元组的走线间以及各个第一像素单元组内部连接之间存在的大量狭缝，从而可以避免当光线通过这些狭缝时产生的衍射与干涉，避免导致光线到达摄像头时的亮度不均匀而产生的眩光现象。
例如，在本公开的实施例中，如图6A所示，多个第一像素单元P0的每个包括像素区A11(即第一像素单元中的晶体管、电容以及布线的区域，例如，上述多条电源线311(例如，对于第一像素单元P0，电源线311为第一电源线VDD1，对于第二像素单元C，电源线311为第二电源线VDD2，以下实施例与此相同，不再赘述)位于该像素区A11和开口区A12。例如，该开口区为将图6B中所示的第一像素单元P0缩小尺寸后得到的区域。例如，通过适当减小图6B中所示的像素驱动电路走线线宽、各个晶体管的宽长比、电容的大小、连接孔的尺寸以及将走线集中放置等，使得第一像素单元P0在相同的实线矩形框中空出一块开口区A12(如图6A)，从而可以提高显示面板的光透过率。例如，在本公开的实施例中，将像素区A11集中放置于像素单元组P0(即实线矩形框)上方的位置，以减小驱动电路所占空间，同时保持像素分辨率大小不变，因此可以空出一部分空间(即开口区A12)用于摆放将遮挡层LS连接至第一电源线311的第一遮挡连接部SP1以及连接孔V1/V2，正常像素单元与减小尺寸后像素单元的具体对比图如图6B和图6A所示。
例如，图6A中的像素驱动电路的尺寸(即缩小后的像素驱动电路的尺寸)为图6B中所示的像素驱动电的尺寸(即缩小前的像素驱动电路的尺寸)的四分之一，当然还可以是六分之一、二分之一等，只要能实现相应的功能即可，本公开的实施例对此不做限制。例如：在一些示例中，对于FHD分辨率屏下摄像头屏幕，可以把像素驱动电路的尺寸压缩至QHD级别，同时保持FHD级别像素分辨率不变，因此可以空出一些空间，放置连接遮挡层LS的遮挡连接部LS2和连接孔。
在本公开的上述实施例中，通过减小第一像素单元的像素驱动电路的尺寸可以有利于光的透射，同时有利于在不改变像素分辨率的前提下，实现遮挡层与第一电源线或其他电源线的连接，从而可以在不降低像素密度的前提下，给遮挡层连接直流信号，防止遮挡层处于浮接状态对像素驱动电路造成的信号干额，降低第一电源线的压降，提高显示面板的显示质量。
为了保证遮挡层的刻蚀均一性，正常显示区像素电路的下方也会有遮挡层层。例如，第二显示区20在衬底基板100上的正投影落入遮挡层LS的遮挡区LS2在衬底基板100上的正投影内。例如，由于第二显示区20不包括透光区域R0，因此，遮挡层LS对应于第二显示区20的部分可以为整面的，即没有镂空区的，从而可以遮挡第二显示区20中的各个像素驱动电路中的间隙以及连接各个像素驱动电路的走线之间产生的间隙。
由于，正常像素驱动电路(例如，图6B中所示的像素驱动电路)走线较为紧凑，驱动电路走线占用尺寸大小即为像素密度大小，因此没有剩余空间摆放连接遮挡层LS的遮挡连接部和连接孔。
对此，为了保证像素密度不变，第二显示区20中的像素驱动电路采用和第一显示区10中的像素驱动电路相同的结构，即，也采用图6A所示的结构和尺寸。
例如，对于第二显示区20，如图1B和图1C所示，第二显示区20包括阵列排布的多个第二像素单元C和多条第二电源线VDD2，多个第二像素单元C的每个的结构如图6A所示，例如，包括像素区A11和开口区A12。
例如，多条第二电源线VDD2配置为与多个第二像素单元C连接以向多个第二像素C单元提供第二电源电压。例如，第二电源电压和第一电源电压相同。例如，沿第二方向X1延伸，且一条第二电源线VDD2为一列第二像素单元C提供第二电源电压。
需要注意的是，为了区分电源线311所在的区域不同，将位于第一显示区10的电源线311称作第一电源线VDD1，将位于第二显示区20的电源线311称作第二电源线VDD2，二者提供的信号是一样的，即第一电源电压与第二电源电压相同，没有本质的区别。
例如，对于一个第二像素单元C，各个第二像素单元C的开口区A12与遮挡层LS的遮挡区LS1至少部分重叠，即第二像素单元C采用减小尺寸后的图6A中所示的像素结构后，也空出开口区便于遮挡层LS与第二电源线VDD2的连接，以为遮挡层LS提供直流信号，避免遮挡层LS的浮接。
例如，至少一个第二像素单元C的开口区A12包括第二遮挡连接部SP2，第二遮挡连接部SP2与遮挡层LS的遮挡区LS2至少部分重叠，且遮挡层LS通过第二遮挡连接部SP2和多条第二电源线VDD2中的至少一条电源线连接以接收第二电源电压,从而为遮挡层LS提供直流信号，避免遮挡层LS的浮接。
图7为本公开至少一实施例提供的一种沿线A-A`处的截面示意图。下面以第一像素单元P0为例进行介绍，本公开的实施例对此不做限制。
例如，如图6A和图7所示，遮挡层LS(例如，其遮挡区LS1)通过第一过孔V1与第一遮挡连接部SP1连接，第一遮挡连接部SP1通过第二过孔V2与至少一条第一电源线VDD1连接。
例如，如图7所示，显示基板还包括第一绝缘层G11、第二绝缘层G12、第三绝缘层ILD和第四绝缘层G10。例如，第一绝缘层G11位于遮挡层LS(例如，其遮挡区LS1)和所述第一遮挡层连接部SP1之间。
例如，如图7所示，第二绝缘层G12位于第一绝缘层G11和第一遮挡连接部SP1之间，第三绝缘层ILD位于第一遮挡连接部SP1和多条第一电源线VDD1之间；或者，第二绝缘层G12位于第一遮挡连接部SP1和多条第一电源线VDD1之间，第三绝缘层ILD位于第二绝缘层G12和多条第一电源线VDD1之间。图7中未具体示出第二绝缘层G12的位置关系，可根据实际情况而定，本公开的实施例对此不做限制。
例如，在一些示例中，遮挡层LS通过贯穿第一绝缘层G11的第一过孔与第一遮挡连接部SP1连接，第一遮挡连接部SP1通过贯穿第二绝缘层G12和第三绝缘层ILD的第二过孔与至少一条第一电源线VDD1连接；或者，例如，在另一些示例中，如图7所示，遮挡层LS通过贯穿第一绝缘层G11和第二绝缘层G12的第一过孔V1与第一遮挡连接部SP1连接，第一遮挡连接SP1部通过贯穿第三绝缘层ILD的第二过孔与至少一条第一电源线VDD1连接。即，第一遮挡连接部SP1可以位于第一导电层，也可以位于第二导电层。图7示出了第一遮挡连接部SP1位于第二导电层的示意图，本公开的实施例对此不作限制。关于第一导电层和第二导电层的相关介绍，将在下面进行描述，在此不再赘述。例如，下面以第一遮挡连接部位于第一导电层为例进行介绍，本公开的实施例对此不做限制。
图8为图6A所示的显示基板的半导体图形的平面图；图9为图6A所示的显示基板的第一导电层的平面图；图10为图6A所示的显示基板的第二导电层的平面图；图11为图6A所示的显示基板的第三导电层的平面图。
如图7所示，第四绝缘层G10位于遮挡层LS和晶体管的有源层(例如，第二复位晶体管T1的有源层A7)之间。
例如，如图8-图11所示，第一导电层LY1包括栅线GL1，第二导电层LY2包括存储电容C1的第二极板C12，第三导电层LY3包括第一电源线VDD1.例如，在垂直于衬底基板100的方向上，第一绝缘层G11位于有源层A7和第一导电层LY1之间，第二绝缘层G12位于栅线和第二导电层LY2之间，第三绝缘层ILD位于存储电容C1的第二极板C12和第三导电层LY3之间。例如，第一遮挡连接不SP1位于图9所示的第一导电层LY1，本公开的实施例对此不做限制。
例如，如图5所示，像素驱动电路包括驱动晶体管T1、数据写入晶体管T2、补偿晶体管T3、第一发光控制晶体管T4、第二发光控制晶体管T5、第一复位晶体管T6、第二复位晶体管T7和存储电容C1。例如，各个晶体管和电容均包括第一极和第二极，关于该像素驱动电路的连接关系和工作原理的介绍可参考本领域的描述，在此不再赘述。
例如，如图8所示，第一复位晶体管T6、补偿晶体管T3、第二发光控制晶体管T5和第二复位晶体管T7的有源层A6、A3、A5、A7位于沿第一方向Y1延伸的第一半导体层A01，数据写入晶体管T2和第一发光控制晶体管T4的有源层A2、A4位于沿第二方向X1延伸的第二半导体层A02，第一半导体层A01和第二半导体层A02通过驱动晶体管T1的有源层A1连接且一体形成。
例如，如图6A和8所示，驱动晶体管T1的有源层A1位于第一复位晶体管T6的有源层A6在第一方向Y1的假想线上，补偿晶体管T3和数据写入晶体管T2的有源层A3、A2分别位于驱动晶体管T1的有源层A1的两侧，且位于驱动晶体管T1的有源层A1靠近第一复位晶体管T6的有源层A6的一侧，即，在第二方向Y1上，补偿晶体管T3和数据写入晶体管T2的有源层A3、A2位于驱动晶体管T1的有源层A1的上方，第二发光控制晶体管T5和第一发光控制晶体管T4的有源层A5、A4分别位于驱动晶体管T1的有源层A1的两侧，且位于驱动晶体管T1的有源层A1远离第一复位晶体管T6的有源层A6的一侧，例如，在第二方向Y1上，位于驱动晶体管T1的有源层A1的下方。
例如，如图6A和9所示，第二复位晶体管T7的有源层A7位于第二发光控制晶体管T5)的有源层A5远离补偿晶体管T3的有源层的一侧，补偿晶体管T3包括沿第一方向Y1延伸的第一栅极G31、沿第二方向X1延伸的第二栅极G32，第二栅极G32与沿第二方向X2延伸的第二发光控制晶体管T5的栅极G5、第二复位晶体管T7的栅极(图中未示出)在第一方向Y1上并排设置；数据写入晶体管T2的栅极G2和第一发光控制晶体管T4的栅极G4沿第二方向X1延伸，且在第一方向Y1上并排设置，
例如，第一复位晶体管T6的栅极G6和驱动晶体管T1的栅极G1的沿第二方向X1延伸，且在第一方向Y1上并排设置，驱动晶体管T1的栅极G1与存储电容C1的第一极板C11一体形成。
例如，显示基板还包括沿第二方向Y1延伸的栅线113、发光控制信号线110、第一复位信号线111和第二复位信号线(与第二复位晶体管T7的栅极一体形成)。
例如，第一复位晶体管T6的栅极G6和第一复位信号线111连接且一体形成，补偿晶体管T3的第二栅极G32和数据写入晶体管T2的栅极G2与栅线113连接且一体形成，第二发光控制晶体管T6的栅极G6和第一发光控制晶体管T5的栅极G5与发光控制信号线110连接且一体形成，第二复位晶体管T7的栅极与第二复位信号线连接且一体形成。
例如，显示基板还包括沿第二方向Y1延伸的栅线113、发光控制信号线110、第一复位信号线111和第二复位信号线112，例如，第一复位晶体管T6的栅极和第一复位信号线111连接且一体形成，补偿晶体管T3的第二栅极G32和数据写入晶体管T2的栅极G2与栅线113连接且一体形成。第二发光控制晶体管T5的栅极G5和第一发光控制晶体管T4的栅极G4与发光控制信号线110连接且一体形成，第二复位晶体管T7的栅极G7与第二复位信号线112连接且一体形成。
例如，显示基板还包括数据线313，数据线313与数据写入晶体管T4的有源层A4连接，且配置为提供数据信号DATA，第一电源线VDD1在衬底基板100上的正投影与第一复位晶体管T6的有源层A6和驱动晶体管T1的有源层A1在衬底基板100上的正投影至少部分重叠，数据线313在衬底基板100上的正投影位于第二半导体层A02在衬底基板100上的正投影远离第一电源线VDD1在衬底基板100上的正投影的一侧。
例如，如图6A和图11，像素驱动电路还包括第一转接电极EC1，第一转接电极EC1与第二发光控制晶体管T5的有源层、第二复第一位晶体管T7的有源层A7以及发光器件20的第一极E1通过过孔连接，第一转接电极EC1在衬底基板100上的正投影位于第二复位晶体管T7的有源层A7和驱动晶体管T1的有源层A1在衬底基板100上的正投影之间。
例如，对于多个第二像素单元C的每个，第二遮挡连接部SP2在衬底基板100上的正投影位于第二复位晶体管T7的有源层A7在衬底基板100上的正投影和第二电源线VDD2在衬底基板100上的正投影之间，且与第二电源线VDD2在衬底基板100上的正投影至少部分重叠，由此可以空出开口区A12。
例如，参考图5，栅线113被配置为向像素电路10提供扫描信号SCAN。发光控制信号线110被配置为向子像素P0提供发光控制信号EM。数据线313被配置为向像素电路10提供数据信号DATA，第一电源线311被配置为向像素电路10提供恒定的第一电压信号ELVDD，第三电源线312被配置为向像素电路10提供恒定的第二电压信号ELVSS，并且第一电压信号ELVDD大于第二电压信号ELVSS。初始化信号线210被配置为向像素电路10提供初始化信号Vinit。初始化信号Vinit为恒定的电压信号，其大小例如可以介于第一电压信号ELVDD和第二电压信号ELVSS之间，但不限于此，例如，初始化信号Vinit可小于或等于第二电压信号ELVSS。例如，像素电路在扫描信号SCAN、数据信号DATA、初始化信号Vinit、第一电压信号ELVDD、第二电压信号ELVSS、发光控制信号EM等信号的控制下输出驱动电流以驱动发光元件20发光。发光元件20在其对应的像素电路10的驱动下发出红光、绿光、蓝光，或者白光等。
如图5所示，该像素电路10的驱动晶体管T1与发光元件20电连接，并在扫描信号SCAN、数据信号DATA、第一电压信号ELVDD、第二电压信号ELVSS等信号的控制下输出驱动电流以驱动发光元件20发光。
例如，本公开实施例提供的显示面板还包括：数据驱动电路和扫描驱动电路。数据驱动电路被配置为根据控制电路的指令向子像素P0提供数据信号DATA；扫描驱动电路被配置为根据控制电路的指令向子像素P0提供发光控制信号EM、扫描信号SCAN以及第一复位控制信号RST1和第二复位信号RST2等信号。例如，控制电路包括外部集成电路(IC)，但不限于此。例如，扫描驱动电路为安装于该显示面板上的GOA(Gate driver On Array)结构，或者为与该显示面板进行绑定(Bonding)的驱动芯片(IC)结构。例如，还可以采用不同的驱动电路分别提供发光控制信号EM和扫描信号SCAN。例如，显示面板还包括电源(图中未示出)以提供上述电压信号，根据需要可以为电压源或电流源，所述电源被配置为分别通过第一电源线311、第三电源线312、以及初始化信号线210向子像素P0提供第一电压信号ELVDD、第二电源电压ELVSS、以及初始化信号Vinit等。
如图5所示，存储电容C1的第二极C12与第一电源线311电连接，存储电容C1的第一极C11与阈值补偿晶体管T1的第二极T12电连接。数据写入晶体管T2的栅极T20与栅线113电连接，数据写入晶体管T2的第一极T21与第二极T22分别与数据线313、驱动晶体管T1的第一极T11电连接。阈值补偿晶体管T3的栅极T30与栅线113电连接，阈值补偿晶体管T3的第一极T31与驱动晶体管T1的第二极T12电连接，阈值补偿晶体管T3的第二极T32与驱动晶体管T1的栅极T10电连接。
例如，如图5所示，第一发光控制晶体管T4的栅极T40和第二发光控制晶体管T5的栅极T50均与发光控制信号线110相连。
例如，如图5所示，第一发光控制晶体管T4的第一极T41与第二极T42分别与第一电源线311和驱动晶体管T1的第一极T11电连接。第二发光控制晶体管T5的第一极T51与第二极T52分别与驱动晶体管T16的第二极T12、发光元件20的像素电极E1(可为OLED的阳极)电连接。发光元件20的公共电极E2(可为OLED的公共电极，例如阴极)与第三电源线312电连接。
例如，如图5所示，第一复位晶体管T6的栅极T60与第一复位控制信号线111电连接，第一复位晶体管T6的第一极T61与初始化信号线210(第一初始化信号线211)电连接，第一复位晶体管T6的第二极T62与驱动晶体管T1的栅极T10电连接。第二复位晶体管T7的栅极T70与第二复位控制信号线112电连接，第二复位晶体管T7的第一极T71与初始化信号线210(第二初始化信号线212)电连接，第二复位晶体管T7的第二极T72与发光元件20的像素电极E1电连接。
图8示出了半导体图形SCP，图9示出了第一导电层LY1，第一导电层LY1和半导体图形SCP之间设置有第一绝缘层G11。以第一导电层LY1为掩模版对半导体图形SCP进行掺杂，使得半导体图形SCP的未被第一导电层LY1覆盖的区域保留半导体特性，形成薄膜晶体管的沟道，而半导体图形SCP的被第一导电层LY1覆盖的区域被导体化，形成薄膜晶体管的源极或者漏极。如图6A示出了半导体图形SCP被部分导体化之后形成的有源层。
如图9所示，第一导电层LY1包括第一复位控制信号线111、第二复位控制信号线(图中未示出)、发光控制信号线110、栅线113和存储电容C1的第一极C11。
图10示出了第二导电层LY2，第二导电层LY2和第一导电图案层LY1之间设置有第二绝缘层G12。第二导电层LY2包括初始化信号线210和存储电容C1的第二极C12。存储电容C1的第二极C12具有开口。层间绝缘层ILD位于第二导电层LY2和第三导电层LY3之间。有关于第一栅绝缘层、第二栅绝缘层和层间绝缘层、第一导电层LY1、第二导电层LY2和第三导电层LY3可参照本领域的介绍，在此不再赘述。
图11示出了第三导电层LY3，第三导电层LY3包括第一电源线311、数据线313、第一连接电极EC1、第二连接电极EC2和发光元件20的第一极E1。
例如，如图11所示，第一电源线311包括突出部3111，第二过孔V2在衬底基板的正投影与突出部3111在衬底基板的正投影重叠，即，第一遮挡连接部SP1通过第二过孔V2与第一电源线S11的突出部3111连接。第一过孔V1在衬底基板的正投影与第一电源线311在衬底基板上的正投影重叠。例如，如图6A和图7所示，第一过孔V1与第二过孔V2左右设置，当然，也可以在第一方向Y1上上下设置，本公开的实施例对此不作限制。
例如，在本公开的实施例中，第一过孔V1和第二过孔V2在衬底基板上的正投影不重叠，即二者上下设置或左右设置，这样可以简化工艺，避免第一过孔和第二过孔在衬底基板上的正投影重叠造成的膜层容易断裂以及工艺不易实现和第一电源线311坡度较大、不平坦等问题。
需要说明的是，本公开一些实施例中采用的晶体管均可以为薄膜晶体管或场效应晶体管或其他特性相同的开关器件。这里采用的晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的。在本公开一实施例中，为了区分晶体管除栅极之外的两极，直接描述了其中一极为第一极，另一极为第二极，所以本公开实施例中全部或部分晶体管的第一极和第二极根据需要是可以互换的。例如，本公开实施例所述的晶体管的第一极可以为源极，第二极可以为漏极；或者，晶体管的第一极为漏极，第二极为源极。
此外，按照晶体管的特性区分可以将晶体管分为N型和P型晶体管。本公开实施例以晶体管均采用P型晶体管为例进行说明。基于本公开对该实现方式的描述和教导，本领域普通技术人员在无需做出创造性劳动前提下，能够容易想到将本公开实施例的像素电路中至少部分晶体管采用N型晶体管，即采用N型晶体管或N型晶体管和P型晶体管组合的实现方式，因此，这些实现方式也是在本公开的保护范围内的。
图6A以7T1C的像素电路为例进行说明，本公开的实施例包括但不限于此。需要说明的是，本公开的实施例对像素电路包括的薄膜晶体管的个数以及电容的个数不做限定。例如，在另外的一些实施例中，显示基面板的像素电路还可以为包括其他数量的晶体管的结构，如7T2C结构、6T1C结构、6T2C结构或者9T3C结构，本公开实施例对此不作限定。
例如，本公开至少一实施例中的衬底基板100可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料；例如，衬底基板100可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，第一绝缘层G11、第二绝缘层G12、第三绝缘层ILD以及第四绝缘层BL的材料可以包括例如SiNx、SiOx、SiNxOy等无机绝缘材料、例如有机树脂等有机绝缘材料，或其它适合的材料，本公开的实施例对此不作限定。
例如，上述第三导电层LY3的材料可以包括钛、钛合金、铝、铝合金、铜、铜合金或其他任意适合的复合材料，本公开的实施例对此不作限定。例如，遮挡层LS、第一导电层LY1和第二导电层LY2的材料可以与第三导电层LY3的材料相同，在此不再赘述
例如，半导体层310的材料可以包括氧化物半导体、有机半导体或非晶硅、多晶硅等，例如，氧化物半导体包括金属氧化物半导体(例如氧化铟镓锌(IGZO))，多晶硅包括低温多晶硅或者高温多晶硅等，本公开的实施例对此不作限定。需要说明的是，上述的源极区域和漏极区域可为掺杂有n型杂质或p型杂质的区域，本公开的实施例对此不作限制。
下面示出了第一遮挡连接部的几个示例的示意图。例如，第一遮挡连接可以位于第一显示区的两行第一像素单元的中间、两端或者一端，本公开的实施例对此不做限制。
图12A为本公开至少一实施例提供的一种显示基板的一个示例的示意图；图12B为图12A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；图12C为图12A所示的显示基板的半导体图形的平面图；图12D为图12A所示的显示基板的第一导电层的平面图；图12E为图12A所示的显示基板的第二导电层的平面图；图12F为图12A所示的显示基板的第三导电层的平面图。
例如，如图12A所示，一个像素单元组包括四个第一像素单元101、102、103和104。例如，如图12A所示，对于各个像素单元组，第一遮挡连接部SP1位于各个像素单元组中在第一方向Y1上相邻两个第一像素单元之间。关于图12B至图12F的相关介绍可参考图8-图11的描述。
例如，在图12A所示的示例中，第一遮挡连接部SP1在衬底基板100上的正投影位于第二复位晶体管T7的有源层A7在衬底基板100上的正投影和第一电源线VDD1在衬底基板100上的正投影之间，且与第一电源线VDD1在衬底基板100上的正投影至少部分重叠(例如，如图6A所示)。
例如，如图12A所示，在第一方向Y1上，相邻两个像素单元组之间的第一电源线311通过一条第三导线L3连接，第一数据线DL1包括第一部分DL11和第二部分DL12，第一数据线DL1的第一部分DL11与第三导线L3部分交叠，第一数据线DL1的第二部分DL12与第三导线L3至少部分交叠，第一数据线DL1的第一部分DL11和第一数据线DL1的第二部分DL12分别位于不同的层。例如，图12A中左侧的第一数据线DL1的第一部分DL11位于图12E所示的第二导电层LY2，右侧的第一数据线DL1的第二部分DL12位于图12D所示的第一导电层LY1。例如，参考图12A、12D、12E，第一数据线DL1的第一部分DL11和第二部分DL12以及第三导线L3位于相邻像素单元组之间。
例如，如图12F所示，第三导线L3与第一电源线311一体形成，一连接相邻两个像素单元组的第一电源线311，从而使得相邻像素单元组中仅通过一条第三导线连接，从而减小布线面积，提高光的透过率。
例如，参考图12F，提供两条第一数据线DL1，两条第一数据线DL1分别与相邻两列子像素连接。例如，如图12F所示，第一部分DL11和第二部分DL12分别与该两条第一数据线DL1连接，且与同一条第三导线L3在衬底基板BS上的正投影部分交叠。该种设置方式使得相邻两列子像素中位于像素单元组之间的数据线可以藏在第三导线之下，从而，减小布线面积，提高光的透过率。
例如，如图12B所示，遮挡区LS1包括第一部分LS11、第二部分LS12、第三部分LS13和第四部分LS14，分别和与图12A所示的像素单元组连接的走线交叠。例如，遮挡区LS1的第三部分LS13在衬底基板上的正投影与图12A中和上一个像素单元组连接的第三导线L3，第一数据线DL1的第一部分DL11和第二部分DL12在衬底基板上的正投影中重叠，从而可以遮挡第三导线L3，第一数据线DL1的第一部分DL11和第二部分DL12以及它们之间的空隙。遮挡区LS1的第四部分LS14在衬底基板上的正投影与图12A中的与下一个像素单元组连接的第三导线L3，第一数据线DL1的第一部分DL11和第二部分DL12在衬底基板上的正投影中重叠。遮挡区LS1的第一部分LS11和第二部分LS12在衬底基板上的正投影分别和左右像素单元组连接的走线在衬底基板上的正投影重叠。
如图12C所示，由于遮挡连接部SP1位于相邻第一像素单元的中间，为了便于遮挡连接部SP1的设置，位于同一个像素单元组的同一列中的上一个第一像素单元中的第二复位晶体管的有源层沿第一方向Y1延伸且与位于同一列的下一个第一像素单元的第一复位晶体管T6的有源层连接。需要注意的是，本公开的实施例对此不作限制。
图13A为本公开至少一实施例提供的另一种显示基板的一个示例的示意图；图13B为图13A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；图13C为图13A所示的显示基板的半导体图形的平面图；图13D为图13A所示的显示基板的第一导电层的平面图；图13E为图13A所示的显示基板的第二导电层的平面图；图13F为图13A所示的显示基板的第三导电层的平面图。
例如，图13A所示的显示基板与图12A所示的显示基板类似，区别在于：第一遮挡连接部SP1分别位于各个像素单元组的两端，且与各个像素单元组分别对应的多条第一电源线VDD1中至少一条连接。例如，位于两端的第一遮挡连接部SP1可以俊宇同一条第一电源线VDD1连接，也可以与该像素单元组对应的多条第一电源线VDD1中的不同的两条分别连接，即两个第一遮挡连接部可以均位于同一列，也可以位于不同的列，本公开的实施例对此不作限制。
如图13B所示，遮挡区LS1仅包括沿第二方向X1延伸出的部分LS21、LS22、LS23和LS24，分别遮挡与左右像素单元组连接的走线。由于图13A中连接上下像素单元组的第三导线、第一数据线DL1的第一部分和第二部分分别沿第二方向X1延伸，因此，与图12B中的示例相比，图13B中所示的遮挡区LS1不包括沿第一方向Y1方向延伸的部分。
需要注意的是，当遮挡连接部SP1位于两端时，如图13B所示，各个第一像素单元的半导体层一致，即位于同一列的第一像素单元不连接，且第二复位晶体管的有源层与图12C中的不同，还包括弯折部T74。
图14A为本公开至少一实施例提供的又一种显示基板的一个示例的示意图；图14B为图14A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；图14C为图14A所示的显示基板的半导体图形的平面图；图14D为图14A所示的显示基板的第一导电层的平面图；图14E为图14A所示的显示基板的第二导电层的平面图；图14F为图14A所示的显示基板的第三导电层的平面图。图15A为本公开至少一实施例提供的又一种显示基板的一个示例的示意图；图15B为图15A所示的显示基板的遮挡层LS的遮挡区LS1的平面图；图15C为图15A所示的显示基板的半导体图形的平面图；图15D为图15A所示的显示基板的第一导电层的平面图；图15E为图15A所示的显示基板的第二导电层的平面图；图15F为图15A所示的显示基板的第三导电层的平面图。
例如，如图14A所示，一个像素单元组包括2个第一像素单元101和102。例如，如图15A所示，一个像素单元组包括3个第一像素单元101、102和103。
图15B中的遮挡区与图12B中的遮挡区类似，区别在于还包括突出部，相同的部分不再赘述。
例如，如图14A和15A所示，第一遮挡连接部SP1分别位于各个像素单元组的一端，且与像素单元组对应的多条第一电源线VDD1中至少一条连接。例如，第一遮挡连接部SP1与第一像素单元101连接的第一电源线VDD1连接，本公开的实施例对此不作限制。
例如，如图14B所示，当第一遮挡连接部SP1分别位于各个像素单元组的一端，或两端时，遮挡层LS的遮挡区LS1还包括突出部LS11，以与第一遮挡连接部SP1交叠，从而可以避免发生光的衍射等现象。
需要注意的是，上述各个实施例仅示意性地示出了第一遮挡连接部SP1的个数和位置，当然，对于不同实施例的显示基板对应的第一遮挡连接部SP1的个数还可以更多或更少，位置也可以变化，本公开的实施例对此不作限制。
需要说明的是，第二显示区20中的第二遮挡部SP2连接遮挡层LS和第二电源线VDD2的方式与第一显示区10的第一遮挡部SP2连接方式基本相同，具体可以参考上述图7、图12A-图15F的相关描述，在此不再赘述。例如，第二显示区20中的各个第二像素单元C中均对应一个第二遮挡部，从而ELVDD信号在每个像素电路中都连接到遮挡层LS，给遮挡层LD输入了稳定的直流信号，并且在整个显示区构成了大片的ELVDD信号网络，有利于减少走线压降，增加显示均一性，提高显示效果。同时，第一显示区10的遮光层LS与第二显示区20的遮光层LS连接且一体形成，从而构成一整片ELVDD信号网络，进一步减小提供ELVDD信号的电源线(即第一电源线VDD1和第二电源线VDD2)的走线压降，提高显示效果。
图16为本公开至少一实施例提供的一种显示装置的示意图。本公开至少一个实施例提供一种显示装置2，该显示装置2可以包括上述任一实施例的显示基板1。
例如，如图16所示，显示装置2还可以包括柔性电路板及控制芯片。例如，柔性电路板邦定到显示基板1的邦定区，而控制芯片安装在柔性电路板上，由此与显示区电连接；或者，控制芯片直接邦定到邦定区，由此与显示区电连接。
例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。
例如，本公开至少一个实施例提供的显示装置2可以为OLED面板、OLED电视、QLED面板、QLED电视、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置2还可以包括其他部件，例如数据驱动电路、时序控制器等，本公开的实施例对此不作限定。
例如，如图16以及图1所示，显示装置2还包括传感器192。传感器192设置于显示基板1的第二侧S2(例如非显示侧)。传感器192配置为接收来自显示基板1的第一侧S1(例如显示基板的显示侧)的光(例如为准直光或准直光)。传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠。
例如，传感器192为图像传感器、红外传感器、距离传感器等，传感器192例如可以实现为芯片等形式。传感器192设置在显示基板的非显示侧S2(背离使用者一侧)。
例如，在传感器192与第一显示区10在显示基板的显示面的法线方向上至少部分重叠。
例如，传感器192可以是图像传感器，并可以用于采集传感器192的集光面面对的外部环境的图像，例如可以为CMOS图像传感器或CCD图像传感器；该传感器192还可以是红外传感器、距离传感器等。该传感器192可用于实现诸如手机、笔记本的移动终端的摄像头，并且根据需要还可以包括例如透镜、反射镜或光波导等光学器件，以对光路进行调制。本公开的实施例对于传感器192的类型、功能以及设置方式不作限制。
传感器192通过双面胶等方式设置在显示面板的非显示侧S2，并且传感器192在衬底基板100上的正投影与第一显示区10至少部分重叠，配置为接收来自第一侧S1的光。由此，第一显示区10在实现显示的同时，还为传感器192的设置提供了便利。
需要说明的是，为表示清楚、简洁，本公开的实施例并没有给出该显示装置的全部组成单元。为实现该显示装置的基板功能，本领域技术人员可以根据具体需要提供、设置其他未示出的结构，本公开的实施例对此不作限制。
关于上述实施例提供的显示装置的技术效果可以参考本公开的实施例中提供的显示基板的技术效果，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (20)

1.一种显示基板，具有用于显示的第一侧和与所述第一侧相对的第二侧，包括：
衬底基板；
显示区，设置在所述衬底基板上，包括第一显示区和至少部分围绕第一显示区的第二显示区，其中，所述第一显示区允许来自所述显示基板的第一侧的光至少部分透射至所述显示基板的第二侧以用于感测，所述第一显示区包括间隔排列的多个像素单元组，所述多个像素单元组每个包括多个第一像素单元，所述多个第一像素单元的每个包括像素区和开口区；
多条第一电源线，位于所述像素区，且配置为与所述多个像素单元组连接以向所述多个像素单元组提供第一电源电压；
遮挡层，设置在所述衬底基板上，且位于所述第一电源线靠近所述衬底基板的一侧，包括镂空区和遮挡区；
其中，对于一个像素单元组，所述各个第一像素单元的开口区与所述遮挡层的遮挡区至少部分重叠，
所述至少一个第一像素单元的开口区包括第一遮挡连接部，与所述遮挡层的遮挡区至少部分重叠，且所述遮挡层通过所述第一遮挡连接部和所述多条第一电源线中的至少一条第一电源线连接以接收所述第一电源电压；
所述多条第一电源线位于所述第一遮挡连接部远离所述衬底基板的一侧，所述遮挡层位于所述第一遮挡连接部靠近所述衬底基板的一侧，所述第一遮挡连接部位于所述遮挡层和所述多条第一电源线之间。
2.根据权利要求1所述的显示基板，其中，所述遮挡层通过第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过第二过孔与所述至少一条第一电源线连接。
3.根据权利要求2所述的显示基板，其中，所述显示基板还包括第一绝缘层、第二绝缘层和第三绝缘层，其中，所述第一绝缘层位于所述遮挡层和所述第一遮挡连接部之间，
所述第二绝缘层位于所述第一绝缘层和所述第一遮挡层连接部之间，所述第三绝缘层位于所述第一遮挡连接部和所述多条第一电源线之间；或者，所述第二绝缘层位于所述第一遮挡连接部和所述多条第一电源线之间，所述第三绝缘层位于所述第二绝缘层和所述多条第一电源线之间，
所述遮挡层通过贯穿所述第一绝缘层的第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过贯穿所述第二绝缘层和第三绝缘层的第二过孔与所述至少一条第一电源线连接；或者，所述遮挡层通过贯穿所述第一绝缘层和所述第二绝缘层的第一过孔与所述第一遮挡连接部连接，所述第一遮挡连接部通过贯穿所述第三绝缘层的第二过孔与所述至少一条第一电源线连接。
4.根据权利要求3所述的显示基板，其中，所述第一过孔和所述第二过孔在所述衬底基板上的正投影不重叠；
所述第一电源线包括突出部，所述第二过孔在所述衬底基板的正投影与所述突出部在所述衬底基板的正投影重叠，所述第一过孔在所述衬底基板的正投影与所述第一电源线在所述衬底基板上的正投影重叠。
5.根据权利要求1-4任一所述的显示基板，其中，相邻像素单元组之间通过走线连接，所述多个像素单元组和所述走线在所述衬底基板上的正投影落入所述遮挡层的遮挡区在所述衬底基板上的正投影内。
6.根据权利要求1-4任一所述的显示基板，其中，所述第二显示区包括阵列排布的多个第二像素单元和多条第二电源线，所述多个第二像素单元的每个包括像素区和开口区；
所述多条第二电源线配置为与所述多个第二像素单元连接以向所述多个第二像素单元提供第二电源电压，所述第二电源电压和所述第一电源电压相同；
其中，对于一个第二像素单元，所述各个第二像素单元的开口区与所述遮挡层的遮挡区至少部分重叠，
所述至少一个第二像素单元的开口区包括第二遮挡连接部，所述第二遮挡连接部与所述遮挡层的遮挡区至少部分重叠。
7.根据权利要求1-4任一所述的显示基板，其中，所述第二显示区在所述衬底基板上的正投影落入所述遮挡层的遮挡区在所述衬底基板上的正投影内。
8.根据权利要求1-4任一所述的显示基板，其中，所述多个第一像素单元和所述多个第二像素单元的每个包括像素驱动电路和发光器件，所述像素驱动电路配置为驱动所述发光器件发光。
9.根据权利要求8所述的显示基板，其中，所述像素驱动电路包括驱动晶体管、数据写入晶体管、补偿晶体管、第一发光控制晶体管、第二发光控制晶体管、第一复位晶体管、第二复位晶体管和存储电容；
其中，所述第一复位晶体管、所述补偿晶体管、所述第二发光控制晶体管和所述第二复位晶体管的有源层位于沿第一方向延伸的第一半导体层，所述数据写入晶体管和所述第一发光控制晶体管的有源层位于沿第二方向延伸的第二半导体层，所述第一半导体层和所述第二半导体层通过所述驱动晶体管的有源层连接且一体形成，
所述驱动晶体管的有源层位于所述第一复位晶体管的有源层在所述第一方向的假想线上，
所述补偿晶体管和所述数据写入晶体管的有源层分别位于所述驱动晶体管的有源层的两侧，且位于所述驱动晶体管的有源层靠近所述第一复位晶体管的有源层的一侧，
所述第二发光控制晶体管和第一发光控制晶体管的有源层分别位于所述驱动晶体管的有源层的两侧，且位于所述驱动晶体管的有源层远离所述第一复位晶体管的有源层的一侧，
所述第二复位晶体管的有源层位于所述第二发光控制晶体管的有源层远离所述补偿晶体管的有源层的一侧，
所述补偿晶体管包括沿所述第一方向延伸的第一栅极、沿所述第二方向延伸的第二栅极，
所述第二栅极与沿所述第二方向延伸的所述第二发光控制晶体管的栅极、所述第二复位晶体管的栅极在所述第一方向上并排设置，
所述数据写入晶体管的栅极和所述第一发光控制晶体管的栅极沿所述第二方向延伸，且在所述第一方向上并排设置，
所述第一复位晶体管的栅极和所述驱动晶体管的栅极的沿所述第二方向延伸，且在所述第一方向上并排设置，
所述驱动晶体管的栅极与所述存储电容的第一极板一体形成。
10.根据权利要求9所述的显示基板，还包括沿所述第二方向延伸的栅线、发光控制信号线、第一复位信号线和第二复位信号线，
其中，所述第一复位晶体管的栅极和所述第一复位信号线连接且一体形成，
所述补偿晶体管的第二栅极和所述数据写入晶体管的栅极与所述栅线连接且一体形成，
所述第二发光控制晶体管的栅极和所述第一发光控制晶体管的栅极与所述发光控制信号线连接且一体形成，
所述第二复位晶体管的栅极与所述第二复位信号线连接且一体形成。
11.根据权利要求10所述的显示基板，还包括数据线，其中，所述数据线与所述数据写入晶体管的有源层连接，且配置为提供数据信号，
所述第一电源线在所述衬底基板上的正投影与所述第一复位晶体管的有源层和所述驱动晶体管的有源层在所述衬底基板上的正投影至少部分重叠，
所述数据线在所述衬底基板上的正投影位于所述第二半导体层在所述衬底基板上的正投影远离所述第一电源线在所述衬底基板上的正投影的一侧。
12.根据权利要求11所述的显示基板，其中，所述像素驱动电路还包括第一转接电极，所述第一转接电极与所述第二发光控制晶体管的有源层、所述第二复位晶体管的有源层以及所述发光器件的第一极通过过孔连接，
所述第一转接电极在所述衬底基板上的正投影位于所述第二复位晶体管的有源层和所述驱动晶体管的有源层在所述衬底基板上的正投影之间。
13.根据权利要求12所述的显示基板，其中，对于所述多个第二像素单元的每个，所述第二遮挡连接部在所述衬底基板上的正投影位于所述第二复位晶体管的有源层在所述衬底基板上的正投影和所述第二电源线在衬底基板上的正投影之间，且与所述第二电源线在衬底基板上的正投影至少部分重叠。
14.根据权利要求13所述的显示基板，其中，对于各个像素单元组，所述第一遮挡连接部位于各个像素单元组中在所述第一方向上相邻两个第一像素单元之间。
15.根据权利要求12所述的显示基板，其中，所述第一遮挡连接部在所述衬底基板上的正投影位于所述第二复位晶体管的有源层在衬底基板上的正投影和所述第一电源线在衬底基板上的正投影之间，且与所述第一电源线在衬底基板上的正投影至少部分重叠。
16.根据权利要求1-4任一所述的显示基板，其中，所述第一遮挡连接部分别位于各个像素单元组的两端，且与所述各个像素单元组分别对应的多条第一电源线中至少一条连接。
17.根据权利要求1-4任一所述的显示基板，其中，所述第一遮挡连接部分别位于各个像素单元组的一端，且与所述像素单元组对应的多条第一电源线中至少一条连接。
18.根据权利要求12所述的显示基板，还包括第四绝缘层、第一导电层、第二导电层和第三导电层；
其中，所述第一导电层包括所述栅线，所述第二导电层包括所述存储电容的第二极板，所述第三导电层包括所述第一电源线，
在垂直于所述衬底基板的方向上，
所述第四绝缘位于所述遮挡层和所述晶体管的有源层之间，
所述第一绝缘层位于所述有源层和所述第一导电层之间，
所述第二绝缘层位于所述栅线和所述第二导电层之间，
所述第三绝缘层位于所述存储电容的第二极板和所述第三导电层之间。
19.根据权利要求18所述的显示基板，其中，所述第一遮挡连接部位于所述第一导电层或所述第二导电层。
20.一种显示装置，包括如权利要求1-19任一项所述的显示基板和传感器，其中，
所述传感器设置于所述显示基板的第二侧，并且所述传感器配置为接收来自所述显示基板的第一侧的光；
所述传感器在所述衬底基板上的正投影与所述第一显示区至少部分重叠。
CN202010623663.4A 2020-06-30 2020-06-30 显示基板和显示装置 Pending CN113871420A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN202210564318.7A CN114883375A (zh) 2020-06-30 2020-06-30 显示基板和显示装置
CN202010623663.4A CN113871420A (zh) 2020-06-30 2020-06-30 显示基板和显示装置
EP24156654.6A EP4366489A2 (en) 2020-06-30 2021-05-18 Display substrate and display device
US17/754,108 US11804176B2 (en) 2020-06-30 2021-05-18 Display substrate and display device
PCT/CN2021/094387 WO2022001435A1 (zh) 2020-06-30 2021-05-18 显示基板和显示装置
EP21832139.6A EP4053908A4 (en) 2020-06-30 2021-05-18 DISPLAY SUBSTRATE AND DISPLAY DEVICE
JP2022538258A JP2023531577A (ja) 2020-06-30 2021-05-18 表示基板及び表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010623663.4A CN113871420A (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210564318.7A Division CN114883375A (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Publications (1)

Publication Number Publication Date
CN113871420A true CN113871420A (zh) 2021-12-31

Family

ID=78981012

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202210564318.7A Pending CN114883375A (zh) 2020-06-30 2020-06-30 显示基板和显示装置
CN202010623663.4A Pending CN113871420A (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202210564318.7A Pending CN114883375A (zh) 2020-06-30 2020-06-30 显示基板和显示装置

Country Status (5)

Country Link
US (1) US11804176B2 (zh)
EP (2) EP4366489A2 (zh)
JP (1) JP2023531577A (zh)
CN (2) CN114883375A (zh)
WO (1) WO2022001435A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464657A (zh) * 2022-01-25 2022-05-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023159422A1 (zh) * 2022-02-24 2023-08-31 京东方科技集团股份有限公司 显示基板和显示装置
WO2023168754A1 (zh) * 2022-03-11 2023-09-14 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023206668A1 (zh) * 2022-04-26 2023-11-02 武汉华星光电半导体显示技术有限公司 显示面板以及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115497998A (zh) * 2022-09-22 2022-12-20 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9977276B2 (en) 2015-05-08 2018-05-22 Xiamen Tianma Micro-Electronics Co., Ltd. Array substrate, display panel and display device
KR20170113066A (ko) * 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
KR102617379B1 (ko) * 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
CN106908980B (zh) 2017-05-09 2020-10-16 上海中航光电子有限公司 阵列基板、触控显示面板及显示装置
KR102532307B1 (ko) * 2017-11-02 2023-05-15 삼성디스플레이 주식회사 표시장치
CN108511489B (zh) 2018-03-07 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种oled显示面板及其制备方法
US20190280059A1 (en) 2018-03-07 2019-09-12 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Oled display panel and manufacturing method thereof
KR20200057140A (ko) * 2018-11-15 2020-05-26 삼성디스플레이 주식회사 표시 장치
KR20200115888A (ko) * 2019-03-28 2020-10-08 삼성디스플레이 주식회사 표시 장치
CN113284911B (zh) * 2019-04-30 2024-05-07 武汉天马微电子有限公司 一种显示面板及显示装置
CN110365819A (zh) 2019-06-18 2019-10-22 武汉华星光电半导体显示技术有限公司 显示屏及显示装置
CN110265448B (zh) 2019-06-24 2021-11-02 京东方科技集团股份有限公司 一种显示面板和显示装置
CN110299397B (zh) 2019-08-01 2021-11-19 京东方科技集团股份有限公司 显示面板和显示设备
CN116867324A (zh) * 2019-09-30 2023-10-10 武汉天马微电子有限公司 有机发光显示面板及有机发光显示装置
CN115347033A (zh) * 2019-11-27 2022-11-15 武汉天马微电子有限公司 一种显示面板及显示装置
CN110729313A (zh) 2019-11-29 2020-01-24 京东方科技集团股份有限公司 显示面板、显示面板制备方法、显示装置
CN111129102B (zh) 2019-12-31 2022-07-12 武汉天马微电子有限公司 一种显示面板及显示装置
CN111211152B (zh) 2020-01-14 2021-06-25 昆山国显光电有限公司 显示面板及显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114464657A (zh) * 2022-01-25 2022-05-10 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023142155A1 (zh) * 2022-01-25 2023-08-03 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023159422A1 (zh) * 2022-02-24 2023-08-31 京东方科技集团股份有限公司 显示基板和显示装置
WO2023168754A1 (zh) * 2022-03-11 2023-09-14 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
WO2023206668A1 (zh) * 2022-04-26 2023-11-02 武汉华星光电半导体显示技术有限公司 显示面板以及显示装置

Also Published As

Publication number Publication date
US11804176B2 (en) 2023-10-31
EP4053908A1 (en) 2022-09-07
CN114883375A (zh) 2022-08-09
WO2022001435A1 (zh) 2022-01-06
EP4053908A4 (en) 2023-07-26
JP2023531577A (ja) 2023-07-25
US20220293051A1 (en) 2022-09-15
EP4366489A2 (en) 2024-05-08

Similar Documents

Publication Publication Date Title
JP7324072B2 (ja) 表示装置
WO2022001435A1 (zh) 显示基板和显示装置
US20220352292A1 (en) Display substrate and display device
CN114255703B (zh) 显示基板及显示装置
CN115280511B (zh) 显示基板以及显示装置
EP4095937B1 (en) Display substrate and display device
US11114520B2 (en) Display device
WO2022001434A1 (zh) 显示面板和显示装置
WO2022083348A1 (zh) 显示基板和显示装置
CN114255704B (zh) 显示基板及显示装置
CN114582949A (zh) 显示基板和显示装置
US20230337494A1 (en) Display panel and display apparatus
EP4123716A1 (en) Display substrate and display apparatus
WO2021254049A1 (zh) 显示基板和显示装置
CN117396032A (zh) 显示面板和显示装置
WO2023159598A1 (zh) 显示基板和显示装置
WO2023016335A1 (zh) 显示基板及显示装置
CN117438430A (zh) 显示基板及显示装置
CN117596942A (zh) 一种显示面板和显示装置
CN117616904A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination