CN113725272A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括正常显示区和透光显示区；在垂直于所述显示基板的平面上，透光显示区包括设置在基底上的透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层，所述透光结构层包括遮挡层，所述发光结构层包括图案化的阴极，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。本公开通过在透光结构层中设置遮挡层，遮挡层可以在阴极图案化处理中作为遮挡结构，在透光显示区形成图案化的阴极，不仅有效提高了透光显示区的透过率，而且有效提高了对位精度和工艺质量，降低了生产成本。

Description

显示基板及其制备方法、显示装置

技术领域

本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。

背景技术

有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品，已被广泛应用于手机、电脑、电视、车载、智能可穿戴设备等领域。

随着显示技术的发展，全面屏或窄边框等产品以其较大的屏占比和超窄边框，已逐步成为显示产品的发展趋势。全面屏或窄边框产品通常采用屏下指纹或屏下摄像头技术(Full display with camera，简称FDC)，将摄像头等传感器放置于显示基板的屏下摄像区域(Under Display Camera，简称UDC)，屏下摄像区域不仅具有一定的透过率，而且具有显示功能。

经本申请发明人研究发现，现有屏下摄像区域存在透过率低的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开示例性实施例所要解决的技术问题是，提供一种显示基板及其制备方法、显示装置，以解决现有屏下摄像区域存在透过率低的问题。

一方面，本公开示例性实施例提供了一种显示基板，包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；在垂直于所述显示基板的平面上，所述透光显示区包括设置在基底上的透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层，所述透光结构层包括遮挡层，所述发光结构层包括图案化的阴极，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

在示例性实施方式中，所述发光结构层还包括图案化的阳极，所述阳极在基底上的正投影位于所述遮挡层在基底上的正投影的范围之内。

在示例性实施方式中，所述透光显示区包括像素区和过渡区，所述过渡区位于所述正常显示区和所述像素区之间，所述遮挡层设置在所述像素区，所述过渡区包括电源线，所述图案化的阴极与所述电源线连接。

在示例性实施方式中，所述透光结构层包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离所述基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，以及设置在所述第四导电层远离所述基底一侧的第一平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层。

在示例性实施方式中，所述发光结构层包括：设置在所述第一平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和位于所述过渡区的第一过渡电极，所述第一过渡电极与所述电源线连接；所述过渡区的像素定义层上设置有第一像素过孔，所述阴极通过所述第一像素过孔与所述第一过渡电极连接。

在示例性实施方式中，所述像素区包括多个像素单元，至少一个像素单元包括沿着第一方向依次的第一子像素、第二子像素、第三子像素和第四子像素；至少一个像素单元中的遮挡层包括第一遮挡块、第二遮挡块、第三遮挡块、第四遮挡块和遮挡线，所述遮挡线为沿着所述第一方向延伸的条形状，所述第一遮挡块、第二遮挡块、第三遮挡块和第四遮挡块沿着所述第一方向间隔设置，且均与所述遮挡线连接；所述第一子像素的阳极在基底上的正投影位于所述第一遮挡块在基底上的正投影的范围之内，所述第二子像素的阳极在基底上的正投影位于所述第二遮挡块在基底上的正投影的范围之内，所述第三子像素的阳极在基底上的正投影位于所述第三遮挡块在基底上的正投影的范围之内，所述第四子像素的阳极在基底上的正投影位于所述第四遮挡块在基底上的正投影的范围之内。

在示例性实施方式中，所述透光结构层包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，设置在所述第四导电层远离所述基底一侧的第一平坦层，设置在所述第一平坦层远离所述基底一侧的透明导电层，以及设置在所述透明导电层远离所述基底一侧的第二平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层，所述透明导电层包括位于所述像素区和过渡区的电源连接线，所述电源连接线与所述电源线连接。

在示例性实施方式中，所述发光结构层包括：设置在所述第二平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和至少一个第二过渡电极，所述第二过渡电极通过过孔与所述电源连接线连接；所述像素区的像素定义层上设置有至少一个第二像素过孔，所述阴极通过所述第二像素过孔与所述第二过渡电极连接。

在示例性实施方式中，所述像素区包括多个像素单元，至少一个像素单元包括第一子像素、第二子像素、第三子像素和第四子像素，所述第二过渡电极设置在如下任意一个或多个位置：所述第一子像素的阳极和所述第二子像素的阳极之间，所述第二子像素的阳极和所述第三子像素的阳极之间，所述第三子像素的阳极和所述第四子像素的阳极之间。

在示例性实施方式中，至少一个像素单元中的遮挡层包括间隔设置的第一子遮挡层和第二子遮挡层；所述第一子遮挡层包括第一遮挡块、第二遮挡块和第一子遮挡线，所述第一子遮挡线为沿着所述第一方向延伸的条形状，所述第一遮挡块和第二遮挡块沿着所述第一方向间隔设置，且均与所述第一子遮挡线连接；所述第二子遮挡层包括第三遮挡块、第四遮挡块和第二子遮挡线，所述第二子遮挡线为沿着所述第一方向延伸的条形状，所述第三遮挡块和第四遮挡块沿着所述第一方向间隔设置，且均与所述第二子遮挡线连接；所述第一子像素的阳极在基底上的正投影位于所述第一遮挡块在基底上的正投影的范围之内，所述第二子像素的阳极在基底上的正投影位于所述第二遮挡块在基底上的正投影的范围之内，所述第三子像素的阳极在基底上的正投影位于所述第三遮挡块在基底上的正投影的范围之内，所述第四子像素的阳极在基底上的正投影位于所述第四遮挡块在基底上的正投影的范围之内。

另一方面，本公开示例性实施例还提供了一种显示装置，包括上述显示基板。

又一方面，本公开示例性实施例提供了一种显示基板的制备方法，所述显示基板包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；所述制备方法包括：

在所述透光显示区的基底上形成透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层；所述发光结构层包括整面结构的阴极；

使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极。

在示例性实施方式中，所述透光结构层包括遮挡层，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构；使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用常规曝光机从所述基底远离所述透光结构层的一侧进行照射，去除未被所述遮挡层遮挡的阴极，在所述透光显示区形成图案化的阴极，所述阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

在示例性实施方式中，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用数字曝光机从所述基底远离所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

在示例性实施方式中，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用数字曝光机从所述基底设置所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

本公开示例性实施例提供了一种显示基板及其制备方法、显示装置，通过在透光结构层中设置遮挡层，遮挡层可以在阴极图案化处理中作为遮挡结构，在透光显示区形成图案化的阴极，不仅有效提高了透光显示区的透过率，保证了显示品质和成像质量，而且有效提高了对位精度和工艺质量，降低了生产成本。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。

图1为一种显示装置的结构示意图；

图2为本公开示例性实施例一种显示基板的结构示意图；

图3为一种显示区的平面结构示意图；

图4为一种像素驱动电路的等效电路示意图；

图5为一种像素驱动电路的工作时序图；

图6为本公开示例性实施例一种显示基板的剖面结构示意图；

图7为本公开一种形成晶体管结构层图案后的示意图；

图8为本公开一种形成第五绝缘层图案后的示意图；

图9为本公开一种形成第四导电层图案后的示意图；

图10为本公开示例性实施例一种遮挡层的平面结构示意图；

图11为本公开一种形成第一平坦层图案后的示意图；

图12为本公开一种形成阳极导电层图案后的示意图；

图13为本公开示例性实施例一种像素区中阳极的平面结构示意图；

图14为本公开一种形成像素定义层图案后的示意图；

图15为本公开一种形成有机发光层图案后的示意图；

图16为本公开一种形成阴极图案后的示意图；

图17为本公开一种进行阴极图案化处理后的示意图；

图18为本公开示例性实施例一种常规曝光机照射的示意图；

图19为一种阴极材料透过率的示意图；

图20为本公开一种像素区中阴极图案化之前的平面结构示意图；

图21为本公开一种像素区中阴极图案化之后的平面结构示意图；

图22为本公开示例性实施例另一种显示基板的剖面结构示意图；

图23为本公开另一种形成第四导电层图案后的示意图；

图24为本公开示例性实施例另一种遮挡层的平面结构示意图；

图25为本公开另一种形成透明导电层图案后的示意图；

图26为本公开另一种形成第二平坦层图案后的示意图；

图27为本公开另一种形成阳极导电层图案后的示意图；

图28为本公开示例性实施例另一种像素区中阳极的平面结构示意图；

图29为本公开另一种形成像素定义层图案后的示意图；

图30为本公开另一种形成阴极图案后的示意图；

图31为本公开另一种进行阴极图案化处理后的示意图；

图32为本公开另一种像素区中阴极图案化之前的平面结构示意图；

图33为本公开另一种像素区中阴极图案化之后的平面结构示意图；

图34为本公开示例性实施例又一种显示基板的剖面结构示意图；

图35为本公开一种使用数字曝光机进行阴极图案化的示意图；

图36为本公开另一种使用数字曝光机进行阴极图案化的示意图。

附图标记说明:

10—基底； 11—第一绝缘层； 12—第二绝缘层；

13—第三绝缘层； 14—第四绝缘层； 15—第五绝缘层；

16—第一平坦层； 17—第二平坦层； 21—第一阳极；

22—第二阳极； 23—第三阳极； 24—第四阳极；

25—第五阳极； 26—像素定义层； 27—有机发光层；

28—阴极； 31—阳极电极； 40—电源线；

41—电源电极； 42—第一过渡电极； 43—第二过渡电极；

51—第一遮挡块； 52—第二遮挡块； 53—第三遮挡块；

54—第四遮挡块； 55—遮挡线； 56—第一子遮挡层；

57—第二子遮挡层； 58—第一子遮挡线； 59—第二子遮挡线；

100—正常显示区； 101—驱动结构层； 102—发光结构层；

200—透光显示区。 201—透光结构层； 210—像素区；

220—过渡区。

具体实施方式

为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。为了保持本公开实施例的以下说明清楚且简明，本公开省略了部分已知功能和已知部件的详细说明。本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种显示装置的结构示意图。如图1所示，显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

对于智能终端等产品，通常需要设置前置摄像头、指纹传感器或光线传感器等硬件，为提高屏占比，全面屏或窄边框等产品通常采用屏下指纹或屏下摄像头技术。一种屏下屏下指纹或摄像头技术是采用在显示基板上开孔的方式，利用开孔形成屏下指纹区域或摄像区域。为了满足屏下摄像区域的透过率要求，保证摄像头等器件工作性能，一种显示基板将屏下摄像区域的分辨率设置成低于正常显示区域的分辨率，例如，屏下摄像区域的分辨率约为正常显示区域的分辨率的50％左右，但该显示基板存在屏下摄像区域和正常显示区域两者外观和显示效果差异的问题。为了使屏下摄像区域和正常显示区域域两者在外观上和显示效果上尽可能一样，另一种显示基板将屏下摄像区域的分辨率设置成与正常显示区域的分辨率相近。经本申请发明人研究发现，现有屏下摄像区域存在透过率低问题的原因之一，是由于屏下摄像区域和正常显示区域两者的分辨率相近，且分辨率较高(大于400)，大大降低了屏下摄像区域的透过率，影响了摄像头的拍照性能。分辨率(Pixels Per Inch，简称PPI)是指单位面积所拥有像素的数量，可以称为像素密度，PPI数值越高，代表显示基板能够以越高的密度显示画面，画面的细节就越丰富。

图2为本公开示例性实施例一种显示基板的结构示意图。如图2所示，在平行于显示基板的平面上，显示基板可以包括正常显示区100和透光显示区200，正常显示区100被配置为进行图像显示，透光显示区200的位置可以与光学装置的位置相对应，透光显示区200被配置为进行图像显示和透过光线，透过的光线被光学装置接收。

在示例性实施方式中，正常显示区100的分辨率与透光显示区200的分辨率的比值可以约为0.8至1.2左右。

在示例性实施方式中，正常显示区100的分辨率与透光显示区200的分辨率可以相同。

在示例性实施方式中，透光显示区200的分辨率可以大于400。

在示例性实施方式中，透光显示区200在正常显示区100中的位置不限，透光显示区200可以位于正常显示区100内，如位于正常显示区100上部或下部，或者，透光显示区200可以位于正常显示区100的边缘，本公开在此不做限定。

在示例性实施方式中，在平行于显示基板的平面内，透光显示区200的形状可以是如下任意一种或多种：矩形、多边形、圆形和椭圆形，光学装置可以是摄像装置、指纹识别装置或3D成像等光学传感器。透光显示区200的形状为圆形时，圆形的直径可以约为3mm至5mm，透光显示区200的形状为矩形时，矩形的边长可以约为3mm至5mm，本公开在此不做限定。

图3为一种显示区的平面结构示意图。如图3所示，正常显示区或者透光显示区可以包括以矩阵方式排布的多个像素单元P，至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2、出射第三颜色光线的第三子像素P3和出射第四颜色光线的第四子像素P4，四个子像素均可以包括像素驱动电路和发光器件。四个子像素中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。四个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，第一子像素P1可以是出射红色(R)光线的红色子像素，第二子像素P2可以是出射绿色(G)光线的绿色子像素，第三子像素P3可以是出射蓝色(B)光线的蓝色子像素，第四子像素P4可以是出射绿色(G)光线的绿色子像素。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形等，可以采用水平并列、竖直并列、正方形(Square)或钻石形(Diamond)等方式排列，本公开在此不做限定。

在示例性实施方式中，四个子像素可以包括红色子像素、绿色子像素、蓝色子像素和出射白色(W)光线的白色子像素。

在示例性实施方式中，像素单元可以包括三个子像素，如红色子像素、蓝色子像素和绿色子像素。三个子像素可以水平并列、竖直并列或品字方式等排列，本公开在此不做限定。

图4为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。如图4所示，像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)、1个存储电容C，像素驱动电路与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第一扫描信号线S1连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线，第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线，即对于第n显示行，第一扫描信号线S1为S(n)，第二扫描信号线S2为S(n-1)，本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线，可以减少显示面板的信号线，实现显示面板的窄边框。

在示例性实施方式中，第一晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT沿水平方向延伸，第二电源线VSS、第一电源线VDD和数据信号线D沿竖直方向延伸。

在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。

图5为一种像素驱动电路的工作时序图。下面通过图4示例的像素驱动电路的工作过程说明本公开示例性实施例，图4中的像素驱动电路包括7个晶体管(第一晶体管T1到第六晶体管T7)和1个存储电容C。

在示例性实施方式中，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1导通，初始信号线INIT的信号提供至第二节点N2，对存储电容C进行初始化，清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开，此阶段OLED不发光。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

为了解决现有屏下摄像区域存在透过率低的问题，本公开示例性实施例提供了一种显示基板。在示例性实施方式中，显示基板可以包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；在垂直于所述显示基板的平面上，所述透光显示区包括设置在基底上的透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层，所述透光结构层包括遮挡层，所述发光结构层包括图案化的阴极，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

在示例性实施方式中，所述发光结构层还包括图案化的阳极，所述阳极在基底上的正投影位于所述遮挡层在基底上的正投影的范围之内。

在示例性实施方式中，所述透光显示区包括像素区和过渡区，所述过渡区位于所述正常显示区和所述像素区之间，所述遮挡层设置在所述像素区，所述过渡区包括电源线，所述图案化的阴极与所述电源线连接。

在一种示例性实施方式中，所述透光结构层可以包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离所述基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，以及设置在所述第四导电层远离所述基底一侧的第一平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层。所述发光结构层可以包括：设置在所述第一平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和位于所述过渡区的第一过渡电极，所述第一过渡电极与所述电源线连接；所述过渡区的像素定义层上设置有第一像素过孔，所述阴极通过所述第一像素过孔与所述第一过渡电极连接。

在另一种示例性实施方式中，所述透光结构层可以包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，设置在所述第四导电层远离所述基底一侧的第一平坦层，设置在所述第一平坦层远离所述基底一侧的透明导电层，以及设置在所述透明导电层远离所述基底一侧的第二平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层，所述透明导电层包括位于所述像素区和过渡区的电源连接线，所述电源连接线与所述电源线连接。所述发光结构层可以包括：设置在所述第二平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和至少一个第二过渡电极，所述第二过渡电极通过过孔与所述电源连接线连接；所述像素区的像素定义层上设置有至少一个第二像素过孔，所述阴极通过所述第二像素过孔与所述第二过渡电极连接。

图6为本公开示例性实施例一种显示基板的剖面结构示意图，为图2中A-A向的剖视图，示意了正常显示区100中一个子像素和透光显示区200中四个子像素的结构。在示例性实施方式中，显示基板可以包括正常显示区100和透光显示区200，透光显示区200可以包括像素区210和过渡区220，过渡区220可以设置在像素区210的外围，即过渡区220可以位于像素区210与正常显示区100之间，正常显示区100和透光显示区200的像素区210可以包括多个像素单元，像素单元可以包括多个子像素，过渡区220可以设置至少一个信号线。正常显示区100的像素单元被配置为进行图像显示，透光显示区200的像素单元被配置为进行图像显示和透过光线。

如图6所示，在垂直于显示基板的平面上，正常显示区100可以包括设置在基底10上的驱动结构层101和设置在驱动结构层101远离基底10一侧的发光结构层102，透光显示区200可以包括设置在基底10上的透光结构层201和设置在透光结构层201远离基底10一侧的发光结构层102。

在示例性实施方式中，正常显示区100和透光显示区200的发光结构层102可以包括阳极、像素定义层、有机发光层和阴极，有机发光层在阳极和阴极的驱动下出射光线。

在示例性实施方式中，正常显示区100的驱动结构层101可以包括构成像素驱动电路的多个晶体管和存储电容，图6中仅以一个晶体管100A和一个存储电容100B作为示例。

在示例性实施方式中，透光显示区200的透光结构层201可以包括电源线40和遮挡层50，电源线40设置在过渡区220，被配置为与发光结构层102中的阴极28连接，向阴极28传输低电平信号，遮挡层50设置在像素区210，被配置为在后续进行阴极图案化处理中作为掩膜结构，使图案化的阴极28在基底上的正投影与遮挡层50在基底上的正投影基本上完全重叠。

在示例性实施方式中，透光结构层201可以包括：设置在基底10上的复合绝缘层，设置在复合绝缘层远离基底一侧的第三导电层，设置在第三导电层远离基底一侧的第五绝缘层15，设置在第五绝缘层15远离基底一侧的第四导电层，以及设置在第四导电层远离基底一侧的第一平坦层16。其中，第三导电层可以包括位于过渡区220的电源线40，第四导电层可以包括位于像素区210的遮挡层50。

在示例性实施方式中，发光结构层102可以包括：设置在第一平坦层16远离基底一侧的阳极导电层，设置在阳极导电层远离基底一侧的像素定义层26，以及有机发光层27和阴极28。其中，阳极导电层可以包括位于像素区210的多个阳极和位于过渡区220的第一过渡电极42，第一过渡电极42与电源线40连接。像素区210的像素定义层26设置有多个像素开口，像素开口暴露出阳极，有机发光层27通过像素开口与阳极连接。过渡区220的像素定义层26上设置有第一像素过孔，阴极28通过第一像素过孔与第一过渡电极42连接。

在示例性实施方式中，第四导电层还可以包括位于过渡区220的电源电极41，电源电极41通过第一电源过孔与电源线40连接，第一过渡电极42通过第二电源过孔与电源电极41连接，从而实现第一过渡电极42与电源线40的连接。

在示例性实施方式中，复合绝缘层可以包括在基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。

在示例性实施方式中，像素区210的阴极28为经过图案化处理的图案化的阴极，像素区210的阴极28在基底上的正投影与遮挡层50在基底上的正投影基本上完全重叠。

在示例性实施方式中，多个阳极在基底上的正投影位于遮挡层50在基底上的正投影的范围之内。

在示例性实施方式中，电源电极41与遮挡层50可以同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，第一过渡电极42与多个阳极可以同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，正常显示区100的驱动结构层101可以包括：设置在基底10上的第一绝缘层11，设置在第一绝缘层11远离基底一侧的半导体层，设置在半导体层远离基底一侧的第二绝缘层12，设置在第二绝缘层12远离基底一侧的第一导电层，设置在第一导电层远离基底一侧的第三绝缘层13，设置在第三绝缘层13远离基底一侧的第二导电层，设置在第二导电层远离基底一侧的第四绝缘层14，设置在第四绝缘层14远离基底一侧的第三导电层，设置在第三导电层远离基底一侧的第五绝缘层15，设置在第五绝缘层15远离基底一侧的第四导电层，以及设置在第四导电层远离基底一侧的第一平坦层16。其中，半导体层可以包括有源层，第一导电层可以包括栅电极和第一极板，第二导电层可以包括第二极板，第三导电层可以包括源电极和漏电极，第四导电层可以包括阳极电极，阳极电极通过过孔与漏电极连接。

在示例性实施方式中，正常显示区100的发光结构层102可以包括：设置在第一平坦层16远离基底一侧的阳极导电层，设置在阳极导电层远离基底一侧的像素定义层26，以及有机发光层27和阴极28。

在示例性实施方式中，透光显示区200的电源线40可以与正常显示区100的第三导电层同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，透光显示区200的遮挡层50可以与正常显示区100的第四导电层同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，正常显示区100的阴极28可以为整面结构。

下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”，对于金属材料、无机材料或透明导电材料，包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，对于有机材料，包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种，涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种，刻蚀可以采用干刻和湿刻中的任意一种或多种，本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺，则在图案化工艺前称为“薄膜”，图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指，A和B通过同一次图案化工艺同时形成，膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中，“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”是指，B的正投影的边界落入A的正投影的边界范围内，或者A的正投影的边界与B的正投影的边界重叠。

在示例性实施方式中，显示基板可以包括正常显示区100和透光显示区200，透光显示区200可以包括像素区210和过渡区220，透光显示区200的像素区210和正常显示区100可以包括多个像素单元，至少一个像素单元可以包括四个子像素。在示例性实施方式中，以透光显示区200中像素区210的四个子像素(第一子像素211、第二子像素212、第三子像素213和第四子像素214)和正常显示区100中一个子像素(显示子像素)为例，本公开示例性实施例显示基板的制备过程可以包括如下步骤。

(11)在基底上形成晶体管结构层图案。在示例性实施方式中，在基底上形成晶体管结构层图案可以包括：

在基底上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成设置在基底上的第一绝缘层11，以及设置在第一绝缘层11上的半导体层图案，半导体层图案至少包括：位于正常显示区100的有源层。

随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一导电层图案，第一导电层图案至少包括：位于正常显示区100的栅电极和第一极板。

随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层13，以及设置在第三绝缘层13上的第二导电层图案，第二导电层图案至少包括：位于正常显示区100的第二极板，第二极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠。

随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层图案第四绝缘层14图案，第四绝缘层14上形成多个有源过孔，多个有源过孔至少包括：位于正常显示区100的至少两个有源过孔，两个有源过孔分别暴露出有源层的两端。

随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层14上形成第三导电层图案，第三导电层图案至少包括：位于正常显示区100的源电极和漏电极，以及位于透光显示区200中过渡区220的电源线40，源电极和漏电极分别通过有源过孔与有源层的两端连接。在示例性实施方式中，电源线40作为第二电源线VSS，被配置为与后续形成的阴极连接，为阴极提供低电平信号。

至此，制备完成晶体管结构层图案，如图7所示。在示例性实施方式中，正常显示区100中每个子像素的晶体管结构层可以包括构成像素驱动电路的多个晶体管和存储电容，图7中仅以一个晶体管100A和一个存储电容100B作为示例。在示例性实施方式中，晶体管100A可以包括有源层、栅电极、源电极和漏电极，存储电容100B可以包括第一极板和第二极板。在示例性实施方式中，晶体管可以是像素驱动电路中的驱动晶体管，驱动晶体管可以是薄膜晶体管(Thin Film Transistor，简称TFT)。

在示例性实施方式中，透光显示区200中像素区210的晶体管结构层可以包括设置在基底10上的复合绝缘层，复合绝缘层可以包括在基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。

在示例性实施方式中，透光显示区200中过渡区220的晶体管结构层可以包括设置在基底10上的复合绝缘层和设置在复合绝缘层远离基底一侧的电源线40。

在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。

在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。在示例性实施方式中，刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开在此不做限定。

(12)形成第五绝缘层图案。在示例性实施方式中，形成第五绝缘层图案可以包括：在形成前述图案的基底上沉积第五绝缘薄膜，通过图案化工艺对第五绝缘薄膜进行图案化，形成覆盖第三导电层图案的第五绝缘层15图案，第五绝缘层15上形成有多个过孔，多个过孔至少包括：位于正常显示区100中的第一连接过孔K1，以及位于过渡区220的第一电源过孔D1，如图8所示。

在示例性实施方式中，位于每个子像素的第一连接过孔K1内的第五绝缘薄膜被刻蚀掉，暴露出该子像素中晶体管的漏电极，位于过渡区220的第一电源过孔D1内的第五绝缘薄膜被刻蚀掉，暴露出电源线40。

在示例性实施方式中，第五绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层，第五绝缘层可以称为钝化(PVX)层。

(13)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第五绝缘层15上形成第四导电层图案，第四导电层图案至少包括：位于正常显示区100中的阳极电极31，位于像素区210的遮挡层50，以及位于过渡区220的电源电极41，如图9所示。

在示例性实施方式中，阳极电极31通过第一连接过孔K1与晶体管的第一漏电极连接，阳极电极31被配置为与后续形成的阳极连接。电源电极41通过第一电源过孔D1与电源线40连接，电源电极41被配置为与后续形成第一过渡电极连接。遮挡层50位于像素区210，遮挡层50被配置为在后续进行阴极图案化处理中作为掩膜结构。

在示例性实施方式中，第四导电层可以采用多层复合结构，如Ti/Al/Ti。

图10为本公开示例性实施例一种遮挡层的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的遮挡层结构。如图10所示，遮挡层50仅设置在透光显示区200的像素区210，遮挡层50被配置为在后续进行阴极图案化处理中作为掩膜结构。

在示例性实施方式中，像素区210中的2个像素单元沿着第二方向Y依次设置，每个像素单元中4个子像素沿着第一方向X依次设置，第一方向X与第二方向Y交叉。在示例性实施方式中，第一方向X可以是水平方向，第二方向Y可以是竖直方向。

在示例性实施方式中，至少一个像素单元中的遮挡层50可以包括第一遮挡块51、第二遮挡块52、第三遮挡块53、第四遮挡块54和遮挡线55，遮挡线55可以为沿着第一方向X延伸的条形状，块形状的第一遮挡块51、第二遮挡块52、第三遮挡块53和第四遮挡块54可以沿着第一方向X间隔设置，且均通过遮挡连接条与遮挡线55连接，形成相互连接的一体结构。

在示例性实施方式中，至少一个像素单元中，第一遮挡块51的位置和形状可以与第一子像素中后续形成的第一阳极的位置和形状基本上相近，且第一遮挡块51的面积可以大于第一阳极的面积。第二遮挡块52的位置和形状可以与第二子像素中后续形成的第二阳极的位置和形状基本上相近，且第二遮挡块52的面积可以大于第二阳极的面积。第三遮挡块53的位置和形状可以与第三子像素中后续形成的第三阳极的位置和形状基本上相近，且第三遮挡块53的面积可以大于第三阳极的面积。第四遮挡块54的位置和形状可以与第四子像素中后续形成的第四阳极的位置和形状基本上相近，且第四遮挡块54的面积可以大于第四阳极的面积。

在示例性实施方式中，至少一个像素单元中，第一遮挡块51、第二遮挡块52和第三遮挡块53可以位于遮挡线55第二方向Y的反方向的一侧，第四遮挡块54可以位于遮挡线55第二方向Y的一侧。

在示例性实施方式中，在平行于基底的平面上，第一遮挡块51、第二遮挡块52、第三遮挡块53和第四遮挡块54的形状可以包括如下任意一种或多种：矩形、正方形、五边形、六边形、圆形和椭圆形，本公开在此不做限定。

(14)形成第一平坦层图案。在示例性实施方式中，形成第一平坦层图案可以包括：在形成前述图案的基底上涂覆第一平坦薄膜，通过图案化工艺对第一平坦薄膜进行图案化，形成覆盖第四导电层图案第一平坦层16图案，第一平坦层16上形成多个过孔，多个过孔至少包括：位于正常显示区100的第二连接过孔K2，以及位于过渡区220的第二电源过孔D2，如图11所示。

在示例性实施方式中，第二连接过孔K2内的第一平坦薄膜被去掉，暴露出阳极电极31的表面，第二连接过孔K2被配置为使后续形成的阳极通过该过孔与阳极电极31连接。第二电源过孔D2内的第一平坦薄膜被去掉，暴露出电源电极41的表面，第二电源过孔D2被配置为使后续形成的第一过渡电极通过该过孔与电源电极41连接。

在示例性实施方式中，第一平坦层可以采用有机材料，如树脂等。

至此，制备完成正常显示区100的驱动结构层101和透明显示区200的透明结构层201的图案。

在示例性实施方式中，驱动结构层101可以包括在基底10上叠设的第一绝缘层11、半导体层、第二绝缘层12、第一导电层、第三绝缘层13、第二导电层、第四绝缘层14、第三导电层、第五绝缘层15、第四导电层和第一平坦层16。其中，半导体层可以包括有源层，第一导电层可以包括栅电极和第一极板，第二导电层可以包括第二极板，第三导电层可以包括源电极和漏电极，第四导电层可以包括阳极电极，阳极电极通过第一连接过孔与漏电极连接。

在示例性实施方式中，像素区210的透明结构层201可以包括设置在基底10上的复合绝缘层、设置在复合绝缘层远离基底一侧的遮挡层50和覆盖遮挡层50的第一平坦层16。

在示例性实施方式中，过渡区220的透明结构层201可以包括设置在基底10上的复合绝缘层、设置在复合绝缘层远离基底一侧的电源线40、覆盖电源线40的第五绝缘层15、设置在第五绝缘层15远离基底一侧的电源电极41和覆盖电源电极41的第一平坦层16，电源电极41通过第一电源过孔与电源线40连接。

在示例性实施方式中，像素区210仅包括多个发光器件，没有设置像素驱动电路，因而像素区210的透明结构层201没有相应的半导体层、第一导电层、第二导电层和第三导电层。像素区210的多个发光器件可以通过阳极连接线与设置在引线区220或者正常显示区100的像素驱动电路连接，由这些像素驱动电路驱动像素区210的多个发光器件发光。

(15)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成阳极导电层图案，阳极导电层图案至少包括：位于像素区210的第一阳极21、第二阳极22、第三阳极23和第四阳极24，位于引线区220的第一过渡电极42，以及位于正常显示区100的第五阳极25，如图12所示。

在示例性实施方式中，第一阳极21可以位于像素区210的第一子像素211，第二阳极22可以位于像素区210的第二子像素212，第三阳极23可以位于像素区210的第三子像素213，第四阳极24可以位于像素区210的第四子像素214，位于正常显示区100的第五阳极25可以通过第二连接过孔K2与阳极电极31连接。

在示例性实施方式中，第一阳极21、第二阳极22、第三阳极23、第四阳极24和第五阳极25的形状可以是如下任意一种或多种：矩形、正方形、五边形、六边形、圆形和椭圆形，本公开在此不做限定。

在示例性实施方式中，引线区220的第一过渡电极42可以通过第二电源过孔D2与电源电极41连接，第一过渡电极42被配置为与后续形成的阴极连接。

在示例性实施方式中，阳极导电层图案可以包括多条阳极连接线(未示出)，阳极连接线的一端与像素区210中每个子像素中的阳极连接，阳极连接线的另一端与位于正常显示区100或引线区220的像素驱动电路连接，由这些像素驱动电路驱动像素区210的多个阳极。

在示例性实施方式中，阳极导电薄膜可以采用金属材料或者透明导电材料，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。在示例性实施方式中，导电薄膜可以是单层结构，或者是多层复合结构，如ITO/Al/ITO等。

图13为本公开示例性实施例一种像素区中阳极的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的阳极结构。如图12所示，像素区210中的2个像素单元沿着第二方向Y依次设置，每个像素单元中4个子像素沿着第一方向X依次设置，多个阳极的位置和形状可以与遮挡层50中多个遮挡块的位置和形状基本上相近。

在示例性实施方式中，至少一个像素单元中的阳极可以包括：位于第一子像素中的第一阳极21，位于第二子像素中的第二阳极22，位于第三子像素中的第三阳极23，以及位于第四子像素中的第四阳极24。第一阳极21的位置可以与第一遮挡块51的位置相对应，第一阳极21的形状可以与第一遮挡块51的形状相近，且第一阳极21的面积可以小于第一遮挡块51的面积，第一阳极21在基底上的正投影可以位于第一遮挡块51在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第一遮挡块51可以遮挡第一阳极21，避免第一阳极21受损。第二阳极22的位置可以与第二遮挡块52的位置相对应，第二阳极22的形状可以与第二遮挡块52的形状相近，且第二阳极22的面积可以小于第二遮挡块52的面积，第二阳极22在基底上的正投影可以位于第二遮挡块52在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第二遮挡块52可以遮挡第二阳极22，避免第二阳极22受损。第三阳极23的位置可以与第三遮挡块53的位置相对应，第三阳极23的形状可以与第三遮挡块53的形状相近，且第三阳极23的面积可以小于第三遮挡块53的面积，第三阳极23在基底上的正投影可以位于第三遮挡块53在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第三遮挡块53可以遮挡第三阳极23，避免第三阳极23受损。第四阳极24的位置可以与第四遮挡块54的位置相对应，第四阳极24的形状可以与第四遮挡块54的形状相近，且第四阳极24的面积可以小于第四遮挡块54的面积，第四阳极24在基底上的正投影可以位于第四遮挡块54在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第四遮挡块54可以遮挡第四阳极24，避免第四阳极24受损。

(16)形成像素定义层(Pixel Define Layer，简称PDL)图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层26图案，如图14所示。

在示例性实施方式中，正常显示区100和像素区210中每个子像素的像素定义层26上设置有像素开口，像素开口内的像素定义薄膜被去掉，暴露出所在子像素的阳极的表面。

在示例性实施方式中，引线区220的像素定义层26上设置有第一像素过孔V1，第一像素过孔V1内的像素定义薄膜被去掉，暴露出第一过渡电极42的表面，第一像素过孔V1被配置为使后续形成的阴极通过该过孔与第一过渡电极42连接。

在示例性实施方式中，像素定义层的材料可以包括聚酰亚胺或亚克力等。

在示例性实施方式中，可以采用半色调(Half Tone Mask)掩膜板的图案化工艺，在形成像素定义层时形成隔垫柱图案，隔垫柱可以设置在像素开口的外侧，隔垫柱被配置为在后续蒸镀工艺中支撑精细金属掩模版，本公开在此不做限定。

在示例性实施方式中，在平行于基底的平面内，像素开口的形状可以是矩形、正方形、五边形、六边形、圆形或者椭圆形等。在垂直于基底的平面内，像素开口的截面形状可以是矩形或梯形等，像素开口的内侧侧壁可以是平面或者弧面，本公开在此不做限定。

(17)形成有机发光层图案。在示例性实施方式中，形成有机发光层图案可以包括：在形成前述图案的基底上，通过蒸镀方式或喷墨打印方式形成有机发光层27图案，如图15所示。

在示例性实施方式中，有机发光层27可以位于正常显示区100和像素区210的每个子像素内，并通过所在子像素的像素开口与所在子像素的阳极连接。

在示例性实施方式中，像素区210中第一子像素211的有机发光层27被配置为出射红光，第二子像素212的有机发光层被配置为出射绿光，第三子像素的有机发光层27被配置为出射蓝光，第四子像素214的有机发光层被配置为出射绿光。正常显示区100中的有机发光层27，可以被配置为出射单色光，或者可以被配置为出射白光，本公开在此不做限定。

在示例性实施方式中，有机发光层27可以包括发光层(EML)，以及如下任意一种或多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。

在示例性实施方式中，可以采用如下制备方法制备有机发光层。首先，采用开放式掩膜版(Open Mask，简称OPM)的蒸镀工艺或者采用喷墨打印工艺依次形成空穴注入层、空穴传输层和电子阻挡层，在显示基板上形成空穴注入层、空穴传输层和电子阻挡层的共通层。随后，采用精细金属掩模版(Fine Metal Mask，简称FMM)的蒸镀工艺或者采用喷墨打印工艺，在相应子像素中分别形成红色发光层、绿色发光层和蓝色发光层。相邻子像素的发光层可以有少量的交叠(例如，交叠部分占各自发光层图案的面积小于10％)，或者可以是隔离的。随后，采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴阻挡层、电子传输层和电子注入层，在显示基板上形成空穴阻挡层、电子传输层和电子注入层的共通层。

在示例性实施方式中，有机发光层可以包括微腔调节层，使得阴极和阳极之间有机发光层的厚度满足微腔长度的设计。在示例性实施方式中，可以采用空穴传输层、电子阻挡层、空穴阻挡层或电子传输层作为微腔调节层，本公开在此不做限定。

在示例性实施方式中，发光层可以包括主体(Host)材料和掺杂在主体材料中的客体(Dopant)材料，发光层客体材料的掺杂比例为1％至20％。在该掺杂比例范围内，一方面发光层主体材料可将激子能量有效转移给发光层客体材料来激发发光层客体材料发光，另一方面发光层主体材料对发光层客体材料进行了“稀释”，有效改善了发光层客体材料分子间相互碰撞、以及能量间相互碰撞引起的荧光淬灭，提高了发光效率和器件寿命。在示例性实施方式中，掺杂比例是指客体材料的质量与发光层的质量之比，即质量百分比。在示例性实施方式中，可以通过多源蒸镀工艺共同蒸镀主体材料和客体材料，使主体材料和客体材料均匀分散在发光层中，可以在蒸镀过程中通过控制客体材料的蒸镀速率来调控掺杂比例，或者通过控制主体材料和客体材料的蒸镀速率比来调控掺杂比例。在示例性实施方式中，发光层的厚度可以约为10nm至50nm。

在示例性实施方式中，空穴注入层可以采用无机的氧化物，如钼氧化物、钛氧化物、钒氧化物、铼氧化物、钌氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物、银氧化物、钨氧化物或锰氧化物，或者可以采用强吸电子体系的p型掺杂剂和空穴传输材料的掺杂物。在示例性实施方式中，空穴注入层的厚度可以约为5nm至20nm。

在示例性实施方式中，在示例性实施方式中，空穴传输层可以采用空穴迁移率较高的材料，如芳胺类化合物，其取代基团可以是咔唑、甲基芴、螺芴、二苯并噻吩或呋喃等。在示例性实施方式中，空穴传输层的厚度可以约为40nm至150nm。

在示例性实施方式中，空穴阻挡层和电子传输层可以采用芳族杂环化合物，例如苯并咪唑衍生物、咪唑并吡啶衍生物、苯并咪唑并菲啶衍生物等咪唑衍生物；嘧啶衍生物、三嗪衍生物等嗪衍生物；喹啉衍生物、异喹啉衍生物、菲咯啉衍生物等包含含氮六元环结构的化合物(也包括在杂环上具有氧化膦系的取代基的化合物)等。在示例性实施方式中，空穴阻挡层的厚度可以约为5nm至15nm，电子传输层的厚度可以约为20nm至50nm。

在示例性实施方式中，电子注入层可以采用碱金属或者金属，例如氟化锂(LiF)、镱(Yb)、镁(Mg)或钙(Ca)等材料，或者这些碱金属或者金属的化合物等。在示例性实施方式中，电子注入层的厚度可以约为0.5nm至2nm。

(18)形成阴极图案。在示例性实施方式中，形成阴极图案可以包括：在形成前述图案的基底上，通过开放式掩膜版的蒸镀方式形成阴极28图案，如图16所示。

在示例性实施方式中，位于正常显示区100和透光显示区200的阴极28可以为整面结构。正常显示区100和像素区210的阴极28与有机发光层27连接，实现了有机发光层同时与阳极和阴极连接。引线区220的阴极28通过第一像素过孔V1与第一过渡电极42连接。由于第一过渡电极42通过过孔与电源电极41连接，电源电极41通过过孔与电源线40连接，因而实现了阴极28与电源线40的连接。

在示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金，例如，阴极可以采用导电性好的MgAg。

在一些可能的示例性实施方式中，可以在形成阴极图案后形成光学耦合层图案，光学耦合层设置在阴极上，光学耦合层的折射率可以大于阴极的折射率，有利于光取出并增加出光效率，光学耦合层的材料可以采用有机材料，或者采用无机材料，或者采用有机材料和无机材料，可以是单层、多层或复合层，本公开在此不做限定。

至此，制备完成发光结构层102。正常显示区100和像素区210的发光结构层102可以包括阳极、像素定义层、有机发光层和阴极，有机发光层设置在阳极和阴极之间。

(19)进行阴极图案化。在示例性实施方式中，进行阴极图案化可以包括：在形成前述图案的基底上，使用常规曝光机从基板远离透光结构层的一侧进行照射，在像素区210形成图案化的阴极28，如图17所示。

在示例性实施方式中，常规曝光机可以是红外激光设备，图案化的阴极是选择性去除部分阴极，只留下发光必要的阴极图案。

在示例性实施方式中，由于像素区210的多个阳极和阴极位于遮挡层50远离基底的一侧，因而红外激光设备从基板背面(基底远离透光结构层的一侧)进行照射时，遮挡层50可以作为保护层，不仅可以保护多个阳极不会受到红外激光的照射，而且可以保护与遮挡层50具有重叠区域的阴极，使得具有重叠区域的阴极不会受到红外激光的照射而得以保留，而与遮挡层50没有重叠区域的阴极受到红外激光的照射被去除，在像素区210形成图案化的阴极28。

图18为本公开示例性实施例一种常规曝光机照射的示意图。如图18所示，使用常规曝光机形成图案化阴极的过程可以包括：显示基板整面蒸镀上阴极以后，使用常规的红外激光设备从背面(基底远离透光结构层的一侧)对像素区210进行照射，利用阴极对红外激光吸收率高的特点，对阴极进行热加工。阴极中被红外激光照射到的部分会瞬间变成灰烬，从而被去除，而阴极中受遮挡层50遮挡未被红外激光照射到的部分被保留下来，形成图案化的阴极。

图19为一种阴极材料透过率的示意图，横坐标为波长，纵坐标为透过率。如图19所示，以阴极材料为MgAg为例，在可见光波长区域，阴极的透过率较高，在红外波长区域，阴极的透过率很低，因而更容易吸收红外光。对一般材料，在红外波长区域的透过率都比较高，因而容易透过红外光，使红外光透射到阴极。

图20为本公开示例性实施例一种像素区中阴极图案化之前的平面结构示意图，图21为本公开示例性实施例一种像素区中阴极图案化之后的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的阴极结构。如图20所示，阴极图案化之前，像素区中的阴极28为整面结构。如图21所示，阴极图案化之后，被红外激光照射到的阴极部分被去掉，未被红外激光照射到的阴极部分保留下来，形成图案化的阴极28。

在示例性实施方式中，阴极中未被红外激光照射到的部分是被遮挡层50遮挡的区域，即是与遮挡层50具有交叠的区域。

在示例性实施方式中，图案化的阴极28的位置和形状与遮挡层50的位置和形状基本上相同，图案化的阴极28在基底上的正投影与遮挡层50在基底上的正投影基本上完全重叠。

在示例性实施方式中，像素区的至少一个像素单元中，图案化的阴极28可以包括第一阴极块、第二阴极块、第三阴极块、第四阴极块和阴极连接线，阴极连接线可以为沿着第一方向X延伸的条形状，块形状的第一阴极块、第二阴极块、第三阴极块和第四阴极块可以沿着第一方向X间隔设置，且均通过阴极连接条与阴极连接线连接。第一阴极块可以位于第一子像素，第二阴极块可以位于第二子像素，第三阴极块可以位于第三子像素，第四阴极块可以位于第四子像素，第一阴极块、第二阴极块、第三阴极块和第四阴极块的形状可以是如下任意一种或多种：矩形、正方形、五边形、六边形、圆形和椭圆形，本公开在此不做限定。

在示例性实施方式中，阴极连接线可以位于在第二方向Y相邻的像素单元之间。电源电极41和第一过渡电极42在基底上的正投影与阴极连接线在基底上的正投影可以至少部分交叠，阴极连接线可以通过第一过渡电极42和电源电极41与电源线40连接，使得阴极连接线可以将低电平信号传输给每个子像素的阴极块。

后续制备工艺中，可以包括形成封装结构层等工艺。在示例性实施方式中，形成封装结构层图案可以包括：在形成前述图案的基底上，先利用开放式掩膜板采用沉积方式沉积第一封装薄膜，形成第一封装层图案，随后利用开放式掩膜板采用喷墨打印工艺打印第二封装材料，形成第二封装层图案，随后利用开放式掩膜板采用沉积方式沉积第三封装薄膜，形成第三封装层图案。第一封装层和第三封装层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，可以保证外界水氧无法进入发光结构层，沉积方式可以采用化学气相沉积(CVD)或者原子层沉积(ALD)等方式。第二封装层可以采用有机材料，如树脂等，起到包覆显示基板各个膜层的作用，以提高结构稳定性和平坦性。这样，叠设的第一封装层、第二封装层和第三封装层组成封装结构层，所形成的无机材料/有机材料/无机材料的叠层结构，可以保证封装完整性，有效隔绝外界水氧。

本公开示例性实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，过渡区中可以不设置电源电极，第一过渡电极可以通过过孔与电源线直接连接，本公开在此不做限定。

一种显示基板中，采用在阴极上设置开口的方案，以提高透光显示区的透过率。经本申请发明人研究发现，阴极上设置开口的方案不仅阴极保留面积较大，提升透过率的效果有限，而且开口区域会加重光线衍射，降低了摄像头拍照成像的质量。本公开通过采用红外激光照射工艺对阴极进行图案化，可以去除透光显示区中大部分阴极，仅保留与阳极面积相当的阴极，不仅有效提高了透光显示区的透过率，而且避免了阴极上开口导致的光线衍射，保证了摄像头拍照成像的质量。

另一种显示基板中，使用掩膜板进行阴极蒸镀，形成图案化的阴极。又一种显示基板中，采用外置掩膜板进行激光扫描工艺，形成图案化的阴极。经本申请发明人研究发现，由于蒸镀误差及掩膜板阴影的存在，上述方案的对位精度较低，对位精度仅为20μm左右，不能适用于高分辨率的透光显示区，且需要使用掩膜板支撑和对位等设备，设备改造和掩膜板制作费用较高。本公开示例性实施例通过在显示基板设置遮挡层，在进行阴极图案化的红外激光照射工艺中，遮挡层一方面可以作为阳极的保护层，避免阳极被红外激光照射，遮挡层另一方面可以作为对阴极进行图案化的掩膜结构，保留与遮挡层具有重叠区域的阴极部分，形成图案化的阴极。本公开示例性实施例通过采用遮挡层作为内置的掩膜板，对位精度可达到0.7μm左右，不仅最大限度地提高了对位精度，提高了工艺质量，阴极图案化不受分辨率的限制，可以适用于分辨率大于400的显示基板，在透光显示区采用高分辨率(分辨率大于400)的情况下，透光显示区的透过率能够满足屏下摄像需求，而且无需使用掩膜板支撑设备和对位设备，最大限度地节省了设备改造和制作费用，有效降低了生产成本。本公开制备方法不需要改变现有工艺流程，不需改变现有工艺设备，对现有工艺改进较小，能够很好地与现有制备工艺兼容，工艺可实现性高，实用性强。

图22为本公开示例性实施例另一种显示基板的剖面结构示意图，示意了透光显示区200中四个子像素的结构。在示例性实施方式中，本示例性实施例正常显示区的主体结构与前述实施例基本上相近，所不同的是，本示例性实施例透光显示区200的透光结构层201中设置有透明的电源连接线45，电源连接线45与电源线40连接，阴极28与电源连接线45连接。

在示例性实施方式中，透光结构层201可以包括：设置在基底10上的复合绝缘层，设置在复合绝缘层远离基底一侧的第三导电层，设置在第三导电层远离基底一侧的第五绝缘层15，设置在第五绝缘层15远离基底一侧的第四导电层，设置在第四导电层远离基底一侧的第一平坦层16，设置在第一平坦层16远离基底一侧的透明导电层，以及设置在透明导电层远离基底一侧的第二平坦层17。其中，第三导电层可以包括位于过渡区220的电源线40，第四导电层可以包括位于像素区210的遮挡层50，透明导电层可以包括位于像素区210和过渡区220的电源连接线45，电源连接线45与电源线40连接。

在示例性实施方式中，发光结构层102可以包括：设置在第二平坦层17远离基底一侧的阳极导电层，设置在阳极导电层远离基底一侧的像素定义层26，以及有机发光层27和阴极28。其中，阳极导电层可以包括多个阳极和至少一个第二过渡电极43，第二过渡电极43通过过孔与电源连接线45连接，像素定义层26设置在阳极导电层远离基底的一侧，像素定义层26上设置有多个像素开口和至少一个第二像素过孔，有机发光层27通过像素开口与阳极连接，阴极28设置在有机发光层27远离基底的一侧，阴极28一方面与有机发光层27连接，阴极28另一方面通过第二像素过孔与第二过渡电极43连接。

在示例性实施方式中，第四导电层还可以包括位于过渡区220的电源电极41，电源电极41通过第一电源过孔与电源线40连接，电源连接线45通过第二电源过孔与电源电极41连接，从而实现电源连接线45与电源线40的连接。

在示例性实施方式中，像素区210的阴极28为经过图案化处理的图案化的阴极，像素区210的阴极28在基底上的正投影与遮挡层50在基底上的正投影基本上完全重叠。

在示例性实施方式中，多个阳极在基底上的正投影位于遮挡层50在基底上的正投影的范围之内。

在示例性实施方式中，电源电极41与遮挡层50可以同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，第二过渡电极43与多个阳极可以同层设置，且通过同一次图案化工艺同时形成。

在示例性实施方式中，以透光显示区200中像素区210的四个子像素(第一子像素211、第二子像素212、第三子像素213和第四子像素214)为例，本公开示例性实施例显示基板的制备过程可以包括如下步骤。

(21)在基底上制备晶体管结构层和第五绝缘层图案，形成晶体管结构层和第五绝缘层的工艺和结构可以与前述示例性实施例的步骤(11)至(12)相近，这里不再赘述。

(22)形成第四导电层图案。在示例性实施方式中，形成第四导电层图案可以包括：在形成前述图案的基底上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，在第五绝缘层15上形成第四导电层图案，第四导电层图案至少包括：位于像素区210的遮挡层50，以及位于过渡区220的电源电极41，如图23所示。

在示例性实施方式中，电源电极41的结构与前述示例性实施例的结构基本上相同，遮挡层50的结构包括间隔设置的两个子遮挡层。

图24为本公开示例性实施例另一种遮挡层的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的遮挡层结构。如图24所示，遮挡层50仅设置在透光显示区200的像素区210，遮挡层50被配置为在后续进行阴极图案化处理中作为掩膜结构。

在示例性实施方式中，至少一个像素单元中的遮挡层50可以包括沿着第一方向X间隔设置的第一子遮挡层56和第二子遮挡层57。

在示例性实施方式中，第一子遮挡层56可以包括第一遮挡块51、第二遮挡块52和第一子遮挡线58，第一子遮挡线58可以为沿着第一方向X延伸的条形状，块形状的第一遮挡块51和第二遮挡块52可以沿着第一方向X间隔设置，且均通过遮挡连接条与第一子遮挡线58连接。

在示例性实施方式中，第二子遮挡层57可以包括第三遮挡块53、第四遮挡块54和第二子遮挡线59，第二子遮挡线59可以为沿着第一方向X延伸的条形状，块形状的第三遮挡块53和第四遮挡块54可以沿着第一方向X间隔设置，且均通过遮挡连接条与第二子遮挡线59连接。

在示例性实施方式中，第一子遮挡线58和第二子遮挡线59可以间隔设置。

在示例性实施方式中，至少一个像素单元中，第一遮挡块51的位置和形状可以与第一子像素中后续形成的第一阳极的位置和形状基本上相近，且第一遮挡块51的面积可以大于第一阳极的面积。第二遮挡块52的位置和形状可以与第二子像素212中后续形成的第二阳极的位置和形状基本上相近，且第二遮挡块52的面积可以大于第二阳极的面积。第三遮挡块53的位置和形状可以与第三子像素213中后续形成的第三阳极的位置和形状基本上相近，且第三遮挡块53的面积可以大于第三阳极的面积。第四遮挡块54的位置和形状可以与第四子像素214中后续形成的第四阳极的位置和形状基本上相近，且第四遮挡块54的面积可以大于第四阳极的面积。

在示例性实施方式中，至少一个像素单元中，第一遮挡块51和第二遮挡块52可以位于第一子遮挡线58第二方向Y相同的一侧，第三遮挡块53和第四遮挡块54可以位于第二子遮挡线59第二方向Y的两侧。

在示例性实施方式中，在平行于基底的平面上，第一遮挡块51、第二遮挡块52、第三遮挡块53和第四遮挡块54的形状可以包括如下任意一种或多种：矩形、正方形、五边形、六边形、圆形和椭圆形，本公开在此不做限定。

(23)形成第一平坦层图案。形成第一平坦层的工艺和结构可以与前述示例性实施例的步骤(14)相近，这里不再赘述。

(24)形成透明导电层图案。在示例性实施方式中，形成透明导电层图案可以包括：在形成前述图案的基底上沉积透明导电薄膜，通过图案化工艺对透明导电薄膜进行图案化，形成透明导电层图案，透明导电层图案至少包括：位于像素区210和引线区220的电源连接线45，如图25所示。

在示例性实施方式中，电源连接线45的一端位于像素区210，电源连接线45的另一端位于引线区220，并通过第二电源过孔与电源电极41连接。在示例性实施方式中，电源连接线45被配置为与后续形成的第二过渡电极连接。

在示例性实施方式中，电源连接线45在基底上的正投影与第一子遮挡线58和第二子遮挡线59在基底上的正投影至少部分交叠。

(25)形成第二平坦层图案。在示例性实施方式中，形成第二平坦层图案可以包括：在形成前述图案的基底上涂覆第二平坦薄膜，通过图案化工艺对第二平坦薄膜进行图案化，形成覆盖透明导电层图案第二平坦层17图案，第二平坦层17上形成至少一个第三电源过孔D3，如图26所示。

在示例性实施方式中，至少一个第三电源过孔D3可以位于像素区210，第三电源过孔D3内的第二平坦薄膜被去掉，暴露出电源连接线45的表面。

在示例性实施方式中，一个像素单元中可以设置两个第三电源过孔D3，一个第三电源过孔D3可以设置在第一子像素211和第二子像素212之间，另一个第三电源过孔D3可以设置在第三子像素213和第四子像素214之间，该第三电源过孔D3被配置为使后续形成的第二过渡电极通过该过孔与电源连接线45连接。

(26)形成阳极导电层图案。在示例性实施方式中，形成阳极导电层图案可以包括：在形成前述图案的基底上沉积阳极导电薄膜，通过图案化工艺对阳极导电薄膜进行图案化，形成阳极导电层图案，阳极导电层图案至少包括：位于像素区210的第一阳极21、第二阳极22、第三阳极23、第四阳极24和至少一个第二过渡电极43，如图27所示。

在示例性实施方式中，像素区210的第一阳极21、第二阳极22、第三阳极23和第四阳极24的结构与前述示例性实施例基本上相近。

在示例性实施方式中，一个第二过渡电极43可以设置在第一阳极21和第二阳极22之间，即位于第一子像素211和第二子像素212之间，另一个第二过渡电极43可以设置在第三阳极23和第四阳极24之间，即位于第三子像素213和第四子像素214之间，第二过渡电极43通过第三电源过孔D3与电源连接线45连接。在示例性实施方式中，第二过渡电极43被配置为与后续形成的阴极连接。

图28为本公开示例性实施例另一种像素区中阳极的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的阳极结构。如图28所示，至少一个像素单元中的阳极可以包括：位于第一子像素中的第一阳极21，位于第二子像素中的第二阳极22，位于第三子像素中的第三阳极23，以及位于第四子像素中的第四阳极24。第一阳极21的位置可以与第一遮挡块51的位置相对应，第一阳极21的形状可以与第一遮挡块51的形状相近，且第一阳极21的面积可以小于第一遮挡块51的面积，第一阳极21在基底上的正投影可以位于第一遮挡块51在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第一遮挡块51可以遮挡第一阳极21，避免第一阳极21受损。第二阳极22的位置可以与第二遮挡块52的位置相对应，第二阳极22的形状可以与第二遮挡块52的形状相近，且第二阳极22的面积可以小于第二遮挡块52的面积，第二阳极22在基底上的正投影可以位于第二遮挡块52在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第二遮挡块52可以遮挡第二阳极22，避免第二阳极22受损。第三阳极23的位置可以与第三遮挡块53的位置相对应，第三阳极23的形状可以与第三遮挡块53的形状相近，且第三阳极23的面积可以小于第三遮挡块53的面积，第三阳极23在基底上的正投影可以位于第三遮挡块53在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第三遮挡块53可以遮挡第三阳极23，避免第三阳极23受损。第四阳极24的位置可以与第四遮挡块54的位置相对应，第四阳极24的形状可以与第四遮挡块54的形状相近，且第四阳极24的面积可以小于第四遮挡块54的面积，第四阳极24在基底上的正投影可以位于第四遮挡块54在基底上的正投影的范围之内，使得后续进行阴极图案化处理时，第四遮挡块54可以遮挡第四阳极24，避免第四阳极24受损。

(27)形成像素定义层图案。在示例性实施方式中，形成像素定义层图案可以包括：在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层26图案，如图29所示。

在示例性实施方式中，像素区210中每个子像素的像素定义层26上设置有像素开口，像素开口内的像素定义薄膜被去掉，暴露出所在子像素的阳极的表面。

在示例性实施方式中，像素区210的像素定义层26上设置有至少一个第二像素过孔V2，第二像素过孔V2内的像素定义薄膜被去掉，暴露出第二过渡电极43的表面，第二像素过孔V2被配置为使后续形成的阴极通过该过孔与第二过渡电极43连接。

(28)形成有机发光层和阴极图案。在示例性实施方式中，形成有机发光层和阴极图案的工艺过程可以与前述示例性实施例的步骤(17)至(18)相近，所形成的有机发光层结构与前述示例性实施例相近。

在示例性实施方式中，阴极28可以位于正常显示区100和透光显示区200，为整面结构。像素区210的阴极28通过第二像素过孔V2与第二过渡电极43连接，如图30所示。由于第二过渡电极43通过过孔与电源连接线45连接，电源连接线45通过过孔与电源电极41连接，电源电极41通过过孔与电源线40连接，因而实现了阴极28与电源线40的连接。

(29)进行阴极图案化。在示例性实施方式中，进行阴极图案化可以包括：在形成前述图案的基底上，使用常规曝光机从基板远离透光结构层的一侧进行照射，在像素区210形成图案化的阴极28，如图31所示。

在示例性实施方式中，常规曝光机可以是红外激光设备，图案化的阴极是选择性去除部分阴极，只留下发光必要的阴极图案。

图32为本公开示例性实施例另一种像素区中阴极图案化之前的平面结构示意图，图33为本公开示例性实施例另一种像素区中阴极图案化之后的平面结构示意图，示意了像素区210中2个像素单元(8个子像素)的阴极结构。如图32所示，阴极图案化之前，像素区中的阴极28为整面结构。如图33所示，阴极图案化之后，被红外激光照射到的阴极部分被去掉，未被红外激光照射到的阴极部分保留下来，形成图案化的阴极28。

在示例性实施方式中，图案化的阴极28的位置和形状与遮挡层50的位置和形状基本上相同，图案化的阴极28在基底上的正投影与遮挡层50在基底上的正投影基本上完全重叠。

在示例性实施方式中，像素区的至少一个像素单元中，图案化的阴极28可以包括第一阴极块、第二阴极块、第三阴极块和第四阴极块，第一阴极块和第二阴极块可以通过第一子连接线连接，第三阴极块和第四阴极块可以通过第二子连接线连接。第一阴极块可以位于第一子像素，第二阴极块可以位于第二子像素，第三阴极块可以位于第三子像素，第四阴极块可以位于第四子像素，第一阴极块、第二阴极块、第三阴极块和第四阴极块的形状可以是如下任意一种或多种：矩形、正方形、五边形、六边形、圆形和椭圆形，本公开在此不做限定。

后续制备工艺中，可以包括形成封装结构层等工艺，这里不再赘述。

本公开示例性实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

通过本公开示例性实施例显示基板的结构和制备过程可以看出，本公开示例性实施例不仅具有前述实施例的特点，包括：有效提高了透光显示区的透过率，避免了阴极上开口导致的光线衍射，提高了对位精度和工艺质量，适用于分辨率大于400的透光显示区的阴极图案化，无需使用掩膜板支撑设备和对位设备，有效降低了生产成本，而且通过在像素区形成透明的电源连接线，可以进一步减小阴极的面积，可以进一步提高透光显示区的透过率。比较图21和图33所示的阴极图案可以看出，图21的多个阴极块通过一条较长的阴极连接线相互连接，而图33中相邻的阴极块通过一条较短的子连接线相互连接，且两个子连接线间隔设置。这样，在保证阴极电压均匀性的前提下，减小了连接线的长度，进而减小阴极的面积，进一步提高透光显示区的透过率。

图34为本公开示例性实施例又一种显示基板的剖面结构示意图，示意了透光显示区200中四个子像素的结构。在示例性实施方式中，本示例性实施例正常显示区的主体结构与前述实施例基本上相近，所不同的是，本示例性实施例透光显示区200的透光结构层201中没有设置遮挡层，通过使用数字曝光机进行阴极图案化，选择性去除部分阴极形成图案化的阴极。

在示例性实施方式中，透光显示区200中设置有透明的电源连接线45，电源连接线45通过过孔与电源线40连接，阴极28通过与第二过渡电极43与电源连接线45连接。

在示例性实施方式中，透光结构层201可以包括：设置在基底10上的复合绝缘层，设置在复合绝缘层远离基底一侧的第三导电层，设置在第三导电层远离基底一侧的第一平坦层16，设置在第一平坦层16远离基底一侧的透明导电层，以及设置在透明导电层远离基底一侧的第二平坦层17。其中，第三导电层可以包括位于过渡区220的电源线40，透明导电层可以包括位于像素区210和过渡区220的电源连接线45，电源连接线45通过过孔与电源线40连接。

在示例性实施方式中，像素区210和过渡区220中发光结构层102的结构可以与前述实施例相近。

在示例性实施方式中，像素区210的阴极28为经过图案化处理的阴极，多个阳极在基底上的正投影位于阴极28在基底上的正投影的范围之内。

在示例性实施方式中，本公开示例性实施例显示基板的制备过程可以包括如下步骤。

(31)在基底上形成驱动结构层和发光结构层。形成驱动结构层和发光结构层的工艺和结构可以与前述示例性实施例的步骤(21)至(28)基本上相近，所不同得到是：形成第三导电层图案后，直接形成第一平坦层图案，即本实施例没有形成第五绝缘层和第四导电层图案，因而像素区210没有遮挡层，过渡区220没有电源电极，在形成透明导电层图案中，电源连接线45通过过孔与电源线40连接。

(32)进行阴极图案化。

在一种示例性实施方式中，进行阴极图案化可以包括：在形成前述图案的基底上，使用数字曝光机从基板远离透光结构层的一侧进行扫描，在像素区210形成图案化的阴极28。

在另一种示例性实施方式中，进行阴极图案化可以包括：在形成前述图案的基底上，使用数字曝光机从基板上设置驱动结构层的一侧进行扫描，在像素区210形成图案化的阴极28。

在示例性实施方式中，数字曝光机的激光光源波段可以选择红外光。

在示例性实施方式中，数字曝光机也称为无掩膜数字光刻机，不需要掩膜版就可以直接形成所需图案，通过灵活的更改版图设计，可以省去制备掩膜版的费用和时间，同时还可以进行灰度光刻，具有灵活、应用范围广等优点。数字曝光机可以选择不同波段的激光作为光源，扫描最小线宽可达1μm，直写进程中可以在1μm与5μm分辨率之间自动切换，具有自动对焦功能，对表面不平样品实时自动对焦补偿，对准精度优于+/-1μm。

图35为本公开示例性实施例一种使用数字曝光机进行阴极图案化的示意图。如图35所示，数字曝光机从显示基板背面(基底远离透光结构层的一侧)进行扫描，利用某一波段激光选择性去除设定路径的阴极，实现阴极图案化。

图36为本公开示例性实施例另一种使用数字曝光机进行阴极图案化的示意图。如图36所示，数字曝光机从显示基板正面(基底设置驱动结构层的一侧)进行扫描，利用某一波段激光选择性去除设定路径的阴极，实现阴极图案化。

本公开示例性实施例提供了一种使用数字曝光机进行阴极图案化的方案，与采用常规曝光机进行阴极图案化的方案相比，本公开示例性实施例方案具有如下优势：

(1)由于数字曝光机的描写路径是直接输入到数字曝光机内，输入的描写路径(版图)可以根据实际的效果进行调整，因而去除的阴极部分具有可选择性，设计方案调整方便，对制定和调整初期工艺参数和图案化方案具有很大优势。

(2)由于无需使用外置掩膜板，无需设置遮挡保护的遮挡层，因而工艺更加简单，不仅最大限度地降低了阴极图案化的开发周期，而且大幅度降低了开发制作掩膜板的成本。

(3)由于数字曝光机精度很高，因而可以最大限度地去除不必要的阴极，且不会破坏显示基板的其它结构，最大限度地提高了透过率，最大限度地保证了产品质量。

(4)工艺参数方案具有可重复性，无需不同项目或者不同方案重新设计以及重新制作掩膜板，只需适当微调数字曝光机参数，可大幅提升工厂产能。

对于从显示基板正面进行阴极图案化，常规激光方案通常要使用外置掩膜板进行必要的遮挡，但受限于掩膜板的精度，可以去除的阴极部分非常有效，因而透过率提升有限。而且，一旦阴极的图案修改，就需要重新制作掩膜板，不利于新技术开发。对于从显示基板背面进行阴极图案化，无论是采用常规红外激光设备，还是采用数字曝光机都会受到驱动结构层中走线等影响，激光无法完全去除非必要区域的阴极。本公开示例性实施例提供了一种使用数字曝光机进行阴极图案化的方案，从显示基板正面进行阴极图案化，通过调整激光能量，不仅可以最大限度地去除不必要的阴极，而且不会损伤驱动结构层中的走线，可实现透过率的最大化。

在示例性实施方式中，本公开显示基板可以应用于具有像素驱动电路的显示装置中，如OLED、量子点显示(QLED)、发光二极管显示(Micro LED或Mini LED)或量子点发光二极管显示(QDLED)等，本公开在此不做限定。

本公开示例性实施例还提供了一种显示基板的制备方法，以制备出前述示例性实施例的显示基板。在示例性实施方式中，所述显示基板可以包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；所述制备方法可以包括：

在所述透光显示区的基底上形成透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层；所述发光结构层包括整面结构的阴极；

使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极。

在示例性实施方式中，所述透光结构层包括遮挡层，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构；使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，可以包括：

使用常规曝光机从所述基底远离所述透光结构层的一侧进行照射，去除未被所述遮挡层遮挡的阴极，在所述透光显示区形成图案化的阴极，所述阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

在示例性实施方式中，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，可以包括：

使用数字曝光机从所述基底远离所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

在示例性实施方式中，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，可以包括：

使用数字曝光机从所述基底设置所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

本公开示例性实施例还提供了一种显示装置，包括前述的显示基板。显示装置包括前置摄像头、光线传感器等器件，前置摄像头、光线传感器等器件的设置位置与显示基板的透光显示区相对应。本公开示例性实施例显示装置可以是手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (15)

1.一种显示基板，其特征在于，包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；在垂直于所述显示基板的平面上，所述透光显示区包括设置在基底上的透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层，所述透光结构层包括遮挡层，所述发光结构层包括图案化的阴极，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构，使图案化的阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

2.根据权利要求1所述的显示基板，其特征在于，所述发光结构层还包括图案化的阳极，所述阳极在基底上的正投影位于所述遮挡层在基底上的正投影的范围之内。

3.根据权利要求1所述的显示基板，其特征在于，所述透光显示区包括像素区和过渡区，所述过渡区位于所述正常显示区和所述像素区之间，所述遮挡层设置在所述像素区，所述过渡区包括电源线，所述图案化的阴极与所述电源线连接。

4.根据权利要求1至3任一项所述的显示基板，其特征在于，所述透光结构层包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离所述基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，以及设置在所述第四导电层远离所述基底一侧的第一平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层。

5.根据权利要求4所述的显示基板，其特征在于，所述发光结构层包括：设置在所述第一平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和位于所述过渡区的第一过渡电极，所述第一过渡电极与所述电源线连接；所述过渡区的像素定义层上设置有第一像素过孔，所述阴极通过所述第一像素过孔与所述第一过渡电极连接。

6.根据权利要求4所述的显示基板，其特征在于，所述像素区包括多个像素单元，至少一个像素单元包括沿着第一方向依次的第一子像素、第二子像素、第三子像素和第四子像素；至少一个像素单元中的遮挡层包括第一遮挡块、第二遮挡块、第三遮挡块、第四遮挡块和遮挡线，所述遮挡线为沿着所述第一方向延伸的条形状，所述第一遮挡块、第二遮挡块、第三遮挡块和第四遮挡块沿着所述第一方向间隔设置，且均与所述遮挡线连接；所述第一子像素的阳极在基底上的正投影位于所述第一遮挡块在基底上的正投影的范围之内，所述第二子像素的阳极在基底上的正投影位于所述第二遮挡块在基底上的正投影的范围之内，所述第三子像素的阳极在基底上的正投影位于所述第三遮挡块在基底上的正投影的范围之内，所述第四子像素的阳极在基底上的正投影位于所述第四遮挡块在基底上的正投影的范围之内。

7.根据权利要求1至3任一项所述的显示基板，其特征在于，所述透光结构层包括：设置在所述基底上的复合绝缘层，设置在所述复合绝缘层远离基底一侧的第三导电层，设置在所述第三导电层远离所述基底一侧的钝化层，设置在所述钝化层远离所述基底一侧的第四导电层，设置在所述第四导电层远离所述基底一侧的第一平坦层，设置在所述第一平坦层远离所述基底一侧的透明导电层，以及设置在所述透明导电层远离所述基底一侧的第二平坦层；所述第三导电层包括位于所述过渡区的电源线，所述第四导电层包括位于所述像素区的遮挡层，所述透明导电层包括位于所述像素区和过渡区的电源连接线，所述电源连接线与所述电源线连接。

8.根据权利要求7所述的显示基板，其特征在于，所述发光结构层包括：设置在所述第二平坦层远离所述基底一侧的阳极导电层，设置在所述阳极导电层远离所述基底一侧的像素定义层，以及有机发光层和阴极；所述阳极导电层包括位于所述像素区的多个阳极和至少一个第二过渡电极，所述第二过渡电极通过过孔与所述电源连接线连接；所述像素区的像素定义层上设置有至少一个第二像素过孔，所述阴极通过所述第二像素过孔与所述第二过渡电极连接。

9.根据权利要求8所述的显示基板，其特征在于，所述像素区包括多个像素单元，至少一个像素单元包括第一子像素、第二子像素、第三子像素和第四子像素，所述第二过渡电极设置在如下任意一个或多个位置：所述第一子像素的阳极和所述第二子像素的阳极之间，所述第二子像素的阳极和所述第三子像素的阳极之间，所述第三子像素的阳极和所述第四子像素的阳极之间。

10.根据权利要求9所述的显示基板，其特征在于，至少一个像素单元中的遮挡层包括间隔设置的第一子遮挡层和第二子遮挡层；所述第一子遮挡层包括第一遮挡块、第二遮挡块和第一子遮挡线，所述第一子遮挡线为沿着所述第一方向延伸的条形状，所述第一遮挡块和第二遮挡块沿着所述第一方向间隔设置，且均与所述第一子遮挡线连接；所述第二子遮挡层包括第三遮挡块、第四遮挡块和第二子遮挡线，所述第二子遮挡线为沿着所述第一方向延伸的条形状，所述第三遮挡块和第四遮挡块沿着所述第一方向间隔设置，且均与所述第二子遮挡线连接；所述第一子像素的阳极在基底上的正投影位于所述第一遮挡块在基底上的正投影的范围之内，所述第二子像素的阳极在基底上的正投影位于所述第二遮挡块在基底上的正投影的范围之内，所述第三子像素的阳极在基底上的正投影位于所述第三遮挡块在基底上的正投影的范围之内，所述第四子像素的阳极在基底上的正投影位于所述第四遮挡块在基底上的正投影的范围之内。

11.一种显示装置，其特征在于，包括如权利要求1～10任一所述的显示基板。

12.一种显示基板的制备方法，其特征在于，所述显示基板包括正常显示区和透光显示区，所述正常显示区被配置为进行图像显示，所述透光显示区被配置为进行图像显示和透过光线；所述制备方法包括：

在所述透光显示区的基底上形成透光结构层和设置在所述透光结构层远离所述基底一侧的发光结构层；所述发光结构层包括整面结构的阴极；

使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极。

13.根据权利要求12所述的制备方法，其特征在于，所述透光结构层包括遮挡层，所述遮挡层被配置为在阴极图案化处理中作为遮挡结构；使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用常规曝光机从所述基底远离所述透光结构层的一侧进行照射，去除未被所述遮挡层遮挡的阴极，在所述透光显示区形成图案化的阴极，所述阴极在基底上的正投影与所述遮挡层在基底上的正投影重叠。

14.根据权利要求12所述的制备方法，其特征在于，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用数字曝光机从所述基底远离所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

15.根据权利要求12所述的制备方法，其特征在于，使用曝光机进行阴极图案化，在所述透光显示区形成图案化的阴极，包括：

使用数字曝光机从所述基底设置所述透光结构层的一侧进行扫描，选择性去除设定路径的阴极，在所述透光显示区形成图案化的阴极。

Images