CN115207050A - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN115207050A
CN115207050A CN202210751903.8A CN202210751903A CN115207050A CN 115207050 A CN115207050 A CN 115207050A CN 202210751903 A CN202210751903 A CN 202210751903A CN 115207050 A CN115207050 A CN 115207050A
Authority
CN
China
Prior art keywords
layer
substrate
anode
pixel
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210751903.8A
Other languages
English (en)
Inventor
冯靖伊
张振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210751903.8A priority Critical patent/CN115207050A/zh
Publication of CN115207050A publication Critical patent/CN115207050A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括：基底、设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的第一阳极、设置在第一阳极远离基底一侧的像素定义层、设置在像素定义层远离基底一侧的第二阳极和反射层，以及设置在第二阳极和反射层远离基底一侧的有机发光层，第二阳极和反射层同层设置，像素定义层包括像素开口，第二阳极覆盖像素开口底部，反射层覆盖像素开口侧面，第二阳极和反射层配合形成反射杯结构。

Description

显示基板及其制备方法、显示装置
技术领域
本公开实施例涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。
背景技术
一些技术中，为了提升显示装置的出光效率，会在显示装置中设置反射杯结构。然而，经本申请发明人研究发现，反射杯结构对显示基板出光效率的提升不高。
发明内容
本公开实施例提供一种显示基板及其制备方法，显示装置，以解决反射杯结构对显示基板出光效率的提升不高的问题。
第一方面，本公开实施例提供一种显示基板，包括基底、设置在所述基底上的驱动电路层、设置在所述驱动电路层远离所述基底一侧的第一阳极、设置在所述第一阳极远离所述基底一侧的像素定义层、设置在所述像素定义层远离所述基底一侧的第二阳极和反射层，以及设置在所述第二阳极和所述反射层远离所述基底一侧的有机发光层；其中，所述第二阳极和所述反射层同层设置，所述像素定义层包括像素开口，所述第二阳极覆盖像素开口底部，所述反射层覆盖像素开口侧面，所述第二阳极和所述反射层配合形成反射杯结构。
一示例性实施例中，所述第二阳极和所述反射层之间相互断开。
一示例性实施例中，所述显示基板还包括绝缘结构层，所述绝缘结构层位于所述第一阳极远离所述基底的一侧，所述像素定义层位于所述绝缘结构层远离所述基底的一侧；所述绝缘结构层包括第一开口，所述第一开口在所述基底上的正投影包含所述像素开口底部在所述基底上的正投影。
一示例性实施例中，所述显示基板还包括填充层，所述填充层位于所述第二阳极远离所述基底的一侧，所述有机发光层位于所述填充层远离所述基底的一侧；所述第二阳极、所述绝缘结构层、所述像素定义层和所述反射层围成第二底切槽，所述填充层填满所述第二底切槽。
一示例性实施例中，所述显示基板还包括设置在所述有机发光层远离所述基底一侧的阴极。
第二方面，本公开实施例还提供了一种显示基板的制备方法，包括：在基底上形成驱动电路层；在所述驱动电路层远离所述基底一侧形成第一阳极；在所述第一阳极远离所述基底一侧形成像素定义层，所述像素定义层包括像素开口；在所述像素定义层远离所述基底一侧形成第二阳极和反射层，所述第二阳极和所述反射层同层设置，所述第二阳极覆盖像素开口底部，所述反射层覆盖像素开口侧面，所述第二阳极和所述反射层配合形成反射杯结构；在所述第二阳极和所述反射层远离所述基底一侧形成有机发光层。
一示例性实施例中，所述显示基板还包括绝缘结构层，所述在所述驱动电路层远离所述基底一侧形成第一阳极后，所述方法还包括：在所述第一阳极远离所述基底一侧形成所述绝缘结构层，所述绝缘结构层包括第一开口，所述第一开口在所述基底上的正投影包含所述像素开口底部在所述基底上的正投影。
一示例性实施例中，所述在所述第一阳极远离所述基底一侧形成像素定义层后，所述方法还包括：以所述像素定义层为蚀刻掩膜，在所述绝缘结构层上形成所述第一开口。
一示例性实施例中，所述显示基板包括填充层；所述在所述像素定义层远离所述基底一侧形成第二阳极和反射层后，所述方法还包括：在所述基底上涂覆填充层薄膜，对所述填充层薄膜进行曝光，形成填满第二底切槽的填充层；所述第二底切槽由所述第二阳极、所述绝缘结构层、所述像素定义层和所述反射层围成。
第三方面，本公开实施例还提供了一种显示装置，包括以上所述的显示基板。
本公开实施例提供的显示基板，通过像素开口的底部和侧面限定反射杯结构的形状，利用同层设置的第二阳极和反射层形成反射杯结构。由于第二阳极和反射层位于像素定义层远离基底的一侧，且第二阳极与有机发光层叠设，使得有机发光层发出的光线可以直接到达反射杯结构，反射杯结构反射的光线不会经过像素定义层，也就避免了这部分光线被像素定义层吸收，很好的提升了显示基板的出光效率，解决了反射杯结构对显示基板出光效率的提升不高的问题。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
图1为一种电子装置的结构示意图；
图2为一种像素驱动电路的等效电路示意图；
图3为一种显示基板的平面结构示意图；
图4为一种相关技术中显示基板的剖面结构示意图；
图5为一示例性实施例中显示基板的剖面结构示意图；
图6为另一示例性实施例中显示基板的剖面结构示意图；
图7至图15为一示例性实施例中显示基板的制备过程示意图。
具体实施方式
下文中将结合附图对本发明的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏极)与源电极(源电极端子、源区域或源极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
图1为一种电子装置的结构示意图。如图1所示，电子装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm) 连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。
图2为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。如图2 所示，像素驱动电路可以包括7个晶体管(晶体管T1到第七晶体管T7)、1 个存储电容C，像素驱动电路与7个信号线(数据信号线D、第一扫描信号线 S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点 N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。
在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。
在示例性实施方式中，晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中，晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。
在示例性实施方式中，发光器件可以是有机电致发光二极管(OLED)，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
在示例性实施方式中，以图2所示像素驱动电路中的7个晶体管均为P 型晶体管为例，像素驱动电路的工作过程可以包括：
第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线 S2的信号为低电平信号，使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容 C进行初始化(复位)，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1 的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容 C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2 的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线 E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD 输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6 向OLED的第一极提供驱动电压，驱动OLED发光。
在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为 Vdata-|Vth|，因而第三晶体管T3的驱动电流为：
I＝K*(Vgs-Vth)2＝K*[(Vdd-Vd+|Vth|)-Vth]2＝K*[(Vdd-Vd]2
其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth 为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。
图3为一种显示基板的平面结构示意图。如图3所示，显示基板可以包括规则排布的多个像素单元P，多个像素单元P的至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2 和出射第三颜色光线的第三子像素P3，每个子像素均可以包括电路单元和发光器件，电路单元可以包括像素驱动电路以及与像素驱动电路连接的扫描信号线、数据信号线和发光信号线等，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G) 子像素和蓝色(B)子像素，或者可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素，本公开在此不做限定。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。
在显示装置中，发光层发射的光线输出到显示装置外部完成显示。然而，发光层发射的光线并不能够完全输出到显示装置外部，会有一部分光线损耗，光线损耗的形式包括：总反射损耗，波导损耗和表面等离子体损失。总反射损耗指的是光线在经过基板和空气之间的界面时发生的损耗。波导损耗指的是光线在显示装置的不同部件之间的界面发生的损耗。表面等离子体损失指的是传播光线被吸收到金属表面上时将不会被反射或传输。不同形式的光线损耗使得显示装置的光提取效率不高。
一些技术中，为了提升显示装置的出光效率，会在显示装置中设置反射杯结构。图4为一种相关技术中显示基板的剖面结构示意图，如图4所示，相关技术中，衬底基板100包含有像素驱动电路，在衬底基板100上设置有平坦层200，平坦层200包含斜坡结构，阳极层300设置于平坦层200的上侧且覆盖该斜坡结构，像素定义层400位于阳极层300的上侧，像素定义层400 包含像素开口，像素开口中暴露出部分阳极层300，像素定义层400远离衬底基板100一侧分别设置有发光层500和阴极层600。阳极层300能够反射光线，在平坦层200的斜坡结构的限定下，阳极层300形成反射杯的形状，斜坡位置为反射杯的“杯壁”，斜坡结构内包围的平坦部分为反射杯的“杯底”，当发光层500发出的光线照射到阳极层300形成的反射杯上时，反射杯能够将光线反射到远离衬底基板100的一侧。因此，反射杯结构能够提升显示装置的出光效率。
然而，本申请发明人经过研究发现，在实际应用中，反射杯结构对显示基板出光效率的提升不高，主要有以下两点原因：一是反射杯结构反射的光线在经过像素定义层时，如图1中箭头I所示的光线，其中一部分光线将被像素定义层的有机材料吸收，使得显示基板的出光减少。二是光线在进入到像素定义层时，一部分光线以波导模式沿像素定义层进行横向传输，如图1中箭头II所示的光线，使得显示基板的出光减少。这使得在实际应用中，反射杯能够提升的出光效率远小于理论值。
本公开实施例提供了一种显示基板，包括：基底、设置在基底上的驱动电路层、设置在驱动电路层远离基底一侧的第一阳极、设置在第一阳极远离基底一侧的像素定义层、设置在像素定义层远离基底一侧的第二阳极和反射层，以及设置在第二阳极和反射层远离基底一侧的有机发光层。第二阳极和反射层同层设置，像素定义层包括像素开口，第二阳极覆盖像素开口底部，反射层覆盖像素开口侧面，第二阳极和反射层配合形成反射杯结构。
本公开实施例提供的显示基板，通过像素开口的底部和侧面限定反射杯结构的形状，利用同层设置的第二阳极和反射层形成反射杯结构。由于第二阳极和反射层位于像素定义层远离基底的一侧，且第二阳极与有机发光层叠设，使得有机发光层发出的光线可以直接到达反射杯结构，反射杯结构反射的光线不会经过像素定义层，也就避免了这部分光线被像素定义层吸收，很好的提升了显示基板的出光效率。并且，本公开实施例提供的显示基板结构简单，易于制备。
一种示例性实施例中，驱动电路层可以包括构成像素驱动电路的多个晶体管和存储电容。
一种示例性实施例中，显示基板还包括设置在有机发光层远离基底一侧的阴极层。
一种示例性实施例中，第二阳极和反射层之间相互断开。
本申请发明人还发现，由于反射杯的“杯底”和“杯壁”为一体结构的阳极，整个反射杯结构均存在电压和电流。当“杯壁”的部分和阴极发生接触时可能导致短路，当“杯壁”的部分和有机发光层接触时可能存在颜色串扰的问题。采用本示例性实施例提供的显示基板，第二阳极和反射层之间相互断开，是分体结构，即便反射层与阴极接触也不会发生短路，即便反射层与有机发光层接触也不会导致颜色串扰，能够提升显示基板的显示效果。
一种示例性实施例中，显示基板还包括绝缘结构层，绝缘结构层位于第一阳极远离基底的一侧，像素定义层位于绝缘结构层远离基底的一侧，绝缘结构层包括第一开口，第一开口在基底上的正投影包含像素开口底部在基底上的正投影。
在本实施例中，通过在第一阳极和像素定义层之间设置绝缘结构层，绝缘结构层的第一开口在基底上的正投影包含像素开口底部在基底上的正投影，使得第一阳极、绝缘结构层和像素定义层可以围成第一底切槽，第一底切槽可以环绕像素开口。在第一底切槽的作用下，第二阳极和反射层在制备时会直接断开，反射层处不会存在电压和电流，制备步骤简单。
一种示例性实施例中，显示基板还包括填充层，填充层位于第二阳极远离基底的一侧，有机发光层位于填充层远离基底的一侧，第二阳极、绝缘结构层、像素定义层和反射层围成第二底切槽，填充层填满第二底切槽。
本实施例中，由于反射层覆盖像素开口的侧面，在像素开口处，反射层在基底上的正投影围成第二开口，像素开口在基底上的正投影包含第二开口在基底上的正投影。在形成第二阳极和反射层后，可以利用填充层填满绝缘结构层和像素定义层之间的底切槽，能够保证后续的有机发光层和阴极各自形成为一体结构，不会断开。
一种示例性实施例中，显示基板还包括封装层，位于阴极远离基底的一侧。
下面将通过具体的实施例详细介绍本公开的技术内容。
图5为一示例性实施例中显示基板的剖面结构示意图，示意了一个子像素的结构。如图5所示，显示基板包括：基底10、设置在基底上的驱动电路层21、设置在驱动电路层21远离基底10一侧的第一阳极31、设置在第一阳极31远离基底10一侧的像素定义层33、设置在像素定义层33远离基底10 一侧的第二阳极34和反射层35，以及设置在第二阳极34和反射层35远离基底10一侧的有机发光层37。驱动电路层21可以包括构成像素驱动电路的多个晶体管和存储电容。第二阳极34和反射层35同层设置，像素定义层33包括像素开口，第二阳极34覆盖像素开口底部，反射层35覆盖像素开口侧面，第二阳极34和反射层35配合形成反射杯结构。在如图5所示的结构设置下，有机发光层37与反射杯结构之间不存在其它膜层，在反射杯结构反射有机发光层的光线时，不存在被其它膜层吸收的问题，提升了显示基板的出光效率。
图6为另一示例性实施例中显示基板的剖面结构示意图，示意了一个子像素的结构。如图6所示，显示基板包括：基底10、设置在基底上的驱动电路层21、设置在驱动电路层21远离基底10一侧的第一阳极31、设置在第一阳极31远离基底10一侧的绝缘结构层32、设置在绝缘结构层32远离基底10一侧的像素定义层33、设置在像素定义层33远离基底10一侧的第二阳极 34和反射层35，设置在第二阳极34远离基底10一侧的填充层36，设置在填充层36远离基底10一侧的有机发光层37，以及设置在有机发光层37远离基底10一侧的阴极38。驱动电路层21可以包括构成像素驱动电路的多个晶体管和存储电容。第二阳极34和反射层35同层设置，像素定义层33包括像素开口，第二阳极34覆盖像素开口底部，反射层35覆盖像素开口侧面，第二阳极34和反射层35配合形成反射杯结构。第一阳极31、绝缘结构层32以及像素定义层33之间可以形成第一底切槽，在形成第二阳极34和反射层35时，第二阳极34和反射层35在第一底切槽处断开，使得反射层35不存在电流或电压，只起到反射光线的作用，即便反射层35与阴极38接触也不会发生短路，即便反射层35与有机发光层37接触也不会导致颜色串扰。在形成第二阳极34和反射层35后，第二阳极34、绝缘结构层32、像素定义层33以及反射层35之间可以形成第二底切槽，填充层36充满第二底切槽，因此在后续形成有机发光层37及阴极38时，能够保证各自形成为一体结构，不会断开。
下面通过显示基板的制备过程的示例说明本公开显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
在示例性实施方式中，显示基板的制备过程可以包括如下步骤。
(1)形成驱动电路层图案。在示例性实施方式中，形成驱动电路层图案可以包括：
在基底10上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，每个子像素的半导体层图案可以至少包括多个有源层。
随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，每个子像素的第一导电层图案可以至少包括多个栅电极和第一极板。
随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，每个子像素的第二导电层图案可以至少包括第二极板，第二极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠。
随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层图案第四绝缘层图案，每个子像素的第四绝缘层上形成两个有源过孔，两个有源过孔分别暴露出有源层的两端。
随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层上形成第三导电层图案，第三导电层图案至少包括：位于每个子像素的源电极和漏电极，源电极和漏电极分别通过有源过孔与有源层连接。
随后，在形成前述图案的基底上涂覆平坦薄膜，通过图案化工艺对平坦薄膜进行图案化，形成覆盖第三导电层图案平坦层图案，每个子像素的平坦层上形成有至少一个连接过孔，连接过孔暴露出漏电极的表面。
至此，制备完成驱动电路层21图案，如图7所示，图7示意了一个子像素的结构。在示例性实施方式中，每个子像素的驱动电路层21可以包括构成像素驱动电路的多个晶体管和存储电容，图7中仅以像素驱动电路包括一个晶体管101A和存储电容101B作为示例。
在示例性实施方式中，晶体管101A可以包括有源层、栅电极、源电极和漏电极，存储电容101B可以包括第一极板和第二极板。在示例性实施方式中，晶体管101A可以是像素驱动电路中的驱动晶体管，驱动晶体管可以是薄膜晶体管(Thin Film Transistor，简称TFT)。
在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开在此不做限定。
在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金 (MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。平坦层可以采用有机材料，如树脂等。半导体层可以采用非晶态氧化铟镓锌材料 (a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物 Oxide技术、硅技术以及有机物技术制造的晶体管，本公开在此不做限定。
(2)形成第一阳极图案。在示例性实施方式中，形成第一阳极图案可以包括：
在形成前述图案的基底上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成第一阳极图案，每个子像素的第一阳极图案至少可以包括第一阳极31，第一阳极31通过连接过孔与晶体管101A的漏电极连接。
至此，制备完成第一阳极图案，如图8所示，图8中示意了一个子像素的结构。
在示例性实施方式中，第四导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。
(3)形成绝缘结构层和像素定义层图案。在示例性实施方式中，形成绝缘结构层和像素定义层图案可以包括：
在形成前述图案的基底上沉积第五绝缘薄膜，在第一阳极31上形成绝缘结构层32。随后，在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层33，每个子像素的像素定义层设置有像素开口，像素开口内的像素定义薄膜被去掉，第一阳极31在基底上的正投影可以包含像素开口在基底上的正投影。
至此，制备完成绝缘结构层和像素定义层图案，如图9所示，图9中示意了一个子像素的结构。
在示例性实施方式中，绝缘结构层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。在示例性实施方式中，像素定义薄膜的材料可以包括聚酰亚胺或亚克力等。
(4)形成第一底切槽图案。在示例性实施方式中，形成底切槽图案可以包括：
利用图案化的像素定义层33作为蚀刻掩膜对绝缘结构层32进行湿刻，在绝缘结构层32上形成第一开口，第一开口在基底上的正投影包含对应的像素开口在基底上的正投影，并暴露出第一阳极31的表面。像素定义层33在基底上的正投影可以包含绝缘结构层32在基底上的正投影。第一阳极31、绝缘结构层32和像素定义层33围成第一底切槽。
至此，制备完成第一底切槽图案，如图10所示，图10中示意了一个子像素的结构。
在示例性实施方式中，第一底切槽可以环绕像素开口的底部。在垂直于基底10的方向上，第一阳极31远离基底10一侧的表面与像素定义层33靠近基底10一侧的表面之间的距离可以是第一底切槽的高度；在平行于基底10 的方向上，第一开口在基底10上的正投影与像素开口底部在基底10上的正投影的相邻边之间的第一距离为a，a可以是第一底切槽的宽度。可以根据需要设置第一距离a的大小，对应像素开口的不同侧面的第一距离a的大小可以不相等。
(5)形成第二阳极和反射层图案。在示例性实施方式中，形成第二阳极和反射层图案可以包括：
在形成前述图案的基底上沉积第五导电薄膜，通过图案化工艺对第五导电薄膜进行图案化，形成第二阳极和反射层图案，每个子像素的第二阳极图案至少可以包括第二阳极34，第二阳极34与第一阳极31连接。每个子像素的反射层图案至少可以包括反射层35。由于存在第一底切槽，第二阳极34与反射层35断开，反射层35可以覆盖像素开口的侧面，环绕像素开口设置，可以起到反射光线的作用。
至此，制备完成第二阳极和反射层图案，如图11所示，图11示意了一个子像素的结构。在像素开口处，反射层35在基底上的正投影围成第二开口，像素开口在基底上的正投影包含第二开口在基底上的正投影。第二阳极34、绝缘结构层32、像素定义层33和反射层35围成第二底切槽。
在示例性实施方式中，第二底切槽可以环绕像素开口的底部。在垂直于基底10的方向上，第二阳极34远离基底10一侧的表面与像素定义层33靠近基底10一侧的表面之间的距离可以是第二底切槽的高度；在平行于基底10 的方向上，第一开口在基底10上的正投影与反射层35在基底10上的正投影的相邻边之间的第二距离为b，b可以是第二底切槽的宽度。可以根据需要设置第二距离b的大小，对应像素开口的不同侧面的第二距离b的大小可以不相等。
在示例性实施方式中，第五导电薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti、ITO-Ag-ITO等。
(6)形成填充层图案。在示例性实施方式中，形成填充层图案可以包括：
在形成前述图案的基底上涂覆填充层薄膜，随后对填充层薄膜进行曝光，由于存在第二阳极和反射层图案，位于第二底切槽中的填充层薄膜在反射层的保护下不会被曝光，形成填充满第二底切槽的填充层36。
至此，制备完成填充层图案，如图12和图13所示，图12为涂覆填充层薄膜后的示意图，图13为形成填充层后的示意图，图12和图13中示意了一个子像素的结构。
在示例性实施方式中，填充层薄膜为可以被曝光显影洗掉的材料，如PR 胶等有机材料，本公开对此不作限制。在形成填充层36的过程中，不需要增加新的掩膜，节约制备成本。
(7)形成有机发光层和阴极图案。在示例性实施方式中，形成有机发光层和阴极图案可以包括：
在形成前述图案的基底上，通过蒸镀方式或喷墨打印方式形成位于每个子像素的有机发光层37，有机发光层37通过像素开口与第二阳极34连接。
随后，在形成前述图案的基底上，通过开放式掩膜版的蒸镀方式形成阴极38图案，整面结构的阴极38与有机发光层37连接，实现了有机发光层37 同时与第二阳极34和阴极38连接。由于存在填充层图案，底切结构被完全填充，因此，有机发光层37和阴极38不会断开，保持了阴极38的整面完整性。
至此，制备完成有机发光层和阴极图案，如图14所示，图14示意了一个子像素的结构。
在示例性实施方式中，可以采用半色调(Half Tone Mask)掩膜板的图案化工艺，在形成像素定义层图案时形成隔垫柱图案，隔垫柱可以设置在像素开口的外侧，隔垫柱被配置为在后续蒸镀工艺中支撑精细金属掩模版，本公开在此不做限定。
在示例性实施方式中，有机发光层可以包括发光层(EML)，以及如下任意一种或多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层 (EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。
在示例性实施方式中，制备有机发光层可以采用如下方式：首先采用开放式掩膜版(Open Mask，简称OPM)的蒸镀工艺或者采用喷墨打印工艺依次形成空穴注入层、空穴传输层和电子阻挡层，在显示基板上形成空穴注入层、空穴传输层和电子阻挡层的共通层。随后采用精细金属掩模版(Fine Metal Mask，简称FMM)的蒸镀工艺或者采用喷墨打印工艺，在不同的子像素形成不同的发光层，相邻子像素的发光层可以有少量的交叠(例如，交叠部分占各自发光层图案的面积小于10％)，或者可以是隔离的。随后采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴阻挡层、电子传输层和电子注入层，在显示基板上形成空穴阻挡层、电子传输层和电子注入层的共通层。
在示例性实施方式中，有机发光层中可以包括微腔调节层，使得阴极和阳极之间有机发光层的厚度满足微腔长度的设计。在一些示例性实施方式中，可以采用空穴传输层、电子阻挡层、空穴阻挡层或电子传输层作为微腔调节层，本公开在此不做限定。
在示例性实施方式中，发光层可以包括主体(Host)材料和掺杂在主体材料中的客体(Dopant)材料，发光层客体材料的掺杂比例为1％至20％。在该掺杂比例范围内，一方面发光层主体材料可将激子能量有效转移给发光层客体材料来激发发光层客体材料发光，另一方面发光层主体材料对发光层客体材料进行了“稀释”，有效改善了发光层客体材料分子间相互碰撞、以及能量间相互碰撞引起的荧光淬灭，提高了发光效率和器件寿命。在示例性实施方式中，掺杂比例是指客体材料的质量与发光层的质量之比，即质量百分比。在示例性实施方式中，可以通过多源蒸镀工艺共同蒸镀主体材料和客体材料，使主体材料和客体材料均匀分散在发光层中，可以在蒸镀过程中通过控制客体材料的蒸镀速率来调控掺杂比例，或者通过控制主体材料和客体材料的蒸镀速率比来调控掺杂比例。在示例性实施方式中，发光层的厚度可以约为 10nm至50nm。
在示例性实施方式中，空穴注入层可以采用无机的氧化物，如钼氧化物、钛氧化物、钒氧化物、铼氧化物、钌氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物、银氧化物、钨氧化物或锰氧化物，或者可以采用强吸电子体系的p型掺杂剂和空穴传输材料的掺杂物，空穴注入层的厚度可以约为5nm 至20nm。
在示例性实施方式中，在示例性实施方式中，空穴传输层可以采用空穴迁移率较高的材料，如芳胺类化合物，其取代基团可以是咔唑、甲基芴、螺芴、二苯并噻吩或呋喃等，空穴传输层的厚度可以约为40nm至150nm。
在示例性实施方式中，空穴阻挡层和电子传输层可以采用芳族杂环化合物，例如苯并咪唑衍生物、咪唑并吡啶衍生物、苯并咪唑并菲啶衍生物等咪唑衍生物；嘧啶衍生物、三嗪衍生物等嗪衍生物；喹啉衍生物、异喹啉衍生物、菲咯啉衍生物等包含含氮六元环结构的化合物(也包括在杂环上具有氧化膦系的取代基的化合物)等。在示例性实施方式中，空穴阻挡层的厚度可以约为5nm至15nm，电子传输层的厚度可以约为20nm至50nm。
在示例性实施方式中，电子注入层可以采用碱金属或者金属，例如氟化锂(LiF)、镱(Yb)、镁(Mg)或钙(Ca)等材料，或者这些碱金属或者金属的化合物等，电子注入层的厚度可以约为0.5nm至2nm。
在示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。
(8)形成封装结构层图案。在示例性实施方式中，形成封装结构层图案可以包括：
在形成前述图案的基底上，先利用开放式掩膜板采用沉积方式沉积第一封装薄膜，形成第一层图案，随后利用开放式掩膜板采用喷墨打印工艺打印第二封装材料，形成第二层图案，随后利用开放式掩膜板采用沉积方式沉积第三封装薄膜，形成第三层图案。至此，制备完成封装层图案。封装层40也可以采用其它的结构，本公开在此不做限定。
在示例性实施例中，第一封装薄膜和第三封装薄膜可以采用硅氧化物 (SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，可以保证外界水氧无法进入发光结构层，沉积方式可以采用化学气相沉积(CVD)或者原子层沉积(ALD)等方式。第二封装薄膜可以采用有机材料，如树脂等，起到包覆显示基板各个膜层的作用，以提高结构稳定性和平坦性。
至此，制备完成有机发光层和阴极图案，如图15所示，图15示意了一个子像素的结构。
经上述制备后，得到的显示基板的结构如图15所示。显示基板还可以包括其它膜层结构，例如触控结构层、保护层等结构，可以根据实际需要进行制备，这里不再赘述。
本公开实施例还提供了一种显示基板的制备方法。所述方法包括：在基底上形成驱动电路层；在所述驱动电路层远离所述基底一侧形成第一阳极；在所述第一阳极远离所述基底一侧形成像素定义层，所述像素定义层包括像素开口；在所述像素定义层远离所述基底一侧形成第二阳极和反射层，所述第二阳极和所述反射层同层设置，所述第二阳极覆盖像素开口底部，所述反射层覆盖像素开口侧面，所述第二阳极和所述反射层配合形成反射杯结构；在所述第二阳极和所述反射层远离所述基底一侧形成有机发光层。
一种示例性实施例中，所述显示基板还包括绝缘结构层，所述在所述驱动电路层远离所述基底一侧形成第一阳极后，所述方法还包括：在所述第一阳极远离所述基底一侧形成所述绝缘结构层，所述绝缘结构层包括第一开口，所述第一开口在所述基底上的正投影包含所述像素开口底部在所述基底上的正投影。
一种示例性实施例中，所述在所述第一阳极远离所述基底一侧形成像素定义层后，所述方法还包括：以所述像素定义层为蚀刻掩膜，在所述绝缘结构层上形成所述第一开口。
一种示例性实施例中，所述显示基板包括填充层；所述在所述像素定义层远离所述基底一侧形成第二阳极和反射层后，所述方法还包括：在所述基底上涂覆填充层薄膜，对所述填充层薄膜进行曝光，形成填满第二底切槽的填充层；所述第二底切槽由所述第二阳极、所述绝缘结构层、所述像素定义层和所述反射层围成。
采用本公开实施例提供的显示基板的制备方法，制备步骤简单，不需要额外增加掩膜，得到的反射杯结构紧邻发光结构层，光线在发光结构层和反射杯结构之间不会被其它膜层或材料吸收，提升了出光效率。并且，反射杯结构的“杯底”和“杯壁”可以是断开的结构，即便“杯壁”的部分与阴极接触也不会发生短路，即便“杯壁”的部分与有机发光层接触也不会导致颜色串扰，提升了显示基板的显示效果。
基于前述实施例的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括采用前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种显示基板，其特征在于，包括基底、设置在所述基底上的驱动电路层、设置在所述驱动电路层远离所述基底一侧的第一阳极、设置在所述第一阳极远离所述基底一侧的像素定义层、设置在所述像素定义层远离所述基底一侧的第二阳极和反射层，以及设置在所述第二阳极和所述反射层远离所述基底一侧的有机发光层；
其中，所述第二阳极和所述反射层同层设置，所述像素定义层包括像素开口，所述第二阳极覆盖像素开口底部，所述反射层覆盖像素开口侧面，所述第二阳极和所述反射层配合形成反射杯结构。
2.根据权利要求1所述的显示基板，其特征在于，所述第二阳极和所述反射层之间相互断开。
3.根据权利要求2所述的显示基板，其特征在于，所述显示基板还包括绝缘结构层，所述绝缘结构层位于所述第一阳极远离所述基底的一侧，所述像素定义层位于所述绝缘结构层远离所述基底的一侧；所述绝缘结构层包括第一开口，所述第一开口在所述基底上的正投影包含所述像素开口底部在所述基底上的正投影。
4.根据权利要求3所述的显示基板，其特征在于，所述显示基板还包括填充层，所述填充层位于所述第二阳极远离所述基底的一侧，所述有机发光层位于所述填充层远离所述基底的一侧；所述第二阳极、所述绝缘结构层、所述像素定义层和所述反射层围成第二底切槽，所述填充层填满所述第二底切槽。
5.根据权利要求1所述的显示基板，其特征在于，所述显示基板还包括设置在所述有机发光层远离所述基底一侧的阴极。
6.一种显示基板的制备方法，其特征在于，包括：
在基底上形成驱动电路层；
在所述驱动电路层远离所述基底一侧形成第一阳极；
在所述第一阳极远离所述基底一侧形成像素定义层，所述像素定义层包括像素开口；
在所述像素定义层远离所述基底一侧形成第二阳极和反射层，所述第二阳极和所述反射层同层设置，所述第二阳极覆盖像素开口底部，所述反射层覆盖像素开口侧面，所述第二阳极和所述反射层配合形成反射杯结构；
在所述第二阳极和所述反射层远离所述基底一侧形成有机发光层。
7.根据权利要求6所述的制备方法，其特征在于，所述显示基板还包括绝缘结构层，所述在所述驱动电路层远离所述基底一侧形成第一阳极后，所述方法还包括：
在所述第一阳极远离所述基底一侧形成所述绝缘结构层，所述绝缘结构层包括第一开口，所述第一开口在所述基底上的正投影包含所述像素开口底部在所述基底上的正投影。
8.根据权利要求7所述的制备方法，其特征在于，所述在所述第一阳极远离所述基底一侧形成像素定义层后，所述方法还包括：
以所述像素定义层为蚀刻掩膜，在所述绝缘结构层上形成所述第一开口。
9.根据权利要求8所述的制备方法，其特征在于，所述显示基板包括填充层；所述在所述像素定义层远离所述基底一侧形成第二阳极和反射层后，所述方法还包括：
在所述基底上涂覆填充层薄膜，对所述填充层薄膜进行曝光，形成填满第二底切槽的填充层；所述第二底切槽由所述第二阳极、所述绝缘结构层、所述像素定义层和所述反射层围成。
10.一种显示装置，其特征在于，包括权利要求1至5中任意一项所述的显示基板。
CN202210751903.8A 2022-06-28 2022-06-28 显示基板及其制备方法、显示装置 Pending CN115207050A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210751903.8A CN115207050A (zh) 2022-06-28 2022-06-28 显示基板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210751903.8A CN115207050A (zh) 2022-06-28 2022-06-28 显示基板及其制备方法、显示装置

Publications (1)

Publication Number Publication Date
CN115207050A true CN115207050A (zh) 2022-10-18

Family

ID=83579124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210751903.8A Pending CN115207050A (zh) 2022-06-28 2022-06-28 显示基板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN115207050A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116261353A (zh) * 2022-12-27 2023-06-13 惠科股份有限公司 显示面板及显示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116261353A (zh) * 2022-12-27 2023-06-13 惠科股份有限公司 显示面板及显示装置
CN116261353B (zh) * 2022-12-27 2024-04-12 惠科股份有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
WO2022262329A1 (zh) 显示基板和显示装置
CN113690289B (zh) 显示基板及其制备方法、显示装置
CN113725272A (zh) 显示基板及其制备方法、显示装置
US20220393122A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
CN114005865B (zh) 显示基板及其制备方法、电子装置
CN115207050A (zh) 显示基板及其制备方法、显示装置
WO2023246379A1 (zh) 显示基板及其制备方法、显示装置
CN115280537B (zh) 显示基板及其制备方法、显示装置
CN215342614U (zh) 显示基板和显示装置
CN215933640U (zh) 显示基板和显示装置
US20230363203A1 (en) Display Substrate, Preparation Method Thereof, and Display Apparatus
CN115606328A (zh) 显示基板及其制备方法、显示装置
CN115811893A (zh) 显示面板及其制备方法、显示装置
US20240188391A1 (en) Display Substrate and Preparation Method thereof, and Display Apparatus
CN113690288B (zh) 显示基板及其制备方法、显示装置
US20240122032A1 (en) Display Substrate, Preparation Method Thereof, and Display Device
EP4333592A1 (en) Display substrate and manufacturing method therefor, and display device
CN116156936A (zh) 显示基板及其制备方法、显示装置
CN116033783A (zh) 显示基板及其制备方法、显示装置
WO2022247167A1 (zh) 显示基板及其制备方法、显示装置
WO2023206066A1 (zh) 显示基板及其制备方法、显示装置
CN114725300A (zh) 显示基板及其制备方法、显示装置
CN114093920A (zh) 显示基板及其制备方法、显示装置
CN115295741A (zh) 显示基板及其制备方法、显示装置
CN116634813A (zh) 显示基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination