CN116156936A - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN116156936A CN116156936A CN202111362992.9A CN202111362992A CN116156936A CN 116156936 A CN116156936 A CN 116156936A CN 202111362992 A CN202111362992 A CN 202111362992A CN 116156936 A CN116156936 A CN 116156936A
- Authority
- CN
- China
- Prior art keywords
- layer
- sub
- thickness
- silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本公开提供了一种显示基板及其制备方法、显示装置。显示基板包括基底、设置在所述基底上的发光结构层以及设置在所述发光结构层远离所述基底一侧的封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。本公开在保证薄膜封装信赖性的前提下,可以降低封装结构层的整体厚度,避免了串色问题。
Description
技术领域
本公开涉及但不限于显示技术领域,尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode,简称OLED)为主动发光显示器件,具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。随着显示技术的不断发展,以OLED为发光结构层、由薄膜晶体管(Thin Film Transistor,简称TFT)进行信号控制的显示装置已成为目前显示领域的主流产品。
经本申请发明人研究发现,现有OLED显示装置存在像素串色问题,降低了显示品质。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
本公开所要解决的技术问题是,提供一种显示基板及其制备方法、显示装置,以解决现有显示装置存在像素串色问题。
本公开提供了一种显示基板,包括基底、设置在所述基底上的发光结构层以及设置在所述发光结构层远离所述基底一侧的封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
在示例性实施方式中,所述第一子层的材料包括氮化硅,所述第二子层的材料包括氧化硅或者氮氧化硅,所述第一子层的厚度与所述第二子层的厚度的比值为4至9。
在示例性实施方式中,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.03μm至0.12μm。
在示例性实施方式中,所述第一子层的材料包括氧化硅或者氮氧化硅,所述第二子层的材料包括氮化硅,所述第一子层的厚度与所述第二子层的厚度的比值为0.1至0.6。
在示例性实施方式中,所述第一子层的厚度为0.1μm至0.2μm,所述第二子层的厚度为0.3μm至0.6μm。
在示例性实施方式中,所述第一子层的材料包括氮化硅、氧化硅或者氮氧化硅,所述第二子层的材料包括氧化铟锌,所述第一子层的厚度与所述第二子层的厚度的比值为4至9。
在示例性实施方式中,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.05μm至0.12μm。
在示例性实施方式中,所述第一子层的材料包括氮化硅、氧化硅或者氮氧化硅,所述第二子层的材料包括碳氮化硅,所述第一子层的厚度与所述第二子层的厚度的比值为0.15至1。
在示例性实施方式中,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.6μm至2μm。
在示例性实施方式中,所述第一子层的材料包括碳氮化硅,所述第二子层的材料包括氧化铟锌,所述第一子层的厚度与所述第二子层的厚度的比值为1至9。
在示例性实施方式中,所述第一子层的厚度为0.6μm至2μm,所述第二子层的厚度为0.3μm至0.6μm。
在示例性实施方式中,所述氮化硅中硅与氮的原子比为0.7至0.9;所述氧化硅中硅与氧的原子比为0.8至1.4;所述氮氧化硅中硅与氮的原子比为0.4至0.7,硅与氧的原子比为0.6至0.9。
在示例性实施方式中,所述碳氮化硅中硅与氮的原子比为0.3至0.6,硅原子与碳原子的比值为1.7至2.3;所述氧化铟锌中氧化锌与氧化铟的质量比为0.09至0.15。
在示例性实施方式中,在n大于或等于2时,第n封装层组包括第一子层,或者,第n封装层组包括第一子层和第二子层。
在示例性实施方式中,所述显示基板还包括辅助封装层,所述辅助封装层设置在所述封装结构层远离所述基底的一侧,所述辅助封装层的材料包括氧化铝。
在示例性实施方式中,所述辅助封装层的厚度为0.3μm至1.0μm。
在示例性实施方式中,所述显示基板还包括第一过渡层和第二过渡层,所述第一过渡层设置在所述封装结构层远离所述基底的一侧,所述第二过渡层设置在所述第一过渡层远离所述基底的一侧,所述第一过渡层的材料包括碳氮化硅,所述第二过渡层的材料可以为氮化硅。
在示例性实施方式中,所述第一过渡层的厚度为0.6μm至2μm,所述第二过渡层的厚度为0.3μm至0.6μm。
本公开还提供了一种显示装置,包括前述的显示基板。
本公开还提供了一种显示基板的制备方法,包括:
在基底上形成发光结构层;
在所述发光结构层上形成封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
本公开提供了一种显示基板及其制备方法、显示装置,通过设置封装结构层包括多个封装层组,封装层组包括非有机材料的第一子层和第二子层,在保证薄膜封装信赖性的前提下,降低了封装结构层的整体厚度,有效避免了因串色问题导致的色点偏移和色域下降,提高了显示品质。
在阅读并理解了附图和详细描述后,可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解,并且构成说明书的一部分,与本公开的实施例一起用于解释本公开的技术方案,并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例,目的只是示意说明本公开内容。
图1为一种显示装置的结构示意图;
图2为一种显示基板的平面结构示意图;
图3为一种像素驱动电路的等效电路图;
图4为一种像素驱动电路的工作时序图;
图5为一种显示基板的剖面结构示意图;
图6为本公开示例性实施例一种显示基板的剖面结构示意图;
图7为本公开示例性实施例形成驱动电路层图案后的示意图;
图8为本公开示例性实施例形成发光结构层图案后的示意图;
图9为本公开示例性实施例形成封装结构层图案后的示意图;
图10为本公开示例性实施例一种封装结构层的结构示意图;
图11为本公开示例性实施例另一种封装结构层的结构示意图;
图12为本公开示例性实施例一种形成颜色处理层图案后的示意图;
图13为本公开示例性实施例另一种形成颜色处理层图案后的示意图;
图14为本公开示例性实施例另一种显示基板的剖面结构示意图;
图15为本公开示例性实施例又一种显示基板的剖面结构示意图。
附图标记说明:
10—基底; 20—驱动电路层; 30—发光结构层;
40—封装结构层; 41—第一子层; 42—第二子层;
50—颜色处理层; 51—第一滤光层; 52—第二滤光层;
53—第三滤光层53; 54—黑矩阵; 55—覆盖层;
56—挡墙层; 57—第一量子点层; 58—第二量子点层;
59—光扩散层; 60—辅助封装层; 71—第一过渡层;
72—第二过渡层。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,下文中将结合附图对本公开的实施例进行详细说明。注意,实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实,就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此,本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下,本公开中的实施例及实施例中的特征可以相互任意组合。
本公开中的附图比例可以作为实际工艺中的参考,但不限于此。例如:沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距,可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量,本公开中所描述的附图仅是结构示意图,本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置,而不是为了在数量方面上进行限定的。
在本说明书中,为了方便起见,使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系,仅是为了便于描述本说明书和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此,不局限于在说明书中说明的词句,根据情况可以适当地更换。
在本说明书中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解。例如,可以是固定连接,或可拆卸连接,或一体地连接;可以是机械连接,或电连接;可以是直接相连,或通过中间件间接相连,或两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中,晶体管是指至少包括栅电极、第二级以及第一极这三个端子的元件。晶体管在第二级(第二级端子、漏区域或第二级)与第一极(第一极端子、源区域或第一极)之间具有沟道区域,并且电流能够流过第二级、沟道区域以及第一极。注意,在本说明书中,沟道区域是指电流主要流过的区域。
在本说明书中,第一极可以为第二级、第二极可以为第一极,或者第一极可以为第一极、第二极可以为第二级。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下,“第一极”及“第二级”的功能有时互相调换。因此,在本说明书中,“第一极”和“第二级”可以互相调换。
在本说明书中,“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受,就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线,而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中,“平行”是指两条直线形成的角度为-10°以上且10°以下的状态,因此,也包括该角度为-5°以上且5°以下的状态。另外,“垂直”是指两条直线形成的角度为80°以上且100°以下的状态,因此,也包括85°以上且95°以下的角度的状态。
在本说明书中,“膜”和“层”可以相互调换。例如,有时可以将“导电层”换成为“导电膜”。与此同样,有时可以将“绝缘膜”换成为“绝缘层”。
本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的,可以是近似三角形、矩形、梯形、五边形或六边形等,可以存在公差导致的一些小变形,可以存在导角、弧边以及变形等。
本公开中的“约”,是指不严格限定界限,允许工艺和测量误差范围内的数值。
图1为一种显示装置的结构示意图。如图1所示,显示装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列,时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接,数据驱动器分别与多个数据信号线(D1到Dn)连接,扫描驱动器分别与多个扫描信号线(S1到Sm)连接,发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij,i和j可以是自然数,至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件,电路单元可以包括至少一个扫描信号线、至少一个数据信号线、至少一个发光信号线和像素驱动电路。在示例性实施方式中,时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器,可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器,可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如,数据驱动器可以利用时钟信号对灰度值进行采样,并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn,n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如,扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如,扫描驱动器可以被构造为移位寄存器的形式,并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号,m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如,发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如,发光驱动器可以被构造为移位寄存器的形式,并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号,o可以是自然数。
图2为一种显示基板的平面结构示意图。如图2所示,显示基板可以包括以矩阵方式排布的多个像素单元P,多个像素单元P的至少一个包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3,第一子像素P1、第二子像素P2和第三子像素P3均包括像素驱动电路和发光器件。第一子像素P1、第二子像素P2和第三子像素P3中的像素驱动电路分别与扫描信号线、数据信号线和发光信号线连接,像素驱动电路被配置为在扫描信号线和发光信号线的控制下,接收数据信号线传输的数据电压,向所述发光器件输出相应的电流。第一子像素P1、第二子像素P2和第三子像素P3中的发光器件分别与所在子像素的像素驱动电路连接,发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。
在示例性实施方式中,第一子像素P1可以是出射红色(R)光线的红色子像素、第二子像素P2可以是出射蓝色(B)光线的蓝色子像素,第三子像素P3可以是出射绿色(G)光线的绿色子像素。在示例性实施方式中,像素单元中子像素的形状可以是矩形状、菱形、五边形、六边形、圆形(近似圆形)或椭圆形等,可以采用水平并列、竖直并列或品字方式排列。
在示例性实施方式中,像素单元可以包括四个子像素,四个子像素可以采用水平并列、竖直并列、正方形或钻石形等方式排列,本公开在此不做限定。
图3为一种像素驱动电路的等效电路图。在示例性实施方式中,像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。如图3所示,像素驱动电路可以包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C,像素驱动电路可以与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。
在示例性实施方式中,像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中,第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接,第二节点N2分别与第一晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接,第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。
在示例性实施方式中,存储电容C的第一端与第一电源线VDD连接,存储电容C的第二端与第二节点N2连接,即存储电容C的第二端与第三晶体管T3的控制极连接。
第一晶体管T1的控制极与第二扫描信号线S2连接,第一晶体管T1的第一极与初始信号线INIT连接,第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时,第一晶体管T1将初始化电压传输到第三晶体管T3的控制极,以使第三晶体管T3的控制极的电荷量初始化。
第二晶体管T2的控制极与第一扫描信号线S1连接,第二晶体管T2的第一极与第二节点N2连接,第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时,第二晶体管T2使第三晶体管T3的控制极与第二极连接。
第三晶体管T3的控制极与第二节点N2连接,即第三晶体管T3的控制极与存储电容C的第二端连接,第三晶体管T3的第一极与第一节点N1连接,第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管,第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。
第四晶体管T4的控制极与第一扫描信号线S1连接,第四晶体管T4的第一极与数据信号线D连接,第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等,当导通电平扫描信号施加到第一扫描信号线S1时,第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。
第五晶体管T5的控制极与发光信号线E连接,第五晶体管T5的第一极与第一电源线VDD连接,第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接,第六晶体管T6的第一极与第三节点N3连接,第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时,第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。
第七晶体管T7的控制极与第一扫描信号线S1连接,第七晶体管T7的第一极与初始信号线INIT连接,第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第一扫描信号线S1时,第七晶体管T7将初始化电压传输到发光器件的第一极,以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。
在示例性实施方式中,发光器件的第二极与第二电源线VSS连接,第二电源线VSS的信号为低电平信号,第一电源线VDD的信号为持续提供高电平信号。第一扫描信号线S1为本显示行像素驱动电路中的扫描信号线,第二扫描信号线S2为上一显示行像素驱动电路中的扫描信号线,即对于第n显示行,第一扫描信号线S1为S(n),第二扫描信号线S2为S(n-1),本显示行的第二扫描信号线S2与上一显示行像素驱动电路中的第一扫描信号线S1为同一信号线,可以减少显示面板的信号线,实现显示面板的窄边框。
在示例性实施方式中,第一晶体管T1到第七晶体管T7可以是P型晶体管,或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程,减少显示面板的工艺难度,提高产品的良率。在一些可能的实现方式中,第一晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。
在示例性实施方式中,第一扫描信号线S1、第二扫描信号线S2、发光信号线E和初始信号线INIT沿水平方向延伸,第二电源线VSS、第一电源线VDD和数据信号线D沿竖直方向延伸。
在示例性实施方式中,发光器件可以是有机电致发光二极管(OLED),包括叠设的第一极(阳极)、有机发光层和第二极(阴极)。
图4为一种像素驱动电路的工作时序图。下面通过图3示例的像素驱动电路的工作过程说明本公开示例性实施例,图3中的像素驱动电路包括7个晶体管(第一晶体管T1到第七晶体管T7)和1个存储电容C,7个晶体管均为P型晶体管。
在示例性实施方式中,像素驱动电路的工作过程可以包括:
第一阶段A1,称为复位阶段,第二扫描信号线S2的信号为低电平信号,第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号,使第一晶体管T1导通,初始信号线INIT的信号提供至第二节点N2,对存储电容C进行初始化,清除存储电容中原有数据电压。第一扫描信号线S1和发光信号线E的信号为高电平信号,使第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7断开,此阶段OLED不发光。
第二阶段A2、称为数据写入阶段或者阈值补偿阶段,第一扫描信号线S1的信号为低电平信号,第二扫描信号线S2和发光信号线E的信号为高电平信号,数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平,因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2,并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C,存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|,Vd为数据信号线D输出的数据电压,Vth为第三晶体管T3的阈值电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极,对OLED的第一极进行初始化(复位),清空其内部的预存电压,完成初始化,确保OLED不发光。第二扫描信号线S2的信号为高电平信号,使第一晶体管T1断开。发光信号线E的信号为高电平信号,使第五晶体管T5和第六晶体管T6断开。
第三阶段A3、称为发光阶段,发光信号线E的信号为低电平信号,第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号,使第五晶体管T5和第六晶体管T6导通,第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压,驱动OLED发光。
在像素驱动电路驱动过程中,流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|,因而第三晶体管T3的驱动电流为:
I=K*(Vgs-Vth)2=K*[(Vdd-Vd+|Vth|)-Vth]2=K*[(Vdd-Vd]2
其中,I为流过第三晶体管T3的驱动电流,也就是驱动OLED的驱动电流,K为常数,Vgs为第三晶体管T3的栅电极和第一极之间的电压差,Vth为第三晶体管T3的阈值电压,Vd为数据信号线D输出的数据电压,Vdd为第一电源线VDD输出的电源电压。
图5为一种显示基板的剖面结构示意图,示意了一种封装上彩膜(CF onEncapsulation,简称COE)结构。如图5所示,在垂直于显示基板的平面上,显示基板可以包括设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底一侧的发光结构层30、设置在发光结构层30远离基底一侧的封装结构层40、以及设置在封装结构层40远离基底一侧的色处理层50。驱动电路层20可以包括构成像素驱动电路的多个晶体管和存储电容,发光结构层30可以包括阳极、有机发光层和阴极,有机发光层在阳极和阴极驱动下出射相应颜色的光线。封装结构层40可以包括第一封装层、第二封装层和第三封装层,第一封装层和第三封装层可以采用无机材料,第二封装层可以采用有机材料,形成无机材料/有机材料/无机材料叠层结构,保证外界水汽无法进入发光结构层。色处理层50可以包括黑矩阵和彩色滤光层,或者可以包括挡墙和色转换层,色处理层50一方面可以降低外界环境光的反射,另一方面可以提升显示色域。
经本申请发明人研究发现,现有OLED显示装置存在像素串色问题的主要原因,是由于现有封装结构层的结构导致的。现有结构的封装结构层采用无机材料/有机材料/无机材料的叠层结构,有机材料的厚度较大,约为10μm至15μm,使得现有结构中发光结构层与色处理层之间的距离较大。由于发光结构层与色处理层之间距离较大,发光结构层中一个子像素出射的光会因反射和/或折射横向传播到相邻的子像素中,因而导致产品色点偏移,色域下降。例如,蓝色子像素或绿色子像素中发光器件出射的光的传播到红色子像素后,会使红色子像素出射的红光中混有一定量的绿光或蓝光。
为了解决现有OLED显示装置存在像素串色问题,本公开提供了一种显示基板。在示例性实施方式中,显示基板可以包括基底、设置在所述基底上的发光结构层以及设置在所述发光结构层远离所述基底一侧的封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
图6为本公开示例性实施例一种显示基板的剖面结构示意图。如图6所示,在垂直于显示基板的平面上,显示基板可以包括设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底一侧的发光结构层30、设置在发光结构层30远离基底一侧的封装结构层40、以及设置在封装结构层40远离基底一侧的颜色处理层50。驱动电路层20可以至少包括构成像素驱动电路的多个晶体管和存储电容,发光结构层30可以至少包括阳极、有机发光层和阴极,封装结构层40可以包括多个封装层组,颜色处理层50可以至少包括彩色滤光层。
在示例性实施方式中,封装结构层可以包括沿着远离基底方向依次设置的两个封装层组,两个封装层组均可以包括第一子层41和设置在第一子层41远离基底一侧的第二子层42。
在示例性实施方式中,第一子层41的材料可以包括氮化硅(SiNx),第二子层42的材料可以包括氧化硅(SiOx)或者氮氧化硅(SiON),第一子层41的厚度与第二子层42的厚度的比值可以约为4至9。在示例性实施方式中,第一子层41的厚度可以约为0.3μm至0.6μm,第二子层42的厚度可以约为0.03μm至0.12μm。
在示例性实施方式中,第一子层41的材料可以包括氧化硅或者氮氧化硅,第二子层42的材料可以包括氮化硅,第一子层41的厚度与第二子层42的厚度的比值可以约为0.1至0.6。在示例性实施方式中,第一子层41的厚度可以约为0.1μm至0.2μm,第二子层42的厚度可以约为0.3μm至0.6μm。
在示例性实施方式中,第一子层41的材料可以包括氮化硅、氧化硅或者氮氧化硅,第二子层42的材料可以包括氧化铟锌(IZO),第一子层41的厚度与第二子层42的厚度的比值可以约为4至9。在示例性实施方式中,第一子层41的厚度可以约为0.3μm至0.6μm,第二子层42的厚度可以约为0.05μm至0.12μm。
在示例性实施方式中,第一子层41的材料可以包括氮化硅、氧化硅或者氮氧化硅,第二子层42的材料可以包括碳氮化硅(SiCN),第一子层41的厚度与第二子层42的厚度的比值可以约为0.15至1。在示例性实施方式中,第一子层41的厚度可以约为0.3μm至0.6μm,第二子层42的厚度可以约为0.6μm至2μm。
在示例性实施方式中,第一子层41的材料可以包括碳氮化硅,第二子层42的材料可以包括氧化铟锌,第一子层41的厚度与第二子层42的厚度的比值可以约为1至9。在示例性实施方式中,第一子层41的厚度可以约为0.6μm至2μm,第二子层42的厚度可以约为0.3μm至0.6μm。
在示例性实施方式中,氮化硅(SiNx)中硅与氮的原子比可以约为0.7至0.9。
在示例性实施方式中,氧化硅(SiOx)中硅与氧的原子比可以约为0.8至1.4。
在示例性实施方式中,氮氧化硅(SiON)中硅与氮的原子比可以约为0.4至0.7,硅与氧的原子比可以约为0.6至0.9。
在示例性实施方式中,碳氮化硅(SiCN)中硅与氮的原子比可以约为0.3至0.6,硅原子与碳原子的比值可以约为1.7至2.3。
在示例性实施方式中,氧化铟锌(IZO)中氧化锌(ZnO)与氧化铟(In2O3)的质量比可以约为0.09至0.15。
在示例性实施方式中,在n大于或等于2时,第n封装层组可以包括第一子层41,或者,第n封装层组可以包括第一子层41和第二子层42。
下面通过显示基板的制备过程进行示例性说明。本公开所说的“图案化工艺”,对于金属材料、无机材料或透明导电材料,包括涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理,对于有机材料,包括涂覆有机材料、掩模曝光和显影等处理。沉积可以采用溅射、蒸镀、化学气相沉积中的任意一种或多种,涂覆可以采用喷涂、旋涂和喷墨打印中的任意一种或多种,刻蚀可以采用干刻和湿刻中的任意一种或多种,本公开不做限定。“薄膜”是指将某一种材料在基底上利用沉积、涂覆或其它工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需图案化工艺,则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”需图案化工艺,则在图案化工艺前称为“薄膜”,图案化工艺后称为“层”。经过图案化工艺后的“层”中包含至少一个“图案”。本公开所说的“A和B同层设置”是指,A和B通过同一次图案化工艺同时形成,膜层的“厚度”为膜层在垂直于显示基板方向上的尺寸。本公开示例性实施例中,“B的正投影位于A的正投影的范围之内”或者“A的正投影包含B的正投影”,是指B的正投影的边界落入A的正投影的边界范围内,或者A的正投影的边界与B的正投影的边界重叠。
在示例性实施方式中,以显示基板的三个子像素为例,显示基板的制备过程可以包括如下操作。
(1)形成驱动电路层图案。在示例性实施方式中,形成驱动电路层图案可以包括:
在基底上依次沉积第一绝缘薄膜和半导体薄膜,通过图案化工艺对半导体薄膜进行图案化,形成覆盖整个基底的第一绝缘层,以及设置在第一绝缘层上的半导体层图案,半导体层图案至少包括位于每个子像素中的有源层。
随后,依次沉积第二绝缘薄膜和第一金属薄膜,通过图案化工艺对第一金属薄膜进行图案化,形成覆盖半导体层图案的第二绝缘层,以及设置在第二绝缘层上的第一金属层图案,第一金属层图案至少包括位于每个子像素中的栅电极和第一极板。
随后,依次沉积第三绝缘薄膜和第二金属薄膜,通过图案化工艺对第二金属薄膜进行图案化,形成覆盖第一金属层的第三绝缘层,以及设置在第三绝缘层上的第二金属层图案,第二金属层图案至少包括位于每个子像素中的第二极板,第二极板在基底上的正投影与第一极板在基底上的正投影至少部分重叠。
随后,沉积第四绝缘薄膜,通过图案化工艺形成多个第一过孔图案,第一过孔内的第四绝缘层、第三绝缘层和第二绝缘层被刻蚀掉,暴露出有源层的两端。
随后,沉积第三金属薄膜,通过图案化工艺对第三金属薄膜进行图案化,在第四绝缘层上形成第三金属层图案,第三金属层图案至少包括位于每个子像素中的第一极和第二级,第一极和第二级分别通过第一过孔与有源层连接。
随后,涂覆平坦薄膜,通过图案化工艺对平坦薄膜进行图案化,形成平坦层,平坦层上形成有第二过孔,第二过孔内的平坦层被去掉,暴露出每个子像素中的第二级。
至此,在基底10上制备完成驱动电路层20图案,如图7所示。在示例性实施方式中,每个子像素的驱动电路层20可以包括构成像素驱动电路的多个晶体管和存储电容,图6中仅以一个晶体管20A和一个存储电容20B作为示例。在示例性实施方式中,晶体管20A可以包括有源层、栅电极、第一极和第二级,存储电容20B可以包括第一极板和第二极板。在示例性实施方式中,晶体管可以是像素驱动电路中的驱动晶体管,驱动晶体管可以是薄膜晶体管(Thin Film Transistor,简称TFT)。
在示例性实施方式中,基底可以是刚性基底,或者可以是柔性基底,或者可以是硅片。在示例性实施方式中,刚性基底可以采用玻璃或石英等材料,柔性基底可以采用聚酰亚胺(PI)或者聚对苯二甲酸乙二脂(PET)等材料,柔性基底可以是单层结构,或者可以是无机材料层和柔性材料层构成的叠层结构,本公开在此不做限定。
在示例性实施方式中,第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiON)中的任意一种或更多种,可以是单层、多层或复合层。第一绝缘层称为缓冲(Buffer)层,用于提高基底的抗水氧能力,第二绝缘层和第三绝缘层称为栅绝缘(GI)层,第四绝缘层称为层间绝缘(ILD)层。第一金属层、第二金属层和第三金属层可以采用金属材料,如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,如铝钕合金(AlNd)或钼铌合金(MoNb),可以是单层结构,或者多层复合结构,如Ti/Al/Ti等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料,即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
在示例性实施方式中,驱动电路层20还可以包括第五绝缘层、第四金属层、第二平坦层等膜层,每个子像素还可以包括电源线、连接电极等结构,本公开在此不做限定。
(2)形成发光结构层图案。在示例性实施方式中,形成发光结构层图案可以包括:
在形成前述图案的基底上沉积阳极导电薄膜,通过图案化工艺对阳极导电薄膜进行图案化,形成阳极导电层图案,阳极导电层图案至少包括位于每个子像素中的阳极,阳极通过第二过孔与晶体管20A的第二级连接。
随后,涂覆像素定义薄膜,通过图案化工艺对像素定义薄膜进行图案化,形成像素定义层图案,像素定义层在每个子像素形成有像素开口,像素开口内的像素定义层被去掉,暴露出阳极的表面。
随后,依次形成有机发光层和阴极,有机发光层通过像素开口与阳极连接,阴极设置在有机发光层远离基底的一侧,使得有机发光层分别与阳极和阴极连接,有机发光层在阳极和阴极驱动下出射相应颜色的光线。
在示例性实施方式中,有机发光层可以包括发光层(EML),以及如下任意一种或多种:空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。
在示例性实施方式中,可以采用如下制备方法制备有机发光层。首先,采用开放式掩膜版(Open Mask,简称OPM)的蒸镀工艺或者采用喷墨打印工艺依次形成空穴注入层、空穴传输层和电子阻挡层,在显示基板上形成空穴注入层、空穴传输层和电子阻挡层的共通层。随后,采用精细金属掩模版(Fine Metal Mask,简称FMM)的蒸镀工艺或者采用喷墨打印工艺,在相应子像素中分别形成红色发光层、绿色发光层和蓝色发光层。相邻子像素的发光层可以有少量的交叠(例如,交叠部分占各自发光层图案的面积小于10%),或者可以是隔离的。随后,采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴阻挡层、电子传输层和电子注入层,在显示基板上形成空穴阻挡层、电子传输层和电子注入层的共通层。
在示例性实施方式中,有机发光层可以包括微腔调节层,使得阴极和阳极之间有机发光层的厚度满足微腔长度的设计。在示例性实施方式中,可以采用空穴传输层、电子阻挡层、空穴阻挡层或电子传输层作为微腔调节层,本公开在此不做限定。
在示例性实施方式中,发光层可以包括主体(Host)材料和掺杂在主体材料中的客体(Dopant)材料,发光层客体材料的掺杂比例为1%至20%。在该掺杂比例范围内,一方面发光层主体材料可将激子能量有效转移给发光层客体材料来激发发光层客体材料发光,另一方面发光层主体材料对发光层客体材料进行了“稀释”,有效改善了发光层客体材料分子间相互碰撞、以及能量间相互碰撞引起的荧光淬灭,提高了发光效率和器件寿命。在示例性实施方式中,掺杂比例是指客体材料的质量与发光层的质量之比,即质量百分比。在示例性实施方式中,可以通过多源蒸镀工艺共同蒸镀主体材料和客体材料,使主体材料和客体材料均匀分散在发光层中,可以在蒸镀过程中通过控制客体材料的蒸镀速率来调控掺杂比例,或者通过控制主体材料和客体材料的蒸镀速率比来调控掺杂比例。在示例性实施方式中,发光层的厚度可以约为10nm至50nm。
在示例性实施方式中,空穴注入层可以采用无机的氧化物,如钼氧化物、钛氧化物、钒氧化物、铼氧化物、钌氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物、银氧化物、钨氧化物或锰氧化物,或者可以采用强吸电子体系的p型掺杂剂和空穴传输材料的掺杂物。在示例性实施方式中,空穴注入层的厚度可以约为5nm至20nm。
在示例性实施方式中,在示例性实施方式中,空穴传输层可以采用空穴迁移率较高的材料,如芳胺类化合物,其取代基团可以是咔唑、甲基芴、螺芴、二苯并噻吩或呋喃等。在示例性实施方式中,空穴传输层的厚度可以约为40nm至150nm。
在示例性实施方式中,空穴阻挡层和电子传输层可以采用芳族杂环化合物,例如苯并咪唑衍生物、咪唑并吡啶衍生物、苯并咪唑并菲啶衍生物等咪唑衍生物;嘧啶衍生物、三嗪衍生物等嗪衍生物;喹啉衍生物、异喹啉衍生物、菲咯啉衍生物等包含含氮六元环结构的化合物(也包括在杂环上具有氧化膦系的取代基的化合物)等。在示例性实施方式中,空穴阻挡层的厚度可以约为5nm至15nm,电子传输层的厚度可以约为20nm至50nm。
在示例性实施方式中,电子注入层可以采用碱金属或者金属,例如氟化锂(LiF)、镱(Yb)、镁(Mg)或钙(Ca)等材料,或者这些碱金属或者金属的化合物等。在示例性实施方式中,电子注入层的厚度可以约为0.5nm至2nm。
在示例性实施方式中,阳极导电层可以采用金属材料或者透明导电材料,金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种,或上述金属的合金材料,透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)。在示例性实施方式中,阳极导电层可以是单层结构,或者是多层复合结构,如ITO/Al/ITO等。
在示例性实施方式中,像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等,可以采用半色调(Half Tone Mask)掩膜板的图案化工艺,在形成像素定义层时形成隔垫柱图案,隔垫柱可以设置在像素开口的外侧,隔垫柱被配置为在后续蒸镀工艺中支撑精细金属掩模版,本公开在此不做限定。
在示例性实施方式中,阴极可以采用金属材料或者透明导电材料,金属材料可以包括镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种,或上述金属的合金材料,透明导电材料可以包括氧化铟锌(IZO)。在示例性实施方式中,阴极可以是单层结构,或者是多层复合结构,如Mg/Ag等。
在一些可能的示例性实施方式中,可以在形成阴极图案后形成光学耦合层图案,光学耦合层设置在阴极上,光学耦合层的折射率可以大于阴极的折射率,有利于光取出并增加出光效率,光学耦合层的材料可以采用有机材料,或者采用无机材料,或者采用有机材料和无机材料,可以是单层、多层或复合层,本公开在此不做限定。
至此,制备完成发光结构层30图案,如图8所示。发光结构层30可以包括阳极、像素定义层、有机发光层和阴极,有机发光层设置在阳极和阴极之间。
(3)形成封装结构层图案。在示例性实施方式中,形成封装结构层图案可以包括:在形成前述图案的基底上,先沉积第一薄膜,形成覆盖发光结构层30的阴极的第一子层41,在第一子层41上沉积第二薄膜,形成覆盖第一子层41的第二子层42,第一子层41和第二子层42组成封装结构层的第一封装层组。随后,采用形成第一封装层组的工艺依次形成多个封装层组,最终形成封装结构层40,如图9所示。
在示例性实施方式中,第一子层41和第二子层42的覆盖面积可以相同,或者可以不同,第一子层41在基底上的正投影可以位于第二子层42在基底上的正投影的范围之内。
在示例性实施方式中,封装结构层40的厚度可以约为1μm至5μm。
在示例性实施方式中,封装结构层40的厚度可以约为2μm至4μm。例如,封装结构层40的厚度可以约为3μm。
图10为本公开示例性实施例一种封装结构层的结构示意图。如图10所示,封装结构层可以包括设置在发光结构层远离基底一侧的第一封装层组40-1和设置在第一封装层组40-1远离基底一侧的第二封装层组40-2,第一封装层组40-1和第二封装层组40-2均包括叠设的第一子层41和第二子层42。
在示例性实施方式中,封装结构层可以包括多个封装层组,如1个封装层组、3个封装层组、4个封装层组等,每个封装层组均包括叠设的第一子层41和第二子层42,形成偶数个子层组成的封装结构层。
在一种示例性实施方式中,第一子层41的材料可以包括SiNx,形成第一SiNx层,第二子层42的材料可以包括SiOx或者SiON,分别形成第一SiOx层或者第一SiON层。
在示例性实施方式中,第一SiNx层的厚度与第一SiOx层的厚度的比值可以约为4至9,或者,第一SiNx层的厚度与第一SiON层的厚度的比值可以约为4至9。
在示例性实施方式中,第一SiNx层的厚度可以约为0.3μm至0.6μm,第一SiOx层或者第一SiON层的厚度可以约为0.03μm至0.12μm。
在示例性实施方式中,第一SiNx层可以作为阻隔膜层,以隔绝外界水氧的入侵,第一SiOx层或者第一SiON层可以作为调节膜层,以降低膜层的应力,且降低颗粒导致膜层缺陷的几率。
在另一种示例性实施方式中,第一子层41的材料可以包括SiOx或者SiON,形成第二SiOx层或者第二SiON层,第二子层42的材料可以包括SiNx,形成第二SiNx层。
在示例性实施方式中,第二SiOx层的厚度与第二SiNx层的厚度的比值可以约为0.1至0.6,或者,第二SiON层的厚度与第二SiNx层的厚度的比值可以约为0.1至0.6。
在示例性实施方式中,第二SiOx层或者第二SiON层的厚度可以约为0.1μm至0.2μm,第二SiNx层的厚度可以约为0.3μm至0.6μm。
在示例性实施方式中,对于第二SiOx层/第二SiNx层或者第二SiON层/第二SiNx层结构,考虑到SiOx或者SiON材料的折射率较低,通过增加第二SiOx层或者第二SiON层的厚度,可以有效调节出射光某个波长的光强度,合理匹配显示基板的光学效果。
在示例性实施方式中,第二SiOx层或者第二SiON层可以作为调节膜层,以降低膜层的应力,且降低颗粒导致膜层缺陷的几率,第一SiNx层可以作为阻隔膜层,以隔绝外界水氧的入侵。
在又一种示例性实施方式中,第一子层41的材料可以包括SiNx、SiOx或者SiON,分别形成第三SiNx层、第三SiOx层或者第三SiON层,第二子层42的材料可以包括IZO,形成第三IZO层。
在示例性实施方式中,第三SiNx层的厚度与第三IZO层的厚度的比值可以约为4至9,或者,第三SiOx层的厚度与第三IZO层的厚度的比值可以约为4至9,或者,第三SiON层的厚度与第三IZO层的厚度的比值可以约为4至9。
在示例性实施方式中,第三SiNx层、第三SiOx层或者第三SiON层的厚度可以约为0.3μm至0.6μm,第三IZO层的厚度可以约为0.05μm至0.12μm。
在示例性实施方式中,第三SiNx层、第三SiOx层或者第三SiON层可以作为阻隔膜层,以隔绝外界水氧的入侵,第三IZO层可以作为调节膜层,以降低膜层的应力,且降低颗粒导致膜层缺陷的几率。
在又一种示例性实施方式中,第一子层41的材料可以包括SiNx、SiOx或者SiON,分别形成第四SiNx层、第四SiOx层或者第四SiON层,第二子层42的材料可以包括SiCN,形成第四SiCN层。
在示例性实施方式中,第四SiNx层的厚度与第四SiCN层的厚度的比值可以约为0.15至1,或者,第四SiOx层的厚度与第四SiCN层的厚度的比值可以约为0.15至1,或者,第四SiON层的厚度与第四SiCN层的厚度的比值可以约为0.15至1。
在示例性实施方式中,第四SiNx层、第四SiOx层或者第四SiON层的厚度可以约为0.3μm至0.6μm,第四SiCN层的厚度可以约为0.6μm至2μm。
在示例性实施方式中,第四SiNx层、第四SiOx层或者第四SiON层可以作为阻隔膜层,以隔绝外界水氧的入侵,第四SiCN层可以作为调节膜层,以降低膜层的应力,且降低颗粒导致膜层缺陷的几率。
在又一种示例性实施方式中,第一子层41的材料可以包括SiCN,形成第五SiCN层,第二子层42的材料可以包括IZO,形成第五IZO层。
在示例性实施方式中,第五SiCN层的厚度与第五IZO层的厚度的比值可以约为1至9。
在示例性实施方式中,第五SiCN层的厚度可以约为0.6μm至2μm,第五IZO层的厚度可以约为0.3μm至0.6μm。
在示例性实施方式中,第四SiCN层可以作为调节膜层,以降低膜层的应力,通过包裹工序中的颗粒降低颗粒导致膜层缺陷的几率,第五IZO层可以作为阻隔膜层,以隔绝外界水氧的入侵。
在示例性实施方式中,SiNx中Si与N的原子比可以约为0.7至0.9。
在示例性实施方式中,SiOx中Si与O的原子比可以约为0.8至1.4。
在示例性实施方式中,SiON中Si与N的原子比可以约为0.4至0.7,Si与O的原子比可以约为0.6至0.9。
在示例性实施方式中,SiCN中Si与N的原子比可以约为0.3至0.6,Si与C的原子比可以约为1.7至2.3。
在示例性实施方式中,IZO中ZnO与In2O3的质量比可以约为0.09至0.15。
在示例性实施方式中,通过设置SiNx和SiON中Si与N的原子比,可以有效调节SiNx层和SiON层阻隔水氧的能力,提高封装效果。通过设置SiOx中Si与O的原子比,可以有效调节SiOx层的折射率,提高出光效果。通过设置SiCN中Si与C的原子比,可以有效调节SiCN层的硬度或者模量,提高SiCN层克服颗粒缺陷的能力,且提高膜层之间的应力匹配。
图11为本公开示例性实施例另一种封装结构层的结构示意图。如图11所示,封装结构层可以包括设置在发光结构层远离基底一侧的第一封装层组40-1和设置在第一封装层组40-1远离基底一侧的第二封装层组40-2,第一封装层组40-1可以包括叠设的第一子层41和第二子层42,第二封装层组40-2可以仅包括第一子层41。
在示例性实施方式中,封装结构层可以包括多个封装层组,如3个封装层组、4个封装层组、5个封装层组等,距离基底最远的一个封装层组仅包括第一子层41,其它的封装层组均包括叠设的第一子层41和第二子层42,形成奇数个子层组成的封装结构层。
在示例性实施方式中,第一子层41和第二子层42的材料和厚度等参数可以与图10所示的示例性实施例基本上相同,这里不再赘述。
(4)形成颜色处理层图案。在示例性实施方式中,形成颜色处理层图案可以包括:在形成前述图案的基底上,先涂覆一层覆盖薄膜,形成覆盖封装结构层的覆盖(OC)层55。随后,通过涂覆黑矩阵薄膜和彩色薄膜,通过图案化工艺对黑矩阵薄膜和彩色薄膜进行图案化,分别形成第一滤光层51、第二滤光层52、第三滤光层53和黑矩阵54图案,如图12所示。
在示例性实施方式中,第一滤光层51可以为红色滤光层,可以设置在出射红光的子像素的对应位置,第二滤光层52可以为绿色滤光层,可以设置在出射绿光的子像素的对应位置,第三滤光层53可以为蓝色滤光层,可以设置在出射蓝光的子像素的对应位置。在示例性实施方式中,第一滤光层51、第二滤光层52和第三滤光层53组成彩色滤光层(ColorFilter,简称CF)。
在示例性实施方式中,在平行于显示基板的平面内,第一滤光层51、第二滤光层52和第三滤光层53的形状可以是矩形状、菱形、五边形、六边形、圆形(近似圆形)或椭圆形等,可以与所对应的子像素的形状相同或者相似。在垂直于显示基板的平面内,第一滤光层51、第二滤光层52和第三滤光层53的截面形状可以是梯形状,黑矩阵54的截面形状可以是倒梯形状。
在示例性实施方式中,可以先形成黑矩阵54,然后依次形成第一滤光层51、第二滤光层52和第三滤光层53,黑矩阵54的截面形状可以是梯形状,第一滤光层51、第二滤光层52和第三滤光层53的截面形状可以是倒梯形状,使得滤光层可以较多的与黑矩阵54重叠,本公开在此不做限定。
在示例性实施方式中,颜色处理层可以不设置黑矩阵。由于本公开降低了封装结构层的整体厚度,缩小了发光结构层与色处理层之间的距离,即使颜色处理层不设置黑矩阵,也可以有效避免子像素的出射光横向传播到相邻的子像素中,不会出现串色问题。
在示例性实施方式中,可以设置三个滤光层相互交叠,即第一滤光层51在基底上的正投影与第二滤光层52在基底上的正投影存在交叠区域,第二滤光层52在基底上的正投影与第三滤光层53在基底上的正投影存在交叠区域,第三滤光层53在基底上的正投影与第一滤光层51在基底上的正投影存在交叠区域。在示例性实施方式中,相邻滤光层相互交叠的区域可以起到黑矩阵的作用,可以进一步保证不会出现串色问题。
在示例性实施方式中,彩色滤光层一方面可以降低外界环境光的反射,另一方面通过对相应颜色的出射光进行过滤,可以有效提升显示色域。与设置圆偏光片相比,本公开通过设置彩色滤光层,具有透过率高和降低功耗等优点。
图13为本公开示例性实施例另一种形成颜色处理层图案后的示意图。在示例性实施方式中,形成颜色处理层图案可以包括:在形成前述图案的基底上,先涂覆一层覆盖薄膜,形成覆盖封装结构层的覆盖(OC)层55。随后,涂覆一层挡墙薄膜,通过图案化工艺对挡墙薄膜进行图案化,形成挡墙层(Bank)56图案。随后,通过二次涂覆量子点薄膜和图案化工艺,依次形成第一量子点层57和第二量子点层58图案。随后,通过一次涂覆扩散薄膜和图案化工艺,形成光扩散层59图案,如图13所示。
在示例性实施方式中,第一量子点层57、第二量子点层58和光扩散层59可以设置在挡墙层之间。第一量子点层57可以为红色量子点层,可以设置在出射红光的子像素的对应位置,被配置为将发光器件出射的蓝光转换成红光。第二量子点层58可以为绿色量子点层,可以设置在出射绿光的子像素的对应位置,被配置为将发光器件出射的蓝光转换成绿光。光扩散层59可以设置在出射蓝光的子像素的对应位置,被配置为将发光器件出射的蓝光进行扩散,以增加蓝光的光取出。在示例性实施方式中,第一量子点层57、第二量子点层58和光扩散层59组成彩色转换层。
在示例性实施方式中,第一量子点层可以采用红色荧光转换材料,第二量子点层可以采用绿色荧光转换材料,颜色处理层可以不设置挡墙层,本公开在此不做限定。
在示例性实施方式中,彩色转换层一方面可以降低外界环境光的反射,另一方面通过对相应颜色的出射光进行过滤,可以有效提升显示色域。与设置圆偏光片相比,本公开通过设置彩色转换层,具有透过率高和降低功耗等优点。
对于后续制备工艺,一种制备工艺是先形成保护层(Protect Layer),然后通过光学胶(OCA)贴合盖板(Cover),形成薄膜封装(Thin-Film Encapsulation,简称TFE)结构。另一种制备工艺是先在显示基板的四周涂覆围堰(Dam)胶,然后在围堰胶围成的区域内涂覆填充(Fill)胶,然后贴合盖板,形成Dam&Fill封装结构。
在示例性实施方式中,保护层的材料可以采用SiO、SiON或SiNx等材料,保护层的厚度可以约为0.4μm至1μm。围堰胶和填充胶的材料可以采用高分子树脂材料,盖板可以采用玻璃等刚性透明材料。
从以上描述的显示基板的结构以及制备过程可以看出,本公开提供的显示基板,通过设置封装结构层包括多个封装层组,封装层组包括非有机材料的第一子层和第二子层,在保证薄膜封装信赖性的前提下,降低了封装结构层的整体厚度,缩小了发光结构层与色处理层之间的距离,有效避免了子像素的出射光横向传播到相邻的子像素中,避免了因串色问题导致的色点偏移和色域下降,提高了显示品质。本公开通过第一子层和第二子层的材料搭配和厚度设置,不仅可以保证隔绝外界水氧的入侵,而且可以降低膜层的应力,降低颗粒导致膜层缺陷的几率,有效保证了薄膜封装的信赖性,保证了良品率,保证了显示基板的工作可靠性和使用寿命。本公开示例性实施例显示基板的制备过程具有良好的工艺兼容性,工艺实现简单,易于实施,生产效率高,生产成本低。
图14为本公开示例性实施例另一种显示基板的剖面结构示意图。如图14所示,在垂直于显示基板的平面上,显示基板可以包括设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底一侧的发光结构层30、设置在发光结构层30远离基底一侧的封装结构层40、设置在封装结构层40远离基底一侧的辅助封装层60、以及设置在辅助封装层60远离基底一侧的颜色处理层50。
在示例性实施方式中,驱动电路层20、发光结构层30、封装结构层40和辅助封装层60的结构可以与图6所示示例性实施例的结构基本上相近。
在示例性实施方式中,辅助封装层60的材料可以包括氧化铝(Al2O3),形成Al2O3层。
在示例性实施方式中,辅助封装层60的厚度可以约为为0.03μm至0.1μm。
在示例性实施方式中,Al2O3层可以采用原子层沉积方式形成,使得Al2O3层具有较高的致密性,在保证阻隔水氧的前提下,有效降低封装结构层的整体厚度。
在示例性实施方式中,4个子层或5个子层的封装结构层与Al2O3层配合,可以获得较好的阻隔水氧能力。例如,封装结构层和辅助封装层的结构可以包括叠设的第二SiON层、第二SiNx层、第二SiON层、第二SiNx层和Al2O3层,第二SiON层的厚度约为0.2μm,第二SiNx层的厚度可以约为0.6μm,Al2O3层的厚度约为0.05μm,整体厚度约为1.65μm,因而有效降低封装结构层的整体厚度。
本示例性实施例显示基板的制备过程与前述实施例的制备过程类似,所不同的是,形成封装结构层的工艺中,依次形成多个子层后,形成辅助封装层。
本示例性实施例不仅可以实现图6所示结构的技术效果,包括有效减小发光结构层与颜色处理成之间的距离,避免串色问题,而且通过设置氧化铝材料的辅助封装层,使得封装结构层和辅助封装层构成的封装结构进一步提高了隔绝外界水氧入侵的效果,最大限度地提高了薄膜封装的信赖性,提高了良品率,提升了显示基板的工作可靠性和使用寿命。
图15为本公开示例性实施例又一种显示基板的剖面结构示意图。如图15所示,在垂直于显示基板的平面上,显示基板可以包括设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底一侧的发光结构层30、设置在发光结构层30远离基底一侧的封装结构层40、设置在封装结构层40远离基底一侧的第一过渡层71、设置在第一过渡层71远离基底一侧的第二过渡层72、以及设置在第二过渡层72远离基底一侧的颜色处理层50。
在示例性实施方式中,驱动电路层20、发光结构层30、封装结构层40和辅助封装层60的结构可以与图6所示示例性实施例的结构基本上相近。
在示例性实施方式中,第一过渡层71的材料可以包括SiCN。
在示例性实施方式中,第一过渡层71的厚度可以约为0.6μm至2μm。
在示例性实施方式中,第二过渡层72的材料可以包括SiNx。
在示例性实施方式中,第二过渡层72的厚度可以约为0.3μm至0.6μm。
本示例性实施例显示基板的制备过程与前述实施例的制备过程类似,所不同的是,形成封装结构层的工艺中,依次形成多个子层后,依次形成第一过渡层和第二过渡层。
本示例性实施例不仅可以实现图6所示结构的技术效果,包括有效减小发光结构层与颜色处理成之间的距离,避免串色问题,而且通过设置碳氮化硅材料的第一过渡层和氮化硅材料的第二过渡层,使得封装结构层、第一过渡层和第二过渡层构成的封装结构可以进一步提高隔绝外界水氧入侵的效果,最大限度地提高了薄膜封装的信赖性,提高了良品率,提升了显示基板的工作可靠性和使用寿命。
在示例性实施方式中,封装结构层40与颜色处理层50之间可以仅设置第一过渡层,或者仅设置第二过渡层,或者可以设置多个第一过渡层和多个第二过渡层,第一过渡层和第二过渡层交替设置,本公开在此不做限定。
本公开示例性实施例还提供了一种显示基板的制备方法。在示例性实施方式中,所述制备方法包括:
在基底上形成发光结构层;
在所述发光结构层上形成封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
本公开还提供了一种显示装置,包括前述实施例的显示基板。显示装置可以为:手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
虽然本公开所揭露的实施方式如上,但所述的内容仅为便于理解本公开而采用的实施方式,并非用以限定本公开。任何本公开所属领域内的技术人员,在不脱离本公开所揭露的精神和范围的前提下,可以在实施的形式及细节上进行任何的修改与变化,但本申请的专利保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (20)
1.一种显示基板,其特征在于,包括基底、设置在所述基底上的发光结构层以及设置在所述发光结构层远离所述基底一侧的封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
2.根据权利要求1所述的显示基板,其特征在于,所述第一子层的材料包括氮化硅,所述第二子层的材料包括氧化硅或者氮氧化硅,所述第一子层的厚度与所述第二子层的厚度的比值为4至9。
3.根据权利要求2所述的显示基板,其特征在于,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.03μm至0.12μm。
4.根据权利要求1所述的显示基板,其特征在于,所述第一子层的材料包括氧化硅或者氮氧化硅,所述第二子层的材料包括氮化硅,所述第一子层的厚度与所述第二子层的厚度的比值为0.1至0.6。
5.根据权利要求4所述的显示基板,其特征在于,所述第一子层的厚度为0.1μm至0.2μm,所述第二子层的厚度为0.3μm至0.6μm。
6.根据权利要求1所述的显示基板,其特征在于,所述第一子层的材料包括氮化硅、氧化硅或者氮氧化硅,所述第二子层的材料包括氧化铟锌,所述第一子层的厚度与所述第二子层的厚度的比值为4至9。
7.根据权利要求6所述的显示基板,其特征在于,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.05μm至0.12μm。
8.根据权利要求1所述的显示基板,其特征在于,所述第一子层的材料包括氮化硅、氧化硅或者氮氧化硅,所述第二子层的材料包括碳氮化硅,所述第一子层的厚度与所述第二子层的厚度的比值为0.15至1。
9.根据权利要求8所述的显示基板,其特征在于,所述第一子层的厚度为0.3μm至0.6μm,所述第二子层的厚度为0.6μm至2μm。
10.根据权利要求1所述的显示基板,其特征在于,所述第一子层的材料包括碳氮化硅,所述第二子层的材料包括氧化铟锌,所述第一子层的厚度与所述第二子层的厚度的比值为1至9。
11.根据权利要求10所述的显示基板,其特征在于,所述第一子层的厚度为0.6μm至2μm,所述第二子层的厚度为0.3μm至0.6μm。
12.根据权利要求2、4、6或8所述的显示基板,其特征在于,所述氮化硅中硅与氮的原子比为0.7至0.9;所述氧化硅中硅与氧的原子比为0.8至1.4;所述氮氧化硅中硅与氮的原子比为0.4至0.7,硅与氧的原子比为0.6至0.9。
13.根据权利要求10所述的显示基板,其特征在于,所述碳氮化硅中硅与氮的原子比为0.3至0.6,硅原子与碳原子的比值为1.7至2.3;所述氧化铟锌中氧化锌与氧化铟的质量比为0.09至0.15。
14.根据权利要求1至11任一项所述的显示基板,其特征在于,在n大于或等于2时,第n封装层组包括第一子层,或者,第n封装层组包括第一子层和第二子层。
15.根据权利要求1至11任一项所述的显示基板,其特征在于,所述显示基板还包括辅助封装层,所述辅助封装层设置在所述封装结构层远离所述基底的一侧,所述辅助封装层的材料包括氧化铝。
16.根据权利要求15所述的显示基板,其特征在于,所述辅助封装层的厚度为0.3μm至1.0μm。
17.根据权利要求1至11任一项所述的显示基板,其特征在于,所述显示基板还包括第一过渡层和第二过渡层,所述第一过渡层设置在所述封装结构层远离所述基底的一侧,所述第二过渡层设置在所述第一过渡层远离所述基底的一侧,所述第一过渡层的材料包括碳氮化硅,所述第二过渡层的材料可以为氮化硅。
18.根据权利要求17所述的显示基板,其特征在于,所述第一过渡层的厚度为0.6μm至2μm,所述第二过渡层的厚度为0.3μm至0.6μm。
19.一种显示装置,其特征在于,包括如权利要求1至18任一项所述的显示基板。
20.一种显示基板的制备方法,其特征在于,包括:
在基底上形成发光结构层;
在所述发光结构层上形成封装结构层;所述封装结构层包括沿着远离基底方向依次设置的n个封装层组,至少一个封装层组包括第一子层和设置在所述第一子层远离所述基底一侧的第二子层,所述第一子层和第二子层的材料不同,所述第一子层和第二子层的材料包括如下任意一种:氮化硅、氧化硅、氮氧化硅、碳氮化硅和氧化铟锌,n为大于或等于1的正整数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111362992.9A CN116156936A (zh) | 2021-11-17 | 2021-11-17 | 显示基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111362992.9A CN116156936A (zh) | 2021-11-17 | 2021-11-17 | 显示基板及其制备方法、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116156936A true CN116156936A (zh) | 2023-05-23 |
Family
ID=86337574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111362992.9A Pending CN116156936A (zh) | 2021-11-17 | 2021-11-17 | 显示基板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116156936A (zh) |
-
2021
- 2021-11-17 CN CN202111362992.9A patent/CN116156936A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113725272B (zh) | 显示基板及其制备方法、显示装置 | |
CN115280537B (zh) | 显示基板及其制备方法、显示装置 | |
WO2022166306A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN114005865B (zh) | 显示基板及其制备方法、电子装置 | |
WO2023246379A1 (zh) | 显示基板及其制备方法、显示装置 | |
US20240122032A1 (en) | Display Substrate, Preparation Method Thereof, and Display Device | |
CN115207050A (zh) | 显示基板及其制备方法、显示装置 | |
WO2022222070A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN215342614U (zh) | 显示基板和显示装置 | |
WO2022204918A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN114093920A (zh) | 显示基板及其制备方法、显示装置 | |
CN115295741A (zh) | 显示基板及其制备方法、显示装置 | |
CN116156936A (zh) | 显示基板及其制备方法、显示装置 | |
CN113690288B (zh) | 显示基板及其制备方法、显示装置 | |
US20240057388A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
US20240188391A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
EP4333592A1 (en) | Display substrate and manufacturing method therefor, and display device | |
US20240215333A1 (en) | Display Substrate and Preparation Method thereof, and Display Apparatus | |
WO2022193316A1 (zh) | 显示基板及其制备方法、显示装置 | |
CN115811893A (zh) | 显示面板及其制备方法、显示装置 | |
CN116033783A (zh) | 显示基板及其制备方法、显示装置 | |
CN116634813A (zh) | 显示基板及其制备方法、显示装置 | |
CN114725300A (zh) | 显示基板及其制备方法、显示装置 | |
CN117643197A (zh) | 显示基板和显示装置 | |
CN115084207A (zh) | 显示基板及其制备方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |