CN115148937A - 显示基板及其制备方法、显示装置 - Google Patents

Abstract

一种显示基板及其制备方法、显示装置。显示基板包括：基底、设置在基底上的发光结构层、设置在发光结构层远离基底一侧的光处理层以及设置在光处理层远离基底一侧的光路调控层，光路调控层被配置为使透过光路调控层的光线发生散射；发光结构层包括像素定义层，像素定义层包括多个像素开口，光路调控层在基底上的正投影与像素开口在基底上的正投影至少部分交叠。

Description

显示基板及其制备方法、显示装置

技术领域

本公开实施例涉及显示技术领域，尤其涉及一种显示基板及其制备方法、显示装置。

背景技术

有源矩阵有机发光二极管(Active-matrix Organic Light Emitting Diode，简称AMOLED)显示屏具有色域广、分辨率高、可单独控制每个像素等优点，在终端市场占比越来越高。随着面板尺寸增加，面板功耗也逐渐升高，为了降低面板使用过程的功耗，需要采用低功耗的发光器件。一些技术中，采用效率增强结构(Efficiency enhancementstructure，简称EES)来提升显示装置的正面出光效率，以降低显示功耗。

经本申请发明人研究发现，现有采用效率增强结构的显示装置存在着在大视角下视觉效果差的问题。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开实施例提供一种显示基板及其制备方法、显示装置，以解决采用效率增强结构的显示装置在大视角下视觉效果差的问题。

第一方面，本公开实施例提供一种显示基板，包括：基底、设置在所述基底上的发光结构层、设置在所述发光结构层远离所述基底一侧的光处理层以及设置在所述光处理层远离所述基底一侧的光路调控层，所述光路调控层被配置为使透过所述光路调控层的光线发生散射；所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠。

一示例性实施例中，所述光路调控层在所述基底上的正投影包含所述像素开口在所述基底上的正投影。

一示例性实施例中，所述光路调控层包括第一颗粒层，所述第一颗粒层的材料包括氧化硅颗粒；或者，所述光路调控层包括第二颗粒层，所述第二颗粒层的材料包括氮化硅颗粒，或者，所述光路调控层包括叠设的第一颗粒层和第二颗粒层，所述第一颗粒层的材料包括氧化硅颗粒，所述第二颗粒层的材料包括氮化硅颗粒。

一示例性实施例中，所述光路调控层包括第三颗粒层，所述第三颗粒层的材料包括如下任意一种或多种：银颗粒、铜颗粒和铝颗粒。

一示例性实施例中，所述多个像素开口形成多个发光区，所述多个发光区至少包括红色发光区，所述光路调控层在所述基底上的正投影包含所述红色发光区在所述基底上的正投影。

一示例性实施例中，所述光处理层包括多个第一光处理结构和设置在所述第一光处理结构远离所述基底一侧的覆盖层，所述第一光处理结构的折射率小于所述覆盖层的折射率；相邻的第一光处理结构之间形成光处理开口，所述光处理开口在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠。

一示例性实施例中，所述光处理层还包括设置在所述覆盖层远离所述基底一侧的第二光处理结构，所述第二光处理结构在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠，所述第二光处理结构的折射率与所述覆盖层的折射率相等。

一示例性实施例中，所述显示基板还包括设置在所述发光结构层远离所述基底一侧的封装结构层，所述封装结构层的折射率小于所述覆盖层的折射率。

第二方面，本公开实施例提供了一种显示装置，包括如上所述的显示基板。

第三方面，本公开实施例提供了一种显示基板的制备方法，所述方法包括：在基底上形成发光结构层，所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口；在所述发光结构层远离所述基底一侧形成光处理层；在所述光处理层远离所述基底一侧形成光路调控层，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠，所述光路调控层被配置为使透过所述光路调控层的光线发生散射。

本公开实施例提出的显示基板，通过在光处理层(即效率增强结构)远离基底一侧设置光路调控层，光路调控层在基底上的正投影与像素开口在基底上的正投影至少部分交叠，经过光路调控层后的光线发生散射，增加了显示基板在大视角方向的出射光线，提升了显示基板在大视角下的视觉效果。解决了采用效率增强结构的显示装置在大视角下视觉效果差的问题。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。

图1为一种电子装置的结构示意图；

图2为一种像素驱动电路的等效电路示意图；

图3为本公开一种显示基板的平面结构示意图；

图4a和图4b为两种像素单元的结构示意图；

图5为本公开一示例性实施例中显示基板的剖面示意图；

图6a为无机材料形成的光路调控层的扫描电镜图像；

图6b为金属颗粒形成的光路调控层的扫描电镜图像；

图7为一种示例性实施例中光路调制层和红色发光区的俯视图；

图8为本公开另一示例性实施例中显示基板的剖面示意图；

图9为本公开又一示例性实施例中显示基板的剖面示意图；

图10a为图8所示结构的显示基板设置光路调控层前后白光的CIE轨迹图；

图10b为图8所示结构的显示基板设置光路调控层前后白光的色偏曲线图；

图11a为图9所示结构的显示基板设置光路调控层前后白光的CIE轨迹图；

图11b为图9所示结构的显示基板设置光路调控层前后白光的色偏曲线图；

图12至图17为一示例性实施例中制备显示基板的过程示意图。

附图标记说明：

10-基底；20-驱动电路层；30-发光结构层；31-像素定义层；32-发光器件；40-封装结构层；41-第一子层；42-第二子层；43-第三子层；50-光处理层；51-第一光处理结构；52-覆盖层；53-第二光处理结构；60-光路调控层；70-盖板；71-光学胶；301-阳极；302-有机发光层；303-阴极。

具体实施方式

下文中将结合附图对本发明的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

本公开中的附图比例可以作为实际工艺中的参考，但不限于此。例如：沟道的宽长比、各个膜层的厚度和间距、各个信号线的宽度和间距，可以根据实际需要进行调整。显示基板中像素的个数和每个像素中子像素的个数也不是限定为图中所示的数量，本公开中所描述的附图仅是结构示意图，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换，“源端”和“漏端”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。

图1为一种电子装置的结构示意图。如图1所示，电子装置可以包括时序控制器、数据驱动器、扫描驱动器、发光驱动器和像素阵列，时序控制器分别与数据驱动器、扫描驱动器和发光驱动器连接，数据驱动器分别与多个数据信号线(D1到Dn)连接，扫描驱动器分别与多个扫描信号线(S1到Sm)连接，发光驱动器分别与多个发光信号线(E1到Eo)连接。像素阵列可以包括多个子像素Pxij，i和j可以是自然数，至少一个子像素Pxij可以包括电路单元和与电路单元连接的发光器件，电路单元可以包括像素驱动电路，像素驱动电路与扫描信号线、数据信号线和发光信号线连接。在示例性实施方式中，时序控制器可以将适合于数据驱动器的规格的灰度值和控制信号提供到数据驱动器，可以将适合于扫描驱动器的规格的时钟信号、扫描起始信号等提供到扫描驱动器，可以将适合于发光驱动器的规格的时钟信号、发射停止信号等提供到发光驱动器。数据驱动器可以利用从时序控制器接收的灰度值和控制信号来产生将提供到数据信号线D1、D2、D3、……和Dn的数据电压。例如，数据驱动器可以利用时钟信号对灰度值进行采样，并且以像素行为单位将与灰度值对应的数据电压施加到数据信号线D1至Dn，n可以是自然数。扫描驱动器可以通过从时序控制器接收时钟信号、扫描起始信号等来产生将提供到扫描信号线S1、S2、S3、……和Sm的扫描信号。例如，扫描驱动器可以将具有导通电平脉冲的扫描信号顺序地提供到扫描信号线S1至Sm。例如，扫描驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以导通电平脉冲形式提供的扫描起始信号传输到下一级电路的方式产生扫描信号，m可以是自然数。发光驱动器可以通过从时序控制器接收时钟信号、发射停止信号等来产生将提供到发光信号线E1、E2、E3、……和Eo的发射信号。例如，发光驱动器可以将具有截止电平脉冲的发射信号顺序地提供到发光信号线E1至Eo。例如，发光驱动器可以被构造为移位寄存器的形式，并且可以以在时钟信号的控制下顺序地将以截止电平脉冲形式提供的发射停止信号传输到下一级电路的方式产生发射信号，o可以是自然数。

图2为一种像素驱动电路的等效电路示意图。在示例性实施方式中，像素驱动电路可以是3T1C、4T1C、5T1C、5T2C、6T1C或7T1C结构。如图2所示，像素驱动电路可以包括7个晶体管(晶体管T1到第七晶体管T7)、1个存储电容C，像素驱动电路与7个信号线(数据信号线D、第一扫描信号线S1、第二扫描信号线S2、发光信号线E、初始信号线INIT、第一电源线VDD和第二电源线VSS)连接。

在示例性实施方式中，像素驱动电路可以包括第一节点N1、第二节点N2和第三节点N3。其中，第一节点N1分别与第三晶体管T3的第一极、第四晶体管T4的第二极和第五晶体管T5的第二极连接，第二节点N2分别与晶体管的第二极、第二晶体管T2的第一极、第三晶体管T3的控制极和存储电容C的第二端连接，第三节点N3分别与第二晶体管T2的第二极、第三晶体管T3的第二极和第六晶体管T6的第一极连接。

在示例性实施方式中，存储电容C的第一端与第一电源线VDD连接，存储电容C的第二端与第二节点N2连接，即存储电容C的第二端与第三晶体管T3的控制极连接。

第一晶体管T1的控制极与第二扫描信号线S2连接，第一晶体管T1的第一极与初始信号线INIT连接，第一晶体管的第二极与第二节点N2连接。当导通电平扫描信号施加到第二扫描信号线S2时，第一晶体管T1将初始化电压传输到第三晶体管T3的控制极，以使第三晶体管T3的控制极的电荷量初始化。

第二晶体管T2的控制极与第一扫描信号线S1连接，第二晶体管T2的第一极与第二节点N2连接，第二晶体管T2的第二极与第三节点N3连接。当导通电平扫描信号施加到第一扫描信号线S1时，第二晶体管T2使第三晶体管T3的控制极与第二极连接。

第三晶体管T3的控制极与第二节点N2连接，即第三晶体管T3的控制极与存储电容C的第二端连接，第三晶体管T3的第一极与第一节点N1连接，第三晶体管T3的第二极与第三节点N3连接。第三晶体管T3可以称为驱动晶体管，第三晶体管T3根据其控制极与第一极之间的电位差来确定在第一电源线VDD与第二电源线VSS之间流动的驱动电流的量。

第四晶体管T4的控制极与第一扫描信号线S1连接，第四晶体管T4的第一极与数据信号线D连接，第四晶体管T4的第二极与第一节点N1连接。第四晶体管T4可以称为开关晶体管、扫描晶体管等，当导通电平扫描信号施加到第一扫描信号线S1时，第四晶体管T4使数据信号线D的数据电压输入到像素驱动电路。

第五晶体管T5的控制极与发光信号线E连接，第五晶体管T5的第一极与第一电源线VDD连接，第五晶体管T5的第二极与第一节点N1连接。第六晶体管T6的控制极与发光信号线E连接，第六晶体管T6的第一极与第三节点N3连接，第六晶体管T6的第二极与发光器件的第一极连接。第五晶体管T5和第六晶体管T6可以称为发光晶体管。当导通电平发光信号施加到发光信号线E时，第五晶体管T5和第六晶体管T6通过在第一电源线VDD与第二电源线VSS之间形成驱动电流路径而使发光器件发光。

第七晶体管T7的控制极与第二扫描信号线S2连接，第七晶体管T7的第一极与初始信号线INIT连接，第七晶体管T7的第二极与发光器件的第一极连接。当导通电平扫描信号施加到第二扫描信号线S2时，第七晶体管T7将初始化电压传输到发光器件的第一极，以使发光器件的第一极中累积的电荷量初始化或释放发光器件的第一极中累积的电荷量。

在示例性实施方式中，发光器件可以是OLED，包括叠设的第一极(阳极)、有机发光层和第二极(阴极)，或者可以是QLED，包括叠设的第一极(阳极)、量子点发光层和第二极(阴极)。

在示例性实施方式中，发光器件的第二极与第二电源线VSS连接，第二电源线VSS的信号为低电平信号，第一电源线VDD的信号为持续提供高电平信号。

在示例性实施方式中，晶体管T1到第七晶体管T7可以是P型晶体管，或者可以是N型晶体管。像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，晶体管T1到第七晶体管T7可以包括P型晶体管和N型晶体管。

在示例性实施方式中，晶体管T1到第七晶体管T7可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示基板上，形成低温多晶氧化物(LowTemperature Polycrystalline Oxide，简称LTPO)显示基板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在示例性实施方式中，以图2所示像素驱动电路中的7个晶体管均为P型晶体管为例，像素驱动电路的工作过程可以包括：

第一阶段A1，称为复位阶段，第二扫描信号线S2的信号为低电平信号，第一扫描信号线S1和发光信号线E的信号为高电平信号。第二扫描信号线S2的信号为低电平信号，使第一晶体管T1和第七晶体管T7导通。第一晶体管T1导通使得初始信号线INIT的初始电压提供至第二节点N2，对存储电容C进行初始化(复位)，清除存储电容中原有数据电压。第七晶体管T7导通使得初始信号线INIT的初始电压提供至OLED的第一极，对OLED的第一极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保OLED不发光。第一扫描信号线S1和发光信号线E的信号为高电平信号，使第二晶体管T2、第四晶体管T4、第五晶体管T5和第六晶体管T6断开。

第二阶段A2、称为数据写入阶段或者阈值补偿阶段，第一扫描信号线S1的信号为低电平信号，第二扫描信号线S2和发光信号线E的信号为高电平信号，数据信号线D输出数据电压。此阶段由于存储电容C的第二端为低电平，因此第三晶体管T3导通。第一扫描信号线S1的信号为低电平信号使第二晶体管T2、第四晶体管T4和第七晶体管T7导通。第二晶体管T2和第四晶体管T4导通使得数据信号线D输出的数据电压经过第一节点N1、导通的第三晶体管T3、第三节点N3、导通的第二晶体管T2提供至第二节点N2，并将数据信号线D输出的数据电压与第三晶体管T3的阈值电压之差充入存储电容C，存储电容C的第二端(第二节点N2)的电压为Vd-|Vth|，Vd为数据信号线D输出的数据电压，Vth为第三晶体管T3的阈值电压。第二扫描信号线S2的信号为高电平信号，使第一晶体管T1和第七晶体管T7断开。发光信号线E的信号为高电平信号，使第五晶体管T5和第六晶体管T6断开。

第三阶段A3、称为发光阶段，发光信号线E的信号为低电平信号，第一扫描信号线S1和第二扫描信号线S2的信号为高电平信号。发光信号线E的信号为低电平信号，使第五晶体管T5和第六晶体管T6导通，第一电源线VDD输出的电源电压通过导通的第五晶体管T5、第三晶体管T3和第六晶体管T6向OLED的第一极提供驱动电压，驱动OLED发光。

在像素驱动电路驱动过程中，流过第三晶体管T3(驱动晶体管)的驱动电流由其栅电极和第一极之间的电压差决定。由于第二节点N2的电压为Vdata-|Vth|，因而第三晶体管T3的驱动电流为：

I＝K*(Vgs-Vth)²＝K*[(Vdd-Vd+|Vth|)-Vth]²＝K*[(Vdd-Vd]²

其中，I为流过第三晶体管T3的驱动电流，也就是驱动OLED的驱动电流，K为常数，Vgs为第三晶体管T3的栅电极和第一极之间的电压差，Vth为第三晶体管T3的阈值电压，Vd为数据信号线D输出的数据电压，Vdd为第一电源线VDD输出的电源电压。

图3为一种显示基板的平面结构示意图。如图3所示，显示基板可以包括规则排布的多个像素单元P，多个像素单元P的至少一个像素单元P可以包括出射第一颜色光线的第一子像素P1、出射第二颜色光线的第二子像素P2和出射第三颜色光线的第三子像素P3，每个子像素均可以包括电路单元和发光器件，电路单元可以包括像素驱动电路以及与像素驱动电路连接的扫描信号线、数据信号线和发光信号线等，像素驱动电路被配置为在扫描信号线和发光信号线的控制下，接收数据信号线传输的数据电压，向发光器件输出相应的电流。每个子像素中的发光器件分别与所在子像素的像素驱动电路连接，发光器件被配置为响应所在子像素的像素驱动电路输出的电流发出相应亮度的光。

在示例性实施方式中，像素单元P中可以包括红色(R)子像素、绿色(G)子像素和蓝色(B)子像素，或者可以包括红色子像素、绿色子像素、蓝色子像素和白色子像素，本公开在此不做限定。在示例性实施方式中，像素单元中子像素的形状可以是矩形状、菱形、五边形或六边形。像素单元包括三个子像素时，三个子像素可以采用水平并列、竖直并列或品字方式排列，像素单元包括四个子像素时，四个子像素可以采用水平并列、竖直并列或正方形(Square)方式排列，本公开在此不做限定。

在示例性实施方式中，像素单元P中可以包括4个子像素，该4个子像素可以采用多种形状，以多种方式进行排列。图4a和图4b为两种像素单元的结构示意图，采用GGRB像素排布方式。4个子像素可以采用矩形状，以并列方式排列，从左到右分别为：R子像素、G子像素、B子像素和G子像素，如图4a所示。或者，4个子像素可以分别采用五边形和六边形状，以并列方式排列，2个五边形的G子像素位于像素单元的中部，六边形的R子像素和六边形的B子像素分别位于G子像素的两侧，如图4b所示。

经本申请发明人研究发现，在现有采用效率增强结构的显示装置中，正面白光的出光效率可以提升约10％，白光功耗可降低9％。然而，效率增强结构提升了正面出光效率，却会给显示装置的侧面出光带来影响。以采用GGRB像素排布方式的显示装置为例，效率增强结构会使子像素短边方向的正面出光增强，使子像素短边方向的侧面出光减少，这种影响对R子像素的影响尤为显著，会导致色坐标轨迹朝发绿的方向移动，白光的刚好感觉到的颜色差别(Just Noticeable Color Difference，简称JNCD)偏大，显示装置在大视角下的视觉效果差，影响用户体验。

本公开实施例提供一种显示基板，包括：基底、设置在所述基底上的发光结构层、设置在所述发光结构层远离所述基底一侧的光处理层以及设置在所述光处理层远离所述基底一侧的光路调控层，所述光路调控层被配置为使透过所述光路调控层的光线发生散射；所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠。

本公开实施例提出的显示基板，通过在光处理层远离基底一侧设置光路调控层，光路调控层在基底上的正投影与像素开口在基底上的正投影至少部分交叠，经过光路调控层后的光线发生散射，增加了显示基板在大视角方向的出射光线，提升了显示基板在大视角下的视觉效果。

一示例性实施例中，光处理层能够提升出光效率，可以采用现有的效率增强结构，本公开对光处理层的结构不作限制。

一示例性实施例中，所述光路调控层在所述基底上的正投影包含所述像素开口在所述基底上的正投影。

一示例性实施例中，所述光路调控层在所述基底上正投影的边缘与所述像素开口在所述基底上正投影的边缘之间的距离为h，5微米≤h≤15微米。

一示例性实施例中，所述光路调控层包括第一颗粒层，所述第一颗粒层的材料包括氧化硅颗粒；或者，所述光路调控层包括第二颗粒层，所述第二颗粒层的材料包括氮化硅颗粒，或者，所述光路调控层包括叠设的第一颗粒层和第二颗粒层，所述第一颗粒层的材料包括氧化硅颗粒，所述第二颗粒层的材料包括氮化硅颗粒。

一示例性实施例中，氧化硅颗粒或者氮化硅颗粒的粒径尺寸为：大于或等于30纳米且小于或等于50纳米。

一示例性实施例中，在垂直于所述基底的平面内，所述第一颗粒层的厚度大于或等于1微米且小于或等于5微米，所述第二颗粒层的厚度大于或等于1微米且小于或等于5微米。

一示例性实施例中，所述光路调控层包括第三颗粒层，所述第三颗粒层的材料包括如下任意一种或多种：银颗粒、铜颗粒和铝颗粒。

一示例性实施例中，所述银颗粒、铜颗粒和铝颗粒的粒径尺寸大于或等于20纳米且小于或等于40纳米。

一示例性实施例中，在垂直于所述基底的平面内，所述第三颗粒层的厚度为大于或等于1微米且小于或等于3微米。

一示例性实施例中，所述多个像素开口形成多个发光区，所述多个发光区至少包括红色发光区，所述光路调控层在所述基底上的正投影包含所述红色发光区在所述基底上的正投影。

在本实施方式中，光路调控层与红色发光区相对应设置，且光路调控层在基底上的正投影包含红色发光区在所述基底上的正投影，增加了R子像素短边方向的侧面出光，降低了R子像素短边方向上白光的JNCD，提升显示基板在大视角下的视觉效果。

一示例性实施例中，所述光处理层包括多个第一光处理结构和设置在所述第一光处理结构远离所述基底一侧的覆盖层，所述第一光处理结构的折射率小于所述覆盖层的折射率；相邻的第一光处理结构之间形成光处理开口，所述光处理开口在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠。

一示例性实施例中，所述光处理层还包括设置在所述覆盖层远离所述基底一侧的第二光处理结构，所述第二光处理结构在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠，所述第二光处理结构的折射率与所述覆盖层的折射率相等。

一示例性实施例中，所述显示基板还包括设置在所述发光结构层远离所述基底一侧的封装结构层，所述封装结构层的折射率小于所述覆盖层的折射率。

图5为本公开一示例性实施例中显示基板的剖面示意图，示意了一个子像素的结构。在示例性实施方式中，图5为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。如图5所示，在垂直于显示基板的平面上，本公开实施例提供的显示基板可以包括基底10、设置在基底10上的发光结构层30、设置在发光结构层30远离基底10一侧的光处理层50以及设置在光处理层50远离基底10一侧的光路调控层60。发光结构层30包括像素定义层31，像素定义层31包括多个像素开口，像素开口形成发光区，发光区包括红色发光区S。光处理层50可以提升出光效率。光路调控层60在基底10上的正投影与红色发光区在基底10上的正投影至少部分交叠，光线经过光路调控层60后发生散射。

在示例性实施方式中，发光结构层30可以包括像素定义层31和发光器件32，像素定义层31可以包括多个像素开口，像素开口形成发光区，相邻发光区之间为像素坝，发光区可以包括红色发光区、绿色发光区和蓝色发光区，或者，发光区可以包括红色发光区、绿色发光区、蓝色发光区和白色发光区，本公开对此不作限制。发光器件32可以包括阳极301、有机发光层302和阴极303。

在示例性实施方式中，光处理层50可以包括设置在发光结构层30远离基底10一侧的多个第一光处理结构51和设置在第一光处理结构51远离基底10一侧的覆盖层52，第一光处理结构51的第一折射率n51小于覆盖层52的第二折射率n52，相邻第一光处理结构51之间形成光处理开口，光处理开口在基底10上的正投影与像素开口在基底10上的正投影至少部分交叠。在其它实施方式中，光处理层50可以采用其他效率提升结构。

在示例性实施方式中，光处理开口在基底10上的正投影可以包含像素开口在基底10上的正投影。

在示例性实施方式中，光处理开口在基底10上的正投影与像素开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，光路调控层60在基底10上的正投影与像素开口在基底10上的正投影至少部分交叠。

在示例性实施方式中，光路调控层60在基底10上的正投影包含像素开口在基底10上的正投影。

在示例性实施方式中，光路调控层60在基底10上的正投影可以包含红色发光区在基底10上的正投影。

在示例性实施方式中，光路调控层60在基底10上的正投影与红色发光区在基底10上的正投影可以基本上重合。

在示例性实施方式中，覆盖层52远离基底10一侧的表面可以为平坦化表面。

在示例性实施方式中，来自发光区的光线在经过光处理层50后向发光区中心的方向偏转，能够提高子像素的出光效率。在示例性实施方式中，发光区中心可以是发光区的几何中心。在示例性实施方式中，可以根据实际像素形貌或工艺需求设置第一光处理结构51的形状，进而获得合适的光处理开口的形状，在平行于显示基板的平面上，第一光处理结构51的形状可以为如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，在垂直于基底的平面内，第一光处理结构51的截面形状可以包括梯形、倒梯形或者蘑菇形(T形)等，本公开对此不作限制。

在示例性实施方式中，第一光处理结构51的第一折射率n51可以小于覆盖层52的第二折射率n52，且第一入射角θi1>全反射临界角β，全反射临界角β＝arcsin(n51/n52)。

在示例性实施方式中，光线以第一入射角θi1入射到第一光处理结构51与覆盖层52的交界面，由于第一入射角θi1大于全反射临界角β，因而入射光发生全反射，以第一反射角θo1重新进入覆盖层52，重新进入覆盖层52的光线实现向子像素中心的方向偏转，第一入射角θi1＝第一反射角θo1。这使得原本射向大角度方向的入射光线发生偏转，提升了正面出光效率的同时，使侧面出光受到影响，带来了显示装置在大视角下的视觉效果差的问题。

在示例性实施方式中，在垂直于基底的平面上，覆盖层52的厚度可以为覆盖层52远离基底10一侧表面与覆盖层52靠近基底10一侧表面之间的距离。在垂直于基底的平面上，第一光处理结构51的高度可以为第一光处理结构51远离基底10一侧表面与第一光处理结构51靠近基底10一侧表面之间的距离。可以根据第一光处理结构51的高度设置覆盖层52的厚度，本公开对此不作限制。

在示例性实施方式中，第一光处理结构51的侧壁可以是折线、弧线或波浪线等，本公开对此不作限制。

在示例性实施方式中，光线在经过光路调控层60后发生散射，使得经过光处理层50的光线向各个方向发射，增加了大角度方向的红色光线，优化了白光的色度坐标轨迹，提升了大视角下的视觉效果。

在示例性实施方式中，光路调控层60的材料可以包括无机材料，例如光路调控层60可以包括第一颗粒层，第一颗粒层的材料包括氧化硅颗粒；或者，光路调控层60可以包括第二颗粒层，第二颗粒层的材料包括氮化硅颗粒，或者，光路调控层60可以包括叠设的第一颗粒层和第二颗粒层，第一颗粒层的材料包括氧化硅颗粒，第二颗粒层的材料包括氮化硅颗粒。本公开对第一颗粒层和第二颗粒层的叠放次序不作限制。

在示例性实施方式中，光路调控层60中氧化硅颗粒或者氮化硅颗粒的粒径尺寸可以为：大于或等于30纳米且小于或等于50纳米。图6a为无机材料形成的光路调控层的扫描电镜图像。

在示例性实施方式中，在垂直于所述基底的平面内，第一颗粒层的厚度可以大于或等于1微米且小于或等于5微米，第二颗粒层的厚度可以大于或等于1微米且小于或等于5微米。第一颗粒层的厚度为第一颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离，第二颗粒层的厚度为第二颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离。

在示例性实施方式中，光路调控层60的材料可以包括金属材料，例如：光路调控层可以包括第三颗粒层，第三颗粒层的材料包括如下任意一种或多种：银颗粒、铜颗粒和铝颗粒。

在示例性实施方式中，光路调控层60中银颗粒或者铜颗粒或者铝颗粒的粒径尺寸可以大于或等于20纳米且小于或等于40纳米。图6b为金属颗粒形成的光路调控层的扫描电镜图像。

在示例性实施方式中，在垂直于所述基底的平面内，第三颗粒层的厚度可以大于或等于1微米且小于或等于3微米。第三颗粒层的厚度为第三颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离。

在示例性实施方式中，光路调控层60在基底10上的正投影可以包含红色发光区在基底10上的正投影。图7为一种示例性实施例中光路调制层和红色发光区的俯视图。如图7所示，第一方向H表示R子像素的短边方向(即红色发光区的短边方向)，第二方向V表示R子像素的长边方向(即红色发光区的长边方向)，第一方向H可以和第二方向V相交，在示例性实施方式中，第一方向H可以和第二方向V相互垂直。如图7所示，红色发光区可以设置为六边形，红色发光区沿短边方向的长度可以为H1，光路调控层60可以设置为六边形，光路调控层60沿红色发光区的短边方向的长度可以为H2，红色发光区在基底10上的正投影的边缘与光路调控层60在基底10上的正投影的边缘之间的距离可以为h，则H2-H1＝2h。通过设置光路调控层60，能够有效降低第二方向V上白光的JNCD，优化CIE(CommissionInternationale de L'Eclairage，国际照明委员会)轨迹，提升显示基板在大视角下的视觉效果。

在示例性实施方式中，5微米≤h≤15微米。

图8为本公开另一示例性实施例中显示基板的剖面示意图，示意了一个子像素的结构。在示例性实施方式中，图8为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。如图8所示，在垂直于显示基板的平面上，显示基板可以包括基底10、设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底10一侧的发光结构层30、设置在发光结构层30远离基底10一侧的封装结构层40、设置在封装结构层40远离基底10一侧的光处理层50以及设置在光处理层50远离基底10一侧的光路调控层60。图8中简略示意了发光器件32的结构。

在示例性实施方式中，驱动电路层20可以包括构成像素驱动电路的多个晶体管和存储电容。本示例性实施例中发光结构层30、光处理层50及光路调控层60与图5所示实施例的结构基本上相同，区别在于增加了设置在发光结构层30远离基底10一侧的封装结构层40。

在示例性实施方式中，封装结构层40可以包括叠设的第一子层41、第二子层42和第三子层43，第一子层41和第三子层43可以采用无机材料，第二子层42可以采用有机材料。

在示例性实施方式中，封装结构层40的第三折射率可以小于覆盖层52的第二折射率n52。

在示例性实施方式中，如图8所示，光线以第二入射角θi2入射到封装结构层40与覆盖层52的交界面，入射光线发生折射，出射光线的第二出射角θo2大于第二入射角θi2，使得发光器件32发出的光线能够射向第一光处理结构51，并在第一光处理结构51与覆盖层52的交界面处发生全反射，提升了显示基板的出光效率。

在示例性实施方式中，如图8所示，显示基板还可以包括设置在光路调控层60远离基底10的一侧的盖板70。在示例性实施方式中，盖板70可以包含偏光片结构，光路调控层60和盖板70之间可以通过光学胶连接。

在示例性实施方式中，在封装结构层40远离基底10的一侧还可以设置有触控结构层(图未示)，触控结构层可以是柔性多层覆盖表面式(Flexible Multi Layer On Cell，简称FMLOC)结构，触控结构层可以包括第一触控绝缘层、第一金属网格层、第二触控绝缘层、第二金属网格层和第三触控绝缘层，第一触控绝缘层可以位于第一金属网格层靠近基底10的一侧，第二触控绝缘层可以位于第一金属网格层远离基底10的一侧，第二金属网格层可以位于第二触控绝缘层远离基底10的一侧，第三触控绝缘层可以位于第二金属网格层远离基底10的一侧。

本公开示例性实施例所提供的显示基板，通过设置包括第一光处理结构51和覆盖层52的光处理层50，且第一光处理结构51的第一折射率n51小于覆盖层52的第二折射率n52，利用折射提高子像素的出光效率。通过在光处理层50远离基底10一侧设置光路调控层60，光线经过光路调控层60后发生散射，能够提升显示基板在大角度下的视觉效果。覆盖层52的厚度可以设置为一较小值，利于实现柔性弯折显示。

图9为本公开又一示例性实施例中显示基板的剖面示意图，示意了一个子像素的结构。在示例性实施方式中，图9为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。如图9所示，在垂直于显示基板的平面上，本公开实施例提供的显示基板可以包括基底10、设置在基底10上的驱动电路层20、设置在驱动电路层20远离基底10一侧的发光结构层30、设置在发光结构层30远离基底10一侧的封装结构层40、设置在封装结构层40远离基底10一侧的光处理层50以及设置在光处理层50远离基底10一侧的光路调控层60。图9中简略示意了发光器件32的结构。

在示例性实施方式中，本示例性实施例中驱动电路层20、发光结构层30、封装结构层40及光路调控层60与图8所示实施例的结构基本上相同，区别在于光处理层50还包括设置在覆盖层52远离基底10一侧的第二光处理结构53。

在示例性实施方式中，第二光处理结构53位置可以和像素开口的位置相对应设置。

在示例性实施方式中，第二光处理结构53在基底10上的正投影可以包含像素开口在基底10上的正投影。

在示例性实施方式中，第二光处理结构53在基底10上的正投影与对应的像素开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，第二光处理结构53在基底10上的正投影可以包含光处理开口在基底10上的正投影。

在示例性实施方式中，第二光处理结构53在基底10上的正投影与对应的光处理开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，来自发光区的光线在经过光处理层50后进入光路调控层60，从而能够增加显示基板在大视角方向的出光。在示例性实施方式中，可以根据实际像素形貌或工艺需求设置第二光处理结构53的形状，在平行于显示基板的平面上，第二光处理结构53的形状可以为如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，在垂直于基底的平面内，第二光处理结构53的截面形状可以包括梯形、倒梯形或者蘑菇形(T形)等，本公开对此不作限制。

在示例性实施方式中，第二光处理结构53的侧壁可以是折线、弧线或波浪线等，本公开对此不作限制。

在示例性实施方式中，第二光处理结构53的第四折射率n53可以等于覆盖层52的第二折射率n52。如图9所示，光线以第三入射角θi3入射到封装结构层40与覆盖层52的交界面，光线发生折射，光线的第三出射角θo3大于第三入射角θi3，使得发光器件32发出的光线能够射向第二光处理结构53，并在进入光路调控层60后发生弹性散射，增加了大视角方向的出光。

在示例性实施方式中，光路调控层60可以对应红色发光区S设置，并可以覆盖第二光处理结构53与覆盖层52。如图9所示，在垂直于基底的平面内，第二光处理结构53的截面形状可以为梯形，光路调控层60覆盖第二光处理结构53部分的截面形状相应的也可以呈现为梯形，可以根据第二光处理结构53的截面形状设置光路调控层60的形状，本公开对此不作限制。光路调控层60的材料、尺寸等相关参数设置可以参见上述实施例中的描述。

在示例性实施方式中，如图9所示，显示基板还可以包括设置在光路调控层60远离基底10的一侧的盖板70。在示例性实施方式中，盖板70可以包含偏光片结构，光路调控层60和盖板70之间可以通过光学胶71连接。

在示例性实施方式中，在封装结构层40远离基底10的一侧还可以设置有触控结构层(图未示)，触控结构层可以是柔性多层覆盖表面式(Flexible Multi Layer On Cell，简称FMLOC)结构，触控结构层可以包括第一触控绝缘层、第一金属网格层、第二触控绝缘层、第二金属网格层和第三触控绝缘层，第一触控绝缘层可以位于第一金属网格层靠近基底10的一侧，第二触控绝缘层可以位于第一金属网格层远离基底10的一侧，第二金属网格层可以位于第二触控绝缘层远离基底10的一侧，第三触控绝缘层可以位于第二金属网格层远离基底10的一侧。

下面通过对光学曲线进行分析，对本公开实施例的方案提升视觉效果情况进行说明。

图10a为图8所示结构的显示基板设置光路调控层前后白光的CIE轨迹图。图10a为1931色度坐标，横坐标Wx表示白光的红色分量，纵坐标Wy表示白光的绿色分量，曲线1表示图8所示结构中不设置光路调控层的显示基板，曲线2表示图8所示结构的显示基板，曲线1和曲线2各自代表的显示基板的区别仅在于是否设置光路调控层。图10a中，位于最内侧的虚线圆环a表示JNCD为3.0，居中的虚线圆环b表示JNCD为4.5，位于最外围的虚线圆环c表示JNCD为5.2。从图10a中可以看出，曲线1相比于曲线2向发绿的方向移动，并且，在不设置光路调控层的显示基板的曲线1中，白光的CIE轨迹与虚线圆环b相交，JNCD值较大，而在设置了光路调控层的显示基板的曲线2中，白光的CIE轨迹大部分位于虚线圆环a以内，另外的小部分CIE轨迹也是位于虚线圆环a附近，JNCD值较小。可见，通过在显示基板中设置光路调控层，能够有效改善显示基板的色坐标轨迹，降低JNCD值，提升显示效果。

图10b为图8所示结构的显示基板设置光路调控层前后白光的色偏曲线图。图10b中横坐标表示视角(View Angle)，单位为度(deg)，纵坐标表示JNCD值。图10b中曲线1表示图8所示结构中不设置光路调控层的显示基板，图10b中曲线2表示图8所示结构的显示基板，曲线1和曲线2各自代表的显示基板的区别仅在于是否设置光路调控层。从图10b中可以看出，相比于不设置光路调控层的显示基板的曲线1，设置了光路调控层的显示基板的曲线2的JNCD值得到了明显的降低。可见，通过在显示基板中设置光路调控层，能够有效降低白光的视角JNCD，提升大视角下的显示效果。

图11a为图9所示结构的显示基板设置光路调控层前后白光的CIE轨迹图。图11a为1931色度坐标，横坐标Wx表示白光的红色分量，纵坐标Wy表示白光的绿色分量，曲线3表示图9所示结构中不设置光路调控层的显示基板，曲线4表示图9所示结构的显示基板，曲线3和曲线4各自代表的显示基板的区别仅在于是否设置光路调控层。图11a中，位于最内侧的虚线圆环a表示JNCD为3.0，居中的虚线圆环b表示JNCD为4.5，位于最外围的虚线圆环c表示JNCD为5.2。从图11a中可以看出，曲线3相比于曲线4向发绿的方向移动，并且，在不设置光路调控层的显示基板的曲线3中，白光的CIE轨迹大部分位于虚线圆环c外围，JNCD值较大，而在设置了光路调控层的显示基板的曲线4中，白光的CIE轨迹大部分位于虚线圆环c以内，JNCD值较小。可见，通过在显示基板中设置光路调控层，能够有效改善显示基板的色坐标轨迹，降低JNCD值，提升显示效果。

图11b为图9所示结构的显示基板设置光路调控层前后白光的色偏曲线图。图11b中横坐标表示视角(View Angle)，单位为度(deg)，纵坐标表示JNCD值。图11b中曲线3表示图9所示结构中不设置光路调控层的显示基板，图11b中曲线4表示图9所示结构的显示基板，曲线3和曲线4各自代表的显示基板的区别仅在于是否设置光路调控层。从图11b中可以看出，相比于不设置光路调控层的显示基板的曲线3，设置了光路调控层的显示基板的曲线4的JNCD值得到了明显的降低。可见，通过在显示基板中设置光路调控层，能够有效降低白光的视角JNCD，提升大视角下的显示效果。

本公开实施例还提供了一种显示装置，包括上述任一实施例所述的显示基板。显示装置可以为：OLED显示器、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，本公开实施例并不以此为限。

本公开实施例还提供了一种显示基板的制备方法，所述方法包括：在基底上形成发光结构层，所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口；在所述发光结构层远离所述基底一侧形成光处理层；在所述光处理层远离所述基底一侧形成光路调控层，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠，所述光路调控层被配置为使透过所述光路调控层的光线发生散射。

下面通过显示基板制备过程的示例说明本公开显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。

在示例性实施方式中，显示基板的制备过程可以包括如下步骤。

(1)形成驱动电路层图案。在示例性实施方式中，形成驱动电路层图案可以包括：

在基底10上依次沉积第一绝缘薄膜和半导体薄膜，通过图案化工艺对半导体薄膜进行图案化，形成覆盖基底的第一绝缘层，以及设置在第一绝缘层上的半导体层图案，每个子像素的半导体层图案可以至少包括多个有源层。

随后，依次沉积第二绝缘薄膜和第一导电薄膜，通过图案化工艺对第一导电薄膜进行图案化，形成覆盖半导体层图案的第二绝缘层，以及设置在第二绝缘层上的第一导电层图案，每个子像素的第一导电层图案可以至少包括多个栅电极和第一极板。

随后，依次沉积第三绝缘薄膜和第二导电薄膜，通过图案化工艺对第二导电薄膜进行图案化，形成覆盖第一导电层的第三绝缘层，以及设置在第三绝缘层上的第二导电层图案，每个子像素的第二导电层图案可以至少包括第二极板，第二极板在基底上的正投影与第一极板在基底上的正投影至少部分交叠。

随后，沉积第四绝缘薄膜，通过图案化工艺对第四绝缘薄膜进行图案化，形成覆盖第二导电层图案第四绝缘层图案，每个子像素的第四绝缘层上形成两个有源过孔，两个有源过孔分别暴露出有源层的两端。

随后，沉积第三导电薄膜，通过图案化工艺对第三导电薄膜进行图案化，在第四绝缘层上形成第三导电层图案，第三导电层图案至少包括：位于每个子像素的源电极和漏电极，源电极和漏电极分别通过有源过孔与有源层连接。

随后，在形成前述图案的基底上涂覆平坦薄膜，通过图案化工艺对平坦薄膜进行图案化，形成覆盖第三导电层图案平坦层图案，每个子像素的平坦层上形成有至少一个连接过孔，连接过孔暴露出漏电极的表面。

至此，制备完成驱动电路层20图案，如图12所示，图12为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。在示例性实施方式中，每个子像素的驱动电路层20可以包括构成像素驱动电路的多个晶体管和存储电容，图12中仅以像素驱动电路包括一个晶体管101A和存储电容101B作为示例。

在示例性实施方式中，晶体管101A可以包括有源层、栅电极、源电极和漏电极，存储电容101B可以包括第一极板和第二极板。在示例性实施方式中，晶体管101A可以是像素驱动电路中的驱动晶体管，驱动晶体管可以是薄膜晶体管(Thin Film Transistor，简称TFT)。

在示例性实施方式中，基底可以是刚性基底，或者可以是柔性基底。刚性基底可以采用玻璃或石英等材料，柔性基底可以采用聚酰亚胺(PI)等材料，柔性基底可以是单层结构，或者可以是无机材料层和柔性材料层构成的叠层结构，本公开在此不做限定。

在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层可以称为缓冲(Buffer)层，第二绝缘层和第三绝缘层可以称为(GI)层，第四绝缘层可以称为层间绝缘(ILD)层。第一导电层、第二导电层和第三导电层可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。平坦层可以采用有机材料，如树脂等。半导体层可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管，本公开在此不做限定。

(2)形成发光结构层图案。在示例性实施方式中，形成发光结构层图案可以包括：

在形成前述图案的基底上沉积第四导电薄膜，通过图案化工艺对第四导电薄膜进行图案化，形成阳极电极层图案，每个子像素的阳极电极层图案至少可以包括阳极301，阳极301通过连接过孔与晶体管101A的漏电极连接。

随后，在形成前述图案的基底上涂覆像素定义薄膜，通过图案化工艺对像素定义薄膜进行图案化，形成像素定义层31，每个子像素的像素定义层设置有像素开口，像素开口内的像素定义薄膜被去掉，暴露阳极301的表面。

随后，在形成前述图案的基底上，通过蒸镀方式或喷墨打印方式形成位于每个子像素的有机发光层302，有机发光层302通过像素开口与阳极301连接。

随后，在形成前述图案的基底上，通过开放式掩膜版的蒸镀方式形成阴极303图案，整面结构的阴极303与有机发光层302连接，实现了有机发光层303同时与阳极301和阴极303连接。

至此，制备完成发光结构层30图案，如图13所示，图13为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。

在示例性实施方式中，第四导电薄膜可以采用金属材料、透明导电材料或者金属材料和透明导电材料的多层复合结构，金属材料可以包括银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，透明导电材料可以包括氧化铟锡(ITO)或氧化铟锌(IZO)，多层复合结构可以是ITO/Al/ITO等。

在示例性实施方式中，像素定义薄膜的材料可以包括聚酰亚胺或亚克力等。在示例性实施方式中，可以采用半色调(Half Tone Mask)掩膜板的图案化工艺，在形成像素定义层图案时形成隔垫柱图案，隔垫柱可以设置在像素开口的外侧，隔垫柱被配置为在后续蒸镀工艺中支撑精细金属掩模版，本公开在此不做限定。

在示例性实施方式中，有机发光层可以包括发光层(EML)，以及如下任意一种或多种：空穴注入层(HIL)、空穴传输层(HTL)、电子阻挡层(EBL)、空穴阻挡层(HBL)、电子传输层(ETL)和电子注入层(EIL)。

在示例性实施方式中，制备有机发光层可以采用如下方式：首先采用开放式掩膜版(Open Mask，简称OPM)的蒸镀工艺或者采用喷墨打印工艺依次形成空穴注入层、空穴传输层和电子阻挡层，在显示基板上形成空穴注入层、空穴传输层和电子阻挡层的共通层。随后采用精细金属掩模版(Fine Metal Mask，简称FMM)的蒸镀工艺或者采用喷墨打印工艺，在不同的子像素形成不同的发光层，相邻子像素的发光层可以有少量的交叠(例如，交叠部分占各自发光层图案的面积小于10％)，或者可以是隔离的。随后采用开放式掩膜版的蒸镀工艺或者采用喷墨打印工艺依次形成空穴阻挡层、电子传输层和电子注入层，在显示基板上形成空穴阻挡层、电子传输层和电子注入层的共通层。

在示例性实施方式中，有机发光层中可以包括微腔调节层，使得阴极和阳极之间有机发光层的厚度满足微腔长度的设计。在一些示例性实施方式中，可以采用空穴传输层、电子阻挡层、空穴阻挡层或电子传输层作为微腔调节层，本公开在此不做限定。

在示例性实施方式中，发光层可以包括主体(Host)材料和掺杂在主体材料中的客体(Dopant)材料，发光层客体材料的掺杂比例为1％至20％。在该掺杂比例范围内，一方面发光层主体材料可将激子能量有效转移给发光层客体材料来激发发光层客体材料发光，另一方面发光层主体材料对发光层客体材料进行了“稀释”，有效改善了发光层客体材料分子间相互碰撞、以及能量间相互碰撞引起的荧光淬灭，提高了发光效率和器件寿命。在示例性实施方式中，掺杂比例是指客体材料的质量与发光层的质量之比，即质量百分比。在示例性实施方式中，可以通过多源蒸镀工艺共同蒸镀主体材料和客体材料，使主体材料和客体材料均匀分散在发光层中，可以在蒸镀过程中通过控制客体材料的蒸镀速率来调控掺杂比例，或者通过控制主体材料和客体材料的蒸镀速率比来调控掺杂比例。在示例性实施方式中，发光层的厚度可以约为10nm至50nm。

在示例性实施方式中，空穴注入层可以采用无机的氧化物，如钼氧化物、钛氧化物、钒氧化物、铼氧化物、钌氧化物、铬氧化物、锆氧化物、铪氧化物、钽氧化物、银氧化物、钨氧化物或锰氧化物，或者可以采用强吸电子体系的p型掺杂剂和空穴传输材料的掺杂物，空穴注入层的厚度可以约为5nm至20nm。

在示例性实施方式中，在示例性实施方式中，空穴传输层可以采用空穴迁移率较高的材料，如芳胺类化合物，其取代基团可以是咔唑、甲基芴、螺芴、二苯并噻吩或呋喃等，空穴传输层的厚度可以约为40nm至150nm。

在示例性实施方式中，空穴阻挡层和电子传输层可以采用芳族杂环化合物，例如苯并咪唑衍生物、咪唑并吡啶衍生物、苯并咪唑并菲啶衍生物等咪唑衍生物；嘧啶衍生物、三嗪衍生物等嗪衍生物；喹啉衍生物、异喹啉衍生物、菲咯啉衍生物等包含含氮六元环结构的化合物(也包括在杂环上具有氧化膦系的取代基的化合物)等。在示例性实施方式中，空穴阻挡层的厚度可以约为5nm至15nm，电子传输层的厚度可以约为20nm至50nm。

在示例性实施方式中，电子注入层可以采用碱金属或者金属，例如氟化锂(LiF)、镱(Yb)、镁(Mg)或钙(Ca)等材料，或者这些碱金属或者金属的化合物等，电子注入层的厚度可以约为0.5nm至2nm。

在示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或多种，或采用上述金属中任意一种或多种制成的合金。

在一些可能的示例性实施方式中，可以在形成阴极图案后形成光学耦合层图案，光学耦合层设置在阴极上，光学耦合层的折射率可以大于阴极的折射率，有利于光取出并增加出光效率，光学耦合层的材料可以采用有机材料，或者采用无机材料，或者采用有机材料和无机材料，可以是单层、多层或复合层，本公开在此不做限定。

(3)形成封装结构层图案。在示例性实施方式中，形成封装结构层图案可以包括：

在形成前述图案的基底上，先利用开放式掩膜板采用沉积方式沉积第一封装薄膜，形成第一子层图案，随后利用开放式掩膜板采用喷墨打印工艺打印第二封装材料，形成第二子层图案，随后利用开放式掩膜板采用沉积方式沉积第三封装薄膜，形成第三子层图案。至此，制备完成封装层图案。封装层40也可以采用其它的结构，本公开在此不做限定。

在示例性实施例中，第一封装薄膜和第三封装薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，可以保证外界水氧无法进入发光结构层，沉积方式可以采用化学气相沉积(CVD)或者原子层沉积(ALD)等方式。第二封装薄膜可以采用有机材料，如树脂等，起到包覆显示基板各个膜层的作用，以提高结构稳定性和平坦性。

至此，制备完成封装结构层图案，如图14所示，图14为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。

(4)形成光处理层图案。在示例性实施方式中，形成光处理层图案可以包括：

在形成前述图案的基底上涂覆第一光学胶，通过光刻工艺形成第一光处理结构51，第一光处理结构51之间的第一光学胶被去掉，形成光处理开口。在示例性实施方式中，可以在光学胶中进行掺杂，以获得具有第一折射率的第一光学胶。

随后沉积第一光学薄膜，对第一光学薄膜进行图案化，形成覆盖多个第一光处理结构51的覆盖层52以及第二光处理结构53。或者，沉积第一光学薄膜，形成覆盖多个第一光处理结构51的覆盖层52，随后沉积第二光学薄膜，对第二光学薄膜进行图案化，形成第二光处理结构53。

在示例性实施例中，第一光学薄膜、第二光学薄膜和第三光学薄膜可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或多种，可以是单层、多层或复合层，沉积方式可以采用化学气相沉积(CVD)或者原子层沉积(ALD)等方式。

至此，制备完成光处理层50图案，如图15所示，图15为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。

在示例性实施方式中，光处理层50可以包括设置在发光结构层30远离基底10一侧的多个第一光处理结构51和设置在第一光处理结构51远离基底10一侧的覆盖层52，第一光处理结构51的第一折射率n51小于覆盖层52的第二折射率n52，相邻第一光处理结构51之间形成光处理开口，光处理开口在基底10上的正投影与像素开口在基底10上的正投影至少部分交叠。在其它实施方式中，光处理层50可以采用其他效率提升结构。

在示例性实施方式中，光处理开口在基底10上的正投影可以包含像素开口在基底10上的正投影。

在示例性实施方式中，光处理开口在基底10上的正投影与像素开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，来自发光区的光线在经过光处理层50后向发光区中心的方向偏转，能够提高子像素的出光效率。在示例性实施方式中，发光区中心可以是发光区的几何中心。在示例性实施方式中，可以根据实际像素形貌或工艺需求设置第一光处理结构51的形状，进而获得合适的光处理开口的形状，在平行于显示基板的平面上，第一光处理结构51的形状可以为如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，在垂直于基底的平面内，第一光处理结构51的截面形状可以包括梯形、倒梯形或者蘑菇形(T形)等，本公开对此不作限制。

在示例性实施方式中，第一光处理结构51的第一折射率n51可以小于覆盖层52的第二折射率n52，且第一入射角θi1>全反射临界角β，全反射临界角β＝arcsin(n51/n52)。

在示例性实施方式中，光线以第一入射角θi1入射到第一光处理结构51与覆盖层52的交界面，由于第一入射角θi1大于全反射临界角β，因而入射光发生全反射，以第一反射角θo1重新进入覆盖层52，重新进入覆盖层52的光线实现向子像素中心的方向偏转，第一入射角θi1＝第一反射角θo1。这使得原本射向大角度方向的入射光线发生偏转，提升了正面出光效率的同时，使侧面出光受到影响，带来了显示装置在大视角下的视觉效果差的问题。

在示例性实施方式中，覆盖层52远离基底10一侧的表面可以为平坦化表面。

在示例性实施方式中，在垂直于基底的平面上，覆盖层52的厚度可以为覆盖层52远离基底10一侧表面与覆盖层52靠近基底10一侧表面之间的距离。在垂直于基底的平面上，第一光处理结构51的高度可以为第一光处理结构51远离基底10一侧表面与第一光处理结构51靠近基底10一侧表面之间的距离。可以根据第一光处理结构51的高度设置覆盖层52的厚度，本公开对此不作限制。

在示例性实施方式中，第一光处理结构51的侧壁可以是折线、弧线或波浪线等，本公开对此不作限制。

在示例性实施方式中，第二光处理结构53位置可以和像素开口的位置相对应设置。

在示例性实施方式中，第二光处理结构53在基底10上的正投影可以包含像素开口在基底10上的正投影。

在示例性实施方式中，第二光处理结构53在基底10上的正投影与对应的像素开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，第二光处理结构53在基底10上的正投影可以包含光处理开口在基底10上的正投影。

在示例性实施方式中，第二光处理结构53在基底10上的正投影与对应的光处理开口在基底10上的正投影可以基本上重合。

在示例性实施方式中，来自发光区的光线在经过光处理层50后进入光路调控层60，从而能够增加显示基板在大视角方向的出光。在示例性实施方式中，可以根据实际像素形貌或工艺需求设置第二光处理结构53的形状，在平行于显示基板的平面上，第二光处理结构53的形状可以为如下任意一种或多种：三角形、矩形、五边形、六边形、圆形和椭圆形，在垂直于基底的平面内，第二光处理结构53的截面形状可以包括梯形、倒梯形或者蘑菇形(T形)等，本公开对此不作限制。

在示例性实施方式中，第二光处理结构53的侧壁可以是折线、弧线或波浪线等，本公开对此不作限制。

在示例性实施方式中，第二光处理结构53的第四折射率n53可以等于覆盖层52的第二折射率n52。如图9所示，光线以第三入射角θi3入射到封装结构层40与覆盖层52的交界面，光线发生折射，光线的第三出射角θo3大于第三入射角θi3，使得发光器件32发出的光线能够射向第二光处理结构53，并在进入光路调控层60后发生弹性散射，增加了大视角方向的出光。

(6)形成光路调控层图案。在示例性实施方式中，形成光路调控层图案可以包括：

在形成前述图案的基底上，采用PECVD工艺沉积第一无机薄膜，通过刻蚀工艺对第一无机薄膜进行图案化，形成与红色发光区对应设置的光路调控层60。或者，在形成前述图案的基底上，采用精细金属掩膜版，利用磁控溅射工艺沉积第一金属，形成与红色发光区对应设置的光路调控层60。

至此，制备完成光路调控层60图案，如图16所示，图16为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。在示例性实施方式中，光线在经过光路调控层60后发生弹性散射，使得经过光处理层50的光线向各个方向发射，增加了大角度方向的红色光线，优化了白光的色度坐标轨迹，提升了大视角下的视觉效果。

在示例性实施方式中，光路调控层60的材料可以包括无机材料，例如光路调控层60可以包括第一颗粒层，第一颗粒层的材料包括氧化硅颗粒；或者，光路调控层60可以包括第二颗粒层，第二颗粒层的材料包括氮化硅颗粒，或者，光路调控层60可以包括叠设的第一颗粒层和第二颗粒层，第一颗粒层的材料包括氧化硅颗粒，第二颗粒层的材料包括氮化硅颗粒。本公开对第一颗粒层和第二颗粒层的叠放次序不作限制。。

在示例性实施方式中，光路调控层60中氧化硅颗粒或者氮化硅颗粒的粒径尺寸可以为：大于或等于30纳米且小于或等于50纳米。

在示例性实施方式中，在垂直于所述基底的平面内，第一颗粒层的厚度可以大于或等于1微米且小于或等于5微米，第二颗粒层的厚度可以大于或等于1微米且小于或等于5微米。第一颗粒层的厚度为第一颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离，第二颗粒层的厚度为第二颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离。

在示例性实施方式中，光路调控层60的材料可以包括金属材料，例如：光路调控层可以包括第三颗粒层，第三颗粒层的材料包括如下任意一种或多种：银颗粒、铜颗粒和铝颗粒。

在示例性实施方式中，光路调控层60中金属颗粒的粒径尺寸可以为：大于或等于20纳米且小于或等于40纳米。

在示例性实施方式中，在垂直于所述基底的平面内，第三颗粒层的厚度可以大于或等于1微米且小于或等于3微米。第三颗粒层的厚度为第三颗粒层靠近基底10的一侧与远离基底10的一侧之间的距离。

在示例性实施方式中，光路调控层60在基底10上的正投影与像素开口在基底10上的正投影至少部分交叠。

在示例性实施方式中，光路调控层60在基底10上的正投影包含像素开口在基底10上的正投影。

在示例性实施方式中，光路调控层60在基底10上的正投影可以包含红色发光区在基底10上的正投影。

在示例性实施方式中，光路调控层60在基底10上的正投影与红色发光区在基底10上的正投影可以基本上重合。

在示例性实施方式中，光路调控层60在基底10上的正投影可以包含红色发光区在基底10上的正投影。如图7所示，红色发光区可以设置为六边形，红色发光区沿短边方向的长度可以为H1，光路调控层60可以设置为六边形，光路调控层60沿红色发光区的短边方向的长度可以为H2，红色发光区在基底10上的正投影的边缘与光路调控层60在基底10上的正投影的边缘之间的距离可以为h，则H2-H1＝2h。通过设置光路调控层60，能够有效降低第二方向V上白光的JNCD，优化CIE(Commission Internationale de L'Eclairage，国际照明委员会)轨迹，提升显示基板在大视角下的视觉效果。

在示例性实施方式中，5微米≤h≤15微米。

(7)形成盖板70。在示例性实施方式中，形成盖板70可以包括：

在形成前述图案的基底上涂覆光学胶71，随后将盖板70覆盖在涂覆好的光学胶71上，形成盖板70。在示例性实施方式中，盖板70可以包含偏光片结构。

至此，制备完成盖板70图案，如图17所示，图17为图4b中A-A向的剖视图，示意了像素短边方向的剖视图。

经上述制备后，得到的显示基板的结构如图17所示。显示基板还可以包括其它膜层结构，例如触控结构层、保护层等结构，可以根据实际需要进行制备，这里不再赘述。

本公开示例性实施例所示结构及其制备过程仅仅是一种示例性说明。实际实施时，可以根据实际需要变更相应结构以及增加或减少构图工艺，本公开在此不做限定。

虽然本发明所揭露的实施方式如上，但所述的内容仅为便于理解本发明而采用的实施方式，并非用以限定本发明。任何本发明所属领域内的技术人员，在不脱离本发明所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本发明的专利保护范围，仍须以所附的权利要求书所界定的范围为准。

Claims (10)

1.一种显示基板，其特征在于，包括：基底、设置在所述基底上的发光结构层、设置在所述发光结构层远离所述基底一侧的光处理层以及设置在所述光处理层远离所述基底一侧的光路调控层，所述光路调控层被配置为使透过所述光路调控层的光线发生散射；

所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠。

2.根据权利要求1所述的显示基板，其特征在于，所述光路调控层在所述基底上的正投影包含所述像素开口在所述基底上的正投影。

3.根据权利要求1所述的显示基板，其特征在于，所述光路调控层包括第一颗粒层，所述第一颗粒层的材料包括氧化硅颗粒；或者，所述光路调控层包括第二颗粒层，所述第二颗粒层的材料包括氮化硅颗粒，或者，所述光路调控层包括叠设的第一颗粒层和第二颗粒层，所述第一颗粒层的材料包括氧化硅颗粒，所述第二颗粒层的材料包括氮化硅颗粒。

4.根据权利要求1所述的显示基板，其特征在于，所述光路调控层包括第三颗粒层，所述第三颗粒层的材料包括如下任意一种或多种：银颗粒、铜颗粒和铝颗粒。

5.根据权利要求1至4任一项所述的显示基板，其特征在于，所述多个像素开口形成多个发光区，所述多个发光区至少包括红色发光区，所述光路调控层在所述基底上的正投影包含所述红色发光区在所述基底上的正投影。

6.根据权利要求1至4任一项所述的显示基板，其特征在于，所述光处理层包括多个第一光处理结构和设置在所述第一光处理结构远离所述基底一侧的覆盖层，所述第一光处理结构的折射率小于所述覆盖层的折射率；相邻的第一光处理结构之间形成光处理开口，所述光处理开口在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠。

7.根据权利要求6所述的显示基板，其特征在于，所述光处理层还包括设置在所述覆盖层远离所述基底一侧的第二光处理结构，所述第二光处理结构在所述基底上的正投影与所述像素开口在基底上的正投影至少部分交叠，所述第二光处理结构的折射率与所述覆盖层的折射率相等。

8.根据权利要求6所述的显示基板，其特征在于，所述显示基板还包括设置在所述发光结构层远离所述基底一侧的封装结构层，所述封装结构层的折射率小于所述覆盖层的折射率。

9.一种显示装置，其特征在于，包括如权利要求1至8中任意一项所述的显示基板。

10.一种显示基板的制备方法，其特征在于，所述方法包括：在基底上形成发光结构层，所述发光结构层包括像素定义层，所述像素定义层包括多个像素开口；

在所述发光结构层远离所述基底一侧形成光处理层；

在所述光处理层远离所述基底一侧形成光路调控层，所述光路调控层在所述基底上的正投影与所述像素开口在所述基底上的正投影至少部分交叠，所述光路调控层被配置为使透过所述光路调控层的光线发生散射。

Images