CN114220839B - 显示面板 - Google Patents

Abstract

本申请公开一种显示面板。显示面板包括多个子像素，每个子像素包含一个驱动电路，所述驱动电路包括发光器件、驱动晶体管、第一晶体管、第一电容、第二晶体管和第三晶体管。通过第一晶体管的漏极与所述驱动晶体管的栅极电性连接，所述第三晶体管的源极与所述第一晶体管的源极电性连接，而且第一晶体管为氧化物薄膜晶体管，在第一晶体管关闭后打开发光器件开始发光，而第一晶体管关闭后利用氧化物薄膜晶体管的低漏电特性在一帧时间内抑制驱动晶体管的栅极电位变化，提高驱动晶体管的栅极的电位稳定性，进而保证发光器件的发光均匀性，因此通过氧化物薄膜晶体管控制漏电，实现高画质显示，低频低功耗的效果。

Description

显示面板

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板。

背景技术

随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求越来越高，尤其是智能手机领域，超高频驱动显示，低功耗驱动显示，以及低频驱动显示都是现阶段和未来的发展需求方向。

P-沟道金属氧化物半导体场效应晶体管(PMOS)广泛用作显示装置的晶体管，手机领域广泛应用低温多晶硅(LTPS)。然而，LTPS存在一个致命弱点就是漏电流较大，尤其是在低频显示时闪烁(flicker)严重。

有鉴于此，现有技术需要改进。

发明内容

本申请提供一种显示面板，以实现超低频和超低功耗显示的像素电路设计。

本申请提供一种显示面板，其包括多个子像素，每个子像素包含一个驱动电路，所述驱动电路包括：

发光器件和驱动晶体管，所述发光器件和所述驱动晶体管串接于第一电源电压与第二电源电压之间；

第一晶体管，所述第一晶体管的栅极接入第一控制信号，所述第一晶体管的漏极与所述驱动晶体管的栅极电性连接，其中，所述第一晶体管为氧化物薄膜晶体管；

第一电容，所述第一电容的一端与所述驱动晶体管的栅极电性连接，所述第一电容的另一端接入所述第一电源电压；

第二晶体管，所述第二晶体管的栅极接入第二控制信号，所述第二晶体管的源极与所述第一晶体管的源极电性连接，所述第二晶体管的漏极与所述驱动晶体管的漏极电性连接；

第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极接入第一复位信号，所述第三晶体管的漏极与第一晶体管的源极电性连接。

可选的，在本申请一些实施例中，所述第一晶体管为P型晶体管或N型晶体管。

可选的，在本申请一些实施例中，所述驱动晶体管、第二晶体管和第三晶体管为低温多晶硅薄膜晶体管。

可选的，在本申请一些实施例中，所述驱动电路还包括第四晶体管；所述第四晶体管的栅极接入所述第二控制信号，所述第四晶体管的源极接入所述数据信号，所述第四晶体管的漏极与所述驱动晶体管的源极电性连接。

可选的，在本申请一些实施例中，所述第四晶体管为低温多晶硅薄膜晶体管。

可选的，在本申请一些实施例中，所述驱动电路还包括第五晶体管和第六晶体管；所述第五晶体管的栅极和所述第六晶体管的栅极均接入发光控制信号，所述第五晶体管的源极接入所述第一电源电压，所述第五晶体管的漏极与所述驱动晶体管的源极电性连接；所述第六晶体管的漏极与所述发光器件的阳极电性连接，所述第六晶体管的源极与所述驱动晶体管的漏极电性连接。

可选的，在本申请一些实施例中，所述第二晶体管和所述第六晶体管为单栅极结构。

可选的，在本申请一些实施例中，所述第五晶体管和第六晶体管为低温多晶硅薄膜晶体管。

可选的，在本申请一些实施例中，所述驱动电路还包括第七晶体管，所述第七晶体管的栅极接入所述第二控制信号，所述第七晶体管的源极接入第二复位信号，所述第七晶体管的漏极与所述发光器件的阳极电性连接。

可选的，在本申请一些实施例中，所述第七晶体管为低温多晶硅薄膜晶体管。

可选的，在本申请一些实施例中，所述第一控制信号为所述发光控制信号。

可选的，在本申请一些实施例中，所述驱动电路还包括第二电容，所述第二电容的一端与所述驱动晶体管的栅极电性连接，所述第二电容的另一端接入所述第二控制信号。

可选的，在本申请一些实施例中，所述第一电源电压的电位大于第二电源电压的电位。

可选的，在本申请一些实施例中，所述发光器件为有机发光二极管。

可选的，在本申请一些实施例中，所述的多个子像素的驱动电路排布成阵列，其中相邻的两列子像素的驱动电路采用镜像对称结构设置。

可选的，在本申请一些实施例中，显示面板还包括：

第一导电沟道层，所述第一导电沟道层包括多晶硅有源层以及第一电容的第一极板；

第一金属层，所述第一金属层包括多晶硅薄膜晶体管的栅电极以及第一电容的第二极板；

第二金属层，所述第二金属层包括氧化物薄膜晶体管的栅电极；

第三金属层，所述第三金属层包括所述多晶硅薄膜晶体管的源极及漏极，以及所述氧化物薄膜晶体管的源极及漏极；

第二导电沟道层，所述第二导电沟道层包括氧化物半导体有源层。

可选的，在本申请一些实施例中，位于同一行的子像素按照先后顺序依次划分为多对子像素，所述每对子像素具有共同边界，

在所述第二导电沟道层中，所述每对子像素中的第一晶体管的有源层相对向设置并靠近所述每对子像素的共同边界，且所述每对子像素中的第一晶体管的有源层与所述每对子像素的共同边相平行。

可选的，在本申请一些实施例中，所述第一金属层还包括第二电容的第一极板，所述第二导电沟道层还包括第二电容的第二极板。

可选的，在本申请一些实施例中，位于同一行的子像素按照先后顺序依次划分为多对子像素，所述每对子像素具有共同边界；

在所述第二导电沟道层中，所述第二电容的第二极板和所述第一晶体管的有源层位于同一轴线方向上，且所述每对子像素中的第二电容相对向设置并靠近所述每对子像素的共同边界。

本申请提供一种显示面板。显示面板包括多个子像素，每个子像素包含一个驱动电路，所述驱动电路发光器件、驱动晶体管、第一晶体管、第一电容、第二晶体管和第三晶体管。通过第一晶体管的漏极与所述驱动晶体管的栅极电性连接，所述第三晶体管的源极与所述第一晶体管的源极电性连接，而且第一晶体管为氧化物薄膜晶体管，在第一晶体管关闭后打开发光器件开始发光，而第一晶体管关闭后利用氧化物薄膜晶体管的低漏电特性在一帧时间内抑制驱动晶体管的栅极电位变化，提高驱动晶体管的栅极的电位稳定性，进而保证发光器件的发光均匀性，因此通过氧化物薄膜晶体管控制漏电，实现高画质显示，低频低功耗的效果。由此，当显示面板在低显示频率下工作时，一帧画面显示周期内的显示更均匀，从而避免出现闪烁。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请提供的显示面板的第一驱动电路结构示意图；

图2为图1所述的显示面板的时序图；

图3为本申请提供的显示面板的第二驱动电路结构示意图；

图4为图3所述的显示面板的时序图；

图5为本申请提供的显示面板的第三驱动电路结构示意图；

图6为图5所述的显示面板的时序图；

图7为本申请提供的显示面板的子像素的对称结构示意图；

图8为本申请提供的显示面板的子像素的第三金属层的对称结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个特征，因此不能理解为对本申请的限制。

本申请所有实施例中采用的晶体管可以为薄膜晶体管或场效应管或其他特性相同的器件，由于这里采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。在本申请实施例中，为区分晶体管除栅极之外的两极，将其中一极称为源极，另一极称为漏极。按附图中的形态规定开关晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。此外本申请实施例所采用的晶体管可以包括P型晶体管和/或N型晶体管两种，其中，P型晶体管在栅极为低电平时导通，在栅极为高电平时截止，N型晶体管为在栅极为高电平时导通，在栅极为低电平时截止。按附图中的形态规定晶体管的中间端为栅极、信号输入端为源极、输出端为漏极。

本申请提供一种显示面板，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。

需要说明的是，由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。请参阅图1，图1是本申请提供的显示面板的第一驱动电路结构示意图。本申请提供一种显示面板，其包括多个子像素，每个子像素包含一个驱动电路100，驱动电路100包括发光器件D、驱动晶体管Td、写入模块101、补偿模块102、发光控制模块103以及第一复位模块104。需要说明的是，发光器件D可以为迷你发光二极管、微型发光二极管或有机发光二极管。

其中，发光器件D和驱动晶体管Td串接于第一电源电压VDD与第二电源电压VSS之间。驱动晶体管Td的源极以及漏极串接于第一电源电压与第二电源电压之间。

写入模块101接入第二控制信号S2(n)和数据信号Da，并电性连接于驱动晶体管Td的源极。写入模块101用于在第二控制信号S2(n)的控制下，将数据信号Da写入驱动晶体管Td的源极。

补偿模块102接入第一控制信号S1(n)和第一电源电压VDD，并电性连接于驱动晶体管Td的漏极以及驱动晶体管Td的栅极。补偿模块102用于在第一控制信号S1(n)的控制下，对驱动晶体管Td的阈值电压进行补偿。具体地，补偿模块102包括第一晶体管T1、第二晶体管T2和第一电容C1；第一晶体管T1的栅极接入第一控制信号S1(n)，第一晶体管T1的漏极以及第一电容C1的一端均与驱动晶体管Td的栅极电性连接，第二晶体管T2的栅极接入第二控制信号S2(n)，所述第二晶体管T2的源极与所述第一晶体管T1的源极电性连接，所述第二晶体管T2的漏极与所述驱动晶体管Td的漏极电性连接，第一电容C1的另一端接入第一电源电压VDD，第一晶体管T1为氧化物薄膜晶体管。当然，可以理解地，补偿模块102还可以采用多个晶体管和一个电容串联形成。

发光控制模块103接入发光控制信号EM，并串接于发光回路。发光控制模块103用于在发光控制信号EM的控制下，控制发光回路导通或者截止。需要说明的是，本申请只需保证发光控制模块103以及发光器件D串接于发光回路即可。图1所示的显示面板仅仅示意出发光控制模块103以及发光器件D的一种具体位置。也即，发光控制模块103以及发光器件D可以串接在发光回路上的任意位置。

第一复位模块104接入第三控制信号S1(n-1)和第一复位信号V1，并电性连接于第一晶体管T1的源极，第一复位模块104用于在第三控制信号S1(n-1)的控制下，复位驱动晶体管Td的栅极的电位。第一复位模块104包括第三晶体管T3，第三晶体管T3的栅极接入第三控制信号S1(n-1)，第三晶体管T3的源极接入第一复位信号V1，第二晶体管T2的漏极与第一晶体管T1的源极电性连接。当然，可以理解地，第一复位模块104还可以采用多个晶体管串联形成。

在本申请提供的显示面板中，通过第一晶体管的漏极与所述驱动晶体管的栅极电性连接，所述第三晶体管的源极与所述第一晶体管的源极电性连接，而且第一晶体管为氧化物薄膜晶体管，在第一晶体管关闭后打开发光器件开始发光，而第一晶体管关闭后利用氧化物薄膜晶体管的低漏电特性在一帧时间内抑制驱动晶体管的栅极电位变化，提高驱动晶体管的栅极的电位稳定性，进而保证发光器件的发光均匀性，因此通过氧化物薄膜晶体管控制漏电，实现高画质显示，低频低功耗的效果。

进一步的，请继续参阅图1，驱动电路还包括第二复位模块105，第二复位模块105接入第二控制信号S2(n)和第二复位信号V2，并电性连接于发光器件D的阳极。第二复位模块105用于在第二控制信号S2(n)的控制下，复位发光器件D的阳极的电位。

本申请通过设置第二复位模块105，可以复位发光器件D的阳极的电位，避免发光器件D的阳极残留的电荷影响发光器件D的发光亮度。

在一些实施例中，请参阅图1，图1为本申请提供的显示面板的第一驱动电路结构示意图。写入模块101包括第四晶体管T4。

第四晶体管T4的栅极接入第二控制信号S2(n)。第四晶体管T4的源极接入数据信号Da。第四晶体管T4的漏极与驱动晶体管Td的源极电性连接。当然，可以理解地，写入模块101还可以采用多个晶体管串联形成。

在一些实施例中，发光控制模块103包括第五晶体管T5和第六晶体管T6；所述第五晶体管T5的栅极和所述第六晶体管T6的栅极均接入发光控制信号EM，所述第五晶体管T5的源极接入所述第一电源电压VDD，所述第五晶体管T5的漏极与所述驱动晶体管Td的源极电性连接；所述第六晶体管T6的漏极与所述发光器件D的阳极电性连接，所述第六晶体管T6的源极与所述驱动晶体管Td的漏极电性连接。当然，可以理解地，发光控制模块103还可以采用多个晶体管串联形成。

在一些实施例中，所述第二晶体管和所述第六晶体管为单栅极结构。第二晶体管和第六晶体管采用单栅极结构，可以对驱动电路进行单栅极结构控制，而且单栅极结构相对于双栅极结构漏电较小，有利于降低驱动电路的功耗。

当然，可以理解地，在本申请提供的显示面板中，发光控制模块103可以包括3个、4个或更多个发光控制单元。每一发光控制单元均串接于发光回路。多个发光控制单元可以接入同一发光控制信号EM，也可以接入不同的发光控制信号EM。此外，可以理解的是，每一发光控制单元还可以采用多个晶体管串联形成。

在一些实施例中，第二复位模块105第七晶体管T7，所述第七晶体管T7的栅极接入所述第二控制信号S2(n)，所述第七晶体管T7的源极接入第二复位信号V2，所述第七晶体管T7的漏极与所述发光器件D的阳极电性连接。当然，可以理解地，第二复位模块105还可以采用多个晶体管串联形成。

在本实施例中，第一控制信号S1(n)设为发光控制信号EM，通过将第一控制信号设置为发光控制信号，可以减少驱动信号的布置，以方便实现屏幕的窄边框。

本申请提供的显示面板采用8T1C(8个晶体管以及1个电容)结构的显示面板对发光器件D进行控制，用了较少的元器件，结构简单稳定，节约了成本。

在本申请中，第一电源电压VDD和第二电源电压VSS均用于输出一预设电压值。此外，在本申请中，第一电源电压VDD的电位大于第二电源电压VSS的电位。具体的，第二电源电压VSS的电位可以为接地端的电位。当然，可以理解地，第二电源电压VSS的电位还可以为其它。

在本申请中，驱动晶体管TD、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管可以为低温多晶硅薄膜晶体管、氧化物薄膜晶体管或非晶硅薄膜晶体管中的一种或者多种。此外，本申请提供的显示面板中的晶体管还可以是P型晶体管或N型晶体管。进一步的，可以设置本申请提供的显示面板中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对显示面板造成的影响。

需要说明的是，本申请以下实施例以第一晶体管为P型晶体管，驱动晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管为N型晶体管为例进行说明，但不能理解为对本申请的限定。

请参考图7和图8，图7为本申请提供的显示面板的子像素的对称结构示意图，图8为本申请提供的显示面板的子像素的第三金属层对称结构示意图，在一些实施例中，所述的多个子像素的驱动电路排布成阵列，其中相邻的两列子像素的驱动电路采用镜像对称结构设置，如图7和图8中子像素n和子像素n+1的驱动电路呈镜像对称。本申请通过将相邻的两列子像素的驱动电路镜像对称结构设置，从而为像素密度的提高提供空间，有利于实现高像素密度面板设计。

在一些实施例中，显示面板还包括：第一导电沟道层、第一金属层、第二金属层、第三金属层和第二导电沟道层；

其中，所述第一导电沟道层包括多晶硅有源层以及第一电容C1的第一极板；所述第一金属层包括多晶硅薄膜晶体管的栅电极以及第一电容C1的第二极板；所述第二金属层包括氧化物薄膜晶体管的栅电极；所述第三金属层包括所述多晶硅薄膜晶体管的源极及漏极，以及所述氧化物薄膜晶体管的源极及漏极；所述第二导电沟道层包括氧化物半导体有源层。本申请通过将第一导电沟道和第一金属层制作第一电容，可以进一步为像素密度的提高提供空间，便于设计更大高像素密度面板。

在一些实施例中，位于同一行的子像素按照先后顺序依次划分为多对子像素，所述每对子像素具有共同边界，在所述第二导电沟道层中，所述每对子像素中的第一晶体管T1的有源层相对向设置并靠近所述每对子像素的共同边界，且所述每对子像素中的第一晶体管T1的有源层与所述每对子像素的共同边界相平行。也即是，由于第一晶体管为氧化物薄膜晶体管，因此每对子像素中的第一晶体管的有源层相靠近设置方便绝缘布置，可以减少绝缘布置的成本和空间，有利于实现高像素密度面板设计。另外，所述每对子像素中的第一晶体管的有源层与所述每对子像素的共同边界相平行，便于位于同一行上的第一晶体管T1的栅极的控制信号线进行统一布置。

也即是，在一些实施例中，驱动晶体管TD、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管可以为低温多晶硅薄膜晶体管，驱动晶体管TD、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管的有源层设在第一导电沟道层，驱动晶体管TD、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管的栅电极设在第一金属层；第一晶体管为氧化物薄膜晶体管，第一晶体管的有源层设在第二导电沟道层，第一晶体管的栅电极设在第二金属层。

请参阅图1和图2，图2为图1所示的显示面板的时序图。发光控制信号EM、第一控制信号S1(n)、第二控制信号S2(n)以及第三控制信号S1(n-1)相组合先后对应于复位阶段t1、补偿阶段t2以及发光阶段t3。也即，在一帧时间内，本申请提供的显示面板的驱动控制时序包括复位阶段t1、补偿阶段t2以及发光阶段t3。

在复位阶段t1，第三控制信号S1(n-1)为低电位。第一控制信号S1(n)、第二控制信号S2(n)和发光控制信号EM均为高电位。此时，第二晶体管T2第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均关闭。第一晶体管T1和第三晶体管T3打开。第一复位信号V1通过第三晶体管和第一晶体管输出至驱动晶体管Td的栅极。驱动晶体管Td的栅极的电位复位至第一复位信号V1的电位。

在补偿阶段t2，第二控制信号S2(n)为低电位。第一控制信号S1(n)、第三控制信号S1(n-1)和发光控制信号EM均为高电位。此时，第三晶体管T3、第五晶体管T5和第六晶体管T6均关闭。第一晶体管T1、第二晶体管T2和第四晶体管T4打开。数据信号Da通过第二晶体管、驱动晶体管Td、第一晶体管以及第四晶体管写入至驱动晶体管Td的栅极。当驱动晶体管Td的栅极的电位充电至Vdata–Vth时，驱动晶体管Td截止，驱动晶体管Td的栅极的电位不再上升。第一电容C1存储驱动晶体管Td的栅极的电位。

同时，由于第二控制信号S2(n)为低电位，第七晶体管T7打开。发光器件D的阳极的电位复位至第二复位信号V2的电位。从而保证发光器件D在补偿阶段t2不发光。

在发光阶段t3，第一控制信号S1(n)以及发光控制信号EM均为低电位，第二控制信号S2(n)以及第三控制信号S1(n-1)均为高电位。此时，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4以及第七晶体管T7均关闭。驱动晶体管Td、第六晶体管T6以及第五晶体管T5均打开。驱动晶体管Td通过栅极的电位产生与数据信号Da相对应的驱动电流。驱动电流经由导通的驱动晶体管Td、第五晶体管T5以及第六晶体管T6流向发光器件D，驱动发光器件D发光。

进一步地，请参考图3，图3为本申请提供的显示面板的第二驱动电路结构示意图，与图1所示的显示面板的不同之处在于，在本实施例中，本申请中的驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管以及第七晶体管均为N型晶体管为例进行说明，但不能理解为对本申请的限定。而且，在本实施例中，第一控制信号S1(n)与发光控制信号为互为独立的控制信号。

请参阅图3和图4，图4为图3所示的显示面板的时序图。发光控制信号EM、第一控制信号S1(n)、第二控制信号S2(n)以及第三控制信号S1(n-1)相组合先后对应于复位阶段t1、补偿阶段t2以及发光阶段t3。也即，在一帧时间内，本申请提供的显示面板的驱动控制时序包括复位阶段t1、补偿阶段t2以及发光阶段t3。

在复位阶段t1，第一控制信号S1(n)和第三控制信号S1(n-1)为低电位。第二控制信号S2(n)和发光控制信号EM均为高电位。此时，第二晶体管T2第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均关闭。第一晶体管T1和第三晶体管T3打开。第一复位信号V1通过第三晶体管和第一晶体管输出至驱动晶体管Td的栅极。驱动晶体管Td的栅极的电位复位至第一复位信号V1的电位。

在补偿阶段t2，第一控制信号S1(n)和第二控制信号S2(n)为低电位。第三控制信号S1(n-1)和发光控制信号EM均为高电位。此时，第三晶体管T3、第五晶体管T5和第六晶体管T6均关闭。第一晶体管T1、第二晶体管T2和第四晶体管T4打开。数据信号Da通过第二晶体管、驱动晶体管Td、第一晶体管以及第四晶体管写入至驱动晶体管Td的栅极。当驱动晶体管Td的栅极的电位充电至Vdata–Vth时，驱动晶体管Td截止，驱动晶体管Td的栅极的电位不再上升。第一电容C1存储驱动晶体管Td的栅极的电位。

同时，由于第二控制信号S2(n)为低电位，第七晶体管T7打开。发光器件D的阳极的电位复位至第二复位信号V2的电位。从而保证发光器件D在补偿阶段t2不发光。

在发光阶段t3，发光控制信号EM均为低电位，第一控制信号S1(n)、第二控制信号S2(n)以及第三控制信号S1(n-1)均为高电位。此时，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4以及第七晶体管T7均关闭。驱动晶体管Td、第六晶体管T6以及第五晶体管T5均打开。驱动晶体管Td通过栅极的电位产生与数据信号Da相对应的驱动电流。驱动电流经由导通的驱动晶体管Td、第五晶体管T5以及第六晶体管T6流向发光器件D，驱动发光器件D发光。

进一步的，请参阅图5和图7，图5为本申请提供的显示面板的第三驱动电路结构示意图。与图1所示的显示面板的不同之处在于，在本实施例中，驱动电路还包括第二电容C2。第二电容C2的一端与驱动晶体管Td的栅极电性连接，第二电容C2的另一端接入第一控制信号S1(n)。

可以理解的是，在实际面板制作过程中，难以避免会产生一些寄生电容。第一晶体管的漏极的电位会因寄生电容的耦合作用，而被耦合到更低的电位，进而影响驱动晶体管Td的栅极电位。本实施例通过设置第二电容C2，可以对第一晶体管的漏极电位进行反向耦合，使得第一晶体管的漏极的电位尽量与驱动晶体管Td的栅极的电位保持一致。由此，可以进一步保证驱动晶体管Td的栅极的电位稳定性。具体耦合过程将在以下实施例中详细说明。

在一些实施例中，位于同一行的子像素按照先后顺序依次划分为多对子像素，所述每对子像素具有共同边界；在所述第二导电沟道层中，所述第二电容的第二极板和所述第一晶体管的有源层位于同一轴线方向上，且所述每对子像素中的第二电容相对向设置并靠近所述每对子像素的共同边界。每对子像素中的第二电容相靠近设置方便绝缘布置，可以减少绝缘布置的成本和空间，有利于实现高像素密度面板设计。另外，将第二电容的第二极板和所述第一晶体管的有源层设置在同一轴线方向上，可以减少设计空间，有利于实现高像素密度面板设计。

在一些实施例中，所述第一金属层还包括第二电容的第一极板，第二导电沟道层还包括第二电容的第二极板。本申请通过将第二金属层和第二导电沟道层制作第二电容，可以进一步为像素密度的提高提供空间，便于设计更大高像素密度面板。

此外，本实施例将第二电容C2的另一端接入发光第一控制信号，可以简化显示面板内的走线。当然，在本申请其它实施例中，也可以将第二电容C2的另一端接入其它的控制信号，实现反向耦合第一晶体管漏极的电位即可。

需要说明的是，在本申请一些实施例中，图5所示的显示面板的驱动控制时序与图1所示的显示面板的驱动控制时序相同。也即，图5所示的显示面板的驱动控制时序包括复位阶段t1、补偿阶段t2以及发光阶段t3。

不同之处仅在于，在显示面板的驱动控制时序由补偿阶段t2进入发光阶段t3时，由于第二电容C2的设置，显示面板中将会发生电容耦合。

可以理解的是，当数据信号Da写入完毕后，第一控制信号S1(n)由高电位转变为低电位。第一晶体管的漏极的电位会被耦合至比驱动晶体管Td的栅极更低的一个电位。后续在发光阶段，由于第一晶体管的漏电，驱动晶体管Td的栅极的电位会不断下降。

由此，在实施例中，发光控制信号EM由高电位转变为低电位。由于第二电容C2的耦合作用，将第一晶体管的漏极的电位上拉。进一步的，通过设计第二电容C2的电容值，可以将第一晶体管的漏极的电位上拉至与驱动晶体管Td的栅极的电位基本保持一致。从而提高驱动晶体管Td的栅极的电位稳定性，避免发光器件D的发光亮度在一帧时间内发生改变。

在本申请一些实施例中，请参阅图6，图6为图5所示的发光器件驱动电路的时序图。与图2所示的驱动控制时序的不同之处在于，在本实施例中，显示面板的驱动控制时序还包括电容耦合阶段t4。也即，在一帧时间内，本申请提供的显示面板的驱动控制时序包括复位阶段t1、补偿阶段t2、电容耦合阶段t4以及发光阶段t3。

其中，显示面板在复位阶段t1以及补偿阶段t2的工作过程可参阅上述实施例，在此不再赘述。

在电容耦合阶段t4，第二控制信号S2(n)以及第三控制信号S1(n-1)均为高电位。第一控制信号S1(n)和发光控制信号EM由高电位转变为低电位。此时，第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4以及第七晶体管7均关闭。第五晶体管T5和第六晶体管T6由关闭转变为打开。

可以理解的是，当数据信号Da写入完毕后，第一控制信号S1(n)由高电位转变为低电位。第一晶体管的漏极的电位会被耦合至至比驱动晶体管Td的栅极更低的一个电位。后续在发光阶段，由于第一晶体管的漏电，驱动晶体管Td的栅极的电位会不断下降。

由此，在本申请的电容耦合阶段t4，发光控制信号EM由高电位转变为低电位。由于第二电容C2的耦合作用，将第一晶体管的漏极的电位上拉。进一步的，通过设计第二电容C2的电容值，可以将第一晶体管的漏极的电位上拉至与驱动晶体管Td的栅极的电位基本保持一致。从而提高驱动晶体管Td的栅极的电位稳定性，避免发光器件D的发光亮度在一帧时间内发生改变。

需要说明的是，在电容耦合阶段t4，当发光控制信号EM由高电位转变为低电位后，发光器件D也会发光。但由于电容耦合阶段t4的时间很短，因此不影响发光器件D的整体发光亮度。

在发光阶段t3，第一控制信号S1(n)以及发光控制信号EM均为低电位，第二控制信号S2(n)以及第三控制信号S1(n-1)均为高电位。此时，第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第七晶体管均关闭。驱动晶体管Td、第五晶体管T5以及第六晶体管T6均打开。驱动晶体管Td通过栅极的电位产生与数据信号Da相对应的驱动电流。驱动电流经由导通的第五晶体管T5、驱动晶体管Td以及第六晶体管T6流向发光器件D，驱动发光器件D发光。

以上对本申请实施例所提供的一种显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种显示面板，包括多个子像素，每个子像素包含一个驱动电路，其特征在于，所述驱动电路包括：

发光器件和驱动晶体管，所述发光器件和所述驱动晶体管串接于第一电源电压与第二电源电压之间；

第一晶体管，所述第一晶体管的栅极接入第一控制信号，所述第一晶体管的漏极与所述驱动晶体管的栅极电性连接，其中，所述第一晶体管为氧化物薄膜晶体管；

第一电容，所述第一电容的一端与所述驱动晶体管的栅极电性连接，所述第一电容的另一端接入所述第一电源电压；

第二晶体管，所述第二晶体管的栅极接入第二控制信号，所述第二晶体管的源极与所述第一晶体管的源极电性连接，所述第二晶体管的漏极与所述驱动晶体管的漏极电性连接；

第三晶体管，所述第三晶体管的栅极接入第三控制信号，所述第三晶体管的源极接入第一复位信号，所述第三晶体管的漏极与第一晶体管的源极电性连接；

第二电容，所述第二电容的一端与所述驱动晶体管的栅极电性连接，所述第二电容的另一端接入所述第二控制信号；

所述显示面板包括：第二导电沟道层，所述第二导电沟道层包括第一晶体管的有源层和第二电容的第二极板；

其中，位于同一行的子像素按照先后顺序依次划分为多对子像素，每对子像素具有共同边界；在所述第二导电沟道层中，所述每对子像素中的第一晶体管的有源层相对向设置并靠近所述每对子像素的共同边界，所述每对子像素中的第二电容相对向设置并靠近所述每对子像素的共同边界，且所述第二电容的第二极板和所述第一晶体管的有源层位于同一轴线方向上。

2.根据权利要求1所述的显示面板，其特征在于，所述驱动电路还包括第四晶体管；所述第四晶体管的栅极接入所述第二控制信号，所述第四晶体管的源极接入数据信号，所述第四晶体管的漏极与所述驱动晶体管的源极电性连接。

3.根据权利要求2所述的显示面板，其特征在于，所述驱动电路还包括第五晶体管和第六晶体管；所述第五晶体管的栅极和所述第六晶体管的栅极均接入发光控制信号，所述第五晶体管的源极接入所述第一电源电压，所述第五晶体管的漏极与所述驱动晶体管的源极电性连接；所述第六晶体管的漏极与所述发光器件的阳极电性连接，所述第六晶体管的源极与所述驱动晶体管的漏极电性连接。

4.根据权利要求3所述的显示面板，其特征在于，所述驱动电路还包括第七晶体管，所述第七晶体管的栅极接入所述第二控制信号，所述第七晶体管的源极接入第二复位信号，所述第七晶体管的漏极与所述发光器件的阳极电性连接。

5.根据权利要求4所述的显示面板，其特征在于，所述驱动晶体管、第二晶体管和第三晶体管为低温多晶硅薄膜晶体管。

6.根据权利要求4所述的显示面板，其特征在于，所述第二晶体管和所述第六晶体管为单栅极结构。

7.根据权利要求4所述的显示面板，其特征在于，所述多个子像素的驱动电路排布成阵列，其中相邻的两列子像素的驱动电路采用镜像对称结构设置。

8.根据权利要求7所述的显示面板，其特征在于，显示面板还包括：

第一导电沟道层，所述第一导电沟道层包括多晶硅有源层以及第一电容的第一极板；

第一金属层，所述第一金属层包括多晶硅薄膜晶体管的栅电极以及第一电容的第二极板；

第二金属层，所述第二金属层包括氧化物薄膜晶体管的栅电极；

第二导电沟道层，所述第二导电沟道层包括氧化物半导体有源层；

第三金属层，所述第三金属层包括所述多晶硅薄膜晶体管的源极及漏极，以及所述氧化物薄膜晶体管的源极及漏极。

9.根据权利要求8所述的显示面板，所述每对子像素中的第一晶体管的有源层与所述每对子像素的共同边界相平行。

10.根据权利要求8所述的显示面板，其特征在于，

所述第一金属层还包括第二电容的第一极板。