CN115083335A - 像素电路及显示面板 - Google Patents

像素电路及显示面板 Download PDF

Info

Publication number
CN115083335A
CN115083335A CN202210643136.9A CN202210643136A CN115083335A CN 115083335 A CN115083335 A CN 115083335A CN 202210643136 A CN202210643136 A CN 202210643136A CN 115083335 A CN115083335 A CN 115083335A
Authority
CN
China
Prior art keywords
transistor
gate
signal
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210643136.9A
Other languages
English (en)
Inventor
刘大超
曾勉
孙亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202210643136.9A priority Critical patent/CN115083335A/zh
Priority to PCT/CN2022/102991 priority patent/WO2023236289A1/zh
Priority to US17/795,525 priority patent/US11915649B2/en
Publication of CN115083335A publication Critical patent/CN115083335A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开一种像素电路及显示面板。像素电路包括发光器件、驱动晶体管、数据信号写入模块、阈值电压补偿模块、第一初始化模块、发光控制模块以及耦合电容。本申请通过在像素电路中增设耦合电容，保证在长时间显示下，驱动晶体管的栅极电位基本保持在初始值。从而在低频驱动时，提高驱动晶体管的栅极的电位稳定性，减小闪烁，提升显示品质。

Description

像素电路及显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种像素电路及显示面板。
背景技术
迷你发光二极管、微型发光二极管以及有机发光二极管等发光器件具有高亮度、高对比度及高色域等优点，目前已被广泛地应用于高性能显示领域中。在现有的像素电路中，漏电现象较为严重。后续在发光器件的发光过程中，由于漏电流的原因，驱动晶体管的栅极电位会发生改变，从而导致在低频驱动的情况下，一帧内的亮度产生较大的变化，出现闪烁，影响显示装置的显示画质。
发明内容
本申请提供一种像素电路及显示面板，以解决现有像素电路中因漏电导致驱动晶体管的栅极的电位发生改变的问题。
本申请提供一种像素电路，其包括：
发光器件，所述发光器件的一端连接第一电源信号，所述发光器件的另一端连接第二电源信号；
数据信号写入模块，所述数据信号写入模块接入第一扫描信号和数据信号，并响应于所述第一扫描信号输出所述数据信号；
驱动晶体管，所述驱动晶体管的源极和漏极的一者连接于所述数据信号写入模块；
阈值电压补偿模块，所述阈值电压补偿模块接入第二扫描信号和所述第一电源信号，并连接于所述驱动晶体管的源极和漏极中的另一者以及所述驱动晶体管的栅极；
第一初始化模块，所述第一初始化模块接入控制信号和第一初始信号，并连接于所述驱动晶体管的栅极；
发光控制模块，所述发光控制模块接入发光控制信号，并串联在所述第一电源信号和所述第二电源信号之间；以及
耦合电容，所述耦合电容的一端接入调节信号，所述耦合电容的另一端与所述第一初始化模块或所述阈值电压补偿模块连接。
可选的，在本申请一些实施例中，所述阈值电压补偿模块包括第二晶体管、第七晶体管以及第一电容；
其中，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的源极和漏极中的一者以及所述第一电容的一端均与所述驱动晶体管的栅极连接，所述第二晶体管的源极和漏极中的另一者与所述第七晶体管T7的源极和漏极中的一者连接于第一节点，所述第七晶体管T7的源极或漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第七晶体管的栅极接入所述第一扫描信号，所述第一电容的另一端接入所述第一电源信号。
可选的，在本申请一些实施例中，所述耦合电容的一端与所述第一节点连接，所述耦合电容的另一端接入所述调节信号。
可选的，在本申请一些实施例中，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；所述耦合电容的一端与所述第二晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
可选的，在本申请一些实施例中，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入所述控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述第一节点连接。
可选的，在本申请一些实施例中，所述阈值电压补偿模块包括第二晶体管和第一电容；
其中，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的源极和漏极中的一者以及所述第一电容的一端均与所述驱动晶体管的栅极连接，所述第二晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第一电容的另一端接入所述第一电源信号。
可选的，在本申请一些实施例中，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；所述耦合电容的一端与所述第二晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
可选的，在本申请一些实施例中，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入所述控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述驱动晶体管的栅极连接；
其中，所述第三晶体管为双栅型晶体管，所述像素电路还包括第二电容，所述第二电容的一端与所述第三晶体管的双栅节点连接，所述第二电容的另一端接入所述第一初始信号。
可选的，在本申请一些实施例中，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入所述控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述驱动晶体管的栅极连接；
其中，所述第三晶体管为双栅型晶体管，所述耦合电容的一端与所述第三晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
可选的，在本申请一些实施例中，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；
其中，所述像素电路还包括第二电容，所述第二电容的一端与所述第二晶体管的双栅节点连接，所述第二电容的另一端接入所述第一初始信号。
可选的，在本申请一些实施例中，所述像素电路还包括第二初始化模块，所述第二初始化模块包括第六晶体管；
其中，所述第六晶体管的栅极接入所述第一扫描信号，所述第六晶体管的源极和漏极中的一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第六晶体管的源极和漏极中的另一者接入第二初始信号。
可选的，在本申请一些实施例中，所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元包括第四晶体管；所述第二发光控制单元包括第五晶体管；
所述第四晶体管的栅极和所述第五晶体管的栅极均接入所述发光控制信号，所述第四晶体管的源极和漏极中的一者接入所述第一电源信号，所述第四晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的一者连接；所述第五晶体管的源极和漏极中的一者与所述发光器件的第一电极连接，所述第五晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接。
可选的，在本申请一些实施例中，所述耦合电容为可变电容。
相应的，本申请还提供一种显示面板，所述显示面板包括多个呈阵列排布的像素单元，每一所述像素单元均包括上述任一项所述的像素电路。
本申请公开一种像素电路及显示面板。像素电路包括发光器件、驱动晶体管、数据信号写入模块、阈值电压补偿模块、第一初始化模块、发光控制模块以及耦合电容。本申请通过在像素电路中增设耦合电容，对驱动晶体管的栅极电位进行耦合，保证在长时间显示下，驱动晶体管的栅极电位基本保持在初始值。从而在低频驱动时，提高驱动晶体管的栅极的电位稳定性，减小闪烁，提升显示品质。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请提供的像素电路的结构示意图；
图2为本申请提供的像素电路的第一电路示意图；
图3为图2所示的像素电路的时序图；
图4为本申请提供的像素电路的第二电路示意图；
图5为本申请提供的像素电路的第三电路示意图；
图6为图5所示的像素电路的时序图；
图7为本申请提供的像素电路的第四电路示意图；
图8为本申请提供的像素电路的第五电路示意图；
图9为本申请提供的显示面板的结构示意图；
图10为本申请提供的显示面板显示时的亮度变化示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”和“第二”等的特征可以明示或者隐含地包括一个或者更多个所述特征，因此不能理解为对本申请的限制。此外，需要说明的是，除非另有明确的规定和限定，术语“相连”、“连接”应做广义理解，例如，可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
本申请提供一种像素电路及显示面板，以下进行详细说明。需要说明的是，以下实施例的描述顺序不作为对本申请实施例优选顺序的限定。
需要说明的是，由于本申请采用的晶体管的源极、漏极是对称的，所以其源极、漏极是可以互换的。
请参阅图1，图1是本申请提供的像素电路的结构示意图。在本申请实施例中，像素电路10包括发光器件D、驱动晶体管Td、数据信号写入模块101、阈值电压补偿模块102、第一初始化模块103、发光控制模块104以及耦合电容Cst1。
其中，发光器件D的一端连接第一电源信号VDD。发光器件D的另一端连接第二电源信号VSS。
数据信号写入模块101接入第一扫描信号S1(n)和数据信号Da，并响应于第一扫描信号S1(n)输出数据信号Da。
驱动晶体管Td的源极和漏极的一者连接于数据信号写入模块101。
阈值电压补偿模块102接入第二扫描信号S2(n)和第一电源信号VDD，并连接于驱动晶体管Td的源极和漏极中的另一者以及驱动晶体管Td的栅极。
第一初始化模块103接入控制信号和第一初始信号V1，并连接于驱动晶体管Td的栅极G。其中，控制信号可以是第三扫描信号S1(n-1)。第一初始化模块103可以直接连接于驱动晶体管Td的栅极G，也可以通过阈值电压补偿模块102间接连接于驱动晶体管Td的栅极G，具体将在以下实施例中进行说明。
发光控制模块104接入发光控制信号EM，并串联在第一电源信号VDD和第二电源信号VSS之间。
耦合电容Cst1的一端接入调节信号EM1(n)。耦合电容Cst1的另一端与第一初始化模块103或阈值电压补偿模块102连接。
其中，驱动晶体管Td的栅极G的初始电位指的是在发光阶段，驱动晶体管Td的栅极G在不存在漏电，且发光器件D发射目标亮度时的电位。
需要说明的是，图1中以第一初始化模块103以及耦合电容Cst的另一端均与阈值电压补偿模块102连接为例进行示意，但不能理解为对本申请的限定。
本申请实施例在像素电路10中增设了耦合电容Cst1。对驱动晶体管的栅极电位进行耦合，保证在长时间显示下，驱动晶体管的栅极电位基本保持在初始值。
具体的，在发光阶段，调节信号EM1(n)的电压值在第一电位和第二电位之间交替变化。且第一电位大于驱动晶体管Td的栅极G的初始电位，第二电位小于驱动晶体管Td的栅极G的初始电位。
在发光阶段，通过调整调节信号EM1(n)的第一电位和第二电位所占的时间，对与驱动晶体管Td的栅极G连接的节点进行电位耦合，减少驱动晶体管Td的栅极G的漏电。保证在长时间显示下，驱动晶体管Td的栅极G的电位基本保持在初始值。从而提高驱动晶体管Td的栅极G的电位稳定性，减小低频驱动时的闪烁，提升低频驱动时的显示品质。
请继续参阅图1，本申请实施例提供的像素电路10还包括第二初始化模块105。第二初始化模块105接入第一扫描信号S1(n)和第二初始信号V2，并连接于发光器件D的第一电极。第二初始化模块105用于在第一扫描信号S1(n)的控制下，初始化发光器件D的第一电极的电位。
在本申请实施例中，当发光器件D为发光二极管时，发光器件D的第一电极可以是发光器件D的阳极。
在本申请实施例中，第一初始信号V1和第二初始信号V2可以是同一信号，也可以是不同信号。第一初始信号V1和第二初始信号V2具体可根据像素电路10的复位要求进行设定。
本申请实施例通过在像素电路10中设置第二初始化模块105，可以初始化发光器件D的第一电极的电位，避免发光器件D的第一电极残留的电荷影响发光器件D的发光亮度。
在本申请实施例中，请参阅图2，图2为本申请提供的像素电路的第一电路示意图。结合图1和图2所示，数据信号写入模块101包括第一晶体管T1。
其中，第一晶体管T1的栅极接入第一扫描信号S1(n)。第一晶体管T1的源极和漏极中的一者接入数据信号Da。第一晶体管T1的源极和漏极中的另一者与驱动晶体管Td的源极和漏极中的一者电性连接。当然，可以理解地，数据信号写入模块101还可以采用多个晶体管串联形成。
在本申请实施例中，阈值电压补偿模块102包括第二晶体管T2、第七晶体管T7以及第一电容Cst2。
其中，第二晶体管T2的栅极接入第二扫描信号S2(n)。第二晶体管T2的源极和漏极中的一者以及第一电容Cst2的一端均与驱动晶体管Td的栅极连接。第二晶体管T2的源极和漏极中的另一者与第七晶体管T7的源极和漏极中的一者连接于第一节点Q。第七晶体管T7的源极或漏极中的另一者与驱动晶体管Td的源极和漏极中的另一者连接。第七晶体管T7的栅极接入第一扫描信号S1(n)。第一电容Cst2的另一端接入第一电源信号VDD。
在本申请实施例中，耦合电容Cst的一端与第一节点Q连接。耦合电容Cst的另一端接入调节信号EM1(n)。
可以理解的是，耦合电容Cst的一端与第一节点Q连接，当调节信号EM1(n)在第一电位和第二电位之间进行交替变化时，会对第一节点Q的电位进行耦合。由于第一电位大于驱动晶体管Td的栅极G的初始电位，第二电位小于驱动晶体管Td的栅极G的初始电位，则第一节点Q的电位会被交替耦合至大于驱动晶体管Td的栅极G的初始电位或小于驱动晶体管Td的栅极G的初始电位。由此，在长时间的发光时间内，第一节点Q的高低电位交替使得驱动晶体管Td的栅极G的充电和放电相抵消，从而使驱动晶体管Td的栅极G的初始电位基本保持在初始值。
在本申请实施例中，第一初始化模块103包括第三晶体管T3。第三晶体管T3的栅极接入的控制信号为第三扫描信号S1(n-1)。第三晶体管T3的源极和漏极中的一者接入第一初始信号V1。第三晶体管T3的源极和漏极中的另一者与第一节点Q连接。
可以理解的是，将第一初始化模块103设置为与第一节点Q连接，然后通过阈值电压补偿模块102与驱动晶体管Td的栅极G电性连接，在实现初始化驱动晶体管Td的栅极电位的同时，能够减少与驱动晶体管Td的栅极G连接的晶体管。从而减少驱动晶体管Td的栅极G的漏电途径，提高驱动晶体管Td的栅极G的电位稳定性，进而减小低频显示时的闪烁，提升显示品质。
在本申请实施例中，发光控制模块104包括第一发光控制单元1041和第二发光控制单元1042。第一发光控制单元1041包括第四晶体管T4。第二发光控制单元1042包括第五晶体管T5。第四晶体管T4的栅极和第五晶体管T5的栅极均接入发光控制信号EM(n)。第四晶体管T4的源极和漏极中的一者接入第一电源信号VDD。第四晶体管T4的源极和漏极中的另一者与驱动晶体管Td的源极和漏极中的一者电性连接。第五晶体管T5的源极和漏极中的一者与发光器件D的第一电极电性连接。第五晶体管T5的源极和漏极中的另一者与驱动晶体管Td的源极和漏极中的另一者电性连接。
当然，可以理解地，在本申请实施例提供的像素电路10中，发光控制模块104可以包括3个、4个或更多个发光控制单元。每一发光控制单元均串接于第一电源信号VDD和第二电源信号VSS之间。多个发光控制单元可以接入同一发光控制信号EM，也可以接入不同的发光控制信号EM。此外，可以理解的是，每一发光控制单元还可以采用多个晶体管串联形成。
在本申请实施例中，第二初始化模块105包括第六晶体管T6。第六晶体管T6的栅极接入第一扫描信号S1(n)。第六晶体管T6的源极和漏极中的一者与驱动晶体管Td的源极和漏极中的另一者电性连接。第六晶体管T6的源极和漏极中的另一者接入第二初始信号V2。当然，可以理解地，第二初始化模块105还可以采用多个晶体管串联形成。
在本申请实施例中，第一电源信号VDD和第二电源信号VSS均用于输出一预设电压值。此外，在本申请实施例中，第一电源信号VDD的电位大于第二电源信号VSS的电位。具体的，第二电源信号VSS的电位可以为接地端的电位。当然，可以理解地，第二电源信号VSS的电位还可以为其它。
在本申请实施例中，像素电路10中的各晶体管可以为低温多晶硅薄膜晶体管、氧化物半导体薄膜晶体管或非晶硅薄膜晶体管中的一种或者多种。此外，本申请提供的像素电路10中的晶体管还可以是P型晶体管或N型晶体管。进一步的，可以设置本申请提供的像素电路10中的晶体管为同一种类型的晶体管，从而避免不同类型的晶体管之间的差异性对像素电路10造成的影响。
此外，由于本申请的像素电路10通过设置耦合电容Cst1以及减少驱动晶体管Td的栅极电位的漏电途径，有效减少了漏电。因此，相较于现有LTPO(Low TemperaturePolycrystalline Oxide，低温多晶氧化物)技术采用漏电流较低的IGZO(Indium GalliumZinc Oxide，铟镓锌氧化物)晶体管来解决低频驱动下闪烁较严重的问题。本申请可以仅使用LTPS(Low Temperature Poly-Silicon，低温多晶硅)晶体管，不需要将LTPS晶体管和IGZO晶体管结合在一起。像素电路10的结构和工艺更加简单，有效地降低了成本。
需要说明的是，本申请以下实施例均以像素电路10中的各晶体管为P型晶体管为例进行说明，但不能理解为对本申请的限定。
请参阅图3，图3为图2所示的像素电路的时序图。发光控制信号EM(n)、调节信号EM1(n)、第一扫描信号S1(n)、第二扫描信号S2(n)以及第三扫描信号S1(n-1)相组合先后对应于复位阶段t1、阈值电压补偿阶段t2以及发光阶段t3。也即，在一帧时间内，本申请实施例提供的像素电路10的驱动控制时序包括复位阶段t1、阈值电压补偿阶段t2以及发光阶段t3。
在复位阶段t1，第二扫描信号S2(n)以及第三扫描信号S1(n-1)均为低电位。第一扫描信号S1(n)和发光控制信号EM(n)均为高电位。此时，第一晶体管T1、第四晶体管T4、第五晶体管T5、第六晶体管T6以及第七晶体管T7均关闭。第二晶体管T2和第三晶体管T3打开。第一初始信号V1通过第一晶体管T1和第二晶体管T2输出至驱动晶体管Td的栅极。驱动晶体管Td的栅极的电位复位至第一初始信号V1的电位。
在阈值电压补偿阶段t2，第一扫描信号S1(n)和第二扫描信号S2(n)均为低电位。第三扫描信号S1(n-1)和发光控制信号EM(n)均为高电位。此时，第三晶体管T3、第四晶体管T4、第五晶体管T5均关闭。第一晶体管T1、第二晶体管T2以及第七晶体管T7打开。数据信号Da通过第一晶体管T1、驱动晶体管Td、第七晶体管T7以及第二晶体管T2写入至驱动晶体管Td的栅极。当驱动晶体管Td的栅极G的电位充电至Vdata–Vth时，驱动晶体管Td截止，驱动晶体管Td的栅极G的电位不再上升。第一电容C1存储驱动晶体管Td的栅极G的电位。
同时，由于第一扫描信号S1(n)为低电位，第六晶体管T6打开。发光器件D的第一电极的电位复位至第二初始信号V2的电位。从而保证发光器件D在阈值电压补偿阶段t2不发光。
在发光阶段t3，发光控制信号EM(n)为低电位，第一扫描信号S1(n)、第二扫描信号S2(n)以及第三扫描信号S1(n-1)均为高电位。此时，第一晶体管T1、第二晶体管T2、第三晶体管T3、第六晶体管T6以及第七晶体管T7均关闭。驱动晶体管Td、第四晶体管T4以及第五晶体管T5均打开。驱动晶体管Td通过栅极G的电位产生与数据信号Da相对应的驱动电流。驱动电流经由导通的第四晶体管T4、驱动晶体管Td以及第五晶体管T5流向发光器件D，驱动发光器件D发光。
可以理解的是，在发光阶段t3，调节信号EM1(n)的电压值在第一电位和第二电位之间交替变化。调节信号EM1(n)处于第一电位的时间可以大于、等于或小于调节信号EM1(n)处于第二电位的时间。其中，第一电位大于驱动晶体管Td的栅极G的初始电位，第二电位小于驱动晶体管Td的栅极G的初始电位。当调节信号EM1(n)从第一电位跳变至第二电位时，第一节点Q的电位小于驱动晶体管Td的栅极G的初始电位。驱动晶体管Td的栅极G处漏电，电位减小。当调节信号EM1(n)从第二电位跳变至第一电位时，第一节点Q的电位大于驱动晶体管Td的栅极G的初始电位。驱动晶体管Td的栅极电位增大。由此，可保证在长时间显示下，驱动晶体管Td的栅极电位基本保持在初始值。
此外，由于设置了第七晶体管T7，在发光阶段t3，可以减小驱动晶体管Td的源极和漏极中的另一者的电位对驱动晶体管Td的栅极电位的影响。
请参阅图4，图4为本申请提供的像素电路的第二电路示意图。与图2所示的像素电路10的不同之处在于，在本实施例中，第二晶体管T2为双栅型晶体管。第二晶体管T2的第一栅极和第二栅极均接入第二扫描信号S2(n)。耦合电容Cst的一端与第二晶体管T2的双栅节点P连接。耦合电容Cst的另一端接入调节信号EM1(n)。
可以理解的是，双栅型晶体管的漏电流比单栅型晶体管的漏电流小。因此，本实施例将第二晶体管T2设置为双栅型晶体管，可以进一步减小驱动晶体管Td的栅极G处的漏电，保证驱动晶体管Td的栅极G的电位稳定性。
本实施例中的像素电路10的驱动时序与图2中的像素电路10的驱动时序相同，具体可参阅上述内容，在此不再赘述。
请参阅图5，图5为本申请提供的像素电路的第三电路示意图。与图2所示的像素电路10的不同之处在于，在本实施例中，阈值电压补偿模块102包括第二晶体管T2和第一电容Cst2。
其中，第二晶体管T2的栅极接入第二扫描信号S2(n)。第二晶体管T2的源极和漏极中的一者以及第一电容Cst2的一端均与驱动晶体管Td的栅极G连接。第二晶体管T2的源极和漏极中的另一者与驱动晶体管Td的源极和漏极中的另一者连接。第一电容Cst2的另一端接入第一电源信号VDD。
具体的，在本申请实施例中，第二晶体管T2为双栅型晶体管。第二晶体管T2的第一栅极和第二栅极均接入第二扫描信号S2(n)。耦合电容Cst的一端与第二晶体管T2的双栅节点P连接。耦合电容Cst的另一端接入调节信号EM1(n)。
本申请提供的像素电路10采用7T1C(7个晶体管以及1个电容)结构的像素电路对发光器件D进行控制，用了较少的元器件，结构简单稳定，节约了成本。
进一步的，在本申请实施例中，第一初始化模块103包括第三晶体管T3。第三晶体管T3的栅极接入的控制信号为第四扫描信号S2(n-1)。第三晶体管T3的源极和漏极中的一者接入第一初始信号V1。第三晶体管T3的源极和漏极中的另一者与驱动晶体管Td的栅极连接。
其中，第三晶体管T3为双栅型晶体管。像素电路10还包括第二电容Cst3。第二电容Cst3的一端与第三晶体管T3的双栅节点E连接。第二电容Cst3的另一端接入第一初始信号V1。
本申请实施例通过设置第二电容Cst3，可以起到钳制第三晶体管T3的双栅节点E的电位的作用，进一步减少驱动晶体管Td的栅极G处的漏电。此外，第二电容Cst3的另一端接入第一初始信号V1，复用了第一初始信号V1，可以简化像素电路10中的信号复杂度。
在本申请实施例中，第二初始化模块105接入第五扫描信号S1(n+1)和第二初始信号V2，并连接于发光器件D的第一电极。第二初始化模块105包括第六晶体管T6。第六晶体管T6的栅极接入第五扫描信号S1(n+1)。第六晶体管T6的源极和漏极中的一者与驱动晶体管Td的源极和漏极中的一者连接。第六晶体管T6的源极和漏极中的另一者接入第二初始信号V2。第二初始信号V2可以与第一初始信号V1为同一信号。
请参阅图6，图6为图5所示的像素电路的时序图。发光控制信号EM(n)、调节信号EM1(n)、第一扫描信号S1(n)、第二扫描信号S2(n)、第四扫描信号S2(n-1)以及第五扫描信号S1(n+1)相组合先后对应于第一复位阶段t1、阈值电压补偿阶段t2、第二复位阶段t3以及发光阶段t4。也即，在一帧时间内，本申请实施例提供的像素电路10的驱动控制时序包括第一复位阶段t1、阈值电压补偿阶段t2、第二复位阶段t3以及发光阶段t4。
在第一复位阶段t1，第四扫描信号S2(n-1)为低电位。第一扫描信号S1(n)、第二扫描信号S2(n)、第五扫描信号S1(n+1)以及发光控制信号EM(n)均为高电位。此时，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5以及第六晶体管T6均关闭。第三晶体管T3打开。第一初始信号V1经过第三晶体管T3输出至驱动晶体管Td的栅极G。驱动晶体管Td的栅极G的电位复位至第一初始信号V1的电位。
在阈值电压补偿阶段t2，第一扫描信号S1(n)和第二扫描信号S2(n)均为低电位。第四扫描信号S2(n-1)、第五扫描信号S1(n+1)以及发光控制信号EM(n)均为高电位。此时，第三晶体管T3、第四晶体管T4、第五晶体管T5均关闭。第一晶体管T1和第二晶体管T2均打开。数据信号Da通过第一晶体管T1、驱动晶体管Td以及第二晶体管T2写入至驱动晶体管Td的栅极G。当驱动晶体管Td的栅极G的电位充电至Vdata–Vth时，驱动晶体管Td截止，驱动晶体管Td的栅极G的电位不再上升。第一电容C1存储驱动晶体管Td的栅极G的电位。
在第二复位阶段t3，第五扫描信号S1(n+1)为低电位，发光控制信号EM(n)、第一扫描信号S1(n)、第二扫描信号S2(n)以及第四扫描信号S2(n-1)均为高电位。第六晶体管T6打开。发光器件D的第一电极的电位复位至第二初始信号V2的电位。从而保证发光器件D在阈值电压补偿阶段t2不发光。
在发光阶段t4，发光控制信号EM(n)为低电位，第一扫描信号S1(n)、第二扫描信号S2(n)、第四扫描信号S2(n-1)以及第五扫描信号S1(n+1)均为高电位。此时，第一晶体管T1、第二晶体管T2、第三晶体管T3以及第六晶体管T6均关闭。驱动晶体管Td、第四晶体管T4以及第五晶体管T5均打开。驱动晶体管Td通过栅极的电位产生与数据信号Da相对应的驱动电流。驱动电流经由导通的第四晶体管T4、驱动晶体管Td以及第五晶体管T5流向发光器件D，驱动发光器件D发光。
可以理解的是，在发光阶段t4，调节信号EM1(n)的电压值在第一电位和第二电位之间交替变化。调节信号EM1(n)处于第一电位的时间可以大于、等于或小于调节信号EM1(n)处于第二电位的时间。其中，第一电位大于驱动晶体管Td的栅极G的初始电位，第二电位小于驱动晶体管Td的栅极G的初始电位。当调节信号EM1(n)从第一电位跳变至第二电位时，第二晶体管T2的双栅节点P的电位小于驱动晶体管Td的栅极G的初始电位。驱动晶体管Td的栅极处漏电，电位减小。当调节信号EM1(n)从第二电位跳变至第一电位时，第二晶体管T2的双栅节点P的电位大于驱动晶体管Td的栅极G的初始电位。驱动晶体管Td的栅极电位增大。由此，可保证在长时间显示下，驱动晶体管Td的栅极电位基本保持在初始值。
请参阅图7，图7为本申请提供的像素电路的第四电路示意图。与图5所示的像素电路10的不同之处在于，在本实施例中，耦合电容Cst的一端与第三晶体管T3的双栅节点E连接。耦合电容Cst的另一端接入调节信号EM1(n)。
进一步的，第二电容Cst3的一端与第二晶体管T2的双栅节点P连接，第二电容Cst3的另一端接入第一初始信号V1。
本申请实施例通过将耦合电容Cst的一端与第三晶体管T3的双栅节点E连接，可以减少驱动晶体管Td的栅极G通过第三晶体管T3的漏电。此外，通过设置第二电容Cst3与第二晶体管T2的双栅节点Q连接，可以起到钳制第二晶体管T2的双栅节点Q的电位的作用，进一步减少驱动晶体管Td的栅极G处的漏电。
本实施例中的像素电路10的驱动时序与图5中的像素电路10的驱动时序相同，具体可参阅上述内容，在此不再赘述。
请参阅图8，图8为本申请提供的像素电路的第五电路示意图。与图1所示的像素电路10的不同之处在于，在本实施例中，耦合电容Cst1为可变电容。
具体的，恒定电容通常为平行板电容器。可变电容由晶体管演变而成。如图8所示，晶体管的栅极连接调节信号EM1(n)，晶体管的源漏极短接到一起，并连接到第一节点Q。其中，晶体管的源漏极为半导体材质，当改变栅极电位时，由于空穴载流子在半导体界面积累差异，电容会有所变化。
本申请实施例将耦合电容Cst1设置为由晶体管演变的可变电容，可采用同一工艺与像素电路10中的其它晶体管一起形成。此外，由于当改变调节信号EM1(n)的电位时，电容会有所变化，叠加耦合作用，可以更好的上拉或者下拉第一节点Q的电位。
在本申请实施例中，第一扫描信号S1(n)、第三扫描信号S1(n-1)以及第五扫描信号S1(n+1)由一组GOA(Gate Driveron Array，阵列基板栅极驱动技术)电路产生。第二扫描信号S2(n)和第四扫描信号S2(n-1)由一组GOA电路产生。第一扫描信号Scan1(n)和第二扫描信号Scan2(n)可以通过两组GOA或者一组GOA电路产生。其中，GOA电路为本领域技术人员熟知的技术，在此不再赘述。
在本申请实施例中，在低频驱动时，第二扫描信号S2(n)和第四扫描信号S2(n-1)设置为对应的低频扫描，比如60赫兹。第一扫描信号S1(n)、第三扫描信号S1(n-1)以及第五扫描信号S1(n+1)维持高频率扫描，比如120赫兹。数据信号Da在垂直空白周期区间设计为高电位信号，可将驱动晶体管Td的源极和漏极中的一者按高频率接入偏压信号。由此减轻驱动晶体管Td在低频下长时间处于偏压状态下的阈值电压偏移，进一步提高显示品质。
此外，发光控制信号EM(n)和调节信号EM1(n)各由一组GOA电路产生。在一帧时间内，调节信号EM1(n)的第一电位和第二电位可根据实际应用任意设置。发光控制信号EM(n)为高频信号，在一帧时间进行高低电平转换。其中，发光控制信号EM(n)处于高电平的时间很短，仅进行短暂插黑。
请参阅图9，图9为本申请实施例提供的显示面板的结构示意图。本申请实施例还提供一种显示面板100，包括多个呈阵列排布的像素单元11，每一像素单元11均包括以上所述的像素电路10，具体可参照以上对该像素电路10的描述，在此不做赘述。
在本申请实施例中，显示面板100可以是AMOLED(Active-Matrix Organic Light-Emitting Diode，有源矩阵有机发光二极体)显示面板。
具体的，请参阅图10，图10为本申请提供的显示面板显示时的亮度变化示意图。其中，虚线C代表显示面板100在一帧画面显示周期内的目标亮度。曲线A表示现有技术中将第一初始化模块设置为与驱动晶体管的栅极连接时，显示面板100的亮度在一帧画面显示周期内的变化趋势。曲线B表示本申请实施例中的显示面板100的亮度在一帧画面显示周期内的变化趋势。
由图10可知，在一帧画面显示周期内，现有技术中显示面板100的亮度变化量为ΔL’，变化量较大。在一帧画面显示周期内，本申请显示面板100的亮度变化量在目标亮度上下波动。在低频驱动下，发光时间较长，显示面板100在一帧画面显示周期内的显示更均匀。
在本申请提供的显示面板100中，通过设计一种新的像素电路10，在像素电路10中增设耦合电容，在发光阶段，通过调整调节信号的第一电位和第二电位所占的时间，保证在长时间显示下，驱动晶体管的栅极电位基本保持在初始值。从而在低频驱动时，提高驱动晶体管的栅极的电位稳定性，减小闪烁，提升显示品质。
以上对本申请实施例所提供的一种像素电路及显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (14)

1.一种像素电路，其特征在于，包括：
发光器件，所述发光器件的一端连接第一电源信号，所述发光器件的另一端连接第二电源信号；
数据信号写入模块，所述数据信号写入模块接入第一扫描信号和数据信号并响应于所述第一扫描信号输出所述数据信号；
驱动晶体管，所述驱动晶体管的源极和漏极中的一者连接于所述数据信号写入模块；
阈值电压补偿模块，所述阈值电压补偿模块接入第二扫描信号和所述第一电源信号，并连接于所述驱动晶体管的源极和漏极中的另一者以及所述驱动晶体管的栅极；
第一初始化模块，所述第一初始化模块接入控制信号和第一初始信号，并连接于所述驱动晶体管的栅极；
发光控制模块，所述发光控制模块接入发光控制信号，并串联在所述第一电源信号和所述第二电源信号之间；以及
耦合电容，所述耦合电容的一端接入调节信号，所述耦合电容的另一端与所述第一初始化模块或所述阈值电压补偿模块连接。
2.根据权利要求1所述的像素电路，其特征在于，所述阈值电压补偿模块包括第二晶体管、第七晶体管以及第一电容；
其中，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的源极和漏极中的一者以及所述第一电容的一端均与所述驱动晶体管的栅极连接，所述第二晶体管的源极和漏极中的另一者与所述第七晶体管的源极和漏极中的一者连接于第一节点，所述第七晶体管的源极或漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第七晶体管的栅极接入所述第一扫描信号，所述第一电容的另一端接入所述第一电源信号。
3.根据权利要求2所述的像素电路，其特征在于，所述耦合电容的一端与所述第一节点连接，所述耦合电容的另一端接入所述调节信号。
4.根据权利要求2所述的像素电路，其特征在于，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；所述耦合电容的一端与所述第二晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
5.根据权利要求3或4所述的像素电路，其特征在于，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入所述控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述第一节点连接。
6.根据权利要求1所述的像素电路，其特征在于，所述阈值电压补偿模块包括第二晶体管和第一电容；
其中，所述第二晶体管的栅极接入所述第二扫描信号，所述第二晶体管的源极和漏极中的一者以及所述第一电容的一端均与所述驱动晶体管的栅极连接，所述第二晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第一电容的另一端接入所述第一电源信号。
7.根据权利要求6所述的像素电路，其特征在于，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；所述耦合电容的一端与所述第二晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
8.根据权利要求7所述的像素电路，其特征在于，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述驱动晶体管的栅极连接；
其中，所述第三晶体管为双栅型晶体管，所述像素电路还包括第二电容，所述第二电容的一端与所述第三晶体管的双栅节点连接，所述第二电容的另一端接入所述第一初始信号。
9.根据权利要求6所述的像素电路，其特征在于，所述第一初始化模块包括第三晶体管，所述第三晶体管的栅极接入所述控制信号，所述第三晶体管的源极和漏极中的一者接入所述第一初始信号，所述第三晶体管的源极和漏极中的另一者与所述驱动晶体管的栅极连接；
其中，所述第三晶体管为双栅型晶体管，所述耦合电容的一端与所述第三晶体管的双栅节点连接，所述耦合电容的另一端接入所述调节信号。
10.根据权利要求9所述的像素电路，其特征在于，所述第二晶体管为双栅型晶体管，所述第二晶体管的第一栅极和第二栅极均接入所述第二扫描信号；
其中，所述像素电路还包括第二电容，所述第二电容的一端与所述第二晶体管的双栅节点连接，所述第二电容的另一端接入所述第一初始信号。
11.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括第二初始化模块，所述第二初始化模块包括第六晶体管；
其中，所述第六晶体管的栅极接入所述第一扫描信号，所述第六晶体管的源极和漏极中的一者与所述驱动晶体管的源极和漏极中的另一者连接，所述第六晶体管的源极和漏极中的另一者接入第二初始信号。
12.根据权利要求1所述的像素电路，其特征在于，所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元包括第四晶体管；所述第二发光控制单元包括第五晶体管；
所述第四晶体管的栅极和所述第五晶体管的栅极均接入所述发光控制信号，所述第四晶体管的源极和漏极中的一者接入所述第一电源信号，所述第四晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的一者连接；所述第五晶体管的源极和漏极中的一者与所述发光器件的第一电极连接，所述第五晶体管的源极和漏极中的另一者与所述驱动晶体管的源极和漏极中的另一者连接。
13.根据权利要求1所述的像素电路，其特征在于，所述耦合电容为可变电容。
14.一种显示面板，其特征在于，所述显示面板包括多个呈阵列排布的像素单元，每一所述像素单元均包括权利要求1-13任一项所述的像素电路。
CN202210643136.9A 2022-06-08 2022-06-08 像素电路及显示面板 Pending CN115083335A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210643136.9A CN115083335A (zh) 2022-06-08 2022-06-08 像素电路及显示面板
PCT/CN2022/102991 WO2023236289A1 (zh) 2022-06-08 2022-06-30 像素电路及显示面板
US17/795,525 US11915649B2 (en) 2022-06-08 2022-06-30 Pixel circuit and display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210643136.9A CN115083335A (zh) 2022-06-08 2022-06-08 像素电路及显示面板

Publications (1)

Publication Number Publication Date
CN115083335A true CN115083335A (zh) 2022-09-20

Family

ID=83251502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210643136.9A Pending CN115083335A (zh) 2022-06-08 2022-06-08 像素电路及显示面板

Country Status (2)

Country Link
CN (1) CN115083335A (zh)
WO (1) WO2023236289A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116013205A (zh) * 2023-02-06 2023-04-25 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN116682377A (zh) * 2023-06-21 2023-09-01 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板
CN117423315A (zh) * 2023-12-19 2024-01-19 维信诺科技股份有限公司 一种像素电路及显示面板
WO2024098564A1 (zh) * 2022-11-11 2024-05-16 武汉华星光电半导体显示技术有限公司 显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101682691B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR20140096862A (ko) * 2013-01-29 2014-08-06 삼성디스플레이 주식회사 화소, 이를 포함하는 유기 전계 발광 표시 장치 및 이의 구동 방법
KR102303216B1 (ko) * 2015-06-16 2021-09-17 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN108847186B (zh) * 2018-06-29 2021-05-25 昆山国显光电有限公司 像素电路及其驱动方法、显示面板及显示装置
CN110085170B (zh) * 2019-04-29 2022-01-07 昆山国显光电有限公司 一种像素电路、像素电路的驱动方法和显示面板
CN110767163B (zh) * 2019-11-08 2021-01-26 京东方科技集团股份有限公司 一种像素电路及显示面板
CN111179859B (zh) * 2020-03-16 2021-03-02 京东方科技集团股份有限公司 一种像素电路、显示面板及显示装置
CN111445848B (zh) * 2020-04-30 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示基板
CN111627387B (zh) * 2020-06-24 2022-09-02 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板及显示装置
CN112289267A (zh) * 2020-10-30 2021-01-29 昆山国显光电有限公司 像素电路和显示面板
CN112382235A (zh) * 2020-12-01 2021-02-19 合肥维信诺科技有限公司 一种像素电路及其控制方法、显示面板
CN114005400B (zh) * 2021-10-29 2024-02-27 昆山国显光电有限公司 像素电路和显示面板
CN114170959A (zh) * 2021-11-25 2022-03-11 云谷（固安）科技有限公司 像素驱动电路及显示面板
CN114120909B (zh) * 2021-12-07 2023-02-10 云谷（固安）科技有限公司 像素电路及显示面板
CN114078430A (zh) * 2021-12-09 2022-02-22 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN114220839B (zh) * 2021-12-17 2023-08-22 武汉华星光电半导体显示技术有限公司 显示面板
CN114333700A (zh) * 2021-12-21 2022-04-12 武汉华星光电半导体显示技术有限公司 像素电路以及显示面板
CN114582283B (zh) * 2022-03-30 2024-05-03 云谷（固安）科技有限公司 一种像素电路和显示面板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024098564A1 (zh) * 2022-11-11 2024-05-16 武汉华星光电半导体显示技术有限公司 显示面板
CN116013205A (zh) * 2023-02-06 2023-04-25 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN116013205B (zh) * 2023-02-06 2024-05-24 武汉天马微电子有限公司 一种像素电路、显示面板及显示装置
CN116682377A (zh) * 2023-06-21 2023-09-01 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板
CN116682377B (zh) * 2023-06-21 2024-04-09 上海和辉光电股份有限公司 像素电路及其驱动方法、显示面板
CN117423315A (zh) * 2023-12-19 2024-01-19 维信诺科技股份有限公司 一种像素电路及显示面板
CN117423315B (zh) * 2023-12-19 2024-04-16 维信诺科技股份有限公司 一种像素电路及显示面板

Also Published As

Publication number Publication date
WO2023236289A1 (zh) 2023-12-14

Similar Documents

Publication Publication Date Title
CN106652908B (zh) 有机发光显示面板及其驱动方法、有机发光显示装置
US11094260B2 (en) Pixel circuit, display panel, display device, and driving method
WO2021238470A1 (zh) 像素电路及其驱动方法、显示面板
CN113299230B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN115083335A (zh) 像素电路及显示面板
CN113192460A (zh) 一种显示面板和显示装置
CN104715714B (zh) 像素电路及其驱动方法及一种有源矩阵有机发光显示装置
CN109509433A (zh) 像素电路、显示装置和像素驱动方法
CN110223639B (zh) 像素电路、像素驱动方法、显示基板和显示装置
US11967288B2 (en) Backlight driving circuit and liquid crystal display device
CN114078430A (zh) 像素电路及显示面板
CN113593481B (zh) 显示面板及其驱动方法
JP7090412B2 (ja) 画素回路、表示装置、画素回路の駆動方法および電子機器
CN114241978A (zh) 像素电路及其驱动方法和显示面板
CN112365842A (zh) 像素电路及其驱动方法和显示装置
CN115547236A (zh) 显示面板及其驱动方法、显示装置
CN110322835A (zh) 像素驱动电路及显示面板
CN114005396B (zh) 像素电路和显示面板
CN115410529A (zh) 像素补偿电路及显示面板
CN115410531A (zh) 像素电路及其驱动方法、硅基显示面板和显示装置
CN111785201B (zh) 一种像素驱动电路及其驱动方法、显示面板以及显示装置
CN114023254A (zh) 发光器件驱动电路、背光模组以及显示面板
CN114038406A (zh) 像素电路及其驱动方法、显示面板
US11915649B2 (en) Pixel circuit and display panel
CN114446251B (zh) 驱动电路、背光模组以及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination